[go: up one dir, main page]

JP6462274B2 - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP6462274B2
JP6462274B2 JP2014168803A JP2014168803A JP6462274B2 JP 6462274 B2 JP6462274 B2 JP 6462274B2 JP 2014168803 A JP2014168803 A JP 2014168803A JP 2014168803 A JP2014168803 A JP 2014168803A JP 6462274 B2 JP6462274 B2 JP 6462274B2
Authority
JP
Japan
Prior art keywords
layer
region
inter
semiconductor layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014168803A
Other languages
English (en)
Other versions
JP2016046351A (ja
Inventor
純平 田島
純平 田島
浩志 大野
浩志 大野
俊秀 伊藤
俊秀 伊藤
謙次郎 上杉
謙次郎 上杉
布上 真也
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2014168803A priority Critical patent/JP6462274B2/ja
Priority to US14/823,193 priority patent/US9590009B2/en
Priority to KR1020150114560A priority patent/KR20160023560A/ko
Priority to CN201510507533.3A priority patent/CN105390584A/zh
Publication of JP2016046351A publication Critical patent/JP2016046351A/ja
Application granted granted Critical
Publication of JP6462274B2 publication Critical patent/JP6462274B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142Two-dimensional arrangements, e.g. asymmetric LED layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/857Interconnections, e.g. lead-frames, bond wires or solder balls
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/858Means for heat extraction or cooling
    • H10H20/8585Means for heat extraction or cooling being an interconnection
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/819Bodies characterised by their shape, e.g. curved or truncated substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/83Electrodes
    • H10H20/831Electrodes characterised by their shape
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/83Electrodes
    • H10H20/832Electrodes characterised by their material
    • H10H20/835Reflective materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/84Coatings, e.g. passivation layers or antireflective coatings
    • H10H20/841Reflective coatings, e.g. dielectric Bragg reflectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Led Devices (AREA)

Description

本発明の実施形態は、半導体発光素子に関する。
発光ダイオード(LED:Light Emitting Diode)などの半導体発光素子において、効率の向上が求められている。
特開2011−187873号公報
本発明の実施形態は、高効率の半導体発光素子を提供する。
本発明の実施形態によれば、半導体発光素子は、基体と、第1導電形の第1半導体層と、第2導電形の第2半導体層と、第1発光層と、前記第1導電形の第3半導体層と、前記第2導電形の第4半導体層と、第2発光層と、第1導電層と、第2導電層と、第1素子間配線と、第2素子間配線と、絶縁層と、金属層と、素子間絶縁層と、を含む。前記第1半導体層は、前記基体と第1方向において離間し、第1領域と、前記第1方向と交差する方向において前記第1領域と並ぶ第2領域と、を含む。前記第2半導体層は、前記基体と前記第1領域との間に設けられる。前記第1発光層は、前記第1領域と前記第2半導体層との間に設けられる。前記第1導電層は、前記基体と前記第2領域との間に設けられ前記第2領域と電気的に接続される。前記第3半導体層は、前記基体と前記第1方向において離間し前記第1導電形である。前記第1半導体層と前記第3半導体層との間に分離溝が設けられる。前記第3半導体層は前記第4半導体層に対応する第3領域と、前記分離溝と前記第3領域との間の第4領域と、を含む。前記第4半導体層は、前記基体と前記第3領域との間に設けられる。前記第2発光層は、前記第3領域と前記第4半導体層との間に設けられる。前記第2導電層は、前記基体と前記第4半導体層との間に設けられ前記第4半導体層と電気的に接続される。前記第1素子間配線は、第1端部と第2端部とを含む。前記第1端部は、前記基体と前記第1導電層との間に位置し前記第1導電層と電気的に接続され、前記第2端部は、前記第2導電層と重ならない。前記第2素子間配線は、第3端部と第4端部とを含む。前記第3端部は、前記基体と前記第2導電層との間に位置し前記第2導電層と電気的に接続され、前記第4端部は、前記第2端部と電気的に接続される。前記絶縁層は、前記基体と前記第1素子間配線との間、及び、前記基体と前記第2素子間配線との間に設けられる。前記金属層は、前記基体と前記絶縁層との間に設けられる。前記素子間絶縁層は、前記第3半導体層と前記第2素子間配線との間、及び、前記第2発光層と前記第2素子間配線との間に設けられる。前記第1領域、前記第1発光層及び前記第2半導体層を含む部分と、前記第2領域と、の間に第1段差が形成される。前記第3領域、前記第2発光層及び前記第4半導体層を含む部分と、前記分離溝と前記第3領域との間の前記領域と、の間に第2段差が形成される。前記第2素子間配線の一部は、前記分離溝、前記分離溝と前記第3領域との間の前記領域、及び、前記第2段差と、重なる。前記第1素子間配線の厚さは、前記第2素子間配線の厚さよりも厚い。前記第2端部と前記第4端部とが重なる領域は、前記第2半導体層と重ならず、前記第4半導体層と重ならない。前記第2端部が前記絶縁層と接合する部分の前記第1方向の位置と、前記第3端部が前記絶縁層と接合する部分の前記第1方向の位置と、の間の前記第1方向に沿う距離は、前記第2段差よりも小さい。前記絶縁層は、前記金属層のうちの前記第2領域と重なる部分よりも薄い。前記絶縁層と前記金属層との接合面は平坦であり、前記接合面の前記第2端部と重なる部分の前記第1方向における位置と、前記接合面の前記第4半導体層と重なる部分の前記第1方向における位置と、の間の前記第1方向に沿う距離は、前記第2段差よりも小さい。
第1の実施形態に係る半導体発光素子を例示する模式的断面図である。 第1の実施形態に係る半導体発光素子を例示する模式的透視平面図である。 参考例に係る半導体発光素子を例示する模式的断面図である。 第2の実施形態に係る半導体発光素子を例示する模式的断面図である。 図5(a)〜図5(e)は、実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(第1の実施形態)
図1は、第1の実施形態に係る半導体発光素子を例示する模式的断面図である。
図2は、第1の実施形態に係る半導体発光素子を例示する模式的透視平面図である。
図を見やすくするために、図2の透視平面図においては、図1の断面図に示す構成要素の一部の図示を省略する。
図1に表すように、本実施形態に係る半導体発光素子110は、基体50と、第1半導体層10aと、第2半導体層20aと、第1発光層30aと、第3半導体層10bと、第4半導体層20bと、第2発光層30bと、第1導電層e1と、第2導電層e2と、第1素子間配線11と、第2素子間配線12と、を含む。
図2に表すように、半導体発光素子110は、例えば、9つの積層体として、第1積層体100a〜第9積層体100iを含む。図1の例は、第1積層体100aと第2積層体100bとの間の配線構造の断面を示す。なお、これ以外の他の積層体同士の配線構造についても同様である。
第1積層体100aは、第1半導体層10aと、第2半導体層20aと、第1発光層30aと、を含む。第2積層体100bは、第3半導体層10bと、第4半導体層20bと、第2発光層30bと、を含む。第1積層体100aと第2積層体100bとの間には分離溝90が設けられている。
第1半導体層10aは、基体50と第1方向において離間する。第1方向は、例えば、Z軸方向である。第1半導体層10aは、第1領域r1と、第2領域r2と、を含む。第2領域r2は、Z軸方向と交差する方向(例えば、X軸方向)において第1領域r1と並ぶ。第1半導体層10aは、第1導電形である。
第2半導体層20aは、基体50と第1領域r1との間に設けられる。第2半導体層20aは、第2導電形である。例えば、第1導電形はn形である。第2導電形はp形である。第1導電形がp形であり、第2導電形がn形でもよい。以下においては、第1導電形がn形であり、第2導電形がp形である場合について説明する。
第1発光層30aは、第1領域r1と第2半導体層20aとの間に設けられる。
第1導電層e1は、基体50と第2領域r2との間に設けられる。第1導電層e1は、第2領域r2と電気的に接続される。第1導電層e1は、例えば、n側電極である。
第3半導体層10bは、基体50とZ軸方向において離間する。第3半導体層10bは、第3領域r3と、第4領域r4とを、含む。第4領域r4は、X軸方向において第3領域r3と並ぶ。第3半導体層10bは、第1導電形である。
第4半導体層20bは、基体50と第3領域r3との間に設けられる。第4半導体層20bは、第2導電形である。
第2発光層30bは、第3領域r3と第4半導体層20bとの間に設けられる。
上記の半導体層のそれぞれには、例えば窒化物半導体が用いられる。
第2導電層e2は、基体50と第4半導体層20bとの間に設けられる。第2導電層e2は、第4半導体層20bと電気的に接続される。第2導電層e2は、例えば、p側電極である。
第1素子間配線11は、第1端部ed1と、第2端部ed2と、を含む。第1端部ed1は、基体50と第1導電層e1との間に位置する。第1端部ed1は、第1導電層e1と電気的に接続される。第2端部ed2は、第2導電層e2と重ならない。
第2素子間配線12は、第3端部ed3と、第4端部ed4と、を含む。第3端部ed3は、基体50と第2導電層e2との間に位置する。第3端部ed3は、第2導電層e2と電気的に接続される。第4端部ed4は、第2端部ed2と電気的に接続される。第2素子間配線12は、例えば、保護金属層(バリアメタルともいう)を延在させることで、保護金属層と一体的に形成されていてもよい。
本願明細書において、「電気的に接続される状態」は、複数の導体が直接する状態を含む。「電気的に接続される状態」は、複数の導体の間に別の導体が配置されその複数の導体の間に電流が流れる状態を含む。
半導体発光素子110において、絶縁層60がさらに設けられる。絶縁層60は、基体50と第1素子間配線11との間、及び、基体50と第2素子間配線12との間に設けられる。
半導体発光素子110において、金属層40がさらに設けられる。金属層40は、基体50と絶縁層60との間に設けられる。
実施形態によれば、図1に表したように、n側の第1素子間配線11は、第1端部ed1と第2端部ed2とを含み、第2端部ed2がp側の第2導電層e2と重ならない。p側の第2素子間配線12は、第3端部ed3と第4端部ed4とを含み、第4端部ed4が第2端部ed2と電気的に接続される。
例えば、n側の第1素子間配線11と、p側の第2素子間配線12と、の重なり部分が、p側の第2導電層e2と重ならない。第1素子間配線11と第2素子間配線12との重なり部分は、例えば、Z軸方向において分離溝90と重なる。
実施形態においては、第2端部ed2がp側の第2導電層e2と重ならないので、第2端部ed2のZ軸方向の位置と、第3端部ed3のZ軸方向の位置と、の差が小さくできる。すなわち、段差が小さい。絶縁層60は、金属層40と接合される。実施形態においては、段差が小さくできるため、絶縁層60が薄くても、絶縁層60の接合面を平坦化することができる。このため、接合時にかかる応力が低減され、素子の破壊を抑制できる。これにより、生産性が向上できる。段差を小さくするために絶縁層60を厚くすると、放熱性が低下する。実施形態においては、絶縁層60を薄くしても素子の破壊が抑制できるため、高い放熱性が得られる。これにより、効率が向上できる。
第1素子間配線11は、第1導電層e1と電気的に接続される。第1素子間配線11は、第1厚さt1を有する。第2素子間配線12は、第2導電層e2と電気的に接続される。第2素子間配線12は、第2厚さt2を有する。第1厚さt1は、第2厚さt2よりも厚いことが好ましい。つまり、第2素子間配線12の第2厚さt2を、第1素子間配線11の第1厚さt1よりも薄くする。これにより、素子の厚さの増加をより効果的に抑制することができる。
図3は、参考例に係る半導体発光素子を例示する模式的断面図である。
参考例に係る半導体発光素子199においては、第1素子間配線11がp側の第2導電層e2まで延在している。すなわち、この参考例によれば、p側の第2導電層e2と、保護金属層70と、第1素子間配線11と、が重なる。この重なり部分により素子の積層方向の厚さが部分的に厚くなる。すなわち、絶縁層60の接合面に凹凸が形成される。このため、金属層40により絶縁層60と基体50とを接合するときに凸部に応力が加わり、素子が破壊される可能性がある。素子が破壊しない場合にも、素子内に応力が蓄積され、信頼性が低下する場合がある。絶縁層60が段切れし金属層40と短絡することで素子がリークする場合がある。
実施形態においては、絶縁層60の接合面の平坦性が向上でき、応力が低減され、素子の破壊が抑制できる。そして、効率が向上できる。
半導体発光素子110は、素子間絶縁層80をさらに含む。素子間絶縁層80は、第3半導体層10bと第2素子間配線12との間、及び、第2発光層30bと第2素子間配線12との間に設けられている。
図2に表したように、半導体発光素子110は、例えば、第1〜第9積層体100a〜100iを含む。第1〜第9積層体100a〜100iにおいて、一方の積層体のp電極と、一方の積層体と並ぶ他方の積層体のn電極との間は直列に接続される。
第5積層体100eは、例えば、n側の第1パッド部13aを含む。第9積層体100iは、例えば、p側の第2パッド部13bを含む。
例えば、第1パッド部13aと第2パッド部13bとの間に電圧を印加する。これにより、第1積層体100a〜第9積層体100iに電流が流れる。この電流により、第1発光層30a及び第2発光層30bから光が放出される。この例では、放出された光は、第1半導体層10a及び第3半導体層10bの側から出射する。
上記において、第1導電層e1及び第2導電層e2には、光反射性の材料が用いられる。例えば、これらの導電層には、アルミニウム(Al)、銀(Ag)、ニッケル(Ni)、金及びロジウムの少なくともいずれかが用いられる。これにより、高い光反射率が得られる。n電極として例示した第1導電層e1には、例えば、AlまたはAl系合金が用いられる。p電極として例示した第2導電層e2には、例えば、Ag、Ni、またはAg系合金及びそれらの積層構造が用いられる。
例えば、酸素雰囲気中で、250℃以上400℃以下(例えば300℃)で、0.5分以上2分以下(例えば1分)の熱処理が行われ、第2導電層e2が形成される。この酸素雰囲気における酸素の濃度は、例えば、50%以上である。この酸素雰囲気における窒素の濃度は、例えば、50%以下である。
窒素雰囲気中で250℃以上400℃以下(例えば300℃)で0.5分以上2分以下(例えば1分)の熱処理をおこなった後に、酸素雰囲気中で250℃以上400℃以下(例えば300℃)で0.5分以上2分以下(例えば1分)の熱処理を行ってもよい。例えば、反射率が高くなり、コンタクト性が向上する。
第2導電層e2に上記の構成を適用することで、第4半導体層20bとの良好なオーミック特性が得られる。第4半導体層20bとの低いコンタクト抵抗が得られる。高い電気的特性と、高い光反射率が得られる。
例えば、窒素雰囲気中で、300℃以上600℃以下(例えば400℃)で、0.5分以上10分以下(例えば1分)の熱処理が行われ、第1導電層e1が形成される。この窒素雰囲気における窒素の濃度は、例えば、90%以上である。窒素に代わりアルゴンなどの不活性ガスを用いても良い。減圧下での熱処理でも良い。
第1導電層e1に上記の構成を適用することで、第1半導体層10aとの良好なオーミック特性が得られる。第1半導体層10aとの低いコンタクト抵抗が得られる。高い電気的特性と、高い光反射率が得られる。
第1素子間配線11及び第2素子間配線12にも光反射性の材料が用いられる。第1素子間配線11の材料には、例えば、AlまたはAl系合金が用いられる。第2素子間配線12の材料には、例えば、AgまたはAg系合金が用いられる。
第1素子間配線11の第2端部ed2は、第2素子間配線12の第4端部ed4と、基体50との間に位置することが好ましい。つまり、第1素子間配線11よりも反射率の高い第2素子間配線12を発光面の側に設けることで、より効率的な反射特性を得ることができる。なお、第4端部ed4は、第2端部ed2と、基体50との間に位置していてもよい。
金属層40は、例えば、金及びニッケルの少なくともいずれかと、錫と、を含む。すなわち、金属層40には、接合性を考慮して、AuSn、及び、NiSnなどの金属が用いられる。これにより、高い接合性が得られる。
発光層(第1発光層30a、第2発光層30b)から放出された光は、これらの電極及び配線などで効率良く反射される。反射した光は、光出射面から効率良く外部に出射する。これにより、高い光取り出し効率が得られる。
一方、積層体で発生した熱は、基体50において効率良く放熱される。基体50には、熱伝導性が高く、放熱性が高い材料が用いられる。基体50の材料には、例えば、窒化アルミニウム、シリコン、ゲルマニウム及び銅などが用いられる。これにより、高い放熱性が得られ、積層体の温度が過度に上昇することが抑制される。これにより、高い発光効率が得られる。これらの材料は、後述の実施形態にも適用できる。
発光層から放出される光(発光光)のピーク波長は、例えば400nm以上650nm以下である。ただし、実施形態において、ピーク波長は任意である。
第1半導体層10aには、例えば、n形不純物を含むGaN層が用いられる。n形不純物には、Si、Ge、Te及びSnの少なくともいずれかを用いることができる。第1半導体層10aは、例えば、n側コンタクト層を含む。第3半導体層10bについても同様である。
第2半導体層20aには、例えば、p形不純物を含むGaN層が用いられる。p形不純物には、Mg、Zn及びCの少なくともいずれかを用いることができる。第2半導体層20aは、例えば、p側コンタクト層を含む。第4半導体層20bについても同様である。
第1半導体層10a、第2半導体層20a及び第1発光層30aを含む第1積層体100aは、例えば、エピタキシャル成長により形成される。成長用基板には、例えば、Si、サファイア、GaN、SiC及びGaAsのいずれかを用いることができる。成長用基板の面方位は任意である。第2積層体100bについても同様である。
第1パッド部13a及び第2パッド部13bのそれぞれの形状は、例えば、多角形(例えば五角形以上)、円形、または、扁平円などである。パッド部の幅は、例えば、50マイクロメートル(μm)以上200μm以下(例えば、130μm)である。パッド部に例えば、ボンディングワイヤが接続される。安定した接続できる幅(大きさ)が適用される。
絶縁層60には、例えば、酸化シリコン(SiOなど)や窒化シリコン(Siなど)が用いられる。絶縁層60は、例えば高温で形成される。これにより、絶縁層60において、良好な絶縁性、良好なカバレッジ、及び、良好な信頼性が得られる。この絶縁層60は、低温で形成しても良い。この絶縁層60を用いることで、良好な電流の広がりが得られ、実効的な発光面積を拡大することができる。素子間絶縁層80についても、例えば、酸化シリコン(SiOなど)が用いられる。
なお、この例では、第1積層体100aの一部の側面、及び、第2積層体100bの一部の側面は、Z軸方向に対して傾斜している。すなわち、メサ形状を適用してもよい。このメサ形状により光の進行方向を変化させることができる。発光層から放出される光の強度は、約30度の方向において、最高となる。光の強度が最高となる角度に進む光を効率的に変化させることができる。複数の積層体を有する本構造では側面形状の効果がより顕著である。
さらに、実施形態によれば、横通電型のThin Film構造の半導体発光素子において、高電圧且つ低電流での動作を可能とする所謂マルチジャンクション構造を提供することができる。実施形態においては、複数の積層体が直列に接続される。1つの積層体における適正な動作電圧は、所定の範囲である。複数の積層体を直列に接続することで、直列に接続された複数の積層体の両端に印加する電圧は、複数の積層体それぞれにおいて分圧される。これにより、両端に印加する電圧が高い電圧である場合も、それぞれの積層体に加わる電圧を、望ましい所定の範囲にすることができる。望ましい所定の範囲の電圧により、高効率が得られる低電流での駆動が得られる。すなわち、複数の積層体において、高電圧且つ低電流での動作が得られる。これにより、複数の積層体において、高効率が得られる。
実施形態によれば、1つの積層体(素子)においては、例えば、1つのn電極が2つのp電極で挟まれる。このような積層体が少なくとも2つ直列に接続される。これにより、発光均一性を高めることができる。
実施形態によれば、p電極とn電極との間に層間絶縁層を必要としないため、高い信頼性を得ることができる。実施形態によれば、高い放熱性を得ることができる。
さらに、この例では、光取り出し面には、配線などの遮蔽物が設けられていない。これにより、高い光取り出し効率が得られる。素子間配線は、光取り出し面ではなく、基体の側に設けられる。これにより、高い光取り出し効率が得られる。
(第2の実施形態)
図4は、第2の実施形態に係る半導体発光素子を例示する模式的断面図である。
図4は、第1積層体100aと第2積層体200bとの間の別の配線構造を例示する。 図4に表すように、本実施形態に係る半導体発光素子111は、第1積層体100aと、第2積層体100bと、を含む。なお、この例においては、金属層40及び基体50の図示を省略する。本実施形態においては、n側の第1素子間配線11と、p側の第2素子間配線12との重なり部分は、Z軸方向において第3半導体層10bと重なる。
これにより、素子の積層方向の厚さが部分的に厚くなることを抑制し、絶縁層の接合面を平坦化することができる。このため、接合時にかかる応力が低減され、素子の破壊を防止できる。これにより、信頼性を高めることができる。これにより、高信頼性の半導体発光素子を提供することができる。高い放熱性が得られ、高い効率が得られる。
また、第2素子間配線12の発光面の側(素子間絶縁層80の側)には、例えば、Agを含む層12aを設けるようにしてもよい。すなわち、Agを含む層12aは、第2素子間配線12と素子間絶縁層80との間に設けられる。これにより、より効率的な反射特性を得ることができる。
図5(a)〜図5(e)は、実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。
この例においては、第1積層体100aと第2積層体100bとの間の配線構造について示す。
成長用基板(図示せず)を準備し、成長用基板に、第1半導体膜10f、発光膜30f及び第2半導体膜20fをこの順で順次形成する。これらの膜の形成には、例えば、有機金属気相堆積(Metal-Organic Chemical Vapor Deposition: MOCVD)法、有機金属気相成長(Metal-Organic Vapor Phase Epitaxy:MOVPE)法、分子線エピタキシー(Molecular Beam Epitaxy:MBE)法、及び、ハライド気相エピタキシー法(HVPE)法などを用いることができる。これらの膜は、エピタキシャル成長される。成長用基板には、例えば、シリコン、サファイア、スピネル、GaAs、InP、ZnO、Ge、SiGe、SiCなどの基板が用いられる。
図5(a)に表すように、第1半導体膜10fの一部と、発光膜30fの一部と、第2半導体膜20fの一部と、を除去して、第1積層体100aと第2積層体100bとを形成する。第1積層体100aは、第1半導体層10a、第2半導体層20a及び第1発光層30aを含む第2積層体100bは、第3半導体層10b、第4半導体層20b及び第2発光層30bを含む。この除去の加工においては、例えば、RIE(Reactive Ion Etching)が用いられる。このRIEにおいては、例えば、塩素を含むガスが用いられる。このとき、第1半導体層10aと第3半導体層10bとは、連続しており、後述する工程で分断される。
上記の積層体に、絶縁膜80fを形成する。絶縁膜80fとして、例えば、CVD(Chemical Vapor Deposition)法、スパッタ法、または、SOG(Spin On Glass)法などが用いられる。絶縁膜80fには、例えば、SiOなどの酸化シリコンが用いられる。
絶縁膜80fの一部を除去する。絶縁膜80fの一部が除去されて露出した第4半導体層20bに対して、p側の第2導電層e2、第2素子間配線12を順に形成する。
図5(b)に表すように、絶縁膜80fの一部を除去することで、素子間絶縁層80が形成される。絶縁膜80fの一部が除去されて露出した第1半導体層10aに対して、n側の第1導電層e1を形成する。
図5(c)に表すように、n側の第1導電層e1に対して、第1素子間配線11を形成する。第1素子間配線11は第1導電層e1と同時に形成してもよい。
図5(d)に表すように、絶縁層60を形成する。絶縁層60として、例えば、CVD法、スパッタ法、または、SOG法などが用いられる。絶縁層60には、例えば、SiOなどの酸化シリコンが用いられる。
図5(e)に表すように、絶縁層60に対して、金属製の反射層61を形成する。反射層61は、例えば、AgまたはAg系合金を含む。第1半導体膜10fを分断することで、第1半導体層10a及び第3半導体層10bを形成する。これにより、分離溝90が形成される。このようにして、半導体発光素子110が形成される。
実施形態によれば、高効率の半導体発光素子が提供できる。
本願明細書において「窒化物半導体」とは、BInAlGa1−x−y−zN(0≦x≦1,0≦y≦1,0≦z≦1,x+y+z≦1)なる化学式において組成比x、y及びzをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、N(窒素)以外のV族元素もさらに含むもの、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、基体、半導体層、発光層、導電層及び素子間配線などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体発光素子を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10a…第1半導体層、 10b…第3半導体層、 10f…第1半導体膜、 11…第1素子間配線、 12…第2素子間配線、 12a…層、 13a…第1パッド部、 13b…第2パッド部、 20a…第2半導体層、 20b…第4半導体層、 20f…第2半導体膜、 30a…第1発光層、 30b…第2発光層、 30f…発光膜、 40…金属層、 50…基体、 60…絶縁層、 61…反射層、 70…保護金属層、 80…素子間絶縁層、 80f…絶縁膜、 90…分離溝、 100a〜100i…第1〜第9積層体、 110、111、199…半導体発光素子、 e1、e2…第1、第2導電層、 r1〜r4…第1〜第4領域

Claims (6)

  1. 基体と、
    前記基体と第1方向において離間し、第1領域と、前記第1方向と交差する方向において前記第1領域と並ぶ第2領域と、を含む第1導電形の第1半導体層と、
    前記基体と前記第1領域との間に設けられた第2導電形の第2半導体層と、
    前記第1領域と前記第2半導体層との間に設けられた第1発光層と、
    前記基体と前記第2領域との間に設けられ前記第2領域と電気的に接続された第1導電層と、
    前記第2導電形の第4半導体層と、
    前記基体と前記第1方向において離間した前記第1導電形の第3半導体層であって、前記第1半導体層と前記第3半導体層との間に分離溝が設けられ、前記第3半導体層は前記第4半導体層に対応する第3領域と、前記分離溝と前記第3領域との間の領域と、を含み、前記第4半導体層は、前記基体と前記第3領域との間に設けられた、記第3半導体層と
    記第3領域と前記第4半導体層との間に設けられた第2発光層と、
    前記基体と前記第4半導体層との間に設けられ前記第4半導体層と電気的に接続された第2導電層と、
    第1端部と第2端部とを含む第1素子間配線であって、前記第1端部は、前記基体と前記第1導電層との間に位置し前記第1導電層と電気的に接続され、前記第2端部は、前記第2導電層と重ならない、前記第1素子間配線と、
    第3端部と第4端部とを含む第2素子間配線であって、前記第3端部は、前記基体と前記第2導電層との間に位置し前記第2導電層と電気的に接続され、前記第4端部は、前記第2端部と電気的に接続された、前記第2素子間配線と、
    前記基体と前記第1素子間配線との間、及び、前記基体と前記第2素子間配線との間に設けられた絶縁層と、
    前記基体と前記絶縁層との間に設けられた金属層と、
    前記第3半導体層と前記第2素子間配線との間、及び、前記第2発光層と前記第2素子間配線との間に設けられた素子間絶縁層と、
    を備え、
    前記第1領域、前記第1発光層及び前記第2半導体層を含む部分と、前記第2領域と、の間に第1段差が形成され、
    前記第3領域、前記第2発光層及び前記第4半導体層を含む部分と、前記分離溝と前記第3領域との間の前記域と、の間に第2段差が形成され、
    前記第2素子間配線の一部は、前記分離溝、前記分離溝と前記第3領域との間の前記域、及び、前記第2段差と、重なり、
    前記第1素子間配線の厚さは、前記第2素子間配線の厚さよりも厚く、
    前記第2端部と前記第4端部とが重なる領域は、前記第2半導体層と重ならず、前記第4半導体層と重なら
    前記第2端部が前記絶縁層と接合する部分の前記第1方向の位置と、前記第3端部が前記絶縁層と接合する部分の前記第1方向の位置と、の間の前記第1方向に沿う距離は、前記第2段差よりも小さく、
    前記絶縁層は、前記金属層のうちの前記第2領域と重なる部分よりも薄く、
    前記絶縁層と前記金属層との接合面は平坦であり、前記接合面の前記第2端部と重なる部分の前記第1方向における位置と、前記接合面の前記第4半導体層と重なる部分の前記第1方向における位置と、の間の前記第1方向に沿う距離は、前記第2段差よりも小さい、半導体発光素子。
  2. 前記第2端部と前記第4端部とが重なる前記領域は、前記第1半導体層と重ならない、請求項1記載の半導体発光素子。
  3. 前記第2端部と前記第4端部とが重なる前記領域は、前記第3半導体層と重ならない、請求項2記載の半導体発光素子。
  4. 前記第2端部は、前記第4端部と前記絶縁層との間に位置する請求項1〜3のいずれか1つに記載の半導体発光素子。
  5. 前記第4端部は、前記第2端部と前記素子間絶縁層との間に位置する請求項1〜3のいずれか1つに記載の半導体発光素子。
  6. 前記第1素子間配線は、アルミニウムを含み、
    前記第2素子間配線は、銀を含む請求項1〜5のいずれか1つに記載の半導体発光素子。
JP2014168803A 2014-08-21 2014-08-21 半導体発光素子 Active JP6462274B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014168803A JP6462274B2 (ja) 2014-08-21 2014-08-21 半導体発光素子
US14/823,193 US9590009B2 (en) 2014-08-21 2015-08-11 Semiconductor light emitting element
KR1020150114560A KR20160023560A (ko) 2014-08-21 2015-08-13 반도체 발광 소자
CN201510507533.3A CN105390584A (zh) 2014-08-21 2015-08-18 半导体发光元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014168803A JP6462274B2 (ja) 2014-08-21 2014-08-21 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2016046351A JP2016046351A (ja) 2016-04-04
JP6462274B2 true JP6462274B2 (ja) 2019-01-30

Family

ID=55349015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014168803A Active JP6462274B2 (ja) 2014-08-21 2014-08-21 半導体発光素子

Country Status (4)

Country Link
US (1) US9590009B2 (ja)
JP (1) JP6462274B2 (ja)
KR (1) KR20160023560A (ja)
CN (1) CN105390584A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017059645A (ja) * 2015-09-15 2017-03-23 株式会社東芝 半導体発光素子

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11177417B2 (en) * 2017-02-13 2021-11-16 Nichia Corporation Light emitting device including phosphor layer with protrusions and recesses and method for manufacturing same
JP6645486B2 (ja) * 2017-02-13 2020-02-14 日亜化学工業株式会社 発光装置およびその製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3904571B2 (ja) 2004-09-02 2007-04-11 ローム株式会社 半導体発光装置
JP4359263B2 (ja) 2005-05-18 2009-11-04 ローム株式会社 半導体発光装置
TWI291246B (en) 2005-10-20 2007-12-11 Epistar Corp Light emitting device and method of forming the same
US7910395B2 (en) 2006-09-13 2011-03-22 Helio Optoelectronics Corporation LED structure
KR101239853B1 (ko) * 2007-03-13 2013-03-06 서울옵토디바이스주식회사 교류용 발광 다이오드
JP2008270616A (ja) * 2007-04-23 2008-11-06 Rohm Co Ltd 半導体発光装置の製造方法および半導体発光装置
US20090173956A1 (en) * 2007-12-14 2009-07-09 Philips Lumileds Lighting Company, Llc Contact for a semiconductor light emitting device
JP5123269B2 (ja) 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
US8390021B2 (en) 2009-06-15 2013-03-05 Panasonic Corporation Semiconductor light-emitting device, light-emitting module, and illumination device
TWI397989B (zh) * 2009-12-07 2013-06-01 Epistar Corp 發光二極體陣列
KR101106151B1 (ko) 2009-12-31 2012-01-20 서울옵토디바이스주식회사 발광 소자 및 그것을 제조하는 방법
JP5052636B2 (ja) 2010-03-11 2012-10-17 株式会社東芝 半導体発光素子
JP2011199221A (ja) 2010-03-24 2011-10-06 Hitachi Cable Ltd 発光ダイオード
DE102010013494A1 (de) * 2010-03-31 2011-10-06 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
EP2530747A4 (en) * 2010-04-02 2013-09-04 Panasonic Corp NITRIDE SEMICONDUCTOR ELEMENT AND MANUFACTURING METHOD THEREFOR
WO2011126248A2 (en) * 2010-04-06 2011-10-13 Seoul Opto Device Co., Ltd. Light emitting diode and method of fabricating the same
KR101020963B1 (ko) * 2010-04-23 2011-03-09 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US8198109B2 (en) * 2010-08-27 2012-06-12 Quarkstar Llc Manufacturing methods for solid state light sheet or strip with LEDs connected in series for general illumination
JP2012054422A (ja) 2010-09-01 2012-03-15 Hitachi Cable Ltd 発光ダイオード
DE102010045784B4 (de) * 2010-09-17 2022-01-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
KR20130021300A (ko) * 2011-08-22 2013-03-05 엘지이노텍 주식회사 발광소자, 발광소자 패키지, 및 라이트 유닛
JP5924231B2 (ja) * 2012-10-24 2016-05-25 日亜化学工業株式会社 半導体発光素子
JP2015233086A (ja) 2014-06-10 2015-12-24 株式会社東芝 半導体発光素子及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017059645A (ja) * 2015-09-15 2017-03-23 株式会社東芝 半導体発光素子

Also Published As

Publication number Publication date
US9590009B2 (en) 2017-03-07
US20160056341A1 (en) 2016-02-25
KR20160023560A (ko) 2016-03-03
CN105390584A (zh) 2016-03-09
JP2016046351A (ja) 2016-04-04

Similar Documents

Publication Publication Date Title
US9972657B2 (en) Semiconductor light emitting element
US12142708B2 (en) Solid state lighting devices with accessible electrodes and methods of manufacturing
JP2012074665A (ja) 発光ダイオード
CN108807358B (zh) 半导体发光装置
CN106463596B (zh) 发光器件的成形方法
KR100872276B1 (ko) 수직구조 질화물 반도체 발광 소자 및 제조방법
JP6462274B2 (ja) 半導体発光素子
US20160276539A1 (en) Semiconductor light-emitting element
JP5471485B2 (ja) 窒化物半導体素子および窒化物半導体素子のパッド電極の製造方法
CN105990476B (zh) 半导体发光元件
JP2015233086A (ja) 半導体発光素子及びその製造方法
KR101604211B1 (ko) 반도체 발광 소자
JP2015138836A (ja) 発光素子の製造方法
KR20150062179A (ko) 확장된 반사층을 가진 발광 다이오드
JP2011129621A (ja) 発光素子
JP2017055092A (ja) 半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161025

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170911

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181227

R150 Certificate of patent or registration of utility model

Ref document number: 6462274

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250