JP6457354B2 - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP6457354B2 JP6457354B2 JP2015164954A JP2015164954A JP6457354B2 JP 6457354 B2 JP6457354 B2 JP 6457354B2 JP 2015164954 A JP2015164954 A JP 2015164954A JP 2015164954 A JP2015164954 A JP 2015164954A JP 6457354 B2 JP6457354 B2 JP 6457354B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- vswu
- vsvw
- vsuv
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Ac-Ac Conversion (AREA)
Description
本発明は、単相高周波電流を三相電圧に変換する電力変換装置に関するものである。 The present invention relates to a power converter that converts a single-phase high-frequency current into a three-phase voltage.
従来の電力変換装置として、例えば絶縁回路を構成するトランスの高効率化等を狙い、共振回路を利用して単相高周波電流を発生させ、これを電流源として電力変換を行うものが知られている(例えば、特許文献1参照)。また、例えばマトリクスコンバータを用いて三相の交流−交流直接変換を行うものも知られている。 As a conventional power conversion device, for example, a device that generates a single-phase high-frequency current using a resonance circuit and performs power conversion using this as a current source is aimed at increasing the efficiency of a transformer that constitutes an insulation circuit. (For example, refer to Patent Document 1). Further, for example, one that performs three-phase AC-AC direct conversion using a matrix converter is also known.
ここで、例えば特許文献1に開示のような電流源からの単相高周波電流を、単相三相マトリクスコンバータを用いて三相電圧に変換することが想定される。この場合、単相三相マトリクスコンバータは、図3に示すように、単相高周波電流源301からの単相高周波電流を入力する単相入力端子h、lと、三相出力端子u、v、wとの間を接続する6個の双方向半導体スイッチSW1〜SW6とを有して構成される。
Here, for example, it is assumed that a single-phase high-frequency current from a current source as disclosed in
双方向半導体スイッチSW1〜SW6の各々は、2個の逆導通半導体スイッチ素子を互いに異なる向きに直列接続する、あるいは2個の逆阻止半導体スイッチ素子を互いに異なる向きに並列接続することで構成される。図3は、2個の逆導通半導体スイッチ素子を互いに異なる向きに直列接続した場合を例示している。双方向半導体スイッチSW1〜SW6の各々は、制御部からの指令により、双方の半導体スイッチがともにオフとなる開放状態と、一方の半導体スイッチがオンで他方の半導体スイッチがオフとなる2つのダイオード動作状態と、双方の半導体スイッチがオンとなる短絡状態との4状態を切り替えることができる。 Each of the bidirectional semiconductor switches SW1 to SW6 is configured by connecting two reverse conducting semiconductor switch elements in series in different directions or by connecting two reverse blocking semiconductor switch elements in different directions in parallel. . FIG. 3 illustrates a case where two reverse conducting semiconductor switch elements are connected in series in different directions. Each of the bidirectional semiconductor switches SW1 to SW6 has an open state in which both semiconductor switches are turned off and two diode operations in which one semiconductor switch is turned on and the other semiconductor switch is turned off in response to a command from the control unit. The four states of the state and the short-circuit state in which both semiconductor switches are turned on can be switched.
図3に示した単相三相マトリクスコンバータは、三相出力端子u、v、wに三相コンデンサ及び三相負荷を接続することにより、単相高周波電流源301からの単相高周波電流を三相電圧に変換して三相負荷にVu、Vv、Vwの各相電圧を給電可能な電力変換器を構成することが可能となる。
The single-phase three-phase matrix converter shown in FIG. 3 connects three-phase high-frequency currents from a single-phase high-frequency
ところで、図3に示した単相三相マトリクスコンバータは、双方向半導体スイッチSW1〜SW6の取り得る状態の組み合わせが、1つの双方向半導体スイッチで4つの状態を取り得ることから、4の6乗通りすなわち4096通りある。そのため、この4096通りの中から、特定の経路から別の経路へ電流通路を安全に切り替える最適な切り替え手順を決定する必要がある。 By the way, in the single-phase three-phase matrix converter shown in FIG. 3, the combination of the states that can be taken by the bidirectional semiconductor switches SW1 to SW6 can take four states by one bidirectional semiconductor switch. There are 4096 streets. Therefore, it is necessary to determine an optimal switching procedure for safely switching the current path from a specific path to another path from among the 4096 patterns.
本発明は、かかる観点に鑑みてなされたもので、単相高周波電流を三相電圧に安全に変換可能な電力変換装置を提供することにある。 This invention is made | formed in view of this viewpoint, and it is providing the power converter device which can convert a single phase high frequency current into a three-phase voltage safely.
上記目的を達成する本発明に係る電力変換装置は、
単相高周波電流源と三相負荷との間に接続される6個の双方向半導体スイッチング素子を有する単相三相マトリクスコンバータと、
前記単相高周波電流源から前記単相三相マトリクスコンバータに入力される単相高周波電流を検出する電流検出器と、
前記単相三相マトリックスコンバータから前記三相負荷に印加される三相電圧を検出する電圧検出器と、
前記電流検出器で検出される検出電流及び前記電圧検出器で検出される三相検出電圧に基づいて前記6個の双方向半導体スイッチング素子の接続状態を制御する制御部と、を備え、
前記制御部は、前記6個の双方向半導体スイッチング素子の接続状態を、前記単相高周波電流源側から見て開放状態とならず、かつ、前記三相負荷側から見て短絡状態とならないように、前記単相高周波電流の零点付近で切り替えて前記単相三相マトリクスコンバータの電流経路を制御する、
ものである。
The power conversion device according to the present invention that achieves the above object is as follows.
A single-phase three-phase matrix converter having six bidirectional semiconductor switching elements connected between a single-phase high-frequency current source and a three-phase load;
A current detector for detecting a single-phase high-frequency current input from the single-phase high-frequency current source to the single-phase three-phase matrix converter;
A voltage detector for detecting a three-phase voltage applied to the three-phase load from the single-phase three-phase matrix converter;
A control unit for controlling the connection state of the six bidirectional semiconductor switching elements based on a detection current detected by the current detector and a three-phase detection voltage detected by the voltage detector;
The controller does not open the connection state of the six bidirectional semiconductor switching elements from the single-phase high-frequency current source side, and does not short-circuit from the three-phase load side. In addition, switching near the zero point of the single-phase high-frequency current to control the current path of the single-phase three-phase matrix converter,
Is.
本発明によれば、単相高周波電流を三相電圧に安全に変換することが可能となる。 According to the present invention, it is possible to safely convert a single-phase high-frequency current into a three-phase voltage.
以下、本発明の実施の形態について、図を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図1は一実施の形態に係る電力変換装置の要部構成を示すブロック図である。本実施の形態に係る電力変換装置は、単相三相マトリクスコンバータ100と、電流検出器110と、電圧検出器120と、制御部130と、を備える。
FIG. 1 is a block diagram showing a main configuration of a power conversion device according to an embodiment. The power conversion device according to the present embodiment includes a single-phase three-phase matrix converter 100, a
単相三相マトリクスコンバータ100は、図3と同様に6個の双方向半導体スイッチング素子を有して構成される。単相三相マトリクスコンバータ100は、その単相入力端子に例えば20kHzの単相高周波電流を出力する単相高周波電流源200が接続され、三相出力端子に三相コンデンサ210と例えば商用周波数の三相電圧で駆動される三相負荷220が接続される。
The single-phase three-phase matrix converter 100 has six bidirectional semiconductor switching elements as in FIG. In the single-phase three-phase matrix converter 100, a single-phase high-frequency
電流検出器110は、単相三相マトリクスコンバータ100の入力側に接続されて、単相高周波電流源200から単相三相マトリクスコンバータ100に入力される単相高周波電流を検出する。電流検出器110で検出された検出電流は、制御部130に供給される。
The
電圧検出器120は、三相マトリックスコンバータ100の出力側に接続されて、三相マトリックスコンバータ100から三相負荷220に印加される三相電圧を検出する。本実施の形態においては、電圧検出器120は、三相コンデンサ210と三相負荷220との間の三相の各線間電圧を検出する。電圧検出器120で検出された三相検出電圧は、制御部130に供給される。
The
制御部130は、電流検出器110で検出された検出電流及び電圧検出器120で検出された三相検出電圧に基づいて、単相三相マトリクスコンバータ100を構成する6個の双方向半導体スイッチング素子の接続状態を制御する。具体的には、制御部130は、6個の双方向半導体スイッチング素子の接続状態を、単相高周波電流源200側から見て開放状態とならず、かつ、三相負荷220側から見て短絡状態とならないように、単相高周波電流の零点付近で切り替えて単相三相マトリクスコンバータ100の電流経路を制御する。
The
本実施の形態において、制御部130は、ベクトル演算部131と論理演算部132とを備える。ベクトル演算部131は、電流検出器110で検出された検出電流と、電圧検出器120で検出された三相検出電圧とに基づいて、単相三相マトリクスコンバータ100の6個の双方向半導体スイッチの切り替え前の状態及び切り替え後の状態をそれぞれ示す電流指令値ベクトルを算出する。
In the present embodiment, the
論理演算部132は、ベクトル演算部131で算出された電流指令値ベクトルと電圧検出器120で検出された三相検出電圧とに基づいて、単相三相マトリクスコンバータ100の6個の双方向半導体スイッチの切り替え前の状態から切り替え後の状態に至る中間状態を示す電流指令値ベクトルを算出する。
The
本実施の形態では、各々2個の半導体スイッチを有する6個の双方向半導体スイッチの状態を示す電流指令値ベクトルSkを下式(1)で示すように定義し、各半導体スイッチの導通状態を1、遮断状態を0とする。 In the present embodiment, a current command value vector Sk indicating the state of six bidirectional semiconductor switches each having two semiconductor switches is defined as shown in the following equation (1), and the conduction state of each semiconductor switch is defined. 1. The blocking state is 0.
Sk=(Skuph, Skvph, Skwph, Skunh, Skvnh, Skwnh,
Skupl, Skvpl, Skwpl, Skunl, Skvnl, Skwnl) (k=0,1,…,4) ・・・(1)
Sk = (Skuph, Skvph, Skwph, Skunh, Skvnh, Skwnh,
Skupl, Skvpl, Skwpl, Skunl, Skvnl, Skwnl) (k = 0,1,…, 4) (1)
上式(1)の添え字u,v,wは、図3において、三相出力端子u,v,wに接続される半導体スイッチであることを表す。添え字pは、入力側から出力側へ向かう方向の電流を制御する半導体スイッチであることを表す。添え字nは、出力側から入力側へ向かう方向の電流を制御する半導体スイッチであることを表す。添え字hは、入力端子h(上側アーム)に接続される半導体スイッチであることを表す。添え字lは、入力端子l(下側アーム)に接続される半導体スイッチであることを表す。 The subscripts u, v, and w in the above equation (1) represent semiconductor switches that are connected to the three-phase output terminals u, v, and w in FIG. The subscript p represents a semiconductor switch that controls a current in a direction from the input side to the output side. The subscript n represents a semiconductor switch that controls a current in a direction from the output side to the input side. The subscript h represents a semiconductor switch connected to the input terminal h (upper arm). The subscript l represents a semiconductor switch connected to the input terminal l (lower arm).
ベクトル演算部131は、電流検出器110で検出された検出電流と、電圧検出器120で検出された三相検出電圧とに基づいて、式(1)に従って切り替え前の半導体スイッチの状態S0及び切り替え後の半導体スイッチの状態S4を演算する。状態S0及び状態S4の情報は、論理演算部132に供給される。
Based on the detected current detected by the
論理演算部132は、下式(2)及び(3)に従って、ベクトル演算部131からの状態S0及び状態S4のビット配列を変更した電流指令値ベクトルS0R、S0L、S4R、S4Lを演算する。また、論理演算部132は、下式(4)に従って、電圧検出器120で検出された三相検出電圧の各線間電圧が正の場合を1、負の場合を0として、下式(5)及び(6)に示す電圧符号ベクトルVsR及びVsLを定義する。そして、論理演算部132は、演算した電流指令値ベクトルS0R、S0L、S4R、S4L及び定義した電圧符号ベクトルVsR、VsLに基づいて、下式(7)、(8)及び(9)に示すビット演算により切り替え前の半導体スイッチの状態S0から切り替え後の半導体スイッチの状態S4に至る順次の中間状態を示す電流指令値ベクトルS1、S2及びS3を算出する。
The
SkR=(Skwnh,Skuph, Skvph, Skwph, Skunh, Skvnh,
Skwnl, Skupl, Skvpl, Skwpl, Skunl, Skvnl) (k=0,4) ・・・(2)
SkL=(Skvph, Skwph, Skunh, Skvnh, Skwnh, Skuph,
Skvpl, Skwpl, Skunl, Skvnl, Skwnl, Skupl) (k=0,4) ・・・(3)
SkR = (Skwnh, Skuph, Skvph, Skwph, Skunh, Skvnh,
Skwnl, Skupl, Skvpl, Skwpl, Skunl, Skvnl) (k = 0,4) (2)
SkL = (Skvph, Skwph, Skunh, Skvnh, Skwnh, Skuph,
Skvpl, Skwpl, Skunl, Skvnl, Skwnl, Skupl) (k = 0,4) (3)
Vsuv={ 1 (Vu<Vv), 0 (Vu>Vv)}
Vsvw={ 1 (Vv<Vw), 0 (Vv>Vw)}
Vswu={ 1 (Vw<Vu), 0 (Vw>Vu)}
・・・(4)
ただし、Vsuv,Vsvw,Vswuは三相出力u,v,wの各線間電圧、Vu,Vv,Vwは各相電圧を示す。
VsR=(Vsuv, Vsvw, Vswu, not Vsuv, not Vsvw, not Vswu,Vsuv, Vsvw, Vswu,
not Vsuv, not Vsvw, not Vswu) ・・・(5)
VsL=(Vswu, Vsuv, Vsvw, not Vswu, not Vsuv, not Vsvw, Vswu, Vsuv, Vsvw,
not Vswu, not Vsuv, not Vsvw) ・・・(6)
ただし、notは論理否定を示す。
Vsuv = {1 (Vu <Vv), 0 (Vu> Vv)}
Vsvw = {1 (Vv <Vw), 0 (Vv> Vw)}
Vswu = {1 (Vw <Vu), 0 (Vw> Vu)}
... (4)
However, Vsuv, Vsvw, and Vswu indicate line voltages of the three-phase outputs u, v, and w, and Vu, Vv, and Vw indicate phase voltages.
VsR = (Vsuv, Vsvw, Vswu, not Vsuv, not Vsvw, not Vswu, Vsuv, Vsvw, Vswu,
not Vsuv, not Vsvw, not Vswu) (5)
VsL = (Vswu, Vsuv, Vsvw, not Vswu, not Vsuv, not Vsvw, Vswu, Vsuv, Vsvw,
not Vswu, not Vsuv, not Vsvw) (6)
However, not indicates logical negation.
S1 = S0 or (S4 and S0R and VsR) or (S4 and S0L and VsL) ・・・(7)
S2 = (S4 and S0) or (S4 and S0R and VsR) or (S4 and S0L and VsL) or (S0 and S4R
and VsR) or (S0 and S4L and VsL) ・・・(8)
S3 = S4 or (S0 and S4R and VsR) or (S0 and S4L and VsL) ・・・(9)
ただし orは論理和、andは論理積を示す。
S1 = S0 or (S4 and S0R and VsR) or (S4 and S0L and VsL) (7)
S2 = (S4 and S0) or (S4 and S0R and VsR) or (S4 and S0L and VsL) or (S0 and S4R
and VsR) or (S0 and S4L and VsL) (8)
S3 = S4 or (S0 and S4R and VsR) or (S0 and S4L and VsL) (9)
Where or is logical sum, and and is logical product.
論理演算部132は、上記の各ビット演算を実行する専用の組み合わせ論理回路を有して構成してもよい。
The
そして、制御部130は、単相三相マトリクスコンバータ100の6個の双方向半導体スイッチの接続状態を切り替え前の状態S0から中間状態S1、S2、S3を経て切り替え後の状態S4に順次切り替える。これにより、単相高周波電流源200からの単相高周波交流入力電流を三相電圧に変換して三相負荷220に給電することができる。
Then, the
ここで、単相三相マトリクスコンバータ100のある瞬間の状態S0が、図3において端子h−u間及びl−w間が導通状態にあり、これを次の状態S4としてh−v間及びl−w間の導通状態に切り替える場合について具体的に説明する。なお、この時の相電圧は、Vu>Vv>Vwとなっているものとする。 Here, the state S0 at a certain moment of the single-phase three-phase matrix converter 100 is in the conductive state between the terminals hu and l-w in FIG. 3, and this is the next state S4 between h-v and l. The case of switching to the conductive state between −w will be specifically described. It is assumed that the phase voltage at this time is Vu> Vv> Vw.
先ず、上記の状態を式(1)〜(6)に従って下記のようにビット配列にする。 First, the above state is made into a bit arrangement as follows according to the equations (1) to (6).
S0= (100100 001001)
S4= (010010 001001)
VsR= (001110 001110)
VsL= (100011 100011)
S0R= (010010 100100)
S0L= (001001 010010)
S4R= (001001 100100)
S4L= (100100 010010)
S0 = (100100 001001)
S4 = (010010 001001)
VsR = (001110 001110)
VsL = (100011 100011)
S0R = (010010 100100)
S0L = (001001 010010)
S4R = (001001 100100)
S4L = (100 100 010010)
次に、中間状態S1、S2、S3を演算するうえで必要な中間式を下記のように演算する。 Next, intermediate expressions necessary for calculating the intermediate states S1, S2, and S3 are calculated as follows.
(S4 and S0R and VsR)= (010010 001001) and
(010010 100100) and
(001110 001110)
= (000010 000000)
(S4 and S0L and VsL)= (010010 001001) and
(001001 010010) and
(100011 100011)
= (000000 000000)
(S4 and S0)= (010010 001001) and
(100100 001001)
= (000000 001001)
(S0 and S4R and VsR)= (100100 001001) and
(001001 100100) and
(001110 001110)
= (000000 000000)
(S0 and S4L and VsL)= (100100 001001) and
(100100 010010) and
(100011 100011)
= (100000 000000)
(S4 and S0R and VsR) = (010010 001001) and
(010010 100100) and
(001110 001110)
= (000010 000000)
(S4 and S0L and VsL) = (010010 001001) and
(001001 010010) and
(100011 100011)
= (000000 000000)
(S4 and S0) = (010010 001001) and
(100100 001001)
= (000000 001001)
(S0 and S4R and VsR) = (100100 001001) and
(001001 100100) and
(001110 001110)
= (000000 000000)
(S0 and S4L and VsL) = (100100 001001) and
(100100 010010) and
(100011 100011)
= (100000 000000)
その後、順次の中間状態S1、S2、S3を次のように求める。 Thereafter, sequential intermediate states S1, S2, and S3 are obtained as follows.
S1 = S0 or (S4 and S0R and VsR) or (S4 and S0L and VsL)
= (100100 001001) or
(000010 000000) or
(000000 000000)
= (100110 001001)
S2 = (S4 and S0) or (S4 and S0R and VsR) or (S4 and S0L and VsL)
or (S0 and S4R and VsR) or (S0 and S4L and VsL)
= (000000 001001) or
(000010 000000) or
(000000 000000) or
(000000 000000) or
(100000 000000)
= (100010 001001)
S3 = S4 or (S0 and S4R and VsR) or (S0 and S4L and VsL)
(010010 001001) or
(000000 000000) or
(100000 000000)
= (110010 001001)
S1 = S0 or (S4 and S0R and VsR) or (S4 and S0L and VsL)
= (100100 001001) or
(000010 000000) or
(000000 000000)
= (100110 001001)
S2 = (S4 and S0) or (S4 and S0R and VsR) or (S4 and S0L and VsL)
or (S0 and S4R and VsR) or (S0 and S4L and VsL)
= (000000 001001) or
(000010 000000) or
(000000 000000) or
(000000 000000) or
(100000 000000)
= (100010 001001)
S3 = S4 or (S0 and S4R and VsR) or (S0 and S4L and VsL)
(010010 001001) or
(000000 000000) or
(100000 000000)
= (110010 001001)
上記の状態S0、S1、S2、S3、S4を切り替え順に並べると以下のようになる。
S0= (100100 001001)
S1= (100110 001001)
S2= (100010 001001)
S3= (110010 001001)
S4= (010010 001001)
The above states S0, S1, S2, S3, and S4 are arranged in the switching order as follows.
S0 = (100100 001001)
S1 = (100110 001001)
S2 = (100010 001001)
S3 = (110010 001001)
S4 = (010010 001001)
図2は、この場合の半導体スイッチの状態を概念的に示すものである。図2において、三相出力端子vからuに向かう白抜き矢印は、u相電圧がv相電圧よりも高いことを示している。 FIG. 2 conceptually shows the state of the semiconductor switch in this case. In FIG. 2, a white arrow from the three-phase output terminal v to u indicates that the u-phase voltage is higher than the v-phase voltage.
以上のように、本実施の形態に係る電力変換装置によると、単相三相マトリクスコンバータ100の6個の双方向半導体スイッチング素子の接続状態を、単相高周波電流源200側から見て開放状態とならず、かつ、三相負荷220側から見て短絡状態とならないように、単相高周波電流の零点付近で制御して、単相三相マトリクスコンバータ100の電流経路を切り替えることができる。したがって、単相高周波電流を三相電圧に安全に変換することが可能となる。
As described above, according to the power conversion device of the present embodiment, the connection state of the six bidirectional semiconductor switching elements of the single-phase three-phase matrix converter 100 is in an open state when viewed from the single-phase high-frequency
本発明は、単相三相マトリクスコンバータを有し、単相高周波電流を商用周波数の三相電圧に変換する電力変換装置に適用できる。 The present invention can be applied to a power conversion device that includes a single-phase three-phase matrix converter and converts a single-phase high-frequency current into a three-phase voltage of a commercial frequency.
100 単相三相マトリクスコンバータ
110 電流検出器
120 電圧検出器
130 制御部
131 ベクトル演算部
132 論理演算部
200 単相高周波電流源
210 三相コンデンサ
220 三相負荷
SW1〜SW6 双方向半導体スイッチ
DESCRIPTION OF SYMBOLS 100 Single phase three
Claims (4)
前記単相高周波電流源から前記単相三相マトリクスコンバータに入力される単相高周波電流を検出する電流検出器と、
前記単相三相マトリックスコンバータから前記三相負荷に印加される三相電圧を検出する電圧検出器と、
前記電流検出器で検出される検出電流及び前記電圧検出器で検出される三相検出電圧に基づいて前記6個の双方向半導体スイッチング素子の接続状態を制御する制御部と、を備え、
前記制御部は、前記6個の双方向半導体スイッチング素子の接続状態を、前記単相高周波電流源側から見て開放状態とならず、かつ、前記三相負荷側から見て短絡状態とならないように、前記単相高周波電流の零点付近で切り替えて前記単相三相マトリクスコンバータの電流経路を制御する、
電力変換装置。 A single-phase three-phase matrix converter having six bidirectional semiconductor switching elements connected between a single-phase high-frequency current source and a three-phase load;
A current detector for detecting a single-phase high-frequency current input from the single-phase high-frequency current source to the single-phase three-phase matrix converter;
A voltage detector for detecting a three-phase voltage applied to the three-phase load from the single-phase three-phase matrix converter;
A control unit for controlling the connection state of the six bidirectional semiconductor switching elements based on a detection current detected by the current detector and a three-phase detection voltage detected by the voltage detector;
The controller does not open the connection state of the six bidirectional semiconductor switching elements from the single-phase high-frequency current source side, and does not short-circuit from the three-phase load side. In addition, switching near the zero point of the single-phase high-frequency current to control the current path of the single-phase three-phase matrix converter,
Power conversion device.
前記制御部は、
前記検出電流及び前記三相検出電圧に基づいて、前記6個の双方向半導体スイッチの切り替え前の状態及び切り替え後の状態をそれぞれ示す電流指令値ベクトルを算出するベクトル演算部と、
前記ベクトル演算部で算出された前記電流指令値ベクトルと前記三相検出電圧とに基づいて、前記6個の双方向半導体スイッチの前記切り替え前の状態から前記切り替え後の状態に至る中間状態を示す電流指令値ベクトルを算出する論理演算部と、を備え、
前記6個の双方向半導体スイッチの接続状態を前記切り替え前の状態から前記中間状態を経て前記切り替え後の状態に順次切り替える、
ことを特徴とする電力変換装置。 The power conversion device according to claim 1,
The controller is
Based on the detection current and the three-phase detection voltage, a vector calculation unit that calculates current command value vectors respectively indicating a state before switching and a state after switching of the six bidirectional semiconductor switches;
Based on the current command value vector calculated by the vector calculation unit and the three-phase detection voltage, an intermediate state from the state before switching to the state after switching of the six bidirectional semiconductor switches is shown. A logic operation unit for calculating a current command value vector,
The connection state of the six bidirectional semiconductor switches is sequentially switched from the state before switching to the state after switching through the intermediate state.
The power converter characterized by the above-mentioned.
前記論理演算部は、前記6個の双方向半導体スイッチの前記切り替え前の状態を示す電流指令値ベクトルをS0、前記切り替え後の状態を示す電流指令値ベクトルをS4とするとき、下式(1)及び(2)で定義される前記三相検出電圧の向きを示す電圧符号ベクトルVsR及びVsLを演算し、これらVsR及びVsLと前記S0及び前記S4とに基づいて下式(3)、(4)及び(5)により前記S0から前記S4に至る順次の前記中間状態を示す電流指令値ベクトルS1、S2及びS3を演算する、
ことを特徴とする電力変換装置。
VsR=(Vsuv, Vsvw, Vswu, not Vsuv, not Vsvw, not Vswu,Vsuv, Vsvw, Vswu,
not Vsuv, not Vsvw, not Vswu) ・・・(1)
VsL=(Vswu, Vsuv, Vsvw, not Vswu, not Vsuv, not Vsvw, Vswu, Vsuv, Vsvw,
not Vswu, not Vsuv, not Vsvw) ・・・(2)
ただし、
Vsuv={ 1 (Vu<Vv), 0 (Vu>Vv)}
Vsvw={ 1 (Vv<Vw), 0 (Vv>Vw)}
Vswu={ 1 (Vw<Vu), 0 (Vw>Vu)}
Vsuv,Vsvw,Vswuは三相出力u,v,wの各線間電圧、Vu,Vv,Vwは各相電圧、notは論理否定を示す。
S1 = S0 or (S4 and S0R and VsR) or (S4 and S0L and VsL) ・・・(3)
ただし orは論理和、andは論理積を示す。
S2 = (S4 and S0) or (S4 and S0R and VsR) or (S4 and S0L and VsL) or (S0 and S4R
and VsR) or (S0 and S4L and VsL) ・・・(4)
S3 = S4 or (S0 and S4R and VsR) or (S0 and S4L and VsL) ・・・(5)
ただし、
Sk=(Skuph, Skvph, Skwph, Skunh, Skvnh, Skwnh,
Skupl, Skvpl, Skwpl, Skunl, Skvnl, Skwnl) (k=0,1,…,4)
SkR=(Skwnh,Skuph, Skvph, Skwph, Skunh, Skvnh,
Skwnl, Skupl, Skvpl, Skwpl, Skunl, Skvnl) (k=0,4)
SkL=(Skvph, Skwph, Skunh, Skvnh, Skwnh, Skuph,
Skvpl, Skwpl, Skunl, Skvnl, Skwnl, Skupl) (k=0,4)
である。添え字u,v,wは三相出力端子u,v,wに接続される半導体スイッチ、添え字pは入力側から出力側へ向かう方向の電流を制御する半導体スイッチ、添え字nは出力側から入力側へ向かう方向の電流を制御する半導体スイッチ、添え字hは入力端子の一方(上側アーム)に接続される半導体スイッチ、添え字lは入力端子の他方(下側アーム)に接続される半導体スイッチであることをそれぞれ表し、導通の場合「1」、遮断の場合「0」である。 The power conversion device according to claim 2,
When the current command value vector indicating the state before the switching of the six bidirectional semiconductor switches is S0 and the current command value vector indicating the state after the switching is S4, the logical operation unit is represented by the following formula (1 ) And VsR indicating the direction of the three-phase detection voltage defined by (2), VsR and VsL are calculated, and based on these VsR and VsL and S0 and S4, the following equations (3), (4 ) And (5) to calculate current command value vectors S1, S2 and S3 indicating the sequential intermediate state from S0 to S4.
The power converter characterized by the above-mentioned.
VsR = (Vsuv, Vsvw, Vswu, not Vsuv, not Vsvw, not Vswu, Vsuv, Vsvw, Vswu,
not Vsuv, not Vsvw, not Vswu) (1)
VsL = (Vswu, Vsuv, Vsvw, not Vswu, not Vsuv, not Vsvw, Vswu, Vsuv, Vsvw,
not Vswu, not Vsuv, not Vsvw) (2)
However,
Vsuv = {1 (Vu <Vv), 0 (Vu> Vv)}
Vsvw = {1 (Vv <Vw), 0 (Vv> Vw)}
Vswu = {1 (Vw <Vu), 0 (Vw> Vu)}
Vsuv, Vsvw and Vswu are the line voltages of the three-phase outputs u, v and w, Vu, Vv and Vw are the phase voltages, and not is a logic negation.
S1 = S0 or (S4 and S0R and VsR) or (S4 and S0L and VsL) (3)
Where or is logical sum, and and is logical product.
S2 = (S4 and S0) or (S4 and S0R and VsR) or (S4 and S0L and VsL) or (S0 and S4R
and VsR) or (S0 and S4L and VsL) (4)
S3 = S4 or (S0 and S4R and VsR) or (S0 and S4L and VsL) (5)
However,
Sk = (Skuph, Skvph, Skwph, Skunh, Skvnh, Skwnh,
Skupl, Skvpl, Skwpl, Skunl, Skvnl, Skwnl) (k = 0,1,…, 4)
SkR = (Skwnh, Skuph, Skvph, Skwph, Skunh, Skvnh,
Skwnl, Skupl, Skvpl, Skwpl, Skunl, Skvnl) (k = 0,4)
SkL = (Skvph, Skwph, Skunh, Skvnh, Skwnh, Skuph,
(Skvpl, Skwpl, Skunl, Skvnl, Skwnl, Skupl) (k = 0,4)
It is. Subscripts u, v, and w are semiconductor switches connected to the three-phase output terminals u, v, and w, subscript p is a semiconductor switch that controls current in the direction from the input side to the output side, and subscript n is the output side. Switch for controlling the current in the direction from the input side to the input side, the suffix h is a semiconductor switch connected to one of the input terminals (upper arm), and the suffix l is connected to the other of the input terminals (lower arm) Each represents a semiconductor switch, and is “1” when conducting and “0” when interrupting.
前記論理演算部は、専用の組み合わせ論理回路を有する、
ことを特徴とする電力変換装置。
The power conversion device according to claim 3,
The logical operation unit has a dedicated combinational logic circuit,
The power converter characterized by the above-mentioned.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015164954A JP6457354B2 (en) | 2015-08-24 | 2015-08-24 | Power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015164954A JP6457354B2 (en) | 2015-08-24 | 2015-08-24 | Power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017046384A JP2017046384A (en) | 2017-03-02 |
JP6457354B2 true JP6457354B2 (en) | 2019-01-23 |
Family
ID=58212157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015164954A Active JP6457354B2 (en) | 2015-08-24 | 2015-08-24 | Power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6457354B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7088860B2 (en) * | 2019-02-12 | 2022-06-21 | ニチコン株式会社 | AC power converter |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07147777A (en) * | 1993-11-24 | 1995-06-06 | Fuji Electric Co Ltd | Electronic isolation transformer |
JP5438004B2 (en) * | 2008-07-24 | 2014-03-12 | パナソニック株式会社 | Power converter |
JP2010154714A (en) * | 2008-12-26 | 2010-07-08 | Panasonic Corp | Power converter and vacuum cleaner using the same |
-
2015
- 2015-08-24 JP JP2015164954A patent/JP6457354B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017046384A (en) | 2017-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6062132B1 (en) | Power converter and power system | |
JP5995139B2 (en) | Bidirectional DC / DC converter | |
JP5163734B2 (en) | 3-level inverter | |
JP5360125B2 (en) | Series multiple power converter | |
JP6131197B2 (en) | Power converter and failure detection method for power converter | |
JP5737445B2 (en) | Power converter control device | |
US8283880B2 (en) | Motor drive device with function of switching to power regenerative operation mode | |
JP2010098820A (en) | Power conversion apparatus | |
JP2019033556A (en) | Gate driving device and power conversion device | |
JP2008172925A (en) | Backup operation device of matrix converter | |
JP6038291B2 (en) | Power conversion apparatus, motor drive apparatus including the same, blower including the same, compressor, air conditioner including them, refrigerator, and refrigerator | |
JP6457354B2 (en) | Power converter | |
JP5673114B2 (en) | Inverter device and electric motor drive system | |
JP6157599B2 (en) | Power conversion apparatus, motor drive apparatus including the same, blower including the same, compressor, air conditioner including them, refrigerator, and refrigerator | |
JP4622840B2 (en) | AC / AC direct converter controller | |
JP5003649B2 (en) | Direct AC power converter and control method thereof | |
JP6136720B2 (en) | Switching control device | |
JP6751033B2 (en) | Parallel inverter device | |
JP4780305B2 (en) | Inverter device | |
CN105356777B (en) | The control method of the switch converters control system of tri- level of NPC 15 | |
US20230421054A1 (en) | Circuitry and method for transitioning between modes of operation during an electrical fault | |
JP2024163675A (en) | Power Conversion Equipment | |
JP6828662B2 (en) | Power converter | |
JP7169742B2 (en) | power converter | |
JP2019030094A (en) | Power converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181220 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6457354 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |