JP6448881B1 - 歪補償装置 - Google Patents
歪補償装置 Download PDFInfo
- Publication number
- JP6448881B1 JP6448881B1 JP2018545256A JP2018545256A JP6448881B1 JP 6448881 B1 JP6448881 B1 JP 6448881B1 JP 2018545256 A JP2018545256 A JP 2018545256A JP 2018545256 A JP2018545256 A JP 2018545256A JP 6448881 B1 JP6448881 B1 JP 6448881B1
- Authority
- JP
- Japan
- Prior art keywords
- distortion
- amplitude
- signal
- system signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
- H03F1/3229—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
- H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
Abstract
Description
この発明の実施の形態1について説明する。図1は、本発明の実施の形態1に係る増幅装置の構成を示すブロック図である。図2は、本発明の実施の形態1に係る歪補償装置100の構成を示すブロック図である。
歪補償装置100は、入力端子101から入力信号が入力すると、第1の分配器102で二系統の信号(第1の系統信号、第2の系統信号)に入力信号を分配する。なお、入力信号は複数の周波数の高周波信号を含んでいる。
本発明の実施の形態2について図を用いて説明する。図12は、実施の形態2に係る歪補償装置のブロック図である。本実施の形態2に係る歪補償装置900は、図2に示す実施の形態1に係る歪補償装置100において、図12に示すように、第1の分配器102の入力側に第3の振幅調整器901を配置し、歪発生回路105への入力電力の振幅を制御するものである。また、第2の合成器116の出力側に第4の振幅調整器902を配置し、出力端子117からの出力電力の振幅を制御する。なお、図12においては、図2と同一若しくは同等の構成には同一の符号を付しその説明は省略する。
本発明の実施の形態3について図を用いて説明する。図14は、実施の形態3に係る歪補償装置のブロック図である。本実施の形態3に係る歪補償装置910は、図2に示す実施の形態1に係る歪補償装置100において、図14に示すように、第1の合成器110から出力される電力を検波回路911にて検波して検波信号を出力する。制御回路912は検波回路911からの検波信号を入力し、検波信号の電力量が最小、即ち、第1の合成器110の出力点Cにて、信号f1および信号f2が完全に打ち消されるように第1の振幅調整器103と第1の位相調整器104を調整する機能を有する装置である。なお、図14においては、図2と同一若しくは同等の構成には同一の符号を付しその説明は省略する。なお、検波回路911はモニタ回路とも称し、検波信号はモニタ信号とも称する。
本発明の実施の形態4について図を用いて説明する。図15は、本発明の実施の形態4に係る歪補償装置920の構成を示すブロック図である。本実施の形態4に係る歪補償装置920は、図1に示す実施の形態1に係る歪補償装置100において、図15に示すように、歪発生回路105、周波数特性調整回路111および第1の振幅調整器103、第1の位相調整器104、第2の振幅調整器114、第2の位相調整器115を、制御回路921を介し、外部からの制御信号922によりリアルタイムに制御する歪補償装置である。なお、図15においては、図2と同一若しくは同等の構成には同一の符号を付しその説明は省略する。歪波の抽出が容易かつ正確になる。
本発明の実施の形態5について図を用いて説明する。図16は、本発明の実施の形態5に係る歪補償装置930の構成を示すブロック図である。本実施の形態5に係る歪補償装置930は、図1に示す実施の形態1に係る歪補償装置100において、図16に示すように、歪発生回路105、周波数特性調整回路111および第1の振幅調整器103、第1の位相調整器104、第2の振幅調整器114、第2の位相調整器115を、制御回路921を介し、内部記憶回路931に記憶させたデータによりリアルタイムに制御する歪補償装置である。なお、図16においては、図2と同一若しくは同等の構成には同一の符号を付しその説明は省略する。
Claims (6)
- 補償対象装置の入力側に接続された歪補償装置であって、
複数の周波数の信号からなる入力信号を第1の系統信号と第2の系統信号とに分配して出力する第1の分配器と、
入力された前記第1の系統信号に歪み成分を発生させて出力する歪発生回路と、
前記歪み成分を含んだ前記第1の系統信号が入力され、第3の系統信号と第4の系統信号とに分配して出力する第2の分配器と、
前記第2の系統信号と前記第3の系統信号とが入力され、前記第3の系統信号に含まれる前記歪み成分を抽出して出力する第1の合成器と、
前記第1の合成器から出力された前記歪み成分に対して周波数毎に振幅および位相を調整することにより、前記歪み成分の周波数毎の振幅および位相をアンバランスにする周波数特性調整回路と、
前記周波数特性調整回路でアンバランスになった前記歪み成分と前記第4の系統信号とを合成して前記歪補償装置へ出力する第2の合成器と、
を備え、
前記歪発生回路は、入出力特性が前記補償対象装置とは逆の非線形特性を有する、
歪補償装置。 - 前記第3の系統信号に対して前記第2の系統信号の振幅を同一振幅とし位相を逆位相として前記第1の合成器に入力する振幅位相調整部をさらに備えた、
請求項1に記載の歪補償装置。 - 前記第1の合成器から出力される前記歪み成分をモニタするモニタ回路と、
前記モニタ回路のモニタ結果に基づき、前記振幅位相調整部の振幅および位相を制御する制御回路とをさらに備えた、
請求項2に記載の歪補償装置。 - 外部から入力される制御信号に基づき、前記歪発生回路と、前記周波数特性調整回路と、前記振幅位相調整部と、を制御する制御回路をさらに備えた、
請求項2に記載の歪補償装置。 - 予め記憶回路に記憶された歪補償テーブルデータに基づき、前記歪発生回路と、前記周波数特性調整回路と、前記振幅位相調整部と、を制御する制御回路をさらに備えた、
請求項2に記載の歪補償装置。 - 前記入力信号の振幅を調整して前記第1の分配器へ出力する入力側振幅調整器と、
前記第2の合成器からの出力信号の振幅を調整して出力する出力側振幅調整器と、をさらに備えた、
請求項1から5のいずれか1項に記載の歪補償装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017127369 | 2017-06-29 | ||
JP2017127369 | 2017-06-29 | ||
PCT/JP2018/016941 WO2019003617A1 (ja) | 2017-06-29 | 2018-04-26 | 歪補償装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6448881B1 true JP6448881B1 (ja) | 2019-01-09 |
JPWO2019003617A1 JPWO2019003617A1 (ja) | 2019-06-27 |
Family
ID=64742049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018545256A Active JP6448881B1 (ja) | 2017-06-29 | 2018-04-26 | 歪補償装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20200119699A1 (ja) |
JP (1) | JP6448881B1 (ja) |
WO (1) | WO2019003617A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7649466B2 (ja) * | 2021-01-21 | 2025-03-21 | 住友電気工業株式会社 | コントローラ、歪補償装置、通信機、及び歪補償のために入力信号を調整する方法 |
US12231088B2 (en) | 2021-06-18 | 2025-02-18 | Qorvo Us, Inc. | Wideband transmission circuit |
US20230080621A1 (en) * | 2021-09-16 | 2023-03-16 | Qorvo Us, Inc. | Phase and amplitude error correction in a transmission circuit |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004289542A (ja) * | 2003-03-24 | 2004-10-14 | Mitsubishi Electric Corp | プレディストータ |
JP2007006436A (ja) * | 2005-05-24 | 2007-01-11 | Hitachi Kokusai Electric Inc | 歪補償増幅器 |
JP2008113077A (ja) * | 2006-10-27 | 2008-05-15 | Matsushita Electric Ind Co Ltd | 歪み補償装置、増幅装置及び歪み補償方法 |
-
2018
- 2018-04-26 JP JP2018545256A patent/JP6448881B1/ja active Active
- 2018-04-26 WO PCT/JP2018/016941 patent/WO2019003617A1/ja active Application Filing
- 2018-04-26 US US16/337,973 patent/US20200119699A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004289542A (ja) * | 2003-03-24 | 2004-10-14 | Mitsubishi Electric Corp | プレディストータ |
JP2007006436A (ja) * | 2005-05-24 | 2007-01-11 | Hitachi Kokusai Electric Inc | 歪補償増幅器 |
JP2008113077A (ja) * | 2006-10-27 | 2008-05-15 | Matsushita Electric Ind Co Ltd | 歪み補償装置、増幅装置及び歪み補償方法 |
Also Published As
Publication number | Publication date |
---|---|
US20200119699A1 (en) | 2020-04-16 |
JPWO2019003617A1 (ja) | 2019-06-27 |
WO2019003617A1 (ja) | 2019-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6075411A (en) | Method and apparatus for wideband predistortion linearization | |
US7626455B2 (en) | Distortion compensation apparatus | |
US6242978B1 (en) | Method and apparatus for linearizing an amplifier | |
JP6448881B1 (ja) | 歪補償装置 | |
US8493143B2 (en) | Predistorition linearizer with bridge topology having an equalizer stage for each bridge arm | |
US5774018A (en) | Linear amplifier system and method | |
JP4896424B2 (ja) | 歪補償増幅器 | |
US10187018B2 (en) | Wideband highly linear amplifier | |
US6400223B1 (en) | Double carrier cancellation in wide band multi-carrier feed forward linearized power amplifier | |
US6720829B2 (en) | Distortion-compensated amplifying circuit | |
KR100309720B1 (ko) | 지연보상을 위한 증폭기를 가지는 피드포워드 방식의 선형 전력증폭기 | |
JP4500671B2 (ja) | 歪生成器及び低歪増幅器 | |
JP4299213B2 (ja) | 歪み発生回路および歪み補償装置 | |
KR100371531B1 (ko) | 에러 피드백을 이용한 피드포워드 선형 전력 증폭기 | |
JP6490603B2 (ja) | プリディストーション回路及び通信装置 | |
JP4546052B2 (ja) | Am−pm歪補償回路および方法 | |
JP4931551B2 (ja) | 歪み補償装置、増幅装置、歪み補償方法及び増幅方法 | |
JP2002374129A (ja) | プリディストーション歪み補償回路、プリディストーション歪み補償方法、プログラム、および媒体 | |
JP2003258562A (ja) | 歪み補償付き増幅回路 | |
JP2013021617A (ja) | 送信装置とその励振器および歪み補償方法 | |
JP2943838B2 (ja) | フィードフォワード増幅器 | |
JP2006101209A (ja) | 電力増幅装置、通信装置及び電力増幅方法 | |
JPH08125554A (ja) | 自動歪補償回路 | |
JP2015188246A (ja) | 送信装置とその励振器および歪み補償方法 | |
JP2008160299A (ja) | 歪補償装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180827 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20180827 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20180928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181204 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6448881 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |