JP6430806B2 - Distributed mixer - Google Patents
Distributed mixer Download PDFInfo
- Publication number
- JP6430806B2 JP6430806B2 JP2014256063A JP2014256063A JP6430806B2 JP 6430806 B2 JP6430806 B2 JP 6430806B2 JP 2014256063 A JP2014256063 A JP 2014256063A JP 2014256063 A JP2014256063 A JP 2014256063A JP 6430806 B2 JP6430806 B2 JP 6430806B2
- Authority
- JP
- Japan
- Prior art keywords
- mixer
- frequency signal
- transmission line
- unit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Microwave Amplifiers (AREA)
Description
本発明は、高周波電気信号を扱う分布ミキサに関する。 The present invention relates to a distributed mixer that handles high-frequency electrical signals.
従来から、広帯域なミキサの回路構成として分布ミキサが知られている(例えば非特許文献1)。分布ミキサは、トランジスタで構成される周波数変換素子と伝送線路とから成る複数の単位ミキサを多段に接続(cascading connection)した構成である。分布ミキサは、トランジスタの持つ容量と伝送線路の持つインダクタンスから成る一定の特性インピーダンス(通常は50Ω)の疑似線路を形成することで、広帯域な周波数変換特性を持つ。疑似線路には、高周波信号(以降、RF(Radio Frequency)信号)、局部発振信号(以降、LO(Local Oscillator)信号)、及び中間周波信号(以降、IF(Intermediate Frequency)信号)を伝送するそれぞれの線路が存在する。 Conventionally, a distributed mixer is known as a circuit configuration of a broadband mixer (for example, Non-Patent Document 1). The distributed mixer has a configuration in which a plurality of unit mixers each including a frequency conversion element formed of a transistor and a transmission line are connected in multiple stages (cascading connection). A distributed mixer has a broadband frequency conversion characteristic by forming a pseudo-line with a certain characteristic impedance (usually 50Ω) consisting of the capacitance of a transistor and the inductance of a transmission line. Each of the pseudo lines transmits a high frequency signal (hereinafter RF (Radio Frequency) signal), a local oscillation signal (hereinafter LO (Local Oscillator) signal), and an intermediate frequency signal (hereinafter IF (Intermediate Frequency) signal). There are tracks.
各々の疑似線路には、各信号が入出力される端子と反対側の端子に必ず終端抵抗が配置される。終端抵抗は、RF信号、LO信号、IF信号の入出力端子からミキサ側を見込んだインピーダンスを一定の値(例えば50Ω)にするために必要であり、それぞれの信号の終端抵抗には電力消費が発生する。特に、ダウンコンバージョンミキサにおけるIF信号線路の終端抵抗では、ミキシングしたIF信号の多くが終端抵抗で消費されるため、分布ミキサの周波数変換利得が低下する課題がある。 In each pseudo line, a termination resistor is always arranged at a terminal opposite to a terminal to which each signal is input / output. Terminating resistors are necessary to make the impedance expected from the input / output terminals of the RF signal, LO signal, and IF signal to be a constant value (for example, 50Ω). Occur. In particular, the termination resistance of the IF signal line in the down-conversion mixer has a problem that the frequency conversion gain of the distributed mixer is lowered because most of the mixed IF signal is consumed by the termination resistance.
本発明は、この課題に鑑みてなされたものであり、IF信号伝送線路の終端抵抗で生じる電力消費を無くして周波数変換利得が低下する課題を解決した分布ミキサを提供することを目的とする。 The present invention has been made in view of this problem, and an object of the present invention is to provide a distributed mixer that solves the problem of reducing the frequency conversion gain by eliminating the power consumption caused by the terminating resistance of the IF signal transmission line.
本発明の分布ミキサは、高周波信号と局部発振信号とを合成する合成器と、前記合成器が合成した合成信号を伝送する合成信号伝送線路と、前記合成信号伝送線路の終端を接地電位に接続する終端抵抗と、前記合成信号伝送線路の前記合成信号を、前記高周波信号と前記局部発振信号との差分である中間周波信号に周波数変換するN個(N≧2)のソース接地型FETで構成した単位ミキサと、一端を中間周波信号出力端子として前記N個の単位ミキサの出力する前記中間周波信号を伝送する中間周波信号伝送線路とを備え、前記中間周波信号伝送線路は、一端を前記中間周波信号出力端子とし、他端を前記N個の単位ミキサの出力にそれぞれ接続する同一の電気長の前記N個の伝送線路であり、前記中間周波信号出力端子から見た前記単位ミキサのそれぞれのインピーダンスは、前記終端抵抗のインピーダンスを前記N個倍した値であり、前記単位ミキサの出力に接続された前記伝送線路の端部は終端されていないことを要旨とする。
The distributed mixer of the present invention includes a synthesizer that synthesizes a high-frequency signal and a local oscillation signal, a synthesized signal transmission line that transmits a synthesized signal synthesized by the synthesizer, and a terminal of the synthesized signal transmission line connected to a ground potential And N (N ≧ 2) common-source FETs that frequency-convert the combined signal of the combined signal transmission line into an intermediate frequency signal that is a difference between the high-frequency signal and the local oscillation signal. A unit mixer, and an intermediate frequency signal transmission line for transmitting the intermediate frequency signals output from the N unit mixers with one end serving as an intermediate frequency signal output terminal. The intermediate frequency signal transmission line includes one end at the intermediate frequency signal transmission line. The N transmission lines having the same electrical length, each having a frequency signal output terminal connected to the output of the N unit mixers at the other end, and the unit viewed from the intermediate frequency signal output terminal Each of the impedance of hexa is the impedance of the termination resistor is the N Kobai value, ends of the connected the transmission line to the output of the unit mixer is summarized in that the unterminated.
本発明によれば、中間周波信号伝送線路(IF信号伝送線路)に終端抵抗を具備しないので、そこで生じる電力消費を無くして周波数変換利得が低下する課題を解決した分布ミキサを実現することができる。 According to the present invention, since the intermediate frequency signal transmission line (IF signal transmission line) is not provided with a termination resistor, it is possible to realize a distributed mixer that eliminates the power consumption that occurs and solves the problem of reduced frequency conversion gain. .
以下、本発明の実施の形態について図面を用いて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
〔第1実施形態〕
図1に、本発明の第1実施形態の分布ミキサ100の構成例を示す。本実施形態の分布ミキサ100はゲート注入型分布ミキサである。分布ミキサ100は、合成器3と、合成信号伝送線路4と、終端抵抗5と、複数の単位ミキサ6a〜6nと、中間周波信号伝送線路(以降、IF信号伝送線路)7とを具備する。単位ミキサ6a〜6nのそれぞれは、この例ではソース接地型FETで構成される。各単位ミキサ6a〜6nには、例えば化合物半導体材料を利用した電界効果型トランジスタ(以降、FET)のHEMT(High Electron Mobility Transistor)を用いることができる。
[First Embodiment]
FIG. 1 shows a configuration example of a
合成器3は、RF端子1に入力されるRF信号とLO端子2に入力されるLO信号とを合成した合成信号を生成する。合成器3は、ウィルキンソンカプラやダイプレクサ等の一般的なものである。
The
RF信号とLO信号とを含む合成信号は、合成信号伝送線路4によってN個(N≧2)の単位ミキサ6a〜6nのゲート電極に入力される。単位ミキサ6aのゲート電極には、合成信号伝送線路4を構成する合成信号伝送線路4aを介して合成信号が入力される。単位ミキサ6aは、FETのトランスコンダクタンスの非線形特性によって、合成信号に含まれるRF信号とLO信号を乗算(すなわち、RF信号を周波数変換)し、IF信号を生成する。IF信号の周波数は、RF信号の周波数とLO信号の周波数の差の絶対値となる。
The combined signal including the RF signal and the LO signal is input to the gate electrodes of N (N ≧ 2)
合成信号は、順次、2段目以降の単位ミキサ6b〜6nのゲート電極に合成信号伝送線路4を介して入力される。2段目の単位ミキサ6bのゲート電極には、合成信号伝送線路の4aと4bを介して、n段目の単位ミキサ6nのゲート電極には合成信号伝送線路4a〜4nを介して合成信号が入力される。2段目以降の単位ミキサ6b〜6nも、単位ミキサ6aと同様に合成信号をIF信号に周波数変換する。n段目の単位ミキサ6nのゲート電極に合成信号を入力する合成信号伝送線路4nは、合成信号伝送線路4pを介して、一端が接地電位(▽)に接続された終端抵抗5に接続される。
The combined signal is sequentially input via the combined
単位ミキサ6aの出力であるドレイン電極は、IF信号伝送線路7aを介して2段目の単位ミキサ6bのドレイン電極に接続される。2段目の単位ミキサ6bのドレイン電極は、3段目の単位ミキサ6c(図示省略)のドレイン電極に、IF信号伝送線路7bを介して接続される。最終段(N個目)の単位ミキサ6nのドレイン電極は、N個目のIF信号伝送線路7nの一端に接続される。IF信号伝送線路7nの他端は、外部にIF信号を出力する中間周波信号出力端子(以降、IF端子)8を形成する。
The drain electrode that is the output of the
IF信号伝送線路7の一端であるIF端子8と反対側の端は開放端(X点)である。従来技術の分布ミキサでは、ここ(X点)に一端を接続し他端が接地電位に接続される終端抵抗が接続されていた。本実施形態では、終端抵抗が存在ないので終端抵抗で消費される電力が生じない。IF信号伝送線路7の終端抵抗で消費されていた電力は、開放端(X点)で反射してIF端子8から出力されるので分布ミキサ100は周波数変換利得を向上させることができる。
An end opposite to the
本実施形態の分布ミキサ100は、従来の分布ミキサのIF信号伝送線路に配置されていた終端抵抗を排除し、IF信号伝送線路による分布整合ではなく、集中定数設計のインピーダンス整合を行うことで、終端抵抗におけるIF信号の電力消費を回避し、変換利得を向上させる。分布整合では無く集中定数設計のインピーダンス整合を行うとは、位相整合及び反射波の抑制を特に考慮せずにインピーダンス整合を行うことを意味する。
The
図2に、IF信号伝送線路7の終端抵抗9が有った場合の分布ミキサ100の構成例を示す。この場合は、単位ミキサ6aのドレイン電極のIF端子8と反対側の端は、IF信号伝送線路7a−1を介して、一端が接地電位(▽)に接続された終端抵抗9に接続される。単位ミキサ6aのドレイン電極からIF端子8側と終端抵抗9側を見たインピーダンスは等しいため、単位ミキサ6aのドレイン電極に出力されるIF信号は、終端抵抗側とIF端子8側とに等分配される。各単位ミキサ6b〜6nについても同様である。
FIG. 2 shows a configuration example of the
したがって、終端抵抗9が有る場合は、各単位ミキサ6a〜6nから出力されるIF信号の約半分の電力が終端抵抗9で消費される。また、各単位ミキサ6a〜6nから出力されるIF端子8に向けての進行波のみが、IF端子8で同位相合成される。IF端子8におけるIF信号の位相は、1段目の単位ミキサ6aの出力するIF信号の位相を0としてIF信号伝送線路7の一単位の伝送線路における位相遅延量をΔIFとすると、(N−1)ΔIFの位相遅延量で同位相合成される。ここでNは単位ミキサ6a〜6nの個数(段数)である。
Therefore, when the
一方、終端抵抗9が無い本実施形態では、図3に示すようにIF端子8と反対側に伝搬したIF信号は、開放端であるX点で全反射してIF端子8から出力されることになる。
On the other hand, in the present embodiment without the
本実施形態の効果を確認する目的で、分布ミキサ100の具体的な構成を次のように決定してシミュレーションを行った。シミュレーション条件は、単位ミキサ6a〜6nを構成するFETのゲート幅を10μm、合成信号伝送線路4の電気長を100GHzにおいて0.1とし、その特性インピーダンスを65Ωとした。IF信号伝送線路7の電気長と特性インピーダンスも、合成信号伝送線路4と同じにした。また、単位ミキサの段数は8段とした。
For the purpose of confirming the effect of the present embodiment, a specific configuration of the distributed
図4に、シミュレーション結果を示す。図4の横軸はRF周波数[GHz]、縦軸は変換利得[dB]である。図中の実線は本実施形態の変換利得特性であり、破線は従来の分布ミキサの同特性である。 FIG. 4 shows the simulation results. The horizontal axis in FIG. 4 is the RF frequency [GHz], and the vertical axis is the conversion gain [dB]. The solid line in the figure is the conversion gain characteristic of this embodiment, and the broken line is the same characteristic of the conventional distributed mixer.
RF周波数は90GHz〜140GHz、LO信号の周波数は109GHz、LO信号の電力は5dBmとした。全てのRF周波数において、大幅な変換利得の向上が見られる。これは、上記のように従来技術では終端抵抗で消費されていたIF信号の電力を、X点でIF端子8側に反射させて回収しているためである。
The RF frequency was 90 GHz to 140 GHz, the LO signal frequency was 109 GHz, and the LO signal power was 5 dBm. There is a significant improvement in conversion gain at all RF frequencies. This is because, as described above, the power of the IF signal consumed by the terminating resistor in the prior art is reflected at the point X toward the
なお、従来の分布ミキサの変換利得は、RF周波数によらずほぼ一定である。この特性に対して本実施形態の特性は、RF周波数が110GHzで最大値を示す放物線形状を示し、RF周波数が110GHzから離れるに従い変換利得が低下する特性を示す。これは、LO信号が109GHzであるから、RF信号周波数とLO信号周波数の差の絶対値の周波数を有するIF信号の周波数が高くなるほど変換利得の低下が大きくなることを示している。すなわち、本実施形態においては、IF周波数が低いほど変換利得が大きくなる。 Note that the conversion gain of the conventional distributed mixer is substantially constant regardless of the RF frequency. In contrast to this characteristic, the characteristic of the present embodiment shows a parabolic shape having a maximum value at an RF frequency of 110 GHz, and shows a characteristic in which the conversion gain decreases as the RF frequency moves away from 110 GHz. This indicates that since the LO signal is 109 GHz, the conversion gain decreases as the frequency of the IF signal having the absolute value of the difference between the RF signal frequency and the LO signal frequency increases. That is, in this embodiment, the conversion gain increases as the IF frequency decreases.
このように放物線形状の特性を示す原因は、各単位ミキサ6a〜6nから出力されたIF信号のうち、X点で全反射してからIF端子8に到着する反射信号と、IF端子8に直接到着する直接信号との位相が、IF信号の周波数が変化すると共に整合しなくなるからだと考えられる。この変換利得の低下を改善する構成については、後述する第3実施形態で説明する。
The cause of the characteristics of the parabolic shape as described above is that the IF signal output from each of the
〔第2実施形態〕
図5に、第2実施形態の分布ミキサ200の構成例を示す。分布ミキサ200は、各単位ミキサ6a〜6nのそれぞれのドレイン電極に一端を接続し、他端をIF端子8とする複数の同じIF信号伝送線路201aを具備したものである。つまり、各単位ミキサ6a〜6nのドレイン電極を、IF信号伝送線路201aで並列に接続した先をIF端子8としたものである。
[Second Embodiment]
FIG. 5 shows a configuration example of the
本実施形態の特徴は、従来の分布ミキサで行っていたIF信号における分布整合を集中定数設計に変更することにより、分布ミキサの変換利得を向上することにある。従来の分布ミキサでは、分布整合を用いることによって、上記のように、以下の2つの条件、すなわち、IF端子8におけるインピーダンス整合条件と、IF信号伝送線路7において各FETから出力されるIF信号成分を、IF端子8で同位相合成する条件を同時に満足することが可能であった。
The feature of this embodiment is that the conversion gain of the distributed mixer is improved by changing the distribution matching in the IF signal, which has been performed by the conventional distributed mixer, to the lumped parameter design. In the conventional distributed mixer, by using distributed matching, as described above, the following two conditions, that is, the impedance matching condition at the
本実施形態に係る分布ミキサ200におけるIF信号用の集中定数設計においても、上記の2条件を満足すれば、IF端子8における反射波を抑制し、さらなる変換利得の向上が得られる。以下に、IF信号周波数が低い領域においては、このような設計が可能であることを説明する。
Also in the lumped constant design for the IF signal in the distributed
通常、測定器用のダウンコンバージョンミキサやレーダ用のダウンコンバージョンミキサ等においては、IF信号の周波数の下限はDC(周波数0)、上限は数MHz程度の低周波数である。このような低いIF周波数で整合回路を作成する場合、四分の一波長線路を用いるLC整合回路の大きさは、オンチップで作り込めないほど大きなサイズになってしまう。 Usually, in a down-conversion mixer for measuring instruments, a down-conversion mixer for radar, and the like, the lower limit of the IF signal frequency is DC (frequency 0), and the upper limit is a low frequency of about several MHz. When a matching circuit is created at such a low IF frequency, the size of the LC matching circuit using a quarter wavelength line becomes so large that it cannot be produced on-chip.
IF信号周波数が低い場合、通常のLC整合回路をオンチップで作成することが困難である一方で、IF信号伝送線路における遅延に伴う位相整合の問題は緩和される。これは、IF信号周波数が低い場合、IF信号の波長はオンチップで作成する伝送線路よりも十分大きく、分布ミキサ200のFET6a〜6nと、IF端子8とを接続する線路の電気長がIF信号の波長に対して十分小さく作ることが出来、各FET6a〜6nから出力されるIF信号は、ほぼ同位相でIF端子8において合成されるからである。
When the IF signal frequency is low, it is difficult to create a normal LC matching circuit on-chip, but the problem of phase matching due to delay in the IF signal transmission line is alleviated. This is because when the IF signal frequency is low, the wavelength of the IF signal is sufficiently larger than the transmission line created on-chip, and the electrical length of the line connecting the FETs 6a to 6n of the distributed
この点を鑑みて、本実施形態の分布ミキサ200は、特に低いIF周波数において問題となるIF端子8におけるインピーダンス整合の問題を解決する手段を提供するものである。その手段は、従来のLC整合回路ではなく、IF端子8に接続されたFET6a〜6nのドレイン電極からみた出力インピーダンスに着目し、分布ミキサ200を構成する単位ミキサの段数を特定の値にすることにより、IF端子8からミキサ側を見たインピーダンスを50Ωに整合する方法である。本実施形態の分布ミキサ200を構成する単位ミキサの段数は、以下の議論により決定される。
In view of this point, the distributed
図5において、各単位ミキサ6a〜6nの各FETの出力インピーダンスをZdとする。図6に、FETのドレイン電極から見た等価回路を示す。FETの出力インピーダンスZdは次式で表すことができる。
In FIG. 5, the output impedance of each FET of each of the
図5において、IF端子8から見た単位ミキサ6a〜6nの全体の出力インピーダンスは、分布ミキサの段数分、並列に接続された構成になる。そのため、単位ミキサの段数を、NとすればIF端子8から見た出力インピーダンスZdは、Zd=Rd/Nで表せる。
In FIG. 5, the entire output impedance of the
IF端子8から見た単位ミキサ6a〜6nのそれぞれのインピーダンスは、終端抵抗5のインピーダンスをN倍した値である。Rd/N=50ΩとなるようにNを選べばIF端子8から単位ミキサ6a〜6nを見たインピーダンスを、終端抵抗5と同じ50Ωにすることができる。
The impedance of each of the
図7に、Rd=500Ω、N=10としたときの分布ミキサ200の変換利得特性のシミュレーション結果を示す。図7の横軸と縦軸は図2と同じである。また、シミュレーション条件も図2の場合と同じである。
FIG. 7 shows a simulation result of the conversion gain characteristic of the distributed
第1実施形態の分布ミキサ100の特性に対して本実施形態の分布ミキサ200の変換利得は、RF周波数90MHzと130GHzにおいてそれぞれ約2dB改善されている。また、RF周波数の変動に対しても比較的に平坦な特性が得られている。
The conversion gain of the distributed
図8に、IF信号伝送線路7aの電気長を十分小さくする方法の一例を示す。図8は、分布ミキサ200を集積化する際に、単位ミキサ6a〜6nをチップ上に円環状に配置した例を示す図である。単位ミキサ6a〜6nのドレイン電極を円の中心方向に、ソース電極を円環の外側方向に配置することで各単位ミキサ6a〜6nのドレイン電極とIF端子8との距離を短くすることができる。複数の単位ミキサ6a〜6nのドレイン領域を一体に形成することで、IF信号伝送線路201aの電気長は十分小さな値にすることが可能である。図8に破線で囲った範囲のIF信号伝送線路201aの電気長はほぼ0である。このように、単位ミキサ6a〜6nを円環状に配置してIF信号伝送線路201aの電気長を0に近づける手法は、マスク&エッチングプロセスで製作される通常の集積回路プロセスにおいて容易に実施することが出来る。
FIG. 8 shows an example of a method for sufficiently reducing the electrical length of the IF signal transmission line 7a. FIG. 8 is a diagram showing an example in which the
〔第3実施形態〕
図9に、第1実施形態の分布ミキサ100の各単位ミキサ6a〜6nをカスコード構成にした本実施形態の分布ミキサ300の構成例を示す。カスコード構成とは縦積みの回路構成のことである。
[Third Embodiment]
FIG. 9 shows a configuration example of the
分布ミキサ300は、カスコード型ミキサを単位ミキサとする分布ミキサである。単位ミキサであるカスコード型ミキサは、ソース接地型FETであるFET6a〜6nと、ゲート接地型FETであるFET301a〜301nのそれぞれを縦積みした構成をとる。例えば分布ミキサ300における1段目のカスコード型単位ミキサは、ソース接地型FETであるFET6aのドレイン電極と、ゲート接地型FET301aのソース電極を接続した(縦積みされた)構成をとる。
The
ゲート接地型FET301aのゲート電極は、バイアスコンデンサ302aとバイアス抵抗303aとによって所定の電圧にバイアスされる。所定の電圧は、ゲート接地型FET301aを飽和領域で動作させる一定電圧である。
The gate electrode of the
2段目以降のカスコード型単位ミキサについても同様に構成される。分布ミキサ200の他の構成は分布ミキサ100(図1)と同じである。
The second and subsequent cascode unit mixers are similarly configured. Other configurations of the
分布ミキサ300のソース接地型FET6a〜6nはミキサとして機能し、縦積みされるゲート接地型FET301a〜301nはミキシングされたIF信号の増幅器として機能する。したがって、高い変換利得を得ることができる。
The common source FETs 6a to 6n of the distributed
図10に、分布ミキサ300の変換利得のシミュレーション結果の例を示す。図10の横軸と縦軸は図4と同じである。
FIG. 10 shows an example of the simulation result of the conversion gain of the distributed
RF信号とLO信号の周波数は、図4に示したシミュレーション条件と同じにした。他のシミュレーション条件は次の通りである。各FETのゲート幅は10μm、合成信号伝送線路4の特性インピーダンスは63Ωで電気長は100GHzにおいて0.2とした。IF信号伝送線路7の特性インピーダンスは55Ωで電気長は100GHzにおいて0.2とした。また単位ミキサの段数は4段とした。
The frequencies of the RF signal and the LO signal were the same as the simulation conditions shown in FIG. Other simulation conditions are as follows. The gate width of each FET was 10 μm, the characteristic impedance of the synthetic
図4に示した分布ミキサ100の変換利得よりも、分布ミキサ300の変換利得はRF周波数=110GHzにおいて約0.5dB向上している。しかし、分布ミキサ100と同様、RF周波数が110GHzを中心としてどちらの周波数方向に変化しても変換利得が低下する放物線状の特性を示す。
The conversion gain of the
この原因は、IF信号伝送線路7に用いられていた終端抵抗を排除したことで、当該部分が開放端(X点)となり、開放端(X点)で反射されてIF端子8に到達するIF信号と、IF端子8に直接到達するIF信号との位相差に起因すると考えられる。
This is because the termination resistor used in the IF
図11に、合成信号が経由するカスコード型単位ミキサの段数に応じて生じる遅延位相を示す。カスコード型単位ミキサを経由するRF信号とLO信号の遅延位相は、伝搬する合成信号伝送線路4が合成信号伝送線路4aの区間のみであるのでΦRF(1),ΦLO(1)である。n段目のカスコード型単位ミキサ(FET6nとFET301n)を経由するRF信号とLO信号の遅延位相はΦRF(n),ΦLO(n)である。IF信号の位相ΦIF(i)は次式で表せる。iはカスコード型単位ミキサの段数である。
FIG. 11 shows a delay phase generated according to the number of stages of the cascode unit mixer through which the synthesized signal passes. The delay phases of the RF signal and the LO signal that pass through the cascode unit mixer are Φ RF (1) and Φ LO (1) because the propagated composite
このように各カスコード型単位ミキサから出力されるIF信号は式(4)で表現される伝搬位相遅延を持って出力される。故に、各カスコード型単位ミキサに式(5)の位相差を打ち消すような位相差を与えることができれば、IF信号はIF端子8で同位相整合され、RF信号の広い周波数範囲において高い変換利得が得られると考えられる。
In this way, the IF signal output from each cascode unit mixer is output with a propagation phase delay expressed by Equation (4). Therefore, if a phase difference that cancels the phase difference of Equation (5) can be given to each cascode type unit mixer, the IF signal is matched in phase at the
次に、この位相差を打ち消す位相差を与えるようにした第4実施形態の分布ミキサ400について説明する。
Next, a description will be given of a distributed
〔第4実施形態〕
図12に、第2実施形態の分布ミキサ200の単位ミキサ6a〜6nをカスコード型単位ミキサの構成にすると共に、ソース接地型FET6a〜6nとゲート接地型FET301a〜301nとの間に遅延線401a〜401mを挿入した本実施形態の分布ミキサ400の構成例を示す。なお、図12においてバイアス抵抗303a〜303nの表記は省略している。
[Fourth Embodiment]
In FIG. 12, the
図12に示すように、ソース接地型FET6a〜6nとゲート接地型FET301a〜301nとの間に遅延線401a〜401mを配置すれば、各カスコード型単位ミキサにアイソレーションが取れた状態で遅延量を付加することができる。 As shown in FIG. 12, if delay lines 401a to 401m are arranged between the common-source FETs 6a to 6n and the common-gate FETs 301a to 301n, the delay amount can be reduced in a state where each cascode unit mixer is isolated. Can be added.
カスコード型単位ミキサの段数をN段とすれば、i段目のカスコード型単位ミキサからは、初段のカスコード型単位ミキサよりも(i−1)ΔIFだけ位相回転したIF信号が出力される。そのため、i段目の遅延線の位相回転量を(N−i)ΔIFに設定すれば、カスコード型単位ミキサから出力されるIF信号の位相は各段全て(N−1)ΔIFとなってIF端子8で同位相整合することになる。
If the number of stages of cascode unit mixers and N stage, from the cascode unit mixer i-th stage, than the first-stage cascode unit mixers (i-1) delta IF only IF signal phase-rotation is output. Therefore, by setting the phase rotation quantity of the i-th stage of the delay line (N-i) delta IF, each stage all phases of the IF signal output from the cascode unit mixer (N-1) a delta IF Thus, the
図13に、本実施形態の分布ミキサ400の変換利得のシミュレーション結果の例を示す。実線が本実施形態の特性、一点鎖線が第3実施形態の特性、破線が従来の分布ミキサの特性である。図13の横軸と縦軸は図10と同じである。シミュレーション条件も、遅延線401a〜401nを付加した以外の条件は同じである。
FIG. 13 shows an example of the simulation result of the conversion gain of the
一点鎖線で示す第3実施形態の特性よりも、実線で示すRF周波数の変化に対する変換利得の特性が平坦になっていることが分かる。特に、140GHzにおいて改善幅が大きく約2dB以上の変換利得が改善されている。 It can be seen that the characteristic of the conversion gain with respect to the change of the RF frequency indicated by the solid line is flatter than the characteristic of the third embodiment indicated by the one-dot chain line. In particular, the improvement range is large at 140 GHz, and the conversion gain of about 2 dB or more is improved.
〔第5実施形態〕
第1実施形態から第4実施形態の分布ミキサ100,200,300,400は、全てゲート注入型分布ミキサである。上記の実施形態で示した考えは、ソース注入型分布ミキサに対しても適用することが可能である。
[Fifth Embodiment]
The distributed
ソース注入型ミキサとは、LO信号をソース電極に入力する形態のミキサのことである。通常のソース注入型ミキサにおいては、RF信号をゲート電極に、LO信号をソース電極に入力し、IF信号をドレイン電極から出力する。LO信号によってドレイン・ソース間電圧およびゲート−ソース間電圧を変調することで、FETのトランスコンダクタンスを変調してミキシング動作を行う。上記の構成のソース注入ミキサを本実施形態に適用した場合の構成及び効果について述べる。 The source injection type mixer is a mixer that inputs a LO signal to a source electrode. In a normal source injection mixer, an RF signal is input to the gate electrode, an LO signal is input to the source electrode, and an IF signal is output from the drain electrode. By modulating the drain-source voltage and the gate-source voltage by the LO signal, the transconductance of the FET is modulated to perform the mixing operation. A configuration and effects when the source injection mixer having the above configuration is applied to this embodiment will be described.
図14に、第2実施形態の分布ミキサ200の単位ミキサ6a〜6nを、ソース注入型とした本実施形態の分布ミキサ500の構成例を示す。分布ミキサ500は、高周波信号伝送線路501と、終端抵抗5と、ソース注入型の単位ミキサ506a〜506nと、局部発振信号分配器502とを具備する。なお、各単位ミキサ6a〜6nのドレイン電極とIF端子8との間をそれぞれ接続する同一のIF周波信号伝送線路201aの表記は省略している。また、分布ミキサ500は、分布ミキサ200と同様に中間周波信号伝送線路の終端抵抗を具備しない。
FIG. 14 shows a configuration example of a
高周波信号伝送線路501は、RF端子1から入力される高周波信号を各単位ミキサ506a〜506nのゲート電極に伝送する。RF端子1と1段目の単位ミキサ506aのゲート電極とは高周波信号伝送線路501aで接続される。
The high frequency
高周波信号伝送線路501と終端抵抗5と各単位ミキサ506a〜506nとの構成、及び各単位ミキサ6a〜6nのドレイン電極とIF端子8との関係は、高周波信号伝送線路501が合成信号伝送線路4である点のみが異なるだけで上記の分布ミキサ200と同じである。
The configuration of the high-frequency
分布ミキサ200において合成信号伝送線路4で伝送されたLO端子2から入力されるLO信号は、局部発振信号分配器502で各単位ミキサ506a〜506nのソース電極に入力される。局部発振信号分配器502は、LO信号と同時に所定のバイアス電圧も各単位ミキサ506a〜506nのソース電極に入力する。なお、局部発振信号分配器502は一般的なものである。
The LO signal input from the
このように構成した分布ミキサ500においても、RF信号とLO信号とをミキシングしたIF信号を生成することができる。分布ミキサ500は、中間周波信号伝送線路の終端抵抗を具備しないので、そこで消費する中間周波信号の損失を生じさせない点で上記の分布ミキサ100〜400と同じである。
Also in the distributed
以上説明したように本実施形態の分布ミキサ100,200,300,400,500によれば、IF信号伝送線路の終端抵抗を排除し、分布整合ではなく集中定数整合を行うことで、終端抵抗における電力消費に起因する周波数変換利得が低下する課題を解決することができる。
As described above, according to the distributed
なお、分布ミキサ500で示したソース注入型ミキサの構成は、上記の各実施形態にそれぞれ適用することが可能である。つまり、第1実施形態の分布ミキサ100の合成器3を除いた構成と本実施形態の分布ミキサ500で示した構成を組み合わせても良い。また、同様に第3実施形態の分布ミキサ300の合成器3を除いた構成と本実施形態の分布ミキサ500の構成を組み合わせても良い。また、同様に第4実施形態の分布ミキサ400の構成に対して本実施形態の分布ミキサ500の構成を組み合わせても良い。
Note that the configuration of the source injection mixer indicated by the distributed
本実施形態の分布ミキサ500の構成を組み合わせてソース注入型ミキサの構成にした各々の分布ミキサも、それぞれに対応する分布ミキサ100,200,300,400と同じ効果を奏する。このように本発明は、説明した実施形態に限定されるものではなくその要旨の範囲内で数々の変形が可能である。
Each of the distributed mixers configured as a source injection mixer by combining the configurations of the distributed
1:RF端子
2:LO端子
3:合成器
4:合成信号伝送線路
4a〜4P:合成信号伝送線路
5:終端抵抗
6a〜6n:単位ミキサ
7:IF信号伝送線路
7a〜7n:IF信号伝送線路
8:IF端子
100:分布ミキサ
1: RF terminal 2: LO terminal 3: Synthesizer 4: Synthetic
Claims (5)
前記合成器が合成した合成信号を伝送する合成信号伝送線路と、
前記合成信号伝送線路の終端を接地電位に接続する終端抵抗と、
前記合成信号伝送線路の前記合成信号を、前記高周波信号と前記局部発振信号との差分である中間周波信号に周波数変換するN個(N≧2)のソース接地型FETで構成した単位ミキサと、
一端を中間周波信号出力端子として前記N個の単位ミキサの出力する前記中間周波信号を伝送する中間周波信号伝送線路とを備え、
前記中間周波信号伝送線路は、一端を前記中間周波信号出力端子とし、他端を前記N個の単位ミキサの出力にそれぞれ接続する同一の電気長の前記N個の伝送線路であり、
前記中間周波信号出力端子から見た前記単位ミキサのそれぞれのインピーダンスは、前記終端抵抗のインピーダンスを前記N個倍した値であり、
前記単位ミキサの出力に接続された前記伝送線路の端部は終端されていないことを特徴とする分布ミキサ。 A synthesizer that synthesizes a high-frequency signal and a local oscillation signal;
A combined signal transmission line for transmitting a combined signal combined by the combiner;
A termination resistor for connecting the termination of the composite signal transmission line to a ground potential;
A unit mixer composed of N (N ≧ 2) common-source FETs that convert the frequency of the synthesized signal of the synthesized signal transmission line into an intermediate frequency signal that is a difference between the high-frequency signal and the local oscillation signal;
An intermediate frequency signal transmission line for transmitting the intermediate frequency signal output from the N unit mixers using one end as an intermediate frequency signal output terminal;
The intermediate frequency signal transmission lines are the N transmission lines having the same electrical length, one end of which is used as the intermediate frequency signal output terminal and the other end of which is connected to the outputs of the N unit mixers.
The impedance of each of the unit mixers viewed from the intermediate frequency signal output terminal is a value obtained by multiplying the impedance of the termination resistor by the N times,
An end of the transmission line connected to the output of the unit mixer is not terminated .
前記単位ミキサは、ソース接地型FETのドレイン電極とゲート接地型FETのソース電極とを接続したカスコード型単位ミキサであることを特徴とする分布ミキサ。 The distributed mixer according to claim 1 ,
The distribution mixer according to claim 1, wherein the unit mixer is a cascode unit mixer in which a drain electrode of a common-source FET is connected to a source electrode of a common-gate FET.
前記N個を前記カスコード型単位ミキサの段数とした場合に、
前記段数の各段の前記ソース接地型FETのドレイン電極とゲート接地型FETのソース電極との間に遅延線を配置して前記中間周波信号出力端子において前記中間周波信号が同位相整合するようにしたことを特徴とする分布ミキサ。 The distributed mixer according to claim 2 , wherein
When N is the number of stages of the cascode unit mixer,
A delay line is disposed between the drain electrode of the common-source FET and the source electrode of the common-gate FET in each stage so that the intermediate-frequency signal is in phase-matched at the intermediate-frequency signal output terminal. A distribution mixer characterized by that.
前記高周波信号伝送線路の終端を接地電位に接続する終端抵抗と、
前記高周波信号伝送線路の前記高周波信号と局部発振信号との差分である中間周波信号を出力するN個のFETからなるソース注入型の単位ミキサと、
前記局部発振信号を前記N個の単位ミキサのソース電極に分配する局部発振信号分配器と、
前記N個(N≧2)の単位ミキサのドレイン電極と、中間周波信号出力端子との間をそれぞれ接続する複数の同一の電気長の中間周波信号伝送線路とを備え、
前記ドレイン電極に接続された前記中間周波信号伝送線路の端部は終端されていないことを特徴とする分布ミキサ。 A high-frequency signal transmission line for transmitting a high-frequency signal;
A termination resistor for connecting the termination of the high-frequency signal transmission line to a ground potential;
A source injection type unit mixer composed of N FETs for outputting an intermediate frequency signal which is a difference between the high frequency signal and the local oscillation signal of the high frequency signal transmission line;
A local oscillation signal distributor for distributing the local oscillation signal to source electrodes of the N unit mixers;
A plurality of intermediate frequency signal transmission lines having the same electrical length respectively connected between drain electrodes of the N unit mixers (N ≧ 2) and intermediate frequency signal output terminals;
The distributed mixer, wherein an end of the intermediate frequency signal transmission line connected to the drain electrode is not terminated.
前記中間周波信号伝送線路は、一端を前記中間周波信号出力端子とし、他端を前記N個の単位ミキサの出力にそれぞれ接続する同一の電気長の前記N個の伝送線路であり、
前記中間周波信号出力端子から見た前記単位ミキサのそれぞれのインピーダンスは、前記終端抵抗のインピーダンスを前記N個倍した値であることを特徴とする分布ミキサ。 The distributed mixer according to claim 4 , wherein
The intermediate frequency signal transmission lines are the N transmission lines having the same electrical length, one end of which is used as the intermediate frequency signal output terminal and the other end of which is connected to the outputs of the N unit mixers.
Each of the unit mixers seen from the intermediate frequency signal output terminal has a value obtained by multiplying the impedance of the termination resistor by N times.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014256063A JP6430806B2 (en) | 2014-12-18 | 2014-12-18 | Distributed mixer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014256063A JP6430806B2 (en) | 2014-12-18 | 2014-12-18 | Distributed mixer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016116198A JP2016116198A (en) | 2016-06-23 |
JP6430806B2 true JP6430806B2 (en) | 2018-11-28 |
Family
ID=56142505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014256063A Active JP6430806B2 (en) | 2014-12-18 | 2014-12-18 | Distributed mixer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6430806B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20240291435A1 (en) | 2021-06-24 | 2024-08-29 | Nippon Telegraph And Telephone Corporation | Mixer circuit |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4662000A (en) * | 1985-04-15 | 1987-04-28 | Raytheon Company | Frequency conversion circuits |
US4751744A (en) * | 1985-05-28 | 1988-06-14 | Texas Instruments Incorporated | Monolithic distributed mixer |
US5136720A (en) * | 1989-11-30 | 1992-08-04 | Raytheon Company | Matrixed mixer |
JPH05251962A (en) * | 1992-03-09 | 1993-09-28 | Mitsubishi Electric Corp | Amplifier |
FR2697698A1 (en) * | 1992-11-04 | 1994-05-06 | Philips Electronique Lab | Semiconductor device comprising a broadband, high gain monolithically integrated amplifier circuit. |
JPH08274553A (en) * | 1995-03-31 | 1996-10-18 | Nippon Telegr & Teleph Corp <Ntt> | Distribution amplifier |
JP3560774B2 (en) * | 1997-06-23 | 2004-09-02 | 三菱電機株式会社 | Even harmonic mixer, quadrature mixer, image rejection mixer, receiver, and phase locked oscillator |
JP3062593B2 (en) * | 1997-08-14 | 2000-07-10 | 北海道大学長 | Quasi-optical antenna / mixer element and array type quasi-optical antenna / mixer |
JP2015170957A (en) * | 2014-03-06 | 2015-09-28 | 富士通株式会社 | amplifier circuit |
-
2014
- 2014-12-18 JP JP2014256063A patent/JP6430806B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016116198A (en) | 2016-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0720018B2 (en) | Microwave mixer | |
CN114514704B (en) | Broadband transmitter for millimeter wave wireless communication | |
US8183896B2 (en) | Resistive frequency mixing apparatus and signal processing method using the same | |
US11323072B1 (en) | Mixer with series connected active devices | |
Wu et al. | A novel 30–90-GHz singly balanced mixer with broadband LO/IF | |
JPH1070481A (en) | Intermediate frequency signal generator, frequency converter, transmitter, receiver and transmitter-receiver | |
JP6430806B2 (en) | Distributed mixer | |
US10056870B1 (en) | Balanced distributed power amplifier for monolithic microwave integrated circuit | |
Shaheen et al. | A fully integrated 4× 2 element CMOS RF phased array receiver for 5G | |
Bilato et al. | Considerations on 120GHz LO signal generation and distribution for highly-integrated multi-channel radar transceivers | |
JP4173488B2 (en) | Filter circuit and frequency multiplier | |
JP6290706B2 (en) | Combiner and mixer | |
JP6317245B2 (en) | Distributed amplifier and distributed mixer | |
US20100015941A1 (en) | Broadband active balun and balanced mixer using reactive feedback | |
JP6740723B2 (en) | Ring mixer | |
WO2019203044A1 (en) | Mixer | |
US11239798B2 (en) | Distribution mixer | |
Sarkas | Analysis and design of W-band phase shifters | |
Möck et al. | A Compact 238–278-GHz Frequency Sextupler Based on a Single Bootstrapped Gilbert Cell | |
Chakravarti et al. | RF multi-function chip at Ku-band | |
JP2020047986A (en) | Frequency conversion circuit | |
TWI549422B (en) | Mixed circuit | |
JP2019075666A (en) | Amplifier and transmitter | |
Ta et al. | Wireless Communications at 60 Ghz: A single-chip Solution on CMOS technology | |
US9147923B2 (en) | Differential mode amplifier driving circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171121 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180320 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181101 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6430806 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |