[go: up one dir, main page]

JP6430007B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP6430007B2
JP6430007B2 JP2017526360A JP2017526360A JP6430007B2 JP 6430007 B2 JP6430007 B2 JP 6430007B2 JP 2017526360 A JP2017526360 A JP 2017526360A JP 2017526360 A JP2017526360 A JP 2017526360A JP 6430007 B2 JP6430007 B2 JP 6430007B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
region
bonding
bonding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017526360A
Other languages
English (en)
Other versions
JPWO2017002793A1 (ja
Inventor
裕章 巽
裕章 巽
翔 熊田
翔 熊田
鈴木　修
修 鈴木
大輔 川端
大輔 川端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2017002793A1 publication Critical patent/JPWO2017002793A1/ja
Application granted granted Critical
Publication of JP6430007B2 publication Critical patent/JP6430007B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29364—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29369—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/3207—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83464—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83469—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/8303—Diamond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Powder Metallurgy (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体素子と回路基板とを電気的に接続した半導体装置に関する。
モータのインバータ制御などに用いられる電力変換用半導体装置には、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲートバイポーラトランジスタ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ−ｏｘｃｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：金属酸化物半導体電界効果トランジスタ）、ダイオードなどの縦型半導体素子が搭載されている。これらの半導体素子の表面および裏面には金属メタライズによる電極が形成されており、一般的な半導体装置の場合、半導体素子の裏面側の裏面電極と回路基板とがはんだ接合部を介して接続される。
電力変換用半導体装置に用いられる接合材料には、半導体素子の発熱量が増大する傾向にあるため高耐熱性能が望まれている。しかしながら、現状では鉛フリーで且つ高耐熱性能を有するはんだ材料は見出されておらず、はんだ接合に代わる接合材料術として金属粒子の焼結現象を利用した焼結接合技術を、電力変換用半導体装置に適用することが検討されている。焼結接合技術に用いられる焼結接合材料は、金属粒子と有機成分から構成されている。焼結接合技術とは、焼結接合材料に含まれる金属粒子の焼結現象によって形成される多孔質形状の接合層により、被接合部材との接合を行う技術である。
従来の半導体装置では、Ａｇ（銀）ナノ粒子を含んだ焼結接合材料を用いて、半導体素子の裏面電極を回路基板に接合していた（例えば、特許文献１参照）。
また、他の従来の半導体装置では、焼結接合材料にＡｇナノ粒子を主成分として、Ｃｕ（銅）またはＮｉ（ニッケル）のいずれか一方、あるいはＣｕとＮｉの両方からなる高硬度粒子を分散させることによって、半導体素子の裏面電極を回路基板に接合した場合の接合層の高強度化を行っていた（例えば、特許文献２参照）。
特開２００７−２１４３４０号公報 特開２０１２−１２４４９７号公報
このような特許文献１または特許文献２に記された従来の半導体装置にあっては、１７５〜３００℃といった高温環境下での使用において、低温と高温の繰り返しによって生じる回路基板の電極と接合層との熱応力によって、接合層にクラックが生じて良好な接合信頼性が得られない場合があるという問題点があった。
本発明は、上述のような問題を解決するためになされたもので、焼結接合材料で形成した接合層を有する半導体装置を高温環境下で使用しても、接合層の信頼性が良好な半導体装置及び半導体装置の製造方法を提供することを目的とする。
本発明に係る半導体装置は、絶縁板と、絶縁板上に設けられ、平坦部と、凹部又は凸部からなる非平坦部とを有する電極と、電極の平坦部および非平坦部上に設けられた金属結晶粒の焼結体からなる接合層と、接合層を介して電極に接合された半導体素子と、を備え、接合層は、非平坦部と半導体素子とに挟まれた第１の領域と、平坦部と半導体素子とに挟まれた第２の領域とを有し、第１の領域および第２の領域のうち層厚が大きい方の領域の金属結晶粒の充填率は、第１の領域および第２の領域のうち層厚が小さい方の領域の金属結晶粒の充填率より小さく、凹部は、電極と半導体素子との接合面の端部に至らないことを特徴とする。
また、本発明に係る半導体装置の製造方法は、絶縁板に接合され、凹部または凸部が設けられた電極上に、金属ナノ粒子を含む焼結接合材料を介して半導体素子を載置する工程と、絶縁板と半導体素子とを加圧しながら加熱し、焼結接合材料を焼結させ、凹形状部あるいは凸形状部を埋設する接合層を形成することで、電極と半導体素子とを接合する工程と、を備え、電極は焼鈍しながら絶縁板に接合され、凹部は、電極と半導体素子との接合面の端部に至らない。
本発明に係る半導体装置によれば、高温環境下で使用しても接合層の信頼性が良好な半導体装置を提供できる。
また、本発明に係る半導体装置の製造方法によれば、高温環境下で使用しても接合層の信頼性が良好な半導体装置を製造することができる。
本発明の実施の形態１における半導体装置の主要部を示す概略断面図である。 本発明の実施の形態１における半導体装置の回路基板を示す上面図である。 本発明の実施の形態１における焼結体サンプルの引張試験による実験結果を示す図である。 本発明の実施の形態１における焼結体サンプルの引張試験による実験結果を示す図である。 本発明の実施の形態１における半導体装置の接合層の様相を示す模式的な断面図である。 従来の半導体装置の接合層の様相を示す模式的な断面図である。 本発明の実施の形態１における半導体装置の冷熱サイクル試験後の接合層の様相を示す模式的な断面図である。 従来の半導体装置の冷熱サイクル試験後の接合層の様相を示す模式的な断面図である。 本発明の実施の形態１における半導体装置の製造方法を示す図である。 本発明の実施の形態１における半導体装置の他の製造方法を示す図である。 本発明の実施の形態２における半導体装置の接合層付近の構造を示す模式的な断面図である。 本発明の実施の形態３における半導体装置の回路基板を示す上面図と側方断面図である。 本発明の実施の形態４における半導体装置の接合層付近の構造を示す模式的な断面図である。
実施の形態１．
まず、本発明の実施の形態１における半導体装置の構成を説明する。図１は、本発明の実施の形態１における半導体装置の主要部を示す概略断面図である。また図２は、本発明の実施の形態における半導体装置の回路基板を示す上面図である。
半導体装置１は、窒化ケイ素セラミックス板などで形成された絶縁板２１の両面にＣｕ（銅）やＮｉ（ニッケル）などの金属で形成された電極２２、電極２３が設けられた回路基板２と、回路基板２の電極２２の表面に、Ａｇなどの金属結晶粒の焼結体からなる接合層３によって接合された第１の半導体素子４と第２の半導体素子５とを備えている。
図２に示すように、回路基板２の電極２２の表面側には、第１の半導体素子４を接合する接合領域２２ａと第２の半導体素子５を接合する接合領域２２ｂのそれぞれの領域に、機械加工、プレス加工またはエッチング加工などにより形成された凹形状部６が格子状に設けられている。なお、図１では凹形状部６は電極２２の表面から深さ方向に、電極２２を底部とするように形成されているが、凹形状部６は電極２２を貫通するように設けてもよく、この場合、凹形状部６は絶縁板２１を底部としてもよい。電極２２の接合領域２２ａ、２２ｂの内、凹形状部６を形成していない残りの領域は平坦な電極２２の表面であり平坦部である。
電極２２の接合領域２２ａおよび接合領域２２ｂの表面には接合層３が設けられており、第１の半導体素子４と第２の半導体素子５は、接合層３によって電極２２に接合されている。なお、接合領域２２ａ、２２ｂは実際には図２の電極２２内に記載した破線のように明示されるものではないが、接合領域２２ａ、２２ｂは接合層３によって、その全部が覆われるので、電極２２上で接合層３が覆った領域が接合領域であると換言することもできる。図１に示すように接合層３は凹形状部６の内側を埋設するように設けられており、接合層３は凹形状部６に接する第１の領域３ａと、凹形状部６に接しない第２の領域３ｂとを有している。なお、図１では電極２２の表面上に凹形状部６を設けた部分と、凹形状部６を設けていない部分とが同等の面積のように見えるが、凹形状部６の幅は数１００μｍ程度であり、電極２２の表面の大部分は凹形状部６を設けていない平坦な部分である。
接合層３の第１の領域３ａは、凹形状部６の底部と第１および第２の半導体素子の裏面電極４ｄ、５ｃとの間の距離が層厚となり、接合層３の第２の領域３ｂは、凹形状部６が無い部分の電極２２の表面と第１および第２の半導体素子の裏面電極４ｄ、５ｃとの間の距離が層厚となる。従って、電極２２の表面側に凹形状部６が形成されることにより、第１の領域３ａの層厚は、第２の領域３ｂの層厚より大きくなっている。なお、凹形状部６の底部が図１とは異なり、例えば凹面状である場合には、第１および第２の半導体素子の裏面電極４ｄ、５ｃとの間の距離が最も大きい部分を凹形状部６の底部として、この底部と裏面電極４ｄ、５ｃとの間の距離を第１の領域３ａの層厚としてよい。
接合層３は金属結晶粒を複数含んだ焼結体であり、焼結体特有のサブミクロンサイズの微小な気孔が多数均一に分散した組織形態をしている。このため接合層３の金属結晶粒の充填率は１００％とはならず、気孔が多いほど充填率は小さくなる。本発明の実施の形態１に係る半導体装置１では、接合層３の第１の領域３ａの金属結晶粒の充填率は、第２の領域３ｂの金属結晶粒の充填率より小さくなっている。接合層３の接着強度を大きくするために、接合層３の金属結晶粒の充填率は、第２の領域３ｂは８０％以上１００％未満が望ましい。第１の領域３ａの金属結晶粒の充填率は第２の領域３ｂの金属結晶粒の充填率より小さければよいが、第１の領域３ａは２０％以上８０％未満が特に望ましい。
ここで、電極２２の層厚は、例えば２００〜１０００μｍであってもよい。また、電極２２に形成した凹形状部６の幅、すなわち図１の断面図で示した溝形状の紙面横方向の幅は、例えば１００〜３００μｍであってもよい。凹形状部６の深さは、上記のように電極２２を貫通する深さでもよいが、加工のし易さから２０〜１００μｍが望ましい。凹形状部６の奥まで接合層３を形成するためには、凹形状部６の幅は深さより大きい方が望ましく、幅と深さの比、すなわち幅／深さは、２〜８が特に望ましい。また、接合層３と電極２２との距離、すなわち接合層３の第２の領域の層厚は、例えば２０〜１００μｍであってもよい。
回路基板２の絶縁板２１には、窒化ケイ素の他にアルミナ、窒化アルミニウムなどのセラミックス板を使用することができる。半導体装置１は電力用に用いられるため発熱量が大きいので、半導体装置１からの放熱性を良くするために、絶縁板２１は熱伝導率が２０Ｗ／ｍ・ｋ以上の材料であることが望ましく、熱伝導率が７０Ｗ／ｍ・ｋ以上の材料であればさらに望ましい。
第１の半導体素子４と第２の半導体素子５は、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ガリウムヒ素（ＧａＡｓ）、ダイヤモンド（Ｃ）などのケイ素（Ｓｉ）よりバンドギャップが大きいワイドバンドギャップ半導体材料で形成されている。なお、第１の半導体素子４と第２の半導体素子５の一方または両方がケイ素（Ｓｉ）で形成された半導体素子であってもよい。図１の半導体装置１では、第１の半導体素子４は、例えばＭＯＳＦＥＴであり、第２の半導体素子５は、例えばＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ：ショットキーバリアダイオード）であるが、第１の半導体素子４および第２の半導体素子５はＩＧＢＴなど他の種類の半導体素子であってもよい。また半導体素子の数は２個に限らず、１個あるいは３個以上であってもよい。
第１の半導体素子４であるＭＯＳＦＥＴの裏面側には裏面電極であるドレイン電極４ｄが、表面側には表面電極であるソース電極４ｓとゲート電極４ｇとが設けられている。また、第２の半導体素子５であるＳＢＤの裏面側には裏面電極であるカソード電極５ｃが、表面側には表面電極であるアノード電極５ａが設けられている。各半導体素子の裏面電極であるドレイン電極４ｄとカソード電極５ｃとが接合された電極２２には配線部材が接合され（図示せず）、表面電極であるソース電極４ｓとゲート電極４ｇおよびＳＢＤのアノード電極５ａとにも他の配線部材が接合され（図示せず）、半導体装置１はこれらの配線部材によって外部回路と電気接続される。また、一般的な半導体装置と同様に、第１の半導体素子４と第２の半導体素子５は封止体やケース等によって覆われており、回路基板２の電極２３にヒートスプレッダのような放熱部材が設けられる（図示せず）。放熱部材は電極２３の代わりに、電極２３を除去した回路基板２に直接接合されていてもよい。
以上のように本発明の実施の形態１に係る半導体装置１は構成される。このような構成の半導体装置１において、半導体装置１が１７５〜３００℃といった高温環境で使用されると、接合層３には応力が加わるが、このとき金属結晶粒の充填率が小さい第１の領域３ａに優先的にクラックが発生し、このクラックにより接合層３の応力は緩和され、その後、第２の領域３ｂへのクラックの発生が抑制される。その結果、電極２２と第１および第２の半導体素子４、５との密着強度が低下することなく、接合信頼性の優れた半導体装置１を得ることができる。
このように、本発明の実施の形態１に係る半導体装置１では、電極２２に凹形状部６を予め定めたパターンで形成して、接合層３の金属結晶粒の充填率を形成パターンに応じて制御することで、クラックを発生させる領域と、クラックの発生を抑制する領域とを制御できるといった特徴を有する。
次に半導体装置１の接合層３の製造方法について説明した上で、接合層３のクラックの発生と抑制とを制御できる原理について説明する。
接合層３は、有機保護膜で被覆されたＡｇナノ粒子などの金属ナノ粒子を有機成分中に分散させてペースト状あるいはシート状に形成した焼結接合材料を、電極２２と第１の半導体素子４および第２の半導体素子５との間に供給し、加圧しながら接合温度（Ａｇナノ粒子の場合は２５０℃）で加熱することにより複数の金属ナノ粒子を焼結結合させて形成する。電極２２が酸化し易いＣｕやＮｉで形成されている場合には、酸化被膜を除去でき、且つ接合温度以下で揮発することができる還元剤を含んだ焼結接合材料を使用するのが望ましい。
焼結接合材料は、ナノメートルレベルの金属ナノ粒子（金属微粒子）の反応性により、その金属がバルクで示す融点よりも低い温度で焼結する現象を利用した接合材料である。本発明で述べる焼結接合材料には、金属ナノ粒子が上述したＡｇナノ粒子の他に、Ａｕ（金）、Ｃｕ（銅）、Ｐｄ（パラジウム）、Ｐｔ（白金）などの貴金属に分類される単体の金属からなる金属ナノ粒子であるものや、Ａｇ−Ｐｄ、Ａｕ−Ｓｉ、Ａｕ−Ｇｅ、Ａｕ−Ｃｕなどの貴金属を含む合金からなる金属ナノ粒子であるものを用いることができる。これらの金属ナノ粒子の中でも、焼結を阻害しないように酸化しにくい金属であって、比較的安価なコストで利用できるＡｇナノ粒子が、半導体装置１を低コストで製造できるため望ましい。また回路基板２の電極２２は焼結接合材料による接合性の良さからＣｕが特に望ましい。
金属ナノ粒子は反応性が高いため、常温でも金属ナノ粒子同士が接触するだけで焼結が進行する。そのため、焼結接合材料に用いられる金属ナノ粒子は、凝集して焼結反応が進行するのを抑制するために有機保護膜で被覆されており、金属ナノ粒子間が独立した状態で分散保持されるようにしている。この有機保護膜や金属ナノ粒子を分散させる有機成分には、接合温度以下の温度で揮発または分解分離することができるものを用いるのが良い。
焼結接合材料は、接合層３を形成するときの加熱により有機成分の分解と金属ナノ粒子の焼結結合とが起こるため、加熱前に接合部に供給した体積に対して、接合後の接合部の体積は１／２〜１／４程度に減少する。そのため、ボイドの少ない信頼性の高い接合部を得るために、接合層３の形成時には加圧しながら加熱する。このようにして形成した接合層３は、焼結体特有のサブミクロンサイズの微小な気孔が多数均一に分散した組織形態となる。このように接合層３は気孔を多数含むが、結晶粒の充填率を８０％以上にすることで良好な接合信頼性を得ることができる。なお、ここで言う充填率は、接合層３の凹形状部６と接していない部分である第２の領域３ｂの充填率である。
焼結接合材料は、含まれる金属ナノ粒子の平均粒径が５０ｎｍ以下であるものが特に望ましい。この理由は、金属ナノ粒子の平均粒径を５０ｎｍ以下とすることで、焼結接合材料を接合部に供給して、加圧加熱して形成した焼結体である接合層３に含まれる結晶粒の平均粒径を１５０ｎｍ以下とすることができ、後述するように良好な変形能を有する接合層３を形成することができるためである。また接合層３の第２の領域３ｂの充填率を８０％以上にするためにも焼結接合材料に含まれる金属ナノ粒子の平均粒径は小さい方が良く、平均粒径が５０ｎｍ以下であるものが特に望ましい。
電極２２の第１の半導体素子４を接合する接合領域２２ａと第２の半導体素子５を接合する接合領域２２ｂのそれぞれの接合領域の上に供給した後、第１の半導体素子４と第２の半導体素子５とを供給した結接合材料の上に配置して加圧加熱し、第１の半導体素子４と第２の半導体素子５とを電極２２に接合する。これによって接合層３が形成されるが、電極２２には凹形状部６が設けられているため、第１および第２の半導体素子４、５を加圧接合することで、接合層３の凹形状部６と接する第１の領域３ａと、凹形状部６と接しない第２の領域３ｂでは、加圧による焼結接合材料の圧縮率が異なるものになる。その結果、形成された接合層３では第１の領域３ａの金属結晶粒の充填率が、第２の領域３ｂの金属結晶粒の充填率より小さくなって、接合層３の第１の領域３ａにクラックを発生し易くすることができる。
このように本発明の半導体装置１は、電極２２に予め定めた部分に凹形状部６を設けることで、接合層３にクラックを発生させる場所を制御することができるので、クラックを予め定めた部分に発生させて接合層３全体にかかる応力を緩和し、接合層３内に発生するクラックを局所的なものに留めて、接合層３の接合信頼性を優れたものにすることができる。接合層３では第２の領域３ｂの充填率を８０％以上とし、第１の領域３ａの充填率をそれ以下、より望ましくは２０％以上８０％未満とすることで、第１の領域３ａでのクラックの発生と、第２の領域３ｂでのクラックの発生抑制を確実なものにすることができるので、接合層３の接合信頼性をさらに優れたものにすることができる。上述したように、接合層３は金属結晶粒の焼結体であるから多数の気孔を含むため、第２の領域３ｂの充填率を１００％とすることはできないが、第２の領域３ｂの充填率はできるだけ高い方が密着強度は高まるので、第２の領域３ｂの充填率は８０％以上１００％未満が良い。
接合層３の第１の領域３ａでより確実にクラックが発生するようにするためには、回路基板２の電極２２の硬度が、接合層３の硬度より小さい方が望ましい。ここで言う接合層３の硬度とは、凹形状部６に接していない第２の領域３ｂの硬度である。電極２２および接合層３の第２の領域３ｂの硬度は、例えばビッカース硬さで比較してよい。
電極２２と接合層３の第２の領域３ｂとの硬度が同等、あるいは電極２２の硬度が大きい場合であっても、凹形状部６に接する第１の領域３ａは金属結晶粒の充填率が小さく、クラックが発生し易い構造となっているため、高温環境で使用したときの応力により第１の領域３ａにクラックが発生し、接合層３の応力が緩和する。しかし、より確実に第１の領域３ａでクラックが発生するようにするためには、回路基板２の電極２２の硬度が、接合層３の硬度より小さい方が望ましい。
電極２２の硬度は、例えば絶縁板２１に電極２２を、ろう付または鋳造により接合して回路基板２を製造するときの加熱による焼鈍で軟化させて小さくしてもよい。電極２２を焼鈍すると、電極２２の結晶粒の結晶粒径が粗大化するので、例えば電極２２の結晶粒の平均粒径を１００μｍ程度にして、電極２２のビッカース硬さを５０ＨＶ以下となるように軟化させるのがよい。なお結晶粒径は、電子線後方散乱回析法（ＥＢＳＤ：Ｅｌｅｃｔｒｏｎ Ｂａｃｋｃａｔｔｅｒ Ｄｉｆｆｒａｃｔｉｏｎ）により評価することができる。結晶粒界を結晶方位５°以上と定義して試料を評価し、画像で表示した形状を測定することで結晶粒径を測定する。以下に述べる接合層３を構成する焼結体の結晶粒径も同様に評価することができる。
次に、接合層３の特性を調査するために実施した実験結果について説明する。まず実験に使用したサンプルの作製方法について述べる。
金属ナノ粒子として平均粒径が５０ｎｍのＡｇナノ粒子を含む焼結接合材料を、ガラス基板上に１００〜２００μｍの厚さで印刷供給し、溶剤成分を乾燥させた後、他のガラス板で挟み込み、２６０〜３５０℃、加圧力１０〜３０ＭＰａ、保持時間９０〜３００秒の接合条件で加熱加圧して焼結体サンプルＡを作製した。焼結体サンプルＡの平均結晶粒径は１５０ｎｍであった。次に焼結体サンプルＡと同様に上記の方法で作製した焼結体を、さらに無加圧で３５０℃、６０分間加熱の熱処理をすることで結晶粒を粗大化した焼結体サンプルＢを作製した。焼結体サンプルＢの平均結晶粒径は３００ｎｍであった。また焼結体サンプルＡと焼結体サンプルＢのビッカース硬さは７０ＨＶ以上であり、半導体装置１の回路基板２の電極２２のビッカース硬さは５０HV以下であり、焼結体サンプルＡと焼結体サンプルＢの方が電極２２よりビッカース硬さが大きかった。
上記の方法で作製した焼結体サンプルＡと焼結体サンプルＢとを、環境温度を変えた引張試験により評価した。図３は焼結体サンプルの引張試験による実験結果を示す図である。図３は焼結体サンプルＡと焼結体サンプルＢの環境温度と伸び率との関係を示したものである。伸び率は、引張試験で焼結体サンプルが破断するまでに伸びた率で、伸び率が大きいほど材料の変形能が高いことを意味する。図３に示すように、Ａｇナノ粒子を焼結接合させて形成した焼結体は、環境温度が高くなるに従って焼結体の伸び率が増大し、変形能が高くなることを見出した。
図４は焼結体サンプルの引張試験による実験結果を示す図である。図４は環境温度をパラメータとして焼結体サンプルの結晶粒の平均粒径と伸び率との関係を示したものである。図４に示すように、Ａｇナノ粒子を焼結接合させて形成した焼結体は、結晶粒の平均粒径が小さいほど伸び率が大きく、変形能が高いことを見出した。
図３、図４では焼結接合材料の金属ナノ粒子がＡｇナノ粒子の場合について示したが、他の金属ナノ粒子により形成した焼結体の場合も、環境温度が高くなるに従い伸び率は増大し、焼結体の結晶粒の平均粒径が小さい方が、伸び率は大きくなった。
炭化ケイ素などのワイドバンドギャップ半導体材料で形成された半導体素子は、ケイ素で形成された半導体素子よりも、動作限界のジャンクション温度が高いため、高温環境で使用される場合がある。ケイ素で形成された半導体素子を用いた半導体層装置は、接合部３の温度が概ね１５０℃以下となる状態でしか使用することができないが、炭化ケイ素で形成された半導体素子を用いた半導体層装置は、接合部３の温度が２５０℃といった高温になる状態で使用されることがある。このような常温あるいは氷点下から２５０℃といった高温まで温度が変化する環境で使用され得る半導体装置１の接合層３には、高い変形能を有するものが望ましいので、接合層３の焼結体の結晶粒の平均粒径は小さい方が良い。
図３に示すように接合層３の焼結体の結晶粒の平均粒径を１５０ｎｍにすることによって、環境温度１７５℃で７％の伸び率が得られるので、ワイドバンドギャップ半導体材料で形成された半導体装置であっても良好な接合信頼性を得ることができる。すなわちワイドバンドギャップ半導体材料で形成された半導体装置に用いる場合には、接合層３の焼結体の結晶粒の平均粒径は１〜１５０ｎｍが望ましい。接合層３の焼結体の結晶粒の平均粒径は小さい方が、変形能が高くなるので望ましいが、結晶粒の平均粒径を小さくするには、使用する焼結接合材料に含まれる焼結前の金属ナノ粒子の平均粒径が小さい必要があり、このような焼結接合材料は高価になる。また、焼結体を作製するときの加熱温度と加圧圧力を高精度に制御する必要があり、製造設備も高価になる。ワイドバンドギャップ半導体材料で形成された半導体装置１が、接合層３の温度が３００℃以下となる状態で使用されるのであれば、半導体装置１を安価なものにするためにも、接合層３の焼結体の結晶粒の平均粒径は１０〜１５０ｎｍが望ましい。
次に、本発明の実施の形態１に係る半導体装置と従来の半導体装置を冷熱サイクル試験により比較した実験結果について説明する。本発明の実施の形態１に係る半導体装置１は上述したように回路基板２の電極２２に凹形状部６を設けた半導体装置であり、従来の半導体装置は回路基板の電極に凹形状部を設けていない半導体装置である。すなわち接合部の電極に凹形状部を設けたか、凹形状部を設けなかったかのみが異なる。
実施の形態１に係る半導体装置１は、回路基板２の電極２２上に、金属ナノ粒子として平均粒径が５０ｎｍのＡｇナノ粒子を含む焼結接合材料を１００〜２００μｍの厚さで印刷供給し、有機溶剤成分を乾燥させた後、第１の半導体素子４と第２の半導体素子５を載置して、加熱温度２６０〜３５０℃、加圧力１０〜３０ＭＰａ、保持時間９０〜３００秒の接合条件で加熱加圧して焼結体の接合層３を形成して接合した。形成した接合層３の結晶粒の平均粒径は１５０ｎｍ以下、ビッカース硬さは７０ＨＶ以上であり、回路基板２の電極２２の結晶粒径は約１００μｍ、ビッカース硬さは５０ＨＶ以下であった。
従来の半導体装置も上記実施の形態１に係る半導体装置と同じ工程で作製した。従来の半導体装置においても、形成した接合層３の結晶粒の平均粒径は１５０ｎｍ以下、ビッカース硬さは７０ＨＶ以上であり、回路基板２の電極２２の結晶粒径は約１００μｍ、ビッカース硬さは５０ＨＶ以下であった。
図５は上述の方法により作製した実施の形態１に係る半導体装置の接合層の様相を示す模式的な断面図である。また図６は上述の方法により作製した従来の半導体装置の接合層の様相を示す模式的な断面図である。図５および図６は冷熱サイクル試験前の各半導体装置の接合層の様相を示したものである。
図５に示すように実施の形態１に係る半導体装置の接合層３は、焼結体特有のサブミクロンサイズの微小な気孔３１が多数分散した組織形態を示すが、電極２２に形成された凹形状部６に接する第１の領域３ａと、凹形状部６に接しない第２の領域３ｂでは、気孔３１の密度が異なるものになっている。すなわち第１の領域３ａの気孔３１の密度は、第２の領域３ｂの気孔３１の密度より大きくなっている。これは接合層３の金属結晶粒の充填率は、第１の領域３ａの方が第２の領域３ｂより小さいことを意味している。作製した本発明の実施の形態１に係る半導体装置１では、接合層３の第１の領域３ａの金属結晶粒の充填率は３０％〜６０％であり、第２の領域３ｂの金属結晶粒の充填率は８０％以上であった。
一方、図６に示すように従来の半導体装置では、接合層３に焼結体特有のサブミクロンサイズの微小な気孔３１が多数分散した組織形態は同様であるが、その密度は接合層３の全域にわたってほぼ均一であった。作製した従来の半導体装置では、接合層３の金属結晶粒の充填率は全域にわたってほぼ均一で８０％以上であった。
以上のように作製した実施の形態１に係る半導体装置１と従来の半導体装置とを、冷熱サイクル試験により比較した。冷熱サイクル試験は、１００℃から２５０℃まで１分間で昇温し、２５０℃で５秒間保持した後、２５０℃から１００℃まで１分間で降温し、１００℃で５秒間保持するといったパターンを１サイクルとして、８０００サイクル実施した。
図７は実施の形態１に係る半導体装置の冷熱サイクル試験後の接合層の様相を示す模式的な断面図である。また図８は従来の半導体装置の冷熱サイクル試験後の接合層の様相を示す模式的な断面図である。
図７に示すように、実施の形態１に係る半導体装置は、回路基板２の電極２２のうち、凹形状部６を形成した部分がうねるように変形しているが、凹形状部６から離れた部分ではほとんど変形していない。これは、冷熱サイクル試験で低温状態と高温状態を繰り返すと、回路基板２の電極２２を構成する結晶粒がそれぞれの優先滑り方向に変形しようとするが、電極２２の凹形状部６を形成した部分は変形し易く、優先的にうねるように変形するためである。ここで、接合層３の第１の領域３ａは、金属結晶粒の充填率が第２の領域３ｂよりも小さくなっているので、接合層３の第１の領域３ａに優先的にクラック３２が発生する。その結果、接合層３の応力が緩和されて、これ以降は大きな劣化が見られず、良好な接合性能を発揮するようになる。このように電極２２に凹形状部６を形成して接合層３に金属充填率が異なる第１の領域３ａと第２の領域３ｂとを形成することで、接合層３のクラック３２の発生を局所的な位置に制御し、意図的に発生させることができる。クラック３２を意図的に発生させることにより、接合層３の全体にかかる応力を緩和することができ、接合層３に発生するクラック３２を第１の領域３ａに限った局所的なものに留め、それ以外の領域である第２の領域３ｂにクラック３２が発生するのを抑制することができる。
一方、図８に示すように従来の半導体装置では、回路基板２の電極２２の表面が全体に渡ってうねるように変形しており、接合層３には全域に渡ってクラック３２が発生した。回路基板２の電極２２はろう付や鋳造によって絶縁板２１に貼り付けたため、電極２２は作製時の熱履歴によって焼鈍され、結晶粒径が１００μｍ程度と大きく、硬度も小さくなっている。一方、接合層３は金属ナノ粒子を比較的低温度の２６０〜３５０℃で加熱加圧して焼結させたため、焼鈍されておらず硬度が比較的大きい。このように回路基板２の電極２２の硬度は、接合層３の硬度より小さくて柔らかいため、冷熱サイクル試験の低温状態と高温状態の繰り返しによる熱応力によって、回路基板２の電極２２を構成する結晶粒がそれぞれ優先滑り方向に変形するが、実施の形態１の半導体装置１とは異なり電極２２に凹形状部を設けていないので、電極２２全体がうねるように変形する。その結果、接合層３には大きな熱応力が生じるとともに、電極２２の変形に追随できず、接合層３の全域に渡ってクラック３２が発生したものと考えられる。
冷熱サイクル試験後の実施の形態１に係る半導体装置および従来の半導体装置の接合信頼性を評価するために密着強度測定を行った。密着強度は、シェア測定器（Ｄａｇｅ社：シェア測定器ＨＳ４０００）を使用し、半導体素子（チップ）に荷重を加えて、半導体素子が回路基板２の電極２２から剥がれた強度（単位：ＭＰａ）を測定した。その結果、実施の形態１に係る半導体装置１の密着強度は４０ＭＰａであったが、従来の半導体装置の密着強度は２０ＭＰａであった。このように実施の形態１に係る半導体装置１は、接合層３でのクラック３２の発生を凹形状部６に接する第１の領域３ａに留めることができているため、優れた接合信頼性を得ることができたが、従来の半導体装置では、接合層３の全域に渡ってクラック３２が発生するため十分な接合信頼性を得ることができなかった。
以上のように、本発明の実施の形態１に係る半導体装置では、回路基板２の電極２２の接合面の一部に凹形状部６を設けることで、焼結体である接合層３の凹形状部６に接する第１の領域３ａの金属結晶粒の充填率を、それ以外の領域である第２の領域３ｂより小さくしたので、高温環境下における電極２２の変形と接合層３にクラック３２が発生する場所を容易に限定することができる。その結果、意図的に局所的なクラック３２を発生させることで、接合層３にかかる応力を緩和することができ、局所的なクラック３２を発生させて以降の接合信頼性を大きく向上させることができるという効果がある。
また、接合層３の結晶粒の平均粒径を１〜１５０ｎｍ、望ましくは１０〜１５０ｎｍとすることで、高温環境でも優れた変形能を有する接合層３を得ることができ、接合層３の凹形状部６に接しない第２の領域３ｂにクラック３２が発生するのを抑制することができるので、従来のケイ素半導体による半導体装置よりも高温環境で使用されるワイドバンドギャップ半導体材料で形成した半導体素子を備えた半導体装置であっても良好な接合信頼性を得ることができるという効果がある。
次に本発明の実施の形態１に係る半導体装置の製造方法について説明する。図９は本発明の実施の形態１における半導体装置の製造方法を示す図である。
まず、図９（ａ）に示すように窒化ケイ素セラミックス板などで形成された絶縁板２１の両面に、Ｃｕ、Ａｌ、Ｎｉなどの金属で形成された電極２２、２３を、ろう付あるいは鋳造などにより接合して、回路基板２を形成する。電極２２、２３を形成する金属は単体の金属であってもよいが、Ｃｕ、Ａｌ、Ｎｉなどを含む合金であってもよい。この時の加熱によって電極２２、２３は焼鈍される。従って、電極２２、２３を絶縁板２１に接合するためのろう付あるいは鋳造は、電極２２、２３を形成する金属を焼鈍しながら行われる。
焼鈍される条件は金属の種類によって異なるが、例えば銅や銅合金の場合、２００〜３００℃で軟化が始まり、加熱温度が高く、加熱温度が長くなるに従い、軟化して硬度が小さくなる。すなわち焼鈍時の加熱温度は、軟化が始まる温度から、その金属の融点未満の温度である。本発明の半導体装置では、電極２２の硬度はビッカース硬さで５０ＨＶ以下とすることが望ましいので、電極２２のビッカース硬さが５０ＨＶ以下となる加熱温度および加熱時間を組み合わせて焼鈍を行う。
次に、図９（ｂ）に示すように、機械加工による除去加工、プレスによる圧縮成形、エッチングによる化学除去加工等によって、電極２２に凹形状部６を形成する。
このように凹形状部６を形成した回路基板２と、第１および第２の半導体素子４、５を接合するために、図９（ｃ）に示すように、回路基板２の電極２２上の接合領域（図２参照）にＡｇなどの金属ナノ粒子を含む焼結接合材料３３を供給する。焼結接合材料３３は、ペースト状の焼結接合材料３３を印刷で供給する、あるいはシート状の焼結接合材料３３を配置して供給してもよい。焼結接合材料３３がペースト状である場合には第１および第２の半導体素子４、５の裏側面の裏面電極に印刷して供給してもよい。
その後、図９（ｄ）に示すように、第１および第２の半導体素子４、５を回路基板２の電極２２の接合領域の上に載置する。上述したように回路基板２の電極２２上に、あるいは第１および第２の半導体素子４、５の裏面電極に焼結接合材料３３が供給されているので、焼結接合材料３３は第１および第２の半導体素子４、５と回路基板２に挟まれた構成になる。
そして、図９（ｅ）に示すように、焼結接合材料３３を第１および第２の半導体素子４、５と回路基板２で挟んだ構成に、圧力２０〜３０ＭＰａで加圧しながら２６０〜３５０℃で加熱する。その結果、焼結接合材料３３の金属ナノ粒子が焼結結合し、焼結体の接合層３が形成され、回路基板２の電極２２と第１および第２の半導体素子４、５とが接合され、半導体装置１を製造することができる。
図１０は本発明の実施の形態１における半導体装置の他の製造方法を示す図である。図１０に示す半導体装置の製造方法は、図９に示した半導体装置の製造方法とは、回路基板２を製造する方法が異なっており、その後の工程は同一である。すなわち、図１０（ｃ）〜（ｅ）で示す工程は、上記の図９（ｃ）〜（ｅ）で示した工程と同一であるので、ここでは説明を詳細な省略する。
図１０に示す半導体装置の製造方法では、予め電極２２に凹形状部６を形成して、その後に電極２２を絶縁板２１に接合して回路基板２を製造する。図１０（ａ）に示すように、電極２２に機械加工による除去加工、プレスによる圧縮成形、エッチングによる化学除去加工等によって凹形状部６を形成する。その後、図１０（ｂ）に示すように、凹形状部６を形成した電極２２を窒化ケイ素セラミックス板などで形成された絶縁板２１の一方の面に接合し、他方の面には凹形状部６を形成していない電極２３を接合する。電極２２と電極２３はろう付または鋳造などにより、絶縁板２１に接合され、この時の加熱によって電極２２、２３は焼鈍される。すなわち電極２２、２３を焼鈍しながら、絶縁板２１に接合する。以上の工程により図１０（ｂ）に示すように電極２２に凹形状部６を形成した回路基板２が製造される。その後、上記の図９（ｃ）〜（ｅ）と同一の工程で、図１０（ｃ）〜（ｅ）の工程を実施して半導体装置１を製造することができる。
このように予め電極２２に凹形状部６を形成することで、電極２２を単独で取り扱って加工することができるようになり、複数の電極２２をまとめて処理するなど、工程に要するサイクルタイムを短縮することができるようになる。その結果、半導体装置１の製造コストを低減できるといった効果が得られる。
実施の形態２．
図１１は、本発明の実施の形態２における半導体装置の接合層付近の構造を示す模式的な断面図である。図１１において、実施の形態１の図５と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。本発明の実施の形態１とは、回路基板２の電極２２の表面にメタライズ層２４を設けて、電極２２の材料によらず、金属ナノ粒子を含む焼結接合材料による接合を良好にした構成が相違している。
メタライズ層２４は、回路基板２の電極２２に凹形状部６を形成した後、電極２２の表面に、電極２２の金属材料とは異なる金属材料をメッキ、蒸着、スパッタなどの方法で形成したものである。メタライズ層２４は電極２２の表面である接合層３との接合面に薄く形成されていればよいので、メタライズ層の厚さは１０ｎｍ〜１０μｍ程度であってよい。メタライズ層２４は金属ナノ粒子を含む焼結接合材料によって形成される接合層３との接合を良好にするものであり、メタライズ層２４は、Ａｕ、Ｐｔ、Ｐｄ、Ａｇ、Ｃｕのいずれか単体金属、またはこれらの金属のいずれか１つを含む合金からなる金属材料により形成される。
このように電極２２の表面にメタライズ層２４を設けることによって、金属ナノ粒子を含む焼結接合材料によって形成される接合層３との接合性を考慮せずに、電極２２の材料を選択することができる。すなわち、電極２２の材料は導電性に優れた材料であればよく、例えばＣｕ、Ａｌ（アルミニウム）、またはこれらを主成分とする合金とすることができ、電極２２の材料を選択する自由度が高くなる。特にＡｌは加工性に優れるため、電極２２の材料としては好適であるが、焼結接合材料によって形成される接合層３との接合性が良くないため、Ａｌで形成した電極２２の表面にメタライズ層２４を設けることで、加工性と接合性に優れた電極２２を得ることができる。
メタライズ層２４は、接合層３よりも小さい硬度となるものを用いることができる。これにより、高温環境で使用したときに回路基板２の電極２２がうねるように変形しても、メタライズ層２４が電極２２の変形に追随できるため、メタライズ層２４が電極２２から剥離するのを抑制することができ、実施の形態１で示した半導体装置と同様に良好な接合信頼性を得ることができる。
以上のように本発明の実施の形態２によれば、回路基板２の電極２２の材料を、金属ナノ粒子を含む焼結接合材料によって形成される接合層３との接合性の相性によらず選択できるとともに、メタライズ層２４により接合層３との良好な接合信頼性を確保でき、高温環境下においても優れた接合信頼性を示す半導体装置を得ることができるという効果がある。
実施の形態３．
図１２は、本発明の実施の形態３における半導体装置の回路基板を示す上面図と側方断面図である。図１２において、実施の形態１の図２と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。本発明の実施の形態１とは、電極２２に形成した凹形状部６の形成パターンが相違している。
図１２（ａ）は凹形状部６が電極２２を上面から見て接合領域２２ａ、２２ｂの全領域に点在するように形成した場合の回路基板２の上面図であり、図１２（ｂ）は図１２（ａ）の回路基板２の破線Ａ−Ｂにおける断面図である。実施の形態１の図２では、凹形状部６は電極２２を上面から見て接合領域２２ａ、２２ｂに格子状の溝形状に形成していたが、凹形状部６の形成パターンはこれに限らず、図１２（ａ）のように上面から見て接合領域２２ａ、２２ｂの全領域に点在する孔形状のように形成してもよい。
また、凹形状部６は必ずしも電極２２の接合領域２２ａ、２２ｂの全領域に均等に設ける必要はなく、接合層に意図的にクラックを生じさせても影響の少ない領域に設けてもよい。図１２（ｃ）は、電極２２の接合領域２２ａ、２２ｂの外周部付近にのみ凹形状部６を形成した場合の回路基板２の上面図であり、図１２（ｄ）は図１２（ｃ）の回路基板２の破線Ｃ−Ｄにおける断面図である。
接合層３には第１の半導体素子４および第２の半導体素子５の発熱を回路基板２に放熱する機能が求められるが、第１の半導体素子４および第２の半導体素子５における発熱部は半導体素子の中央部であることが多い。従って、接合層３の意図的にクラックを発生させる場所は、半導体素子の中央部など発熱部以外の部分に設けることによって、接合層３に求められる放熱経路の機能を阻害することなく、良好な接合信頼性を示す半導体装置１を得ることができるという効果がある。
なお、凹形状部６の形成パターンは実施の形態１および本実施の形態３に示したものに限らず、これらの実施の形態に示した形成パターンを組み合わせてもよい。例えば、接合領域２２ａおよび２２ｂの外周部付近は、図１２（ａ）のような凹形状部６が点在するパターンとし、接合領域２２ａおよび２２ｂの中央部は実施の形態１の図２に示したような格子状のパターンとした形成パターンでもよい。また本発明の各実施の形態で示されていない他の形成パターンであっても、接合層３の凹形状部６に接する第１の領域３ａに選択的にクラックを発生させ、凹形状部６に接しない第２の領域３ｂにクラックを発生させないようにして良好な接合信頼性を得るものであればよい。
このとき凹形状部６の形成パターンを線対称あるいは点対称の対称形とすることで、接合層３の第１の領域３ａでのクラックの発生に偏りが無いようにすることができる。線対称な形成パターンとは、ある直線を折り目として折り返した場合に、両側の形成パターンが重なるものであり、ここで言うある直線は接合領域２２ａ、２２ｂの中心を通る直線であってもよい。また点対称な形成パターンとは、ある点を中心に１８０°回転させた場合に元の形成パターンと一致するものであり、ここで言うある点は接合領域２２ａ、２２ｂの中心であってもよい。
接合層３の第１の領域３ａはクラックが発生し、また第２の領域３ｂに比べ金属結晶粒の充填率が小さいため、接合層３の第２の領域３ｂに比べ電気伝導率および熱伝導率が小さい。従って、電極２２の接合領域２２ａあるいは２２ｂの面積に対する、第１の領域３ａの合計面積が占める割合を大きくしすぎると、接合層３での電気抵抗の増大や熱抵抗の増大が生じ不都合となる場合がある。従って、電極２２の接合領域２２ａあるいは２２ｂの面積に対するそれぞれの接合領域での凹形状部６の合計面積が占める割合は、１〜５０％以下が良く、望ましくは１〜２０％がよい。
電気伝導率や熱伝導率の低下は、接合領域の面積に対する凹形状部６の合計面積が占める割合により１次関数的に定まるが、接合層３の厚さが薄い場合は、接合層３の厚さが厚い場合に比べて、電気伝導率や熱伝導率の低下の影響は小さい。接合層３の厚さが１００μｍ程度の場合は、上記凹形状部６の合計面積が占める割合は１〜２０％が良いが、接合層３の厚さが２５μｍ程度の場合は、上記凹形状部６の合計面積が占める割合を１〜８０％にしても、上記１００μｍ程度の場合と同等の電気伝導率や熱伝導率とすることができる。しかし、凹形状部６の合計面積が占める割合を５０％より大きくすると、接合層３の強度が低下し、回路基板の電極２２から半導体素子が剥がれやすくなるため、凹形状部６の合計面積が占める割合は５０％以下とするのがよい。
また、電極２２の接合領域の面積に対する凹形状部６の合計面積が占める割合が１％であっても、実施の形態１で述べたように、接合層３の凹形状部６の直上部分でクラックを発生させ、応力を緩和することができるので、接合信頼性を高めるといった効果を奏することができる。上記凹形状部６の合計面積が占める割合が１％のように小さい場合は、電気伝導率や熱伝導率の低下はほとんど問題とならないから、接合層３の厚さに関係なく、電極２２の接合領域の面積に対する凹形状部６の合計面積が占める割合は最低限１％あればよい。
実施の形態４．
図１３は、本発明の実施の形態４の半導体装置の接合層付近の構造を示す模式的な断面図である。図１３において、実施の形態１の図５と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。本発明の実施の形態１では電極２２に凹形状部６を設けたが、実施の形態４では電極２２に凸形状部７を設けた点が相違している。
凸形状部７は、電極２２の凸形状部７以外の領域を機械加工やエッチング加工などによって除去することにより形成することができる。凸形状部７の形状は、図１１に示すように台形状の他、矩形状、半球状であってもよいし、円錐や角錐などの尖った形状であってもよい。また凸形状部７の分布は、実施の形態１や実施の形態３に記したのと同様に、線状に配置して格子状の形成パターンとしてもよいし、接合領域の全域に点状に分布させてもよい。すなわち実施の形態３で述べたように特段の形成パターンに限定されるものではない。
電極２２に凸形状部７を設けた場合には、接合層３における凸形状部７と半導体素子４の裏面電極４ｄとの間の領域が第１の領域３ａとなり、他の領域が第２の領域３ｂとなる。電極２２に凸形状部７を設けた場合には、第１の領域３ａの層厚は第２の領域３ｂの層厚より小さくなり、第１の領域３ａの金属結晶粒の充填率は第２の領域３ｂの金属結晶粒の充填率より大きくなる。このような場合であっても、第２の領域３ｂの金属結晶粒の充填率は８０％以上１００％未満が良い。なお、第１の領域３ａの層厚は、凸形状部７の頂上部、すなわち半導体素子４の裏面電極４ｄとの距離が最も近い部分と、裏面電極４ｄとの距離で定義してもよい。
本実施の形態４に示すように、電極２２の凸形状部７を形成した場合には、半導体装置を高温環境下で使用した場合に、接合層３に発生する熱応力が凸形状部７に集中し、接合層３の凸形状部７に接する第１の領域３ａで局所的に応力が増大するため、クラックの発生を第１の領域３ａあるいは第１の領域３ａと第２の領域３ｂとの界面に意図的に誘発することができる。これにより接合層３の凸形状部７に接しない第２の領域３ｂにクラックが発生するのを抑制し、接合層３の接合信頼性を向上することができる。
なお、本実施の形態４に示した電極２２に凸形状部７を形成した半導体装置であっても実施の形態１で示した製造方法により製造することができる。すなわち、図９（ｂ）および図１０（ａ）の説明で述べた、電極２２に凹形状部６を形成する場合と同様に、電極２２の凸形状部７以外の部分を機械加工による除去加工あるいはエッチングによる化学除去加工等の除去加工によって除去することで形成することで凸形状部７を形成すればよい。他の工程は実施の形態１で述べた通りである。
以上のように、本発明の実施の形態４によれば、電極２２に凸形状部７を所定のパターンで形成することにより、接合層３の凸形状部７に接する第１の領域３ａでクラックを発生させて、凸形状部７に接しない第２の領域３ｂにクラックが発生するのを抑制することができるので、実施の形態１で述べたのと同様の効果が得られ、良好な接合信頼性を有する半導体装置を得ることができる。このように電極２２には実施の形態１で示したように凹形状部を設けても、本実施の形態４で示したように凸形状部を設けてもよい。なお、電極２２には凹形状部あるいは凸形状部のいずれか一方のみを設けるだけでなく、凹形状部と凸形状部の両方を混在させて設けてもよい。
以上、本発明を実施の形態に基づき具体的に説明したが、本発明は上記各実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更してもよい。また、上記各実施の形態で説明した半導体装置およびその製造方法は互いに組合せてもよい。
１ 半導体装置
２ 回路基板
２１ 絶縁板
２２ 電極
２２ａ、２２ｂ 接合領域
３ 接合層
３ａ 第１の領域、３ｂ 第２の領域
３３ 焼結接合材料
４ 第１の半導体素子
５ 第２の半導体素子
６ 凹形状部
７ 凸形状部

Claims (14)

  1. 絶縁板と、
    前記絶縁板上に設けられ、平坦部と、凹部又は凸部からなる非平坦部とを有する電極と、
    前記電極の前記平坦部および前記非平坦部上に設けられた金属結晶粒の焼結体からなる接合層と、
    前記接合層を介して前記電極に接合された半導体素子と、
    を備え、
    前記接合層は、前記非平坦部と前記半導体素子とに挟まれた第１の領域と、前記平坦部と前記半導体素子とに挟まれた第２の領域とを有し、
    前記第１の領域および前記第２の領域のうち層厚が大きい方の領域の前記金属結晶粒の充填率は、前記第１の領域および前記第２の領域のうち層厚が小さい方の領域の前記金属結晶粒の充填率より小さく、
    前記凹部は、前記電極と前記半導体素子との接合面の端部に至らないことを特徴とする半導体装置。
  2. 前記平坦部は前記電極の表面の部位であり、前記非平坦部は前記電極の表面に形成された凹部または凸部からなる部位である請求項１に記載の半導体装置。
  3. 前記接合層の前記第２の領域の前記金属結晶粒の充填率は８０％以上１００％未満である請求項１または２に記載の半導体装置。
  4. 前記非平坦部のパターンは、平面視で前記半導体素子の中心に対して対称形である請求項１から３のいずれか１項に記載の半導体装置。
  5. 前記非平坦部の面積が、平面視で前記接合層の面積の１％以上２０％以下の大きさである請求項１から４のいずれか１項に記載の半導体装置。
  6. 前記接合層の前記第２の領域のビッカース硬さは、前記電極のビッカース硬さより大きい請求項１から５のいずれか１項に記載の半導体装置。
  7. 前記金属結晶粒の平均粒径が１０ｎｍ以上１５０ｎｍ以下である請求項１から６のいずれか１項に記載の半導体装置。
  8. 前記金属結晶粒の材料はＡｇである請求項１から７のいずれか１項に記載の半導体装置。
  9. 前記電極の材料はＣｕあるいはＡｌである請求項１から８のいずれか１項に記載の半導体装置。
  10. 前記電極と前記接合層との間に、前記電極の金属材料とは異なる金属材料からなる金属層を設けた請求項１から９のいずれか１項に記載の半導体装置。
  11. 前記金属層の材料は、Ａｕ、Ｐｔ、Ｐｄ、Ａｇ、Ｃｕのいずれか１つの金属、あるいは、Ａｕ、Ｐｔ、Ｐｄ、Ａｇ、Ｃｕのいずれか１つを含む合金である請求項１０に記載の半導体装置。
  12. 前記半導体素子はケイ素よりバンドギャップが大きいワイドバンドギャップ半導体材料で形成された請求項１から１１のいずれか１項に記載の半導体装置。
  13. 前記ワイドバンドギャップ半導体材料は、炭化ケイ素、窒化ガリウム、ガリウムヒ素、ダイヤモンドのいずれか１つである請求項１２に記載の半導体装置。
  14. 絶縁板に接合され、凹部または凸部が設けられた電極上に、金属ナノ粒子を含む焼結接合材料を介して半導体素子を載置する工程と、
    前記絶縁板と前記半導体素子とを加圧しながら加熱し、前記焼結接合材料を焼結させ、前記凹部または凸部を埋設する接合層を形成することで、前記電極と前記半導体素子とを接合する工程と、
    を備え、
    前記電極は焼鈍しながら前記絶縁板に接合され、
    前記凹部は、前記電極と前記半導体素子との接合面の端部に至らない半導体装置の製造方法。
JP2017526360A 2015-07-01 2016-06-28 半導体装置および半導体装置の製造方法 Active JP6430007B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015132894 2015-07-01
JP2015132894 2015-07-01
PCT/JP2016/069099 WO2017002793A1 (ja) 2015-07-01 2016-06-28 半導体装置および半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018203877A Division JP6632686B2 (ja) 2015-07-01 2018-10-30 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2017002793A1 JPWO2017002793A1 (ja) 2017-11-02
JP6430007B2 true JP6430007B2 (ja) 2018-11-28

Family

ID=57608746

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017526360A Active JP6430007B2 (ja) 2015-07-01 2016-06-28 半導体装置および半導体装置の製造方法
JP2018203877A Active JP6632686B2 (ja) 2015-07-01 2018-10-30 半導体装置および半導体装置の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018203877A Active JP6632686B2 (ja) 2015-07-01 2018-10-30 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (2) US10573617B2 (ja)
JP (2) JP6430007B2 (ja)
CN (1) CN107533984B (ja)
DE (1) DE112016002967T5 (ja)
WO (1) WO2017002793A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112016002967T5 (de) * 2015-07-01 2018-03-29 Mitsubishi Electric Corporation Halbleitereinrichtung und verfahren zum herstellen einer halbleitereinrichtung
US10910289B2 (en) * 2016-10-21 2021-02-02 Sony Semiconductor Solutions Corporation Electronic substrate and electronic apparatus
US11676929B2 (en) 2016-10-21 2023-06-13 Sony Semiconductor Solutions Corporation Electronic substrate and electronic apparatus
JPWO2018207856A1 (ja) 2017-05-10 2020-05-14 ローム株式会社 パワー半導体装置
JP2019036602A (ja) * 2017-08-10 2019-03-07 株式会社豊田中央研究所 接合構造体およびその製造方法
DE112018005713T5 (de) 2017-10-30 2020-07-16 Mitsubishi Electric Corporation Leistungshalbleitereinheit und herstellungsverfahren für eine leistungshalbleitereinheit
CN107808851A (zh) * 2017-11-30 2018-03-16 华为技术有限公司 封装结构及通信设备
JP6698231B2 (ja) * 2018-02-01 2020-05-27 パナソニック株式会社 半導体装置および半導体装置の製造方法
DE102018110132B3 (de) * 2018-04-26 2018-11-29 Semikron Elektronik Gmbh & Co. Kg Drucksinterverfahren bei dem Leistungshalbleiterbauelemente mit einem Substrat über eine Sinterverbindung miteinander verbunden werden
JP7130445B2 (ja) * 2018-06-05 2022-09-05 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
US11094862B2 (en) * 2018-06-13 2021-08-17 Prilit Optronics, Inc. Semiconductor device with through holes on bonding parts and bonding method thereof
JP6826761B2 (ja) * 2018-08-31 2021-02-10 日亜化学工業株式会社 半導体装置の製造方法
JP7322369B2 (ja) * 2018-09-21 2023-08-08 富士電機株式会社 半導体装置の製造方法
JP6997690B2 (ja) * 2018-09-26 2022-01-18 日立Astemo株式会社 パワーモジュール
JP7139286B2 (ja) * 2019-05-29 2022-09-20 株式会社 日立パワーデバイス 半導体装置
CN113169083B (zh) * 2019-06-20 2024-12-31 富士电机株式会社 半导体装置以及半导体装置的制造方法
EP3785829A1 (de) * 2019-08-29 2021-03-03 Siemens Aktiengesellschaft Substrathalbzeug mit einem sinterwerkstoff
JP7612145B2 (ja) 2019-10-03 2025-01-14 株式会社Flosfia 半導体素子
US10910340B1 (en) * 2019-10-14 2021-02-02 Heraeus Deutschland GmbH & Co. KG Silver sintering preparation and the use thereof for the connecting of electronic components
EP3940769A1 (de) * 2020-07-17 2022-01-19 Siemens Aktiengesellschaft Halbleitermodul mit zumindest einem halbleiterelement und einem substrat
JP7624613B2 (ja) 2020-08-04 2025-01-31 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
DE102020216053A1 (de) 2020-12-16 2022-06-23 Robert Bosch Gesellschaft mit beschränkter Haftung Verbindungsanordnung mit einer porösen Sinterschicht
JP7512953B2 (ja) 2021-05-27 2024-07-09 株式会社デンソー 半導体装置
JP2023140791A (ja) 2022-03-23 2023-10-05 株式会社 日立パワーデバイス 半導体装置および電力変換装置
CN118891719A (zh) * 2022-05-13 2024-11-01 株式会社电装 带散热部的电子部件及其制造方法
CN115101507B (zh) * 2022-06-14 2024-10-11 北京理工大学 一种超窄节距nt-Cu/纳米复合Ag基微凸点互连结构及其制备方法
US20250015044A1 (en) 2023-07-05 2025-01-09 Semiconductor Components Industries, Llc Die-substrate interface including locking features

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5735359A (en) 1980-08-12 1982-02-25 Nec Corp Lead frame for semiconductor device
JP2000256081A (ja) * 1999-03-08 2000-09-19 Mitsubishi Materials Corp 半導体実装用絶縁基板の改質方法
JP2001085571A (ja) 1999-09-14 2001-03-30 Ngk Spark Plug Co Ltd 銅貼り窒化珪素回路基板
TW457663B (en) * 2000-11-08 2001-10-01 Advanced Semiconductor Eng Substrate structure of heat spreader and its package
JP2006156574A (ja) * 2004-11-26 2006-06-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2006202586A (ja) * 2005-01-20 2006-08-03 Nissan Motor Co Ltd 接合方法及び接合構造
JP4598687B2 (ja) 2006-02-09 2010-12-15 株式会社日立製作所 金属超微粒子使用接合材及びそれを用いた半導体装置
JP2012124497A (ja) 2011-12-26 2012-06-28 Hitachi Metals Ltd 半導体装置
CN102543910A (zh) * 2012-02-06 2012-07-04 三星半导体(中国)研究开发有限公司 芯片封装件及其制造方法
JP2014029897A (ja) * 2012-07-31 2014-02-13 Hitachi Ltd 導電性接合体およびそれを用いた半導体装置
JP2014203861A (ja) * 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置および半導体モジュール
JP6147176B2 (ja) 2013-12-02 2017-06-14 三菱電機株式会社 半導体素子の基板への接合方法
DE112016002967T5 (de) * 2015-07-01 2018-03-29 Mitsubishi Electric Corporation Halbleitereinrichtung und verfahren zum herstellen einer halbleitereinrichtung

Also Published As

Publication number Publication date
DE112016002967T5 (de) 2018-03-29
US11094664B2 (en) 2021-08-17
JPWO2017002793A1 (ja) 2017-11-02
CN107533984B (zh) 2020-07-10
CN107533984A (zh) 2018-01-02
JP6632686B2 (ja) 2020-01-22
US20200194399A1 (en) 2020-06-18
US20180190611A1 (en) 2018-07-05
US10573617B2 (en) 2020-02-25
WO2017002793A1 (ja) 2017-01-05
JP2019024121A (ja) 2019-02-14

Similar Documents

Publication Publication Date Title
JP6430007B2 (ja) 半導体装置および半導体装置の製造方法
JP5627789B2 (ja) 半導体装置とその製造方法
JP6808067B2 (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP6143687B2 (ja) 半導体装置および半導体装置の製造方法
JP6366766B2 (ja) 半導体装置
US10727167B2 (en) Power semiconductor device and method for manufacturing power semiconductor device
JP6018297B2 (ja) 複合積層体および電子装置
TW201325330A (zh) 配線基板及其製造方法以及半導體裝置
JP2008283184A (ja) 焼結されたパワー半導体基板並びにそのための製造方法
JP2015177182A (ja) パワーモジュール
JP6399906B2 (ja) パワーモジュール
JP2018006492A (ja) 半導体装置及び半導体装置の製造方法
CN108701671A (zh) 制造电路载体的方法、电路载体、制造半导体模块的方法和半导体模块
US9768036B2 (en) Power semiconductor substrates with metal contact layer and method of manufacture thereof
CN113169083B (zh) 半导体装置以及半导体装置的制造方法
CN106952835B (zh) 半导体芯片与衬底连接的方法以及制造电子组件的方法
JP2020024998A (ja) 半導体装置及びその製造方法
JP5884625B2 (ja) 半導体デバイス
WO2013021983A1 (ja) 半導体装置及びその製造方法
WO2016171122A1 (ja) 半導体装置及びその製造方法
JP2017220490A (ja) 半導体装置及びその製造方法
US20230343611A1 (en) Semiconductor device manufacturing method and molding press machine
JP2024131305A (ja) 電力用半導体装置及びその製造方法
JP4485893B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2016032032A (ja) 回路基板、および電子装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170623

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181030

R150 Certificate of patent or registration of utility model

Ref document number: 6430007

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250