JP6411604B2 - Solar cell - Google Patents
Solar cell Download PDFInfo
- Publication number
- JP6411604B2 JP6411604B2 JP2017171897A JP2017171897A JP6411604B2 JP 6411604 B2 JP6411604 B2 JP 6411604B2 JP 2017171897 A JP2017171897 A JP 2017171897A JP 2017171897 A JP2017171897 A JP 2017171897A JP 6411604 B2 JP6411604 B2 JP 6411604B2
- Authority
- JP
- Japan
- Prior art keywords
- solar cell
- layer
- doped
- emitter region
- wide bandgap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 138
- 229910052710 silicon Inorganic materials 0.000 claims description 138
- 239000010703 silicon Substances 0.000 claims description 138
- 239000004065 semiconductor Substances 0.000 claims description 68
- 239000000758 substrate Substances 0.000 claims description 67
- 239000000463 material Substances 0.000 claims description 50
- 239000006117 anti-reflective coating Substances 0.000 claims description 28
- 239000002019 doping agent Substances 0.000 claims description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 12
- 238000000034 method Methods 0.000 description 84
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 48
- 229920005591 polysilicon Polymers 0.000 description 48
- 238000000151 deposition Methods 0.000 description 22
- 229910052751 metal Inorganic materials 0.000 description 21
- 239000002184 metal Substances 0.000 description 21
- 238000004519 manufacturing process Methods 0.000 description 19
- 238000005530 etching Methods 0.000 description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000002679 ablation Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 238000007650 screen-printing Methods 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 3
- 230000012010 growth Effects 0.000 description 3
- 238000007641 inkjet printing Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010952 in-situ formation Methods 0.000 description 1
- 239000002082 metal nanoparticle Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F10/00—Individual photovoltaic cells, e.g. solar cells
- H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
- H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F10/00—Individual photovoltaic cells, e.g. solar cells
- H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
- H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
- H10F10/164—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells
- H10F10/165—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells
- H10F10/166—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells the Group IV-IV heterojunctions being heterojunctions of crystalline and amorphous materials, e.g. silicon heterojunction [SHJ] photovoltaic cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F71/00—Manufacture or treatment of devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F71/00—Manufacture or treatment of devices covered by this subclass
- H10F71/121—The active layers comprising only Group IV materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F71/00—Manufacture or treatment of devices covered by this subclass
- H10F71/121—The active layers comprising only Group IV materials
- H10F71/1221—The active layers comprising only Group IV materials comprising polycrystalline silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/10—Semiconductor bodies
- H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
- H10F77/162—Non-monocrystalline materials, e.g. semiconductor particles embedded in insulating materials
- H10F77/164—Polycrystalline semiconductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/10—Semiconductor bodies
- H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
- H10F77/162—Non-monocrystalline materials, e.g. semiconductor particles embedded in insulating materials
- H10F77/166—Amorphous semiconductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/20—Electrodes
- H10F77/206—Electrodes for devices having potential barriers
- H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
- H10F77/219—Arrangements for electrodes of back-contact photovoltaic cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/30—Coatings
- H10F77/306—Coatings for devices having potential barriers
- H10F77/311—Coatings for devices having potential barriers for photovoltaic cells
- H10F77/315—Coatings for devices having potential barriers for photovoltaic cells the coatings being antireflective or having enhancing optical properties
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/70—Surface textures, e.g. pyramid structures
- H10F77/707—Surface textures, e.g. pyramid structures of the substrates or of layers on substrates, e.g. textured ITO layer on a glass substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
Landscapes
- Photovoltaic Devices (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
Description
本明細書に記載する主題の実施形態は、一般に太陽電池製造に関する。より詳細には、主題の実施形態は、薄いシリコン太陽電池及び製造のための技術に関する。 Embodiments of the subject matter described herein generally relate to solar cell manufacturing. More particularly, the subject embodiments relate to thin silicon solar cells and techniques for manufacturing.
太陽電池は、日射を電気エネルギーに変換する周知の装置である。太陽電池は、半導体プロセス技術を使用して半導体ウェハ上に製造される場合がある。太陽電池には、P型及びN型拡散領域が含まれる。太陽電池に日射が当たると電子及び正孔が生成され、これらの電子及び正孔が拡散領域に移動することにより、拡散領域間に電圧差が生じる。裏面コンタクト太陽電池においては、拡散領域及びこれらの拡散領域に結合した金属コンタクトフィンガーが、共に太陽電池の裏面にある。このコンタクトフィンガーによって、外部電気回路が、太陽電池に結合されること及び太陽電池から電力供給を受けることが可能となる。 A solar cell is a well-known device that converts solar radiation into electrical energy. Solar cells may be manufactured on a semiconductor wafer using semiconductor process technology. The solar cell includes P-type and N-type diffusion regions. When solar cells are exposed to sunlight, electrons and holes are generated, and these electrons and holes move to the diffusion region, thereby generating a voltage difference between the diffusion regions. In back contact solar cells, the diffusion regions and metal contact fingers bonded to these diffusion regions are both on the back surface of the solar cell. This contact finger allows an external electrical circuit to be coupled to the solar cell and to receive power from the solar cell.
効率は、太陽電池の電力を生成する性能に直接関係するため、太陽電池の重要な特性である。したがって、製造プロセスを改善し、製造コストを削減し、そして太陽電池の効率化を図る技術が、一般に望ましい。このような技術は、熱プロセスによってシリコン基板上にポリシリコン及びヘテロ接合層を形成することを含む。この熱プロセスで、本発明は太陽電池の効率化を可能にする。これらの又は他の同様の実施形態が、本発明の背景技術を形成する。 Efficiency is an important characteristic of solar cells because it is directly related to the ability of the solar cell to generate power. Therefore, techniques that improve the manufacturing process, reduce manufacturing costs, and increase the efficiency of solar cells are generally desirable. Such techniques include forming polysilicon and heterojunction layers on a silicon substrate by a thermal process. With this thermal process, the present invention enables solar cell efficiency. These or other similar embodiments form the background of the present invention.
より完全な本主題の理解は、発明を実施するための形態、及び特許請求の範囲を、以下の図面と併せて考察し、参照することによって導き出すことができる。同様の参照番号は、図面全体を通して同様の要素を指す。 A more complete understanding of the present subject matter can be derived by considering and referring to the following detailed description and claims in conjunction with the following drawings. Like reference numbers refer to like elements throughout the drawings.
以下の発明を実施するための形態は、本質的には、単なる実例に過ぎず、本主題の実施形態、又はそのような実施形態の応用及び用途を限定することを意図するものではない。本明細書で使用される「例示の」という語は、「実施例、実例、又は例証として供する」ことを意味する。本明細書に例示として記載されるどの実施も、必ずしも他の実施より好適又は有利なものと解釈されない。更に、上記の技術分野、背景技術、概要、又は以下の発明を実施するための形態で提示される、明示又は暗示の何らかの理論に拘束されることを意図するものではない。太陽電池の製造方法が開示される。方法は、裏面上に薄い誘電体層を有するシリコン基板、及び薄い誘電体層上に成膜されたシリコン層を準備することと、成膜されたシリコン層上にドーピング材料の層を形成することと、ドーピング材料の層上に酸化物層を形成することと、交差指型パターンに、酸化物層、ドーピング材料の層及び成膜されたシリコン層を部分的に除去することと、昇温してドーピング材料の層から成膜されたシリコン層にドーパントを移動させると同時に、酸化物層を成長させることと、ドーピングされた結晶化ポリシリコン層を形成するために、成膜されたシリコン層にドーピング材料の層からのドーパントをドーピングすることと、太陽電池の裏面上に、ドーピングされたワイドバンドギャップ半導体及び反射防止コーティングを成膜することと、太陽電池の前面上に、ドーピングされたワイドバンドギャップ半導体及び反射防止コーティングを成膜することと、を含む。 The following detailed description is merely exemplary in nature and is not intended to limit the embodiments of the present subject matter or the application and uses of such embodiments. As used herein, the word “exemplary” means “serving as an example, instance, or illustration”. Any implementation described herein as exemplary is not necessarily to be construed as preferred or advantageous over other implementations. Furthermore, there is no intention to be bound by any expressed or implied theory presented in the preceding technical field, background, brief summary or the following detailed description. A method for manufacturing a solar cell is disclosed. The method includes providing a silicon substrate having a thin dielectric layer on the back surface, and a silicon layer deposited on the thin dielectric layer, and forming a layer of doping material on the deposited silicon layer. Forming an oxide layer over the layer of doping material, partially removing the oxide layer, the layer of doping material and the deposited silicon layer into an interdigitated pattern, and raising the temperature The dopant is transferred from the layer of doped material to the deposited silicon layer and simultaneously grown on the deposited silicon layer to grow an oxide layer and form a doped crystallized polysilicon layer. Doping with a dopant from a layer of doping material, depositing a doped wide bandgap semiconductor and antireflective coating on the back surface of the solar cell, On the front side of the battery, including the method comprising depositing a wide band gap semiconductor and antireflective coatings doped, the.
太陽電池の別の製造方法が開示される。方法は、裏面上に薄い誘電体層及び薄い誘電体層上に成膜されたシリコン層を有するシリコン基板を準備することと、成膜されたシリコン層上にドーピング材料の層を形成することと、ドーピング材料の層上に酸化物層を形成することと、交差指型パターンで、酸化物層、ドーピング材料の層及び成膜されたシリコン層を部分的に除去することと、テクスチャ化シリコン領域を形成するために、露出したシリコン基板をエッチングすることと、昇温してドーピング材料の層から成膜されたシリコン層にドーパントを移動させると同時に、酸化物層を成長させることと、ドーピングされたポリシリコン層を形成するために、成膜されたシリコン層にドーピング材料の層からのドーパントをドーピングすることと、太陽電池の裏面上に、ドーピングされたワイドバンドギャップアモルファスシリコンの厚い第1層及び反射防止コーティングを被覆することと、太陽電池の前面上でドーピングされたワイドバンドギャップアモルファスシリコンの薄い第2層及び反射防止コーティングを被覆することあって、薄い層が厚い層の厚さの10%〜30%未満である、ことと、を含む。 Another method of manufacturing a solar cell is disclosed. The method includes providing a silicon substrate having a thin dielectric layer on the back surface and a silicon layer deposited on the thin dielectric layer, and forming a layer of doping material on the deposited silicon layer; Forming an oxide layer on the layer of doping material, partially removing the oxide layer, the layer of doping material and the deposited silicon layer in a cross-finger pattern, and a textured silicon region To etch the exposed silicon substrate, to raise the temperature and to transfer the dopant from the layer of doping material to the deposited silicon layer, while at the same time growing the oxide layer, In order to form a polysilicon layer, the deposited silicon layer is doped with a dopant from a layer of doping material, and on the back surface of the solar cell, Coating a thick first layer of anti-reflective wide bandgap amorphous silicon and an anti-reflective coating, and coating a thin second layer of anti-reflective coating of wide band-gap amorphous silicon doped on the front surface of the solar cell. The thin layer is 10% to less than 30% of the thickness of the thick layer.
太陽電池の更に別の製造方法が開示される。方法は、裏面上に薄い誘電体層及び薄い誘電体層上にドーピングされたシリコン層を有するシリコン基板を準備することと、ドーピングされたシリコン層上に酸化物層を形成することと、交差指型パターンで、酸化物層及びドーピングされたシリコン層を部分的に除去することと、酸素が供給される環境でシリコン基板を加熱することによって、太陽電池の裏面上に酸化ケイ素層を成長させることことであって、シリコン層を結晶化して、ドーピングされたポリシリコン層を形成する、ことと、太陽電池の裏面上にドーピングされたワイドバンドギャップ半導体を成膜することと、太陽電池の前面上にドーピングされたワイドバンドギャップ半導体及び反射防止コーティングを成膜することと、を含む。 Yet another method of manufacturing a solar cell is disclosed. The method comprises providing a silicon substrate having a thin dielectric layer on a back surface and a doped silicon layer on the thin dielectric layer, forming an oxide layer on the doped silicon layer, and crossing fingers. Growing a silicon oxide layer on the backside of the solar cell by partially removing the oxide layer and the doped silicon layer in a mold pattern and heating the silicon substrate in an oxygen-supplied environment Crystallizing the silicon layer to form a doped polysilicon layer, depositing a doped wide bandgap semiconductor on the back surface of the solar cell, and on the front surface of the solar cell. Depositing a wide band gap semiconductor doped with and an antireflective coating.
太陽電池の更に別の製造方法が開示される。方法は、裏面上に薄い誘電体層及び薄い誘電体層上にドーピングされたシリコン層を有するシリコン基板を準備することと、ドーピングされたシリコン層上に酸化物層を形成することと、交差指型パターンで、酸化物層及びドーピングされたシリコン層を部分的に除去することと、テクスチャ化シリコン領域を形成するために、露出したシリコン基板をエッチングすることと、酸素が供給される環境でシリコン基板を加熱することによって、太陽電池の裏面上に酸化ケイ素層を成長させることであって、シリコン層を結晶化して、ドーピングされたポリシリコン層を形成する、ことと、太陽電池の裏面上にドーピングされたワイドバンドギャップアモルファスシリコン及び反射防止コーティングを成膜する工程と、太陽電池の前面にドーピングされたワイドバンドギャップアモルファスシリコン及び反射防止コーティングを成膜することと、を含む。 Yet another method of manufacturing a solar cell is disclosed. The method comprises providing a silicon substrate having a thin dielectric layer on a back surface and a doped silicon layer on the thin dielectric layer, forming an oxide layer on the doped silicon layer, and crossing fingers. In a mold pattern, the oxide layer and the doped silicon layer are partially removed, the exposed silicon substrate is etched to form a textured silicon region, and the silicon is supplied in an oxygen-supplied environment. Growing a silicon oxide layer on the back surface of the solar cell by heating the substrate, crystallizing the silicon layer to form a doped polysilicon layer, and on the back surface of the solar cell; Deposit doped wide bandgap amorphous silicon and anti-reflective coating, and dopin on front of solar cell It includes forming a film of a wide band gap of amorphous silicon and anti-reflective coating that is, a.
太陽電池の製造方法の更に別の実施形態が開示される。方法は、裏面に薄い誘電体層及び薄い誘電体層上にドーピングされたシリコン層を有するシリコン基板を準備することと、ドーピングされたシリコン層上に酸化物層を形成することと、交差指型パターンで、酸化物層及びドーピングされたシリコン層を部分的に除去することと、テクスチャ化シリコン領域を形成するために、露出したシリコン基板をエッチングすることと、酸素が供給される環境でシリコン基板を加熱することによって、太陽電池の裏面上に酸化ケイ素層を成長させることであって、シリコン層を結晶化して、ドーピングされたポリシリコン層を形成する、ことと、太陽電池の前面及び裏面上にドーピングされたワイドバンドギャップアモルファスシリコン及び反射防止コーティングを同時に成膜することと、一連のコンタクト開口部を形成するために、ドーピングされたワイドバンドギャップ半導体及び酸化物層を部分的に除去することと、ドーピングされたポリシリコン層に電気的に結合されている第1金属グリッド、及び太陽電池の裏面のエミッタ領域に電気的に結合されている第2金属グリッドを同時に形成することと、を含む。 Yet another embodiment of a method for manufacturing a solar cell is disclosed. The method includes providing a silicon substrate having a thin dielectric layer on a back surface and a doped silicon layer on the thin dielectric layer, forming an oxide layer on the doped silicon layer, In a pattern, partially removing the oxide layer and doped silicon layer, etching the exposed silicon substrate to form a textured silicon region, and a silicon substrate in an oxygen supplied environment A silicon oxide layer is grown on the back surface of the solar cell by crystallizing the silicon layer to crystallize to form a doped polysilicon layer; and on the front and back surfaces of the solar cell. A wide bandgap amorphous silicon and an anti-reflective coating simultaneously doped with Partially removing the doped wide bandgap semiconductor and oxide layer to form a first aperture, a first metal grid electrically coupled to the doped polysilicon layer, and a solar Simultaneously forming a second metal grid electrically coupled to the emitter region on the backside of the battery.
太陽電池を製造する改善された技術とは、シリコン基板の裏面上に薄い誘電体層及び成膜されたシリコン層を提供することである。ドーピングされたポリシリコンの領域を、成膜されたシリコン層にドーパントを移動させることによって又はドーピングされたポリシリコン領域のインサイチュな形成によって、形成することができる。酸化物層及びドーピングされたワイドバンドギャップ半導体の層が、太陽電池の前面及び裏面に続いて形成され得る。一変形態様は、酸化物の形成及びドーピングされたワイドバンドギャップ半導体の形成前に、前面及び裏面表面をテクスチャ化することを伴う。コンタクトホールが、ドーピングされたポリシリコン領域を露出するために、上位層を貫いて続いて形成され得る。メタライゼーションプロセスを、ドーピングされたポリシリコン層上へコンタクトを形成するために、続いて実行することができる。コンタクトの第2グループはまた、太陽電池の裏面上のドーピングされたポリシリコンの領域間に配置されるワイドバンドギャップ半導体層によって形成されたシリコン基板のエミッタ領域に金属を直接接続することによって、形成され得る。 An improved technique for manufacturing solar cells is to provide a thin dielectric layer and a deposited silicon layer on the backside of the silicon substrate. A region of doped polysilicon can be formed by transferring a dopant to the deposited silicon layer or by in situ formation of the doped polysilicon region. An oxide layer and a doped wide bandgap semiconductor layer may be formed following the front and back surfaces of the solar cell. One variation involves texturing the front and back surfaces prior to oxide formation and doped wide bandgap semiconductor formation. Contact holes can be subsequently formed through the upper layer to expose the doped polysilicon region. A metallization process can subsequently be performed to form contacts on the doped polysilicon layer. A second group of contacts is also formed by connecting the metal directly to the emitter region of the silicon substrate formed by a wide bandgap semiconductor layer disposed between regions of doped polysilicon on the back surface of the solar cell. Can be done.
製造プロセスに関連して実行される様々なタスクが、図1〜図18に示される。また、様々なタスクのいくつかは、例示された順序で実行される必要がなく、本明細書に詳細に記載されない追加機能を有するより包括的な手順、プロセス又は製造に組み込まれてもよい。 Various tasks performed in connection with the manufacturing process are illustrated in FIGS. Also, some of the various tasks need not be performed in the order illustrated, and may be incorporated into a more comprehensive procedure, process, or manufacturing with additional functionality not described in detail herein.
図1〜図3は、シリコン基板102、薄い誘電体層106及び成膜されたシリコン層104を含む太陽電池100を製造する実施形態を示す。いくつかの実施形態では、シリコン基板102を、薄い誘電体層106の形成前に、洗浄、研磨、平坦化及び/又は薄膜化するか、ないしは別の方法で処理することができる。薄い誘電体層106及び成膜されたシリコン層104を、熱プロセスによって成長させることができる。後に第1酸化物層110が続く、ドーピング材料108の層は、従来の成膜プロセスにより、成膜されたシリコン層104上に成膜させることができる。ドーピング材料108の層は、ドーピング材料、つまりドーパント109、例えばホウ素などのポジ型ドーピング材料の層又はリンなどのネガ型ドーピング材料の層を含むことができるが、これらに限定されない。薄い誘電体層106及び成膜されたシリコン層104は、それぞれ、熱プロセスによって成長し又は従来の成膜プロセスにより成膜されると記載されるが、ここで説明又は列挙される任意の他の形成、成膜又は成長プロセス工程と同様に、それぞれの層又は物質を、任意の適切なプロセスを使用して形成することができる。例えば、化学気相成長(CVD)プロセス、減圧CVD(LPCVD)、常圧CVD(APCVD)、プラズマCVD(PECVD)、熱成長、スパッタリングだけでなく任意の他の所望の技術を、形成が説明される箇所で使用することができる。したがって、同様に、ドーピング材料108を、成膜技術、スパッタ、又はインクジェット印刷若しくはスクリーン印刷などの印刷プロセスによって、基板に形成することができる。 1-3 illustrate an embodiment of manufacturing a solar cell 100 that includes a silicon substrate 102, a thin dielectric layer 106, and a deposited silicon layer 104. In some embodiments, the silicon substrate 102 can be cleaned, polished, planarized and / or thinned or otherwise processed prior to the formation of the thin dielectric layer 106. The thin dielectric layer 106 and the deposited silicon layer 104 can be grown by a thermal process. A layer of doping material 108 followed by a first oxide layer 110 can be deposited on the deposited silicon layer 104 by a conventional deposition process. The layer of doping material 108 can include, but is not limited to, a doping material, ie, a layer of positive doping material such as dopant 109, eg, boron, or a negative doping material such as phosphorus. The thin dielectric layer 106 and the deposited silicon layer 104 are each described as being grown by a thermal process or deposited by a conventional deposition process, but any other described or listed herein. As with the formation, deposition or growth process steps, each layer or material can be formed using any suitable process. For example, forming a chemical vapor deposition (CVD) process, low pressure CVD (LPCVD), atmospheric pressure CVD (APCVD), plasma CVD (PECVD), thermal growth, sputtering as well as any other desired technique is described. It can be used in places where Thus, similarly, the doping material 108 can be formed on the substrate by a deposition technique, sputtering, or a printing process such as ink jet printing or screen printing.
図4は、材料除去プロセスを実行し、露出したポリシリコン領域124を形成した後の、図1〜図3と同じ太陽電池100を示す。材料除去プロセスのいくつかの例としては、マスク及びエッチングプロセス、レーザアブレーションプロセス並びに他の同様の技術が挙げられる。露出したポリシリコン領域124及びドーピング材料の層108を、交差指型パターンを含む任意の所望の形状で形成することができる。マスキングプロセスが使用される場合には、既定の交差指型パターンでマスクインクを適用するためにスクリーンプリンタ又はインクジェットプリンタを使用して、プロセスを実行することができる。したがって、露出したポリシリコン領域124及びドーピング材料の層108の交差指型パターンをもたらすマスクインクを除去するために、従来の化学的ウェットエッチング技術を使用することができる。少なくとも1つの実施形態では、第1酸化物層110の部分又は全部が除去され得る。図4及び図5に示されるように、成膜されたシリコン層104及び誘電体層106の領域が除去される同じエッチング又はアブレーションプロセスで、この酸化物層110の除去を達成することができる。 FIG. 4 shows the same solar cell 100 as FIGS. 1-3 after performing a material removal process and forming an exposed polysilicon region 124. Some examples of material removal processes include mask and etch processes, laser ablation processes, and other similar techniques. The exposed polysilicon region 124 and the layer 108 of doping material can be formed in any desired shape including an interdigitated pattern. If a masking process is used, the process can be performed using a screen printer or an ink jet printer to apply the mask ink with a predetermined interdigitated pattern. Thus, conventional chemical wet etching techniques can be used to remove the mask ink that results in the interdigitated pattern of the exposed polysilicon region 124 and the layer 108 of doping material. In at least one embodiment, some or all of the first oxide layer 110 may be removed. As shown in FIGS. 4 and 5, the removal of this oxide layer 110 can be accomplished with the same etching or ablation process in which regions of the deposited silicon layer 104 and dielectric layer 106 are removed.
図5を参照すると、太陽電池100に第2エッチングプロセスを施し、その結果として露出したポリシリコン領域124にエッチングをもたらし、日射の集光を増加させるための太陽電池の裏面の第1テクスチャ化シリコン領域130及び太陽電池の前面の第2テクスチャ化シリコン領域132を形成することができる。テクスチャ化表面は、入射光を散乱させ、太陽電池の表面を反射して戻る光の量を減少させる規則的又は不規則的な形状表面を有するものとすることができる。 Referring to FIG. 5, the solar cell 100 is subjected to a second etching process, resulting in etching of the exposed polysilicon region 124, and the first textured silicon on the back surface of the solar cell to increase the concentration of solar radiation. Region 130 and a second textured silicon region 132 in front of the solar cell can be formed. The textured surface can have a regular or irregularly shaped surface that scatters incident light and reduces the amount of light reflected back from the surface of the solar cell.
図6を参照すると、太陽電池100を加熱140し、ドーピング材料109をドーピング材料の層108から成膜されたシリコン層104へ移動させることができる。同じ加熱140がまた、酸化ケイ素又は第2酸化物層112を、ドーピング材料の層108及び第1テクスチャ化シリコン領域130上に形成することができる。このプロセスの間に、第3酸化物層を、第2テクスチャ化シリコン領域132上に成長114させることができる。どちらの酸化物層112、114も、高品質の酸化物を含み得る。高品質の酸化物は、改善されたパッシベーションを提供することができる摂氏900度を超える温度での熱酸化によって典型的に成長した低い界面準位密度の酸化物である。 Referring to FIG. 6, the solar cell 100 can be heated 140 to move the doping material 109 from the doping material layer 108 to the deposited silicon layer 104. The same heating 140 can also form a silicon oxide or second oxide layer 112 on the layer 108 of doping material and the first textured silicon region 130. During this process, a third oxide layer can be grown 114 on the second textured silicon region 132. Either oxide layer 112, 114 may comprise a high quality oxide. High quality oxides are low interface state density oxides typically grown by thermal oxidation at temperatures in excess of 900 degrees Celsius that can provide improved passivation.
したがって、図7を参照すると、成膜されたシリコン層104をドーパント材料の層108からのドーピング材料109によってドーピングし、ドーピングされたポリシリコン層150を形成することができる。一実施形態では、昇温してドーピング材料の層108から成膜されたシリコン層104にドーパント109を移動させると同時に、酸化物層を成長させることによって、ドーピングされたポリシリコン層の形成が達成され得る。ドーピング材料の層108からのドーパント109を成膜されたシリコン層104にドーピングすることが、ドーピングされた結晶化ポリシリコン層又はドーピングされたポリシリコン層150を形成する。いくつかの実施形態の1つでは、ポジ型ドーピング材料が使用されるならば、ドーピングされたポリシリコン層150は、正ドーピングされたポリシリコンの層を含み得る。例示された実施形態では、シリコン基板102は、バルクN型シリコン基板を含む。いくつかの実施形態では、ネガ型ドーピング材料が使用されるならば、ドーピングされたポリシリコン層150は、負ドーピングされたポリシリコンの層を含み得る。一実施形態では、シリコン基板102は、バルクP型シリコン基板を含まなければならない。 Accordingly, referring to FIG. 7, the deposited silicon layer 104 can be doped with the doping material 109 from the layer 108 of dopant material to form a doped polysilicon layer 150. In one embodiment, the formation of a doped polysilicon layer is achieved by growing the oxide layer while simultaneously raising the temperature and transferring the dopant 109 from the layer 108 of doped material to the deposited silicon layer 104. Can be done. Doping the deposited silicon layer 104 with the dopant 109 from the layer of doping material 108 forms a doped crystallized polysilicon layer or doped polysilicon layer 150. In one of several embodiments, if a positive doping material is used, doped polysilicon layer 150 may include a layer of positively doped polysilicon. In the illustrated embodiment, the silicon substrate 102 comprises a bulk N-type silicon substrate. In some embodiments, if a negative doping material is used, doped polysilicon layer 150 may include a layer of negatively doped polysilicon. In one embodiment, the silicon substrate 102 must include a bulk P-type silicon substrate.
図8を参照すると、ドーピングされた第1ワイドバンドギャップ半導体層160が、太陽電池100の裏面上に成膜され得る。一実施形態では、ドーピングされた第1ワイドバンドギャップ半導体層160は、少なくとも10Ω・cmの抵抗を有して部分的に導電性である。同じ実施形態では、ドーピングされた第1ワイドバンドギャップ半導体層160は、1.05電子ボルト(eV)より大きいバンドギャップを有し、第1テクスチャ化シリコン領域130によって及び第2酸化物層112によって既に被覆された太陽電池の裏面上のエリアでヘテロ接合として作用し得る。ドーピングされたワイドバンドギャップ半導体の例としては、炭化ケイ素及び窒化アルミニウムガリウムが挙げられる。上記の性質及び特性を呈する任意の他のドーピングされたワイドバンドギャップ半導体材料を、同様に使用することができる。ドーピングされた第1ワイドバンドギャップ半導体層160は、ドーピングされた厚い第1ワイドバンドギャップアモルファスシリコン層で構成され得る。 Referring to FIG. 8, a doped first wide band gap semiconductor layer 160 may be deposited on the back surface of the solar cell 100. In one embodiment, the doped first wide bandgap semiconductor layer 160 is partially conductive with a resistance of at least 10 Ω · cm. In the same embodiment, the doped first wide bandgap semiconductor layer 160 has a bandgap greater than 1.05 electron volts (eV), by the first textured silicon region 130 and by the second oxide layer 112. It can act as a heterojunction in the area on the backside of the already coated solar cell. Examples of doped wide bandgap semiconductors include silicon carbide and aluminum gallium nitride. Any other doped wide bandgap semiconductor material that exhibits the above properties and characteristics can be used as well. The doped first wide bandgap semiconductor layer 160 may be composed of a thick doped first wide bandgap amorphous silicon layer.
図9を参照すると、ドーピングされた第2ワイドバンドギャップ半導体162が、太陽電池100の前面上の第2テクスチャ化シリコン領域132上に成膜され得る。一実施形態では、太陽電池100の裏面及び前面上のドーピングされたワイドバンドギャップ半導体層160、162はどちらも、ドーピングされたワイドバンドギャップネガ型半導体を含むことができる。別の実施形態では、ドーピングされた第2ワイドバンドギャップ半導体162は、ドーピングされた厚い第1ワイドバンドギャップ半導体層と比較して、相対的に薄くなり得る。したがって、いくつかの実施形態では、ドーピングされた薄い第2ワイドバンドギャップ半導体層は、ドーピングされた厚い第1ワイドバンドギャップ半導体層の10%〜30%の厚さを含むことができる。更に別の実施形態では、太陽電池の裏面及び前面上のドーピングされたワイドバンドギャップ半導体層160、162はどちらも、それぞれ、ドーピングされたワイドバンドギャップネガ型半導体又はドーピングされたワイドバンドギャップポジ型半導体を含むことができる。続いて、反射防止コーティング(ARC)170が、同じプロセスで、ドーピングされた第2ワイドバンドギャップ半導体162上に成膜され得る。別の実施形態では、反射防止コーティング170が、同じプロセスで、ドーピングされた第1ワイドバンドギャップ半導体160上に成膜され得る。いくつかの実施形態では、ARC 170は窒化ケイ素で構成され得る。 Referring to FIG. 9, a doped second wide bandgap semiconductor 162 may be deposited on the second textured silicon region 132 on the front surface of the solar cell 100. In one embodiment, both the doped wide bandgap semiconductor layers 160, 162 on the back and front surfaces of the solar cell 100 can comprise doped wide bandgap negative semiconductors. In another embodiment, the doped second wide bandgap semiconductor 162 can be relatively thin compared to the doped thick first wide bandgap semiconductor layer. Thus, in some embodiments, the doped thin second wide bandgap semiconductor layer can comprise a thickness of 10% to 30% of the doped thick first wide bandgap semiconductor layer. In yet another embodiment, the doped wide bandgap semiconductor layers 160, 162 on the back and front surfaces of the solar cell are both doped wide bandgap negative semiconductors or doped wide bandgap positive types, respectively. Semiconductors can be included. Subsequently, an anti-reflective coating (ARC) 170 may be deposited on the doped second wide band gap semiconductor 162 in the same process. In another embodiment, the anti-reflective coating 170 can be deposited on the doped first wide band gap semiconductor 160 in the same process. In some embodiments, ARC 170 may be composed of silicon nitride.
図10は、一連のコンタクト開口部180を形成するための、太陽電池100の裏面上のドーピングされた第1ワイドバンドギャップ半導体160、第2酸化物層112及びドーピング材料の層108の部分的な除去を示す。一実施形態では、除去技術を、アブレーションプロセスを使用して達成することができる。このようなアブレーションプロセスの1つは、レーザアブレーションプロセスである。別の実施形態では、除去技術を、後にエッチングプロセスが続くマスクのスクリーン印刷又はインクジェット印刷といった、任意の従来のエッチングプロセスとすることができる。 FIG. 10 illustrates a partial view of a doped first wide bandgap semiconductor 160, a second oxide layer 112, and a layer of doping material 108 on the back surface of the solar cell 100 to form a series of contact openings 180. Indicates removal. In one embodiment, the removal technique can be achieved using an ablation process. One such ablation process is a laser ablation process. In another embodiment, the removal technique can be any conventional etching process, such as screen printing or inkjet printing of a mask followed by an etching process.
図11を参照すると、第1金属グリッド又はグリッド線190が、太陽電池100の裏面上に形成され得る。第1金属グリッド線190を、コンタクト開口部180内でドーピングされたポリシリコン150に電気的に結合することができる。一実施形態では、第1金属グリッド線190を、コンタクト開口部180を介してドーピングされた第1ワイドバンドギャップ半導体160、第2酸化物層112及びドーピング材料の層108に形成し、太陽電池から電力供給される外部電気回路の正の電気端子を接続することができる。 Referring to FIG. 11, a first metal grid or grid line 190 may be formed on the back surface of the solar cell 100. The first metal grid line 190 can be electrically coupled to the doped polysilicon 150 in the contact opening 180. In one embodiment, a first metal grid line 190 is formed in the doped first wide bandgap semiconductor 160, the second oxide layer 112, and the layer of doping material 108 through the contact opening 180 and from the solar cell. The positive electrical terminal of the external electrical circuit to be powered can be connected.
図12を参照すると、第2金属グリッド又はグリッド線192が、太陽電池100の裏面上に形成され得る。第2金属グリッド線192は、第2テクスチャ化シリコン領域132に電気的に結合される。一実施形態では、第2金属グリッド線192を、太陽電池の裏面上のエリアでヘテロ接合として作用するドーピングされた第1ワイドバンドギャップ半導体160、第2酸化物層112及び第1テクスチャ化シリコン領域130に結合し、太陽電池から電力供給される外部電気回路の負の電気端子に接続することができる。いくつかの実施形態では、図11及び図12で参照される金属グリッド線の形成を、電気メッキプロセス、スクリーン印刷プロセス、インクジェットプロセス、アルミニウム金属ナノ粒子から形成される金属へのメッキ、又は任意の他のメタライゼーション若しくは金属形成プロセス工程によって、実行することができる。 Referring to FIG. 12, a second metal grid or grid line 192 may be formed on the back surface of the solar cell 100. Second metal grid line 192 is electrically coupled to second textured silicon region 132. In one embodiment, the second metal grid line 192 is doped with a first doped wide bandgap semiconductor 160, a second oxide layer 112, and a first textured silicon region that act as a heterojunction in an area on the back surface of the solar cell. 130 and can be connected to the negative electrical terminal of an external electrical circuit powered by the solar cell. In some embodiments, the formation of the metal grid lines referenced in FIGS. 11 and 12 can be performed by electroplating processes, screen printing processes, ink jet processes, plating on metals formed from aluminum metal nanoparticles, or any It can be performed by other metallization or metal forming process steps.
図13〜図18は、太陽電池200を製造する別の実施形態を示す。以下で別段の指定がない限り、図13〜図18で構成要素を表すために使用される数字の表示は、表示数を100増加させた以外は、上の図1〜図12で構成要素又は特徴を表すために使用された数字の表示と同様である。 13 to 18 show another embodiment for manufacturing the solar cell 200. Unless otherwise specified below, the numerical displays used to represent components in FIGS. 13-18 are the same as those shown in FIGS. 1-12 above, except that the number displayed is increased by 100. It is similar to the display of numbers used to represent features.
図13〜図14を参照すると、太陽電池200を製造するための別の実施形態は、シリコン基板202上に第1酸化物層210、薄い誘電体層206、ドーピングされたポリシリコン層250を形成することを含み得る。シリコン基板202を、前述と同様に、薄い誘電体層206の形成前に、洗浄、研磨、平坦化及び/又は薄膜化するか、ないしは別の方法で処理することができる。第1酸化物層210、誘電体層206及びドーピングされたポリシリコン層250を、熱プロセスによって成長させることができる。一実施形態では、酸素化環境でシリコン基板202を加熱することによって、太陽電池の裏面上に酸化ケイ素層又は酸化物層210を成長させることによって、ドーピングされたシリコン層を結晶化して、ドーピングされたポリシリコン層250を形成する。別の実施形態では、誘電体層206上にドーピングされたポリシリコン層250を成長させることは、正ドーピングされたポリシリコンを成長させることを含み、正ドーピングされたポリシリコンは、ホウ素のドーパントなどのドーピング材料209で構成され得る。別の実施形態では、負ドーピングされたポリシリコンを使用することができる。薄い誘電体層206及びドーピングされたポリシリコン層250は、それぞれ、熱プロセスによって成長し又は従来の成膜プロセスにより成膜されると記載されるが、前述したように、ここで説明又は列挙される任意の他の形成、成膜又は成長プロセス工程と同様に、それぞれの層又は物質を、任意の適切なプロセスを使用して形成することができる。 Referring to FIGS. 13-14, another embodiment for manufacturing a solar cell 200 forms a first oxide layer 210, a thin dielectric layer 206, a doped polysilicon layer 250 on a silicon substrate 202. Can include. The silicon substrate 202 can be cleaned, polished, planarized and / or thinned or otherwise processed prior to the formation of the thin dielectric layer 206, as described above. The first oxide layer 210, the dielectric layer 206, and the doped polysilicon layer 250 can be grown by a thermal process. In one embodiment, the doped silicon layer is crystallized and doped by growing a silicon oxide layer or oxide layer 210 on the back surface of the solar cell by heating the silicon substrate 202 in an oxygenated environment. A polysilicon layer 250 is formed. In another embodiment, growing the doped polysilicon layer 250 on the dielectric layer 206 includes growing a positively doped polysilicon, such as a boron dopant or the like. Of the doping material 209. In another embodiment, negatively doped polysilicon can be used. The thin dielectric layer 206 and the doped polysilicon layer 250 are each described as being grown by a thermal process or deposited by a conventional deposition process, but as described above, are described or listed herein. As with any other formation, deposition or growth process step, each layer or material can be formed using any suitable process.
太陽電池200を、第1酸化物層210、ドーピングされたポリシリコン層250及び誘電体層206を部分的に除去することによって更に処理し、従来のマスキング及びエッチングプロセスを使用して交差指型パターンによって、シリコン基板の露出した領域220を表出させることができる。従来のマスキング及びエッチングプロセスを使用する場合には、アブレーションプロセスを使用することができる。アブレーションプロセスを使用するならば、第1酸化物層210は、図14に示されるように、ドーピングされたポリシリコン層250上に部分的に無傷で残され得る。別の実施形態では、エッチングプロセスと結合されたスクリーン印刷又はインクジェット印刷技術を使用することができる。このような実施形態では、第1酸化物層210は、ドーピングされたポリシリコン層250からエッチング除去され得る。 The solar cell 200 is further processed by partially removing the first oxide layer 210, the doped polysilicon layer 250, and the dielectric layer 206, and using an interdigitated pattern using conventional masking and etching processes. Thus, the exposed region 220 of the silicon substrate can be exposed. If conventional masking and etching processes are used, an ablation process can be used. If an ablation process is used, the first oxide layer 210 may be left partially intact on the doped polysilicon layer 250, as shown in FIG. In another embodiment, screen printing or inkjet printing techniques combined with an etching process can be used. In such embodiments, the first oxide layer 210 can be etched away from the doped polysilicon layer 250.
図15を参照すると、露出したシリコン基板220、及び太陽電池200の前面上の露出した領域を同時にエッチングして、日射の集光を増加させるための第1テクスチャ化シリコン表面230及び第2テクスチャ化シリコン表面232を形成することができる。 Referring to FIG. 15, a first textured silicon surface 230 and a second texturing for simultaneously etching the exposed silicon substrate 220 and the exposed area on the front surface of the solar cell 200 to increase the concentration of solar radiation. A silicon surface 232 can be formed.
図16を参照すると、裏面に第2酸化物層212及び太陽電池200の前面に第3酸化物層214を形成しながら、太陽電池200を摂氏900度を超える温度まで加熱240することができる。別の実施形態では、酸化物層212、214はどちらも、前述したように、高品質の酸化物を含むことができる。 Referring to FIG. 16, the solar cell 200 can be heated 240 to a temperature exceeding 900 degrees Celsius while the second oxide layer 212 is formed on the back surface and the third oxide layer 214 is formed on the front surface of the solar cell 200. In another embodiment, both oxide layers 212, 214 can include high quality oxide, as described above.
図17を参照すると、ドーピングされた第1ワイドバンドギャップ半導体層260が、太陽電池の裏面及び前面上に同時に成膜され得る。ドーピングされた第1ワイドバンドギャップ半導体層260は、10Ω・cmより大きい抵抗を有して部分的に導電性を示し得る。ドーピングされた第1ワイドバンドギャップ半導体層260はまた、1.05eVより大きいバンドギャップを有し得る。加えて、第1ワイドバンドギャップ半導体層は、第1テクスチャ化シリコン領域230及び第2酸化物層212を覆う太陽電池の裏面のエリアでヘテロ接合として作用することができる。 Referring to FIG. 17, a doped first wide band gap semiconductor layer 260 may be simultaneously formed on the back surface and the front surface of the solar cell. The doped first wide bandgap semiconductor layer 260 may be partially conductive with a resistance greater than 10 Ω · cm. The doped first wide band gap semiconductor layer 260 may also have a band gap greater than 1.05 eV. In addition, the first wide band gap semiconductor layer can act as a heterojunction in the area of the back surface of the solar cell that covers the first textured silicon region 230 and the second oxide layer 212.
ドーピングされた第1ワイドバンドギャップ半導体層260は、ドーピングされた第2ワイドバンドギャップ半導体層262より10%から30%厚くなり得る。他の実施態様では、厚さを、本明細書に記載された技術から逸脱することなく、10%未満又は30%を超えて変化させることができる。ドーピングされたワイドバンドギャップ半導体層260、262をどちらも、正ドーピングされた半導体とすることができる。尚、異なる基板及びポリシリコンドープ極性を有する他の実施形態では、負ドーピングされたワイドバンドギャップ半導体層を同様に使用することができる。続いて、反射防止コーティング(ARC)270が、ドーピングされた第2ワイドバンドギャップ半導体262上に成膜され得る。一実施形態では、反射防止コーティング270は、窒化ケイ素で構成され得る。いくつかの実施形態では、ARCは、ドーピングされた第1ワイドバンドギャップ半導体層260上に同じく成膜され得る。 The doped first wide bandgap semiconductor layer 260 may be 10% to 30% thicker than the doped second wide bandgap semiconductor layer 262. In other embodiments, the thickness can be varied by less than 10% or more than 30% without departing from the techniques described herein. Both doped wide bandgap semiconductor layers 260, 262 can be positively doped semiconductors. It should be noted that in other embodiments having different substrates and polysilicon doped polarities, negatively doped wide bandgap semiconductor layers can be used as well. Subsequently, an anti-reflective coating (ARC) 270 may be deposited on the doped second wide band gap semiconductor 262. In one embodiment, the antireflective coating 270 can be comprised of silicon nitride. In some embodiments, the ARC can also be deposited on the doped first wide bandgap semiconductor layer 260.
図18を参照すると、ドーピングされた第1ワイドバンドギャップ半導体層260及び第2酸化物層212を、ドーピングされたポリシリコン層250上で部分的に除去し、図10〜図12を参照して前述したものと同様の一連のコンタクト開口部を、同様の成形技術で形成することができる。続いて、第1金属グリッド線290を、太陽電池200の裏面上に形成することができ、第1金属グリッド線290を、コンタクト開口部内でドーピングされたポリシリコン250に電気的に結合することができる。第2金属グリッド線292を太陽電池200の裏面上に形成することができ、第2金属グリッド線292を第1テクスチャ化シリコン領域又はN型エミッタ領域230に電気的に結合する。一実施形態では、第1及び第2金属グリッド線の両方を、同時に形成することができる。次に、追加的なコンタクトが、太陽電池200を組み込んだエネルギーシステムの他の構成要素によって、第1及び第2金属グリッド線290、292になされ得る。 Referring to FIG. 18, the doped first wide bandgap semiconductor layer 260 and the second oxide layer 212 are partially removed on the doped polysilicon layer 250, referring to FIGS. A series of contact openings similar to those described above can be formed with similar molding techniques. Subsequently, a first metal grid line 290 can be formed on the back surface of the solar cell 200, and the first metal grid line 290 can be electrically coupled to the doped polysilicon 250 within the contact opening. it can. A second metal grid line 292 may be formed on the back surface of the solar cell 200, and the second metal grid line 292 is electrically coupled to the first textured silicon region or N-type emitter region 230. In one embodiment, both the first and second metal grid lines can be formed simultaneously. Next, additional contacts can be made to the first and second metal grid lines 290, 292 by other components of the energy system incorporating the solar cell 200.
少なくとも1つの例示的実施形態が、上述の発明を実施するための形態で提示されてきたが、莫大な数の変形例が存在することを認識するべきである。本明細書に記載される例示的実施形態は、特許請求される主題の範囲、適用性、又は構成を限定する意図が全くないこともまた、認識するべきである。むしろ、上述の発明を実施するための形態は、当業者に、説明される実施形態を実践するための簡便な指針を提供するものである。本特許出願が出願される時点での、既知の等価物、及び予見可能な等価物を含む、特許請求の範囲によって規定される範囲から逸脱することなく、諸要素の機能及び配置に、様々な変更が実施可能であることを理解するべきである。
(項目1)
シリコン基板を含む太陽電池を製造する方法であって、シリコン基板が通常動作時に太陽に面する前面及び上記前面と反対の裏面を有し、
上記方法は、
上記裏面上に薄い誘電体層及び上記薄い誘電体層上に成膜されたシリコン層を有するシリコン基板を準備することと、
上記成膜されたシリコン層上にドーピング材料の層を形成することと、
上記ドーピング材料の層上に酸化物層を形成することと、
上記酸化物層、上記ドーピング材料の層及び上記成膜されたシリコン層を交差指型パターンに部分的に除去することと、
昇温して上記ドーピング材料の層から上記成膜されたシリコン層にドーパントを移動させると同時に、酸化物層を成長させることと、
ドーピングされた結晶化ポリシリコン層を形成するために、上記成膜されたシリコン層に上記ドーピング材料の層からのドーパントをドーピングすることと、
上記太陽電池の上記裏面上に、ドーピングされたワイドバンドギャップ半導体及び反射防止コーティングを成膜することと、
上記太陽電池の上記前面上に、ドーピングされたワイドバンドギャップ半導体及び反射防止コーティングを成膜することとを含む方法。
(項目2)
上記シリコン基板を準備することが、N型バルクシリコンのシリコン基板を準備することを含む、項目1に記載の方法。
(項目3)
上記シリコン基板を準備することが、P型バルクシリコンのシリコン基板を提供することを含む、項目1に記載の方法。
(項目4)
上記成膜されたシリコン層上にドーピング材料の層を形成することが、上記成膜されたシリコン層上にポジ型ドーピング材料の層を形成することを含む、項目1に記載の方法。
(項目5)
上記成膜されたシリコン層上にドーピング材料の層を形成することが、上記成膜されたシリコン層上にネガ型ドーピング材料の層を形成することを含む、項目1に記載の方法。
(項目6)
上記ドーピングされたワイドバンドギャップ半導体を成膜することが、ドーピングされたワイドバンドギャップアモルファスシリコンを成膜することを含む、項目1に記載の方法。
(項目7)
上記ドーピングされたワイドバンドギャップ半導体を成膜することが、1.05電子ボルトより大きいバンドギャップを有する半導体を成膜することを含む、項目1に記載の方法。
(項目8)
上記酸化物層、上記ドーピング材料の層及び上記成膜されたシリコン層を交差指型パターンに部分的に除去することが、上記酸化物層、上記ドーピング材料の層及び上記成膜されたシリコン層を除去するためにエッチングプロセスを使用することを含む、項目1に記載の方法。
(項目9)
上記酸化物層、上記ドーピング材料の層及び上記成膜されたシリコン層を上記交差指型パターンに部分的に除去することが、上記酸化物層、上記ドーピング材料の層及び上記成膜されたシリコン層を除去するためにアブレーションプロセスを使用することを含む、項目1に記載の方法。
(項目10)
上記太陽電池の上記前面上に反射防止コーティングを成膜することが、窒化ケイ素を成膜することを含む、項目1に記載の方法。
(項目11)
シリコン基板を備える太陽電池を製造する方法であって、上記シリコン基板が、通常動作時に太陽に面する前面及び上記前面と反対の裏面を有し、
上記方法は、
上記裏面上に薄い誘電体層を及び上記薄い誘電体層上にドーピングされたシリコン層を有するシリコン基板を準備することと、
上記ドーピングされたシリコン層上に酸化物層を形成することと、
上記酸化物層及び上記ドーピングされたシリコン層を交差指型パターンに部分的に除去することと、
テクスチャ化シリコン領域を形成するために、露出した上記シリコン基板をエッチングすることと、
酸素が供給される環境で上記シリコン基板を加熱することによって、上記太陽電池の上記裏面上に酸化ケイ素層を成長させることであって、上記ドーピングされたシリコン層を結晶化して、ドーピングされたポリシリコン層を形成することと、
上記太陽電池の上記前面及び上記裏面上に、ドーピングされたワイドバンドギャップアモルファスシリコン及び反射防止コーティングを同時に成膜することと、
一連のコンタクト開口部を形成するために、上記反射防止コーティング、上記ドーピングされたワイドバンドギャップアモルファスシリコン及び上記酸化物層を部分的に除去することと、
上記ドーピングされたポリシリコンに電気的に結合される第1金属グリッド、及び、上記太陽電池の上記裏面の上記交差指型パターンの一部分に電気的に結合される第2金属グリッドを同時に形成することと、を含む、方法。
(項目12)
上記ドーピングされたポリシリコン層が、負ドーピングされたポリシリコンの層を含む、項目11に記載の方法。
(項目13)
上記ドーピングされたポリシリコン層が、正ドーピングされたポリシリコンの層を含む、項目11に記載の方法。
(項目14)
上記太陽電池の上記前面及び裏面上に反射防止コーティングを成膜することが、上記太陽電池の上記裏面及び前面に窒化ケイ素を成膜することを含む、項目11に記載の方法。
(項目15)
シリコン基板を備える太陽電池を製造する方法であって、上記シリコン基板が、通常動作時に太陽に面する前面及び上記前面と反対の裏面を有し、
上記方法は、
上記裏面に薄い誘電体層を及び上記薄い誘電体層上にドーピングされたシリコン層を有するシリコン基板を準備することと、
上記ドーピングされたシリコン層上に酸化物層を形成することと、
上記酸化物層及び上記ドーピングされたシリコン層を交差指型パターンに部分的に除去することと、
テクスチャ化シリコン領域を形成するために、露出した上記シリコン基板をエッチングすることと、
酸素が供給される環境で上記シリコン基板を加熱することによって、上記太陽電池の上記裏面上に酸化ケイ素層を成長させることであって、上記シリコン層を結晶化して、ドーピングされたポリシリコン層を形成することと、
上記太陽電池の上記裏面上にドーピングされたワイドバンドギャップアモルファスシリコン及び反射防止コーティングを成膜することと、
上記太陽電池の上記前面上にドーピングされたワイドバンドギャップアモルファスシリコン及び反射防止コーティングを成膜することと、を含む方法。
(項目16)
上記ドーピングされたポリシリコン層が、リンを含む、項目15に記載の方法。
(項目17)
上記ドーピングされたポリシリコン層が、ホウ素を含む、項目15に記載の方法。
(項目18)
シリコン基板を備える太陽電池を製造する方法であって、上記シリコン基板が、正常動作時に太陽に面する前面及び上記前面と反対の裏面を有し、
上記方法は、
上記裏面上に薄い誘電体層を及び上記薄い誘電体層上にドーピングされたシリコン層を有するシリコン基板を準備することと、
上記ドーピングされたシリコン層上に酸化物層を形成することと、
上記酸化物層及び上記ドーピングされたシリコン層を交差指型パターンに部分的に除去することと、
酸素が供給される環境で上記シリコン基板を加熱することによって、上記太陽電池の上記裏面上に酸化ケイ素層を成長させることであって、上記シリコン層を結晶化して、ドーピングされたポリシリコン層を形成することと、
上記太陽電池の上記裏面上にドーピングされたワイドバンドギャップ半導体を成膜することと、
上記太陽電池の上記前面上にドーピングされたワイドバンドギャップ半導体及び反射防止コーティングを成膜することと、を含む方法。
(項目19)
上記シリコン基板を準備することが、N型バルクシリコンのシリコン基板を準備することを含む、項目18に記載の方法。
(項目20)
上記シリコン基板を準備することが、P型バルクシリコンのシリコン基板を準備することを含む、項目18に記載の方法。
While at least one exemplary embodiment has been presented in the detailed description above, it should be appreciated that a vast number of variations exist. It should also be recognized that the exemplary embodiments described herein are not intended to limit the scope, applicability, or configuration of the claimed subject matter. Rather, the above-described modes for carrying out the invention provide those skilled in the art with simple guidelines for practicing the described embodiments. There are various functions and arrangements of elements without departing from the scope defined by the claims, including known equivalents and foreseeable equivalents, as of the filing of this patent application. It should be understood that changes can be made.
(Item 1)
A method of manufacturing a solar cell including a silicon substrate, the silicon substrate having a front surface facing the sun during normal operation and a back surface opposite to the front surface,
The above method
Providing a silicon substrate having a thin dielectric layer on the back surface and a silicon layer deposited on the thin dielectric layer;
Forming a layer of doping material on the deposited silicon layer;
Forming an oxide layer on the layer of doping material;
Partially removing the oxide layer, the layer of doping material, and the deposited silicon layer into an interdigitated pattern;
Growing the oxide layer at the same time as raising the temperature to transfer the dopant from the layer of doping material to the deposited silicon layer;
Doping the deposited silicon layer with a dopant from the layer of doping material to form a doped crystallized polysilicon layer;
Depositing a doped wide bandgap semiconductor and an antireflective coating on the back surface of the solar cell;
Depositing a doped wide bandgap semiconductor and an anti-reflective coating on the front surface of the solar cell.
(Item 2)
The method of item 1, wherein preparing the silicon substrate comprises preparing a silicon substrate of N-type bulk silicon.
(Item 3)
The method of item 1, wherein providing the silicon substrate comprises providing a silicon substrate of P-type bulk silicon.
(Item 4)
2. The method of item 1, wherein forming a layer of doping material on the deposited silicon layer comprises forming a layer of positive doping material on the deposited silicon layer.
(Item 5)
The method of item 1, wherein forming the layer of doping material on the deposited silicon layer comprises forming a layer of negative doping material on the deposited silicon layer.
(Item 6)
The method of item 1, wherein depositing the doped wide bandgap semiconductor comprises depositing a doped wide bandgap amorphous silicon.
(Item 7)
The method of item 1, wherein depositing the doped wide bandgap semiconductor comprises depositing a semiconductor having a bandgap greater than 1.05 electron volts.
(Item 8)
The oxide layer, the doping material layer, and the deposited silicon layer may be partially removed in an interdigitated pattern to remove the oxide layer, the doping material layer, and the deposited silicon layer. 2. The method of item 1, comprising using an etching process to remove.
(Item 9)
Removing the oxide layer, the layer of doping material, and the deposited silicon layer partially into the interdigitated pattern may include removing the oxide layer, the layer of doping material, and the deposited silicon. The method of item 1, comprising using an ablation process to remove the layer.
(Item 10)
The method of item 1, wherein depositing an anti-reflective coating on the front surface of the solar cell comprises depositing silicon nitride.
(Item 11)
A method of manufacturing a solar cell comprising a silicon substrate, wherein the silicon substrate has a front surface facing the sun during normal operation and a back surface opposite to the front surface,
The above method
Providing a silicon substrate having a thin dielectric layer on the back surface and a doped silicon layer on the thin dielectric layer;
Forming an oxide layer on the doped silicon layer;
Partially removing the oxide layer and the doped silicon layer into an interdigitated pattern;
Etching the exposed silicon substrate to form a textured silicon region;
The silicon substrate is heated in an environment supplied with oxygen to grow a silicon oxide layer on the back surface of the solar cell, wherein the doped silicon layer is crystallized to form a doped polycrystal. Forming a silicon layer;
Simultaneously depositing a doped wide bandgap amorphous silicon and an anti-reflective coating on the front and back surfaces of the solar cell;
Partially removing the antireflective coating, the doped wide bandgap amorphous silicon, and the oxide layer to form a series of contact openings;
Forming simultaneously a first metal grid electrically coupled to the doped polysilicon and a second metal grid electrically coupled to a portion of the interdigitated pattern on the back surface of the solar cell; And a method comprising:
(Item 12)
Item 12. The method of item 11, wherein the doped polysilicon layer comprises a layer of negatively doped polysilicon.
(Item 13)
Item 12. The method of item 11, wherein the doped polysilicon layer comprises a layer of positively doped polysilicon.
(Item 14)
12. The method of item 11, wherein depositing an anti-reflective coating on the front and back surfaces of the solar cell comprises depositing silicon nitride on the back and front surfaces of the solar cell.
(Item 15)
A method of manufacturing a solar cell comprising a silicon substrate, wherein the silicon substrate has a front surface facing the sun during normal operation and a back surface opposite to the front surface,
The above method
Providing a silicon substrate having a thin dielectric layer on the back surface and a silicon layer doped on the thin dielectric layer;
Forming an oxide layer on the doped silicon layer;
Partially removing the oxide layer and the doped silicon layer into an interdigitated pattern;
Etching the exposed silicon substrate to form a textured silicon region;
The silicon substrate is heated in an environment supplied with oxygen to grow a silicon oxide layer on the back surface of the solar cell, and the silicon layer is crystallized to form a doped polysilicon layer. Forming,
Depositing a doped wide bandgap amorphous silicon and antireflective coating on the back surface of the solar cell;
Depositing a doped wide bandgap amorphous silicon and antireflective coating on the front surface of the solar cell.
(Item 16)
16. The method of item 15, wherein the doped polysilicon layer comprises phosphorus.
(Item 17)
16. A method according to item 15, wherein the doped polysilicon layer comprises boron.
(Item 18)
A method of manufacturing a solar cell comprising a silicon substrate, wherein the silicon substrate has a front surface facing the sun during normal operation and a back surface opposite to the front surface,
The above method
Providing a silicon substrate having a thin dielectric layer on the back surface and a doped silicon layer on the thin dielectric layer;
Forming an oxide layer on the doped silicon layer;
Partially removing the oxide layer and the doped silicon layer into an interdigitated pattern;
The silicon substrate is heated in an environment supplied with oxygen to grow a silicon oxide layer on the back surface of the solar cell, and the silicon layer is crystallized to form a doped polysilicon layer. Forming,
Depositing a doped wide band gap semiconductor on the back surface of the solar cell;
Depositing a doped wide bandgap semiconductor and an anti-reflective coating on the front surface of the solar cell.
(Item 19)
19. The method of item 18, wherein preparing the silicon substrate comprises preparing an N-type bulk silicon silicon substrate.
(Item 20)
19. The method of item 18, wherein preparing the silicon substrate comprises preparing a silicon substrate of P-type bulk silicon.
Claims (20)
シリコン基板と、 A silicon substrate;
前記シリコン基板の表面上に配置された第1エミッタ領域であって、第1の導電型のドーピングされたワイドバンドギャップ半導体の層を有する、第1エミッタ領域と、 A first emitter region disposed on a surface of the silicon substrate, the first emitter region comprising a doped wide bandgap semiconductor layer of a first conductivity type;
前記シリコン基板の前記表面上に配置された第2エミッタ領域であって、薄い誘電体層上に配置された第2の導電型のドーピングされた結晶シリコン層を有する、第2エミッタ領域と、 A second emitter region disposed on the surface of the silicon substrate, the second emitter region having a doped crystalline silicon layer of a second conductivity type disposed on a thin dielectric layer;
前記第1エミッタ領域および前記第2エミッタ領域上にそれぞれ配置され、前記第1エミッタ領域および前記第2エミッタ領域にそれぞれ電気的に接続された第1及び第2コンタクトと、を備える First and second contacts disposed on the first emitter region and the second emitter region, respectively, and electrically connected to the first emitter region and the second emitter region, respectively.
太陽電池。 Solar cell.
請求項1に記載の太陽電池。 The solar cell according to claim 1.
前記材料層は、前記第2の導電型のドーパントを含む The material layer includes the dopant of the second conductivity type.
請求項2に記載の太陽電池。 The solar cell according to claim 2.
請求項3に記載の太陽電池。 The solar cell according to claim 3.
請求項3に記載の太陽電池。 The solar cell according to claim 3.
請求項1から5のいずれか一項に記載の太陽電池。 The solar cell according to any one of claims 1 to 5.
請求項1から6のいずれか一項に記載の太陽電池。 The solar cell according to any one of claims 1 to 6.
請求項1から7のいずれか一項に記載の太陽電池。 The solar cell according to any one of claims 1 to 7.
請求項8に記載の太陽電池。 The solar cell according to claim 8.
請求項1から9のいずれか一項に記載の太陽電池。 The solar cell according to any one of claims 1 to 9.
請求項10に記載の太陽電池。 The solar cell according to claim 10.
請求項1から11のいずれか一項に記載の太陽電池。 The solar cell according to any one of claims 1 to 11.
請求項1から12のいずれか一項に記載の太陽電池。 The solar cell according to any one of claims 1 to 12.
請求項1から13のいずれか一項に記載の太陽電池。 The solar cell according to any one of claims 1 to 13.
結晶シリコン基板と、 A crystalline silicon substrate;
前記結晶シリコン基板の表面上に配置された第1エミッタ領域であって、前記第1エミッタ領域は、ドーピングされたネガ型のワイドバンドギャップ半導体の層を有し、前記ドーピングされたネガ型のワイドバンドギャップ半導体は、1.05電子ボルト(eV)より大きいバンドギャップを有し、10Ω・cmより大きい抵抗を有する、第1エミッタ領域と、 A first emitter region disposed on a surface of the crystalline silicon substrate, the first emitter region having a layer of a doped negative wide bandgap semiconductor, the doped negative wide A first emitter region having a band gap greater than 1.05 electron volts (eV) and a resistance greater than 10 Ω · cm;
前記結晶シリコン基板の前記表面上に配置された第2エミッタ領域であって、前記第2エミッタ領域は、薄い誘電体層上に配置されたドーピングされたポジ型の結晶シリコン層を有し、前記ドーピングされたネガ型のワイドバンドギャップ半導体の前記層はさらに、前記第2エミッタ領域の一部の上方に延在する、第2エミッタ領域と、 A second emitter region disposed on the surface of the crystalline silicon substrate, the second emitter region comprising a doped positive crystalline silicon layer disposed on a thin dielectric layer; The layer of doped negative wide bandgap semiconductor further includes a second emitter region extending above a portion of the second emitter region;
前記第1エミッタ領域および前記第2エミッタ領域上にそれぞれ配置され、前記第1エミッタ領域および前記第2エミッタ領域にそれぞれ電気的に接続された第1及び第2コンタクトと、を備える First and second contacts disposed on the first emitter region and the second emitter region, respectively, and electrically connected to the first emitter region and the second emitter region, respectively.
太陽電池。 Solar cell.
請求項15に記載の太陽電池。 The solar cell according to claim 15.
請求項15または16に記載の太陽電池。 The solar cell according to claim 15 or 16.
結晶シリコン基板と、 A crystalline silicon substrate;
前記結晶シリコン基板の表面上に配置された第1エミッタ領域であって、前記第1エミッタ領域は、ドーピングされたポジ型のワイドバンドギャップ半導体の層を有し、前記ドーピングされたポジ型のワイドバンドギャップ半導体は、1.05電子ボルト(eV)より大きいバンドギャップを有し、10Ω・cmより大きい抵抗を有する、第1エミッタ領域と、 A first emitter region disposed on a surface of the crystalline silicon substrate, the first emitter region comprising a doped positive wide bandgap semiconductor layer, the doped positive wide A first emitter region having a band gap greater than 1.05 electron volts (eV) and a resistance greater than 10 Ω · cm;
前記結晶シリコン基板の前記表面上に配置された第2エミッタ領域であって、前記第2エミッタ領域は、薄い誘電体層上に配置されたドーピングされたネガ型の結晶シリコン層を有し、前記ドーピングされたポジ型のワイドバンドギャップ半導体の前記層はさらに、前記第2エミッタ領域の一部の上方に延在する、第2エミッタ領域と、 A second emitter region disposed on the surface of the crystalline silicon substrate, the second emitter region having a doped negative crystalline silicon layer disposed on a thin dielectric layer; The layer of doped positive-type wide bandgap semiconductor further includes a second emitter region extending above a portion of the second emitter region;
前記第1エミッタ領域および前記第2エミッタ領域上にそれぞれ配置され、前記第1エミッタ領域および前記第2エミッタ領域にそれぞれ電気的に接続された第1及び第2コンタクトと、を備える First and second contacts disposed on the first emitter region and the second emitter region, respectively, and electrically connected to the first emitter region and the second emitter region, respectively.
太陽電池。 Solar cell.
請求項18に記載の太陽電池。 The solar cell according to claim 18.
請求項18または19に記載の太陽電池。 The solar cell according to claim 18 or 19.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/333,904 | 2011-12-21 | ||
US13/333,904 US8597970B2 (en) | 2011-12-21 | 2011-12-21 | Hybrid polysilicon heterojunction back contact cell |
US13/333,908 | 2011-12-21 | ||
US13/333,908 US8679889B2 (en) | 2011-12-21 | 2011-12-21 | Hybrid polysilicon heterojunction back contact cell |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014548850A Division JP6208682B2 (en) | 2011-12-21 | 2012-12-19 | Hybrid polysilicon heterojunction back contact battery |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018180765A Division JP6701295B2 (en) | 2011-12-21 | 2018-09-26 | Method of manufacturing solar cell |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017228796A JP2017228796A (en) | 2017-12-28 |
JP6411604B2 true JP6411604B2 (en) | 2018-10-24 |
Family
ID=48669465
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014548850A Active JP6208682B2 (en) | 2011-12-21 | 2012-12-19 | Hybrid polysilicon heterojunction back contact battery |
JP2017171897A Active JP6411604B2 (en) | 2011-12-21 | 2017-09-07 | Solar cell |
JP2018180765A Active JP6701295B2 (en) | 2011-12-21 | 2018-09-26 | Method of manufacturing solar cell |
JP2020081590A Active JP7120514B2 (en) | 2011-12-21 | 2020-05-01 | solar cell |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014548850A Active JP6208682B2 (en) | 2011-12-21 | 2012-12-19 | Hybrid polysilicon heterojunction back contact battery |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018180765A Active JP6701295B2 (en) | 2011-12-21 | 2018-09-26 | Method of manufacturing solar cell |
JP2020081590A Active JP7120514B2 (en) | 2011-12-21 | 2020-05-01 | solar cell |
Country Status (7)
Country | Link |
---|---|
JP (4) | JP6208682B2 (en) |
KR (3) | KR101991791B1 (en) |
CN (2) | CN104011881B (en) |
AU (4) | AU2012358982B2 (en) |
DE (1) | DE112012005381T5 (en) |
TW (2) | TWI685984B (en) |
WO (1) | WO2013096500A1 (en) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9054255B2 (en) | 2012-03-23 | 2015-06-09 | Sunpower Corporation | Solar cell having an emitter region with wide bandgap semiconductor material |
CN103594541B (en) * | 2013-10-12 | 2017-01-04 | 南昌大学 | Polycrystalline silicon/monocrystalline silicon heterojunction structure for solaode and preparation method thereof |
US9196758B2 (en) | 2013-12-20 | 2015-11-24 | Sunpower Corporation | Solar cell emitter region fabrication with differentiated p-type and n-type region architectures |
WO2015122242A1 (en) * | 2014-02-13 | 2015-08-20 | シャープ株式会社 | Back-junction photoelectric conversion element and solar photovoltaic power generation system |
US9837576B2 (en) * | 2014-09-19 | 2017-12-05 | Sunpower Corporation | Solar cell emitter region fabrication with differentiated P-type and N-type architectures and incorporating dotted diffusion |
US9520507B2 (en) * | 2014-12-22 | 2016-12-13 | Sunpower Corporation | Solar cells with improved lifetime, passivation and/or efficiency |
US9997652B2 (en) | 2015-03-23 | 2018-06-12 | Sunpower Corporation | Deposition approaches for emitter layers of solar cells |
US11355657B2 (en) | 2015-03-27 | 2022-06-07 | Sunpower Corporation | Metallization of solar cells with differentiated p-type and n-type region architectures |
US9525083B2 (en) * | 2015-03-27 | 2016-12-20 | Sunpower Corporation | Solar cell emitter region fabrication with differentiated P-type and N-type architectures and incorporating a multi-purpose passivation and contact layer |
US20160284917A1 (en) * | 2015-03-27 | 2016-09-29 | Seung Bum Rim | Passivation Layer for Solar Cells |
FR3037721B1 (en) * | 2015-06-19 | 2019-07-19 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | PROCESS FOR PRODUCING A PHOTOVOLTAIC CELL WITH HETEROJUNCTION AND PHOTOVOLTAIC CELL THUS OBTAINED |
JP6785775B2 (en) * | 2015-09-14 | 2020-11-18 | シャープ株式会社 | Photoelectric conversion element, solar cell module equipped with it, and photovoltaic power generation system |
US9502601B1 (en) * | 2016-04-01 | 2016-11-22 | Sunpower Corporation | Metallization of solar cells with differentiated P-type and N-type region architectures |
CN107611183B (en) * | 2016-06-30 | 2020-06-19 | 比亚迪股份有限公司 | Cell, cell matrix, solar cell and cell preparation method |
US11233162B2 (en) * | 2017-03-31 | 2022-01-25 | The Boeing Company | Method of processing inconsistencies in solar cell devices and devices formed thereby |
CN111108609A (en) * | 2017-09-22 | 2020-05-05 | 荷兰应用自然科学研究组织Tno | Interdigitated back contact solar cell with p-type conductivity |
CN109308470B (en) * | 2018-09-28 | 2021-01-01 | 武汉华星光电技术有限公司 | Fingerprint sensing device and manufacturing method thereof |
CN111834470A (en) * | 2019-03-26 | 2020-10-27 | 福建金石能源有限公司 | A back-contact heterojunction cell with cross-mesh electrical contacts and a method for manufacturing the same |
EP3770975B1 (en) | 2019-07-26 | 2021-11-24 | Meyer Burger (Germany) GmbH | Photovoltaic device and method for manufacturing the same |
CN113284794B (en) * | 2021-02-25 | 2023-03-24 | 宁夏隆基乐叶科技有限公司 | Doping method of silicon substrate, solar cell and manufacturing method of solar cell |
CN115548155A (en) | 2021-06-30 | 2022-12-30 | 晶科绿能(上海)管理有限公司 | Solar cells and photovoltaic modules |
CN114744056B (en) * | 2022-04-01 | 2024-11-12 | 西安隆基乐叶光伏科技有限公司 | Solar cell and processing method thereof |
CN114823973A (en) * | 2022-04-20 | 2022-07-29 | 通威太阳能(眉山)有限公司 | P-type back contact solar cell and preparation method thereof |
CN114792743B (en) * | 2022-05-05 | 2024-07-05 | 通威太阳能(成都)有限公司 | Solar cell, preparation method thereof and photovoltaic system |
CN115312633B (en) | 2022-10-11 | 2023-02-17 | 金阳(泉州)新能源科技有限公司 | Mask-layer-free combined passivation back contact battery and preparation method thereof |
CN116093176B (en) * | 2023-03-31 | 2023-06-23 | 福建金石能源有限公司 | A kind of back contact battery with isolation groove specially arranged and preparation method thereof |
CN117673207B (en) * | 2024-02-01 | 2024-05-14 | 通威太阳能(眉山)有限公司 | A method for preparing a solar cell, a solar cell and a photovoltaic module |
CN117810310B (en) * | 2024-02-29 | 2024-06-07 | 浙江晶科能源有限公司 | Solar cell preparation method, solar cell and photovoltaic module |
Family Cites Families (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4152824A (en) * | 1977-12-30 | 1979-05-08 | Mobil Tyco Solar Energy Corporation | Manufacture of solar cells |
US5057439A (en) * | 1990-02-12 | 1991-10-15 | Electric Power Research Institute | Method of fabricating polysilicon emitters for solar cells |
US7119271B2 (en) * | 2001-10-12 | 2006-10-10 | The Boeing Company | Wide-bandgap, lattice-mismatched window layer for a solar conversion device |
JP4511146B2 (en) * | 2003-09-26 | 2010-07-28 | 三洋電機株式会社 | Photovoltaic element and manufacturing method thereof |
EP1763086A1 (en) * | 2005-09-09 | 2007-03-14 | Interuniversitair Micro-Elektronica Centrum | Photovoltaic cell with thick silicon oxide and silicon nitride passivation and fabrication method |
US7375378B2 (en) * | 2005-05-12 | 2008-05-20 | General Electric Company | Surface passivated photovoltaic devices |
US7468485B1 (en) * | 2005-08-11 | 2008-12-23 | Sunpower Corporation | Back side contact solar cell with doped polysilicon regions |
US20070169808A1 (en) * | 2006-01-26 | 2007-07-26 | Kherani Nazir P | Solar cell |
US7737357B2 (en) * | 2006-05-04 | 2010-06-15 | Sunpower Corporation | Solar cell having doped semiconductor heterojunction contacts |
US8008575B2 (en) * | 2006-07-24 | 2011-08-30 | Sunpower Corporation | Solar cell with reduced base diffusion area |
WO2009094578A2 (en) * | 2008-01-24 | 2009-07-30 | Applied Materials, Inc. | Improved hit solar cell structure |
EP2239788A4 (en) * | 2008-01-30 | 2017-07-12 | Kyocera Corporation | Solar battery element and solar battery element manufacturing method |
KR101155343B1 (en) * | 2008-02-25 | 2012-06-11 | 엘지전자 주식회사 | Fabrication method of back contact solar cell |
WO2009126803A2 (en) * | 2008-04-09 | 2009-10-15 | Applied Materials, Inc. | Simplified back contact for polysilicon emitter solar cells |
US7851698B2 (en) * | 2008-06-12 | 2010-12-14 | Sunpower Corporation | Trench process and structure for backside contact solar cells with polysilicon doped regions |
US8242354B2 (en) * | 2008-12-04 | 2012-08-14 | Sunpower Corporation | Backside contact solar cell with formed polysilicon doped regions |
CN101777603B (en) * | 2009-01-08 | 2012-03-07 | 北京北方微电子基地设备工艺研究中心有限责任公司 | Method for manufacturing back contact solar energy batteries |
KR101142861B1 (en) * | 2009-02-04 | 2012-05-08 | 엘지전자 주식회사 | Solar cell and manufacturing method of the same |
JP5461028B2 (en) | 2009-02-26 | 2014-04-02 | 三洋電機株式会社 | Solar cell |
US9006564B2 (en) | 2009-03-10 | 2015-04-14 | Sanyo Electric Co., Ltd. | Method of manufacturing solar cell and solar cell |
CN102369601B (en) * | 2009-03-30 | 2015-04-29 | 三洋电机株式会社 | Solar cell |
DE102009024598A1 (en) * | 2009-06-10 | 2011-01-05 | Institut Für Solarenergieforschung Gmbh | Solar cell with contact structure with low recombination losses as well as production process for such solar cells |
KR101141219B1 (en) * | 2010-05-11 | 2012-05-04 | 엘지전자 주식회사 | Solar cell and method for manufacturing the same |
EP2293351B1 (en) * | 2009-09-07 | 2017-04-12 | Lg Electronics Inc. | Solar cell |
KR101146736B1 (en) * | 2009-09-14 | 2012-05-17 | 엘지전자 주식회사 | Solar cell |
US8465909B2 (en) * | 2009-11-04 | 2013-06-18 | Varian Semiconductor Equipment Associates, Inc. | Self-aligned masking for solar cell manufacture |
US20110132444A1 (en) * | 2010-01-08 | 2011-06-09 | Meier Daniel L | Solar cell including sputtered reflective layer and method of manufacture thereof |
JP5627243B2 (en) | 2010-01-28 | 2014-11-19 | 三洋電機株式会社 | Solar cell and method for manufacturing solar cell |
US8932724B2 (en) * | 2010-06-07 | 2015-01-13 | General Atomics | Reflective coating, pigment, colored composition, and process of producing a reflective pigment |
KR20120068226A (en) * | 2010-12-17 | 2012-06-27 | 엘지전자 주식회사 | Method for manufacturing solar cell |
KR101292061B1 (en) * | 2010-12-21 | 2013-08-01 | 엘지전자 주식회사 | Thin film solar cell |
KR101773837B1 (en) * | 2011-01-21 | 2017-09-01 | 엘지전자 주식회사 | Solar cell and the method of manufacturing the same |
CN102185030B (en) * | 2011-04-13 | 2013-08-21 | 山东力诺太阳能电力股份有限公司 | Preparation method of back contact HIT solar battery based on N-type silicon wafer |
CN102437243B (en) * | 2011-12-08 | 2013-11-20 | 常州天合光能有限公司 | Heterojunction with intrinsic thin layer (HIT) solar cell structure with heterogeneous floating junction back passivation, and preparation process thereof |
-
2012
- 2012-12-19 KR KR1020147019770A patent/KR101991791B1/en active Active
- 2012-12-19 TW TW105129024A patent/TWI685984B/en active
- 2012-12-19 WO PCT/US2012/070709 patent/WO2013096500A1/en active Application Filing
- 2012-12-19 TW TW101148468A patent/TWI559563B/en active
- 2012-12-19 JP JP2014548850A patent/JP6208682B2/en active Active
- 2012-12-19 KR KR1020197017298A patent/KR102101408B1/en active Active
- 2012-12-19 AU AU2012358982A patent/AU2012358982B2/en active Active
- 2012-12-19 CN CN201280063686.8A patent/CN104011881B/en active Active
- 2012-12-19 DE DE112012005381.8T patent/DE112012005381T5/en active Pending
- 2012-12-19 CN CN201610206738.2A patent/CN106252457B/en active Active
- 2012-12-19 KR KR1020207010360A patent/KR102223562B1/en active Active
-
2015
- 2015-08-07 AU AU2015210421A patent/AU2015210421B9/en active Active
-
2017
- 2017-09-01 AU AU2017221854A patent/AU2017221854A1/en not_active Abandoned
- 2017-09-07 JP JP2017171897A patent/JP6411604B2/en active Active
-
2018
- 2018-09-26 JP JP2018180765A patent/JP6701295B2/en active Active
-
2020
- 2020-01-31 AU AU2020200717A patent/AU2020200717A1/en not_active Abandoned
- 2020-05-01 JP JP2020081590A patent/JP7120514B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017228796A (en) | 2017-12-28 |
CN104011881A (en) | 2014-08-27 |
KR20190073594A (en) | 2019-06-26 |
TWI685984B (en) | 2020-02-21 |
AU2017221854A1 (en) | 2017-09-21 |
TW201344931A (en) | 2013-11-01 |
KR101991791B1 (en) | 2019-06-21 |
JP7120514B2 (en) | 2022-08-17 |
AU2012358982B2 (en) | 2015-05-07 |
KR20140106701A (en) | 2014-09-03 |
TW201707224A (en) | 2017-02-16 |
CN106252457B (en) | 2018-10-12 |
CN104011881B (en) | 2016-05-04 |
CN106252457A (en) | 2016-12-21 |
AU2020200717A1 (en) | 2020-02-20 |
TWI559563B (en) | 2016-11-21 |
WO2013096500A1 (en) | 2013-06-27 |
KR20200039850A (en) | 2020-04-16 |
AU2015210421A1 (en) | 2015-09-03 |
AU2012358982A1 (en) | 2014-07-03 |
JP2019024107A (en) | 2019-02-14 |
JP6208682B2 (en) | 2017-10-04 |
JP6701295B2 (en) | 2020-05-27 |
JP2020129689A (en) | 2020-08-27 |
JP2015505167A (en) | 2015-02-16 |
KR102101408B1 (en) | 2020-04-17 |
DE112012005381T5 (en) | 2014-09-04 |
AU2015210421B2 (en) | 2017-06-01 |
AU2015210421B9 (en) | 2017-11-09 |
KR102223562B1 (en) | 2021-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6411604B2 (en) | Solar cell | |
US11637213B2 (en) | Hybrid polysilicon heterojunction back contact cell | |
US10957809B2 (en) | Solar cell having an emitter region with wide bandgap semiconductor material | |
US8679889B2 (en) | Hybrid polysilicon heterojunction back contact cell |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171003 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171003 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180817 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180828 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180926 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6411604 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |