JP6406464B2 - 絶縁ゲート半導体装置 - Google Patents

Description

本発明は、静電気対策を施した簡易な構成の絶縁ゲート半導体装置に関する。

インバータ等の電力変換装置においては負荷ヘの供給電流を制御する半導体スイッチング素子として、例えば絶縁ゲート・トランジスタ（ＩＧＢＴやＭＯＳ-ＦＥＴ）が用いられる。また電力変換装置においては、絶縁ゲート・トランジスタを介して負荷側に供給される電流を検出して、過電流から絶縁ゲート・トランジスタ等を保護する為の電流検出素子を組み込むことも多い。

ここで電流検出素子は、例えば図３に示すように主電流を制御するＩＧＢＴからなる主絶縁ゲート・トランジスタ（主ＩＧＢＴ）１に対して並列的に設けられて、主絶縁ゲート・トランジスタ１を介して流れる主電流に比例した電流を出力する電流検出用絶縁ゲート・トランジスタ（センスＩＧＢＴ）２として実現される。具体的には電流検出用絶縁ゲート・トランジスタ２は、そのコレクタ電極およびゲート電極を主絶縁ゲート・トランジスタ１のコレクタ電極およびゲート電極にそれぞれ接続して設けられる。

ちなみに電流検出用絶縁ゲート・トランジスタ２は、専ら、主絶縁ゲート・トランジスタ１と共に、例えばＳiやＳiＣからなる半導体基板（図示せず）内に集積して一体に形成され、絶縁ゲート半導体装置３として実現される。尚、電流検出用絶縁ゲート・トランジスタ２は、主絶縁ゲート・トランジスタ１に流れる主電流に比例した電流をエミッタ電極から出力する。そして絶縁ゲート半導体装置３には、主絶縁ゲート・トランジスタ１のコレクタ電極、エミッタ電極およびゲート電極、並びに電流検出用絶縁ゲート・トランジスタ２のエミッタ電極にそれぞれ接続された外部接続端子が設けられる。

またこの種の絶縁ゲート半導体装置（ＩＧＢＴチップ）３には、主絶縁ゲート・トランジスタ１の動作温度を検出する為の温度検出用ダイオード４を組み込むことも多い。尚、温度検出用ダイオード４には、一般的には温度検出用ダイオード４に印加される電圧を規制して温度検出用ダイオード４のノイズによる誤動作を防ぐと共に、温度検出用ダイオード４の温度特性を補償する為のツェナーダイオード（ＺＤ）５が並列接続される。このような構成の絶縁ゲート半導体装置３については、例えば特許文献１に詳しく紹介される（特許文献１の図２を参照）。

このような構成の絶縁ゲート半導体装置３は駆動回路１１、電流検出回路１２および温度検出回路１３を備えた制御回路１４により主絶縁ゲート・トランジスタ１がオン・オフ駆動されるように構成される。駆動回路１１は、例えばＰ型のＭＯＳ-ＦＥＴからなる出力トランジスタ１５を介して主絶縁ゲート・トランジスタ１のゲート電極に駆動信号を印加して主絶縁ゲート・トランジスタ１をオン・オフ駆動する。

また電流検出回路１２は、電流検出抵抗（Ｒｓ）１６を介して電流検出用絶縁ゲート・トランジスタ２のエミッタ電極から出力される電流を電圧変換して検出することで、主絶縁ゲート・トランジスタ１に流れる主電流を監視する。そして電流検出回路１２は、過大電流の検出時に駆動回路１１の動作を停止させることで主絶縁ゲート・トランジスタ１をオフし、過大電流による主絶縁ゲート・トランジスタ１の過電流破壊を防止する。

更に温度検出回路１３は、温度検出用ダイオード４を介して流れる電流から絶縁ゲート半導体装置３の動作温度、ひいては主絶縁ゲート・トランジスタ１の動作温度を検出する。そして制御回路１４は、温度検出回路１３により異常な温度上昇が検出されたときには駆動回路１１の動作を停止させて主絶縁ゲート・トランジスタ１をオフし、これによって主絶縁ゲート・トランジスタ１を過熱破壊から防止する。

ところで上述した絶縁ゲート半導体装置３においては、人体モードとマシンモードの静電気放電耐量ESD (ElectroStatic-Discharge)による、絶縁ゲート半導体装置内のゲート酸化膜や層間絶縁膜の絶縁破壊が問題となる。電流検出用絶縁ゲート・トランジスタ２は、例えば主絶縁ゲート・トランジスタ１に流れる主電流に比例した１／数百〜１／１００００程度の電流を流す素子として設計するため、電流検出用絶縁ゲート・トランジスタ２の面積は１／数百〜１／１００００程度であり、絶縁ゲート・トランジスタ内のゲート酸化膜や層間絶縁膜により形成される寄生容量値に比例する。この為、電流検出用絶縁ゲート・トランジスタ２のＥＳＤ耐量が主絶縁ゲート・トランジスタ１に比べて非常に小さくなる。

これに対して電流検出用絶縁ゲート・トランジスタ２の出力特性を変えずに静電気放電耐量を高める手段として、例えば特許文献２にあるような静電気放電用のダイオードを介装し、ダイオードの静耐圧とＰＮジャンクションの接合面積の大きさで保護する技術が公知である。（特許文献２の図１を参照）。

国際公開第２０１３／００５５２０号パンフレット 特開２０１０−２６３０３２号公報

しかしながら、センスＩＧＢＴからなる電流検出用絶縁ゲート・トランジスタ２のエミッタ電極とゲート電極との間に静電気放電用のダイオードを介装する場合、所望とする静電気放電耐量を確保するには静電気放電用のダイオードとして、静耐圧とPNジャンクションの接合面積の大きさを確保する必要があり、例えば所定の降伏電圧特性を有するツェナーダイオードを複数段に亘って直列に接続して設けることが必要である。複数のツェナーダイオードからなる静電気放電用のダイオードを設ける場合、ＩＧＢＴチップからなる絶縁ゲート半導体装置３における静電気放電用のダイオード（複数のツェナーダイオード）の占有面積が大きくなり、ＩＧＢＴチップ（絶縁ゲート半導体装置）３ 面積を大きくする必要が生じる。

本発明はこのような事情を考慮してなされたもので、その目的は、主絶縁ゲート・トランジスタと、この主絶縁ゲート・トランジスタに流れる主電流に比例した電流を出力する電流検出用絶縁ゲート・トランジスタとを備えた絶縁ゲート半導体装置において、特に電流検出用絶縁ゲート・トランジスタに対する静電気放電耐量を高めた簡易な構成の絶縁ゲート半導体装置を提供することにある。

本発明は、主絶縁ゲート・トランジスタと、この主絶縁ゲート・トランジスタに対して並列的に設けられた電流検出用絶縁ゲート・トランジスタとを備えて構成される絶縁ゲート半導体装置が、一般的には更に温度検出用ダイオードを備えることに着目してなされている。

即ち、本発明に係る絶縁ゲート半導体装置は、基本的にはコレクタ電極とエミッタ電極との間に流れる主電流を制御するゲート電極を備えた主絶縁ゲート・トランジスタ（主ＩＧＢＴ）と、コレクタ電極およびゲート電極を前記主絶縁ゲート・トランジスタ（主ＩＧＢＴ）のコレクタ電極とゲート電極にそれぞれ接続して設けられて前記主絶縁ゲート・トランジスタ（主ＩＧＢＴ）に流れる主電流に比例した電流をエミッタ電極から出力する電流検出用絶縁ゲート・トランジスタ（センスＩＧＢＴ）とを備える。更に絶縁ゲート半導体装置は、アノード電極とカソード電極とを備え、前記主絶縁ゲート・トランジスタおよび前記電流検出用絶縁ゲート・トランジスタと共に同一の基板上に形成された温度検出用ダイオードとを備えて構成される。

特に本発明に係る絶縁ゲート半導体装置は、上述した目的を達成するべく前記電流検出用絶縁ゲート・トランジスタのエミッタ電極にアノード電極を接続し、カソード電極を前記温度検出用ダイオードのアノード電極に接続した静電気耐量用ツェナーダイオードを前記基板上に形成したことを特徴としている。

ちなみに前記主絶縁ゲート・トランジスタのコレクタ電極、エミッタ電極およびゲート電極と、前記電流検出用絶縁ゲート・トランジスタのエミッタ電極、並びに前記温度検出用ダイオードのアノード電極およびカソード電極は、絶縁ゲート半導体装置における互いに独立した複数の接続端子にそれぞれ個別に接続して設けられる。

好ましくは前記温度検出用ダイオードは、例えば該温度検出用ダイオードに加わる電圧を規定する過電圧保護用ツェナーダイオードを並列接続して前記基板上に形成される。

また本発明に係る絶縁ゲート半導体装置は、更に前記電流検出用絶縁ゲート・トランジスタのエミッタ電極にアノード電極を接続すると共に、カソード電極を前記電流検出用絶縁ゲート・トランジスタのゲート電極に接続した静電気放電用ツェナーダイオードを備えて構成される。

このように構成された絶縁ゲート半導体装置によれば、電流検出用絶縁ゲート・トランジスタのエミッタ電極と前記温度検出用ダイオードのアノード電極との間に静電気放電耐量用のツェナーダイオードを介装するという簡易な構成で、前記温度検出用ダイオードを前記電流検出用絶縁ゲート・トランジスタの静電気放電耐量の確保に利用することが可能となる。即ち、上記構成によれば前記電流検出用絶縁ゲート・トランジスタの静電気放電耐量は、前記温度検出用ダイオードの静電気放電耐量との相乗効果が得られる。この結果、従来の電流検出用絶縁ゲート・トランジスタの静電気放電耐量 ＜ 温度検出用ダイオードの静電耐量の関係から、温度検出用ダイオードの静電耐量 ＜ 電流検出用絶縁ゲート・トランジスタの静電気放電耐量=温度検出用ダイオードの静電耐量の関係の向上効果が得られ、電流検出用絶縁ゲート・トランジスタの静電気放電耐量に関しては従来の３倍、温度検出用ダイオードの静電耐量に関しては従来の１．５倍に向上する。

従って前記主絶縁ゲート・トランジスタと前記電流検出用絶縁ゲート・トランジスタとに加えて前記温度検出用ダイオードとを備えた絶縁ゲート半導体装置において、更に上述した如く前記静電気放電耐量用ダイオードを設けると言う簡易な構成でありながら、前記電流検出用絶縁ゲート・トランジスタに対する静電気放電耐量を十分に確保することが可能となる。更には、例えば１つの静電気放電耐量用ツェナーダイオードを追加するだけなので、電流検出用絶縁ゲート・トランジスタのゲート電極とエミッタ電極との間に静電気放電用の複数のツェナーダイオードを多段に設ける場合に比較して、絶縁ゲート半導体装置の小型化を図ることが可能となる等の実用上多大なる効果が奏せられる。

本発明の一実施形態に係る絶縁ゲート半導体装置の概略構成を示す図。 本発明の別の実施形態に係る絶縁ゲート半導体装置の概略構成を示す図。 従来の絶縁ゲート半導体装置の概略構成とその制御装置の例を示す図。

以下、図面を参照して本発明の一実施形態に係る絶縁ゲート半導体装置について説明する。

図１は本発明の一実施形態に係る絶縁ゲート半導体装置３の概略構成を示す図である。尚、図３に示した従来の絶縁ゲート半導体装置３と同一部分には同一符号を付し、その説明を省略する。

この実施形態に係る絶縁ゲート半導体装置３が特徴とするところは、図３に示すように電流検出用絶縁ゲート・トランジスタ（以下、センスＩＧＢＴと称す）２のエミッタ電極と温度検出用ダイオード４のアノード電極との間に静電気耐量用ツェナーダイオード６を介装した点にある。具体的には静電気耐量用ツェナーダイオード６のアノード電極を電流検出用絶縁ゲート・トランジスタ２のエミッタ電極に接続し、該静電気耐量用ツェナーダイオード６のカソード電極を温度検出用ダイオード４のアノード電極に接続して設ける。

ちなみに静電気耐量用ツェナーダイオード６は、主絶縁ゲート・トランジスタ（以下、主ＩＧＢＴと称す）１、センスＩＧＢＴ２および温度検出用ダイオード４等と共に同一の半導体基板上に形成される。そしてこれらの素子を形成した半導体基板は、いわゆるＩＧＢＴチップとしてモジュール化された絶縁ゲート半導体装置３として実現される。

ここで絶縁ゲート半導体装置（以下、ＩＧＢＴチップと称す）３における主ＩＧＢＴ１およびセンスＩＧＢＴ２は、ＩＧＢＴチップ３の基体である半導体基板の表面層にコレクタ領域とエミッタ領域とを形成し、これらのコレクタ領域およびエミッタ領域上に絶縁層を介してゲート電極を形成した素子構造として実現される。また温度検出用ダイオード４は、主ＩＧＢＴ１およびセンスＩＧＢＴ２の近傍の半導体基板の表面層に形成される。そして静電気耐量用ツェナーダイオード６は、半導体基板の表面層にセンスＩＧＢＴ２のエミッタ領域と、温度検出用ダイオード４のアノード領域とを接続するように形成される。

このように構成されたＩＧＢＴチップ３によれば、ＩＧＢＴチップ３に外部から静電気が加わり、半導体基板の表面電位が高くなっても、その静電気エネルギに起因する電圧は温度検出用ダイオード４により吸収される。すると温度検出用ダイオード４のアノード電極に静電気耐量用ツェナーダイオード６を介して接続されたセンスＩＧＢＴ２のエミッタ電極の電位も低く抑えられる。この結果、センスＩＧＢＴ２のエミッタ電極とゲート電極との間に加わる電圧を低く抑えることが可能となり、静電気によるセンスＩＧＢＴ２の静電破壊を防ぐことが可能となる。

即ち、ＩＧＢＴチップ３に加わる高電圧の静電気を、静電気耐量用ツェナーダイオード６を介して温度検出用ダイオード４により受け止めることができる。この結果、静電気に起因してセンスＩＧＢＴ２のゲート電極とエミッタ電極との間に加わる電圧を低く抑えることが可能となる。故に、温度検出用ダイオード４の静電耐量を有効に利用してセンスＩＧＢＴ２の静電破壊を効果的に防止することが可能となる。

またこのような構成のＩＧＢＴチップ３によれば、センスＩＧＢＴ２のエミッタ電極と、温度検出用ダイオード４のアノード電極との間に静電気耐量用ツェナーダイオード６を介装した簡易な構成を採用するだけである。従って従来のようにセンスＩＧＢＴ２のゲート電極とエミッタ電極との間に静電気放電用の複数のツェナーダイオードを多段に設ける場合に比較して、ＩＧＢＴチップ３の小型化を図ることが可能となる等の実用上多大なる効果が奏せられる。

尚、本発明は上述した実施形態に限定されるものではない。例えば図２に示すように静電気耐量用ツェナーダイオード６に加えて、センスＩＧＢＴ２のエミッタ電極とゲート電極との間に静電気放電用ツェナーダイオード７を設けることも可能である。この場合、センスＩＧＢＴ２の通常動作を保証する上で、静電気放電用ツェナーダイオード７と逆並列にダイオード８を設けてセンスＩＧＢＴ２のゲート電極に印加されるゲート電圧が静電気により不本意に高くなることを防止することが好ましい。

またこのようなダイオード８を並列に備えた静電気放電用ツェナーダイオード７については、基本的にはツェナーダイオード（ＺＤ）５を並列に備えた温度検出用ダイオード４と同様な素子構造として実現される。従ってダイオード８を並列に備えた静電気放電用ツェナーダイオード７をＩＧＢＴチップ３に一体に集積形成する上で殆ど問題となることはなく、またこれに伴うＩＧＢＴチップ３のチップ面積の増大も僅かである。

尚、センスＩＧＢＴ２のエミッタ電極とゲート電極との間に介装される静電気放電用ツェナーダイオード７の逆耐圧については、一般的にはＩＧＢＴチップ３の駆動電圧である３０Ｖ程度であれば十分である。しかし主ＩＧＢＴ１およびセンスＩＧＢＴ２のゲート酸化膜に対する初期クリーニング試験、即ち、ゲートショック試験を考慮した場合には、静電気放電用ツェナーダイオード７の逆耐圧を、例えばその試験電圧である５４Ｖ以上にすることが望ましい。またゲート酸化膜の信頼性試験である、いわゆるＴＺＤＢ（Time Zero Dielectric Breakdown）試験やＴＤＤＢ（Time Dependent Dielectric Breakdown）試験を考慮した場合には、静電気放電用ツェナーダイオード７の逆耐圧を、例えばその試験電圧である５４Ｖ以上にすることが望ましい。

しかし温度検出用ダイオード４を利用してセンスＩＧＢＴ２の静電気耐量を確保しているので、上述した程、静電気放電用ツェナーダイオード７の逆耐圧を高めなくても十分である。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。

１ 主絶縁ゲート・トランジスタ（主ＩＧＢＴ）
２ 電流検出用絶縁ゲート・トランジスタ（センスＩＧＢＴ）
３ 絶縁ゲート半導体装置（ＩＧＢＴチップ）
４ 温度検出用ダイオード
５ ツェナーダイオード（ＺＤ）
６ 静電気耐量用ツェナーダイオード
７ 静電気放電用ツェナーダイオード
１１ 駆動回路
１２ 電流検出回路
１３ 温度検出回路
１４ 制御回路
１５ 出力トランジスタ（ＭＯＳ-ＦＥＴ）
１６ 電流検出抵抗（Ｒｓ）

Claims (4)

1. コレクタ電極とエミッタ電極との間に流れる主電流を制御するゲート電極を備えた主絶縁ゲート・トランジスタと、
   コレクタ電極およびゲート電極を前記主絶縁ゲート・トランジスタのコレクタ電極とゲート電極にそれぞれ接続して設けられて前記主絶縁ゲート・トランジスタに流れる主電流に比例した電流をエミッタ電極から出力する電流検出用絶縁ゲート・トランジスタと、
   アノード電極とカソード電極とを備え、前記主絶縁ゲート・トランジスタおよび前記電流検出用絶縁ゲート・トランジスタと共に一つの半導体基板上に形成された温度検出用ダイオードと、
   前記電流検出用絶縁ゲート・トランジスタのエミッタ電極にアノード電極を接続し、カソード電極を前記温度検出用ダイオードのアノード電極に接続して前記半導体基板上に形成された静電気耐量用ツェナーダイオードと
   を具備したことを特徴とする絶縁ゲート半導体装置。
2. 前記主絶縁ゲート・トランジスタのコレクタ電極、エミッタ電極およびゲート電極、前記電流検出用絶縁ゲート・トランジスタのエミッタ電極、並びに前記温度検出用ダイオードのアノード電極およびカソード電極は、互いに独立した複数の接続端子にそれぞれ個別に接続されている請求項１に記載の絶縁ゲート半導体装置。
3. 前記温度検出用ダイオードは、該温度検出用ダイオードに加わる電圧を規定する過電圧保護用ツェナーダイオードを並列接続して前記半導体基板上に形成されるものである請求項１に記載の絶縁ゲート半導体装置。
4. 請求項１に記載の絶縁ゲート半導体装置において、
   更に前記電流検出用絶縁ゲート・トランジスタのエミッタ電極にアノード電極を接続すると共に、カソード電極を前記電流検出用絶縁ゲート・トランジスタのゲート電極に接続した静電気放電用ツェナーダイオードを前記半導体基板上に備えることを特徴とする絶縁ゲート半導体装置。

Images