JPH10145206A - 半導体装置の保護回路 - Google Patents

Abstract

(57)【要約】 【課題】 保護動作時に、主半導体能動素子を流れる電
流の振動を防止する。 【解決手段】 ゲート電圧に応じて主ＩＧＢＴ１０と検
出ＩＧＢＴ１８に電流が流れ、正常動作時には、ゲート
電圧によってトランジスタ２４がオンに、トランジスタ
２２がオフになり、補助検出抵抗２８の両端がトランジ
スタ２４により短絡される。負荷短絡等により主ＩＧＢ
Ｔ１０の電流が増加すると、検出ＩＧＢＴ１８の電流が
増加し、検出抵抗２６の検出電圧がトランジスタ２２の
しきい電圧を越えるとトランジスタ２２がオンとなり、
Ａ点のゲート電圧が低下し、主ＩＧＢＴ１０と検出ＩＧ
ＢＴ１８の電流が減少する。Ａ点のゲート電圧がトラン
ジスタ２４のしきい電圧以下になるとトランジスタ２４
がオフとなり、補助検出抵抗２８が検出抵抗２６に接続
される。この結果、検出抵抗の抵抗値が高められ、トラ
ンジスタ２２のゲート電圧が高くなり、Ａ点のゲート電
圧の低下が抑制される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の保護
回路に係り、特に、電気機関車、家電品等の各種電気製
品に電力変換器として用いられるインバータに適応され
る半導体装置を過電流から保護する保護機能を備えた半
導体装置の保護回路に関する。

【０００２】

【従来の技術】インバータを構成する半導体能動素子と
して、近年、電流制御型の素子であるバイポーラトラン
ジスタやゲートターンオフサイリスタ（ＧＴＯサイリス
タ）等に代わり、電圧制御型の素子であるパワー電界効
果トランジスタ（以下、ＭＯＳＦＥＴと称する。）や絶
縁ゲートバイポーラトランジスタ（以下、ＩＧＢＴと称
する。）が広く用いられるようになっている。電圧制御
型の半導体能動素子は、駆動が容易で高速動作が可能な
ことから、急速に、電流制御型の半導体能動素子にとっ
て代わりつつある。その中でもＩＧＢＴは、バイポーラ
トランジスタの大電力制御性と、ＭＯＳＦＥＴの高速動
作性とを併せもつ新しいスイッチング素子として開発が
盛んに進められている。

【０００３】ＩＧＢＴをインバータに適応した場合に、
必須となるのが各種保護機能である。この保護機能とし
ては、過電流保護、過温度保護、過電圧保護等の保護機
能が提案され、実用化されている。これら保護機能の内
特に重要なのが過電流保護である。すなわち、インバー
タに接続された負荷が短絡したり、インバータの上下ア
ームのＩＧＢＴが同時にオンするいわゆるアーム短絡が
発生したりすると、ＩＧＢＴには過大な電流が流れ、Ｉ
ＧＢＴが瞬時に破壊することがあり、過電流保護回路が
必要となる。

【０００４】基本的な過電流保護回路としては、例え
ば、上下アームを構成する主ＩＧＢＴと並列接続されて
主ＩＧＢＴの過電流を検出する過電流検出用ＩＧＢＴ、
過電流検出用ＩＧＢＴのエミッタに接続されて過電流を
検出する検出抵抗、過電流検出用ＩＧＢＴのゲートとエ
ミッタに接続されてエミッタの電圧に応じてゲート電圧
を制限するＭＯＳＦＥＴ、過電流検出用ＩＧＢＴのゲー
トにゲート電圧を印加するためのゲート抵抗を備えたも
のが知られている。この種の過電流保護回路において
は、主ＩＧＢＴの平常動作時には、ゲート電極に印加さ
れたゲート電圧に応じて各ＩＧＢＴに電流が流れるよう
になっており、過電流検出用ＩＧＢＴには主ＩＧＢＴの
１／１０００〜１／１００００程度の検出電流が流れる
ように設定されている。そして平常動作時には、検出電
流によって検出抵抗から発生する検出電圧は小さいた
め、ＭＯＳＦＥＴはオフの状態に維持され、各ＩＧＢＴ
のゲートにはゲート電圧がそのまま印加される。

【０００５】一方、負荷短絡やアーム短絡等の事故が発
生し、主ＩＧＢＴに過大な電流が流れると、過電流検出
用ＩＧＢＴに流れる検出電流も増加し、検出抵抗両端の
検出電圧が増大する。この検出電圧がＭＯＳＦＥＴのし
きい電圧を越えると、ＭＯＳＦＥＴがオンになってゲー
ト電圧がゲート抵抗とＭＯＳＦＥＴとにより分圧され、
各ＩＧＢＴのゲートに印加される電圧が引下げられる。
各ＩＧＢＴのゲート電圧が低下すると、各ＩＧＢＴの電
流が減少し、過電流に伴う破壊から主ＩＧＢＴを保護す
ることができる。なお、この種の技術に関連するものと
しては、特開平６−１３２３５４号公報が挙げられる。

【０００６】

【発明が解決しようとする課題】しかし、従来の過電流
保護回路では、主ＩＧＢＴのコレクタ電流がある電流値
を越えると保護回路が動作し、主ＩＧＢＴのコレクタ電
流が増加するのを抑制することはできるが、過電流保護
回路が動作したときに、主ＩＧＢＴのコレクタ電流が振
動し、コレクタ電流の振動に伴ってノイズが発生し、周
辺機器に障害をもたらしたり、振動が激しいときには主
ＩＧＢＴが破壊したりする恐れがある。すなわち、過電
流保護回路が動作したときには、各ＩＧＢＴのゲート電
圧の低下に伴って主ＩＧＢＴを流れる主電流および過電
流検出用ＩＧＢＴを流れる検出電流がともに減少する
が、検出電流が減少すると、検出電圧も減少し、過電流
保護回路の動作が弱められる。そして過電流保護回路の
動作が弱められると、各ＩＧＢＴのゲート電圧の電位が
増加し、再び主電流および検出電流が増加するというよ
うなフィードバックにより、過電流保護回路の動作が安
定せずに、コレクタ電流に振動が生じる。

【０００７】本発明の目的は、保護動作時に、保護対象
となる半導体能動素子の通電電流が振動するのを防止す
ることができる半導体装置の保護回路およびこの保護回
路を用いた電力変換装置を提供することにある。

【０００８】

【課題を解決するための手段】前記目的を達成するため
に、本発明は、制御電圧に応じて通電電流が制御される
主半導体能動素子を備えている半導体装置において、主
半導体能動素子と並列接続されて主半導体能動素子に印
加される制御電圧に応じて通電電流が制御される従半導
体能動素子と、従半導体能動素子の電流を検出し検出電
流を電圧に変換する電流電圧変換手段と、電流電圧変換
手段の変換電圧が設定値を超えたときに主従半導体能動
素子の通電電流を電流電圧変換手段の変換電圧の増加に
応じて減少させる過電流保護手段と、従半導体能動素子
に印加される制御電圧が設定値以下になったときに主従
半導体能動素子の通電電流の減少に応じて電流電圧変換
手段の変換電圧を高める変換電圧制御手段とを備えてい
る半導体装置の保護回路を構成したものである。

【０００９】上記半導体装置の保護回路を構成するに際
しては、電流電圧変換手段として、従半導体能動素子に
流れる電流を抵抗値に応じた電圧に変換するものを用い
たり、変換電圧制御手段として、従半導体能動素子に印
加される制御電圧が設定値以下になったときに主従半導
体能動素子の通電電流の減少に応じて電流電圧変換手段
の抵抗値を高めるものを用いたり、あるいは従半導体能
動素子に印加される制御電圧が設定値以下になったとき
に電流電圧変換手段の抵抗値を高めるものを用いたりす
ることもできる。

【００１０】また本発明は、制御電圧に応じて導通・非
導通が制御される主半導体能動素子を備えている半導体
装置において、主半導体能動素子と並列接続されて主半
導体能動素子に印加される制御電圧に応じて導通・非導
通が制御される従半導体能動素子と、従半導体能動素子
の電流を検出し検出電流を電圧に変換する電流電圧変換
手段と、電流電圧変換手段の変換電圧が設定値を超えた
ときに主従半導体能動素子に印加される制御電圧を電流
電圧変換手段の変換電圧の増加に応じて低下させる電圧
制御手段と、従半導体能動素子に印加される制御電圧が
設定値以下になったときに主従半導体能動素子に印加さ
れる制御電圧の低下に応じて電流電圧変換手段の変換電
圧を高める変換電圧制御手段とを備えている半導体装置
の保護回路を構成したものである。

【００１１】前記半導体装置の保護回路を構成するに際
しては、電流電圧変換手段として、従半導体能動素子に
流れる電流を抵抗値に応じた電圧に変換するもの用いた
り、変換電圧制御手段として、従半導体能動素子に印加
される制御電圧が設定値以下になったときに主従半導体
能動素子に印加される制御電圧の低下に応じて電流電圧
変換手段の抵抗値を高めるものを用いたり、あるいは、
従半導体能動素子に印加される制御電圧が設定値以下に
なったときに電流電圧変換手段の抵抗値を高めるものを
用いたりすることもできる。

【００１２】前記各半導体装置の保護回路を構成するに
際しては、以下の要素を付加することができる。

【００１３】（１）半導体能動素子のうち少なくとも主
半導体能動素子は絶縁ゲート半導体能動素子で構成され
ている。

【００１４】（２）主半導体能動素子と、従半導体能動
素子と、電流電圧変換手段と、電圧制御手段および変換
電圧制御手段は同一半導体基板内に形成されている。

【００１５】前記いずれかの半導体装置の保護回路は、
一対の直流入力端子と相数と同数の交流出力端子との間
に挿入されて相数と同数の上アームと下アームを構成す
る複数の主半導体能動素子と、各主半導体能動素子に逆
並列接続された複数の整流素子とを備えた電力変換装置
に適応することができる。

【００１６】前記した手段によれば、制御電圧が主半導
体能動素子と従半導体能動素子に印加されると、制御電
圧の大きさに応じて主半導体能動素子と従半導体能動素
子に流れる電流が制御される。そして主半導体能動素子
に接続された回路に異常等が生じ、主半導体能動素子を
流れる電流が増加すると、従半導体能動素子を流れる電
流も増加し、電流電圧変換手段の変換による変換電圧が
増大する。そして変換電圧が設定値（しきい電圧）を越
えると、過電流保護手段あるいは電圧制御手段が動作
し、主従半導体能動素子の通電電流あるいは主従半導体
能動素子に印加される制御電圧が低下し、主半導体能動
素子および従半導体能動素子を流れる電流が減少すると
ともに変換電圧が低下する。このとき、電流電圧変換手
段の変換電圧が設定値を越えたことを条件に、変換電圧
制御手段が機能し、電流電圧変換手段の変換電圧あるい
は抵抗値が高められ、従半導体能動素子を流れる電流の
減少に伴って電流電圧変換手段の変換電圧が低下するの
が抑制され、保護回路の動作状態が維持される。このた
め、保護回路動作時に、主電流の変化に伴って主電流に
振動が生じるのを防止することができ、半導体装置の信
頼性を高めることができる。

【００１７】

【発明の実施の形態】以下、本発明の一実施形態を図面
に基づいて説明する。

【００１８】図１は、本発明の一実施形態を示す半導体
装置の保護回路を示す回路構成図である。図１におい
て、半導体装置として、例えばインバータのアームを構
成する主ＩＧＢＴ（絶縁ゲートバイポーラトランジス
タ）１０が設けられており、主ＩＧＢＴ１０のエミッタ
がエミッタ電極１２に接続され、コレクタがコレクタ電
極１４に接続されている。そして主ＩＧＢＴ１０を過電
流から保護するために、過電流保護回路１６が設けられ
ている。過電流保護回路１６は検出ＩＧＢＴ１８、ゲー
ト抵抗２０、Ｎ型のＭＯＳＦＥＴで構成されたトランジ
スタ２２、２４、検出抵抗２６、補助検出抵抗２８を備
えて構成されている。検出ＩＧＢＴ１８は従半導体能動
素子として、主半導体能動素子である主ＩＧＢＴ１０と
並列に接続されており、コレクタがコレクタ電極１４に
接続され、ゲートが主ＩＧＢＴ１０のゲートに接続され
ているとともにゲート抵抗２０を介してゲート電極３０
に接続され、エミッタが検出抵抗２６とトランジスタ２
２のゲートに接続されている。トランジスタ２２はドレ
インが検出ＩＧＢＴ１８のゲートに接続され、ソースが
エミッタ電極１２に接続されている。このトランジスタ
２２は、ゲート電圧がしきい電圧（設定値）を越えたと
きにのみオンとなって、Ａ点におけるゲート電圧（制御
電圧）を引き下げて、主ＩＧＢＴ１０の通電電流（主電
流）と検出ＩＧＢＴ１８の通電電流（検出電流）を減少
させる過電流保護手段およびゲート電圧に応じてＡ点の
ゲート電圧のレベルを低下させる電圧制御手段として構
成されている。検出抵抗２６は補助検出抵抗２８ととも
に検出ＩＧＢＴ１８のエミッタとエミッタ電極１２に直
列に接続されており、検出ＩＧＢＴ１８に流れる電流を
検出し、この検出電圧を電圧に変換する電流電圧変換手
段を構成するとともに、検出電流を抵抗値に応じた電圧
に変換する電流電圧変換手段を構成するようになってい
る。トランジスタ２４はドレインが検出抵抗２６と補助
検出抵抗２８との接続点に接続され、ソースがエミッタ
電極１２に接続され、ゲートが検出ＩＧＢＴ１８のゲー
トに接続されている。このトランジスタ２４は検出ＩＧ
ＢＴ１８がオンになるゲート電圧（しきい電圧を超えた
電圧）がＡ点に印加されているときにはオンとなって補
助検出抵抗２８の両端を短絡し、Ａ点のゲート電圧がし
きい電圧以下になったときにはオフとなり、検出ＩＧＢ
Ｔ１８のエミッタ回路に補助検出抵抗２８を挿入して検
出ＩＧＢＴ１８のエミッタ電圧（電流電圧変換手段の変
換電圧）を高める変換電圧制御手段を構成するととも
に、電流電圧変換手段の抵抗値を高める変換電圧制御手
段を構成するようになっている。

【００１９】上記構成において、ゲート電極３０に主Ｉ
ＧＢＴ１０を駆動するためのゲート電圧が印加される
と、このゲート電圧はゲート抵抗２０を介して主ＩＧＢ
Ｔ１０と検出ＩＧＢＴ１８のゲートに印加され、主ＩＧ
ＢＴ１０に主電流が流れ、検出ＩＧＢＴ１８に検出電流
が流れる。この検出電流は主電流の１／１０００〜１／
１００００程度の値に設定されている。そして主ＩＧＢ
Ｔ１０に接続されている回路が正常状態にあるときに
は、検出抵抗２６の検出による検出電圧はしきい電圧よ
りも小さく、トランジスタ２２はオフの状態に維持され
ている。一方、トランジスタ２４はゲートにしきい電圧
を越えた電圧が印加されているため、オン状態となって
おり、補助検出抵抗２８はトランジスタ２４によて短絡
された状態にある。

【００２０】次に、主ＩＧＢＴ１０が接続されている回
路において負荷短絡やアーム短絡等の事故が生じ、主Ｉ
ＧＢＴ１０に過大な主電流が流れると、検出ＩＧＢＴ１
８を流れる電流も増大し、検出抵抗２６の検出による検
出電圧も増大する。そして検出電圧がトランジスタ２２
のしきい電圧を越えるとトランジスタ２２がオンとな
り、Ａ点のゲート電圧が低下する。このゲート電圧はト
ランジスタ２２のゲートに印加される検出電圧の大きさ
に応じて低下する。Ａ点のゲート電圧が低下すると、主
ＩＧＢＴ１０の主電流および検出ＩＧＢＴ１８の電流も
ゲート電圧の低下に応じて減少する。そしてＡ点のゲー
ト電圧が減少し、このゲート電圧がトランジスタ２４の
しきい電圧以下に低下すると、トランジスタ２４がオフ
となる。トランジスタ２４がオフになると、検出ＩＧＢ
Ｔ１８のエミッタ抵抗（検出抵抗）は検出抵抗２６の抵
抗値に補助検出抵抗２８の抵抗値が加算された値とな
り、検出抵抗の抵抗値が高められる。このためトランジ
スタ２２のゲートに印加されるゲート電圧Ｖｓが高めら
れ、Ａ点のゲート電圧が急激に低下するのが抑制され
る。この結果、過電流保護回路１６の動作時に保護回路
の動作状態を持続することができ、主電流の減少および
検出電流の減少、過電流保護回路１６の動作の鈍化、主
電流の増加といったフィードバックによる主電流の振動
を防止することができるとともに、主電流の振動に伴っ
てノイズが発生するのを防止することができる。

【００２１】次に、本発明の第２の実施形態を図２にし
たがって説明する。

【００２２】本実施形態は、図１に示すトランジスタ２
４の代わりに、バイポーラトランジスタ３２を設けたも
のであり、他の構成は図１と同様である。

【００２３】ＭＯＳＦＥＴで構成されたトランジスタ２
４の代わりに、バイポーラトランジスタ３２を用いる
と、バイポーラトランジスタ３２のオン時におけるイン
ピーダンスはＭＯＳＦＥＴのオン時におけるインピーダ
ンスよりも小さいため、補助検出抵抗２８の短絡効果を
高めることができる。すなわち、定常時において、バイ
ポーラトランジスタ３２によって補助検出抵抗２８の両
端を短絡すると、補助検出抵抗２８の両端がＭＯＳＦＥ
Ｔよりも低インピーダンスのもので短絡されたことにな
り、定常時における検出抵抗の抵抗値を検出抵抗２６の
抵抗値によって設定することができる。またバイポーラ
トランジスタ３２はトランジスタ２４よりも素子サイズ
が小さいため、回路の小型化が図れる。

【００２４】次に、本発明の第３の実施形態を図３にし
たがって説明する。

【００２５】本実施形態は、図１に示す補助検出抵抗２
８を削除したものであり、他の構成は図１と同様であ
る。

【００２６】本実施形態においては、トランジスタ２４
が検出抵抗２６と直列に接続されており、定常動作時
に、検出抵抗として検出抵抗２６の抵抗値が主たる抵抗
値を示し、保護回路動作時に、トランジスタ２４がオフ
となったときには、検出抵抗２６の抵抗値にトランジス
タ２４の遮断時における高インピーダンスの抵抗値が加
算された値が検出抵抗の抵抗値を示すことになる。すな
わち、過電流保護回路１６の動作時には、トランジスタ
２４がオフとなって高インピーダンスとなるため、検出
抵抗２６に、抵抗値の非常に高い補助検出抵抗２８を付
加したものと同様な動作となる。このため、補助検出抵
抗として非常に高い抵抗値を示すものを必要とするとき
には、本実施形態による回路を用いることが望ましく、
図１のものを用いるよりも、補助検出抵抗を省略できる
ので、回路構成を簡略化することができる。

【００２７】前記各実施形態における過電流保護回路１
６を半導体装置の基板上に実装するに際しては、検出Ｉ
ＧＢＴ１８を除く回路を一つの半導体チップに集積化し
て保護回路チップとし、検出ＩＧＢＴ１８をセンスセル
付ＩＧＢＴとし、センスセル付ＩＧＢＴと保護回路チッ
プとの組合わせで実現することが望ましい。この構成を
採用すれば、保護回路をディスクリート素子の組合わせ
で構成するときよりも部品点数を低減することができる
とともに、低コスト化および小型化を図ることができ
る。さらに、保護回路チップのうち必要に応じて特定の
素子を単体素子で形成することもできる。例えば、ゲー
ト抵抗２０だけを単体素子で形成し、他の回路素子を一
つの半導体チップに集積化する。このような構成を採用
することにより設計の自由度を増すことができる。

【００２８】次に、本発明による過電流保護回路１６を
集積化したＩＧＢＴチップのレイアウトを図４に示す。
図５は図４のＸ−Ｙ線に沿う断面図である。図４におい
て、一つの半導体チップにはゲートパッド７０１、エミ
ッタパッド７０２、過電流保護回路形成領域７０３、ゲ
ート配線７０４、電流導通領域７０５、耐圧保持領域７
０６が形成されている。ゲートパッド７０１はチップ外
部のゲート駆動回路からのワイヤを接続する領域として
形成されており、ゲートパッド７０１はゲート電極３０
に接続されている。エミッタパッド７０２はチップ外部
の主回路からの配線を接続する領域として形成されてお
り、このエミッタパッド７０２は主ＩＧＢＴ１０、検出
ＩＧＢＴ１８のエミッタと接続される。過電流保護回路
形成領域７０３には過電流保護回路１６を構成する各種
素子が形成されるようになっている。ゲート配線７０４
はゲートパッド７０１に印加されたゲート電圧を導通領
域に配分するために、過電流保護回路形成領域７０３の
周囲と電流導通領域７０５の周囲に形成されている。電
流導通領域７０５は主回路の電流を通電するための領域
として形成されており、この領域には複数の主ＩＧＢＴ
１０が形成されている。耐圧保持領域７０６は素子の耐
圧を保持するのに必要な領域として半導体チップの周囲
に渡って形成されている。

【００２９】また各ＩＧＢＴ１０、１８のコレクタに接
続されるコレクタ電極１４は図５に示すように、コレク
タ電極８２７として半導体基板上に形成されている。コ
レクタ電極８２７上にはコレクタ層８０１、バッファ層
８０２、ドリフト層８０３が形成されており、ドリフト
８０３上には主ＩＧＢＴ１０、検出ＩＧＢＴ１８、ゲー
ト抵抗２０、検出抵抗２６等を構成する電極や層が形成
されている。各素子を構成するものの内、８０５はｐ＋
層、８０６はエミッタ層、８０７はゲート絶縁膜、８０
８はゲート電極、８０９は酸化膜、８１０は遮断層、８
１１はＭＯＳＦＥＴベース層、８１２はＭＯＳＦＥＴｐ
＋層、８１３はソース層、８１４はドレイン層、８１５
はＭＯＳＦＥＴゲート電極、８１６はフィールド酸化
膜、８１７はウエル層、８１８は多結晶シリコン抵抗
層、８２０はエミッタ電極、８２１は検出ＩＧＢＴ１８
のエミッタ電極、８２２はソース電極、８２３はドレイ
ン電極、８２４、８２５は多結晶シリコン抵抗の電極、
８２６はゲートパッド７０１に接続されるゲートパッド
である。そして各素子は金属や多結晶シリコンによる配
線で形成されて、過電流保護回路１６を構成している。

【００３０】本実施形態によれば、過電流保護回路１６
の各素子をＩＧＢＴチップに集積化することにより、過
電流保護回路１６を小型化することができる。また保護
対象となる主ＩＧＢＴ１０と過電流保護回路１６との距
離を近接させて配置することができるため、配線に伴う
信号の伝送遅れを少なくすることができ、迅速で且つ正
確な過電流保護動作を行なうことができる。

【００３１】次に、本発明による過電流保護回路１６を
適用した電力変換装置としてのインバータの構成を図６
にしたがって説明する。

【００３２】図６において、インバータは、一対の直流
入力端子４０１、４０２と、三相の出力端子として交流
出力端子４０３、４０４、４０５を備えており、直流入
力端子４０１、４０２と交流出力端子４０３〜４０５と
の間に上アーム４１０、４１２、４１４、下アーム４１
１、４１３、４１５、還流ダイオード４１６〜４２１が
設けられている。上アーム４１０〜４１４と下アーム４
１１〜４１５はそれぞれ直列に接続され、直列接続点が
交流出力端子４０３、４０４、４０５にそれぞれ接続さ
れている。そして上アーム４１０と下アーム４１１とで
インバータ単位を構成し、上アーム４１２と下アーム４
１３でインバータ単位を構成し、上アーム４１４と下ア
ーム４１５でインバータ単位を構成し、上アーム４１０
〜４１４と下アーム４１１〜４１５には還流ダイオード
４１６〜４２１が逆並列接続されている。上アーム４１
０〜４１４、下アーム４１１〜４１５はそれぞれ主ＩＧ
ＢＴ１０と過電流保護回路１６を備えて構成されてお
り、各アームの主ＩＧＢＴ１０が指定の順序で導通する
ことにより、直流入力端子４０１、４０２に印加された
直流電力を三相の交流電力に変換して交流出力端子４０
３〜４０５に出力することができる。

【００３３】本実施形態におけるインバータは、各アー
ムの主ＩＧＢＴ１０に過電流保護回路１６が設けられて
いるため、インバータの負荷が短絡したり、アームが短
絡したりしても、アームの回路素子を過電流から保護す
ることができるとともに、保護動作時にノイズが発生す
るのを防止することができる。このため、保護回路動作
時にインバータから発生するノイズが原因となって周辺
機器が誤動作するのを防止できるとともに、ノイズ低減
のために周辺機器にフィルタ回路や遮蔽板等を取り付け
る必要がなく、コスト低減に寄与することができる。

【００３４】前記各実施形態においては、主半導体能動
素子および従半導体能動素子としてＩＧＢＴを用いたも
のについて述べてが、ＩＧＢＴに限定されるものではな
く、他の半導体能動素子を用いることができる。例え
ば、ＩＧＢＴの代わりに、ＭＯＳＦＥＴやバイポーラト
ランジスタを用いることもできる。

【００３５】また、過電流保護回路１６としては、図１
ないし図３に示した回路構成のほかに、これらの回路に
抵抗やダイオード、コンデンサ等の回路素子を追加する
こともできる。例えば、トランジスタ２２、２４と直列
に抵抗を挿入し、各トランジスタ２２、２４のゲート電
圧を調整したり、主ＩＧＢＴ１０のゲートと検出ＩＧＢ
Ｔ１８のゲートとの間に抵抗を挿入し、両者の動作に時
間差を持たせることもできる。さらに検出抵抗２６の代
わりに、ダイオードを用いることができる。この場合ゲ
ート電圧の減少に伴って、ダイオードで発生する電圧が
増加する構成、例えば、検出ダイオードの直列数を増加
させる構成が望ましい。さらに、ＩＧＢＴ１８のゲート
電圧の減少に伴って、検出電流が増加する構成を採用す
ることも望ましい。

【００３６】

【発明の効果】以上説明したように、本発明によれば、
保護対象となる主半導体能動素子に過電流が流れたとき
に、従半導体能動素子に印加される制御電圧を低下させ
るとともに、制御電圧を徐々に低下させ、主半導体能動
素子の電流を過電流よりも小さい電流となるように収束
させるようにしたため、保護回路動作時に、主半導体能
動素子の電流が振動するのを防止することができ、振動
に伴うノイズによって回路素子が損傷するのを防止する
ことができ、信頼性の向上に寄与することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態を示す回路構成図であ
る。

【図２】本発明の第２の実施形態を示す回路構成図であ
る。

【図３】本発明の第３の実施形態を示す回路構成図であ
る。

【図４】本発明による過電流保護回路を集積化したとき
のＩＧＢＴチップのレイアウト構成図である。

【図５】図４のＸ−Ｙ線に沿う断面図である。

【図６】本発明による過電流保護回路を適応したインバ
ータのブロック構成図である。

【符号の説明】

１０ 主ＩＧＢＴ １６ 過電流保護回路 １８ 検出ＩＧＢＴ ２０ ゲート抵抗 ２２、２４ トランジスタ（ＭＯＳＦＥＴ） ２６ 検出抵抗 ２８ 補助検出抵抗

Claims (9)

【特許請求の範囲】
1. 【請求項１】 制御電圧に応じて通電電流が制御される
   主半導体能動素子を備えている半導体装置において、主
   半導体能動素子と並列接続されて主半導体能動素子に印
   加される制御電圧に応じて通電電流が制御される従半導
   体能動素子と、従半導体能動素子の電流を検出し検出電
   流を電圧に変換する電流電圧変換手段と、電流電圧変換
   手段の変換電圧が設定値を超えたときに主従半導体能動
   素子の通電電流を電流電圧変換手段の変換電圧の増加に
   応じて減少させる過電流保護手段と、従半導体能動素子
   に印加される制御電圧が設定値以下になったときに主従
   半導体能動素子の通電電流の減少に応じて電流電圧変換
   手段の変換電圧を高める変換電圧制御手段とを備えてい
   る半導体装置の保護回路。
2. 【請求項２】 制御電圧に応じて通電電流が制御される
   主半導体能動素子とを備えている半導体装置において、
   主半導体能動素子と並列接続されて主半導体能動素子に
   印加される制御電圧に応じて通電電流が制御される従半
   導体能動素子と、従半導体能動素子に流れる電流を抵抗
   値に応じた電圧に変換する電流電圧変換手段と、電流電
   圧変換手段の変換電圧が設定値を超えたときに主従半導
   体能動素子の通電電流を電流電圧変換手段の変換電圧の
   増加に応じて減少させる過電流保護手段と、従半導体能
   動素子に印加される制御電圧が設定値以下になったとき
   に主従半導体能動素子の通電電流の減少に応じて電流電
   圧変換手段の抵抗値を高める変換電圧制御手段とを備え
   ている半導体装置の保護回路。
3. 【請求項３】 制御電圧に応じて通電電流が制御される
   主半導体能動素子を備えている半導体装置において、主
   半導体能動素子と並列接続されて主半導体能動素子に印
   加される制御電圧に応じて通電電流が制御される従半導
   体能動素子と、従半導体能動素子に流れる電流を抵抗値
   に応じた電圧に変換する電流電圧変換手段と、電流電圧
   変換手段の変換電圧が設定値を超えたときに主従半導体
   能動素子の通電電流を電流電圧変換手段の変換電圧の増
   加に応じて減少させる過電流保護手段と、従半導体能動
   素子に印加される制御電圧が設定値以下になったときに
   電流電圧変換手段の抵抗値を高める変換電圧制御手段と
   を備えている半導体装置の保護回路。
4. 【請求項４】 制御電圧に応じて導通・非導通が制御さ
   れる主半導体能動素，子を備えている半導体装置におい
   て、主半導体能動素子と並列接続されて主半導体能動素
   子に印加される制御電圧に応じて導通・非導通が制御さ
   れる従半導体能動素子と、従半導体能動素子の電流を検
   出し検出電流を電圧に変換する電流電圧変換手段と、電
   流電圧変換手段の変換電圧が設定値を超えたときに主従
   半導体能動素子に印加される制御電圧を電流電圧変換手
   段の変換電圧の増加に応じて低下させる電圧制御手段
   と、従半導体能動素子に印加される制御電圧が設定値以
   下になったときに主従半導体能動素子に印加される制御
   電圧の低下に応じて電流電圧変換手段の変換電圧を高め
   る変換電圧制御手段とを備えている半導体装置の保護回
   路。
5. 【請求項５】 制御電圧に応じて導通・非導通が制御さ
   れる主半導体能動素子を備えている半導体装置におい
   て、主半導体能動素子と並列接続されて主半導体能動素
   子に印加される制御電圧に応じて導通・非導通が制御さ
   れる従半導体能動素子と、従半導体能動素子に流れる電
   流を抵抗値に応じた電圧に変換する電流電圧変換手段
   と、電流電圧変換手段の変換電圧が設定値を超えたとき
   に主従半導体能動素子に印加される制御電圧を電流電圧
   変換手段の変換電圧の増加に応じて低下させる電圧制御
   手段と、従半導体能動素子に印加される制御電圧が設定
   値以下になったときに主従半導体能動素子に印加される
   制御電圧の低下に応じて電流電圧変換手段の抵抗値を高
   める変換電圧制御手段とを備えている半導体装置の保護
   回路。
6. 【請求項６】 制御電圧に応じて導通・非導通が制御さ
   れる主半導体能動素子を備えている半導体装置におい
   て、主半導体能動素子と並列接続されて主半導体能動素
   子に印加される制御電圧に応じて導通・非導通が制御さ
   れる従半導体能動素子と、従半導体能動素子に流れる電
   流を抵抗値に応じた電圧に変換する電流電圧変換手段
   と、電流電圧変換手段の変換電圧が設定値を超えたとき
   に主従半導体能動素子に印加される制御電圧を電流電圧
   変換手段の変換電圧の増加に応じて低下させる電圧制御
   手段と、従半導体能動素子に印加される制御電圧が設定
   値以下になったときに電流電圧変換手段の抵抗値を高め
   る変換電圧制御手段とを備えている半導体装置の保護回
   路。
7. 【請求項７】 半導体能動素子のうち少なくとも主半導
   体能動素子は絶縁ゲート半導体能動素子で構成されてい
   ることを特徴とする請求項１乃至６のうちいずれか１項
   に記載の半導体装置の保護回路。
8. 【請求項８】 主半導体能動素子と、従半導体能動素子
   と、電流電圧変換手段と、電圧制御手段および変換電圧
   制御手段は同一半導体基板内に形成されていることを特
   徴とする請求項１乃至７のうちいずれか１項に記載の半
   導体装置の保護回路。
9. 【請求項９】 一対の直流入力端子と相数と同数の交流
   出力端子との間に挿入されて相数と同数の上アームと下
   アームを構成する複数の主半導体能動素子と、各主半導
   体能動素子に逆並列接続された複数の整流素子とを備え
   た電力変換装置において、請求項１乃至８のうちいずれ
   か１項に記載の半導体装置の保護回路を備えていること
   を特徴とする電力変換装置。