JP6361252B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関する。

従来、高周波回路を有する半導体装置が用いられている。

半導体装置は、性能の向上に伴って動作速度が速くなっており、ミリ波帯の周波数を有する信号を処理する高周波回路を備える場合がある。ミリ波帯の信号は、例えば、３０〜３００ＧＨｚの範囲の波長を有する。

図１は、従来例の半導体装置を説明する図である。

半導体装置１１０は、半導体基板１１１と、半導体基板１１１上に形成された素子層１１２と、素子層１１２上に形成された配線層１１３と、配線層１１３上に形成された電極パッド１１４を備える。電極パッド１１４は、配線層１１３を介して、素子層１１２と電気的に接続する。

半導体装置１１０は、電極パッド１１４上に配置されたバンプ１１５を用いて、他の基板１３０と接合される。半導体装置１１０は、電極パッド１１４及びバンプ１１５を介して、他の基板１３０との間で信号の入出力を行う。バンプを用いて、半導体装置１１０と他の基板１３０とを接続することにより、ワイヤボンドを用いることにより生じるような寄生インダクタスを低減することができる。

半導体装置１１０は、信号Ｓ１を入力して、増幅された信号Ｓ２を出力する増幅回路としての高周波回路１１２ａを有する。高周波回路１１２ａは、素子層１１２内に配置される。

特開２０００−５８６９１号公報 特開２００６−７３９３５号公報 特開２００８−５１７６号公報 特開２０００−２７８０９０号公報

高周波回路１１２ａが出力する信号Ｓ２の一部は、素子層１１２の外に漏れて半導体基板１１１内にも伝搬する。これは、高周波回路１１２ａを形成する素子又は配線等を流れる電流が電波Ｅを発生し、電波Ｅが半導体基板１１１内を伝搬するものである。

例えば、信号Ｓ２の周波数が３００ＧＨｚである場合、半導体基板１１１内での電波Ｅの波長は、数１００μｍになる。この波長は、半導体基板１１１の厚さに対応する大きさである。そのため、両面が空気と素子層１１２との間に配置される半導体基板１１１は、高周波回路１１２ａが出力する電波Ｅを伝搬する導波路として働く。

そのため、高周波回路１１２ａから出力された信号Ｓ２の一部は電波Ｅとなって、半導体基板１１１内を伝搬し、入力側にフィードバックされる場合がある。

半導体基板１１１の厚さＴが、高周波回路１１２ａから出力された信号Ｓ２の波長の１／４よりも厚い時には、半導体基板１１１の厚さ方向において、半導体基板１１１内において電波Ｅの共振が発生する場合もある。

このように共振した電波Ｅが、フィードバックされて、高周波回路１１２ａの入力側の素子又は配線において受信され、信号として高周波回路１１２ａに入力すると、出力の帯域特性を劣化させる。また、時には、望まれない発振が生じる場合もある。

半導体装置の動作速度が遅く、例えば、ＭＨｚ程度の周波数を有する信号の時には、信号の波長は半導体基板の厚さよりも大きいので、電波が半導体基板を透過するため、このような問題は生じなかった。

半導体装置の動作速度が高くなったことにより、このような新たな問題が生じている。

半導体基板１１１内に伝搬した信号の共振を防止することとして、半導体基板１１１の厚さを伝搬する信号の波長の１／４以下にすることがある。しかし、半導体基板１１１の厚さを薄くすることは、半導体基板１１１の機械的強度を低下すると共に、製造工程における半導体基板１１１の取り扱いを困難にする問題を生じる。

本明細書では、半導体基板を伝搬して素子層へ戻る電波の強度を低減する半導体装置を提供することを課題とする。

本明細書に開示する半導体装置の一形態によれば、第１面及び第２面と、前記第１面側に配置される素子層と、前記第２面を形成する半導体基板と、前記第２面に周期的に配置される複数の溝と、を備える。

上述した本明細書に開示する半導体装置の一形態によれば、半導体基板を伝搬して素子層へ戻る電波の強度を低減できる。

本発明の目的及び効果は、特に請求項において指摘される構成要素及び組み合わせを用いることによって認識され且つ得られるだろう。

前述の一般的な説明及び後述の詳細な説明の両方は、例示的及び説明的なものであり、特許請求の範囲に記載されている本発明を制限するものではない。

従来例の半導体装置を説明する図である。 （Ａ）は、本明細書に開示する半導体装置の第１実施形態を示す平面図であり、（Ｂ）は、（Ａ）のＸ１−Ｘ１線断面図である。 第１実施形態の半導体装置の変形例を示す図である。 （Ａ）は、本明細書に開示する半導体装置の第２実施形態を示す平面図であり、（Ｂ）は、（Ａ）のＸ２−Ｘ２線断面図である。 （Ａ）は、本明細書に開示する半導体装置の第３実施形態を示す平面図であり、（Ｂ）は、（Ａ）のＸ３−Ｘ３線断面図である。 （Ａ）は、本明細書に開示する半導体装置の第４実施形態を示す平面図であり、（Ｂ）は、（Ａ）のＸ４−Ｘ４線断面図である。 （Ａ）は、本明細書に開示する半導体装置の第５実施形態を示す平面図であり、（Ｂ）は、（Ａ）のＸ５−Ｘ５線断面図である。

以下、本明細書で開示する半導体装置の好ましい第１実施形態を、図を参照して説明する。但し、本発明の技術範囲はそれらの実施形態に限定されず、特許請求の範囲に記載された発明とその均等物に及ぶものである。

図２（Ａ）は、本明細書に開示する半導体装置の第１実施形態を示す平面図であり、図２（Ｂ）は、図２（Ａ）のＸ１−Ｘ１線断面図である。

本実施形態の半導体装置１０は、半導体基板１１と、半導体基板１１上に形成された素子層１２と、素子層１２上に形成された配線層１３と、配線層１３上に形成された電極パッド１４を備える。電極パッド１４は、配線層１３を介して、素子層１１２と電気的に接続する。素子層１２は、回路を形成する回路素子及び回路素子を電気的に接続する配線等を有する。

半導体装置１０は、全体として、横長の形状を有する。

半導体装置１０は、第１面１０ａ及び第２面１０ｂを有する。素子層１２及び配線層１３は、第１面１０ａ側に配置される。電極パッド１４は、第１面１０ａに露出するように配置される。

素子層１２は、高周波回路１２ａを有する。図２に示す例では、高周波回路１２ａは、信号Ｓ１を入力して、増幅された信号Ｓ２を出力する増幅回路である。高周波回路１２ａは、例えば、３０〜３００ＧＨｚの範囲の波長を有するミリ波帯の信号を処理する。

なお、素子層１２に配置される高周波回路１２ａは、増幅回路に制限されるものではない。高周波回路１２ａは、ミリ波帯等の高い周波数の信号を処理する回路であれば特に制限されない。他の高周波回路１２ａの具体例として、発振回路又はトランシーバ回路等が挙げられる。

半導体装置１０は、電極パッド１４上に配置されたバンプ１５を用いて、他の基板３０と接合する。半導体装置１０は、電極パッド１４及びバンプ１５を介して、他の基板１３０との間で信号の入出力を行う。バンプを用いて、半導体装置１０と他の基板３０とを接続することにより、ワイヤボンドを用いることにより生じるような寄生インダクタンスを低減することができる。

半導体装置１０の第２面１０ｂは、半導体基板１１の一方の面により形成される。

第２面１０ｂには、複数の溝２０が周期的に配置される。複数の溝２０は、周期Ｌの間隔で、半導体装置１０の長手方向に並べて配置される。各溝２０の幅（半導体装置１０の長手方向の寸法）は同じである。各溝２０は、半導体装置１０の幅方向（長手方向と直行する方向）の全体に亘って形成される。各溝２０は、半導体基板１１が加工されて形成される。

半導体装置１０が、他の基板３０との間で信号の入出力をして動作することにより、高周波回路１２ａは、信号Ｓ１を入力して、増幅された信号Ｓ２を出力する。この出力された信号Ｓ２を形成する電流が、素子層１２が有する素子又は配線等を流れることにより電波Ｅを発生し、発生した電波Ｅが半導体基板１１内を伝搬する。

第１面１０ａ側の素子層１２で発生した電波Ｅが、半導体基板１１を伝搬して、第２面１０ｂに到達すると、電波Ｅは、周期的に配置された複数の溝２０により乱反射される。第２面１０ｂの外側は空気であり、半導体基板１１とは誘電率が異なるため、第２面１０ｂは電波Ｅを反射する界面として働く。第２面１０ｂで乱反射された電波Ｅは、四方に散乱するので、電波強度が弱まりながら半導体基板１１内を伝搬していく。第２面１０ｂで反射された電波Ｅは、半導体基板１１と素子層１２との界面で再び反射して、第２面１０ｂに向かって再び伝搬して、第２面１０ｂで乱反射することを繰り返しながら減衰していく。

半導体装置１０では、従来の半導体装置のように、素子層１２で発生した電波Ｅが、半導体基板１１内で鏡面反射することにより、所定の方向に強度を保った状態で反射を繰り返すことはない。従って、半導体装置１０では、第１面１０ａ側の素子層１２で発生した電波Ｅが、半導体基板１１を伝搬して共振が生ずることも抑制される。

溝２０の周期Ｌは、高周波回路１２ａが処理する信号が含む波長の１／４以下となるように決定することが好ましい。溝２０は、高周波回路１２ａが処理する信号の波長とは関係なく、第２面１０ｂに伝搬する電波を乱反射するが、所定の波長を有する電波の共振を防止する観点からは、上述したように、溝２０の周期Ｌを、共振を防止したい波長の１／４以下にすることが好ましい。

高周波回路１２ａが増幅回路である場合には、溝２０の周期Ｌを、増幅された信号Ｓ２の波長の１／４以下となるように決定することが好ましい。

高周波回路１２ａが発振回路である場合には、発振周波数が有する周期以外の周期を有するように、溝２０の周期Ｌを決定することが好ましい。

また、高周波回路１２ａがトランシーバ回路である場合には、溝２０の周期Ｌを、送信回路の送信信号が有する波長の１／４以下となるように決定することが好ましい。

複数の溝２０が周期的に並ぶ方向は、高周波回路１２ａが出力する信号が戻ることを防止したい方向と交差又は直交するように決定することが好ましい。図２に示す例では、複数の溝２０が周期的に並ぶ方向は、半導体装置１０の長手方向と一致しているが、これに限定されるものではない。

溝２０の幅及び深さは、減衰させたい信号の波長又は半導体装置１０に求められる機械的強度に基づいて、決定され得る。

周期的な複数の溝２０の形成方法としては、例えば、素子層１２及び配線層１３が形成された半導体基板の裏面上にマスクパターンを形成し、このマスクパターンを用いて、半導体基板１１の裏面をエッチングして、複数の溝２０を形成することができる。

上述した本実施形態の半導体装置１０によれば、半導体基板１１を伝搬して素子層１２へ戻る電波の強度を低減できる。特に、溝の周期Ｌの４倍以上の波長を有する電波が、半導体基板１１内で共振することを防止できる。

また、本実施形態の半導体装置１０によれば、半導体基板１１内を伝搬する電波の共振を防止するための半導体基板１１の厚さＴに対する制約を設けることを回避できる。従って、半導体基板１１の厚さを、半導体装置１０に求められる機械的強度及び製造工程のハンドリングの観点から決定できる。

例えば、半導体装置１０の寸法として、半導体装置１０の長手方向の寸法を１ｍｍとし、半導体基板１１の厚さを３００μｍとし、溝の幅を５０μｍとして、溝の深さを５０μｍとすることができる。このような寸法を有する半導体装置１０を用いて、ＧＨｚ帯の周波数を有する信号を処理しても、高周波回路の出力信号がフィードバックすることを抑制できる。

次に、上述した半導体装置の変形例を、図面を参照しながら、以下に説明する。

図３は、第１実施形態の半導体装置の変形例を示す図である。

本変型例の半導体装置１０では、周期的に配置される複数の溝２０は、半導体基板１１と同じ誘電率を有する部材１６を用いて形成される。溝２０は、部材１６と半導体基板１１とにより囲まれた空間を有する。

本明細書では、部材１６が半導体基板１１と同じ誘電率を有することは、部材１６の誘電率が、半導体基板１１の誘電率に対して、±５０％以内、好ましくは±３０％以内、より好ましくは±２０％、更に好ましくは±１０％以内の差を有することをいう。

周期的な複数の溝２０の形成方法として、以下の例が挙げられる。まず、素子層１２及び配線層１３が形成された半導体基板の裏面上に部材１６の層を形成し、部材１６の層の上に、マスクパターンを形成し、このマスクパターンを用いて、部材１６の層をエッチングして複数の溝２０を形成する。また、リフトオフ法を用いて、複数の溝２０を形成しても良い。

次に、上述した半導体装置の第２〜第５実施形態を、図４〜図７を参照しながら以下に説明する。他の実施形態について特に説明しない点については、上述の第１実施形態に関して詳述した説明が適宜適用される。また、同一の構成要素には同一の符号を付してある。

図４（Ａ）は、本明細書に開示する半導体装置の第２実施形態を示す平面図であり、図４（Ｂ）は、図４（Ａ）のＸ２−Ｘ２線断面図である。

本実施形態の半導体装置１０は、溝２０ａと溝２０ｂとが、半導体装置１０の長手方向に周期的に配置される。

図４（Ａ）に示すように、溝２０ａ及び溝２０ｂは、第２面１０ｂにおいて、全体として、千鳥格子状に配置される。

溝２０ａは、半導体装置１０の幅方向（長手方向と直行する方向）の中央部に跨るように形成される。

溝２０ｂは、複数の溝２０ａ、２０ｂが周期的に並ぶ方向と直行する方向において不連続に形成される。具体的には、溝２０ｂは、半導体装置１０の幅方向に間隔をあけて配置される。各溝２０ｂは、半導体装置１０の幅方向の両端部に位置するように配置される。

溝２０ａの幅（半導体装置１０の長手方向の寸法）は、溝２０ｂの幅と同じである。

半導体装置１０の長手方向において、溝２０ａの幅方向（半導体装置１０の長手方向）の中心と溝２０ｂの幅方向の中心との間の距離が周期Ｌとなるように、溝２０ａ及び溝２０ｂが、第２面１０ｂに配置される。

溝２０ａの両端部の位置を、半導体装置１０の長手方向に延長した仮想線は、溝２０ｂと重なる。

半導体装置１０の幅方向の中央部では、溝２０ａと、一の溝２０ｂを挟んで隣接する溝２０ａは、半導体装置１０の長手方向に周期２Ｌで配置される複数の溝を形成する。

同様に、半導体装置１０の幅方向の両端部では、溝２０ｂと、一の溝２０ａを挟んで隣接する溝２０ｂは、半導体装置１０の長手方向に周期２Ｌで配置される複数の溝を形成する。

本変型例によれば、本実施形態の半導体装置１０は、溝の周期Ｌの４倍以上の波長を有する信号と共に、溝の周期２Ｌの４倍以上の波長を有する信号が、半導体基板１１内を伝搬することを抑制して、共振が発生することを防止できる。

図５（Ａ）は、本明細書に開示する半導体装置の第３実施形態を示す平面図であり、図５（Ｂ）は、図５（Ａ）のＸ３−Ｘ３線断面図である。

本実施形態の半導体装置１０は、溝２０ａと溝２０ｂとが、半導体装置１０の長手方向に周期的に配置される。

図５（Ｂ）に示すように、本実施形態では、ドット状の溝２０ａ及び溝２０ｂが、第２面１０ｂの全体に亘って設けられている。

溝２０ａ及び溝２０ｂは、平面視した形状が同じ矩形を有する。半導体装置１０の長手方向において、溝２０ａの中心と溝２０ｂの中心との間の距離が周期Ｌとなるように、溝２０ａ及び溝２０ｂは、第２面１０ｂに配置される。

溝２０ａは、複数の溝２０ａ、２０ｂが周期的に並ぶ方向と直行する方向において不連続に形成される。具体的には、複数の溝２０ａは、半導体装置１０の幅方向（長手方向と直行する方向）に所定の間隔をあけて配置される。複数の溝２０ａは、半導体装置１０の幅方向に並ぶ列を形成する。

同様に、溝２０ｂは、複数の溝２０ａ、２０ｂが周期的に並ぶ方向と直行する方向において不連続に形成される。具体的には、複数の溝２０ｂは、半導体装置１０の幅方向に所定の間隔をあけて配置される。複数の溝２０ｂは、半導体装置１０の幅方向に並ぶ列を形成する。

２つの溝２０ａの間の部分を、半導体装置１０の長手方向に延長した所に溝２０ｂが配置される。同様に、２つの溝２０ｂの間の部分を、半導体装置１０の長手方向に延長した所に溝２０ａが配置される。

図６（Ａ）は、本明細書に開示する半導体装置の第４実施形態を示す平面図であり、図６（Ｂ）は、図６（Ａ）のＸ４−Ｘ４線断面図である。

本実施形態の半導体装置１０は、溝２０ａと溝２０ｂとが、半導体装置１０の長手方向に周期的に配置される。

溝２０ａと溝２０ｂとは、幅（半導体装置１０の長手方向の寸法）が異なっている。溝２０ａの幅は、溝２０ｂよりも狭い。

半導体装置１０の長手方向において、溝２０ａの幅方向（半導体装置１０の長手方向）の中心と溝２０ｂの幅方向の中心との間の距離が周期Ｌとなるように、溝２０ａ及び溝２０ｂは、第２面１０ｂに配置される。

本実施形態によれば、溝２０ａと溝２０ｂとは、幅が異なっているので、幅が同一の場合よりも、広い範囲の周波数に対して、半導体基板１１を伝搬する電波を減衰することができる。

図７（Ａ）は、本明細書に開示する半導体装置の第５実施形態を示す平面図であり、図７（Ｂ）は、図７（Ａ）のＸ５−Ｘ５線断面図である。

本実施形態の半導体装置１０の第２面１０ｂは、周期Ｌ１で複数の溝２０ａが周期的に配置される第１領域Ａ１と、周期Ｌ１とは異なる周期Ｌ２で複数の溝２０ｂが周期的に配置される第２領域Ａ２を有する。

第１領域Ａ１では、複数の溝２０ａが、半導体装置１０の長手方向において、周期Ｌ１で並んで配置される。

第２領域Ａ２では、複数の溝２０ｂが、半導体装置１０の長手方向において、周期Ｌ２で並んで配置される。

溝２０ａ及び溝２０ｂは、平面視した形状が同じ矩形を有する。

第１領域Ａ１の素子層１２には、信号Ｓ１を入力して、増幅された信号Ｓ２を出力する高周波回路１２ａが配置される。また、第２領域Ａ２の素子層１２には、信号Ｓ３を入力して、増幅された信号Ｓ４を出力する高周波回路１２ｂが配置される。

そこで、第１領域Ａ１の第２面１０ｂには、信号Ｓ２が有する波長の１／４以下の周期Ｌ１で溝２０ａが配置される。一方、第２領域Ａ２の第２面１０ｂには、信号Ｓ４が有する波長の１／４以下の周期Ｌ２で溝２０ｂが配置される。

これにより、高周波回路１２ａの出力信号Ｓ２に起因して生成された電波が半導体基板１１内を伝搬することを抑制すると共に、高周波回路１２ｂの出力信号Ｓ４に起因して生成された電波が半導体基板１１内を伝搬することを抑制できる。

本発明では、上述した実施形態の半導体装置は、本発明の趣旨を逸脱しない限り適宜変更が可能である。また、一の実施形態又は変形例が有する構成要件は、他の実施形態にも適宜適用することができる。

ここで述べられた全ての例及び条件付きの言葉は、読者が、発明者によって寄与された発明及び概念を技術を深めて理解することを助けるための教育的な目的を意図する。ここで述べられた全ての例及び条件付きの言葉は、そのような具体的に述べられた例及び条件に限定されることなく解釈されるべきである。また、明細書のそのような例示の機構は、本発明の優越性及び劣等性を示すこととは関係しない。本発明の実施形態は詳細に説明されているが、その様々な変更、置き換え又は修正が本発明の精神及び範囲を逸脱しない限り行われ得ることが理解されるべきである。

１０ 半導体装置
１０ａ 第１面
１０ｂ 第２面
１１ 半導体基板
１２ 素子層
１３ 配線層
１４ 電極パッド
１５ バンプ
１６ 部材
２０、２０ａ、２０ｂ 溝
３０ 他の基板

Claims (4)

1. 第１面及び第２面と、
   前記第１面側に配置される素子層と、
   前記第２面を形成する半導体基板と、
   前記第２面に周期的に配置される複数の溝と、
   を備え、
   前記溝は、前記半導体基板と同じ誘電率を有する材料を用いて形成される半導体装置。
2. 前記溝は、前記溝が周期的に並ぶ方向と直行する方向において不連続に形成される請求項１に記載の半導体装置。
3. 複数の前記溝は、幅が異なっている請求項１又は２に記載の半導体装置。
4. 前記第２面は、複数の前記溝が第１の周期で周期的に配置される第１領域と、複数の前記溝が第２の周期で周期的に配置される第２領域とを有する請求項１〜３の何れか一項に記載の半導体装置。

Images