JP6274917B2

JP6274917B2 - 高周波パッケージ

Info

Publication number: JP6274917B2
Application number: JP2014047421A
Authority: JP
Inventors: 友幸海野; 和則菅谷
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2014-03-11
Filing date: 2014-03-11
Publication date: 2018-02-07
Anticipated expiration: 2034-03-11
Also published as: JP2015173140A

Description

本発明は、高周波デバイスを収納する高周波パッケージに関する。

マイクロ波帯やミリ波帯の高周波信号を扱う高周波デバイスが知られている。また、そのような高周波デバイスを収納する高周波パッケージも知られている。

特許文献１によれば、高周波パッケージに遮蔽空間が形成され、その遮蔽空間内に高周波デバイスが配置される。そのような高周波パッケージの場合、高周波デバイスの使用周波数が高くなると、空洞共振周波数に近づき、共振が発生する恐れがある。そのような共振は、高周波デバイスの入出力端子間のアイソレーションの劣化を招く。

そこで、特許文献１によれば、遮蔽空間を形成する誘電体基板の表面のグランドパターンの代わりに、その誘電体基板の内部にグランド導体が設けられる。そのグランド導体で囲まれた誘電体の誘電率分だけ、遮蔽空間内の実効的な誘電率は増加する。これにより、空洞共振周波数がシフトし、高周波デバイスの入出力端子間のアイソレーションが改善される。

国際公開第２０１２／１４０９３４号

高周波デバイスがアクティブ素子を含んでおり、且つ、入出力間の利得が十分に大きい場合を考える。この場合、利得に対して十分な入出力端子間アイソレーションを確保しないと、発振現象が発生してしまう。すなわち、高周波デバイスの入出力端子間のアイソレーションの更なる改善が望まれる。

本発明の１つの目的は、高周波パッケージにおける高周波デバイスの端子間のアイソレーションを向上させることができる技術を提供することにある。

本発明の１つの観点において、高周波パッケージは、第１表面を有する第１誘電体基板と、前記第１表面上に形成された第１表面グランド導体及び信号配線と、複数の端子を介して前記第１表面グランド導体及び前記信号配線に対してフリップチップ接続された高周波デバイスと、前記第１誘電体基板と対向するように配置され前記第１表面と対向する第２表面を有する第２誘電体基板と、前記第２表面上に形成された第２表面グランド導体と、前記第１表面グランド導体と前記第２表面グランド導体とを接続し且つ前記高周波デバイスの周りを囲むように配置された複数の基板間接続導体と、前記高周波デバイスと対向する領域における前記第２誘電体基板の内部に形成され前記第２表面グランド導体と接続された内部グランド導体と、前記第１表面グランド導体の形成された前記第１誘電体基板と、前記内部グランド導体および前記第２表面グランド導体の形成された前記第２誘電体基板と、前記基板間接続導体とで囲まれた遮蔽空間内に、前記内部グランド導体と前記第２表面とで囲まれた前記第２誘電体基板の誘電体領域を仕切るように形成され且つ前記内部グランド導体と接続された隔壁導体と、を備える。前記遮蔽空間内に前記高周波デバイスを格納する。

本発明によれば、高周波パッケージにおける高周波デバイスの端子間のアイソレーションを向上させることが可能となる。

図１は、本発明の実施の形態に係る高周波パッケージの構成を示している。図２は、本発明の実施の形態に係る高周波パッケージによる効果を説明するためのグラフ図である。

添付図面を参照して、本発明の実施の形態に係る高周波パッケージを説明する。

実施の形態．
図１は、本実施の形態に係る高周波パッケージの構成を示している。本実施の形態に係る高周波パッケージは、マイクロ波帯やミリ波帯の高周波信号を扱う高周波デバイス１を収納する。そのような高周波デバイス１として、例えば、ＭＭＩＣ（ＭｏｎｏｌｉｔｈｉｃＭｉｃｒｏｗａｖｅＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）チップが挙げられる。尚、高周波デバイス１は、アクティブ素子を含んでいる。

本実施の形態に係る高周波パッケージでは、互いに対向する２つの基板が用いられる。より詳細には、図１に示されるように、第１誘電体基板１０と第２誘電体基板２０とが互いに対向している。

第１誘電体基板１０は、高周波デバイス１が搭載される側の基板である。第１誘電体基板１０の１つの表面１０Ｓ（以下、第１表面１０Ｓと参照される）が、第２誘電体基板２０と対向している。この第１表面１０Ｓ上には、信号配線１５及び第１表面グランド導体１００が形成されている。信号配線１５は、高周波デバイス１で使用される高周波信号を伝送する。第１表面グランド導体１００は、所定のパターンを有するグランドパターンであり、その電位はグランド電位である。

高周波デバイス１は、第１誘電体基板１０の第１表面１０Ｓ上に搭載されている。より詳細には、高周波デバイス１は、複数のバンプ３を介して、第１表面１０Ｓ上の信号配線１５及び第１表面グランド導体１００に対してフリップチップ接続されている。バンプ３は、高周波デバイス１の外部接続端子として機能する。尚、信号配線１５と接続されている複数のバンプ３は、少なくとも２つの入出力端子を含んでいる。その２つの入出力端子は、以下、第１入出力端子３Ａ及び第２入出力端子３Ｂと参照される。

第２誘電体基板２０は、第１誘電体基板１０と対向するように配置されている。より詳細には、第２誘電体基板２０の１つの表面２０Ｓ（以下、第２表面２０Ｓと参照される）が、第１誘電体基板１０と対向している。この第２表面２０Ｓ上には、第２表面グランド導体２００が形成されている。第２表面グランド導体２００は、所定のパターンを有するグランドパターンであり、その電位はグランド電位である。

但し、本実施の形態では、高周波デバイス１と対向する領域ＲＡには、第２表面グランド導体２００は形成されていない。その代わり、当該領域ＲＡにおいては、第２誘電体基板２０の内部に、内部グランド導体が形成されている。その内部グランド導体は、第２表面グランド導体２００と接続されており、その電位はグランド電位である。

より詳細には、内部グランド導体は、第１内部グランド導体２１０及び第２内部グランド導体２２０を含んでいる。第１内部グランド導体２１０は、第２誘電体基板２０の内層に形成された層状の導体パターンである。第２内部グランド導体２２０は、第２表面グランド導体２００と第１内部グランド導体２１０との間を接続している。この第２内部グランド導体２２０は、層状の導体パターン２２１と、層間を接続するビア２２２との組み合わせで形成されている。

上記の内部グランド導体（２１０，２２０）と第２表面２０Ｓとで囲まれた第２誘電体基板２０の領域は、以下、誘電体領域２１と参照される。この誘電体領域２１は、領域ＲＡに対応しており、高周波デバイス１と対向している。つまり、高周波デバイス１と対向する領域ＲＡには、第２表面グランド導体２００の代わりに、内部グランド導体（２１０，２２０）に囲まれた誘電体領域２１が形成されている。

以上に説明された第１誘電体基板１０と第２誘電体基板２０との間に挟まれるように、複数の基板間接続導体３０が形成されている。より詳細には、基板間接続導体３０は、第１誘電体基板１０側の第１表面グランド導体１００と第２誘電体基板２０側の第２表面グランド導体２００とを電気的に接続している。更に、複数の基板間接続導体３０は、高周波デバイス１の周りを囲むように配置されている。

これら第１表面グランド導体１００が形成された第１誘電体基板１０、第２表面グランド導体２００および内部グランド導体２１０，２２０が形成された第２誘電体基板２０及び基板間接続導体３０によって囲まれた空間が遮蔽空間ＳＨである。高周波デバイス１は、その遮蔽空間ＳＨの中に配置されていると言える。

ここで、高周波デバイス１の使用周波数が高くなると、空洞共振周波数に近づき、共振が発生する恐れがある。そのような共振は、高周波デバイス１の入出力端子（３Ａ，３Ｂ）間のアイソレーションの劣化を招く。しかしながら、本実施の形態によれば、上述の通り、高周波デバイス１と対向する領域ＲＡに、第２表面グランド導体２００の代わりに、内部グランド導体（２１０，２２０）に囲まれた誘電体領域２１が形成されている。この誘電体領域２１の誘電率分だけ、遮蔽空間ＳＨ内の実効的な誘電率は増加する。これにより、空洞共振周波数がシフトし、高周波デバイス１の入出力端子（３Ａ，３Ｂ）間のアイソレーションが改善される。

更に、本実施の形態に係る高周波パッケージは、隔壁導体２３０を備えている。図１に示されるように、隔壁導体２３０は、第２誘電体基板２０の誘電体領域２１中において、誘電体領域２１を仕切るように形成されている。この隔壁導体２３０は、第１内部グランド導体２１０と接続されており、その電位はグランド電位である。

上述の第２内部グランド導体２２０と同様に、隔壁導体２３０は、層状の導体パターン２３１と、層間を接続するビア２３２との組み合わせで形成されていてもよい。この場合、隔壁導体２３０と第２内部グランド導体２２０を、同じプロセスにより一括して形成することが可能であり、好適である。また、この場合、隔壁導体２３０の導体パターン２３１と第２内部グランド導体２２０の導体パターン２２１は、同じ層に形成されることになる。

隔壁導体２３０は、高周波デバイス１と対向する位置に形成されている。これにより、高周波デバイス１の端子３間のアイソレーションが更に改善される。図１に示される例では、隔壁導体２３０は、高周波デバイス１の第１入出力端子３Ａと第２入出力端子３Ｂを隔てる位置に形成されている。これにより、入出力端子３Ａ、３Ｂ間のアイソレーションが更に改善される。

図２は、本実施の形態の効果を示すグラフ図である。より詳細には、図２は、隔壁導体２３０が有る場合と無い場合のそれぞれにおける、入出力端子３Ａ、３Ｂ間のアイソレーションの計算結果を示している。隔壁導体２３０を設けることにより、使用周波数ｆ０における入出力端子３Ａ、３Ｂ間のアイソレーションが改善することが分かる。

以上に説明されたように、本実施の形態によれば、高周波パッケージにおける高周波デバイス１の端子３間のアイソレーションを向上させることが可能となる。

以上、本発明の実施の形態が添付の図面を参照することにより説明された。但し、本発明は、上述の実施の形態に限定されず、要旨を逸脱しない範囲で当業者により適宜変更され得る。

１高周波デバイス、３バンプ、３Ａ第１入出力端子、３Ｂ第２入出力端子、１０第１誘電体基板、１０Ｓ第１表面、１５信号配線、２０第２誘電体基板、２０Ｓ第２表面、２１誘電体領域、３０基板間接続導体、１００第１表面グランド導体、２００第２表面グランド導体、２１０第１内部グランド導体、２２０第２内部グランド導体、２２１導体パターン、２２２ビア、２３０隔壁導体、２３１導体パターン、２３２ビア、ＲＡ領域、ＳＨ遮蔽空間。

Claims

第１表面を有する第１誘電体基板と、
前記第１表面上に形成された第１表面グランド導体及び信号配線と、
複数の端子を介して、前記第１表面グランド導体及び前記信号配線に対してフリップチップ接続された高周波デバイスと、
前記第１誘電体基板と対向するように配置され、前記第１表面と対向する第２表面を有する第２誘電体基板と、
前記第２表面上に形成された第２表面グランド導体と、
前記第１表面グランド導体と前記第２表面グランド導体とを接続し、且つ、前記高周波デバイスの周りを囲むように配置された複数の基板間接続導体と、
前記高周波デバイスと対向する領域における前記第２誘電体基板の内部に形成され、前記第２表面グランド導体と接続された内部グランド導体と、
前記第１表面グランド導体の形成された前記第１誘電体基板と、前記内部グランド導体および前記第２表面グランド導体の形成された前記第２誘電体基板と、前記基板間接続導体とで囲まれた遮蔽空間内に、
前記内部グランド導体と、前記第２表面とで囲まれた前記第２誘電体基板の誘電体領域を仕切るように形成され、且つ、前記内部グランド導体と接続された隔壁導体と
を備え、
前記遮蔽空間内に前記高周波デバイスを格納する
ことを特徴とする高周波パッケージ。
前記複数の端子は、前記信号配線に接続された少なくとも２つの入出力端子を含み、
前記隔壁導体は、前記２つの入出力端子の間に位置するように形成されている
ことを特徴とする請求項１に記載の高周波パッケージ。
前記内部グランド導体は、
前記第２誘電体基板内部に形成された層状の導体パターンである第１内部グランド導体と、
前記第１内部グランド導体と前記第２表面グランド導体とを接続する第２内部グランド導体と
を含み、
前記隔壁導体は、前記第１内部グランド導体に接続されている
ことを特徴とする請求項１又は２に記載の高周波パッケージ。
前記隔壁導体は、前記第１内部グランド導体から前記第２表面にかけて形成されている
ことを特徴とする請求項３に記載の高周波パッケージ。
前記隔壁導体は、層状の導体パターンと層間を接続するビアとの組み合わせで形成されている
ことを特徴とする請求項３又は４に記載の高周波パッケージ。
前記第２内部グランド導体は、層状の導体パターンと層間を接続するビアとの組み合わせで形成されており、
前記隔壁導体の前記導体パターンと前記第２内部グランド導体の前記導体パターンは、同じ層に形成されている
ことを特徴とする請求項５に記載の高周波パッケージ。