[go: up one dir, main page]

JP6341083B2 - Epitaxial silicon wafer manufacturing method - Google Patents

Epitaxial silicon wafer manufacturing method Download PDF

Info

Publication number
JP6341083B2
JP6341083B2 JP2014262930A JP2014262930A JP6341083B2 JP 6341083 B2 JP6341083 B2 JP 6341083B2 JP 2014262930 A JP2014262930 A JP 2014262930A JP 2014262930 A JP2014262930 A JP 2014262930A JP 6341083 B2 JP6341083 B2 JP 6341083B2
Authority
JP
Japan
Prior art keywords
silicon wafer
epitaxial
susceptor
epitaxial layer
surface position
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014262930A
Other languages
Japanese (ja)
Other versions
JP2016122779A (en
Inventor
健 廣瀬
健 廣瀬
辻　雅之
雅之 辻
文彦 木村
文彦 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2014262930A priority Critical patent/JP6341083B2/en
Priority to US14/875,937 priority patent/US10513797B2/en
Priority to CN201510982956.0A priority patent/CN105742154B/en
Publication of JP2016122779A publication Critical patent/JP2016122779A/en
Application granted granted Critical
Publication of JP6341083B2 publication Critical patent/JP6341083B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、エピタキシャルシリコンウェーハの製造方法に関する。   The present invention relates to a method for manufacturing an epitaxial silicon wafer.

近年、ＭＰＵやフラッシュメモリー等の高性能デバイスやＭＯＳ ＦＥＴ、ＩＧＢＴ等の高性能パワーデバイスにエピタキシャルシリコンウェーハが使用されつつある。一方、デバイスの高集積化に伴って、半導体基板の高品質化とともに微細化パターンの作製のために、高平坦化が特に重要視されている。   In recent years, epitaxial silicon wafers are being used for high-performance devices such as MPU and flash memory, and high-performance power devices such as MOS FET and IGBT. On the other hand, along with the high integration of devices, high planarization is especially emphasized in order to improve the quality of a semiconductor substrate and produce a miniaturized pattern.

高平坦度が要求されているシリコンウェーハのエピタキシャル成長は、枚葉処理によって膜厚均一性の向上が図られている。また、エピタキシャル成長用のガスの流れを仕切り等により制御することで更に膜厚の均一化が図られている。   In the epitaxial growth of silicon wafers that require high flatness, film thickness uniformity is improved by single wafer processing. Further, the film thickness is made more uniform by controlling the flow of gas for epitaxial growth by partitioning or the like.

しかし、シリコンウェーハの外周部では、結晶方位の違いによるエピタキシャル層の成長速度の違いから、エピタキシャル層の形成膜厚の変化が生じ、外周部の均一化を図ることが難しい。この解決方法として、半導体ウェーハの外周部における結晶方位の、サセプタの水平回転に伴う周期的な変化に応じて、サセプタをその載置面に対して垂直な方向に周期的に上下動させる技術が開示されている（特許文献１参照）。
また、ウェーハが載置されるウェーハ載置部と、その周縁を囲む状態で設けられた外周部と、外周部に設けられ、載置されるウェーハの外周部における気相成長の速度を制御する気相成長制御部とを備えたサセプタが開示されている（特許文献２，３参照）。 However, in the outer peripheral portion of the silicon wafer, a change in the film thickness of the epitaxial layer occurs due to a difference in growth rate of the epitaxial layer due to a difference in crystal orientation, and it is difficult to make the outer peripheral portion uniform. As a solution to this problem, there is a technique in which the susceptor is periodically moved up and down in a direction perpendicular to the mounting surface in accordance with the periodic change of the crystal orientation in the outer peripheral portion of the semiconductor wafer accompanying horizontal rotation of the susceptor. It is disclosed (see Patent Document 1).
In addition, the wafer placement portion on which the wafer is placed, the outer peripheral portion provided in a state of surrounding the periphery thereof, and the vapor deposition rate at the outer peripheral portion of the wafer placed on the outer peripheral portion are controlled. A susceptor including a vapor phase growth control unit is disclosed (see Patent Documents 2 and 3).

特開２０１４−６７９５５号公報JP 2014-67955 A 国際公開第２００７／０９１６３８号International Publication No. 2007/091638 特開２００７−２９４９４２号公報JP 2007-294942 A

しかしながら、上記特許文献１では、例えば、結晶方位が（１００）方位のシリコンウェーハの場合、４５度回転する毎にサセプタを上下動させる必要がある。このため、サセプタの上下動に伴って、サセプタ近傍の原料ガス流れが乱れたり、シリコンウェーハが微振動したりすることが考えられる。このため、シリコンウェーハの全面にわたって形成されるエピタキシャル層の膜厚が不均一になるおそれがある。
また、上記特許文献２，３では、ウェーハの外周部の結晶方位に合わせて複雑な形状のサセプタを用意する必要があり、サセプタ加工コストの増大などの問題がある。 However, in Patent Document 1, for example, in the case of a silicon wafer having a crystal orientation of (100), it is necessary to move the susceptor up and down every 45 degrees. For this reason, it is conceivable that the source gas flow in the vicinity of the susceptor is disturbed or the silicon wafer is slightly vibrated with the vertical movement of the susceptor. For this reason, there exists a possibility that the film thickness of the epitaxial layer formed over the whole surface of a silicon wafer may become non-uniform | heterogenous.
In Patent Documents 2 and 3, it is necessary to prepare a susceptor having a complicated shape in accordance with the crystal orientation of the outer peripheral portion of the wafer, and there is a problem such as an increase in susceptor processing cost.

本発明の目的は、シリコンウェーハの外周部におけるエピタキシャル層の膜厚をより簡便な方法で均一化し得る、エピタキシャルシリコンウェーハの製造方法を提供することにある。   The objective of this invention is providing the manufacturing method of the epitaxial silicon wafer which can equalize the film thickness of the epitaxial layer in the outer peripheral part of a silicon wafer by a simpler method.

図１，図２を用いて、シリコンウェーハの（１００）面上にエピタキシャル層を成長させるときに、エピタキシャル層の成長速度が外周部でシリコンウェーハＷの結晶方位に依存する原因を説明する。
図２に示すように、シリコンウェーハＷの＜１１０＞方位を基準結晶方位Ｗ１とする。図２の＜１１０＞方位は、図１において、０度（３６０度）、９０度、１８０度及び２７０度に対応し、図２の＜１００＞方位は、図１における４５度、１３５度、２２５度及び３１５度に対応する。また、図１は、エピタキシャルウェーハの外周端から中心側にそれぞれ２ｍｍ向かった位置の周方向におけるエピタキシャル層の膜厚プロファイルを示している。
図１に示すように、＜１００＞方位の外周部では、エピタキシャル層の膜厚が薄いのに対して、＜１１０＞方位の外周部ではエピタキシャル層の膜厚が厚く、外周部におけるエピタキシャル層の膜厚は、周方向で周期的な変化が生じている。これは、＜１００＞方位の外周部では、エピタキシャル層の成長速度が遅いのに対して、＜１１０＞方位の外周部では成長速度が速いことによるものと推察される。このように、外周部におけるエピタキシャル層の成長速度が、下地となるシリコンウェーハの結晶方位に依存していることが確認できる。 The reason why the growth rate of the epitaxial layer depends on the crystal orientation of the silicon wafer W at the outer peripheral portion when the epitaxial layer is grown on the (100) plane of the silicon wafer will be described with reference to FIGS.
As shown in FIG. 2, the <110> orientation of the silicon wafer W is set as a reference crystal orientation W1. 2 correspond to 0 degrees (360 degrees), 90 degrees, 180 degrees, and 270 degrees in FIG. 1, and the <100> directions in FIG. 2 correspond to 45 degrees, 135 degrees, and FIG. It corresponds to 225 degrees and 315 degrees. Moreover, FIG. 1 shows the film thickness profile of the epitaxial layer in the circumferential direction at a position 2 mm from the outer peripheral edge of the epitaxial wafer toward the center.
As shown in FIG. 1, the thickness of the epitaxial layer is thin at the outer peripheral portion of the <100> orientation, whereas the thickness of the epitaxial layer is thicker at the outer peripheral portion of the <110> orientation. The film thickness periodically changes in the circumferential direction. This is presumably due to the fact that the growth rate of the epitaxial layer is slow at the outer peripheral portion of the <100> orientation, whereas the growth rate is faster at the outer peripheral portion of the <110> orientation. Thus, it can be confirmed that the growth rate of the epitaxial layer in the outer peripheral portion depends on the crystal orientation of the silicon wafer serving as the base.

これは、図３に示すように、シリコンウェーハＷは最外周に面取り部を有しているため、シリコンウェーハＷの外周部の各領域毎に、優勢成長する配向性成長面が異なることが原因と推察される。
具体的には、図３（Ｂ）に示すように、＜１００＞方位の面取り部に形成されるエピタキシャル層には、成長速度が速い（１１０）面が存在している。この部位でのエピタキシャル成長が促進される結果、外周部のエピタキシャル層の成長が抑制される。一方で、図３（Ａ）に示すように、＜１１０＞方位の面取り部に形成されるエピタキシャル層には、成長速度が遅い（３１１）面及び（１１１）面が存在している。このため、これらの部位でのエピタキシャル成長が抑制される結果、外周部のエピタキシャル層の成長が促進されてしまう。結果として、外周部に形成されるエピタキシャル層の膜厚は、＜１００＞方位では薄く、＜１１０＞方位では厚くなるものと考えられる。
こうして、結晶方位によって外周部のエピタキシャル層の膜厚には周方向で周期的な変化が生じる。 This is because, as shown in FIG. 3, the silicon wafer W has a chamfered portion on the outermost periphery, and therefore, the orientation growth surface for dominant growth differs for each region of the outer peripheral portion of the silicon wafer W. It is guessed.
Specifically, as shown in FIG. 3B, the epitaxial layer formed in the chamfered portion of <100> orientation has a (110) plane with a high growth rate. As a result of promoting the epitaxial growth at this portion, the growth of the epitaxial layer on the outer peripheral portion is suppressed. On the other hand, as shown in FIG. 3A, the epitaxial layer formed in the chamfered portion of the <110> orientation has the (311) plane and the (111) plane having a slow growth rate. For this reason, as a result of suppressing the epitaxial growth in these parts, the growth of the epitaxial layer in the outer peripheral portion is promoted. As a result, the thickness of the epitaxial layer formed on the outer peripheral portion is considered to be thin in the <100> orientation and thick in the <110> orientation.
Thus, a periodic change occurs in the circumferential direction in the film thickness of the outer peripheral epitaxial layer depending on the crystal orientation.

本発明者は、エピタキシャル成長装置の炉内の部材の表面位置と、シリコンウェーハの表面位置との関係を調整し、シリコンウェーハの外周部への原料ガス供給量を制御することで、エピタキシャル成長において生じる、結晶配向性に起因したシリコンウェーハの外周部におけるエピタキシャル層の厚さの差を小さくできることを見出し、本発明を完成させた。   The inventor adjusts the relationship between the surface position of the member in the furnace of the epitaxial growth apparatus and the surface position of the silicon wafer, and controls the amount of material gas supplied to the outer peripheral portion of the silicon wafer, resulting in epitaxial growth. The present inventors have found that the difference in thickness of the epitaxial layer at the outer peripheral portion of the silicon wafer due to the crystal orientation can be reduced, and the present invention has been completed.

本発明のエピタキシャルシリコンウェーハの製造方法は、ウェーハを載置するサセプタと、前記サセプタの外周に間隔をあけて配置されたヒートリングとを備えたエピタキシャル成長装置を用い、面方位が（１００）面のシリコンウェーハの表面にエピタキシャル層を形成するエピタキシャルシリコンウェーハの製造方法において、
前記シリコンウェーハの表面位置ｂを前記サセプタの外周部の表面位置ｃより高くし、前記シリコンウェーハの表面位置ｂを前記ヒートリングの表面位置ａより低くし、かつ、前記シリコンウェーハの表面位置ｂと前記ヒートリングの表面位置ａとの差（ｂ−ａ）を調整して、前記シリコンウェーハの＜１１０＞方位の外周部に形成されるエピタキシャル層の厚みと、前記シリコンウェーハの＜１００＞方位の外周部に形成されるエピタキシャル層の厚みとの差を制御することを特徴とする。 An epitaxial silicon wafer manufacturing method according to the present invention uses an epitaxial growth apparatus including a susceptor on which a wafer is placed and a heat ring arranged on the outer periphery of the susceptor with an interval, and the plane orientation is (100) plane. In an epitaxial silicon wafer manufacturing method for forming an epitaxial layer on the surface of a silicon wafer,
The surface position b of the silicon wafer is made higher than the surface position c of the outer periphery of the susceptor, the surface position b of the silicon wafer is made lower than the surface position a of the heat ring, and the surface position b of the silicon wafer By adjusting the difference (b−a) from the surface position a of the heat ring, the thickness of the epitaxial layer formed on the outer periphery of the <110> orientation of the silicon wafer and the <100> orientation of the silicon wafer It is characterized by controlling the difference from the thickness of the epitaxial layer formed on the outer periphery.

また、本発明のエピタキシャルシリコンウェーハの製造方法では、前記シリコンウェーハの表面位置ｂと前記ヒートリングの表面位置ａとの差（ｂ−ａ）が−０．６ｍｍ以上、−０．２ｍｍ以下であることが好ましい。   In the method for producing an epitaxial silicon wafer of the present invention, the difference (b−a) between the surface position b of the silicon wafer and the surface position a of the heat ring is −0.6 mm or more and −0.2 mm or less. It is preferable.

また、本発明のエピタキシャルシリコンウェーハの製造方法では、前記シリコンウェーハの＜１１０＞方位の外周部に形成されたエピタキシャル層の高さ変位の平均値をＤ１、＜１００＞方位の外周部に形成されたエピタキシャル層の高さ変位の平均値をＤ２とするとき、前記Ｄ１に対する前記Ｄ２の比が７０％以上であることが好ましい。
ここで、前記エピタキシャル層の高さ変位は、前記エピタキシャルシリコンウェーハの外周端から中心側に１１ｍｍから９ｍｍまでの範囲に形成した前記エピタキシャル層の表面高さを基準としたときの、前記エピタキシャルシリコンウェーハの外周端から中心側２ｍｍに形成した前記エピタキシャル層の表面高さの差分である。 In the method for producing an epitaxial silicon wafer of the present invention, the average value of the height displacement of the epitaxial layer formed on the outer periphery of the <110> orientation of the silicon wafer is D1 and formed on the outer periphery of the <100> orientation. When the average value of the height displacement of the epitaxial layer is D2, it is preferable that the ratio of D2 to D1 is 70% or more.
Here, the height displacement of the epitaxial layer is determined based on the surface height of the epitaxial layer formed in the range from 11 mm to 9 mm from the outer peripheral edge to the center of the epitaxial silicon wafer. Is the difference in surface height of the epitaxial layer formed 2 mm from the outer peripheral edge to the center side.

本発明によれば、ヒートリングの表面位置ａ、シリコンウェーハの表面位置ｂ、及び、サセプタの外周部における表面位置ｃの位置関係を調整することにより、シリコンウェーハの外周部への原料ガス供給量を制御するものである。
具体的には、シリコンウェーハの表面位置ｂをサセプタの外周部の表面位置ｃより高くし（以下、条件（１）という）、シリコンウェーハの表面位置ｂをヒートリングの表面位置ａより低くし（以下、条件（２）という）、かつ、シリコンウェーハの表面位置ｂとヒートリングの表面位置ａとの差（ｂ−ａ）（以下、ギャップ値（ｂ−ａ）という。）を調整する。上記のように位置関係を調整して、前記シリコンウェーハの＜１１０＞方位の外周部に形成されるエピタキシャル層の厚みと、前記シリコンウェーハの＜１００＞方位の外周部に形成されるエピタキシャル層の厚みとの差を制御する。
なお、条件（１）を満たさない場合、反応室内に供給される原料ガスがシリコンウェーハの外周部に到達しにくくなるため、外周部に形成されるエピタキシャル層の膜厚が全体的に薄くなってしまう。また、エピタキシャル層の外周部における周方向の厚み分布の均一性も悪化して、Ｄ１に対するＤ２の比が小さくなる傾向がある。
また、条件（２）を満たさない場合、反応室内に供給される原料ガスがシリコンウェーハの外周部への接ガス量が増えてしまうため、外周部に形成されるエピタキシャル層の膜厚が厚くなりすぎてしまう。
上記のように、ガス流れの基準となる、ギャップ値（ｂ−ａ）を調整することで、エピタキシャル成長において生じる、シリコンウェーハの結晶配向性に起因したエピタキシャル層の外周部における周方向の厚みの差を、最小化できる。
結果として、外周部における平坦度が小さいエピタキシャルシリコンウェーハを得ることができる。 According to the present invention, by adjusting the positional relationship between the surface position a of the heat ring, the surface position b of the silicon wafer, and the surface position c of the outer periphery of the susceptor, the amount of source gas supplied to the outer periphery of the silicon wafer Is to control.
Specifically, the surface position b of the silicon wafer is made higher than the surface position c of the outer periphery of the susceptor (hereinafter referred to as condition (1)), and the surface position b of the silicon wafer is made lower than the surface position a of the heat ring ( Hereinafter, the condition (2)) and the difference (ba) between the surface position b of the silicon wafer and the surface position a of the heat ring (hereinafter referred to as gap value (ba)) are adjusted. By adjusting the positional relationship as described above, the thickness of the epitaxial layer formed on the outer periphery of the <110> orientation of the silicon wafer and the thickness of the epitaxial layer formed on the outer periphery of the <100> orientation of the silicon wafer Control the difference with thickness.
In addition, when the condition (1) is not satisfied, the source gas supplied into the reaction chamber is difficult to reach the outer peripheral portion of the silicon wafer, so that the thickness of the epitaxial layer formed on the outer peripheral portion becomes thin overall. End up. In addition, the uniformity of the thickness distribution in the circumferential direction at the outer peripheral portion of the epitaxial layer also deteriorates, and the ratio of D2 to D1 tends to be small.
In addition, when the condition (2) is not satisfied, the amount of the source gas supplied into the reaction chamber increases in contact with the outer peripheral portion of the silicon wafer, so that the thickness of the epitaxial layer formed on the outer peripheral portion increases. Too much.
As described above, by adjusting the gap value (b−a), which is a reference for the gas flow, the difference in the circumferential thickness at the outer peripheral portion of the epitaxial layer caused by the crystal orientation of the silicon wafer, which occurs in the epitaxial growth. Can be minimized.
As a result, an epitaxial silicon wafer having a small flatness at the outer periphery can be obtained.

シリコンウェーハの外周部における、基準結晶方位からの角度とエピタキシャル層の膜厚との関係を示す図。The figure which shows the relationship between the angle from the reference | standard crystal orientation, and the film thickness of an epitaxial layer in the outer peripheral part of a silicon wafer. シリコンウェーハＷの結晶方位を示す上面図。The top view which shows the crystal orientation of the silicon wafer W. FIG. エピタキシャルシリコンウェーハの外周部における部分断面図であり、（Ａ）は＜１１０＞方位に沿った部分断面図であり、（Ｂ）は＜１００＞方位に沿った部分断面図である。It is a fragmentary sectional view in the perimeter part of an epitaxial silicon wafer, (A) is a fragmentary sectional view along the <110> direction, and (B) is a fragmentary sectional view along the <100> direction. 枚葉式のエピタキシャル成長装置の概略図。Schematic of a single wafer type epitaxial growth apparatus. 図４のヒートリングとサセプタとシリコンウェーハとの表面位置の関係を示す図。The figure which shows the relationship of the surface position of the heat ring of FIG. 4, a susceptor, and a silicon wafer. ギャップ値（ｂ−ａ）とＤ１及びＤ２との関係を示す図。The figure which shows the relationship between a gap value (ba) and D1 and D2. ギャップ値（ｂ−ａ）とＤ２／Ｄ１との関係を示す図。The figure which shows the relationship between gap value (ba) and D2 / D1.

以下、本発明の実施形態を図面を参照して説明する。
〔エピタキシャル成長装置の構成〕
まず、エピタキシャル成長装置の構成について説明する。
枚葉式のエピタキシャル成長装置１０は、図４に示すように、凹面を有する円形の上側ドーム３と、同じく円形の下側ドーム４とを備える。上側ドーム３及び下側ドーム４は、石英などの透明な素材で形成されている。そして、上側ドーム３と下側ドーム４とを上下に対向して配設し、これらの端縁部は円環状のドーム取付体６の上下面にそれぞれ固定される。これにより、平面視で略円形の密閉された反応室２が形成される。反応室２の上方及び下方には、反応室２内を加熱するハロゲンランプ９が、円周方向に略均等間隔で離間して複数個それぞれ設けられる。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[Configuration of epitaxial growth equipment]
First, the configuration of the epitaxial growth apparatus will be described.
As shown in FIG. 4, the single wafer epitaxial growth apparatus 10 includes a circular upper dome 3 having a concave surface and a circular lower dome 4. The upper dome 3 and the lower dome 4 are made of a transparent material such as quartz. Then, the upper dome 3 and the lower dome 4 are disposed so as to face each other in the vertical direction, and these edge portions are respectively fixed to the upper and lower surfaces of the annular dome attachment body 6. Thereby, a substantially circular sealed reaction chamber 2 is formed in plan view. A plurality of halogen lamps 9 for heating the inside of the reaction chamber 2 are provided above and below the reaction chamber 2 so as to be spaced apart at substantially equal intervals in the circumferential direction.

反応室２には、シリコンウェーハＷを搭載するサセプタ２０が水平に配設されている。サセプタ２０は、反応室２内の高温に耐え得るように、炭素基材の表面にＳｉＣ被膜をコーティングしたものが採用されている。サセプタ２０は、所定厚さの円板状であり、サセプタ２０の上面２０ａには円形凹状の座ぐり２０ｂが形成されている。座ぐり２０ｂの半径は、搭載するシリコンウェーハＷのそれより大きい。シリコンウェーハＷは、座ぐり２０ｂに水平に載置される。ここで図５に示すように、サセプタ２０は、座ぐり２０ｂにシリコンウェーハＷを載置したときに、シリコンウェーハＷの表面位置ｂが、サセプタ２０の上面２０ａである、外周部の表面位置ｃより高くなるように形成される。また、サセプタ２０の周囲には、サセプタ２０の外周から間隔をあけ、かつサセプタ２０の同心円状にヒートリング３０が設けられる。
図４に戻って、サセプタ２０の裏面側（下方）には、これを支持するためのサセプタ支持部材８が設けられる。サセプタ支持部材８は、下方に軸部７が固着して設けられる。軸部７は、図示しない回転機構により回転自在に設けられ、その結果、サセプタ支持部材８及びサセプタ２０も、水平面内において所定速度で回転自在に設けられる。また、軸部７は、図示しない上下動機構により軸方向に上下動が可能に設けられ、その結果、円筒形状のサセプタ支持部材８及びサセプタ２０も、上下動が可能に設けられる。 In the reaction chamber 2, a susceptor 20 on which a silicon wafer W is mounted is disposed horizontally. As the susceptor 20, a surface of a carbon substrate coated with a SiC film is used so as to withstand the high temperature in the reaction chamber 2. The susceptor 20 has a disk shape with a predetermined thickness, and a circular concave counterbore 20b is formed on the upper surface 20a of the susceptor 20. The radius of the spot facing 20b is larger than that of the silicon wafer W to be mounted. The silicon wafer W is placed horizontally on the spot facing 20b. Here, as shown in FIG. 5, the susceptor 20 has a surface position c of the outer peripheral portion where the surface position b of the silicon wafer W is the upper surface 20a of the susceptor 20 when the silicon wafer W is placed on the counterbore 20b. It is formed to be higher. Further, a heat ring 30 is provided around the susceptor 20 so as to be spaced from the outer periphery of the susceptor 20 and concentrically with the susceptor 20.
Returning to FIG. 4, a susceptor support member 8 for supporting the susceptor 20 is provided on the back side (downward) of the susceptor 20. The susceptor support member 8 is provided with the shaft portion 7 fixed below. The shaft portion 7 is rotatably provided by a rotation mechanism (not shown). As a result, the susceptor support member 8 and the susceptor 20 are also provided rotatably at a predetermined speed in a horizontal plane. Further, the shaft portion 7 is provided so as to be able to move up and down in the axial direction by a vertically moving mechanism (not shown). As a result, the cylindrical susceptor support member 8 and the susceptor 20 are also provided to be able to move up and down.

そして、反応室２のドーム取付体６の所定位置には、反応室２にガスを流入するガス供給口３１が設けられる。また、ドーム取付体６の対向位置（ガス供給口３１と１８０°離間した位置）には、反応室２内のガスをこの外部へ排出するガス排出口３２が設けられている。原料ガスなどは、ガス供給管３３からガス供給口３１を経て反応室２に供給され、反応室２内のシリコンウェーハＷの表面上を通過し、ガス排出口３２から排出管３４を経て排出されるように構成されている。   A gas supply port 31 through which gas flows into the reaction chamber 2 is provided at a predetermined position of the dome attachment body 6 in the reaction chamber 2. In addition, a gas discharge port 32 for discharging the gas in the reaction chamber 2 to the outside is provided at a position facing the dome mounting body 6 (a position separated from the gas supply port 31 by 180 °). A source gas or the like is supplied from the gas supply pipe 33 to the reaction chamber 2 through the gas supply port 31, passes over the surface of the silicon wafer W in the reaction chamber 2, and is discharged from the gas discharge port 32 through the discharge pipe 34. It is comprised so that.

〔エピタキシャルシリコンウェーハの製造方法〕
次に、図４の枚葉式のエピタキシャル成長装置１０を用いた、本実施形態のエピタキシャルシリコンウェーハの製造方法を説明する。
本実施形態のエピタキシャルシリコンウェーハの製造方法では、シリコンウェーハＷをサセプタ２０の座ぐり２０ｂに載置したときに、条件（１）が満たされるような形状のサセプタ２０を使用する。
そして、結晶面が（１００）面であるシリコンウェーハＷを、反応室２内の図示しない移載機構により、サセプタ２０の座ぐり２０ｂに載置する。この後、反応室２を密閉する。次に、反応室２内のヒートリング３０と、シリコンウェーハＷとの位置関係を調整する。位置関係の調整は、図示しない上下動機構により、サセプタ支持部材８の軸部７を軸方向に上下動させることにより行う。
図５に示すように、ヒートリング３０の表面位置ａ、シリコンウェーハＷの表面位置ｂ、及びサセプタ２０の外周部の表面位置ｃの位置関係は、条件（１）及び（２）を満たし、かつ、ギャップ値（ｂ−ａ）を調整して、シリコンウェーハＷの＜１１０＞方位の外周部に形成されるエピタキシャル層の厚みと、シリコンウェーハＷの＜１００＞方位の外周部に形成されるエピタキシャル層の厚みとの差を制御することにより行われる。具体的には、ギャップ値（ｂ−ａ）が、−０．６ｍｍ以上、−０．２ｍｍ以下となるように調整することが好ましい。
そして、図４に戻って、図示しない回転機構により、サセプタ支持部材８の軸部７を所定速度で回転させて、サセプタ２０に搭載されたシリコンウェーハＷを回転させる。 [Method of manufacturing epitaxial silicon wafer]
Next, the manufacturing method of the epitaxial silicon wafer of this embodiment using the single wafer type epitaxial growth apparatus 10 of FIG. 4 is demonstrated.
In the epitaxial silicon wafer manufacturing method of the present embodiment, the susceptor 20 having a shape that satisfies the condition (1) when the silicon wafer W is placed on the counterbore 20b of the susceptor 20 is used.
Then, the silicon wafer W having a (100) crystal plane is placed on the counterbore 20b of the susceptor 20 by a transfer mechanism (not shown) in the reaction chamber 2. Thereafter, the reaction chamber 2 is sealed. Next, the positional relationship between the heat ring 30 in the reaction chamber 2 and the silicon wafer W is adjusted. The positional relationship is adjusted by moving the shaft portion 7 of the susceptor support member 8 up and down in the axial direction by a vertical movement mechanism (not shown).
As shown in FIG. 5, the positional relationship among the surface position a of the heat ring 30, the surface position b of the silicon wafer W, and the surface position c of the outer periphery of the susceptor 20 satisfies the conditions (1) and (2), and The thickness of the epitaxial layer formed on the outer periphery of the <110> orientation of the silicon wafer W and the epitaxial formed on the outer periphery of the <100> orientation of the silicon wafer W are adjusted by adjusting the gap value (ba). This is done by controlling the difference from the layer thickness. Specifically, it is preferable to adjust the gap value (b−a) to be −0.6 mm or more and −0.2 mm or less.
Returning to FIG. 4, the shaft portion 7 of the susceptor support member 8 is rotated at a predetermined speed by a rotation mechanism (not shown) to rotate the silicon wafer W mounted on the susceptor 20.

次に、シリコンウェーハＷの表面に存在する自然酸化膜やパーティクルを除去するために、プリベーク工程を行う。このプリベーク処理は、図示しないガス供給源により水素ガスのみをガス供給口３１から反応室２内に供給するとともに、ハロゲンランプ９によりシリコンウェーハＷを１１００℃程度に加熱した状態を７０秒間程度維持することにより行う。   Next, in order to remove the natural oxide film and particles existing on the surface of the silicon wafer W, a pre-bake process is performed. In this pre-baking process, only hydrogen gas is supplied from the gas supply port 31 into the reaction chamber 2 by a gas supply source (not shown), and the state in which the silicon wafer W is heated to about 1100 ° C. by the halogen lamp 9 is maintained for about 70 seconds. By doing.

次に、エピタキシャル層を形成するためのエピタキシャル層形成工程を行う。まず、図示しないガス供給源により、キャリアガスや原料ソースガス、ドーパントガスなどを混合した反応ガスをガス供給口３１から反応室２内に供給する。エピタキシャル層形成工程の前に、反応室２内のヒートリング３０と、サセプタ２０と、シリコンウェーハＷとの位置関係を、結晶方位による成長速度の差が最も小さくなるように調整しているので、シリコンウェーハＷの外周部への原料ガス供給量が制御される。
キャリアガスとしては、Ｈ２ガス、Ｎ２ガス、Ａｒガスなどが挙げられる。原料ソースガスとしては、４塩化ケイ素（ＳｉＣｌ４）、モノシラン（ＳｉＨ４）、トリクロロシラン（ＳｉＨＣｌ３）、ジクロルシラン（ＳｉＨ２Ｃｌ２）などが挙げられる。ドーパントガスとしては、ジボラン（Ｂ２Ｈ６）、フォスフィン（ＰＨ３）などが挙げられる。
そして、反応室２の上方及び下方に設けられたハロゲンランプ９により、熱を輻射させてシリコンウェーハＷの温度を１１００℃程度に加熱する。これにより、シリコンウェーハＷの表面で原料ソースガスなどが反応し、シリコンウェーハＷの表面にエピタキシャル層を成長させることができる。
以上の方法により、外周部における平坦度が小さいエピタキシャルシリコンウェーハを製造できる。 Next, an epitaxial layer forming step for forming an epitaxial layer is performed. First, a reaction gas mixed with a carrier gas, a source material gas, a dopant gas, and the like is supplied from the gas supply port 31 into the reaction chamber 2 by a gas supply source (not shown). Before the epitaxial layer formation step, the positional relationship among the heat ring 30, the susceptor 20, and the silicon wafer W in the reaction chamber 2 is adjusted so that the difference in growth rate due to crystal orientation is minimized. The amount of source gas supplied to the outer periphery of the silicon wafer W is controlled.
Examples of the carrier gas include H 2 gas, N 2 gas, Ar gas, and the like. Examples of the source gas include silicon tetrachloride (SiCl 4 ), monosilane (SiH 4 ), trichlorosilane (SiHCl 3 ), and dichlorosilane (SiH 2 Cl 2 ). Examples of the dopant gas include diborane (B 2 H 6 ) and phosphine (PH 3 ).
Then, the halogen lamps 9 provided above and below the reaction chamber 2 radiate heat to heat the silicon wafer W to about 1100 ° C. As a result, the source gas or the like reacts on the surface of the silicon wafer W, and an epitaxial layer can be grown on the surface of the silicon wafer W.
By the above method, an epitaxial silicon wafer having a small flatness at the outer peripheral portion can be manufactured.

〔他の実施形態〕
なお、本発明は上記実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の改良ならびに設計の変更などが可能である。
また、本発明の実施の際の具体的な手順、及び構造等は本発明の目的を達成できる範囲で他の構造等としてもよい。 [Other Embodiments]
Note that the present invention is not limited to the above embodiment, and various improvements and design changes can be made without departing from the scope of the present invention.
In addition, specific procedures, structures, and the like when implementing the present invention may be other structures and the like as long as the object of the present invention can be achieved.

次に、本発明を更に詳細に説明するが、本発明はこれらの例によってなんら限定されるものではない。   Next, although this invention is demonstrated in detail, this invention is not limited at all by these examples.

〔試験番号Ｎｏ．１〜Ｎｏ．１０〕
直径３００ｍｍ、厚さ７７５μｍ、結晶面（１００）面のｐ型シリコンウェーハを用意した。また、図４に示す枚葉式のエピタキシャル成長装置１０を使用した。なお、シリコンウェーハＷをサセプタ２０の座ぐり２０ｂに載置したときに、シリコンウェーハＷの表面位置ｂとサセプタ２０の外周部の表面位置ｃとの差（ｂ−ｃ）が＋１５μｍとなる、座ぐり２０ｂが浅い形状のサセプタ２０を使用した。
先ず、シリコンウェーハＷをサセプタ２０の座ぐり２０ｂに載置し、反応室２を密閉した。次いで、反応室２内のヒートリング３０と、シリコンウェーハＷとの位置関係を調整した。次に、反応室２内に水素ガスを供給して、１１３０℃の温度で３０秒間の水素ベークを行った。水素ベーク後、キャリアガスである水素ガスとともにシリコンソースガス（トリクロロシラン）及びドーパントガス（ジボラン）を炉内に供給して、１１３０℃の温度でエピタキシャル成長を行った。これにより、シリコンウェーハＷの表面に、シリコンウェーハＷの中心部における膜厚が３μｍのエピタキシャル層が形成されたエピタキシャルシリコンウェーハを得た。
また、図示しない上下動機構により、サセプタ２０及びシリコンウェーハＷを上下動させ、下記表１に示すように、ヒートリング３０と、シリコンウェーハＷとの位置関係を調整した以外は、上記と同様の条件で、シリコンウェーハＷに対してエピタキシャル成長を行い、複数枚のエピタキシャルシリコンウェーハを得た。 [Test No. 1-No. 10]
A p-type silicon wafer having a diameter of 300 mm, a thickness of 775 μm, and a crystal plane (100) plane was prepared. Moreover, the single wafer type epitaxial growth apparatus 10 shown in FIG. 4 was used. In addition, when the silicon wafer W is placed on the counterbore 20b of the susceptor 20, the difference (bc) between the surface position b of the silicon wafer W and the surface position c of the outer peripheral portion of the susceptor 20 is +15 μm. A susceptor 20 having a shallow bore 20b was used.
First, the silicon wafer W was placed on the counterbore 20b of the susceptor 20, and the reaction chamber 2 was sealed. Next, the positional relationship between the heat ring 30 in the reaction chamber 2 and the silicon wafer W was adjusted. Next, hydrogen gas was supplied into the reaction chamber 2 and hydrogen baking was performed at a temperature of 1130 ° C. for 30 seconds. After hydrogen baking, a silicon source gas (trichlorosilane) and a dopant gas (diborane) were supplied into the furnace together with hydrogen gas as a carrier gas, and epitaxial growth was performed at a temperature of 1130 ° C. As a result, an epitaxial silicon wafer was obtained in which an epitaxial layer having a thickness of 3 μm at the center of the silicon wafer W was formed on the surface of the silicon wafer W.
Further, the susceptor 20 and the silicon wafer W are moved up and down by a vertical movement mechanism (not shown), and the positional relationship between the heat ring 30 and the silicon wafer W is adjusted as shown in Table 1 below. Under the conditions, epitaxial growth was performed on the silicon wafer W to obtain a plurality of epitaxial silicon wafers.

試験番号Ｎｏ．１〜Ｎｏ．１０におけるエピタキシャルシリコンウェーハの＜１１０＞方位の外周部に形成されたエピタキシャル層の高さ変位の平均値Ｄ１と、＜１００＞方位の外周部に形成されたエピタキシャル層の高さ変位の平均値Ｄ２を以下の表１に示す。
ここで、エピタキシャル層の高さ変位は、エピタキシャルシリコンウェーハの外周端から中心側に１１ｍｍから９ｍｍまでの範囲に形成したエピタキシャル層の表面高さを基準としたときの、エピタキシャルシリコンウェーハの外周端から中心側２ｍｍに形成したエピタキシャル層の表面高さの差分である。また、その平均値とは、＜１１０＞方位では、０度（３６０度）、９０度、１８０度及び２７０度におけるエピタキシャル層の表面高さ差分の平均値であり、＜１００＞方位では４５度、１３５度、２２５度及び３１５度におけるエピタキシャル層の表面高さ差分の平均値である。エピタキシャルシリコンウェーハのエピタキシャル層の高さは平坦度測定器（KLA-Tencor社製Wafer Sight）を用いて測定した値である。
なお、図６は、表１に示すギャップ値（ｂ−ａ）とＤ１及びＤ２との関係を示している。図７は、表１に示すギャップ値（ｂ−ａ）とＤ２／Ｄ１との関係を示している。 Test No. 1-No. The average value D1 of the height displacement of the epitaxial layer formed on the outer periphery of the <110> orientation of the epitaxial silicon wafer at 10 and the average value D2 of the height displacement of the epitaxial layer formed on the outer periphery of the <100> orientation Is shown in Table 1 below.
Here, the height displacement of the epitaxial layer is determined from the outer peripheral edge of the epitaxial silicon wafer when the surface height of the epitaxial layer formed in the range from 11 mm to 9 mm from the outer peripheral edge to the center of the epitaxial silicon wafer is used as a reference. This is the difference in surface height of the epitaxial layer formed at the center side of 2 mm. The average value is the average value of the surface height difference of the epitaxial layer at 0 degrees (360 degrees), 90 degrees, 180 degrees, and 270 degrees in the <110> orientation, and 45 degrees in the <100> orientation. , 135 degrees, 225 degrees and 315 degrees, the average value of the surface height difference of the epitaxial layer. The height of the epitaxial layer of the epitaxial silicon wafer is a value measured using a flatness measuring device (Wafer Sight manufactured by KLA-Tencor).
FIG. 6 shows the relationship between the gap value (ba) shown in Table 1 and D1 and D2. FIG. 7 shows the relationship between the gap value (ba) shown in Table 1 and D2 / D1.

〔試験番号Ｎｏ．１１〜Ｎｏ．２０〕
サセプタ２０を、シリコンウェーハＷの表面位置ｂとサセプタ２０の外周部の表面位置ｃとの差（ｂ−ｃ）が−３０μｍとなる、座ぐり２０ｂが深い形状のものに変更した以外は、試験番号Ｎｏ．１〜Ｎｏ．１０と同様にして、エピタキシャル成長を行い、複数枚のエピタキシャルシリコンウェーハを得た。その結果を下記表１及び図６，７に示す。なお、便宜的に、試験番号Ｎｏ．１１〜Ｎｏ．２０における、ギャップ値（ｂ−ａ）をギャップ値（ｂ−ａ）’、Ｄ１をＤ１’、Ｄ２をＤ２’、及びＤ２／Ｄ１をＤ２’／Ｄ１’とそれぞれ表記した。 [Test No. 11-No. 20]
The test was performed except that the difference between the surface position b of the silicon wafer W and the surface position c of the outer peripheral portion of the susceptor 20 (bc) was changed to a shape having a deep counterbore 20b, with the susceptor 20 being -30 μm. No. 1-No. In the same manner as in Example 10, epitaxial growth was performed to obtain a plurality of epitaxial silicon wafers. The results are shown in Table 1 below and FIGS. For convenience, the test number no. 11-No. In FIG. 20, the gap value (ba) is represented as gap value (ba) ′, D1 is represented as D1 ′, D2 is represented as D2 ′, and D2 / D1 is represented as D2 ′ / D1 ′.

Figure 0006341083
Figure 0006341083

表１及び図６から、試験番号Ｎｏ．１〜Ｎｏ．１０では、ギャップ値（ｂ−ａ）が大きくなるほど、Ｄ１及びＤ２が大きくなっており、シリコンウェーハＷの外周部におけるエピタキシャル層の成長速度は速くなる傾向があることが判る。
表１及び図７から、Ｄ２／Ｄ１の結果は、正規分布が少し崩れたような分布をとり、ギャップ値（ｂ−ａ）が−０．５前後のときに極値を示した。この結果から、ギャップ値（ｂ−ａ）をマイナス側に設定してエピタキシャル成長を実施すると、＜１１０＞方位と、＜１００＞方位との、表面の高さの変位量の差を小さくでき、より安定的に生産できることが判る。このうち、Ｄ２／Ｄ１が７０％以上であり、エピタキシャル層の外周部における周方向の厚みの差を最小化できる、ギャップ値（ｂ−ａ）が−０．６ｍｍ以上、−０．２ｍｍ以下の範囲が特に好ましい。 From Table 1 and FIG. 1-No. 10 indicates that D1 and D2 increase as the gap value (ba) increases, and the growth rate of the epitaxial layer on the outer peripheral portion of the silicon wafer W tends to increase.
From Table 1 and FIG. 7, the result of D2 / D1 is a distribution in which the normal distribution is slightly collapsed, and shows an extreme value when the gap value (ba) is around -0.5. From this result, when the epitaxial growth is performed with the gap value (b−a) set to the minus side, the difference in the amount of displacement of the surface height between the <110> orientation and the <100> orientation can be reduced, and more It turns out that it can produce stably. Among these, D2 / D1 is 70% or more, and the gap value (b−a) is −0.6 mm or more and −0.2 mm or less, which can minimize the difference in thickness in the circumferential direction at the outer peripheral portion of the epitaxial layer. A range is particularly preferred.

試験番号Ｎｏ．１１〜Ｎｏ．２０は、座ぐり２０ｂが深い形状のサセプタ２０を使用してエピタキシャル成長を行った、条件（１）を満たしていない例である。
試験番号Ｎｏ．１〜Ｎｏ．１０と、試験番号Ｎｏ．１１〜Ｎｏ．２０とを比較すると、試験番号Ｎｏ．１１〜Ｎｏ．２０では、Ｄ１’，Ｄ２’の値が小さくなる傾向が見られた。これらの結果から、条件（１）を満たさないと、外周部に形成されるエピタキシャル層の膜厚が全体的に薄くなってしまうことが裏付けられた。
また、Ｄ２’／Ｄ１’の結果は、試験番号Ｎｏ．１〜Ｎｏ．１０のＤ２／Ｄ１の結果よりも小さく、エピタキシャル層の外周部における周方向の厚み分布の均一性も悪化していた。 Test No. 11-No. No. 20 is an example that does not satisfy the condition (1) in which epitaxial growth is performed using the susceptor 20 having a deep shape of the spot facing 20b.
Test No. 1-No. No. 10 and test number no. 11-No. 20 and the test number No. 11-No. In 20, the values of D1 ′ and D2 ′ tended to decrease. From these results, it was confirmed that if the condition (1) is not satisfied, the film thickness of the epitaxial layer formed on the outer peripheral portion becomes thin as a whole.
The result of D2 ′ / D1 ′ is the test number No. 1-No. It was smaller than the result of D2 / D1 of 10, and the uniformity of the thickness distribution in the circumferential direction at the outer peripheral portion of the epitaxial layer was also deteriorated.

２０…サセプタ、３０…ヒートリング、Ｗ…シリコンウェーハ。   20 ... susceptor, 30 ... heat ring, W ... silicon wafer.

Claims (3)

ウェーハを載置するサセプタと、前記サセプタの外周に間隔をあけて配置されたヒートリングとを備えたエピタキシャル成長装置を用い、面方位が（１００）面のシリコンウェーハの表面にエピタキシャル層を形成するエピタキシャルシリコンウェーハの製造方法において、
前記シリコンウェーハの表面位置ｂを前記サセプタの外周部の表面位置ｃより高くし、前記シリコンウェーハの表面位置ｂを前記ヒートリングの表面位置ａより低くし、かつ、前記シリコンウェーハの表面位置ｂと前記ヒートリングの表面位置ａとの差（ｂ−ａ）を調整して、前記シリコンウェーハの＜１１０＞方位の外周部に形成されるエピタキシャル層の厚みと、前記シリコンウェーハの＜１００＞方位の外周部に形成されるエピタキシャル層の厚みとの差を制御する
ことを特徴とするエピタキシャルシリコンウェーハの製造方法。 Epitaxial growth using an epitaxial growth apparatus having a susceptor on which a wafer is placed and a heat ring arranged on the outer periphery of the susceptor at an interval, and forming an epitaxial layer on the surface of a silicon wafer having a (100) plane orientation In the silicon wafer manufacturing method,
The surface position b of the silicon wafer is made higher than the surface position c of the outer periphery of the susceptor, the surface position b of the silicon wafer is made lower than the surface position a of the heat ring, and the surface position b of the silicon wafer By adjusting the difference (b−a) from the surface position a of the heat ring, the thickness of the epitaxial layer formed on the outer periphery of the <110> orientation of the silicon wafer and the <100> orientation of the silicon wafer A method for manufacturing an epitaxial silicon wafer, comprising controlling a difference from a thickness of an epitaxial layer formed on an outer peripheral portion. 前記シリコンウェーハの表面位置ｂと前記ヒートリングの表面位置ａとの差（ｂ−ａ）が−０．６ｍｍ以上、−０．２ｍｍ以下であることを特徴とする請求項１に記載のエピタキシャルシリコンウェーハの製造方法。   2. The epitaxial silicon according to claim 1, wherein a difference (b−a) between a surface position b of the silicon wafer and a surface position a of the heat ring is −0.6 mm or more and −0.2 mm or less. Wafer manufacturing method. 前記シリコンウェーハの＜１１０＞方位の外周部に形成されたエピタキシャル層の高さ変位の平均値をＤ１、＜１００＞方位の外周部に形成されたエピタキシャル層の高さ変位の平均値をＤ２とするとき、前記Ｄ１に対する前記Ｄ２の比が７０％以上である
ことを特徴とする請求項１又は請求項２に記載のエピタキシャルシリコンウェーハの製造方法。 The average value of the height displacement of the epitaxial layer formed on the outer periphery of the <110> orientation of the silicon wafer is D1, and the average value of the height displacement of the epitaxial layer formed on the outer periphery of the <100> orientation is D2. In this case, the ratio of the D2 to the D1 is 70% or more. The method of manufacturing an epitaxial silicon wafer according to claim 1 or 2, wherein:
JP2014262930A 2014-12-25 2014-12-25 Epitaxial silicon wafer manufacturing method Active JP6341083B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014262930A JP6341083B2 (en) 2014-12-25 2014-12-25 Epitaxial silicon wafer manufacturing method
US14/875,937 US10513797B2 (en) 2014-12-25 2015-10-06 Manufacturing method of epitaxial silicon wafer
CN201510982956.0A CN105742154B (en) 2014-12-25 2015-12-24 The manufacturing method of epitaxial silicon wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014262930A JP6341083B2 (en) 2014-12-25 2014-12-25 Epitaxial silicon wafer manufacturing method

Publications (2)

Publication Number Publication Date
JP2016122779A JP2016122779A (en) 2016-07-07
JP6341083B2 true JP6341083B2 (en) 2018-06-13

Family

ID=56163527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014262930A Active JP6341083B2 (en) 2014-12-25 2014-12-25 Epitaxial silicon wafer manufacturing method

Country Status (3)

Country Link
US (1) US10513797B2 (en)
JP (1) JP6341083B2 (en)
CN (1) CN105742154B (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6299835B1 (en) * 2016-10-07 2018-03-28 株式会社Sumco Epitaxial silicon wafer and method of manufacturing epitaxial silicon wafer
JP6330941B1 (en) * 2017-03-07 2018-05-30 株式会社Sumco Epitaxial growth apparatus, preheat ring, and epitaxial wafer manufacturing method using them
CN109423626B (en) * 2017-08-30 2021-07-09 胜高股份有限公司 Film forming apparatus, film forming tray, film forming method, and method for manufacturing film forming tray
US11501996B2 (en) 2017-08-31 2022-11-15 Sumco Corporation Susceptor, epitaxial growth apparatus, method of producing epitaxial silicon wafer, and epitaxial silicon wafer
JP7012518B2 (en) * 2017-11-24 2022-01-28 昭和電工株式会社 SiC epitaxial growth device
JP6881283B2 (en) * 2017-12-27 2021-06-02 株式会社Sumco Manufacturing method of epitaxial silicon wafer and epitaxial silicon wafer
JP7549871B2 (en) * 2020-10-12 2024-09-12 エピクルー株式会社 Vapor phase growth apparatus and epitaxial wafer manufacturing method
JP7525394B2 (en) * 2020-12-28 2024-07-30 東京エレクトロン株式会社 Conveyor
CN114108081A (en) * 2021-11-23 2022-03-01 西安奕斯伟材料科技有限公司 Component for guiding gas circulation in silicon wafer epitaxial process and epitaxial growth device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3824675B2 (en) * 1995-03-03 2006-09-20 有限会社デジタル・ウェーブ Crystal manufacturing equipment
JP4378699B2 (en) * 2004-08-03 2009-12-09 株式会社Ｓｕｍｃｏ Epitaxial growth equipment
JP2007243167A (en) * 2006-02-09 2007-09-20 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 Susceptor and apparatus for manufacturing epitaxial wafer
DE112007000345T8 (en) 2006-02-09 2009-07-16 Sumco Techxiv Corp., Omura Susceptor and device for producing an epitaxial wafer
JP4868522B2 (en) * 2006-03-30 2012-02-01 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 Epitaxial wafer manufacturing method and manufacturing apparatus
JP2011171637A (en) * 2010-02-22 2011-09-01 Sumco Corp Method of manufacturing epitaxial wafer, and susceptor
DE102011007632B3 (en) 2011-04-18 2012-02-16 Siltronic Ag Device useful for depositing material layer derived from process gas on substrate disc, comprises reactor chamber, which is bound by upper cover, lower cover and side wall, susceptor, preheat ring, chuck, and spacer
JP5791004B2 (en) * 2012-09-27 2015-10-07 信越半導体株式会社 Epitaxial wafer manufacturing apparatus and manufacturing method

Also Published As

Publication number Publication date
US20160186360A1 (en) 2016-06-30
CN105742154B (en) 2019-03-01
CN105742154A (en) 2016-07-06
US10513797B2 (en) 2019-12-24
JP2016122779A (en) 2016-07-07

Similar Documents

Publication Publication Date Title
JP6341083B2 (en) Epitaxial silicon wafer manufacturing method
TWI461570B (en) Tray for CVD and film forming method using the same
US10975495B2 (en) Epitaxial growth apparatus, preheat ring, and method of manufacturing epitaxial wafer using these
JP5446760B2 (en) Epitaxial growth method
JP6128198B1 (en) Wafer double-side polishing method and epitaxial wafer manufacturing method using the same
US20100029066A1 (en) Susceptor, vapor phase growth apparatus, and method of manufacturing epitaxial wafer
TWI613751B (en) Susceptor assemblies for supporting wafers in a reactor apparatus
JP6792083B2 (en) Vapor phase growth device and vapor phase growth method
WO2007091638A1 (en) Susceptor and apparatus for manufacturing epitaxial wafer
US20070119367A1 (en) Method for producing silicon epitaxial wafer and silicon epitaxial wafer
CN105765113A (en) Epitaxial wafer growth apparatus
TW201305373A (en) Methods and apparatus for deposition processes
CN111295737B (en) Susceptor, epitaxial growth device, method for manufacturing epitaxial silicon wafer, and epitaxial silicon wafer
JP2001126995A (en) Semiconductor manufacturing equipment
TWI611036B (en) Method for manufacturing epitaxial wafer
JP5791004B2 (en) Epitaxial wafer manufacturing apparatus and manufacturing method
TW201507057A (en) Substrate support ring for more uniform layer thickness
JP2005260095A (en) Epitaxial growth apparatus
JP5098873B2 (en) Susceptor and vapor phase growth apparatus for vapor phase growth apparatus
JP4868503B2 (en) Epitaxial wafer manufacturing method
JP2009231535A (en) Vapor deposition apparatus
TWI743679B (en) Vapor growth device
JP2010040574A (en) Production process of epitaxial wafer, and epitaxial wafer
TWI643973B (en) Wafer carrier and metal organic chemical vapor deposition apparatus
JP2010034337A (en) Susceptor for vapor deposition equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180430

R150 Certificate of patent or registration of utility model

Ref document number: 6341083

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250