[go: up one dir, main page]

JP6335752B2 - Semiconductor device manufacturing method, semiconductor device, mold and lead frame - Google Patents

Semiconductor device manufacturing method, semiconductor device, mold and lead frame Download PDF

Info

Publication number
JP6335752B2
JP6335752B2 JP2014211824A JP2014211824A JP6335752B2 JP 6335752 B2 JP6335752 B2 JP 6335752B2 JP 2014211824 A JP2014211824 A JP 2014211824A JP 2014211824 A JP2014211824 A JP 2014211824A JP 6335752 B2 JP6335752 B2 JP 6335752B2
Authority
JP
Japan
Prior art keywords
lead
mold
die pad
recess
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014211824A
Other languages
Japanese (ja)
Other versions
JP2016082064A (en
Inventor
登志幸 玉手
登志幸 玉手
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2014211824A priority Critical patent/JP6335752B2/en
Publication of JP2016082064A publication Critical patent/JP2016082064A/en
Application granted granted Critical
Publication of JP6335752B2 publication Critical patent/JP6335752B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体装置の製造方法、半導体装置、金型およびリードフレームに関する。   The present invention relates to a semiconductor device manufacturing method, a semiconductor device, a mold, and a lead frame.

従来、半導体装置を製造する際には、リードフレームのダイパッドの第一の面に半導体素子を接合し、リードを第一の型と第二の型との間に挟み込む。このとき、ダイパッドの第一の面は常に同じ型、例えば第二の型の側に向けられる。そして、ダイパッドおよび半導体素子を収容した空間に、樹脂を注入し、樹脂を硬化することにより、ダイパッドおよび半導体素子を樹脂で封止する（例えば、特許文献１参照）。   Conventionally, when manufacturing a semiconductor device, a semiconductor element is bonded to a first surface of a die pad of a lead frame, and the lead is sandwiched between a first mold and a second mold. At this time, the first surface of the die pad is always directed to the same mold, eg, the second mold side. And resin is inject | poured into the space which accommodated the die pad and the semiconductor element, and a die pad and a semiconductor element are sealed with resin by hardening resin (for example, refer patent document 1).

特開平１１−２７４１９６号公報JP-A-11-274196

半導体装置には様々な種類がある。例えば、半導体装置は、ダイパッドの第一の面と反対側の第二の面が樹脂で覆われた第一のタイプ（フルモールドタイプ）と、ダイパッドの第二の面が樹脂の外部に露出した第二のタイプ（ヒートシンク露出タイプ）との２タイプに分類される。
従来の製造方法では、ピンの本数やピッチが同じ半導体装置であっても、上記タイプが異なるごとに、第一および第二の型やリードフレームを個別に用意する必要が生じていた。このため、第一および第二の型やリードフレームの設計・作製の工費が嵩むので、半導体装置の製造コストが高くなっていた。
本発明は、上述の事情に鑑みてなされたものであり、半導体装置の製造コストを低減することができる半導体装置の製造方法、前記製造方法によって製造される半導体装置、前記製造方法に用いられる金型、および前記製造方法に用いられるリードフレームを提供することを課題とする。 There are various types of semiconductor devices. For example, the semiconductor device has a first type (full mold type) in which the second surface opposite to the first surface of the die pad is covered with a resin, and the second surface of the die pad is exposed to the outside of the resin. It is classified into two types, the second type (heat sink exposed type).
In the conventional manufacturing method, even if the semiconductor device has the same number of pins and the same pitch, it is necessary to prepare the first and second molds and the lead frame separately for each of the above types. For this reason, the manufacturing costs of the first and second molds and the lead frame are increased, which increases the manufacturing cost of the semiconductor device.
The present invention has been made in view of the above circumstances, and a semiconductor device manufacturing method capable of reducing the manufacturing cost of a semiconductor device, a semiconductor device manufactured by the manufacturing method, and a gold used for the manufacturing method. It is an object to provide a mold and a lead frame used in the manufacturing method.

この課題を解決するために、本発明は、板状のダイパッドと、前記ダイパッドの厚さ方向に間隔をあけて前記ダイパッドと平行に配置されるリードとを含むリードフレームを用意し、前記ダイパッドの第一の面に半導体素子を接合する第一の工程と、互いに対向する第一の型と第二の型との間に前記リードを挟み込み、前記第一の型の前記第二の型と対向する面に設けられた第一の凹部と、前記第二の型の前記第一の型と対向する面に設けられた第二の凹部と、により形成される空間に前記ダイパッドおよび前記半導体素子を収容する第二の工程と、前記空間に樹脂を注入し、前記樹脂を硬化することにより、前記ダイパッドおよび前記半導体素子を前記樹脂で封止する第三の工程と、を含む半導体装置の製造方法であって、前記第一の型として、前記第一の面を前記第二の型に向けて前記ダイパッドおよび前記半導体素子を前記空間に収容したときに、前記第一の面とは反対側の前記ダイパッドの第二の面が前記第一の凹部の底面と離間して配置されるような型を用い、前記第二の型として、前記第一の面を前記第一の型に向けて前記ダイパッドおよび前記半導体素子を前記空間に収容したときに、前記第二の面が前記第二の凹部の底面と接触して配置されるような型を用い、前記第二の工程では、製造すべき半導体装置のパッケージが、前記樹脂によって前記第二の面が覆われた第一のタイプのパッケージである場合には、前記第一の面を前記第二の型に向けて前記ダイパッドおよび前記半導体素子を前記空間に収容し、製造すべき半導体装置のパッケージが、前記樹脂から前記第二の面が露出した第二のタイプのパッケージである場合には、前記第一の面を前記第一の型に向けて前記ダイパッドおよび前記半導体素子を前記空間に収容する半導体装置の製造方法を提供する。   In order to solve this problem, the present invention provides a lead frame including a plate-shaped die pad and leads arranged in parallel to the die pad with a space in the thickness direction of the die pad, A first step of bonding a semiconductor element to a first surface; and the lead is sandwiched between a first mold and a second mold facing each other, and the second mold of the first mold is opposed to the second mold The die pad and the semiconductor element are formed in a space formed by a first recess provided in a surface to be formed and a second recess provided in a surface facing the first die of the second mold. A semiconductor device manufacturing method comprising: a second step of housing; and a third step of sealing the die pad and the semiconductor element with the resin by injecting a resin into the space and curing the resin. And with the first mold When the die pad and the semiconductor element are accommodated in the space with the first surface facing the second mold, the second surface of the die pad opposite to the first surface is Using a mold that is spaced apart from the bottom surface of the first recess, and as the second mold, the die pad and the semiconductor element are placed in the space with the first surface facing the first mold. In the second step, the package of the semiconductor device to be manufactured is made of the resin by using a mold in which the second surface is arranged in contact with the bottom surface of the second recess when housed. In the case of the first type package in which the second surface is covered, the die pad and the semiconductor element are accommodated in the space with the first surface facing the second mold. The package of the semiconductor device to be In the case of a second type package with the second surface exposed, the semiconductor device manufacturing method accommodates the die pad and the semiconductor element in the space with the first surface facing the first mold. I will provide a.

本発明の半導体装置の製造方法によれば、同一の第一および第二の型を用い、リードフレームの向きを変えることで、第一と第二の２つのタイプの半導体装置を製造することができる。
これにより、第一および第二の型やリードフレームを複数の半導体装置の製造工程で共用できるため、半導体装置の製造コストを低減することができる。 According to the method of manufacturing a semiconductor device of the present invention, the first and second types of semiconductor devices can be manufactured by using the same first and second molds and changing the direction of the lead frame. it can.
As a result, the first and second molds and the lead frame can be shared in a plurality of semiconductor device manufacturing processes, and thus the manufacturing cost of the semiconductor device can be reduced.

本発明の実施形態に係る半導体装置の製造方法によって第一のタイプの半導体装置を製造する場合に用いられる金型およびリードフレームを示す模式図である。It is a schematic diagram showing a mold and a lead frame used when a first type semiconductor device is manufactured by a method for manufacturing a semiconductor device according to an embodiment of the present invention. 本発明の実施形態に係る半導体装置の製造方法を説明する図であって、半導体素子を接合したリードフレームを示す模式図である。It is a figure explaining the manufacturing method of the semiconductor device which concerns on embodiment of this invention, Comprising: It is a schematic diagram which shows the lead frame which joined the semiconductor element. 前図に続く製造方法の説明図であって、金型内の空間に樹脂を注入する工程を説明する模式図である。It is explanatory drawing of the manufacturing method following a previous figure, Comprising: It is a schematic diagram explaining the process of inject | pouring resin into the space in a metal mold | die. 前図に続く製造方法の説明図であって、金型から取り外した半導体装置を示す模式図である。It is explanatory drawing of the manufacturing method following a previous figure, Comprising: It is a schematic diagram which shows the semiconductor device removed from the metal mold | die. 本発明の実施形態に係る半導体装置の製造方法によって製造される第一のタイプの半導体装置を示す図であり、（ａ）は下方から見た平面図、（ｂ）は一側方から見た透視図、（ｃ）は上方から見た透視図、（ｄ）は他側方から見た透視図である。It is a figure which shows the 1st type semiconductor device manufactured by the manufacturing method of the semiconductor device which concerns on embodiment of this invention, (a) is the top view seen from the downward | lower direction, (b) is seen from one side (C) is a perspective view seen from above, and (d) is a perspective view seen from the other side. 本発明の実施形態に係る半導体装置の製造方法によって第二のタイプの半導体装置を製造する場合に用いられる金型およびリードフレームを示す模式図である。It is a schematic diagram which shows the metal mold | die and lead frame which are used when manufacturing a 2nd type semiconductor device with the manufacturing method of the semiconductor device which concerns on embodiment of this invention. 本発明の実施形態に係る半導体装置の製造方法を説明する図であって、半導体素子を接合したリードフレームを示す模式図である。It is a figure explaining the manufacturing method of the semiconductor device which concerns on embodiment of this invention, Comprising: It is a schematic diagram which shows the lead frame which joined the semiconductor element. 前図に続く製造方法の説明図であって、金型内の空間に樹脂を注入する工程を説明する模式図である。It is explanatory drawing of the manufacturing method following a previous figure, Comprising: It is a schematic diagram explaining the process of inject | pouring resin into the space in a metal mold | die. 前図に続く製造方法の説明図であって、金型から取り外した半導体装置を示す模式図である。It is explanatory drawing of the manufacturing method following a previous figure, Comprising: It is a schematic diagram which shows the semiconductor device removed from the metal mold | die. 本発明の実施形態に係る半導体装置の製造方法によって製造される第二のタイプの半導体装置を示す図であり、（ａ）は下方から見た透視図、（ｂ）は一側方から見た透視図、（ｃ）は上方から見た平面図、（ｄ）は他側方から見た透視図である。It is a figure which shows the 2nd type semiconductor device manufactured by the manufacturing method of the semiconductor device which concerns on embodiment of this invention, (a) is the perspective view seen from the bottom, (b) is seen from one side (C) is a plan view seen from above, and (d) is a perspective view seen from the other side.

以下、本発明の半導体装置の製造方法の一実施形態について説明する。
本実施形態の製造方法によれば、第一のタイプ（フルモールドタイプ）である半導体装置３０（図５参照）と、第二のタイプ（ヒートシンク露出タイプ）の半導体装置４０（図１０参照）とを製造することができる。
以下、第一のタイプの半導体装置３０の説明に続いて、半導体装置３０を製造する方法について説明する。次いで、第二のタイプの半導体装置４０の説明に続いて、半導体装置４０を製造する方法について説明する。 Hereinafter, an embodiment of a method for manufacturing a semiconductor device of the present invention will be described.
According to the manufacturing method of the present embodiment, the first type (full mold type) semiconductor device 30 (see FIG. 5) and the second type (heat sink exposed type) semiconductor device 40 (see FIG. 10) Can be manufactured.
Hereinafter, following the description of the first type semiconductor device 30, a method of manufacturing the semiconductor device 30 will be described. Next, following the description of the second type semiconductor device 40, a method for manufacturing the semiconductor device 40 will be described.

まず、半導体装置３０について説明する。
図５に示すように、半導体装置３０は、板状のダイパッド１１と、ダイパッド１１に搭載される半導体素子３１と、半導体素子３１に電気接続されるリード１２と、リード１２とダイパッド１１とを連結する連結部１３と、ダイパッド１１から延出する一対の当接部１４と、ダイパッド１１および半導体素子３１を封止する封止樹脂３３と、を備えている。 First, the semiconductor device 30 will be described.
As shown in FIG. 5, the semiconductor device 30 includes a plate-shaped die pad 11, a semiconductor element 31 mounted on the die pad 11, a lead 12 electrically connected to the semiconductor element 31, and a lead 12 and the die pad 11. And a pair of contact portions 14 extending from the die pad 11, and a sealing resin 33 for sealing the die pad 11 and the semiconductor element 31.

以下の説明において、ダイパッド１１の、半導体素子３１が搭載される面を第一主面１１ａ（第一の面）といい、第一主面１１ａとは反対の面を第二主面１１ｂ（第二の面）という。   In the following description, a surface of the die pad 11 on which the semiconductor element 31 is mounted is referred to as a first main surface 11a (first surface), and a surface opposite to the first main surface 11a is a second main surface 11b (first surface). Second aspect).

図５（ｄ）に示すように、リード１２は、基端部がダイパッド１１の一方の端部に近接した位置にあり、ダイパッド１１から離れる方向に延出している。リード１２は、ダイパッド１１の厚さ方向に間隔をあけて、ダイパッド１１と平行に形成されている。   As shown in FIG. 5D, the lead 12 has a base end portion in a position close to one end portion of the die pad 11 and extends in a direction away from the die pad 11. The leads 12 are formed in parallel to the die pad 11 with an interval in the thickness direction of the die pad 11.

図５（ｃ）に示すように、リード１２は、中央リード１２ａと、中央リード１２ａの一方および他方の側方にそれぞれ配置された側部リード部１２ｂ，１２ｂとを備えている。
側部リード部１２ｂは、中央リード１２ａの幅方向に間隔をあけて、中央リード１２ａと平行に設けられている。なお、幅方向とは、ダイパッド１１の主面１１ａに沿う方向であって、中央リード１２ａの長手方向に直交する方向である。
側部リード部１２ｂの基端部１２ｂ１には、ダイパッド１１に搭載される半導体素子３１と電気接続するためのワイヤー３２が接合される。 As shown in FIG. 5C, the lead 12 includes a central lead 12a and side lead portions 12b and 12b arranged on one and other sides of the central lead 12a.
The side lead portions 12b are provided in parallel to the central lead 12a with a space in the width direction of the central lead 12a. The width direction is a direction along the main surface 11a of the die pad 11 and is a direction orthogonal to the longitudinal direction of the center lead 12a.
A wire 32 for electrical connection with the semiconductor element 31 mounted on the die pad 11 is joined to the base end portion 12b1 of the side lead portion 12b.

連結部１３は、ダイパッド１１の一方の端部と、中央リード１２ａの基端部１２ａ１とを連結している。
連結部１３は、図５（ｄ）においてダイパッド１１の上面（第一主面１１ａ）より高い位置にある中央リード１２ａとダイパッド１１とを接続するため、ダイパッド１１に近づくほど下降するように傾斜している。 The connecting portion 13 connects one end portion of the die pad 11 and the base end portion 12a1 of the center lead 12a.
The connecting portion 13 is inclined so as to descend as it approaches the die pad 11 in order to connect the central lead 12a and the die pad 11 located at a position higher than the upper surface (first main surface 11a) of the die pad 11 in FIG. ing.

ダイパッド１１は、平面視矩形状に形成され、第一主面１１ａに半導体素子３１を搭載することができる。   The die pad 11 is formed in a rectangular shape in plan view, and the semiconductor element 31 can be mounted on the first main surface 11a.

図５（ｄ）に示すように、当接部１４は、ダイパッド１１から離れるほど上昇する傾斜部１４ａと、傾斜部１４ａの端部から、ダイパッド１１の主面１１ａと平行に、ダイパッド１１から離れる方向に形成された当接主部１４ｂとを有する。
図５（ｃ）に示すように、一対の当接部１４は、ダイパッド１１の他方の端部に、幅方向に間隔をおいて形成されている。
当接部１４は、リードフレーム１０（図１参照）を位置決めするためのサポートピン（図示略）が当接する部分である。なお、サポートピンは、例えば、型１，２の凹部４，５の底面４ａ，５ａから内部空間Ｓ１内に突出して形成される（図１参照）。
ダイパッド１１、リード１２、連結部１３、および当接部１４は、銅板等のように導電性を有する板材からなる。 As shown in FIG. 5D, the abutting portion 14 is separated from the die pad 11 in parallel with the main surface 11a of the die pad 11 from the inclined portion 14a that rises as it is separated from the die pad 11, and the end of the inclined portion 14a. A main contact portion 14b formed in the direction.
As shown in FIG. 5C, the pair of contact portions 14 are formed at the other end portion of the die pad 11 with an interval in the width direction.
The abutting portion 14 is a portion where a support pin (not shown) for positioning the lead frame 10 (see FIG. 1) abuts. The support pins are formed so as to protrude from the bottom surfaces 4a and 5a of the recesses 4 and 5 of the molds 1 and 2 into the internal space S1 (see FIG. 1).
The die pad 11, the lead 12, the connecting part 13, and the contact part 14 are made of a conductive plate material such as a copper plate.

封止樹脂３３は、半導体素子３１、ダイパッド１１、リード１２の基端部、連結部１３、当接部１４およびワイヤー３２を覆って形成されている。
封止樹脂３３の外面のうち、第一主面１１ａと同じ側の面（図５（ｄ）において上面）を第一面３３ａといい、第一面３３ａとは反対の面を第二面３３ｂという。 The sealing resin 33 is formed to cover the semiconductor element 31, the die pad 11, the base end portion of the lead 12, the connecting portion 13, the contact portion 14, and the wire 32.
Of the outer surface of the sealing resin 33, the surface on the same side as the first main surface 11a (the upper surface in FIG. 5D) is referred to as the first surface 33a, and the surface opposite to the first surface 33a is the second surface 33b. That's it.

図５（ａ）〜図５（ｄ）に示すように、半導体装置３０のパッケージは、封止樹脂３３によって、ダイパッド１１の第一主面１１ａおよび第二主面１１ｂが覆われた、第一のタイプ（フルモールドタイプ）のパッケージである。   As shown in FIGS. 5A to 5D, the package of the semiconductor device 30 includes the first main surface 11 a and the second main surface 11 b of the die pad 11 covered with the sealing resin 33. This is a type (full mold type) package.

半導体素子３１は、例えば、上面にゲート電極及びソース電極を有し、下面にドレイン電極を有するＭＯＳＦＥＴである。半導体素子３１は、半導体素子３１の下面がはんだ（不図示）によってダイパッド１１の第一主面１１ａに接合されることで、半導体素子３１のドレイン電極がダイパッド１１に電気接続されている。   The semiconductor element 31 is, for example, a MOSFET having a gate electrode and a source electrode on the upper surface and a drain electrode on the lower surface. In the semiconductor element 31, the drain electrode of the semiconductor element 31 is electrically connected to the die pad 11 by bonding the lower surface of the semiconductor element 31 to the first main surface 11 a of the die pad 11 with solder (not shown).

次いで、半導体装置３０を製造する方法を説明する。
図２に示すように、リードフレーム１０を用意する。
リードフレーム１０は、ダイパッド１１と、リード１２と、連結部１３と、当接部１４とを有する。中央リード１２ａと側部リード部１２ｂとは、連結フレーム部（図示略）によって互いに接続されていてもよい。
リードフレーム１０は、銅板等のように導電性を有する板材にプレス加工等を施すことで得られる。 Next, a method for manufacturing the semiconductor device 30 will be described.
As shown in FIG. 2, a lead frame 10 is prepared.
The lead frame 10 includes a die pad 11, a lead 12, a connecting portion 13, and a contact portion 14. The center lead 12a and the side lead portion 12b may be connected to each other by a connecting frame portion (not shown).
The lead frame 10 is obtained by subjecting a conductive plate material such as a copper plate or the like to press working.

（接合工程）（第一の工程）
図２、図５（ｂ）〜図５（ｄ）に示すように、半導体素子３１をダイパッド１１の第一主面１１ａに搭載する。この工程では、例えばはんだ（図示略）によって半導体素子３１を第一主面１１ａに接合する。 (Joining process) (first process)
As shown in FIG. 2 and FIG. 5B to FIG. 5D, the semiconductor element 31 is mounted on the first main surface 11 a of the die pad 11. In this step, the semiconductor element 31 is joined to the first major surface 11a by, for example, solder (not shown).

次いで、半導体素子３１とリード１２とを電気接続する。詳しくは、ワイヤー（接続子）３２の両端を、それぞれ半導体素子３１およびリード１２に接合する。ワイヤー３２は、側部リード部１２ｂの基端部１２ｂ１に接合される。   Next, the semiconductor element 31 and the lead 12 are electrically connected. Specifically, both ends of the wire (connector) 32 are joined to the semiconductor element 31 and the lead 12, respectively. The wire 32 is joined to the proximal end portion 12b1 of the side lead portion 12b.

（収容工程）（第二の工程）
図１に示すように、第一の型１と、第二の型２とを有する金型３を用意する。
第一の型１は、第二の型２と対向する面に、第一凹部４（第一の凹部）が形成されている。
第一の型１は、基壁部６と、基壁部６の周縁に立設された側壁部７とを有する容器状に形成されている。 (Containment process) (Second process)
As shown in FIG. 1, a mold 3 having a first mold 1 and a second mold 2 is prepared.
The first mold 1 has a first recess 4 (first recess) formed on the surface facing the second mold 2.
The first mold 1 is formed in a container shape having a base wall part 6 and a side wall part 7 standing on the periphery of the base wall part 6.

側壁部７の立設方向の端部（図１の上端部）には、リード１２が配置されるリード用凹部７ａが形成されている。
リード用凹部７ａの内面は、第一の型１と第二の型２との間にリード１２を挟み込んだときにリード１２と接する。
リード用凹部７ａと、後述するリード用凹部９ａとは、リード１２が挿通するリード挿通孔１８を形成する。
リード用凹部７ａの内面のうち、第一凹部４の底面４ａ（基壁部６の内面。図１では上面）と平行な面を対向面７ｂという。対向面７ｂは、リード１２に接する。 A lead recess 7a in which the lead 12 is disposed is formed at an end portion (upper end portion in FIG. 1) of the side wall portion 7 in the standing direction.
The inner surface of the lead recess 7 a contacts the lead 12 when the lead 12 is sandwiched between the first die 1 and the second die 2.
The lead recess 7a and the lead recess 9a described later form a lead insertion hole 18 through which the lead 12 is inserted.
Of the inner surface of the lead recess 7a, a surface parallel to the bottom surface 4a of the first recess 4 (the inner surface of the base wall portion 6; the upper surface in FIG. 1) is referred to as a facing surface 7b. The facing surface 7 b contacts the lead 12.

第一の型１は、ダイパッド１１の第一主面１１ａを第二の型２に向けて、ダイパッド１１、半導体素子３１等を内部空間Ｓ１に収容したときに、第二主面１１ｂが第一凹部４の底面４ａと離間して配置されるように形成されている。
なお、内部空間Ｓ１とは、第一凹部４および第二凹部５によって形成される空間である。 In the first mold 1, when the die pad 11, the semiconductor element 31, etc. are accommodated in the internal space S 1 with the first main surface 11 a of the die pad 11 facing the second mold 2, the second main surface 11 b is the first main surface 11 b. It is formed so as to be spaced apart from the bottom surface 4 a of the recess 4.
The internal space S <b> 1 is a space formed by the first recess 4 and the second recess 5.

第二の型２は、第一の型１と対向する面に、第二凹部５（第二の凹部）が形成されている。
第二の型２は、基壁部８と、基壁部８の周縁に形成された側壁部９とを有する容器状に形成されている。側壁部９の端部（図１の下端部）には、リード１２が配置されるリード用凹部９ａが形成されている。 The second mold 2 has a second recess 5 (second recess) formed on the surface facing the first mold 1.
The 2nd type | mold 2 is formed in the container shape which has the base wall part 8 and the side wall part 9 formed in the periphery of the base wall part 8. FIG. A lead recess 9a in which the lead 12 is disposed is formed at the end of the side wall 9 (the lower end in FIG. 1).

リード用凹部９ａの内面は、第一の型１と第二の型２との間にリード１２を挟み込んだときにリード１２と接する。
リード用凹部９ａの内面のうち、第二凹部５の底面５ａ（基壁部８の内面。図１では下面）と平行な面を対向面９ｂという。対向面９ｂは、リード１２に接する。
金型３は、第一の型１と第二の型２とを向い合せた状態で、第一凹部４の底面４ａと第二凹部５の底面５ａとが互いに平行となる。 The inner surface of the lead recess 9 a contacts the lead 12 when the lead 12 is sandwiched between the first die 1 and the second die 2.
Of the inner surface of the lead recess 9a, a surface parallel to the bottom surface 5a of the second recess 5 (the inner surface of the base wall 8; the lower surface in FIG. 1) is referred to as a facing surface 9b. The facing surface 9 b contacts the lead 12.
In the mold 3, the bottom surface 4 a of the first recess 4 and the bottom surface 5 a of the second recess 5 are parallel to each other with the first mold 1 and the second mold 2 facing each other.

第二の型２は、後述するように、ダイパッド１１の第一主面１１ａを第一の型１に向けて、ダイパッド１１、半導体素子３１等を内部空間Ｓ１に収容したときに、第二主面１１ｂが第二凹部５の底面５ａと接触して配置されるように形成されている（図６参照）。   As will be described later, the second mold 2 has a second main surface when the die pad 11, the semiconductor element 31 and the like are accommodated in the internal space S1 with the first main surface 11a of the die pad 11 facing the first mold 1. The surface 11b is formed so as to be in contact with the bottom surface 5a of the second recess 5 (see FIG. 6).

図１に示すように、第二凹部５の底面５ａと、リード用凹部９ａの対向面９ｂとの高さ方向（底面５ａに垂直な方向）の距離（高低差）をａとする。
また、第一凹部４の底面４ａと、リード用凹部７ａの対向面７ｂとの高さ方向（底面４ａに垂直な方向）の距離（高低差）をｂとする。
ダイパッド１１の第二主面１１ｂと、第二主面１１ｂと同じ側のリード１２の第二面１２ｄ（図１では下面）との高さ方向（ダイパッド１１の厚さ方向）の距離（高低差）をｃとする。 As shown in FIG. 1, the distance (height difference) in the height direction (direction perpendicular to the bottom surface 5a) between the bottom surface 5a of the second recess 5 and the facing surface 9b of the lead recess 9a is defined as a.
Further, a distance (height difference) in the height direction (a direction perpendicular to the bottom surface 4a) between the bottom surface 4a of the first recess 4 and the facing surface 7b of the lead recess 7a is defined as b.
Distance in height direction (thickness direction of the die pad 11) between the second main surface 11b of the die pad 11 and the second surface 12d (lower surface in FIG. 1) of the lead 12 on the same side as the second main surface 11b. ) Is c.

距離ａ，ｂ，ｃは、「ｃ＝ａ＜ｂ」という関係を有する。
この関係が成立することによって、図１に示す姿勢でリードフレーム１０が金型３内に配置された場合には、ダイパッド１１の第二主面１１ｂは確実に第一凹部４の底面４ａと非接触となり、かつ図６に示す姿勢でリードフレーム１０が金型３内に配置された場合には、ダイパッド１１の第二主面１１ｂは確実に二凹部５の底面５ａと接触する。
このため、金型３は、第一のタイプ（フルモールドタイプ）である半導体装置３０だけでなく、ダイパッド１１の第二主面１１ｂが封止樹脂３３の外部に露出した第二のタイプ（ヒートシンク露出タイプ）の半導体装置４０（図１０参照）も、精度よく作製できる。 The distances a, b, and c have a relationship of “c = a <b”.
When this relationship is established, when the lead frame 10 is disposed in the mold 3 in the posture shown in FIG. 1, the second main surface 11 b of the die pad 11 is surely not in contact with the bottom surface 4 a of the first recess 4. When the lead frame 10 is placed in the mold 3 in the posture shown in FIG. 6, the second main surface 11 b of the die pad 11 reliably contacts the bottom surface 5 a of the two recesses 5.
For this reason, the mold 3 is not only the semiconductor device 30 of the first type (full mold type) but also the second type (heat sink) in which the second main surface 11b of the die pad 11 is exposed to the outside of the sealing resin 33. The exposed type semiconductor device 40 (see FIG. 10) can also be manufactured with high accuracy.

第一の型１と第二の型２とを、第一凹部４と第二凹部５とが向かい合うように配置し、第一の型１と第二の型２との間に、リードフレーム１０のリード１２を挟み込む。この際、半導体素子３１、ダイパッド１１、リード１２の基端部、連結部１３、当接部１４およびワイヤー３２を、内部空間Ｓ１に収容する。
リードフレーム１０は、ダイパッド１１の第一主面１１ａを第二の型２に向けた姿勢とする。
リード１２は、リード挿通孔１８に挿通し、リード用凹部７ａ，９ａの対向面７ｂ，９ｂに当接する。 The first mold 1 and the second mold 2 are arranged so that the first recess 4 and the second recess 5 face each other, and the lead frame 10 is interposed between the first mold 1 and the second mold 2. The lead 12 is sandwiched. At this time, the semiconductor element 31, the die pad 11, the base end portion of the lead 12, the connecting portion 13, the abutting portion 14, and the wire 32 are accommodated in the internal space S1.
The lead frame 10 has a posture in which the first main surface 11 a of the die pad 11 faces the second mold 2.
The lead 12 is inserted into the lead insertion hole 18 and abuts against the opposing surfaces 7b and 9b of the lead recesses 7a and 9a.

（樹脂封止工程）（第三の工程）
図３に示すように、金型３の内部空間Ｓ１に、液状の樹脂１９を注入する。樹脂１９としては、液状硬化性の樹脂が用いられ、例えば熱硬化性樹脂を使用できる。樹脂１９は、例えば側壁部７，９（図１参照）等に形成された注入口（図示略）を通して内部空間Ｓ１に導入することができる。
次いで、加熱等により樹脂１９を硬化させることによって、半導体素子３１、ダイパッド１１、リード１２の基端部、連結部１３、当接部１４およびワイヤー３２が封止樹脂３３で封止された半導体装置３０を得る。
次いで、図４に示すように、金型３から半導体装置３０を取り外す。 (Resin sealing process) (Third process)
As shown in FIG. 3, a liquid resin 19 is injected into the internal space S <b> 1 of the mold 3. As the resin 19, a liquid curable resin is used, and for example, a thermosetting resin can be used. The resin 19 can be introduced into the internal space S1 through an injection port (not shown) formed in, for example, the side wall portions 7 and 9 (see FIG. 1).
Next, the semiconductor device 31 is cured by heating or the like, so that the semiconductor element 31, the die pad 11, the base end portion of the lead 12, the coupling portion 13, the contact portion 14, and the wire 32 are sealed with the sealing resin 33. Get 30.
Next, as shown in FIG. 4, the semiconductor device 30 is removed from the mold 3.

半導体装置３０は、上述の距離ａ，ｂ，ｃに関する関係「ｃ＝ａ＜ｂ」を満たすように形成された第一の型１および第二の型２を用いて作製された場合には、次のような寸法関係を有するものとなる。
図４に示すように、第一主面１１ａと同じ側にある封止樹脂３３の第一面３３ａと、第一主面１１ａと同じ側にあるリード１２の第一面１２ｅとの距離はａとなる。
第二主面１１ｂと同じ側にある封止樹脂３３の第二面３３ｂと、第二主面１１ｂと同じ側にあるリード１２の第二面１２ｄとの距離はｂとなる。
第二主面１１ｂと、第二面１２ｄとの距離はｃとなる。
距離ａ，ｂ，ｃとの間には「ｃ＝ａ＜ｂ」が成立する。 When the semiconductor device 30 is manufactured using the first mold 1 and the second mold 2 formed so as to satisfy the relationship “c = a <b” related to the distances a, b, and c described above, It has the following dimensional relationship.
As shown in FIG. 4, the distance between the first surface 33a of the sealing resin 33 on the same side as the first main surface 11a and the first surface 12e of the lead 12 on the same side as the first main surface 11a is a. It becomes.
The distance between the second surface 33b of the sealing resin 33 on the same side as the second main surface 11b and the second surface 12d of the lead 12 on the same side as the second main surface 11b is b.
The distance between the second main surface 11b and the second surface 12d is c.
“C = a <b” is established between the distances a, b, and c.

次に、図６〜図１０を参照して、第二のタイプの半導体装置４０について説明する。
半導体装置４０は、ダイパッド１１の第二主面１１ｂが封止樹脂４３の外部に露出した第二のタイプ（ヒートシンク露出タイプ）の半導体装置である。
以下、第一のタイプの半導体装置３０と同じ構成については、同じ符号を付してその説明を省略または簡略化する。 Next, the second type semiconductor device 40 will be described with reference to FIGS.
The semiconductor device 40 is a second type (heat sink exposed type) semiconductor device in which the second main surface 11 b of the die pad 11 is exposed to the outside of the sealing resin 43.
Hereinafter, the same components as those of the first type semiconductor device 30 are denoted by the same reference numerals, and the description thereof is omitted or simplified.

図１０に示すように、半導体装置４０は、ダイパッド１１と、半導体素子３１と、リード１２と、連結部１３と、当接部１４と、ダイパッド１１および半導体素子３１を封止する封止樹脂４３と、を備えている。
封止樹脂４３は、半導体素子３１、リード１２の基端部、連結部１３、当接部１４およびワイヤー３２を覆っている。
封止樹脂４３の、第二主面１１ｂ側の面（図１０（ｄ）において上面）を第一面４３ａといい、第一面４３ａとは反対の面を第二面４３ｂという。 As shown in FIG. 10, the semiconductor device 40 includes a die pad 11, a semiconductor element 31, a lead 12, a connecting portion 13, a contact portion 14, and a sealing resin 43 that seals the die pad 11 and the semiconductor element 31. And.
The sealing resin 43 covers the semiconductor element 31, the base end portion of the lead 12, the connecting portion 13, the contact portion 14, and the wire 32.
The surface (upper surface in FIG. 10D) of the sealing resin 43 on the second main surface 11b side is referred to as a first surface 43a, and the surface opposite to the first surface 43a is referred to as a second surface 43b.

図１０（ｃ）に示すように、半導体装置４０のパッケージは、ダイパッド１１の第二主面１１ｂが封止樹脂４３の外部に露出した、第二のタイプ（ヒートシンク露出タイプ）のパッケージである。   As shown in FIG. 10C, the package of the semiconductor device 40 is a second type (heat sink exposed type) package in which the second main surface 11 b of the die pad 11 is exposed to the outside of the sealing resin 43.

半導体装置４０は、実装基板（不図示）に実装する場合、リード１２、またはダイパッド１１の第二主面１１ｂを実装基板のランド（不図示）に接合することができる。
半導体装置４０では、通電により半導体素子３１に大きな熱が発生した場合でも、半導体素子３１の熱を、主にダイパッド１１を介して実装基板（外部）に伝えることができる。また、半導体素子３１の熱を、絶縁シート（図示略）等を介してヒートシンク（図示略）に伝えることもできる。 When the semiconductor device 40 is mounted on a mounting board (not shown), the lead 12 or the second main surface 11b of the die pad 11 can be bonded to a land (not shown) of the mounting board.
In the semiconductor device 40, even when a large amount of heat is generated in the semiconductor element 31 by energization, the heat of the semiconductor element 31 can be transmitted mainly to the mounting substrate (external) via the die pad 11. In addition, the heat of the semiconductor element 31 can be transmitted to a heat sink (not shown) via an insulating sheet (not shown) or the like.

次いで、半導体装置４０を製造する方法を説明する。
図７に示すように、リードフレーム１０を用意する。 Next, a method for manufacturing the semiconductor device 40 will be described.
As shown in FIG. 7, a lead frame 10 is prepared.

（接合工程）（第一の工程）
図７、図１０（ｂ）〜図１０（ｄ）に示すように、半導体素子３１をダイパッド１１の第一主面１１ａに搭載し、半導体素子３１とリード１２とをワイヤー３２によって電気接続する。 (Joining process) (first process)
As shown in FIGS. 7 and 10B to 10D, the semiconductor element 31 is mounted on the first main surface 11 a of the die pad 11, and the semiconductor element 31 and the lead 12 are electrically connected by the wire 32.

（収容工程）（第二の工程）
図６に示すように、第一の型１と第二の型２とを、第一凹部４と第二凹部５とが向かい合うように配置し、第一の型１と第二の型２との間に、リードフレーム１０のリード１２を挟み込む。この際、半導体素子３１、ダイパッド１１、リード１２の基端部、連結部１３、当接部１４およびワイヤー３２を、内部空間Ｓ１に収容する。
リードフレーム１０は、ダイパッド１１の第一主面１１ａを第一の型１に向けた姿勢とする。 (Containment process) (Second process)
As shown in FIG. 6, the first mold 1 and the second mold 2 are arranged so that the first recess 4 and the second recess 5 face each other, and the first mold 1 and the second mold 2 are The lead 12 of the lead frame 10 is sandwiched between them. At this time, the semiconductor element 31, the die pad 11, the base end portion of the lead 12, the connecting portion 13, the abutting portion 14, and the wire 32 are accommodated in the internal space S1.
The lead frame 10 has a posture in which the first main surface 11 a of the die pad 11 faces the first mold 1.

上述のように、第二の型２は、ダイパッド１１の第一主面１１ａを第一の型１に向けて、ダイパッド１１、半導体素子３１等を内部空間Ｓ１に収容したときに、第二主面１１ｂが第二凹部５の底面５ａと接触して配置される。
第二主面１１ｂは、全面にわたって底面５ａに接触することが好ましい。これによって、第二主面１１ｂの全面が封止樹脂４３の外部に露出するため、熱を外部に伝える性能を高めることができる。 As described above, the second mold 2 is configured such that the first main surface 11a of the die pad 11 faces the first mold 1 and the die pad 11, the semiconductor element 31 and the like are accommodated in the internal space S1. The surface 11 b is disposed in contact with the bottom surface 5 a of the second recess 5.
The second main surface 11b is preferably in contact with the bottom surface 5a over the entire surface. As a result, the entire surface of the second main surface 11b is exposed to the outside of the sealing resin 43, so that the performance of transferring heat to the outside can be enhanced.

また、底面５ａと対向面９ｂとの距離ａと、底面４ａと対向面７ｂとの距離ｂと、第二主面１１ｂと第二面１２ｄとの距離ｃとが「ｃ＝ａ＜ｂ」という関係を満たすことによって、図６に示す姿勢で金型３内に配置されたダイパッド１１の第二主面１１ｂは、確実に第二凹部５の底面５ａと接触する。   Further, a distance a between the bottom surface 5a and the facing surface 9b, a distance b between the bottom surface 4a and the facing surface 7b, and a distance c between the second main surface 11b and the second surface 12d are referred to as “c = a <b”. By satisfying the relationship, the second main surface 11 b of the die pad 11 disposed in the mold 3 in the posture shown in FIG. 6 is surely in contact with the bottom surface 5 a of the second recess 5.

（樹脂封止工程）（第三の工程）
図８に示すように、金型３の内部空間Ｓ１に、液状の樹脂１９を注入し、硬化させることによって、半導体素子３１、ダイパッド１１等が封止樹脂４３で封止された半導体装置４０を得る。
次いで、図９に示すように、金型３から半導体装置４０を取り外す。 (Resin sealing process) (Third process)
As shown in FIG. 8, the semiconductor device 40 in which the semiconductor element 31, the die pad 11, and the like are sealed with the sealing resin 43 is obtained by injecting a liquid resin 19 into the internal space S <b> 1 of the mold 3 and curing it. obtain.
Next, as shown in FIG. 9, the semiconductor device 40 is removed from the mold 3.

本実施形態の製造方法によれば、製造すべき半導体装置のパッケージが第一のタイプのパッケージである場合には、リードフレーム１０を、第一主面１１ａが第二凹部５に向いた姿勢として樹脂封止を行うことによって、第一のタイプの半導体装置３０を製造することができる。
製造すべき半導体装置のパッケージが第二のタイプのパッケージである場合には、リードフレーム１０を、第一主面１１ａが第一凹部４に向いた姿勢として樹脂封止を行うことによって、第二のタイプの半導体装置４０を製造することができる。
このように、本実施形態の製造方法によれば、同一の第一および第二の型４，５を用いて、２つのタイプの半導体装置を製造することができる。
これにより、第一および第二の型４，５やリードフレーム１０を複数の半導体装置の製造工程で共用できるため、半導体装置３０、４０の製造コストを低減することができる。 According to the manufacturing method of the present embodiment, when the package of the semiconductor device to be manufactured is the first type package, the lead frame 10 is set to the posture in which the first main surface 11a faces the second recess 5. By performing resin sealing, the first type semiconductor device 30 can be manufactured.
When the package of the semiconductor device to be manufactured is a second type package, the lead frame 10 is resin-sealed with the first main surface 11a facing the first recess 4 to perform the second sealing. This type of semiconductor device 40 can be manufactured.
As described above, according to the manufacturing method of the present embodiment, two types of semiconductor devices can be manufactured using the same first and second molds 4 and 5.
As a result, the first and second molds 4 and 5 and the lead frame 10 can be shared in a plurality of semiconductor device manufacturing processes, so that the manufacturing cost of the semiconductor devices 30 and 40 can be reduced.

以上、本発明の詳細について説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲において種々の変更を加えることができる。
例えば、図１等に示すリードフレーム１０の構成は、一つの半導体装置を製造するための構成であるが、複数の半導体装置を一度に製造できるように、一つの半導体装置を製造するためのユニット（一つのダイパッド１１および複数のリード１２を含むユニット）を複数接続して構成されたリードフレームを用いてもよい。
具体的には、複数のユニットを幅方向に互いに間隔をあけて並べた状態で、これら複数のユニットが連結フレーム部（図示略）によって互いに接続された構造を採用できる。
また、上記実施形態では、半導体素子３１とリード１２とがワイヤー３２によって電気接続されるが、少なくとも導電性を有する接続子によって電気接続されればよく、例えば導電性の板材によって接続されてもよい。
また、図１等に示すように、上記実施形態では、当接部１４は、傾斜部１４ａと、ダイパッド１１の主面１１ａと平行な当接主部１４ｂとを有するが、当接部１４の構成はこれに限らず、全長にわたってダイパッド１１の主面１１ａと平行に形成されていてもよい。 Although the details of the present invention have been described above, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention.
For example, the configuration of the lead frame 10 shown in FIG. 1 and the like is a configuration for manufacturing one semiconductor device, but a unit for manufacturing one semiconductor device so that a plurality of semiconductor devices can be manufactured at one time. A lead frame configured by connecting a plurality of (units including one die pad 11 and a plurality of leads 12) may be used.
Specifically, it is possible to employ a structure in which a plurality of units are connected to each other by a connecting frame portion (not shown) in a state in which the plurality of units are arranged at intervals in the width direction.
Moreover, in the said embodiment, although the semiconductor element 31 and the lead | read | reed 12 are electrically connected by the wire 32, it should just be electrically connected by the connector which has electroconductivity at least, for example, may be connected by the electroconductive board | plate material. .
Further, as shown in FIG. 1 and the like, in the above-described embodiment, the contact portion 14 includes the inclined portion 14a and the contact main portion 14b parallel to the main surface 11a of the die pad 11. The configuration is not limited to this, and it may be formed in parallel with the main surface 11a of the die pad 11 over the entire length.

１ 第一の型
２ 第二の型
３ 金型
４ 第一凹部（第一の凹部）
４ａ 第一凹部の底面（第一の凹部の底面）
５ａ 第二凹部の底面（第二の凹部の底面）
５ 第二凹部（第二の凹部）
７ｂ 対向面（リードと接する第一の型の面）
９ｂ 対向面（リードと接する第二の型の面）
１０ リードフレーム
１１ ダイパッド
１１ａ 第一主面（第一の面）
１１ｂ 第二主面（第二の面）
１２ リード
１２ｄ 第二面（第二の面と同じ側にあるリードの面）
３０，４０ 半導体装置
３１ 半導体素子
３３，４３ 封止樹脂（樹脂）
３３ａ 封止樹脂（樹脂）の第一面
３３ｂ 封止樹脂（樹脂）の第二面
Ｓ１ 内部空間（空間） DESCRIPTION OF SYMBOLS 1 1st type | mold 2 2nd type | mold 3 Mold 4 1st recessed part (1st recessed part)
4a Bottom surface of first recess (bottom surface of first recess)
5a Bottom surface of second recess (bottom surface of second recess)
5 Second recess (second recess)
7b Opposing surface (surface of the first mold in contact with the lead)
9b Opposite surface (surface of second mold in contact with lead)
10 Lead frame 11 Die pad 11a First main surface (first surface)
11b Second main surface (second surface)
12 Lead 12d Second surface (the surface of the lead on the same side as the second surface)
30, 40 Semiconductor device 31 Semiconductor element 33, 43 Sealing resin (resin)
33a First surface 33b of sealing resin (resin) Second surface of sealing resin (resin) S1 Internal space (space)

Claims (6)

板状のダイパッドと、前記ダイパッドの厚さ方向に間隔をあけて前記ダイパッドと平行に配置されるリードとを含むリードフレームを用意し、前記ダイパッドの第一の面に半導体素子を接合する第一の工程と、
互いに対向する第一の型と第二の型との間に前記リードを挟み込み、前記第一の型の前記第二の型と対向する面に設けられた第一の凹部と、前記第二の型の前記第一の型と対向する面に設けられた第二の凹部と、により形成される空間に前記ダイパッドおよび前記半導体素子を収容する第二の工程と、
前記空間に樹脂を注入し、前記樹脂を硬化することにより、前記ダイパッドおよび前記半導体素子を前記樹脂で封止する第三の工程と、
を含む半導体装置の製造方法であって、
前記第一の型として、前記第一の面を前記第二の型に向けて前記ダイパッドおよび前記半導体素子を前記空間に収容したときに、前記第一の面とは反対側の前記ダイパッドの第二の面が前記第一の凹部の底面と離間して配置されるような型を用い、
前記第二の型として、前記第一の面を前記第一の型に向けて前記ダイパッドおよび前記半導体素子を前記空間に収容したときに、前記第二の面が前記第二の凹部の底面と接触して配置されるような型を用い、
前記第二の工程では、製造すべき半導体装置のパッケージが、前記樹脂によって前記第二の面が覆われた第一のタイプのパッケージである場合には、前記第一の面を前記第二の型に向けて前記ダイパッドおよび前記半導体素子を前記空間に収容し、
製造すべき半導体装置のパッケージが、前記樹脂から前記第二の面が露出した第二のタイプのパッケージである場合には、前記第一の面を前記第一の型に向けて前記ダイパッドおよび前記半導体素子を前記空間に収容する、半導体装置の製造方法。 First, a lead frame including a plate-shaped die pad and leads arranged in parallel with the die pad at intervals in the thickness direction of the die pad is prepared, and a semiconductor element is bonded to the first surface of the die pad. And the process of
The lead is sandwiched between a first mold and a second mold facing each other, a first recess provided on a surface of the first mold facing the second mold, and the second mold A second step of accommodating the die pad and the semiconductor element in a space formed by a second recess provided on a surface of the mold facing the first mold;
A third step of sealing the die pad and the semiconductor element with the resin by injecting a resin into the space and curing the resin;
A method of manufacturing a semiconductor device including:
As the first mold, when the die pad and the semiconductor element are accommodated in the space with the first surface facing the second mold, the first of the die pad opposite to the first surface Using a mold in which the second surface is arranged away from the bottom surface of the first recess,
As the second mold, when the die pad and the semiconductor element are accommodated in the space with the first surface facing the first mold, the second surface is a bottom surface of the second recess. Use a mold that is placed in contact,
In the second step, when the package of the semiconductor device to be manufactured is a first type package in which the second surface is covered with the resin, the first surface is replaced with the second surface. Accommodating the die pad and the semiconductor element in the space toward the mold;
When the package of the semiconductor device to be manufactured is a second type package in which the second surface is exposed from the resin, the die pad and the first surface are directed toward the first mold. A method for manufacturing a semiconductor device, wherein a semiconductor element is accommodated in the space. 前記第一の型と前記第二の型との間に前記リードを挟み込んだときに前記リードと接する前記第二の型の面であって且つ前記第二の凹部の底面と平行な面と、前記第二の凹部の底面と、の間の距離をａとし、
前記第一の型と前記第二の型との間に前記リードを挟み込んだときに前記リードが接する前記第一の型の面であって且つ前記第一の凹部の底面と平行な面と、前記第一の凹部の底面と、の間の距離をｂとし、
前記第二の面と、前記第二の面と同じ側にある前記リードの面と、の間の距離をｃとしたときに、
ｃ＝ａ＜ｂという関係を満たす、請求項１に記載の半導体装置の製造方法。 A surface of the second die that contacts the lead when the lead is sandwiched between the first die and the second die, and a surface parallel to the bottom surface of the second recess, The distance between the bottom of the second recess and a,
A surface that is in contact with the lead when the lead is sandwiched between the first die and the second die, and that is parallel to the bottom surface of the first recess, The distance between the bottom surface of the first recess is b,
When the distance between the second surface and the surface of the lead on the same side as the second surface is c,
The method for manufacturing a semiconductor device according to claim 1, wherein the relationship c = a <b is satisfied. 前記第一の面を前記第一の型に向けて前記ダイパッドおよび前記半導体素子を前記空間に収容したときに、前記第二の面が、全面にわたって前記第二の凹部の底面と接触して配置される、請求項１または請求項２に記載の半導体装置の製造方法。   When the die pad and the semiconductor element are accommodated in the space with the first surface facing the first mold, the second surface is disposed in contact with the bottom surface of the second recess over the entire surface. A method of manufacturing a semiconductor device according to claim 1 or 2, wherein: ダイパッドと、リードと、前記ダイパッドの第一の面に接合された半導体素子と、前記ダイパッドおよび前記半導体素子を封止する樹脂と、を備え、
前記第一の面と同じ側にある前記樹脂の面と、前記第一の面と同じ側にある前記リードの面との距離をａとし、
前記第二の面と同じ側にある前記樹脂の面と、前記第二の面と同じ側にある前記リードの面との距離をｂとし、
前記第二の面と、前記第二の面と同じ側にある前記リードの面と、の間の距離をｃとしたときに、
ｃ＝ａ＜ｂという関係を満たす、半導体装置。
 A die pad , a lead , a semiconductor element bonded to the first surface of the die pad, and a resin that seals the die pad and the semiconductor element,
The distance between the surface of the resin on the same side as the first surface and the surface of the lead on the same side as the first surface is a,
The distance between the surface of the resin on the same side as the second surface and the surface of the lead on the same side as the second surface is b,
When the distance between the second surface and the surface of the lead on the same side as the second surface is c,
A semiconductor device that satisfies the relationship c = a <b.
請求項１から請求項３のいずれか一項に記載の半導体装置の製造方法に用いられる金型であって、
前記第一の型と、前記第二の型とを備え、
前記第一の型と前記第二の型との間に前記リードを挟み込んだときに前記リードと接する前記第二の型の面であって且つ前記第二の凹部の底面と平行な面と、前記第二の凹部の底面と、の間の距離をａとし、
前記第一の型と前記第二の型との間に前記リードを挟み込んだときに前記リードが接する前記第一の型の面であって且つ前記第一の凹部の底面と平行な面と、前記第一の凹部の底面と、の間の距離をｂとし、
前記第二の面と、前記第二の面と同じ側にある前記リードの面と、の間の距離をｃとしたときに、
ｃ＝ａ＜ｂという関係を満たす、金型。 A mold used in the method for manufacturing a semiconductor device according to any one of claims 1 to 3,
The first mold and the second mold,
A surface of the second die that contacts the lead when the lead is sandwiched between the first die and the second die, and a surface parallel to the bottom surface of the second recess, The distance between the bottom of the second recess and a,
A surface that is in contact with the lead when the lead is sandwiched between the first die and the second die, and that is parallel to the bottom surface of the first recess, The distance between the bottom surface of the first recess is b,
When the distance between the second surface and the surface of the lead on the same side as the second surface is c,
A mold that satisfies the relationship c = a <b. 請求項１から請求項３のいずれか一項に記載の半導体装置の製造方法に用いられるリードフレームであって、
前記ダイパッドと、前記リードとを備え、
前記第一の型と前記第二の型との間に前記リードを挟み込んだときに前記リードと接する前記第二の型の面であって且つ前記第二の凹部の底面と平行な面と、前記第二の凹部の底面と、の間の距離をａとし、
前記第一の型と前記第二の型との間に前記リードを挟み込んだときに前記リードが接する前記第一の型の面であって且つ前記第一の凹部の底面と平行な面と、前記第一の凹部の底面と、の間の距離をｂとし、
前記第二の面と、前記第二の面と同じ側にある前記リードの面と、の間の距離をｃとしたときに、
ｃ＝ａ＜ｂという関係を満たす、リードフレーム。 A lead frame used in the method of manufacturing a semiconductor device according to any one of claims 1 to 3,
The die pad and the lead,
A surface of the second die that contacts the lead when the lead is sandwiched between the first die and the second die, and a surface parallel to the bottom surface of the second recess, The distance between the bottom of the second recess and a,
A surface that is in contact with the lead when the lead is sandwiched between the first die and the second die, and that is parallel to the bottom surface of the first recess, The distance between the bottom surface of the first recess is b,
When the distance between the second surface and the surface of the lead on the same side as the second surface is c,
A lead frame that satisfies the relationship c = a <b.
JP2014211824A 2014-10-16 2014-10-16 Semiconductor device manufacturing method, semiconductor device, mold and lead frame Active JP6335752B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014211824A JP6335752B2 (en) 2014-10-16 2014-10-16 Semiconductor device manufacturing method, semiconductor device, mold and lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014211824A JP6335752B2 (en) 2014-10-16 2014-10-16 Semiconductor device manufacturing method, semiconductor device, mold and lead frame

Publications (2)

Publication Number Publication Date
JP2016082064A JP2016082064A (en) 2016-05-16
JP6335752B2 true JP6335752B2 (en) 2018-05-30

Family

ID=55959023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014211824A Active JP6335752B2 (en) 2014-10-16 2014-10-16 Semiconductor device manufacturing method, semiconductor device, mold and lead frame

Country Status (1)

Country Link
JP (1) JP6335752B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6132434A (en) * 1984-07-24 1986-02-15 Sanken Electric Co Ltd Manufacture of resin molded semiconductor device
KR19980063740A (en) * 1996-12-04 1998-10-07 윌리엄비.켐플러 Multilayer Leadframe for Molded Packages
JPH11274196A (en) * 1998-03-26 1999-10-08 Seiko Epson Corp Semiconductor device manufacturing method, molding system, and semiconductor device
JP6228904B2 (en) * 2014-10-16 2017-11-08 新電元工業株式会社 Semiconductor device manufacturing method, semiconductor device, mold and lead frame

Also Published As

Publication number Publication date
JP2016082064A (en) 2016-05-16

Similar Documents

Publication Publication Date Title
US9640453B2 (en) Power semiconductor device
JP2008306128A (en) Semiconductor device and its production process
JP2015516693A5 (en)
CN103887273A (en) Semiconductor module
CN103871987A (en) Power module package
JP2018041899A (en) Electronic circuit device and method for manufacturing electronic circuit device
CN106796934B (en) Semiconductor device with a plurality of semiconductor chips
CN111587486A (en) Semiconductor device and method for manufacturing semiconductor device
JP5935374B2 (en) Manufacturing method of semiconductor module
TW201517178A (en) Semiconductor device, and manufacturing method for semiconductor device
KR101331737B1 (en) Semiconductor package
KR102362724B1 (en) Power module and manufacturing method thereof
JPWO2020129273A1 (en) Semiconductor devices and methods for manufacturing semiconductor devices
KR101540070B1 (en) Package substrate and a method of manufacturing semiconductor packages
JP6228904B2 (en) Semiconductor device manufacturing method, semiconductor device, mold and lead frame
JP6335752B2 (en) Semiconductor device manufacturing method, semiconductor device, mold and lead frame
JP2005191147A (en) Method for manufacturing hybrid integrated circuit device
JP2008078164A (en) Semiconductor device, and manufacturing method thereof
JP7591377B2 (en) Semiconductor parts
TWI722724B (en) Power module
US9324627B2 (en) Electronic assembly for mounting on electronic board
JP5124329B2 (en) Semiconductor device
JP2015037103A (en) Semiconductor device and manufacturing method of the same
JP2005167072A (en) Semiconductor device and its manufacturing method
JP6176816B2 (en) connector

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170822

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180501

R150 Certificate of patent or registration of utility model

Ref document number: 6335752

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150