[go: up one dir, main page]

JP6335619B2 - 配線基板及び半導体パッケージ - Google Patents

配線基板及び半導体パッケージ Download PDF

Info

Publication number
JP6335619B2
JP6335619B2 JP2014092949A JP2014092949A JP6335619B2 JP 6335619 B2 JP6335619 B2 JP 6335619B2 JP 2014092949 A JP2014092949 A JP 2014092949A JP 2014092949 A JP2014092949 A JP 2014092949A JP 6335619 B2 JP6335619 B2 JP 6335619B2
Authority
JP
Japan
Prior art keywords
wiring
semiconductor element
adhesive layer
wirings
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014092949A
Other languages
English (en)
Other versions
JP2015156463A (ja
Inventor
達明 傳田
達明 傳田
小林　和貴
和貴 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2014092949A priority Critical patent/JP6335619B2/ja
Priority to US14/536,791 priority patent/US9192049B2/en
Publication of JP2015156463A publication Critical patent/JP2015156463A/ja
Application granted granted Critical
Publication of JP6335619B2 publication Critical patent/JP6335619B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/8506—Containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/855—Optical field-shaping means, e.g. lenses
    • H10H20/856—Reflecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the printed circuit board [PCB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/858—Means for heat extraction or cooling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、配線基板及び半導体パッケージに関する。
近年、発光素子等の半導体素子を搭載するための配線基板が提案されている。例えば、放熱板上に接着層を介して配線が形成された配線基板を挙げることができる。このような配線基板においては、配線上に実装された半導体素子が発熱した場合に、その熱を放熱板に伝達する必要があるが、接着層も放熱経路の一部となるため、接着層としてアルミナフィラーを含有した絶縁性樹脂等の熱伝導率の高い材料が選定される。
特開２０１１−２４９５７４号公報
しかしながら、配線や放熱板は導電性であり、アルミナも導電性であるから、接着層を薄く（例えば、５０μｍ程度）すると絶縁性が低下する問題があり、接着層は１００〜２００μｍ程度の厚さにする必要があった。一方、接着層を１００〜２００μｍ程度の厚さにすると絶縁性は向上するものの、接着層の部分の熱抵抗が増加するため、放熱性が低下する問題があった。
このように、発光素子等の発熱性の半導体素子を搭載するための従来の配線基板において、絶縁性の確保と放熱性の向上を両立させることは困難であった。
本発明は、上記の点に鑑みてなされたものであり、絶縁性を確保しつつ放熱性の向上を可能とする配線基板等を提供することを課題とする。
本配線基板は、半導体素子又は半導体素子を含むモジュールが搭載される配線基板であって、放熱板と、前記放熱板上にフィラーを含有する接着層を介して設けられたポリイミド層と、前記ポリイミド層上に設けられた第２接着層と、前記第２接着層上の同一平面に設けられた、前記半導体素子と電気的に接続される電気接続用配線、及び、前記半導体素子とは電気的に接続されない熱拡散用配線と、前記熱拡散用配線と一体に形成され、前記熱拡散用配線の前記第２接着層側の面に前記第２接着層及び前記ポリイミド層を厚さ方向に貫通する貫通孔を充填するように設けられた複数の貫通配線と、前記第２接着層上に設けられ、前記電気接続用配線を露出する開口部と、前記熱拡散用配線を露出する開口部を備えた絶縁層と、を有し、前記絶縁層は、前記第２接着層の外縁部を露出しており、平面視において、前記熱拡散用配線の形成領域は、前記絶縁層の前記熱拡散用配線を露出する開口部の領域よりも外側に延在し、前記電気接続用配線の形成領域よりも大きく設けられていることを要件とする。
開示の技術によれば、絶縁性を確保しつつ放熱性の向上を可能とする配線基板等を提供できる。
第１の実施の形態に係る配線基板を例示する図である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その２）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その３）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その４）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その５）である。 第１の実施の形態の変形例１に係る配線基板を例示する図である。 第１の実施の形態の変形例２に係る配線基板を例示する図である。 第２の実施の形態に係る半導体パッケージを例示する図である。 第２の実施の形態の変形例１に係る半導体パッケージを例示する図である。 第２の実施の形態の変形例２に係る半導体パッケージを例示する図である。 半導体素子の外形と貫通配線との位置関係を説明する図である。 第３の実施の形態に係る配線基板を例示する断面図である。 第３の実施の形態に係る半導体パッケージを例示する断面図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［第１の実施の形態に係る配線基板の構造］
まず、第１の実施の形態に係る配線基板の構造について説明する。図１は、第１の実施の形態に係る配線基板を例示する図であり、図１（ｂ）は平面図、図１（ａ）は図１（ｂ）のＡ−Ａ線に沿う断面図である。
図１を参照するに、配線基板１は、大略すると、ポリイミド層１０と、接着層２０と、配線３１〜３３と、めっき膜４１〜４５と、貫通配線５０と、絶縁層６０と、接着層７０と、放熱板８０とを有する。配線基板１において、ポリイミド層１０と、接着層２０と、配線３１〜３３と、めっき膜４１〜４５と、貫通配線５０とを備えた部分を配線部Ｚと称する場合がある。つまり、配線基板１は、配線部Ｚが接着層７０を介して放熱板８０上に配置された構造を有する。但し、接着層２０は付加的な要素であり、必須の構成要素ではない。
なお、本実施の形態では、便宜上、配線基板１の絶縁層６０側を上側又は一方の側、放熱板８０側を下側又は他方の側とする。又、各部位の絶縁層６０側の面を上面又は一方の面、放熱板８０側の面を下面又は他方の面とする。但し、配線基板１は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物をポリイミド層１０の一方の面の法線方向から視ることを指し、平面形状とは対象物をポリイミド層１０の一方の面の法線方向から視た形状を指すものとする。
配線基板１において、ポリイミド層１０は、例えば、可撓性を有するポリイミド系絶縁樹脂フィルムからなる。ポリイミド層１０の厚さは、例えば、２５〜７５μｍ程度とすることができる。
接着層２０は、ポリイミド層１０の一方の面に貼着され、配線３１〜３３をポリイミド層１０に接着している。接着層２０としては、例えば、エポキシ系接着剤又はポリイミド系接着剤等の絶縁性樹脂製の耐熱性接着剤を用いることができる。接着層２０の厚さは、例えば、５〜１５μｍ程度とすることができる。
配線３１〜３３は、ポリイミド層１０の一方の面に接着層２０を介して設けられており、互いに電気的に独立した配線である。配線３１及び３２は、発光素子等の半導体素子の端子と電気的に接続される電気接続用配線である。配線３３は、発光素子等の半導体素子の動作には寄与しない（半導体素子とは電気的に接続されない）熱拡散用配線である。つまり、配線３３には電流は流れない。電気接続用配線と熱拡散用配線とは、ポリイミド層１０上の同一平面（本実施の形態では、接着層２０の上面）に設けられている。配線３３は、ポリイミド層１０及び接着層２０を貫通する貫通配線５０の一端と接続されている。配線３１〜３３に半導体素子を搭載する形態については後述する。
配線３３（熱拡散用配線）の形成領域は、平面視において、半導体素子やモジュール又は半導体素子の放熱用端子やモジュールの放熱用端子が接合される絶縁層６０の開口部６０ｙの領域よりも外側に延在して、大きく設けられている。言い換えれば、ポリイミド層１０（又は接着層２０）の上面において、配線３３が形成される領域は、配線３１、３２の形成領域よりも大きい。
例えば、図１（ｂ）では、配線３３は、配線３１、３２の形成領域を除き、接着層２０の上面の領域を覆うようにＨ形状に設けられている。そして、配線３３のＨ形状の各凹部分に配線３１と配線３２が対向するように配置されている。このように、配線３３が形成される領域を広範囲に大きく延在させることで、半導体素子やモジュールの熱を貫通配線５０だけでなく、配線３３を介して平面方向にも拡散させることができるため、放熱効率を向上させることができる。
配線３３の平面形状は、Ｈ形状に限らず、矩形形状、多角形、円形、これらを組合せた結合形状など配線３１、３２の形成領域を考慮した種々の形状を用いることができる。これらの場合は、配線３３の一部が対向する配線３１と配線３２の間に配置されるように設ければよい（例えば、図７（ｂ）参照）。
配線３１〜３３の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線３１〜３３の厚さは、例えば、１２〜３５μｍ程度とすることができる。
めっき膜４１〜４３は、配線３１〜３３の上面の絶縁層６０から露出する部分に夫々設けられている。なお、図１（ａ）の断面には表れていないが、配線３１には一方の外部接続端子となる領域が存在し、その領域上にめっき膜４４が設けられている。すなわち、めっき膜４１とめっき膜４４とは導通している。同様に、配線３２には他方の外部接続端子となる領域が存在し、その領域上にめっき膜４５が設けられている。すなわち、めっき膜４２とめっき膜４５とは導通している。めっき膜４１〜４５は、例えば、細長状に形成され、所定の間隔を開けて並置することができる。
めっき膜４１〜４５の材料としては、例えば、Ｎｉ又はＮｉ合金膜／Ａｕ又はＡｕ合金膜をこの順番で積層形成しためっき膜を用いることができる。又、めっき膜の材料として、Ｎｉ又はＮｉ合金膜／Ｐｄ又はＰｄ合金膜／Ａｕ又はＡｕ合金膜、Ｎｉ又はＮｉ合金膜／Ｐｄ又はＰｄ合金膜／Ａｇ又はＡｇ合金膜／Ａｕ又はＡｕ合金膜、Ａｇ又はＡｇ合金膜、Ｎｉ又はＮｉ合金膜／Ａｇ又はＡｇ合金膜、Ｎｉ又はＮｉ合金膜／Ｐｄ又はＰｄ合金膜／Ａｇ又はＡｇ合金膜等を用いてもよい。
めっき膜４１〜４５のうち、Ａｕ又はＡｕ合金膜、Ａｇ又はＡｇ合金膜の膜厚は、０．１μｍ以上とすることが好ましい。めっき膜４１〜４５のうち、Ｐｄ又はＰｄ合金膜の膜厚は、０．００５μｍ以上とすることが好ましい。めっき膜４１〜４５のうち、Ｎｉ又はＮｉ合金膜の膜厚は、０．５μｍ以上とすることが好ましい。
貫通配線５０は、放熱用の配線でありサーマルビアとも称される。すなわち、貫通配線５０は、配線基板１に発光素子等の動作時に発熱する半導体素子やモジュールが搭載された場合に、動作時に発する熱を放熱板８０側に逃がす経路の一部となる部分である。配線３３（熱拡散用配線）のポリイミド層１０側の面には、ポリイミド層１０及び接着層２０を厚さ方向に貫通する貫通孔を充填するように、複数の貫通配線５０が設けられている。配線３３の直下に複数の貫通配線５０（図１の場合には、一例として６個）を設けることにより、放熱性を向上できる。
貫通配線５０は配線３３と一体に形成されている。貫通配線５０の一端は配線３３と接続されており、他端はポリイミド層１０の他方の面から露出している。なお、貫通配線５０の他端は、ポリイミド層１０の他方の面から突出してもよい。貫通配線５０の平面形状は例えば円形とすることができ、その場合の直径は、例えば、０．５〜１ｍｍ程度とすることができる。但し、特に放熱性を向上させたい場合等には貫通配線５０の直径を１ｍｍ以上としても構わない。なお、貫通配線５０の平面形状は、例えば、楕円形や矩形等としても構わない。貫通配線５０の厚さは、例えば、２５〜７５μｍ程度とすることができる。貫通配線５０の材料としては、例えば、銅（Ｃｕ）等を用いることができる。
なお、配線３１及び３２の直下には貫通配線５０は設けられていない。すなわち、電気接続用配線である配線３１及び３２は、平面上（接着層２０の上面）のみに形成されている。言い換えれば、配線３１及び３２と放熱板８０の間には、接着層２０、ポリイミド層１０、及び接着層７０が存在するのみであり、接着層２０、ポリイミド層１０、及び接着層７０内の平面視において配線３１及び３２と重複する領域には、貫通配線５０及び電気接続を行う他の配線等も存在しない。このような構造とすることにより、配線３１及び３２と放熱板８０との絶縁性を向上できる。
絶縁層６０は、半導体素子が発光素子である場合に、発光素子の照射する光の反射率及び放熱率を上げるために、ポリイミド層１０上に設けられた反射膜である。絶縁層６０は、配線３１及び３２（電気接続用配線）を選択的に露出する開口部６０ｘと、配線３３（熱拡散用配線）を選択的に露出する開口部６０ｙを有する。前述のように、絶縁層６０から露出する配線３１〜３３上にめっき膜４１〜４５が設けられている。絶縁層６０の材料としては、例えば、エポキシ系樹脂、オルガノポリシロキサン等のシリコーン系樹脂に、酸化チタン（ＴｉＯ２）や硫酸バリウム（ＢａＳＯ４）等のフィラーや顔料を含有させたものを用いることができる。絶縁層６０の材料として、これらの材料製の白色インクを用いてもよい。
絶縁層６０は、接着層２０の外縁部２０ａを露出するように設けると好適である。このように絶縁層６０を設けると、配線基板１の製造工程において、最終的に配線基板１となる複数の領域を同時に作製して最後に個片化（切断）する際に、絶縁層６０を切断しなくて済むため、絶縁層６０周縁の欠けや脱落を防止できる。これにより、絶縁層６０の表面積の減少を防止でき、絶縁層６０の反射率の低下を防止できる。
接着層７０は、放熱板８０上に設けられ、ポリイミド層１０の他方の面に接して、ポリイミド層１０と放熱板８０とを接着している。接着層７０は、貫通配線５０から伝達される熱を放熱板８０側に逃がす経路の一部となる部分であるため、熱伝導率の高い材料を用いることが好ましい。接着層７０としては、例えば、アルミナ等のフィラーを含有したエポキシ系接着剤又はポリイミド系接着剤等の絶縁性樹脂製の耐熱性接着剤を用いることができる。接着層７０の厚さは、例えば、２０〜５０μｍ程度とすることができる。
放熱板８０は、ポリイミド層１０の他方の面に接着層７０によって貼り付けられている。放熱板８０の材料としては、例えば、熱伝導率の良い銅（Ｃｕ）やアルミニウム（Ａｌ）等から作製された金属板を用いることができる。放熱板８０として、アルミナや窒化アルミニウム等のセラミックスやシリコン等の熱伝導率の高い絶縁材料で作製された絶縁板を用いてもよい。放熱板８０の厚さは、例えば、１００〜１０００μｍ程度とすることができる。但し、特に放熱性を必要とする場合には、数ｍｍ程度の厚さとしてもよい。
ここで、配線３１及び３２の直下には貫通配線５０を設けず、配線３３の直下のみに貫通配線５０を設けることの効果について説明する。仮に、配線３１及び３２の直下に貫通配線５０を設けると、ポリイミド層１０の他方の面から露出する貫通配線５０の他端が、アルミナ等のフィラーを含有した接着層７０を介して、放熱板８０と対向することになる。配線３１及び３２は電気接続用配線であるから、特に接着層７０が薄い場合に（例えば、２０〜５０μｍ程度）、貫通配線５０から接着層７０を介して放熱板８０にリークが生じ絶縁性が低下するおそれがある。
そのため、配線３１及び３２の直下に貫通配線５０を設ける場合には、接着層７０をある程度厚くして（例えば、１００〜１５０μｍ程度）絶縁性を確保する必要がある。しかし、接着層７０は貫通配線５０と放熱板８０との間に位置する放熱経路の一部である。絶縁性を確保するために接着層７０を厚くすると熱抵抗が上がり、放熱性が低下する。すなわち、配線３１及び３２の直下に貫通配線５０を設けると、絶縁性と放熱性とを両立させることが困難となる。
一方、本実施の形態では、配線３１及び３２の直下に貫通配線５０を設けていないので、接着層７０を薄くして（例えば、５０μｍ程度）熱抵抗を下げても絶縁性が低下するおそれがない。又、配線３３の直下には貫通配線５０を設けているが、配線３３は熱拡散用配線であって、搭載される半導体素子やモジュールとの電気的な接続はなく、電流が流れない。そのため、貫通配線５０の他端が比較的薄い接着層７０（例えば、２０〜５０μｍ程度）を介して放熱板８０と対向してもリークが生じることがない。
例えば、熱伝導率が３Ｗ／ｍ・Ｋである接着層７０の厚さを変えた場合の絶縁破壊電圧（ｋＶ）と熱抵抗（℃／Ｗ）は表１のようになる。条件Ａ及びＢは比較例であり、貫通配線５０は設けていない。又、条件Ｃ及びＤは、本実施の形態に係る構造、すなわち、配線３１及び３２の直下には貫通配線５０を設けず配線３３の直下のみに貫通配線５０を設けた構造（図１参照）である。なお、熱抵抗の値は、図１のめっき膜４３が形成されている部分の厚さ方向の熱抵抗を示している。
Figure 0006335619
表１より、条件Ａ（接着層７０の厚さが１００μｍ）の場合には、絶縁破壊電圧は４．６（ｋＶ）であり、熱抵抗は０．４１（℃／Ｗ）である。又、条件Ｂ（接着層７０の厚さが１５０μｍ）の場合には、絶縁破壊電圧は５．８（ｋＶ）であり、熱抵抗は０．５８（℃／Ｗ）である。このように、接着層７０が厚くなれば、当然、絶縁破壊電圧は向上するが、熱抵抗が大きくなる。
これに対し、条件Ｃ（接着層７０の厚さが２０μｍかつ貫通配線５０の厚さが５０μｍ）の場合には、絶縁破壊電圧は６．１（ｋＶ）であり、熱抵抗は０．１５（℃／Ｗ）である。又、条件Ｄ（接着層７０の厚さが５０μｍかつ貫通配線５０の厚さが５０μｍ）の場合には、絶縁破壊電圧は６．９（ｋＶ）であり、熱抵抗は０．２５（℃／Ｗ）である。条件Ｃ及びＤの場合には、条件Ａ及びＢの場合と比べて、熱抵抗が大幅に向上していることがわかる。特に、条件Ｂと条件Ｄとを比べると、本実施の形態に係る構造では、同程度の絶縁破壊電圧を確保しながら、熱抵抗を半分程度にできることがわかる。
このように、配線３１及び３２の直下には貫通配線５０を設けず、熱拡散用配線であって電流が流れない配線３３の直下のみに貫通配線５０を設ける構造により、比較的薄い接着層７０を用いた場合にも絶縁性の確保と放熱性の向上とを両立させることができる。
［第１の実施の形態に係る配線基板の製造方法］
次に、第１の実施の形態に係る配線基板の製造方法について説明する。図２〜図６は、第１の実施の形態に係る配線基板の製造工程を例示する図である。なお、第１の実施の形態に係る配線基板の製造工程の説明で用いる断面図は、全て図１（ａ）に対応する断面図である。
まず、図２（ａ）に示す工程では、ポリイミド層１０として例えばリール状（テープ状）のポリイミドフィルムを準備し、ポリイミド層１０の一方の面にエポキシ系接着剤等を塗布して接着層２０を形成する。エポキシ系接着剤等の代わりにエポキシ系の接着フィルムを貼着して、接着層２０を形成してもよい。そして、一方の面に接着層２０が形成されたポリイミド層１０に、ポリイミド層１０及び接着層２０を貫通する貫通孔１０ｘを形成する。貫通孔１０ｘは、例えば、パンチングによって形成できる。なお、ポリイミド層１０等は配線基板１となる複数の領域を備えているが、各工程の説明では、配線基板１となる複数の領域のうちの１つのみを図示するものとする。
次に、図２（ｂ）に示す工程では、接着層２０上に、最終的にパターニングされて配線３１〜３３となる金属層３０Ａを形成し、所定の温度に加熱して接着層２０を硬化させる。金属層３０Ａは、例えば、接着層２０上に銅箔をラミネートすることにより形成できる。金属層３０Ａの厚さは、例えば、１８〜３５μｍ程度とすることができる。その後、図２（ｂ）に示す構造体をウェットエッチング用の溶液（例えば、過酸化水素系の溶液）に含浸させることにより、貫通孔１０ｘ内に露出する金属層３０Ａの下面と、金属層３０Ａの上面のエッチングを行う（所謂ソフトエッチング）。このエッチング処理により、金属層３０Ａの表面に存在する防錆剤を除去すると共に、金属層３０Ａの表面を僅かな厚さ（例えば、０．５〜１μｍ程度）だけ除去する。なお、このエッチング処理は必要に応じて行えばよく、必須の処理ではない。
次に、図２（ｃ）に示す工程では、貫通孔１０ｘ内に金属層３０Ａと一体に接続された貫通配線５０を形成する。具体的には、例えば、まず、金属層３０Ａの上面にマスキングテープを貼り付ける。マスキングテープは、電解めっき法により貫通配線５０を形成する際に、金属層３０Ａの上面側にめっき膜が成長しないようにするために、金属層３０Ａの上面を覆うものである。
そして、マスキングテープを貼り付けた後、金属層３０Ａを給電層とする電解めっき法により貫通配線５０を形成し、マスキングテープを除去する。貫通配線５０は、貫通孔１０ｘ内に露出する金属層３０Ａの下面にめっき金属を析出させて、貫通孔１０ｘ内にめっき金属を充填することにより、柱状に形成する。貫通配線５０は、一端（図中の上端）が金属層３０Ａと接続され、他端（図中の下端）がポリイミド層１０の他方の面から露出するように形成する。
貫通配線５０の他端とポリイミド層１０の他方の面は、面一であってもよいし、貫通配線５０の他端がポリイミド層１０の他方の面から突出していても良い。貫通配線５０の他端とポリイミド層１０の他方の面が面一である場合は、配線部Ｚの厚さを薄くすることでき、放熱板８０に接合する際の平坦性を確保することができる。又、貫通配線５０の他端がポリイミド層１０の他方の面から突出している場合は、突出することで表面積が増加し、放熱性を向上させることができる。貫通配線５０の材料としては、例えば、銅（Ｃｕ）等を用いることができる。
次に、図３（ａ）及び図３（ｂ）に示す工程（図３（ｂ）は平面図、図３（ａ）は図３（ｂ）のＡ−Ａ線に沿う断面図）では、金属層３０Ａをパターニングして、配線３１〜３３を形成する。なお、後工程において電解めっき法でめっき膜４１〜４５を形成するために、配線３１〜３３を形成すると同時に、配線３１〜３３に接続されたバスラインを形成するが、ここでは図示を省略する。配線３１〜３３を形成するには、具体的には、例えば、金属層３０Ａ上にレジスト（図示せず）を塗布し、配線３１〜３３及びバスラインのパターンに合わせた露光を行い、レジストに配線３１〜３３及びバスラインのパターンを現像する。そして、レジストを用いてエッチングを行うことにより、配線３１〜３３及びバスラインを形成（パターニング）する。その後、レジストを除去する。
この時、配線３１、３２と配線３３の配線間のスペースＴが狭い場合、配線３１又は配線３２に電圧が印可されると、近傍の配線である配線３３にも反対の電圧が誘起され、放熱板８０との絶縁信頼性に影響を与える可能性が生じる。そのため、配線３１と配線３１の近傍の配線３３の配線間のスペースＴ及び配線３２と配線３２の近傍の配線３３の配線間のスペースＴは、電圧の誘起が生じないようにスペースを広く設けることが望ましい。
次に、図４（ａ）及び図４（ｂ）に示す工程（図４（ｂ）は平面図、図４（ａ）は図４（ｂ）のＡ−Ａ線に沿う断面図）では、配線３１〜３３を選択的に露出する（後に、めっき膜４１〜４５を形成する部分を露出する）絶縁層６０（反射膜）を形成する。具体的には、配線３１及び３２（電気接続用配線）を選択的に露出する開口部６０ｘと、配線３３（熱拡散用配線）を選択的に露出する開口部６０ｙを有する絶縁層６０を形成する。
又、絶縁層６０は、配線３１と配線３３の配線間のスペースＴ及び配線３２と配線３３の配線間のスペースＴにも充填するように形成されている。配線３１、３２（電気接続用配線）と配線３３（熱拡散用配線）の間にも絶縁層６０を形成することで、絶縁性及び反射効率を向上させることができる。
絶縁層６０としては、前述のように白系の材料を用いることができる。絶縁層６０は、例えば、スクリーン印刷法等により形成できる。絶縁層６０は、配線３１〜３３全体を覆うように白色インク等を形成後、フォトリソ法やブラスト処理やレーザ加工法等を用いて、めっき膜４１〜４５を形成する部分を露出させることにより形成してもよい。
なお、絶縁層６０は、配線基板１となる各々の領域の接着層２０の外縁部２０ａを露出するように形成すると好適である。このようにすると、配線基板１となる各々の領域を個片化（切断）する際に、絶縁層６０を切断しなくて済むため、絶縁層６０周縁の欠けや脱落を防止できるからである。そして、絶縁層６０の表面積の減少を防止でき、絶縁層６０の反射率の低下を防止できるからである。必要に応じて、外縁部２０ａを露出しないように絶縁層６０を設けてもよい（図６（ｄ）参照）。
次に、図５（ａ）及び図５（ｂ）に示す工程（図５（ｂ）は平面図、図５（ａ）は図５（ｂ）のＡ−Ａ線に沿う断面図）では、配線３１〜３３上に電解めっき法でめっき膜４１〜４５を形成する。具体的には、例えば、マスキングテープをポリイミド層１０の他方の面側に貼り付ける。そして、配線３１〜３３に接続されたバスラインを含む給電経路により電解めっきを行い、配線３１〜３３の絶縁層６０から露出する部分の上面にめっき膜４１〜４５を形成する。その後、マスキングテープを除去する。なお、めっき膜４１〜４５の材料や厚さ等は前述のとおりである。
次に、図５（ａ）及び図５（ｂ）に示す構造体の外縁部（絶縁層６０から露出した領域のポリイミド層１０及び接着層２０等）をプレス加工、ＮＣ加工、レーザ加工等により切断して個片化し、配線基板１の配線部Ｚを複数形成する。なお、配線３１〜３３に接続されたバスラインも同時に切断される。
次に、個片化された配線部Ｚを、接着層７０を介して、放熱板８０上に接着する。具体的には、例えば、放熱板８０上にアルミナ等のフィラーを含有した熱硬化性のエポキシ系接着フィルム等を貼り付けて接着層７０を形成し、接着層７０上に個片化された構造体を配置する。そして、所定の温度に加熱しながら個片化された構造体を放熱板８０側に加圧し、接着層７０を硬化させる。接着層７０は、例えば、スピンコート法により、放熱板８０上に、アルミナ等のフィラーを含有した液状又はペースト状の熱硬化性のエポキシ系樹脂を塗布して形成してもよい。以上の工程により、複数の配線基板１（図１参照）が完成する。
上述の製造方法では、個片化された構造体（配線部Ｚ）を接着層７０を介して放熱板８０に接着しているが、これに限らない。例えば、バスラインを切断した構造体（配線部Ｚ）に接着層７０を形成し、構造体（配線部Ｚ）及び接着層７０を個片化する。次に、個片化された構造体（配線部Ｚと接着層７０）を所定の温度及び圧力で放熱板８０に積層しても良い。又、例えば、配線部Ｚは、接着層７０を介して放熱板８０に接着した後に、一括して個片化してもよい。この工程の場合、配線部Ｚ、接着層７０、放熱板８０の側面は、例えば、面一となる。なお、本実施の形態では、配線部Ｚ、接着層７０、放熱板８０が同一の平面形状（側面が面一）で図示されているが、これに限らず、例えば、配線部Ｚ及び接着層７０は放熱板８０より平面形状が小さくてもよい。
なお、図３〜図５に示す工程に代えて図６に示す工程としてもよい。まず、図６（ａ）に示す工程では、図３（ａ）及び図３（ｂ）に示す工程と同様にして、金属層３０Ａをパターニングして、配線３１〜３３及び配線３１〜３３に接続されたバスライン（図示せず）を形成する。
次に、図６（ｂ）に示す工程では、配線３１〜３３上に電解めっき法でめっき膜４１〜４５を形成する。具体的には、例えば、配線３１〜３３の上面の所定部分（図１（ａ）及び図１（ｂ）でめっき膜４１〜４５が形成されている部分）を選択的に露出するレジスト膜５１０を接着層２０上に形成する。又、マスキングテープ５２０をポリイミド層１０の他方の面側に貼り付ける。そして、配線３１〜３３に接続されたバスラインを含む給電経路により電解めっきを行い、配線３１〜３３のレジスト膜５１０から露出する部分の上面にめっき膜４１〜４５を形成する。なお、めっき膜４１〜４５の材料や厚さ等は前述のとおりである。次に、図６（ｃ）に示す工程では、レジスト膜５１０及びマスキングテープ５２０を除去する。
次に、図６（ｄ）に示す工程では、図４（ａ）及び図４（ｂ）に示す工程と同様にして、配線３１〜３３上の所定の部分（例えば、めっき膜４１〜４５の外縁部以外を露出するよう）に、絶縁層６０を形成する。なお、図６（ｄ）では、接着層２０の外縁部２０ａを露出しないように絶縁層６０を設ける例を示している。
最後に、図６（ｄ）に示す構造体の外縁部をプレス加工等により切断して個片化し、個片化された構造体を、接着層７０を介して、放熱板８０上に接着する。以上の工程により、複数の配線基板１が完成する。
〈第１の実施の形態の変形例１〉
第１の実施の形態の変形例１では、第１の実施の形態とは貫通配線を形成する領域が異なる配線基板の例を示す。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図７は、第１の実施の形態の変形例１に係る配線基板を例示する図であり、図７（ｂ）は平面図、図７（ａ）は図７（ｂ）のＡ−Ａ線に沿う断面図である。
配線基板１では、絶縁層６０の開口部６０ｙから露出している配線３３（めっき膜４３の形成領域）の直下に貫通配線５０が設けられている。しかし、配線基板１Ａでは、配線基板１とは異なり、絶縁層６０の開口部６０ｙから露出している配線３３（めっき膜４３の形成領域）の直下ばかりでなく、配線３３の絶縁層６０に覆われている領域にも貫通配線５０が設けられている。言い換えれば、配線３３の形成領域全体に複数の貫通配線５０が設けられている。例えば、図９（ｂ）のように、複数の貫通配線５０を設けてもよい。
このように、配線３３の全体に複数の貫通配線５０を設けることで、放熱効率を更に向上させることができる。
説明の便宜上、複数の貫通配線５０の説明や図示を省略する場合があるが、本実施形態全てに適応させることができる。
〈第１の実施の形態の変形例２〉
第１の実施の形態の変形例２では、第１の実施の形態とは貫通配線を形成する配線の平面形状が異なる配線基板の例を示す。なお、第１の実施の形態の変形例２において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図８は、第１の実施の形態の変形例２に係る配線基板を例示する図であり、図８（ｂ）は平面図、図８（ａ）は図８（ｂ）のＡ−Ａ線に沿う断面図である。
図８を参照するに、配線基板１Ｂは、配線３１〜３３が配線３１Ｂ〜３３Ｂに置換された点が、配線基板１（図１参照）と相違する。配線３１Ｂ〜３３Ｂは、配線３１〜３３よりも接着層２０上の狭い領域に設けられている。すなわち、配線３１Ｂ〜３３Ｂは、めっき膜４１〜４３が形成されている領域（半導体素子が実装される領域）近傍にのみ設けられている。
このように、配線３１Ｂ〜３３Ｂは、めっき膜４１〜４３が形成されている領域（半導体素子が実装される領域）近傍にのみ設けても構わない。熱拡散用配線である配線３３Ｂの平面形状を小さくすると放熱性が低下するが、熱拡散用配線をどの程度の面積とするかは、要求される放熱性を考慮して適宜決定できる。
〈第２の実施の形態〉
第２の実施の形態では、第１の実施の形態で示した配線基板に半導体素子（発光素子）を搭載した半導体パッケージの例を示す。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図９は、第２の実施の形態に係る半導体パッケージを例示する図であり、図９（ｂ）は平面図、図９（ａ）は図９（ｂ）のＡ−Ａ線に沿う断面図である。なお、半導体素子１２０と貫通配線５０との位置関係を容易に把握できるようにするため、図９（ｂ）において、半導体素子１２０を梨地模様で示し、更に、配線基板１上の半導体素子１２０以外の部材の図示を省略している。
図９を参照するに、半導体パッケージ１００は、配線基板１（図１参照）と、半導体素子１２０と、はんだ（図示せず）と、封止樹脂１４０とを有する。半導体素子１２０は、配線基板１の電気接続用配線である配線３１、３２の絶縁層６０から露出する開口部６０ｘ（めっき膜４１、４２の面）及び熱拡散用配線である配線３３の絶縁層６０から露出する開口部６０ｙ（めっき膜４３の面）に搭載されている。具体的には、半導体素子１２０は、電気接続用端子１３０と熱拡散用端子１３５を備え、はんだ（図示せず）を介して、配線基板１上の電気接続用配線である配線３１，３２（めっき膜４１，４２）及び熱拡散用配線である配線３３（めっき膜４３）にフェイスダウン状態でフリップチップ実装されている。そして、半導体素子１２０は、封止樹脂１４０により封止されている。封止樹脂１４０としては、例えば、エポキシ系やシリコーン系等の絶縁性樹脂に蛍光体を含有させた樹脂を用いることができる。なお、図９の例では、２個の半導体素子１２０が配線基板１上に並列に実装されているが、実装する半導体素子１２０の個数は任意とすることができる。
半導体素子１２０の電気接続用端子１３０は、例えば、下面（配線基板１と対向する面）の一端側にアノード端子、他端側にカソード端子が形成されている。半導体素子１２０としては、発光素子であるＬＥＤ（Light Emitting Diode）を用いることができる。但し、発光素子はＬＥＤには限定されず、例えば、面発光型レーザ等を用いてもよい。ここでは、半導体素子１２０がＬＥＤであるとして、以降の説明を行う。
ＬＥＤである半導体素子１２０の電気接続用端子１３０の一方は、例えば、はんだ（図示せず）を介して、配線基板１のめっき膜４１と接続されている。又、半導体素子１２０の電気接続用端子１３０の他方は、例えば、はんだ（図示せず）を介して、配線基板１のめっき膜４２と接続されている。又、半導体素子１２０の下面の中央部近傍には熱拡散用端子１３５が設けられており、熱拡散用端子１３５は、はんだ（図示せず）を介して、配線基板１のめっき膜４３と接続されている。配線基板１において、熱拡散用配線である配線３３の形成領域は、第１の実施形態で述べたように、搭載される半導体素子１２０の熱拡散用端子の形成領域よりも大きいため、半導体素子１２０の発する熱を平面方向に効率よく拡散させて放熱させることができる。
配線基板１のめっき膜４４及び４５を、例えば、半導体パッケージ１００の外部に配置される電源や駆動回路等に接続し、半導体素子１２０の電気接続用端子１３０との間に所定の電位差を与えることにより、半導体素子１２０が発光する。半導体素子１２０は、発光時に発熱する。半導体素子１２０の発した熱は、めっき膜４３及び配線３３を介して貫通配線５０に伝わり、更に、接着層７０を経由して放熱板８０に伝わり、放熱板８０により放熱される。半導体素子１２０の熱拡散用端子の下側には複数の貫通配線５０が設けられているので、半導体素子１２０の発した熱を効率よく放熱板８０に伝達することができる。
〈第２の実施の形態の変形例１〉
第２の実施の形態の変形例１では、第１の実施の形態で示した配線基板に半導体素子（発光素子）を搭載した半導体パッケージの他の例を示す。なお、第２の実施の形態の変形例１において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図１０は、第２の実施の形態の変形例１に係る半導体パッケージを例示する図であり、図１０（ｂ）は平面図、図１０（ａ）は図１０（ｂ）のＡ−Ａ線に沿う断面図である。なお、半導体素子１２０と貫通配線５０との位置関係を容易に把握できるようにするため、図１０（ｂ）において、半導体素子１２０を梨地模様で示し、更に、配線基板１上の半導体素子１２０以外の部材の図示を省略している。
図１０を参照するに、半導体パッケージ１００Ａは、配線基板１（図１参照）と、半導体モジュール１１０とを有する。なお、図１０の例では、２個の半導体モジュール１１０が、配線基板１の電気接続用配線である配線３１、３２の絶縁層６０から露出する開口部６０ｘ（めっき膜４１、４２の面）及び熱拡散用配線である配線３３の絶縁層６０から露出する開口部６０ｙ（めっき膜４３の面）に搭載されている。２個の半導体モジュール１１０は、配線基板１上に並列に実装されているが、実装する半導体モジュール１１０の個数は任意とすることができる。
半導体モジュール１１０において、基板１５０には配線１６１〜１６３が形成されている。配線１６１，１６２は、半導体素子１２０と電気的に接続される２つの電気接続用端子である。又、配線１６３は、半導体素子１２０とは電気的に接続されず半導体素子搭載部及び放熱を備える放熱用端子である。放熱用端子である配線１６３
の上面にはＬＥＤである半導体素子１２０がフェイスアップ状態で実装されている。又、２つの電気接続用端子である配線１６１，１６２の上面は、半導体素子１２０のアノード端子及びカソード端子（図示せず）とボンディングワイヤ１８０を介して夫々接続されている。基板１５０の上面外縁部には、半導体素子１２０が発した光を反射するリフレクタ１７０が搭載されている。又、リフレクタ１７０の内側には、半導体素子１２０を封止する封止樹脂１４０が設けられている。
２つの電気接続用端子である配線１６１，１６２の下面は基板１５０の下面から露出しており、はんだ１３９を介して、夫々配線基板１の電気接続用配線である配線３１，３２（めっき膜４１及び４２）と接続されている。放熱用端子である配線１６３の下面は基板１５０の下面から露出しており、はんだ１３９を介して、配線基板１の熱拡散用配線である配線３３（めっき膜４３）と接続されている。配線基板１において、熱拡散用配線である配線３３の形成領域は、第１の実施形態で述べたように、搭載される半導体モジュール１１０の放熱用端子の形成領域よりも大きく設けられている。そのため、半導体素子１２０の発する熱を効率よく放熱できる。
配線基板１のめっき膜４４及び４５を、例えば、半導体パッケージ１００Ａの外部に配置される電源や駆動回路等に接続し、半導体素子１２０のカソード端子とアノード端子との間に所定の電位差を与えることにより、半導体素子１２０が発光する。半導体素子１２０は、発光時に発熱する。半導体素子１２０の発した熱は、配線１６０の放熱用端子、めっき膜４３、及び配線３３を介して貫通配線５０に伝わり、更に、接着層７０を経由して放熱板８０に伝わり、放熱板８０により放熱される。半導体モジュール１１０の放熱用端子の下側には複数の貫通配線５０が設けられているので、半導体素子１２０の発した熱を効率よく放熱板８０に伝達することができる。
〈第２の実施の形態の変形例２〉
第２の実施の形態の変形例２では、第１の実施の形態で示した配線基板に半導体素子（発光素子）を搭載した半導体パッケージの他の例を示す。なお、第２の実施の形態の変形例２において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図１１は、第２の実施の形態の変形例２に係る半導体パッケージを例示する図であり、図１１（ｂ）は平面図、図１１（ａ）は図１１（ｂ）のＡ−Ａ線に沿う断面図である。なお、半導体素子１２０と貫通配線５０との位置関係を容易に把握できるようにするため、図１１（ｂ）において、半導体素子１２０を梨地模様で示し、更に、配線基板１上の半導体素子１２０以外の部材の図示を省略している。
図１１を参照するに、半導体パッケージ１００Ｂにおいて、半導体素子１２０は、配線基板１の熱拡散用配線である配線３３の絶縁層６０から露出する開口部６０ｙ（めっき膜４３の面）に搭載されている。具体的には、配線基板１のめっき膜４３上に、ダイアタッチフィルム等の接着層１９０を介して、複数の半導体素子１２０がフェイスアップ状態で実装されている。各半導体素子１２０は、封止樹脂１４０により封止されている。なお、図１１の例では、配線基板１上に４個の半導体素子１２０が実装されているが、実装する半導体素子１２０の個数は任意とすることができる。
めっき膜４３の短手方向（めっき膜４１〜４５が配列された方向）には２つの半導体素子１２０がボンディングワイヤ１８０を介して直列に接続されている。例えば、めっき膜４３の短手方向に配置された一方の半導体素子１２０のアノード端子と他方の半導体素子１２０のカソード端子とがボンディングワイヤ１８０を介して接続されている。そして、例えば、一方の半導体素子１２０のカソード端子がボンディングワイヤ１８０を介してめっき膜４１に接続され、他方の半導体素子１２０のアノード端子がボンディングワイヤ１８０を介してめっき膜４２に接続されている。又、めっき膜４３の短手方向に直接に接続された２つの半導体素子１２０の組が、めっき膜４３の長手方向に２組並列に接続されている。
配線基板１において、熱拡散用配線である配線３３の形成領域は、搭載される半導体素子１２０の平面形状よりも大きく設けられている。そのため、半導体素子１２０の発する熱を効率よく放熱できる。
配線基板１のめっき膜４４及び４５を、例えば、半導体パッケージ１００Ｂの外部に配置される電源や駆動回路等に接続し、半導体素子１２０のカソード端子とアノード端子との間に所定の電位差を与えることにより、半導体素子１２０が発光する。半導体素子１２０は、発光時に発熱する。半導体素子１２０の発した熱は、めっき膜４３及び配線３３を介して貫通配線５０に伝わり、更に、接着層７０を経由して放熱板８０に伝わり、放熱板８０により放熱される。半導体素子１２０が搭載された配線３３の下側には複数の貫通配線５０が設けられているので、半導体素子１２０の発した熱を効率よく放熱板８０に伝達することができる。
図９〜図１１を参照しながら半導体パッケージについて説明したが、半導体パッケージにおける半導体素子１２０の外形と貫通配線５０の好ましい位置関係について、図１２を参照しながら説明する。
図１２は、半導体素子の外形と貫通配線との位置関係を説明する図である。図１２に示すように、半導体パッケージに設けられる複数の貫通配線５０は、平面視において、貫通配線５０の外形の少なくとも一部が半導体素子１２０の外形と重複する範囲に配置するように設けられることが好ましい。又、半導体素子１２０の外形と重複する貫通配線５０は、少なくとも２つ以上あることが好ましい。
例えば、図１２（ａ）に示すように、平面視において、半導体素子１２０の外形の範囲内に少なくとも２つの貫通配線５０の全部が位置していてもよい。但し、この場合、半導体素子１２０の外形の範囲内に位置する貫通配線５０の数は３つでもよく、５つ以上でもよい。
又、図１２（ｂ）及び図１２（ｃ）に示すように、平面視において、半導体素子１２０の外形の範囲内に少なくとも２つの貫通配線５０の外形の一部が位置していれば、夫々の貫通配線５０の外形の一部が半導体素子１２０の外形の範囲外に部分的にはみ出してもよい。又、貫通配線５０は、平面視において、半導体素子１２０の外形の任意の１辺に対して斜めに配置してもよいし、向い合うように配置してもよい。
又、図１２（ｄ）に示すように、平面視において、半導体素子１２０の外形の範囲内に少なくとも２つの貫通配線５０が位置していれば、半導体素子１２０の外形の範囲内に全部が位置している貫通配線５０と、部分的にはみ出した貫通配線５０とが混在してもよい。又、平面形状の異なる貫通配線５０が混在してもよい。
図１２に例示したように、複数の貫通配線５０が、平面視において、貫通配線５０の外形の少なくとも一部が半導体素子１２０の外形と重複する範囲に配置するように設けることにより、更に、放熱性を向上させることができる。
すなわち、例えば、平面視において、半導体素子１２０の外形の範囲内に１つの貫通配線５０しか配置されていない場合には、１つの貫通配線５０に熱が集中するため放熱効果が低下する。本実施の形態のように、２つの貫通配線５０の外形の少なくとも一部を半導体素子１２０の外形の一部と重複する範囲に配置することで、熱の集中を避けることが可能となり、放熱性を向上させることができる。
〈第３の実施の形態〉
第３の実施の形態では、ポリイミド層から突出した貫通配線を有する配線基板の例を示す。なお、第３の実施の形態において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図１３は、第３の実施の形態に係る配線基板を例示する断面図である。前述のように、貫通配線５０の他端がポリイミド層１０の他方の面から突出する突出部を有してもよいが、この場合、図１３に示す配線基板１Ｃのように、隣接する貫通配線５０の突出部同士が接してもよい。又、配線基板１Ｃにおいて、各貫通配線５０の直径は同一であっても異なっていてもよい。又、配線基板１Ｃにおいて、各貫通配線５０の突出部の直径や突出量は同一であっても異なっていてもよい。
このように、隣接する貫通配線５０の突出部同士が接する程度に貫通配線５０の他端をポリイミド層１０の他方の面から突出させることにより、貫通配線５０の他端の表面積が大幅に増加するため、放熱性を更に向上させることができる。
図１４は、第３の実施の形態に係る半導体パッケージを例示する断面図である。図１４に示す半導体パッケージ２００では、配線基板１Ｃに、はんだ２２０を介して、発光素子以外の発熱性の半導体素子２１０がフェイスダウン状態でフリップチップ実装されている。
具体的には、半導体素子２１０の電気接続用端子（図示せず）は、はんだ２２０を介して、配線基板１Ｃ上の電気接続用配線である配線３１，３２（めっき膜４１，４２）と接続されている。又、半導体素子２１０の熱拡散用端子（図示せず）は、はんだ２２０を介して、配線基板１Ｃ上の熱拡散用配線である配線３３（めっき膜４３）と接続されている。なお、配線基板１Ｃに実装する半導体素子２１０の個数は任意とすることができる。
半導体素子２１０としては、動作時の電流により発熱する周知の発熱性の半導体素子を用いることができる。半導体素子２１０の例としては、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）のようなパワー半導体素子等を挙げることができる。
このように、配線基板１Ｃに搭載する半導体素子は発光素子には限定されず、動作時の電流により発熱する周知の発熱性の半導体素子を搭載することができる。配線基板１Ｃは放熱性に優れているため、搭載する発熱性の半導体素子の放熱性を向上させ、熱に起因する問題を低減することができる。配線基板１、１Ａ、１Ｂに発熱性の半導体素子を搭載してもよい。
なお、前述のように、半導体素子が発光素子である場合には、発光素子の照射する光の反射率及び放熱率を上げるため、絶縁層６０を白色インク等を用いた反射膜とすると好適である。しかし、発光素子以外の発熱性の半導体素子を搭載する場合には、絶縁層６０を反射膜とする必要はなく、絶縁層６０に反射膜とは異なる機能を持たせることができる。例えば、絶縁層６０をソルダーレジスト層としてもよいし、エポキシ系樹脂やポリイミド系樹脂等からなる種々の絶縁層としてもよい。又、必要に応じて、絶縁層６０を形成しなくてもよい。
以上、好ましい実施の形態及びその変形例について詳説したが、上述した実施の形態及びその変形例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態及びその変形例に種々の変形及び置換を加えることができる。
例えば、図１１に示すように、半導体素子１２０をフェイスアップで実装し、半導体素子１２０の裏面とめっき膜４３とをはんだ等で接続せずに接着層１９０を介して実装する場合には、めっき膜４３を設けずに、配線３３の全体を絶縁層６０で被覆してもよい。つまり、絶縁層６０に、配線３３を露出する開口部を設けなくてもよい。この場合、配線３３を被覆する絶縁層６０上に、接着層１９０を介して、半導体素子１２０が実装される。つまり、半導体素子１２０の直下に絶縁層６０が存在する。
又、ポリイミド層１０に接着層２０を介して金属層３０Ａを貼り付ける代わりに、以下のようにしてもよい。すなわち、ポリイミド系樹脂製のフィルム（ポリイミドテープ）等であるポリイミド層１０を準備し、無電解めっき法やスパッタ法、電解めっき法等を用いて、ポリイミド層１０の一方の面に銅（Ｃｕ）等からなる金属層を直接形成する（接着層２０は設けない）。形成された金属層が金属層３０Ａの代わりとなり、金属層３０Ａと同様の機能を発揮する。この場合、貫通孔１０ｘは、レーザ加工法等でポリイミド層１０のみに形成する。つまり、貫通孔１０ｘの一方の側はポリイミド層１０上に形成された金属層で塞がれる。この場合は、接着層２０は存在しない。
又、他の例として、銅箔等の金属箔上にポリイミド系絶縁樹脂を塗布してポリイミド層１０を作製してもよい。この場合も、貫通孔１０ｘは、レーザ加工法等でポリイミド層１０のみに形成する。つまり、貫通孔１０ｘの一方の側はポリイミド層１０上に形成された金属箔で塞がれる。この場合も、接着層２０は存在しない。
１、１Ａ、１Ｂ、１Ｃ 配線基板
１０ ポリイミド層
１０ｘ 貫通孔
２０、７０、１９０ 接着層
２０ａ 接着層の外縁部
３０Ａ 金属層
３１〜３３ 配線
４１〜４５ めっき膜
５０ 貫通配線
６０ 絶縁層
６０ｘ、６０ｙ 開口部
８０ 放熱板
１００、１００Ａ、１００Ｂ、２００ 半導体パッケージ
１１０ 半導体モジュール
１２０、２１０ 半導体素子
１３０ 電気接続用端子
１３５ 熱拡散用端子
１３９、２２０ はんだ
１４０ 封止樹脂
１５０ 基板
１６０ 配線
１７０ リフレクタ
１８０ ボンディングワイヤ
Ｔ スペース
Ｚ 配線部

Claims (7)

  1. 半導体素子又は半導体素子を含むモジュールが搭載される配線基板であって、
    放熱板と、
    前記放熱板上にフィラーを含有する接着層を介して設けられたポリイミド層と、
    前記ポリイミド層上に設けられた第２接着層と、
    前記第２接着層上の同一平面に設けられた、前記半導体素子と電気的に接続される電気接続用配線、及び、前記半導体素子とは電気的に接続されない熱拡散用配線と、
    前記熱拡散用配線と一体に形成され、前記熱拡散用配線の前記第２接着層側の面に前記第２接着層及び前記ポリイミド層を厚さ方向に貫通する貫通孔を充填するように設けられた複数の貫通配線と、
    前記第２接着層上に設けられ、前記電気接続用配線を露出する開口部と、前記熱拡散用配線を露出する開口部を備えた絶縁層と、を有し、
    前記絶縁層は、前記第２接着層の外縁部を露出しており、
    平面視において、前記熱拡散用配線の形成領域は、前記絶縁層の前記熱拡散用配線を露出する開口部の領域よりも外側に延在し、前記電気接続用配線の形成領域よりも大きく設けられていることを特徴とする配線基板。
  2. 前記半導体素子は発光素子であり、
    前記絶縁層は、前記発光素子の照射する光を反射する反射膜であることを特徴とする請求項１記載の配線基板。
  3. 前記複数の貫通配線は、平面視において、前記貫通配線の外形の一部が搭載される前記半導体素子の外形の一部と重複する範囲に配置されるように設けられる請求項１又は２記載の配線基板。
  4. 前記電気接続用配線は平面上のみに形成され、前記ポリイミド層及び前記接着層の前記電気接続用配線と平面視で重複する領域には前記貫通配線は存在しない請求項１乃至３の何れか一項記載の配線基板。
  5. 前記貫通配線は、前記ポリイミド層の前記接着層と接する面から突出する突出部を有することを特徴とする請求項１乃至４の何れか一項記載の配線基板。
  6. 隣接する前記貫通配線の前記突出部同士が接していることを特徴とする請求項５記載の配線基板。
  7. 請求項１乃至６の何れか一項記載の配線基板と、
    前記熱拡散用配線の前記絶縁層から露出する面上に搭載された前記半導体素子又は前記モジュールと、を有する半導体パッケージ。
JP2014092949A 2014-01-14 2014-04-28 配線基板及び半導体パッケージ Active JP6335619B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014092949A JP6335619B2 (ja) 2014-01-14 2014-04-28 配線基板及び半導体パッケージ
US14/536,791 US9192049B2 (en) 2014-01-14 2014-11-10 Wiring substrate and semiconductor package

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014004630 2014-01-14
JP2014004630 2014-01-14
JP2014092949A JP6335619B2 (ja) 2014-01-14 2014-04-28 配線基板及び半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2015156463A JP2015156463A (ja) 2015-08-27
JP6335619B2 true JP6335619B2 (ja) 2018-05-30

Family

ID=53522076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014092949A Active JP6335619B2 (ja) 2014-01-14 2014-04-28 配線基板及び半導体パッケージ

Country Status (2)

Country Link
US (1) US9192049B2 (ja)
JP (1) JP6335619B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7125830B2 (ja) 2020-03-06 2022-08-25 台灣中油股▲ふん▼有限公司 脂環式ジオールの作製方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5716972B2 (ja) * 2013-02-05 2015-05-13 株式会社デンソー 電子部品の放熱構造およびその製造方法
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
JP6420966B2 (ja) * 2014-04-30 2018-11-07 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置
TW201545378A (zh) * 2014-05-19 2015-12-01 Achrolux Inc 封裝結構及其製法
CN107004752B (zh) * 2014-12-08 2019-04-26 夏普株式会社 发光装置用基板、发光装置以及照明装置
TWI620356B (zh) * 2016-10-07 2018-04-01 欣興電子股份有限公司 封裝結構及其製作方法
JP6961902B2 (ja) * 2017-03-15 2021-11-05 Ｋｙｂ株式会社 部品実装体及び電子機器
JP6852649B2 (ja) 2017-10-24 2021-03-31 株式会社オートネットワーク技術研究所 回路構成体及び回路構成体の製造方法
JP2019114757A (ja) * 2017-12-26 2019-07-11 太陽誘電株式会社 半導体モジュール、半導体モジュールの製造方法
TWI675441B (zh) * 2018-05-14 2019-10-21 欣興電子股份有限公司 封裝載板結構及其製造方法
KR102040501B1 (ko) 2019-04-24 2019-11-05 주식회사 에프티랩 다면체 형태의 이온화 챔버를 이용한 라돈센서 장치
JP2020202203A (ja) * 2019-06-06 2020-12-17 株式会社オートネットワーク技術研究所 回路構成体及び電気接続箱
CN112490344A (zh) * 2019-09-11 2021-03-12 光宝光电(常州)有限公司 发光封装结构及其制造方法及复合基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955459A (ja) * 1995-06-06 1997-02-25 Seiko Epson Corp 半導体装置
TW546806B (en) * 1999-11-08 2003-08-11 Siliconware Precision Industries Co Ltd Semiconductor package with common lead frame and heat sink
JP2001160597A (ja) * 1999-11-30 2001-06-12 Nec Corp 半導体装置、配線基板及び半導体装置の製造方法
KR100368025B1 (ko) * 2000-09-26 2003-01-15 삼성전자 주식회사 중심 지향성 솔더 볼 랜드 타입을 갖는 회로 기판 및 이를이용한 ｂｇａ 패키지
US6611055B1 (en) * 2000-11-15 2003-08-26 Skyworks Solutions, Inc. Leadless flip chip carrier design and structure
US7550319B2 (en) * 2005-09-01 2009-06-23 E. I. Du Pont De Nemours And Company Low temperature co-fired ceramic (LTCC) tape compositions, light emitting diode (LED) modules, lighting devices and method of forming thereof
JP2007287751A (ja) 2006-04-12 2007-11-01 Toyoda Gosei Co Ltd 発光装置
JP2007318096A (ja) * 2006-04-27 2007-12-06 Sanyo Electric Co Ltd 回路装置
WO2008143138A1 (ja) * 2007-05-18 2008-11-27 Toppan Printing Co., Ltd. 配線基板、半導体パッケージ及び電子機器
JP2011146513A (ja) * 2010-01-14 2011-07-28 Renesas Electronics Corp 半導体装置
JP5463205B2 (ja) * 2010-05-27 2014-04-09 日本メクトロン株式会社 フレキシブル回路基板
JP5940799B2 (ja) * 2011-11-22 2016-06-29 新光電気工業株式会社 電子部品搭載用パッケージ及び電子部品パッケージ並びにそれらの製造方法
JP6230777B2 (ja) 2012-01-30 2017-11-15 新光電気工業株式会社 配線基板、配線基板の製造方法、及び発光装置
JP6010333B2 (ja) 2012-04-26 2016-10-19 京セラ株式会社 配線基板および電子装置
US8998454B2 (en) * 2013-03-15 2015-04-07 Sumitomo Electric Printed Circuits, Inc. Flexible electronic assembly and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7125830B2 (ja) 2020-03-06 2022-08-25 台灣中油股▲ふん▼有限公司 脂環式ジオールの作製方法

Also Published As

Publication number Publication date
US20150200337A1 (en) 2015-07-16
JP2015156463A (ja) 2015-08-27
US9192049B2 (en) 2015-11-17

Similar Documents

Publication Publication Date Title
JP6335619B2 (ja) 配線基板及び半導体パッケージ
US9698563B2 (en) Flexible LED device and method of making
US8421088B2 (en) Surface mounting type light emitting diode
US6373131B1 (en) TBGA semiconductor package
JP6293995B2 (ja) 発光素子搭載用パッケージ及びその製造方法、並びに発光素子パッケージ
US8604506B2 (en) Surface mounting type light emitting diode and method for manufacturing the same
KR20120002916A (ko) 엘이디 모듈, 엘이디 패키지와 배선기판 및 그 제조방법
JP6392163B2 (ja) 配線基板及びその製造方法、半導体装置
JP4910220B1 (ja) Ｌｅｄモジュール装置及びその製造方法
JP5940799B2 (ja) 電子部品搭載用パッケージ及び電子部品パッケージ並びにそれらの製造方法
JP2003168829A (ja) 発光装置
JP6280710B2 (ja) 配線基板、発光装置及び配線基板の製造方法
JPWO2014064871A1 (ja) 発光装置およびその製造方法ならびに発光装置実装体
JP2015005681A (ja) 半導体装置及びその製造方法
JP4904604B1 (ja) Ｌｅｄモジュール装置及びその製造方法
US9324929B2 (en) Wiring substrate
JP6316731B2 (ja) 配線基板及びその製造方法、並びに半導体パッケージ
KR101051488B1 (ko) 발광 다이오드 유닛의 제조 방법과, 이 방법에 의하여 제조된 발광 다이오드 유닛
CN102790140B (zh) 封装结构及其制作方法
JP6279921B2 (ja) 配線基板及び半導体パッケージ
JP2008300542A (ja) 発光素子パッケージ用基板及び発光素子パッケージ
JP2005072382A (ja) 放熱用リードフレーム基板及びその製造方法並びに半導体装置
JP2008205395A (ja) 表面実装型発光ダイオードおよびその製造方法
CN111276589A (zh) 封装载板及发光装置
JP2002064174A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180417

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180501

R150 Certificate of patent or registration of utility model

Ref document number: 6335619

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150