JP6280710B2 - 配線基板、発光装置及び配線基板の製造方法 - Google Patents
配線基板、発光装置及び配線基板の製造方法 Download PDFInfo
- Publication number
- JP6280710B2 JP6280710B2 JP2013181378A JP2013181378A JP6280710B2 JP 6280710 B2 JP6280710 B2 JP 6280710B2 JP 2013181378 A JP2013181378 A JP 2013181378A JP 2013181378 A JP2013181378 A JP 2013181378A JP 6280710 B2 JP6280710 B2 JP 6280710B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating layer
- layer
- light emitting
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/855—Optical field-shaping means, e.g. lenses
- H10H20/856—Reflecting means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
- H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10106—Light emitting diode [LED]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10174—Diode
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Led Device Packages (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Description
以下、図1〜図8に従って第1実施形態を説明する。
図1(a)に示すように、リードフレーム11は、平面視略矩形状の基板フレーム12を有している。基板フレーム12の材料としては、例えば電気抵抗及び熱抵抗の低い金属を用いることができる。このような基板フレーム12の材料としては、例えば銅(Cu)、Cuをベースにした合金、鉄−ニッケル(Fe−Ni)又はFe−Niをベースにした合金等を用いることができる。基板フレーム12の厚さは、例えば20〜150μm程度とすることができる。
各配線32の上面32Aには、所要の箇所にめっき層40が形成されている。図1(b)及び図2(b)に示すように、めっき層40の平面形状は、例えば略長方形状に形成されている。図2(b)に示すように、複数のめっき層40のうち左右外側に形成されためっき層40は、配線32の上面32A全面を被覆するように、且つ配線32の平面形状よりも大きく形成されている。
発光装置20は、上記配線基板14と、その配線基板14に実装された一つ又は複数の発光素子21と、ボンディングワイヤ23と、発光素子21及びボンディングワイヤ23等を封止する封止樹脂24と、外部接続用ワイヤ25とを有している。
発光素子21が搭載される実装面とは反対側の配線32の下面32Bに電子部品60を実装し、その電子部品60を絶縁層50に内蔵するようにした。これにより、配線基板14に実装された発光素子21から発光される光の反射が電子部品60によって遮られることが抑制される。また、電子部品60を実装面側に実装する場合に比べて、高い反射率を有する絶縁層80の形成領域を広く確保することができる。したがって、配線基板14において発光素子21から発光される光の反射率が低下することを抑制することができる。
まず、図5(a)に示すように、基板フレーム12の母材となる導電性基板90を準備する。この導電性基板90の材料としては、例えばCu、Cuをベースにした合金、Fe−Ni又はFe−Niをベースにした合金からなる金属板を用いることができる。この導電性基板90の厚さは、例えば50〜250μm程度とすることができる。
次いで、図7(c)に示す工程では、図7(b)に示したテープ93を剥離して除去する。但し、この段階では、配線30の上面30A側に、剥離したテープ93の粘着剤93B(図7(b)参照)の一部が残存している可能性がある。そこで、その残存している可能性のある粘着剤93Bを、例えばアッシング(酸素プラズマを用いたドライエッチング)やブラストで除去するようにしてもよい。このようにテープ93が除去されると、上述のように平坦に形成された配線30の上面30A及び絶縁層50の上面50Aが露出する。
上記絶縁層80(絶縁層81,82)の形成によって、めっき層40のうち一部のめっき層40が接続パッドP1として開口部80Xから露出され、めっき層40のうち残りのめっき層40が電極端子P2として開口部80Yから露出される。このため、絶縁層80の形成後に、コンタクト性を向上させるために配線30上に電解めっき等を施す必要がない。
次に、図8(b)に示す工程では、各単位リードフレーム14に1又は複数の発光素子21をワイヤボンディング実装する。詳述すると、まず、各単位リードフレーム14の発光素子搭載領域に形成された絶縁層81上に接着剤22を介して発光素子21を搭載する。続いて、発光素子21の電極(図示略)と、絶縁層80の開口部80Xから露出されためっき層40(つまり、接続パッドP1)とをボンディングワイヤ23により接続し、発光素子21と配線32とを電気的に接続する。具体的には、発光素子21の一方の電極を一方の接続パッドP1とボンディングワイヤ23により電気的に接続するとともに、発光素子21の他方の電極を他方の接続パッドP1とボンディングワイヤ23により電気的に接続する。
(1)発光素子21が搭載される実装面とは反対側の配線32の下面32Bに電子部品60を実装し、その電子部品60を絶縁層50に内蔵するようにした。これにより、配線基板14に実装された発光素子21から発光される光の反射が電子部品60によって遮られることが抑制される。また、電子部品60を実装面側に実装する場合に比べて、高い反射率を有する絶縁層80の形成領域を広く確保することができる。したがって、配線基板14において発光素子21から発光される光の反射率が低下することを抑制することができる。換言すると、発光素子21から発光される光を効率的に外部に出射させることができ、発光装置20の発光効率を向上させることができる。
(5)発光素子21が搭載される絶縁層81の直下に配線31を形成するようにした。これにより、発光素子21から発生した熱を絶縁層81から配線31及び絶縁層50を通じて金属板70に放熱することができる。ここで、配線31は絶縁層50よりも高い熱伝導率を有しているため、発光素子21から発生した熱を、絶縁層50上に絶縁層81が形成される場合よりも効率良く金属板70に放熱することができる。これにより、発光素子21の発光効率の低下を好適に抑制することができる。
なお、上記第1実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・また、上記第1実施形態では、絶縁層80(絶縁層82)の外側面を絶縁層50及び金属板70の外側面と面一になるように形成した。これに限らず、例えば図9(a)に示すように、絶縁層80(絶縁層82)を絶縁層50及び金属板70の外側面から後退するように形成してもよい。
例えば図9(b)に示すように、配線32の上面32Aに凹部32Xを形成し、その凹部32Xの底面(第1面)上にめっき層40を形成するようにしてもよい。詳述すると、凹部32Xは、配線32の上面32Aから配線32の厚さ方向の中途位置まで形成されている。すなわち、凹部32Xは、その底面が配線32の厚さ方向の中途に位置するように形成されている。そして、めっき層40は、配線32の凹部32X内に形成されている。このため、本例のめっき層40の側面は、凹部32Xの側壁を構成する配線32によって被覆されている。このように、めっき層40が配線32内に埋め込まれるようにしてもよい。このときのめっき層40を、その上面が配線32の上面32Aと面一になるように形成してもよいし、上面が配線32の上面32Aよりも上方に突出するように形成してもよい。また、めっき層40を、その上面が配線32の上面32Aよりも低くなるように形成してもよい。
以下、第2実施形態を図10〜図15に従って説明する。先の図1〜図9に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
絶縁層80は、配線35の上面及び絶縁層55の上面55Aを被覆するように形成されている。例えば、絶縁層80は、めっき層40から露出する配線35の上面及び絶縁層55の上面55Aを被覆するように形成されている。このような絶縁層80は、配線36の上面及びその配線36周辺の絶縁層55及び配線37の上面を被覆する絶縁層81と、絶縁層81及びめっき層40から露出された絶縁層55及び配線37の上面を被覆する絶縁層82とを有している。
図11に示すように、発光装置20は、上記配線基板14と、その配線基板14に実装された一つ又は複数の発光素子21と、ボンディングワイヤ23と、発光素子21及びボンディングワイヤ23等を封止する封止樹脂24と、外部接続用ワイヤ25とを有している。
まず、図12(a)に示す工程では、図5(a)〜図5(d)に示した工程と同様の製造工程を実施することにより、図5(d)に示した構造体と同様の構造体を製造する。続いて、図6(c)に示した工程と同様に、めっき層41の下面に電子部品60を搭載する。例えば、電子部品60の回路形成面(ここでは、上面)がめっき層41と対向するように、つまりフェイスダウンの状態で電子部品60をめっき層41の下面に接合部材61により接合する。
次に、図14(b)に示す工程では、各単位リードフレーム14に1又は複数の発光素子21をワイヤボンディング実装する。続いて、図14(c)に示す工程では、単位リードフレーム14上に実装された発光素子21及びボンディングワイヤ23を封止する封止樹脂24を形成する。
(他の実施形態)
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
例えば図15に示すように、配線37の上面37A全面及び側面全面を被覆するようにめっき層40を形成するようにしてもよい。なお、この場合の絶縁層80には、例えばめっき層40の上面の一部を接続パッドP1又は電極端子P2として露出する開口部80X,80Yが形成される。
例えば図17(a)に示すように、配線31上にめっき層40と同様のめっき層42を形成し、そのめっき層42上に発光素子21を搭載するようにしてもよい。例えば、発光素子21を、めっき層42上に接着剤22を介して接着するようにしてもよい。
例えば図17(b)に示すように、電子部品60を、その少なくとも一部が発光素子搭載領域(例えば、発光素子21や接続パッドP1)と平面視で重なるように設けるようにしてもよい。この場合には、例えば配線31の下面31Bの所要の箇所にめっき層41が形成され、配線32の下面32Bの所要の箇所にめっき層41が形成され、それらめっき層41の下面に電子部品60が実装される。なお、この場合の配線31は、図示は省略するが、例えばめっき層41の形成されていない配線32や発光素子21等と電気的に接続されている。
例えば図18(a)に示すように、電子部品60を、電極端子P2と平面視で重ならない位置に設けるようにしてもよい。この場合には、例えば電子部品60が実装される配線32よりも外側に配線33が形成され、その配線33の上面に電極端子P2となるめっき層40が形成される。また、この場合には、例えばめっき層41が形成される配線32の上面は絶縁層82によって被覆されている。
・上記各実施形態における絶縁層80の開口部80X,80Yの平面形状は、矩形状に限らず、例えば三角形や五角形以上の多角形状であってもよく、円形状であってもよい。
・上記各実施形態の配線基板14に、発光素子21の代わりに、例えば発光素子サブマウントをワイヤボンディング実装するようにしてもよい。なお、発光素子サブマウントは、例えばセラミック等からなるサブマウント基板に発光素子が搭載され、その発光素子の周囲に反射板が配置され、発光素子が封止樹脂で封止された構造を有している。
20 発光装置
21 発光素子
30,31,32,35,36,37 配線
40 めっき層(第1めっき層)
41 めっき層(第2めっき層)
50,55 絶縁層
50X 凹部
55A 上面(第1面)
60 電子部品
61 接合部材
70 金属板
80 絶縁層(反射層)
80X 開口部(第1開口部)
80Y 開口部(第2開口部)
90 導電性基板
93 テープ
P1 接続パッド
P2 電極端子
Claims (9)
- 絶縁層と、
前記絶縁層の下面に形成された金属板と、
前記絶縁層の上面に互いに離間して形成された複数の凹部と、
前記各凹部の底面上に形成された配線と、
前記配線の上面に形成された第1めっき層と、
前記第1めっき層の少なくとも一部を接続パッドとして露出する第1開口部を有する反射層と、
前記配線の下面に実装され、前記絶縁層内に埋め込まれた電子部品と、
を有し、
前記絶縁層は、前記配線の側面全面及び下面を覆うように形成されていることを特徴とする配線基板。 - 前記配線の下面に形成された第2めっき層を有し、
前記電子部品は、導電性を有する接合部材を介して前記第2めっき層に接合されるとともに、前記接合部材及び前記第2めっき層を介して前記配線と電気的に接続されていることを特徴とする請求項1に記載の配線基板。 - 前記反射層は、前記第1めっき層の少なくとも一部を電極端子として露出する第2開口部を有し、
前記電子部品は、前記電極端子と平面視で重なる位置に設けられていることを特徴とする請求項1又は2に記載の配線基板。 - 前記電子部品は、前記接続パッドと平面視で重なる位置に設けられていることを特徴とする請求項1〜3のいずれか1項に記載の配線基板。
- 前記金属板は、前記絶縁層の下面全面を被覆していることを特徴とする請求項1〜4のいずれか1項に記載の配線基板。
- 前記反射層は、波長が450〜700nmの間で50%以上の反射率を有することを特徴とする請求項1〜5のいずれか1項に記載の配線基板。
- 請求項1〜6のいずれか1つに記載の配線基板と、
前記配線基板上に搭載され、前記接続パッドと電気的に接続された発光素子と、
を有することを特徴とする発光装置。 - 絶縁層と、前記絶縁層の下面に形成された金属板と、前記絶縁層の上面に形成された複数の凹部と、前記各凹部の底面上に形成された配線と、前記配線の上面に形成されためっき層と、を有する配線基板の製造方法であって、
電解めっき法により、前記めっき層を形成する工程と、
前記配線の下面に電子部品を実装する工程と、
前記配線の側面全面及び下面と前記電子部品とを被覆する前記絶縁層を形成する工程と、
前記絶縁層の上面及び前記配線の上面に、前記めっき層の少なくとも一部を接続パッドとして露出する開口部を有する反射層を形成する工程と、を有することを特徴とする配線基板の製造方法。 - 複数の配線を有する配線基板の製造方法であって、
電解めっき法により、導電性基板の上面にめっき層を形成する工程と、
前記導電性基板の上面にテープを貼り付ける工程と、
前記配線を画定するための開口部を前記導電性基板に形成する工程と、
前記導電性基板の下面に電子部品を実装する工程と、
前記開口部を充填するとともに、前記導電性基板の下面及び前記電子部品を被覆する絶縁層を形成する工程と、
前記テープを剥離し、前記配線の上面及び前記絶縁層の上面を露出する工程と、
前記配線の上面及び前記絶縁層の上面に、前記めっき層の少なくとも一部を接続パッドとして露出する開口部を有する反射層を形成する工程と、
を有することを特徴とする配線基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013181378A JP6280710B2 (ja) | 2013-09-02 | 2013-09-02 | 配線基板、発光装置及び配線基板の製造方法 |
US14/459,621 US9590154B2 (en) | 2013-09-02 | 2014-08-14 | Wiring substrate and light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013181378A JP6280710B2 (ja) | 2013-09-02 | 2013-09-02 | 配線基板、発光装置及び配線基板の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015050342A JP2015050342A (ja) | 2015-03-16 |
JP2015050342A5 JP2015050342A5 (ja) | 2016-08-18 |
JP6280710B2 true JP6280710B2 (ja) | 2018-02-14 |
Family
ID=52581944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013181378A Active JP6280710B2 (ja) | 2013-09-02 | 2013-09-02 | 配線基板、発光装置及び配線基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9590154B2 (ja) |
JP (1) | JP6280710B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6825780B2 (ja) * | 2016-07-27 | 2021-02-03 | 大口マテリアル株式会社 | 多列型led用配線部材及びその製造方法 |
US10283688B2 (en) * | 2016-08-22 | 2019-05-07 | Nichia Corporation | Light emitting device |
EP3454370B1 (en) * | 2017-09-11 | 2020-09-09 | Nokia Technologies Oy | Package, and method of manufacturing a package comprising an enclosure and an integrated circuit |
JP2019125746A (ja) * | 2018-01-18 | 2019-07-25 | 株式会社小糸製作所 | 電子部品搭載用基板、回路基板および電子部品搭載用基板の製造方法 |
CN117316973A (zh) * | 2018-09-07 | 2023-12-29 | 株式会社半导体能源研究所 | 显示装置、显示模块及电子设备 |
CN112750796A (zh) * | 2019-10-30 | 2021-05-04 | 新光电气工业株式会社 | 半导体装置以及半导体装置的制造方法 |
EP4131365A4 (en) * | 2020-03-27 | 2024-05-01 | Kyocera Corporation | Electronic component mounting substrate and electronic device |
US12085802B2 (en) | 2022-05-31 | 2024-09-10 | Samsung Electronics Co., Ltd. | Display apparatus and light source apparatus thereof |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4863560B2 (ja) * | 2001-03-13 | 2012-01-25 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
JP2004134573A (ja) * | 2002-10-10 | 2004-04-30 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP4298559B2 (ja) * | 2004-03-29 | 2009-07-22 | 新光電気工業株式会社 | 電子部品実装構造及びその製造方法 |
JP2006041122A (ja) * | 2004-07-26 | 2006-02-09 | Shinko Electric Ind Co Ltd | 電子部品内蔵要素、電子装置及びそれらの製造方法 |
JP4871344B2 (ja) | 2008-11-25 | 2012-02-08 | 株式会社東芝 | 発光装置及びその製造方法 |
JP2012015438A (ja) * | 2010-07-05 | 2012-01-19 | Citizen Holdings Co Ltd | 半導体発光装置 |
KR20130007127A (ko) * | 2011-06-29 | 2013-01-18 | 삼성전자주식회사 | 반도체 발광 소자 패키지 |
JP5623364B2 (ja) * | 2011-09-30 | 2014-11-12 | 京セラ株式会社 | 配線基板、実装構造体および電子装置 |
WO2013047848A1 (ja) * | 2011-09-30 | 2013-04-04 | 京セラ株式会社 | 配線基板、部品内蔵基板および実装構造体 |
JP5766593B2 (ja) * | 2011-12-09 | 2015-08-19 | 日本特殊陶業株式会社 | 発光素子搭載用配線基板 |
TWI586916B (zh) * | 2012-01-02 | 2017-06-11 | 光寶電子(廣州)有限公司 | Led玻璃燈管 |
JP2013153068A (ja) * | 2012-01-25 | 2013-08-08 | Shinko Electric Ind Co Ltd | 配線基板、発光装置及び配線基板の製造方法 |
JP6096413B2 (ja) * | 2012-01-25 | 2017-03-15 | 新光電気工業株式会社 | 配線基板、発光装置及び配線基板の製造方法 |
JP6133549B2 (ja) * | 2012-04-26 | 2017-05-24 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
JP6116949B2 (ja) * | 2013-03-14 | 2017-04-19 | 新光電気工業株式会社 | 発光素子搭載用の配線基板、発光装置、発光素子搭載用の配線基板の製造方法及び発光装置の製造方法 |
-
2013
- 2013-09-02 JP JP2013181378A patent/JP6280710B2/ja active Active
-
2014
- 2014-08-14 US US14/459,621 patent/US9590154B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20150060920A1 (en) | 2015-03-05 |
US9590154B2 (en) | 2017-03-07 |
JP2015050342A (ja) | 2015-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6280710B2 (ja) | 配線基板、発光装置及び配線基板の製造方法 | |
JP6050975B2 (ja) | リードフレーム、半導体装置及びリードフレームの製造方法 | |
JP5848976B2 (ja) | 配線基板、発光装置及び配線基板の製造方法 | |
JP6293995B2 (ja) | 発光素子搭載用パッケージ及びその製造方法、並びに発光素子パッケージ | |
KR102210072B1 (ko) | 발광 소자 패키지 및 발광 소자 탑재용 패키지 | |
US9084372B2 (en) | Wiring substrate, light emitting device, and manufacturing method of wiring substrate | |
US20130187182A1 (en) | Wiring substrate, light emitting device, and manufacturing method of wiring substrate | |
CN103066184B (zh) | 配线基板、发光装置、以及配线基板的制造方法 | |
JP6335619B2 (ja) | 配線基板及び半導体パッケージ | |
JP6068175B2 (ja) | 配線基板、発光装置、配線基板の製造方法及び発光装置の製造方法 | |
JP6027001B2 (ja) | 放熱回路基板 | |
KR20120002916A (ko) | 엘이디 모듈, 엘이디 패키지와 배선기판 및 그 제조방법 | |
JP5940799B2 (ja) | 電子部品搭載用パッケージ及び電子部品パッケージ並びにそれらの製造方法 | |
US9685391B2 (en) | Wiring board and semiconductor package | |
JP6029873B2 (ja) | 配線基板、配線基板の製造方法及び半導体装置の製造方法 | |
JP6317989B2 (ja) | 配線基板 | |
JP2013045943A (ja) | 半導体発光装置及びその製造方法 | |
JP6279921B2 (ja) | 配線基板及び半導体パッケージ | |
JP2006100753A (ja) | 半導体モジュールおよびその製造方法 | |
JP7239342B2 (ja) | 電子装置及び電子装置の製造方法 | |
JP5995579B2 (ja) | 半導体発光装置及びその製造方法 | |
JP2013254984A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160704 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170321 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171030 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180122 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6280710 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |