JP6329978B2 - 積層セラミック電子部品の製造方法 - Google Patents

Description

本発明は、サイドマージン部が後付けされる積層セラミック電子部品の製造方法に関する。

近年、電子機器の小型化及び高性能化に伴い、電子機器に用いられる積層セラミックコンデンサに対する小型化及び大容量化の要望がますます強くなってきている。この要望に応えるためには、積層セラミックコンデンサの内部電極を拡大することが有効である。内部電極を拡大するためには、内部電極の周囲の絶縁性を確保するためのサイドマージン部を薄くする必要がある。

この一方で、一般的な積層セラミックコンデンサの製造方法では、各工程（例えば、内部電極のパターニング、積層シートの切断など）の精度により、均一な厚さのサイドマージン部を形成することが難しい。したがって、このような積層セラミックコンデンサの製造方法では、サイドマージン部を薄くするほど、内部電極の周囲の絶縁性を確保することが難しくなる。

特許文献１には、サイドマージン部を後付けする技術が開示されている。つまり、この技術では、積層シートを切断することにより、側面に内部電極が露出した積層チップが作製され、この積層チップの側面にサイドマージン部が設けられる。これにより、均一な厚さのサイドマージン部を形成可能となるため、サイドマージン部を薄くする場合にも、内部電極の周囲の絶縁性を確保することができる。

上記文献に係る技術では、弾性体上に配置されたサイドマージンシートに側面を対向させて配列された複数の積層チップが、サイドマージンシートに対して下向きに押し付けられる。このとき、複数の積層チップがそれぞれサイドマージンシートとともに弾性体に食い込む。これに伴い、積層チップが配置されていない領域では弾性体が上向きに隆起してサイドマージンシートを押し上げる。

これにより、サイドマージンシートでは、積層チップ上の部分と他の部分との間に上下方向のせん断力が加わる。このせん断力によって、サイドマージンシートの積層チップ上の部分が、サイドマージンシートの他の部分から切り離される。切り離されたサイドマージンシートは、積層チップの上に残ってサイドマージン部となる。このように、複数の積層チップでサイドマージンシートを打ち抜くことにより、複数の積層チップに対して同時にサイドマージン部を形成することができる。

特開２０１２−２０９５３９号公報

上記文献に係る技術において、相互に隣接する２つの積層チップに挟まれた領域では、当該２つの積層チップから弾性体に加わる下向きの押圧力によって弾性体が大きく上向きに隆起する。したがって、周囲に隣接する積層チップが存在する積層チップでは、サイドマージンシートに充分なせん断力が加わるため、サイドマージンシートの打ち抜き不良が発生しにくい。

この一方で、最外周の積層チップには、外側に隣接する積層チップが存在しない。したがって、最外周の積層チップの外側の領域では、弾性体が外側からの拘束力を受けないため、積層チップから弾性体に加わる下向きの押圧力が外側に向けて分散してしまう。これにより、弾性体が外側に向けて変形しようとするため、弾性体の上方への隆起が緩やかになってしまう。

このため、上記文献に係る技術では、最外周の積層チップの外側においてサイドマージンシートに加わるせん断力が不足する場合がある。このような場合、最外周の積層チップにおいてサイドマージンシートの打ち抜き不良が発生する。これにより、積層セラミック電子部品では、製造歩留まりが低下するため、製造コストが増大する。

以上のような事情に鑑み、本発明の目的は、サイドマージンシートの打ち抜き不良を防止可能な積層セラミック電子部品の製造方法を提供することにある。

上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品の製造方法では、サイドマージンシートが準備される。
積層されたセラミック層と、上記セラミック層の間に配置された内部電極と、上記内部電極が露出した側面と、をそれぞれ有し、上記側面を上記サイドマージンシートに対向させて配列された複数の積層チップが準備される。
上記サイドマージンシートを挟んで上記複数の積層チップに対向する弾性体が準備される。
上記複数の積層チップが配列された配列領域に隣接する位置において上記弾性体に拘束力を加えながら、上記複数の積層チップの上記側面で上記サイドマージンシートを打ち抜く。

この構成では、配列領域に隣接する位置において弾性体に拘束力を加えることにより、最外周の積層チップから弾性体に加わる押圧力が外側に向けて分散しにくくなる。これにより、最外周の積層チップの外側の領域において弾性体が上向きに大きく隆起するようになるため、最外周の積層チップにおけるサイドマージンシートの打ち抜き不良を防止することができる。

上記配列領域に隣接する位置に複数のダミーチップを配置した状態で、上記複数の積層チップの上記側面で上記サイドマージンシートを打ち抜いてもよい。
この構成では、ダミーチップによって弾性体に拘束力を加えることができる。

上記配列領域は矩形であってもよい。
上記複数のダミーチップは、少なくとも上記配列領域の４隅に隣接する位置に配置されてもよい。
この構成では、打ち抜き不良が特に発生しやすい配列領域の４隅の積層チップにおけるサイドマージンシートの打ち抜き不良を防止することができる。

上記複数のダミーチップの間隔は、上記複数の積層チップの間隔よりも狭くてもよい。
この構成では、最外周の積層チップにおけるサイドマージンシートの打ち抜き不良をより確実に防止することができる。

上記弾性体は、上記配列領域に隣接する端面を有してもよい。
上記弾性体の上記端面に拘束力を加えてもよい。
この構成では、弾性体の配列領域に隣接する位置に端面を設けることにより、端面において弾性体に拘束力を加えることができる。

上記配列領域の全周にわたって上記弾性体に拘束力を加えてもよい。
この構成では、最外周のすべての積層チップにおけるサイドマージンシートの打ち抜き不良を防止することができる。

サイドマージンシートの打ち抜き不良を防止可能な積層セラミック電子部品の製造方法を提供することができる。

本発明の第１の実施形態に係る積層セラミックコンデンサの斜視図である。 上記積層セラミックコンデンサのＡ−Ａ'線に沿った断面図である。 上記積層セラミックコンデンサのＢ−Ｂ'線に沿った断面図である。 上記積層セラミックコンデンサの製造方法を示すフローチャートである。 上記製造方法のステップＳ０１で準備される積層シートの平面図である。 上記製造方法のステップＳ０２を示す積層シートの斜視図である。 上記製造方法のステップＳ０３を示す積層シートの平面図である。 上記ステップＳ０３の後の積層チップの斜視図である。 上記ステップＳ０４でテープに貼り付けられた積層チップの端面図である。 上記ステップＳ０４の後の素体の斜視図である。 一般的な打ち抜き方法を示す積層チップの側面側から見た平面図である。 上記一般的な打ち抜き方法を示す積層チップの端面側から見た側面図である。 上記実施形態に係る打ち抜き方法を示す積層チップの側面側から見た平面図である。 上記実施形態に係る打ち抜き方法を示す積層チップの端面側から見た側面図である。 上記実施形態の変形例に係る打ち抜き方法を示す積層チップの側面側から見た平面図である。 本発明の第２の実施形態に係る打ち抜き方法を示す構成図である。 上記実施形態に係る打ち抜き方法を示す積層チップの端面側から見た側面図である。

以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は全図において共通である。

＜第１の実施形態＞
［積層セラミックコンデンサ１０の構成］
図１〜３は、本発明の第１の実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ−Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０のＢ−Ｂ'線に沿った断面図である。

積層セラミックコンデンサ１０は、素体１１と、第１外部電極１４と、第２外部電極１５と、を具備する。外部電極１４，１５は、相互に離間し、素体１１を挟んでＸ軸方向に対向している。

素体１１は、Ｘ軸方向を向いた２つの端面と、Ｙ軸方向を向いた２つの側面と、Ｚ軸方向を向いた２つの主面と、を有する。素体１１の各面を接続する稜部は面取りされている。素体１１において、例えば、Ｘ軸方向の寸法を１．０ｍｍとし、Ｙ軸及びＺ軸方向の寸法を０．５ｍｍとすることができる。
なお、素体１１の形状はこのような形状に限定されない。例えば、素体１１の各面は曲面であってもよく、素体１１は全体として丸みを帯びた形状であってもよい。

外部電極１４，１５は、素体１１のＸ軸方向両端面を覆い、Ｘ軸方向両端面に接続するＹ軸方向両側面及びＺ軸方向両主面に延出している。これにより、外部電極１４，１５のいずれにおいても、Ｘ−Ｚ平面に平行な断面及びＸ−Ｙ軸に平行な断面の形状がＵ字状となっている。

外部電極１４，１５はそれぞれ、良導体により形成され、積層セラミックコンデンサ１０の端子として機能する。外部電極１４，１５を形成する良導体としては、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）などを主成分とする金属や合金を用いることができる。
外部電極１４，１５は、単層構造であっても複層構造であってもよい。

複層構造の外部電極１４，１５は、例えば、下地膜と表面膜との２層構造や、下地膜と中間膜と表面膜との３層構造として構成されていてもよい。
下地膜は、例えば、ニッケル、銅、パラジウム、白金、銀、金などを主成分とする金属や合金の焼き付け膜とすることができる。
中間膜は、例えば、白金、パラジウム、金、銅、ニッケルなどを主成分とする金属や合金のメッキ膜とすることができる。
表面膜は、例えば、銅、錫、パラジウム、金、亜鉛などを主成分とする金属や合金のメッキ膜とすることができる。

素体１１は、積層チップ１６と、サイドマージン部１７と、を有する。
サイドマージン部１７は、Ｘ−Ｚ平面に沿って延びる平板状であり、積層チップ１６のＹ軸方向両側面Ｐ，Ｑをそれぞれ覆っている。
積層チップ１６は、容量形成部１８と、カバー部１９と、を有する。カバー部１９は、Ｘ−Ｙ平面に沿って延びる平板状であり、容量形成部１８のＺ軸方向両主面をそれぞれ覆っている。
サイドマージン部１７及びカバー部１９は、主に、容量形成部１８を保護するとともに、容量形成部１８の周囲の絶縁性を確保する機能を有する。

容量形成部１８は、複数の第１内部電極１２と、複数の第２内部電極１３と、を有する。内部電極１２，１３は、いずれもＸ−Ｙ平面に沿って延びるシート状であり、Ｚ軸方向に交互に配置されている。第１内部電極１２は、第１外部電極１４に接続され、第２外部電極１５から離間している。これとは反対に、第２内部電極１３は、第２外部電極１５に接続され、第１外部電極１４から離間している。

内部電極１２，１３はそれぞれ、良導体により形成され、積層セラミックコンデンサ１０の内部電極として機能する。内部電極１２，１３を形成する良導体としては、例えばニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、又はこれらの合金を含む金属材料が用いられる。

容量形成部１８は、誘電体セラミックスによって形成されている。積層セラミックコンデンサ１０では、内部電極１２，１３間の各誘電体セラミック層の容量を大きくするため、容量形成部１８を形成する材料として高誘電率の誘電体セラミックスが用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム（ＢａＴｉＯ_３）に代表される、バリウム（Ｂａ）及びチタン（Ｔｉ）を含むペロブスカイト構造の材料が挙げられる。

また、容量形成部１８を構成する誘電体セラミックスは、チタン酸バリウム系以外にも、チタン酸ストロンチウム（ＳｒＴｉＯ_３）系、チタン酸カルシウム（ＣａＴｉＯ_３）系、チタン酸マグネシウム（ＭｇＴｉＯ_３）系、ジルコン酸カルシウム（ＣａＺｒＯ_３）系、チタン酸ジルコン酸カルシウム（ＰＣＺＴ）系、ジルコン酸バリウム（ＢａＺｒＯ_３）系、酸化チタン（ＴｉＯ_２）系などであってもよい。

サイドマージン部１７及びカバー部１９も、誘電体セラミックスによって形成されている。サイドマージン部１７及びカバー部１９を形成する材料は、絶縁性セラミックスであればよいが、容量形成部１８と同様の組成系の材料を用いることより、製造効率が向上するとともに、素体１１における内部応力が抑制される。

上記の構成により、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間に電圧が印加されると、第１内部電極１２と第２内部電極１３との間の複数の誘電体セラミック層に電圧が加わる。これにより、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間の電圧に応じた電荷が蓄えられる。

なお、積層セラミックコンデンサ１０の構成は、特定の構成に限定されず、積層セラミックコンデンサ１０に求められるサイズや性能などに応じて、公知の構成を適宜採用可能である。例えば、容量形成部１８における各内部電極１２，１３の枚数は、適宜決定可能である。

［積層セラミックコンデンサ１０の製造方法］
図４は、積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図５〜１０は、積層セラミックコンデンサ１０の製造過程を示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図４に沿って、図５〜１０を適宜参照しながら説明する。

（ステップＳ０１：セラミックシート準備）
ステップＳ０１では、容量形成部１８を形成するための第１セラミックシート１０１及び第２セラミックシート１０２と、カバー部１９を形成するための第３セラミックシート１０３と、を準備する。

図５はセラミックシート１０１，１０２，１０３の平面図である。図５（Ａ）はセラミックシート１０１を示し、図５（Ｂ）はセラミックシート１０２を示し、図５（Ｃ）はセラミックシート１０３を示している。セラミックシート１０１，１０２，１０３は、未焼成の誘電体グリーンシートとして構成され、例えば、ロールコーターやドクターブレードを用いてシート状に成形される。

ステップＳ０１の段階では、セラミックシート１０１，１０２，１０３は各積層セラミックコンデンサ１０ごとに切り分けられていない。図５には、各積層セラミックコンデンサ１０ごとに切り分ける際の切断線Ｌｘ，Ｌｙが示されている。切断線ＬｘはＸ軸に平行であり、切断線ＬｙはＹ軸に平行である。

図５に示すように、第１セラミックシート１０１には第１内部電極１２に対応する未焼成の第１内部電極１１２が形成され、第２セラミックシート１０２には第２内部電極１３に対応する未焼成の第２内部電極１１３が形成されている。なお、カバー部１９に対応する第３セラミックシート１０３には内部電極が形成されていない。

内部電極１１２，１１３は、任意の導電性ペーストを用いて形成することができる。導電性ペーストによる内部電極１１２，１１３の形成には、例えば、スクリーン印刷法やグラビア印刷法を用いることができる。

内部電極１１２，１１３は、切断線Ｌｙによって仕切られたＸ軸方向に隣接する２つの領域にわたって配置され、Ｙ軸方向に帯状に延びている。第１内部電極１１２と第２内部電極１１３とでは、切断線Ｌｙによって仕切られた領域１列ずつＸ軸方向にずらされている。つまり、第１内部電極１１２の中央を通る切断線Ｌｙが第２内部電極１１３の間の領域を通り、第２内部電極１１３の中央を通る切断線Ｌｙが第１内部電極１１２の間の領域を通っている。

（ステップＳ０２：積層）
ステップＳ０２では、ステップＳ０１で準備したセラミックシート１０１，１０２，１０３を積層することにより積層シート１０４を作製する。

図６は、ステップＳ０２で得られる積層シート１０４の斜視図である。図６では、説明の便宜上、セラミックシート１０１，１０２，１０３を分解して示している。しかし、実際の積層シート１０４では、セラミックシート１０１，１０２，１０３が静水圧加圧や一軸加圧などにより圧着されて一体化される。これにより、高密度の積層シート１０４が得られる。

積層シート１０４では、容量形成部１８に対応する第１セラミックシート１０１及び第２セラミックシート１０２がＺ軸方向に交互に積層されている。
また、積層シート１０４では、交互に積層されたセラミックシート１０１，１０２のＺ軸方向最上面及び最下面にそれぞれカバー部１９に対応する第３セラミックシート１０３が積層される。なお、図６に示す例では、第３セラミックシート１０３がそれぞれ３枚ずつ積層されているが、第３セラミックシート１０３の枚数は適宜変更可能である。

（ステップＳ０３：切断）
ステップＳ０３では、ステップＳ０２で得られた積層シート１０４を切断することにより未焼成の積層チップ１１６を作製する。

図７は、ステップＳ０３の後の積層シート１０４の平面図である。積層シート１０４は、保持部材としてのテープＴ１に貼り付けられた状態で、切断線Ｌｘ，Ｌｙに沿って切断される。
これにより、積層シート１０４が個片化され、図８に示す積層チップ１１６が得られる。積層チップ１１６には、内部電極１１２，１１３が露出した切断面である側面Ｐ，Ｑが形成されている。

積層シート１０４の切断方法は、特定の方法に限定されない。例えば、積層シート１０４の切断には、各種ブレードを利用した技術を用いることができる。積層シート１０４の切断に利用可能なブレードの一例としては、押し切り刃や回転刃（ダイシングブレードなど）が挙げられる。更に、積層シート１０４の切断には、各種ブレードを利用した技術以外にも、例えばレーザ切断やウォータージェット切断を用いることができる。

必要に応じ、切断後の積層チップ１１６を洗浄し、側面Ｐ，Ｑなどに付着した切断屑などを除去する。

（ステップＳ０４：サイドマージン部形成）
ステップＳ０４では、ステップＳ０３で得られた積層チップ１１６の側面Ｐ，Ｑに、未焼成のサイドマージン部１１７を形成する。

図７に示すステップＳ０３の直後の状態では、切断面である側面Ｐ，ＱがテープＴ１に直交しており、相互に隣接する積層チップ１１６において側面Ｐ，Ｑが近接している。したがって、この状態では、積層チップ１１６の側面Ｐ，Ｑにサイドマージン部１１７を設けることが困難である。

本実施形態では、側面Ｐにサイドマージン部１１７を設けるために、図９に示すように、積層チップ１１６をテープＴ１からテープＴ２に貼り替える。これにより、積層チップ１１６が９０°回転し、側面ＱがテープＴ２で保持され、側面Ｐ側が開放される。
なお、積層チップ１１６の向きを変更する方法は、特定の方法に限定されない。また、積層チップ１１６は、テープＴ２以外であっても、テープＴ２と同様の機能を有する保持部材で保持することが可能である。

積層チップ１１６は、テープＴ２上に、相互に所定の間隔をあけてＸ軸及びＺ軸方向に沿って配列される。これにより、テープＴ２上に配列されたすべての積層チップ１１６の側面Ｐが同じ方向を向くため、すべての積層チップ１１６の側面Ｐに一括してサイドマージン部１１７を形成することが可能となる。

より具体的に、ステップＳ０４では、テープＴ２上に配列された積層チップ１１６の側面Ｐでサイドマージンシート１１７ｓを打ち抜くことにより、すべての積層チップ１１６の側面Ｐに一括してサイドマージン部１１７が形成される。積層チップ１１６によるサイドマージンシート１１７ｓの打ち抜き方法の詳細については後述する。

ステップＳ０４では、積層チップ１１６の側面Ｐと同様に、積層チップ１１６の側面Ｑにもサイドマージン部１１７が形成される。
具体的には、積層チップ１１６をテープＴ２からテープＴ３に移し替えることにより、テープＴ３によって積層チップ１１６の側面Ｐに設けられたサイドマージン部１１７を保持する。これにより、各積層チップ１１６の側面Ｐ，Ｑの向きが図９に示す向きとは反対になり、側面Ｑ側が開放される。
したがって、積層チップ１１６の側面Ｑについても側面Ｐと同様の要領でサイドマージン部１１７を形成することができる。

なお、積層チップ１１６の側面Ｐ，Ｑにおけるサイドマージン部１１７を形成する順序は反対であってもよく、つまり側面Ｑにサイドマージン部１１７を形成した後に側面Ｐにサイドマージン部１１７を形成してもよい。

以上により、図１０に示す未焼成の素体１１１が得られる。
素体１１１の形状は、焼成後の素体１１の形状に応じて決定可能である。例えば、１．０ｍｍ×０．５ｍｍ×０．５ｍｍの素体１１を得るために、１．２ｍｍ×０．６ｍｍ×０．６ｍｍの素体１１１を作製することができる。

（ステップＳ０５：焼成）
ステップＳ０５では、ステップＳ０４で得られた未焼成の素体１１１を焼成することにより、図１〜３に示す積層セラミックコンデンサ１０の素体１１を作製する。焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。

（ステップＳ０６：外部電極形成）
ステップＳ０６では、ステップＳ０５で得られた素体１１に外部電極１４，１５を形成することにより、図１〜３に示す積層セラミックコンデンサ１０を作製する。

ステップＳ０６では、まず、素体１１の一方のＸ軸方向端面を覆うように未焼成の電極材料を塗布し、素体１１の他方のＸ軸方向端面を覆うように未焼成の電極材料を塗布する。素体１１に塗布された未焼成の電極材料に、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において焼き付け処理を行って、素体１１に下地膜を形成する。そして、素体１１に焼き付けられた下地膜の上に、中間膜及び表面膜を電界メッキなどのメッキ処理で形成して、外部電極１４，１５が完成する。

なお、上記のステップＳ０６における処理の一部を、ステップＳ０５の前に行ってもよい。例えば、ステップＳ０５の前に未焼成の素体１１１のＸ軸方向両端面に未焼成の電極材料を塗布し、ステップＳ０５において、未焼成の素体１１１を焼成すると同時に、未焼成の電極材料を焼き付けて外部電極１４，１５の下地層を形成してもよい。

［サイドマージンシート１１７ｓの打ち抜き方法］
図４のステップＳ０４において、積層チップ１１６の側面Ｐでサイドマージンシート１１７ｓを打ち抜くことにより、積層チップ１１６の側面Ｐにサイドマージン部１１７を形成する方法について説明する。なお、積層チップ１１６の側面Ｑについても側面Ｐと同様にサイドマージン部１１７を形成可能である。

（本実施形態に関連する一般的な打ち抜き方法）
まず、一般的な打ち抜き方法について説明する。図１１，１２は、一般的な打ち抜き方法を模式的に示す図である。

図１１は、テープＴ２に積層チップ１１６が配列された状態を示している。積層チップ１１６は、Ｘ軸及びＺ軸方向に延びる矩形の配列領域Ｅ内に、Ｘ軸及びＺ軸方向に６行５列に配列されている。いずれの積層チップ１１６でも、側面ＱがテープＴ２に保持され、側面Ｐ側が開放されている。
なお、積層チップ１１６の数や配列態様は任意に変更可能であり、これに応じて配列領域Ｅの形状も変更することができる。

テープＴ２上には、Ｘ軸方向又はＺ軸方向に相互に隣接する積層チップ１１６に挟まれた隙間領域Ｖと、配列領域Ｅの外側に延びる積層チップ１１６が配置されていない開放領域ＶＯと、が形成されている。

図１２は、図１１に示す配列領域Ｅ内に配列された積層チップ１１６の側面Ｐでサイドマージンシート１１７ｓを打ち抜く動作を模式的に示している。この打ち抜き方法では、Ｙ軸方向に対向する保持部２００，３００が利用される。保持部２００，３００は、金属などの剛性のある材料で形成されている。

保持部２００，３００はいずれもＸ−Ｚ平面に沿って延びる平板状である。Ｙ軸方向上側の保持部２００は、上下動可能に構成されている。なお、保持部２００，３００は相対的にＹ軸方向に移動可能に構成されていればよい。つまり、Ｙ軸方向下側の保持部３００が上下動可能に構成されていても、保持部２００，３００の両方が上下動可能に構成されていてもよい。

保持部２００は、Ｙ軸方向下面においてテープＴ２を保持可能であり、例えば、吸気機構に接続され、テープＴ２を吸着保持可能に構成される。したがって、保持部２００によって保持されたテープＴ２上の積層チップ１１６の側面Ｐは、Ｙ軸方向下方を向く。

保持部３００は、Ｙ軸方向上面において弾性体４００を保持する。弾性体４００は、Ｘ−Ｚ平面に沿って延びる平板状の弾性体として構成される。弾性体４００を形成する弾性体は、各種ゴムなどの弾性体から適宜選択可能である。弾性体４００のＹ軸方向上面にはサイドマージンシート１１７ｓが配置される。

このような構成により、図１２（Ａ）に示すように、積層チップ１１６の側面Ｐとサイドマージンシート１１７ｓとがＹ軸方向に対向する。図１２（Ａ）に示す状態から、図１２（Ｂ）に示すように、保持部２００をＹ軸方向下方に移動させることにより、積層チップ１１６の側面Ｐをサイドマージンシート１１７ｓに押し付ける。

このとき、各積層チップ１１６がサイドマージンシート１１７ｓとともに弾性体４００に食い込む。これに伴い、相互に隣接する積層チップ１１６に挟まれる隙間領域Ｖでは、積層チップ１１６から弾性体４００に加わるＹ軸方向下向きの押圧力によって、弾性体４００がＹ軸方向上方に隆起してサイドマージンシート１１７ｓを押し上げる。

これにより、サイドマージンシート１１７ｓでは、積層チップ１１６上に配置された部分と隙間領域Ｖに配置された部分との間にＹ軸方向上下方向のせん断力が加わり、積層チップ１１６上に配置された部分が隙間領域Ｖに配置された部分から切り離される。

このため、図１２（Ｃ）に示すように、保持部２００をＹ軸方向上方に戻すと、サイドマージンシート１１７ｓの積層チップ１１６上に配置された部分が、積層チップ１１６上に残り、サイドマージン部１１７となる。このように、積層チップ１１６の側面Ｐ上にサイドマージン部１１７が形成される。

ところが、この打ち抜き方法では、図１２（Ｃ）に示すように、最外周の積層チップ１１６にサイドマージン部１１７が形成されず、つまり最外周の積層チップ１１６においてサイドマージンシート１１７ｓの打ち抜き不良が発生する場合がある。
これは、配列領域Ｅより外側の開放領域ＶＯにおいて、弾性体４００におけるＹ軸方向上方への隆起が隙間領域Ｖより緩やかになることに起因する。

つまり、開放領域ＶＯには積層チップ１１６が配置されていないため、配列領域Ｅの最外周の積層チップ１１６には外側に隣接する積層チップ１１６が存在しない。したがって、開放領域ＶＯには外側からの拘束力が加わらず、つまり開放領域ＶＯは外側に向けて開放されている。このため、開放領域ＶＯでは、積層チップ１１６から弾性体４００に加わるＹ軸方向下向きの押圧力が外側に向けて分散してしまう。

これにより、図１２（Ｂ）に示すように、弾性体４００が外側に向けて変形しようとするため、弾性体４００の上方への隆起が緩やかになってしまう。したがって、サイドマージンシート１１７ｓでは、最外周の積層チップ１１６上に配置された部分と開放領域ＶＯに配置された部分との間に加わるＹ軸方向上下方向のせん断力が不足する場合がある。

このような場合に、図１２（Ｂ）に示すように、最外周の積層チップ１１６の外側においてサイドマージンシート１１７ｓが切り離されなくなる。このため、図１２（Ｃ）に示すように、保持部２００をＹ軸方向上方に戻すと、サイドマージンシート１１７ｓが最外周の積層チップ１１６から剥がれるため、最外周の積層チップ１１６にはサイドマージン部１１７が形成されない。

このように、以上に説明した一般的な打ち抜き方法では、最外周の積層チップ１１６においてサイドマージンシート１１７ｓの打ち抜き不良が発生しやすい。

（本実施形態に係る打ち抜き方法）
次に、本実施形態に係る打ち抜き方法について説明する。図１３，１４は、本実施形態に係る打ち抜き方法を模式的に示す図である。

図１３は、テープＴ２に積層チップ１１６が配列された状態を示している。本実施形態に係る打ち抜き方法では、図１１に示す一般的な打ち抜き方法と同様に、積層チップ１１６が配列領域Ｅ内に配列される。この一方で、本実施形態に係る打ち抜き方法では、図１１に示す一般的な打ち抜き方法とは異なり、配列領域Ｅの外周に沿ってダミーチップＤが配列されている。

本実施形態に係る打ち抜き方法では、ダミーチップＤ以外の構成が上述の一般的な打ち抜き方法と同様である。本実施形態に係る打ち抜き方法について、上述の一般的な打ち抜き方法と同様の構成の説明を適宜省略する。

ダミーチップＤは、積層チップ１１６と同様の立体的形状を有する。ダミーチップＤを形成する材料としては、特定のものに限定されず、例えば、積層チップ１１６と同様の誘電体セラミックスを用いることができる。ダミーチップＤは、積層チップ１１６と同様の間隔で配列されている。つまり、積層チップ１１６及びダミーチップＤは全体として、Ｘ軸及びＺ軸方向に８行７列に配列されている。

このため、テープＴ２上には、相互に隣接する積層チップ１１６に挟まれた隙間領域Ｖに加え、ダミーチップＤと最外周の積層チップ１１６とに挟まれた隙間領域Ｖが形成されている。つまり、すべての積層チップ１１６には、その周囲に隣接する積層チップ１１６又はダミーチップＤが存在する。なお、テープＴ２上には、ダミーチップＤより外側に、外側からの拘束力が加わらない開放領域ＶＯが形成される。

図１４は、図１３に示す配列領域Ｅ内に配列された積層チップ１１６の側面Ｐでサイドマージンシート１１７ｓを打ち抜く動作を模式的に示している。

まず、図１４（Ａ）に示すように、積層チップ１１６の側面Ｐをサイドマージンシート１１７ｓに対向させると、ダミーチップＤもサイドマージンシート１１７ｓに対向する。図１４（Ａ）に示す状態から、図１４（Ｂ）に示すように、保持部２００をＹ軸方向下方に移動させることにより、積層チップ１１６及びダミーチップＤをサイドマージンシート１１７ｓに押し付ける。

このとき、各積層チップ１１６及び各ダミーチップが、サイドマージンシート１１７ｓとともに弾性体４００に食い込む。これに伴い、隙間領域Ｖでは、積層チップ１１６及びダミーチップＤから弾性体４００に加わるＹ軸方向下向きの押圧力によって、弾性体４００がＹ軸方向上方に隆起してサイドマージンシート１１７ｓを押し上げる。

これにより、サイドマージンシート１１７ｓでは、積層チップ１１６上に配置された部分と隙間領域Ｖに配置された部分との間にＹ軸方向上下方向のせん断力が加わり、積層チップ１１６上に配置された部分が隙間領域Ｖに配置された部分から切り離される。

このため、図１４（Ｃ）に示すように、保持部２００をＹ軸方向上方に戻すと、サイドマージンシート１１７ｓの積層チップ１１６上に配置された部分が、積層チップ１１６上に残り、サイドマージン部１１７となる。
このように、本実施形態では、ダミーチップＤの作用によって、すべての積層チップ１１６の側面Ｐ上にサイドマージン部１１７が形成される。

なお、開放領域ＶＯに隣接するダミーチップＤにはサイドマージン部１１７が形成されない場合がある。しかし、ダミーチップＤは積層チップ１１６とは別に回収されて廃棄等の処理がなされるものである。このため、ダミーチップＤには、サイドマージン部１１７が形成されてもされなくても構わない。

また、ダミーチップＤの構成は、上記に限定されない。
例えば、配列領域Ｅの外側には部分的にダミーチップＤが配列されていない領域があってもよい。また、ダミーチップＤは、複数列に配列されていてもよい。
更にダミーチップＤは、積層チップ１１６と同様の形状に限定されず、任意の形状とすることが可能である。特に、ダミーチップＤのＹ軸方向の高さは、積層チップ１１６と大きい差がないことが好ましいが、適宜決定可能である。つまり、積層チップ１１６の高さは、必要に応じて、積層チップ１１６より高くすることも、積層チップ１１６より低くすることもできる。

［変形例］
続いて、本実施形態の変形例に係る打ち抜き方法について説明する。図１５は、本実施形態の変形例に係る打ち抜き方法を模式的に示す図である。

（変形例１）
図１５（Ａ）は、変形例１に係る打ち抜き方法を模式的に示す図である。変形例１に係る打ち抜き方法では、配列領域Ｅの４隅の積層チップ１１６に隣接する位置のみにダミーチップＤが配列される。

ダミーチップＤを使用しない一般的な打ち抜き方法では、図１１に示すように、開放領域ＶＯに隣接する最外周の積層チップ１１６のうち、４隅の積層チップ１１６のみがＸ軸方向及びＺ軸方向の２方向において開放領域ＶＯに隣接している。したがって、一般的な打ち抜き方法では、４隅の積層チップ１１６において特にサイドマージンシート１１７ｓの打ち抜き不良が発生しやすい。

このため、図１５に示すように、４隅の積層チップ１１６に隣接する位置のみにダミーチップＤを配置することにより、効果的にサイドマージンシート１１７ｓの打ち抜き不良を防止することができる場合がある。これにより、ダミーチップＤの数が減少し、ダミーチップＤの配列及び回収のための手間が軽減されるため、積層セラミックコンデンサ１０の製造コストが低減される。

（変形例２）
図１５（Ｂ）は、変形例２に係る打ち抜き方法を模式的に示す図である。変形例２に係る打ち抜き方法では、ダミーチップＤの間隔が、積層チップ１１６の間隔よりも狭い。つまり、変形例２に係る打ち抜き方法では、上記実施形態よりもダミーチップＤが密に配列されている。

このため、ダミーチップＤから弾性体４００に加わるＹ軸方向下向きの押圧力によって、弾性体４００が配列領域Ｅの外側においてより強い拘束力を受ける。したがって、ダミーチップＤと最外周の積層チップ１１６との間の隙間領域Ｖにおいて弾性体４００がＹ軸方向により大きく隆起する。

これにより、最外周の積層チップ１１６の外側においてより確実にサイドマージンシート１１７ｓが切り離される。したがって、変形例２に係る打ち抜き方法では、最外周の積層チップ１１６におけるサイドマージンシート１１７ｓの打ち抜き不良が更に効果的に抑制される。

なお、ダミーチップＤは、実質的に間隔をあけることなく連続して配列されていても構わない。

（変形例３）
図１５（Ｃ）は、変形例３に係る打ち抜き方法を模式的に示す図である。変形例３に係る打ち抜き方法では、ダミーチップＤの代わりに、配列領域Ｅの外周に沿って配置された矩形状のダミー部材Ｆが配置されている。

ダミー部材Ｆは、図１３に示すすべてのダミーチップＤを連続させて一部材とした構成を有する。ダミー部材Ｆを形成する材料としては、特定のものに限定されず、例えば、積層チップ１１６と同様の誘電体セラミックスを用いることができる。

変形例３に係る打ち抜き方法では、配列領域Ｅの全周にわたって隙間なくダミー部材Ｆが配置されているため、ダミー部材Ｆから弾性体４００に加わるＹ軸方向下向きの押圧力によって、弾性体４００がより強い拘束力を受ける。したがって、ダミー部材Ｆと最外周の積層チップ１１６との間の隙間領域Ｖにおいて弾性体４００がＹ軸方向により大きく隆起する。

このため、最外周の積層チップ１１６の外側においてより確実にサイドマージンシート１１７ｓが切り離される。したがって、変形例３に係る打ち抜き方法では、最外周の積層チップ１１６におけるサイドマージンシート１１７ｓの打ち抜き不良がより効果的に抑制される。

＜第２の実施形態＞
本発明の第２の実施形態に係る積層セラミックコンデンサ１０の製造方法は、サイドマージンシート１１７ｓの打ち抜き方法の以下に説明する構成以外について第１の実施形態と共通する。第２の実施形態について、第１の実施形態と同様の構成の説明を適宜省略する。

図１６，１７は、本実施形態に係るサイドマージンシート１１７ｓの打ち抜き方法を模式的に示す図である。

図１６（Ａ）は保持部３００を示し、図１６（Ｂ）は保持部３００に積層チップ１１６を対向させた状態を示している。なお、図１６（Ｂ）では、テープＴ２が省略され、積層チップ１１６が単独で示されている。

本実施形態では、保持部３００上に矩形の枠部材３１０が配置される。枠部材３１０は、金属などの剛性のある材料で形成されている。枠部材３１０は、配列領域Ｅの外周に隣接する内壁面を有し、配列領域Ｅのやや外側を囲んでいる。本実施形態に係る弾性体４００は、第１の実施形態よりも小さく、枠部材３１０に囲まれた領域よりもやや大きい。

弾性体４００は、Ｘ軸及びＺ軸方向にやや収縮させられた状態で、枠部材３１０内に嵌め込まれる。このため、枠部材３１０内の弾性体４００の端面は、枠部材３１０の内壁面から押圧力を受けている。つまり、弾性体４００の端面は、配列領域Ｅに隣接する位置において枠部材３１０の内壁面による拘束力を受けている。

図１７は、図１６（Ｂ）に示す配列領域Ｅ内に配列された積層チップ１１６の側面Ｐでサイドマージンシート１１７ｓを打ち抜く動作を模式的に示している。

まず、図１７（Ａ）に示すように、積層チップ１１６の側面Ｐをサイドマージンシート１１７ｓに対向させる。そして、図１７（Ａ）に示す状態から、図１７（Ｂ）に示すように、保持部２００をＹ軸方向下方に移動させることにより、積層チップ１１６の側面Ｐをサイドマージンシート１１７ｓに押し付ける。

このとき、各積層チップ１１６がサイドマージンシート１１７ｓとともに弾性体４００に食い込む。これに伴い、相互に隣接する積層チップ１１６に挟まれる隙間領域Ｖ１では、積層チップ１１６から弾性体４００に加わるＹ軸方向下向きの押圧力によって、弾性体４００がＹ軸方向上向きに隆起してサイドマージンシート１１７ｓを押し上げる。

また、本実施形態では、最外周の積層チップ１１６の外側において弾性体４００の端面が枠部材３１０の内壁面に拘束されている。このため、枠部材３１０の内壁面と最外周の積層チップ１１６とに挟まれた隙間領域Ｖ２でも、積層チップ１１６から弾性体４００に加わるＹ軸方向下向きの押圧力が外側に向けて分散しない。

したがって、隙間領域Ｖ１のみならず、隙間領域Ｖ２でも、積層チップ１１６から弾性体４００に加わるＹ軸方向下向きの押圧力によって、弾性体４００がＹ軸方向上向きに大きく隆起してサイドマージンシート１１７ｓを押し上げる。

これにより、サイドマージンシート１１７ｓでは、積層チップ１１６上に配置された部分と隙間領域Ｖ１，Ｖ２に配置された部分との間にＹ軸方向上下方向のせん断力が加わり、積層チップ１１６上に配置された部分が隙間領域Ｖ１，Ｖ２に配置された部分から切り離される。

このため、図１７（Ｃ）に示すように、保持部２００をＹ軸方向上方に戻すと、サイドマージンシート１１７ｓの積層チップ１１６上に配置された部分が、積層チップ１１６上に残り、サイドマージン部１１７となる。
このように、本実施形態では、枠部材３１０の作用によって、すべての積層チップ１１６の側面Ｐ上にサイドマージン部１１７が形成される。

なお、保持部３００と枠部材３１０とが一体に構成されていてもよく、保持部３００が全体として凹状に形成されていてもよい。
また、枠部材３１０のＹ軸方向の高さは、積層チップ１１６が押し付けられる際の弾性体４００の沈み込みを考慮して、弾性体４００よりもやや低く設定することができる。しかし、枠部材３１０のＹ軸方向の高さは、サイドマージンシート１１７ｓを打ち抜く動作中に弾性体４００の端面を良好に拘束可能なように適宜決定可能である。

＜その他の実施形態＞
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。

例えば、本発明では、第１の実施形態の構成と第２の実施形態の構成とを適宜組み合わせることが可能である。つまり、ダミーチップＤ及び枠部材３１０の双方を用いてもよい。これにより、サイドマージンシート１１７ｓの打ち抜き不良をより効果的に防止可能である。

また、積層チップ１１６でサイドマージンシート１１７ｓを打ち抜く態様は様々に変更可能である。
一例として、第１及び第２の実施形態において、サイドマージンシート１１７ｓは、弾性体４００上ではなく、積層チップ１１６側に配置されてもよい。より具体的に、積層チップ１１６に接着剤を介してサイドマージンシート１１７ｓを貼り付け、積層チップ１１６に接着されたサイドマージンシート１１７ｓを弾性体４００に押し付けることにより、積層チップ１１６でサイドマージンシート１１７ｓを打ち抜いてもよい。

更に、図１４，１７に示す第１及び第２の実施形態に係る構成は、Ｙ軸方向において上下反対であってもよい。
この場合、サイドマージンシート１１７ｓが配置された積層チップ１１６を、Ｙ軸方向上方に移動させ、Ｙ軸方向下側から弾性体４００に押し付けることにより、積層チップ１１６でサイドマージンシート１１７ｓを打ち抜くことができる。
これとは反対に、弾性体４００を、Ｙ軸方向下方に移動させ、Ｙ軸方向上側から積層チップ１１６上に配置されたサイドマージンシート１１７ｓに押し付けることにより、積層チップ１１６でサイドマージンシート１１７ｓを打ち抜くこともできる。
なお、これらの場合に、積層チップ１１６又は弾性体４００を元の位置に戻すと、積層チップ１１６で打ち抜かれたサイドマージンシート１１７ｓは、隙間領域Ｖ及び開放領域ＶＯに押し下げられた状態で残る。

加えて、図４に示す各ステップは、必要に応じて、順番を入れ替えてもよい。
一例として、ステップＳ０３で個片化した未焼成の積層チップ１１６を焼成して積層チップ１６とした後に、積層チップ１６にサイドマージン部１１７を設けてもよい。この場合、焼成後の積層チップ１６に対してステップＳ０４〜Ｓ０６を行うことができる。

この他、上記実施形態では、積層セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、本発明は、相互に対を成す内部電極が交互に配置される積層セラミック電子部品全般に適用可能である。このような積層セラミック電子部品としては、例えば、圧電素子などが挙げられる。

１０…積層セラミックコンデンサ
１１…素体
１２，１３…内部電極
１４，１５…外部電極
１６…積層チップ
１７…サイドマージン部
１８…容量形成部
１９…カバー部
１０４…積層シート
１１１…未焼成の素体
１１２，１１３…未焼成の内部電極
１１６…未焼成の積層チップ
１１７…未焼成のサイドマージン部
１１７ｓ…サイドマージンシート
２００…保持部
３００…保持部
４００…弾性体
Ｄ…ダミーチップ
Ｅ…配列領域
Ｐ，Ｑ…側面
Ｔ１，Ｔ２…テープ
Ｖ…隙間領域
ＶＯ…開放領域

Claims (6)

1. サイドマージンシートを準備し、
   積層されたセラミック層と、前記セラミック層の間に配置された内部電極と、前記内部電極が露出した側面と、をそれぞれ有し、前記側面を前記サイドマージンシートに対向させて配列された複数の積層チップを準備し、
   前記サイドマージンシートを挟んで前記複数の積層チップに対向する弾性体を準備し、
   前記複数の積層チップが配列された配列領域に隣接する位置において前記弾性体に拘束力を加えながら、前記複数の積層チップの前記側面で前記サイドマージンシートを打ち抜く
   積層セラミック電子部品の製造方法。
2. 請求項１に記載の積層セラミック電子部品の製造方法であって、
   前記配列領域に隣接する位置に複数のダミーチップを配置した状態で、前記複数の積層チップの前記側面で前記サイドマージンシートを打ち抜く
   積層セラミック電子部品の製造方法。
3. 請求項２に記載の積層セラミック電子部品の製造方法であって、
   前記配列領域は矩形であり、
   前記複数のダミーチップは、少なくとも前記配列領域の４隅に隣接する位置に配置される
   積層セラミック電子部品の製造方法。
4. 請求項２又は３に記載の積層セラミック電子部品の製造方法であって、
   前記複数のダミーチップの間隔は、前記複数の積層チップの間隔よりも狭い
   積層セラミック電子部品の製造方法。
5. 請求項１から４のいずれか１項に記載の積層セラミック電子部品の製造方法であって、
   前記弾性体は、前記配列領域に隣接する端面を有し、
   前記弾性体の前記端面に拘束力を加える
   積層セラミック電子部品の製造方法。
6. 請求項１から５のいずれか１項に記載の積層セラミック電子部品の製造方法であって、
   前記配列領域の全周にわたって前記弾性体に拘束力を加える
   積層セラミック電子部品の製造方法。

Images