JP6295543B2 - Liquid crystal display device and manufacturing method thereof - Google Patents
Liquid crystal display device and manufacturing method thereof Download PDFInfo
- Publication number
- JP6295543B2 JP6295543B2 JP2013172499A JP2013172499A JP6295543B2 JP 6295543 B2 JP6295543 B2 JP 6295543B2 JP 2013172499 A JP2013172499 A JP 2013172499A JP 2013172499 A JP2013172499 A JP 2013172499A JP 6295543 B2 JP6295543 B2 JP 6295543B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- liquid crystal
- hole
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 58
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000010408 film Substances 0.000 claims description 226
- 239000000758 substrate Substances 0.000 claims description 67
- 239000004065 semiconductor Substances 0.000 claims description 63
- 239000011229 interlayer Substances 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 46
- 239000010409 thin film Substances 0.000 claims description 44
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 206010034972 Photosensitivity reaction Diseases 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 230000036211 photosensitivity Effects 0.000 claims description 5
- 239000012780 transparent material Substances 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims 3
- 238000000059 patterning Methods 0.000 claims 3
- 239000004020 conductor Substances 0.000 claims 2
- 239000010410 layer Substances 0.000 description 27
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- 239000000463 material Substances 0.000 description 13
- 238000000206 photolithography Methods 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000004380 ashing Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
Description
この発明は、液晶表示装置及びその製造方法に関するものである。 The present invention relates to a liquid crystal display device and a method for manufacturing the same.
近年、液晶表示装置には、高いコントラスト、非常に広い視野角特性等、優れた表示特性が求められ、それらを満足する液晶表示モードとしてFringe Field Switching(FFS)モードが提案されている。 In recent years, liquid crystal display devices are required to have excellent display characteristics such as high contrast and very wide viewing angle characteristics, and a fringe field switching (FFS) mode has been proposed as a liquid crystal display mode that satisfies them.
通常の液晶表示装置は、液晶材料を2枚の透明電極基板で挟持した構造をしており、2枚の基板間に電圧を印加して液晶材料を応答させて表示を行う。一方、FFSモードの液晶表示装置では、同一基板上に絶縁膜を介して2層の電極を形成し、絶縁膜の下層の電極と、絶縁膜の上層に位置し、スリット形状の電極との間に電圧を印加して、スリット形状の電極の周縁部に集中する横方向の電界により、液晶材料を応答させ表示を行う。 A normal liquid crystal display device has a structure in which a liquid crystal material is sandwiched between two transparent electrode substrates, and a voltage is applied between the two substrates to cause the liquid crystal material to respond and display. On the other hand, in an FFS mode liquid crystal display device, two layers of electrodes are formed on the same substrate with an insulating film interposed between the lower electrode of the insulating film and the upper electrode of the insulating film between the slit-shaped electrodes. A voltage is applied to the liquid crystal material, and the liquid crystal material is caused to respond by a horizontal electric field concentrated on the peripheral portion of the slit-shaped electrode to perform display.
このFFSモードの液晶表示装置に用いる透明基板の構成の一例を述べる。透明基板面に複数のゲート配線が形成され、第1の絶縁膜を介してゲート配線と直交する複数の信号配線が形成される。次にゲート配線と信号配線の交差部近傍にスイッチング素子として薄膜トランジスタが形成される。この薄膜トランジスタは、シリコンからなる半導体膜をエッチングして、電子の流れを制御するチャネル領域を形成して得られる。 An example of the configuration of the transparent substrate used in the FFS mode liquid crystal display device will be described. A plurality of gate lines are formed on the transparent substrate surface, and a plurality of signal lines orthogonal to the gate lines are formed via the first insulating film. Next, a thin film transistor is formed as a switching element near the intersection of the gate wiring and the signal wiring. This thin film transistor is obtained by etching a semiconductor film made of silicon to form a channel region for controlling the flow of electrons.
その後全面に層間絶縁膜を形成し、薄膜トランジスタのチャネル領域に対応する位置に第1の貫通口とドレイン電極の接続領域に対応する位置に第2の貫通口を形成する。いずれの貫通口も、層間絶縁膜に貫通口を形成したものである点では共通するが、第1の貫通口は下層との電気的接続を保つものではなく、下層に位置するチャネル領域に保護膜等を形成するために用い、第2の貫通口は層間絶縁膜の下層のドレイン電極と上層の画素間で電気的に接続するために用いる。 After that, an interlayer insulating film is formed on the entire surface, and a second through hole is formed at a position corresponding to the connection region between the first through hole and the drain electrode at a position corresponding to the channel region of the thin film transistor. Each through hole is common in that the through hole is formed in the interlayer insulating film, but the first through hole does not maintain electrical connection with the lower layer, and is protected in the channel region located in the lower layer The second through hole is used to electrically connect the drain electrode in the lower layer of the interlayer insulating film and the pixel in the upper layer.
第2の貫通口を介して層間絶縁膜上に、薄膜トランジスタのドレイン電極と電気的に接続した画素電極を形成し、さらに画素電極上に第2の絶縁膜を形成する。この第2の絶縁膜は画素電極上を覆い、最上層の共通電極との間の絶縁膜として機能するだけでなく、層間絶縁膜の第1の貫通口から露出した薄膜トランジスタのチャネル領域上にも形成し薄膜トランジスタの保護膜として用いる。最後に最上層に共通電極を形成する。このような構成の薄膜トランジスタ基板を用いたFFSモードの液晶表示装置が提案されている(例えば、特許文献1)。 A pixel electrode electrically connected to the drain electrode of the thin film transistor is formed on the interlayer insulating film through the second through-hole, and a second insulating film is formed on the pixel electrode. This second insulating film covers the pixel electrode and functions not only as an insulating film between the uppermost common electrode but also on the channel region of the thin film transistor exposed from the first through hole of the interlayer insulating film. And used as a protective film of a thin film transistor. Finally, a common electrode is formed on the uppermost layer. An FFS mode liquid crystal display device using such a thin film transistor substrate has been proposed (for example, Patent Document 1).
特許文献1に示した液晶表示装置に用いる薄膜トランジスタ基板は、エッチングにより半導体膜にチャネル領域を形成する工程と層間絶縁膜のチャネル領域に対応する位置に貫通口を形成する工程とは、別の工程である。したがって、層間絶縁膜に形成した第1の貫通口を介してチャネル領域に保護膜として第2の絶縁膜を形成する場合、第1の貫通口とチャネル領域の位置合わせが困難であり、位置ずれを考慮して、チャネル領域よりも貫通口を大きく形成する。つまり本来必要な大きさよりも貫通口を大きくする必要がある。そのため、画素領域の表示を行う面積が減少し、表示領域の全面積に対する表示を行う透過領域の面積の比である開口率を高くすることができず、この薄膜トランジスタ基板を用いた表示装置では表示が暗くなるという問題がある。
In the thin film transistor substrate used in the liquid crystal display device disclosed in
本発明はこのような課題を解決するためになされたもので、薄膜トランジスタ基板の層間絶縁膜に第1の貫通口を形成する工程と半導体膜にチャネル領域を形成する工程を一連の工程で行うことにより、第1の貫通口とチャネル領域の大きさずれ、位置ずれを考慮することなくチャネル領域に保護膜として絶縁膜の形成することができる。そのため画素の透過領域を無駄にすることがなく、この薄膜トランジスタ基板を用いた表示装置では、開口率が高く、明るい液晶表示装置を得ることができる。 The present invention has been made to solve such a problem, and includes performing a process of forming a first through hole in an interlayer insulating film of a thin film transistor substrate and a process of forming a channel region in a semiconductor film in a series of processes. Thus, an insulating film can be formed as a protective film in the channel region without taking into account the size shift and the position shift between the first through hole and the channel region. Therefore, a transmissive region of a pixel is not wasted, and in a display device using this thin film transistor substrate, a bright liquid crystal display device with a high aperture ratio can be obtained.
本発明の液晶表示装置は、透明材料からなる透明基板と、透明基板上に形成された第1の金属膜よりなるゲート電極と、 ゲート電極を覆う第1の絶縁膜と、 第1の絶縁膜上で、かつゲート電極を覆う半導体膜と、半導体膜を覆うn+半導体膜と、n+半導体膜上を覆う第2の金属膜と、第2の金属膜を覆う層間絶縁膜と、層間絶縁膜、第2の金属膜、n+半導体膜及び半導体膜の一部とを貫通する第1の貫通口と、第1の貫通口の底面に表面が露出し、第1の絶縁膜を介してゲート電極と対向した半導体層のチャネル領域と、からなる薄膜トランジスタ部と、第1の絶縁膜上に形成された半導体膜と前記n+半導体膜とn+半導体膜を覆う第2の金属膜と第2の金属膜を覆う層間絶縁膜と、層間絶縁膜、第2の金属膜、n+半導体膜及び半導体膜の一部とを貫通した第2の貫通口と、第2の貫通口の底面に形成された接続領域と、からなる画素コンタクトホール部と、画素コンタクトホール部の接続領域を覆い、第2の貫通口を経て層間絶縁膜上に形成された第1の表示用電極と、薄膜トランジスタ部のチャネル領域を覆い、第1の貫通口を経て第1の表示用電極上を覆う第2の絶縁膜と、第2の絶縁膜を覆う第2の表示用電極と、からなる表示部とを備えるものである。 The liquid crystal display device of the present invention includes a transparent substrate made of a transparent material, a gate electrode made of a first metal film formed on the transparent substrate, a first insulating film covering the gate electrode, and a first insulating film A semiconductor film covering the gate electrode, an n + semiconductor film covering the semiconductor film, a second metal film covering the n + semiconductor film, an interlayer insulating film covering the second metal film, an interlayer insulating film, A first through hole penetrating the second metal film, the n + semiconductor film, and a part of the semiconductor film; a surface exposed at a bottom surface of the first through hole; and a gate electrode through the first insulating film A channel region of the facing semiconductor layer; a thin film transistor portion comprising: a semiconductor film formed on the first insulating film; a second metal film covering the n + semiconductor film; the n + semiconductor film; and a second metal film. Covering interlayer insulating film, interlayer insulating film, second metal film, n + semiconductor film, and half A pixel contact hole portion including a second through hole penetrating a part of the body film, a connection region formed on a bottom surface of the second through port, and a connection region of the pixel contact hole portion; A first display electrode formed on the interlayer insulating film via the two through holes, and a second insulation covering the channel region of the thin film transistor portion and covering the first display electrode via the first through hole. The display unit includes a film and a second display electrode that covers the second insulating film.
本発明の液晶表示装置では、薄膜トランジスタ基板の層間絶縁膜に形成する貫通口と、半導体膜に形成するチャネル領域がずれなく直結するため、層間絶縁膜の貫通口と薄膜トランジスタのチャネル領域の位置ずれ、大きさずれを考慮して、画素の透過領域を無駄にすることがなく、高開口率で明るい表示を得ることができる。 In the liquid crystal display device of the present invention, since the through hole formed in the interlayer insulating film of the thin film transistor substrate and the channel region formed in the semiconductor film are directly connected without deviation, the positional deviation between the through hole of the interlayer insulating film and the channel region of the thin film transistor, In consideration of the size shift, a bright display with a high aperture ratio can be obtained without wasting the transmission region of the pixel.
実施の形態の説明及び各図において、同一の符号を付した部分は、同一又は相当する部分を示すものである。 In the description of the embodiments and the respective drawings, the portions denoted by the same reference numerals indicate the same or corresponding portions.
実施の形態1.
<薄膜トランジスタ基板の構造>
以下、図を参照して本発明の実施の形態を説明する。まず本発明に係る液晶表示装置に用いる薄膜トランジスタ基板の構造を説明する。
<Structure of thin film transistor substrate>
Embodiments of the present invention will be described below with reference to the drawings. First, the structure of the thin film transistor substrate used in the liquid crystal display device according to the present invention will be described.
図1は、本発明の実施の形態に係るFringe Field Switching(FFS)モードの液晶表示装置の画素部分を示す平面図であり、図2は図1のA-A線の薄膜トランジスタを形成した透明基板の断面図を模式的に示した断面模式図である。液晶表示装置を形成する場合、この薄膜トランジスタを形成した透明基板と対向基板としてカラーフィルタ等を形成した透明基板を用い、両基板表面に配向膜を形成して対向配置して液晶材料を挟持する構造とすることが必要である。 FIG. 1 is a plan view showing a pixel portion of a fringe field switching (FFS) mode liquid crystal display device according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view of a transparent substrate on which a thin film transistor of line AA in FIG. It is the cross-sectional schematic diagram which showed the figure typically. In the case of forming a liquid crystal display device, a structure in which a transparent substrate on which a thin film transistor is formed and a transparent substrate on which a color filter or the like is formed as a counter substrate is used, an alignment film is formed on the surfaces of both substrates, and the liquid crystal material is sandwiched between them. Is necessary.
また、配向膜に液晶材料を配向させる機能を付与する配向処理を行うことも必要である。しかし本発明は液晶表示装置のうち、薄膜トランジスタ基板に特徴を有するものであるので、ここでは薄膜トランジスタ基板について詳細に説明し、液晶表示装置の構造等については概略を述べるのみとする。 It is also necessary to perform an alignment treatment that imparts a function of aligning the liquid crystal material to the alignment film. However, since the present invention is characterized by the thin film transistor substrate among the liquid crystal display devices, the thin film transistor substrate will be described in detail here, and only the outline of the structure and the like of the liquid crystal display device will be described.
なお、これらの図を始めとして、本明細書中の説明に用いる図面は、いずれも膜厚、長さ等を正確に示したものではなく、説明がわかりやすくなるように単純化して表したものもあり、また縦方向、横方向等の縮尺は必ずしも実際の構成、寸法を反映したものではない。 Note that the drawings used in the description in this specification, including these drawings, do not accurately indicate the film thickness, length, etc., but are simplified for easy understanding. In addition, the scales in the vertical and horizontal directions do not necessarily reflect the actual configuration and dimensions.
図2は図1のA-A線部分の断面模式図を示しており、図2の左から右にかけて、図1のA-A線の下から上に対応している。したがって、図2において、左がスイッチング素子である薄膜トランジスタ部であり、薄膜トランジスタ部の第1の貫通口4を示しており、中央がドレイン電極2の接続領域18と画素電極3を接続する第2の貫通口6を形成した画素コンタクトホール部、右側は最上層の共通電極5にスリット形状が形成された表示部を示している。また図2には示されていないが、図1に示したように、共通配線7は画素領域の上部に横方向に形成されており、スリット形状の共通電極5と画素上部の共通電極開口部8で電気的に接続している。
FIG. 2 is a schematic cross-sectional view taken along the line AA in FIG. 1, and corresponds from the bottom to the top of the line AA in FIG. 1 from the left to the right in FIG. Therefore, in FIG. 2, the left side is a thin film transistor portion that is a switching element, and shows the first through
図2の断面模式図に示すように、ガラス基板上に第一の金属膜からなるゲート電極9が形成され、その上の全面に第1の絶縁膜であるゲート絶縁膜10が形成されている。ゲート電極9はMo/Al、ゲート絶縁膜10は窒化珪素を用いた。ゲート絶縁膜10上にはアモルファスシリコン(a−Si)層からなる半導体膜11とn+半導体膜17(n+a−Si層)を形成し、半導体膜の上層には信号配線12に接続したソース電極13と画素電極3に電圧を与えるドレイン電極2が形成される。
As shown in the schematic sectional view of FIG. 2, a
基板表面に感光性を有する有機材料である層間絶縁膜15を形成し、層間絶縁膜15を露光、現像して、チャネル領域14に対応する位置に第1の貫通口4、ドレイン電極2の接続領域18に対応する位置に第2の貫通口6、さらに図2には示されていないが共通配線7と共通電極5を接続するための共通電極開口部8が形成されている。
An
第1の貫通口4、第2の貫通口6をエッチングマスクとして、各々チャネル領域14、接続領域18を形成する。次に接続領域18から第2の貫通口6を介して層間絶縁膜15上に第1の電極(画素電極3)を形成し、第2の絶縁膜で覆う。このように層間絶縁膜15に第1の貫通口4を形成する工程と、半導体膜11等にチャネル領域14を形成する工程を一連に行うため、第1の貫通口4とチャネル領域14が同一径で貫通した構造とすることができる。
Using the first through-
最上層には共通電極5が形成される。本実施の形態においては、共通電極5は複数の窓部が形成されたスリット形状として用いたが、櫛歯形状としても用いることができ、またスリット形状、櫛歯形状に限定されず、フリンジ電界を生じる形状であれば用いることができる。
A
液晶材料を駆動するための電圧は、画素電極3と共通電極5の間に印加され、共通電極5に形成した窓部を経てスリット形状電極の周縁部分にフリンジ電界が印加される。ここまでに説明した薄膜トランジスタ基板と、カラーフィルタ等を形成した対向基板とを用い液晶材料を挟持することで液晶表示装置を得ることができ、前記フリンジ電界により液晶材料を応答させ、表示を得ることができる。
A voltage for driving the liquid crystal material is applied between the
<液晶表示装置の構成>
このように作製した薄膜トランジスタ基板と対向基板であるカラーフィルタ基板とを対向配置して、それぞれの基板の内面側に配向膜を形成し、所定の方向にラビング処理を行った後液晶材料を挟持して液晶表示装置を得た。この液晶表示装置は、FFSモードの表示を行うことができるため視野角が非常に広く、またチャネル領域14は第1の貫通口4を介して窒化珪素で覆って保護しているため信頼性が高い。またチャネル領域14と層間絶縁膜15の第1の貫通口4、ドレイン電極2の接続領域18と第2の貫通口6の形成を一連の工程で行うため位置合わせずれ、大きさずれを考慮する必要がなく、画素の透過領域を無駄にすることがないため、高開口率で明るい表示を得ることができる。
<Configuration of liquid crystal display device>
The thin film transistor substrate thus manufactured and the color filter substrate, which is a counter substrate, are arranged to face each other, an alignment film is formed on the inner surface side of each substrate, a rubbing process is performed in a predetermined direction, and a liquid crystal material is sandwiched between them. Thus, a liquid crystal display device was obtained. Since this liquid crystal display device can display in FFS mode, the viewing angle is very wide, and the
さらに従来の製造工程と比べ工程を削減することができるため低コストの液晶表示装置を得ることができた。加えて、層間絶縁膜15の第1の貫通口4とチャネル領域14の形成を一連の工程で行ったため、第1の貫通口4とチャネル領域14はずれなく直結し、境界部に段差、凹凸等がほとんどなくがなく、窒化珪素によるチャネル領域14の保護膜は密着性よく形成することができるため、通常の絶縁膜によるチャネル領域の保護と比べ、非常に高い信頼性を示した。
Furthermore, since the number of steps can be reduced as compared with the conventional manufacturing steps, a low-cost liquid crystal display device can be obtained. In addition, since the first through-
なお本実施の形態においては、画素電極3を下層とし、電極間絶縁膜16を介して共通電極5を上層に形成する構造を示した。しかし画素電極3と共通電極5の位置関係はこれに拘束されるものではなく、共通電極5を下層とし、画素電極3にスリット形状を形成して上層としても同様の効果を得ることができる。
In the present embodiment, the structure in which the
<薄膜トランジスタ基板の製造>
図3(a)〜(e)、図4(f)〜(h)は、図2に示す薄膜トランジスタ基板の製造方法を示している。図3、図4に基づいて、薄膜トランジスタ基板の製造方法を順に追って説明する。
まず透明絶縁性基板であるガラス基板の一方の面にMo/Alの2層膜からなる第1の金属膜を成膜する。この第1の金属膜上に感光性樹脂からなるフォトレジストをスピンコートにより塗布後乾燥しフォトレジスト膜を形成し、露光、現像によりフォトレジストのパターニングを行う。このパターニングしたフォトレジストをエッチングマスクとして第1の金属膜のパターニングを行い、Mo/Alの2層膜からなるゲート電極9等を形成する(第1のフォトリソグラフィー工程:図3(a))。図3(a)には示していないが、共通電位に接続する共通配線7も同一工程で形成する。
<Manufacture of thin film transistor substrate>
FIGS. 3A to 3E and FIGS. 4F to 4H show a method for manufacturing the thin film transistor substrate shown in FIG. A method of manufacturing a thin film transistor substrate will be described in order with reference to FIGS.
First, a first metal film composed of a two-layer film of Mo / Al is formed on one surface of a glass substrate which is a transparent insulating substrate. A photoresist made of a photosensitive resin is applied onto the first metal film by spin coating and then dried to form a photoresist film, and the photoresist is patterned by exposure and development. Using this patterned photoresist as an etching mask, the first metal film is patterned to form a
次にゲート電極9等が形成されたガラス基板上を覆うように、プラズマCVD法により窒化珪素からなるゲート絶縁膜10とアモルファスシリコン(a−Si)からなる半導体膜11およびリンドープアモルファスシリコン(n+a−Si)膜からなるn+半導体膜17を順に連続して成膜する。この半導体膜11等を形成した上に感光性を有するフォトレジストをスピンコートによって塗布、乾燥し、さらに露光、現像してフォトレジスト膜のパターニングを行う。このパターニングしたフォトレジストをエッチングマスクとして半導体膜11等のエッチングを行う(第2のフォトリソグラフィー工程:図3(b))。
Next, a
半導体膜11等のパターンを形成したガラス基板上を覆うように、スパッタリング法を用いてMo/Al/Moからなる3層の第2の金属膜を形成する。この第2の金属膜上に感光性を有するフォトレジスト膜を形成し、露光、現像を行いフォトレジスト膜のパターニングを行う。このパターニングしたフォトレジスト膜をエッチングマスクとして第2の金属膜のエッチングを行い、半導体膜11等の上にソース電極13、ドレイン電極2(この段階ではソース電極13とドレイン電極2は一体のままとなっている)が形成される(第3のフォトリソグラフィー工程:図3(c))。この工程では図には示していないが、同時に信号配線12を形成する。
A three-layer second metal film made of Mo / Al / Mo is formed by sputtering so as to cover the glass substrate on which the pattern of the
ドレイン電極2(ソース電極13を含む)を形成したガラス基板上を覆うように、感光性を有するアクリル樹脂からなる平坦化膜(層間絶縁膜15)をスピンコートにより塗布し、乾燥する(図3(d))。さらに露光、現像を行い、半導体膜11に形成するチャネル領域14に対応した第1の貫通口4及びドレイン電極2に形成する接続部18に対応した第2の貫通口6を形成する。
A planarizing film (interlayer insulating film 15) made of acrylic resin having photosensitivity is applied by spin coating so as to cover the glass substrate on which the drain electrode 2 (including the source electrode 13) is formed and dried (FIG. 3). (D)). Further, exposure and development are performed to form the first through
層間絶縁膜15の第1の貫通口4及び第2の貫通口6を介して露出したドレイン電極2、n+半導体膜17(n+a−Si膜)及び半導体膜11をエッチングする(第4のフォトリソグラフィー工程:図3(e))。この工程では、図には示していないが、共通配線7部分にも共通電極開口部8を形成する。
The
層間絶縁膜15の第1の貫通口4を介して露出したチャネル領域14のエッチングについて詳細に述べる。この第1の貫通口4をエッチングマスクとしてドレイン電極2(ソース電極13を含む)をウエットエッチング法によりまずエッチングし、続いて半導体膜11等をドライエッチング法によりエッチングしてチャネル領域14を形成する。半導体層11等のドライエッチング工程において同時に第1の貫通口4の内壁がややエッチングされ、後退する。そのため第1の貫通口4内の層間絶縁膜15部分と半導体膜11上のドレイン電極2(ソース電極13を含む)の部分には、わずかに段差が形成される。
The etching of the
つまり、第1の貫通口4とチャネル領域14が接する部分では、第1の貫通口4の大きさの方が、チャネル領域14よりも大きくなる。しかし、その差はわずかであり、本発明の課題である第1の貫通口4とチャネル領域14の形成を別工程とした場合の位置ずれ、大きさずれと比較すると非常に小さく、開口率を変化させるほどのものではない。つまり、第1の貫通口4の大きさとチャネル領域14の大きさは、精密な測定を行えば差を見出すことができるが、本発明の目的の範囲では実質的に同じ大きさであると言える。
That is, the size of the first through-
第2の貫通口6も同様に、第2の貫通口6をエッチングマスクとしてドレイン電極に接続領域18を形成し、ドレイン電極2の接続領域18と画素電極3とを接続しており、第2の貫通口6とドレイン電極2の接続領域18の大きさは、本発明の目的の範囲で実質的に同じ大きさである。
Similarly, the second through
したがって、層間絶縁膜15の第1の貫通口4のチャネル方向の開口長さは、チャネル長と同一と言うことができ、第1の貫通口4のチャネル方向に垂直な方向の開口長さは、チャネル幅と同一と言うことができる。そのため位置ずれ等を考慮して、必要以上に大きな第1の貫通口4を形成することがなく、画素の透過領域を無駄にすることがないため、高い開口率の表示を得ることができる。
Therefore, the opening length in the channel direction of the first through-
このドレイン電極2のエッチング及び半導体膜11のエッチングの工程において、アッシング工程を追加して行い、層間絶縁膜15をアッシングにより後退させ、ドレイン電極2の上表面を露出させる。第2の貫通口6をやや大きく開口させることで、次の工程で形成する、ドレイン電極2と接続する画素電極3を、ドレイン電極2に形成した接続領域18の端側面だけでなく、ドレイン電極2の上面部分とも接続させることができ、接触する面積を広くすることができるため、画素電極3の接続の信頼性を高めることができる。
In the process of etching the
層間絶縁膜15に第2の貫通口6等を形成した透明基板上全面を覆うように、スパッタリング法により第1の透明導電膜を形成する。透明導電膜材料はITO(Indium Tin Oxide)を用いた。IZO(Indium Zinc Oxide)等を用いることもできる。透明導電膜上に感光性のフォトレジストを塗布、乾燥後、露光、現像を行い、パターニングしたフォトレジストをエッチングマスクとして透明導電膜のエッチングを行う(第5のフォトリソグラフィー工程:図4(f))。この工程で画素電極3を形成することができる。
A first transparent conductive film is formed by sputtering so as to cover the entire surface of the transparent substrate in which the second through-
次に、透明導電膜からなる画素電極3を形成した透明基板上の全面を覆うようにプラズマCVD法により第2の絶縁膜を成膜する。この第2の絶縁膜は窒化珪素を用いた。第2の絶縁膜上に感光性フォトレジスト膜を形成し、露光、現像してパターニングしたエッチングマスクを形成し、第2の絶縁膜のパターニングを行った(第6のフォトリソグラフィー工程:図4(g))。この第2の絶縁膜は画素電極3と次の工程で形成する共通電極間の電極間絶縁膜16として機能するものであり、同時にチャネル領域14を覆ってチャネルの保護膜として信頼性を高める機能を有する。
Next, a second insulating film is formed by plasma CVD so as to cover the entire surface of the transparent substrate on which the
次に、第2の絶縁膜を形成した透明基板上を覆うように、スパッタリング法により第2の透明導電層を形成した。この透明導電層もITOを使用した。第2の透明導電層上にフォトレジスト膜を形成し、露光、現像によってパターニングし、エッチングマスクを形成して第2の透明導電層のパターニングを行った(第7のフォトリソグラフィー工程:図4(h))。この工程により画素電極との間で電界を印加するスリット形状の共通電極5を形成する。
Next, a second transparent conductive layer was formed by a sputtering method so as to cover the transparent substrate on which the second insulating film was formed. This transparent conductive layer also used ITO. A photoresist film was formed on the second transparent conductive layer, patterned by exposure and development, and an etching mask was formed to pattern the second transparent conductive layer (seventh photolithography step: FIG. 4 ( h)). Through this process, the slit-shaped
<液晶表示装置の作製>
このように作製した薄膜トランジスタ基板と対向基板であるカラーフィルタ基板とを対向配置して、それぞれの基板の内面側に配向膜を形成し、所定の方向にラビング処理を行った後液晶材料を挟持して液晶表示装置を得た。この液晶表示装置は、FFSモードの表示を行うことができるため視野角が非常に広く、またチャネル領域14を窒化珪素で覆い保護しているため信頼性が高い。
<Production of liquid crystal display device>
The thin film transistor substrate thus manufactured and the color filter substrate, which is a counter substrate, are arranged to face each other, an alignment film is formed on the inner surface side of each substrate, a rubbing process is performed in a predetermined direction, and a liquid crystal material is sandwiched between them. Thus, a liquid crystal display device was obtained. This liquid crystal display device can display in the FFS mode, so that the viewing angle is very wide, and the
またチャネル領域14及び接続領域18の形成と層間絶縁膜15の第1の貫通口4、第2の貫通口6の形成を一連の工程で行い、また第1の貫通口4、第2の貫通口6をエッチングマスクとしてチャネル領域14、接続領域18を形成するため位置合わせのマージンを考慮する必要がなく、画素の透過領域を無駄にすることがないため、高開口率を達成することができる。さらに従来の製造工程と比べ工程を削減することができるため低コストの液晶表示装置を得ることができた。加えて、上記の窒化珪素によるチャネル領域14の保護は、層間絶縁膜15の第1の貫通口4とチャネル領域14の形成を一連の工程で行ったため、第1の貫通口4とチャネル領域14の境界部に段差、凹凸等がなく、保護膜を密着性よく形成することができるため、通常の絶縁膜によるチャネル領域の保護と比べ、非常に高い信頼性を示した。
The formation of the
実施の形態2.
図5は本実施の形態に係る薄膜トランジスタを形成した透明電極基板の断面図を模式的に示した断面模式図であり、図1に示した画素部分の平面図のA-A線部分を示したものである。図6(a)〜(e)、図7(f)〜(h)は図5に示した構造を得るための工程を示している。
FIG. 5 is a schematic cross-sectional view schematically showing a cross-sectional view of the transparent electrode substrate on which the thin film transistor according to the present embodiment is formed, and shows the AA line portion of the plan view of the pixel portion shown in FIG. is there. 6 (a) to 6 (e) and FIGS. 7 (f) to (h) show steps for obtaining the structure shown in FIG.
本実施の形態に係る薄膜トランジスタ基板の断面模式図(図5)は、実施の形態1の薄膜トランジスタ基板の断面模式図(図2)と比較すると、ドレイン電極2と画素電極3の接続方法が異なっており、実施の形態1ではエッチングしたドレイン電極2の接続領域18に画素電極3を接続していたのに対し、本実施の形態においては、ドレイン電極2をそのまま残し、その上から画素電極3を形成しているので、電極間の接触面積を広くとることができ、安定した接続が可能となる。
The cross-sectional schematic diagram (FIG. 5) of the thin film transistor substrate according to the present embodiment is different from the cross-sectional schematic diagram (FIG. 2) of the thin film transistor substrate of the first embodiment in the connection method of the
以下、図6、図7にしたがって、本実施の形態の薄膜トランジスタ基板の製造工程を説明する。 Hereinafter, the manufacturing process of the thin film transistor substrate according to the present embodiment will be described with reference to FIGS.
透明基板上にゲート電極9、ゲート絶縁膜10を形成する工程は、実施の形態1と同じなので詳細は省略する。実施の形態1と同様に、透明基板上に第1の金属膜を形成し、第1のフォトリソグラフィー工程(図6(a))によりゲート電極9が形成される。ゲート電極9を形成した透明基板全面に窒化珪素からなるゲート絶縁膜10を形成し、さらにゲート絶縁膜10上に半導体膜11、n+半導体膜17及び第2の金属膜を形成する。なお、ここでn+半導体膜17とは、半導体膜11と第2の金属膜との間にショットキー障壁が生成するのを防止することにより良好な電気的接続を形成するために不純物を半導体膜に添加した膜であり、オーミックコンタクト膜ともいう。
Since the process of forming the
感光性フォトレジストを用いてエッチングマスクを形成し、第2の金属膜、n+半導体膜17及び半導体膜11を同じ形状にエッチングし、半導体膜11、n+半導体膜17とその上のドレイン電極2とソース電極13となる第2の電極を形成する(第2のフォトリソグラフィー工程:図6(b))。
An etching mask is formed using a photosensitive photoresist, the second metal film, the n +
次に、透明基板上に全体を覆うように有機材料からなる感光性樹脂を均等に塗布し、層間絶縁膜15を形成し(図6(c))、この層間絶縁膜15に対して露光、現像を行い、薄膜トランジスタ部の第1の貫通口4、第2の貫通口6および図5には示していないが、共通配線7と共通電極5が電気的に接触するための共通電極貫通口部8を同時に形成する(第3のフォトリソグラフィー工程:図6(d))。
Next, a photosensitive resin made of an organic material is uniformly applied on the transparent substrate so as to cover the whole, and an
このフォトリソグラフィー工程において、第2の貫通口6に対しては、グレートーンマスクを用いて、露光が他の部分よりも進まないように制御して行う。この時、グレートーンマスクを用いた第2の貫通口6では、底部に層間絶縁膜が薄く残った状態となる。残った層間絶縁膜をアッシングにより取り除きドレイン電極2の表面を露出させる。第1の貫通口4は実施の形態1と同様の条件でエッチングを行い、第2の金属膜、n+半導体膜17を層間絶縁膜15の第1の貫通口4の作製と一連の工程で行う(図6(e))。
In this photolithography process, the second through-
ここでグレートーンマスクとは、中間透過率を用いたマスクの総称であり、微細パターンで開口率を調整する方式、膜自体の透過率を調整したパターンを用いる方式等があり、一般にハーフトーン、スタックドレーヤーマスク、スリットマスク等と呼ばれるものを含むものである。 Here, the gray tone mask is a general term for a mask using an intermediate transmittance, and includes a method of adjusting the aperture ratio with a fine pattern, a method of using a pattern in which the transmittance of the film itself is adjusted, and the like. It includes what is called a stack drain mask, a slit mask or the like.
層間絶縁膜15の貫通口6等の作製と半導体層11のチャネル領域14の形成を一連の工程で行うため、第1の貫通口4とチャネル領域14の位置合わせが不要であり、位置ずれのマージンを考慮する必要がないため、画素の透過領域を無駄にすることがなく、開口率の高い表示が可能となる。
Since the formation of the through-
次に基板上の全面を覆うように、スパッタリング法により第1の透明電極膜を形成し、感光性フォトレジストを用いた第4のフォトリソグラフィー工程(図7(f))によりパターニングして画素電極3を形成した。ここで透明電極膜はITOを用いた。ドレイン電極2と画素電極3の接続面積は広く、電気的な信頼性を高めることができた。
Next, a first transparent electrode film is formed by a sputtering method so as to cover the entire surface of the substrate, and is patterned by a fourth photolithography process (FIG. 7F) using a photosensitive photoresist to form pixel electrodes. 3 was formed. Here, ITO was used as the transparent electrode film. The connection area between the
画素電極3を形成した後の電極間絶縁膜16の形成(第5のフォトリソグラフィー工程:図7(g))、絶縁膜上の共通電極5の形成(第6のフォトリソグラフィー工程:図7(h))は実施の形態1と同じであるので省略する。
Formation of the interelectrode insulating
このように作製した薄膜トランジスタ基板と対向基板であるカラーフィルタ基板とを対向配置して、それぞれの基板の内面側に配向膜を形成し、所定の方向にラビング処理を行った後液晶材料を挟持して液晶表示装置を得た。この液晶表示装置は、FFSモードの表示を行うことができるため視野角が非常に広く、またチャネル領域を窒化珪素で覆い保護しているため信頼性が高い。また層間絶縁膜15の第1の貫通口4の形成とチャネル領域14の形成とを一連の同一工程で行うため位置合わせのマージンを考慮する必要がなく、画素の透過領域を無駄にすることがないため、高開口率を達成し、かつ従来の製造工程と比べ工程を削減することができるため低コストの液晶表示装置を得ることができる。
The thin film transistor substrate thus manufactured and the color filter substrate, which is a counter substrate, are arranged to face each other, an alignment film is formed on the inner surface side of each substrate, a rubbing process is performed in a predetermined direction, and a liquid crystal material is sandwiched between them. Thus, a liquid crystal display device was obtained. This liquid crystal display device has a very wide viewing angle because it can perform FFS mode display, and has high reliability because the channel region is covered and protected by silicon nitride. In addition, since the formation of the first through-
さらに本実施の形態で示した液晶表示装置では、ドレイン電極2と画素電極3の接続の信頼性が高く、高信頼性の液晶表示装置を得ることができた。加えて、上記の窒化珪素によるチャネル領域14の保護は、層間絶縁膜15の第1の貫通口4とチャネル領域14の形成を一連の工程で行ったため、第1の貫通口4とチャネル領域14の境界部に段差、凹凸等がなく、保護膜を密着性よく形成することができるため、通常の絶縁膜によるチャネル領域の保護と比べ、非常に高い信頼性を示した。
Further, in the liquid crystal display device described in this embodiment, the connection between the
なお本実施の形態においては、画素電極3を下層とし、電極間絶縁膜16を介して共通電極5を上層に形成する構造を示した。しかし画素電極3と共通電極5の位置関係はこれに拘束されるものではなく、共通電極5を下層とし、画素電極3にスリット形状を形成して上層としても同様の効果を得ることができる。
In the present embodiment, the structure in which the
本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変更、省略することができる。 Within the scope of the present invention, the present invention can be freely combined with each other, or can be appropriately modified or omitted.
1 薄膜トランジスタ(TFT)、2 ドレイン電極、3 画素電極、4 第1の貫通口、5 共通電極、6 第2の貫通口、7 共通配線、8 共通電極開口部、9 ゲート電極、10 ゲート絶縁膜、11 半導体膜、12 信号配線、13 ソース電極、14 チャネル領域、15 層間絶縁膜、16 電極間絶縁膜、17 n+半導体膜、18 接続領域、19 ゲート配線
DESCRIPTION OF
Claims (16)
透明基板上に形成された第1の金属膜よりなるゲート電極と、
前記ゲート電極を覆う第1の絶縁膜と、
前記第1の絶縁膜上で、かつ前記ゲート電極を覆う半導体膜と、
前記半導体膜を覆うn+半導体膜と、
前記n+半導体膜上を覆う第2の金属膜と、
前記第2の金属膜を覆う層間絶縁膜と、を有し、
前記第2の金属膜、前記n+半導体膜及び前記半導体膜の一部を貫通して形成されたチャネル領域が設けられ、
前記層間絶縁膜を貫通する第1の貫通口が前記チャネル領域と連続して前記層間絶縁膜に形成された、薄膜トランジスタ部と、
前記第1の絶縁膜上に形成された前記半導体膜と前記n+半導体膜と
前記n+半導体膜を覆う前記第2の金属膜と
前記第2の金属膜を覆う層間絶縁膜と、を有し、
前記第2の金属膜、前記n+半導体膜及び前記半導体膜の一部を貫通して形成された接続領域が設けられ、
前記層間絶縁膜を貫通する第2の貫通口が前記接続領域と連続して前記層間絶縁膜に形成された、画素コンタクトホール部と、
前記画素コンタクトホール部の前記接続領域を覆い、前記第2の貫通口を経て前記層間絶縁膜上に形成された第1の表示用電極と、
前記薄膜トランジスタ部の前記チャネル領域を覆い、前記第1の貫通口を経て前記第1の表示用電極上を覆う第2の絶縁膜と、
前記第2の絶縁膜を覆う第2の表示用電極と、からなる表示部と
を備える液晶表示装置。 A transparent substrate made of a transparent material;
A gate electrode made of a first metal film formed on a transparent substrate;
A first insulating film covering the gate electrode;
A semiconductor film on the first insulating film and covering the gate electrode;
An n + semiconductor film covering the semiconductor film;
A second metal film covering the n + semiconductor film;
An interlayer insulating film covering the second metal film ,
A channel region formed through the second metal film, the n + semiconductor film, and a part of the semiconductor film;
A thin film transistor portion in which a first through hole penetrating the interlayer insulating film is formed in the interlayer insulating film continuously with the channel region ;
The semiconductor film formed on the first insulating film, the n + semiconductor film, the second metal film covering the n + semiconductor film, and an interlayer insulating film covering the second metal film ,
A connection region formed through the second metal film, the n + semiconductor film, and a part of the semiconductor film;
A second contact hole penetrating the interlayer insulating film is formed in the interlayer insulating film continuously with the connection region ;
Covering the connection area of the pixel contact hole portion, a first display electrode formed on the interlayer insulating film through said second through hole,
A second insulating film that covers the channel region of the thin film transistor portion and covers the first display electrode through the first through hole;
A liquid crystal display device comprising: a second display electrode that covers the second insulating film; and a display unit including the second display electrode.
前記ゲート電極を覆う第1の絶縁膜、半導体膜、n+半導体膜を順に形成し、前記半導体膜及び前記n+半導体膜をパターニングする工程と、
第2の金属膜を形成してパターニングする工程と、
前記第2の金属膜を覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜を貫通する第1の貫通口および第2の貫通口を形成する工程と、
前記第1の貫通口下の、前記第2の金属膜、前記n+半導体膜及び前記半導体膜の一部をエッチングして、前記ゲート電極に対応した位置にチャネル領域を形成する工程と、
前記第2の貫通口下の、前記第2の金属膜、前記n+半導体膜及び前記半導体膜の一部をエッチングして、前記第2の金属膜が露出した接続領域を形成する工程と、
前記接続領域を覆い、前記第2の貫通口を経て前記層間絶縁膜上に形成される第1の表示用電極を形成する工程と、
前記チャネル領域を覆い、前記第1の貫通口を経て前記第1の表示用電極上を覆う第2の絶縁膜を形成する工程と、
前記第2の絶縁膜を覆う第2の表示用電極を形成する工程と、を含む液晶表示装置の製造方法。 Forming a first metal film on a transparent substrate and patterning to form a gate electrode;
Forming a first insulating film, a semiconductor film, and an n + semiconductor film covering the gate electrode in order, and patterning the semiconductor film and the n + semiconductor film;
Forming and patterning a second metal film;
Forming an interlayer insulating film covering the second metal film;
Forming a first through hole and a second through hole penetrating the interlayer insulating film;
Etching the second metal film, the n + semiconductor film, and a part of the semiconductor film under the first through hole to form a channel region at a position corresponding to the gate electrode;
Etching the second metal film, the n + semiconductor film, and a part of the semiconductor film under the second through hole to form a connection region where the second metal film is exposed;
A step of forming the connecting region covers, the second first display electrode through the through hole Ru is formed on the interlayer insulating film,
Forming a pre-Symbol covering the channel region, a second insulating film of the first through the through-hole covering the first display electrodes above,
Forming a second display electrode covering the second insulating film. A method for manufacturing a liquid crystal display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013172499A JP6295543B2 (en) | 2013-08-22 | 2013-08-22 | Liquid crystal display device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013172499A JP6295543B2 (en) | 2013-08-22 | 2013-08-22 | Liquid crystal display device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015041008A JP2015041008A (en) | 2015-03-02 |
JP6295543B2 true JP6295543B2 (en) | 2018-03-20 |
Family
ID=52695193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013172499A Active JP6295543B2 (en) | 2013-08-22 | 2013-08-22 | Liquid crystal display device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6295543B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210086898A (en) * | 2019-12-31 | 2021-07-09 | 삼성디스플레이 주식회사 | Display device and method for manufacturing of the same |
CN113785402B (en) * | 2020-04-09 | 2023-04-04 | 京东方科技集团股份有限公司 | Display panel, manufacturing method thereof, hole opening precision detection method and display device |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001051297A (en) * | 1999-08-06 | 2001-02-23 | Toshiba Corp | Array substrate and production thereof |
KR100980015B1 (en) * | 2003-08-19 | 2010-09-03 | 삼성전자주식회사 | Thin film transistor array panel and manufacturing method thereof |
JP4802462B2 (en) * | 2004-07-27 | 2011-10-26 | 三菱電機株式会社 | Method for manufacturing thin film transistor array substrate |
JP5285280B2 (en) * | 2008-01-07 | 2013-09-11 | 株式会社ジャパンディスプレイウェスト | Liquid crystal display device and method of manufacturing liquid crystal display device |
JP2011017887A (en) * | 2009-07-09 | 2011-01-27 | Sony Corp | Liquid crystal display panel |
KR20120060664A (en) * | 2010-12-02 | 2012-06-12 | 삼성전자주식회사 | Display apparatus and fabrication method of the same |
US8760595B2 (en) * | 2011-09-09 | 2014-06-24 | Lg Display Co., Ltd. | Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same |
-
2013
- 2013-08-22 JP JP2013172499A patent/JP6295543B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015041008A (en) | 2015-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101258903B1 (en) | Liquid crystal display device and the method of fabricating thereof | |
KR102241442B1 (en) | Thin film transistor substrate and method of fabricating the same | |
JP6184268B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
TWI440945B (en) | Array substrate for edge field switching mode liquid crystal display device and method of fabricating the same | |
US10083881B2 (en) | Array substrate for display device and manufacturing method thereof | |
TWI559061B (en) | Liquid crystal display and manufacturing method thereof | |
CN100444005C (en) | Thin film transistor array panel and manufacturing method thereof | |
US9640557B2 (en) | TFT array substrate and method for producing the same | |
JP6382496B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
TWI460516B (en) | Pixel structure and manufacturing method thereof | |
US11302718B2 (en) | Active matrix substrate and production method therefor | |
JP2012018970A (en) | Thin film transistor array substrate, manufacturing method of the same and liquid crystal display device | |
JP6188793B2 (en) | TFT array substrate, manufacturing method thereof, and display device | |
JP2001144298A (en) | Thin film transistor substrate and method of manufacturing the same | |
KR102221845B1 (en) | Display Substrate and Method for Preparing the Same | |
CN106997892B (en) | Display device and method of manufacturing the same | |
US20180358469A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP2015099287A (en) | Liquid crystal display panel and liquid crystal display panel manufacturing method | |
JP6188473B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
JP5048914B2 (en) | Method for manufacturing thin film transistor array panel | |
KR102232258B1 (en) | Display Substrate and Method for Preparing the Same | |
KR102227519B1 (en) | Display Substrate and Method for Preparing the Same | |
JP6295543B2 (en) | Liquid crystal display device and manufacturing method thereof | |
TWI490615B (en) | Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same | |
US9075273B2 (en) | Thin film transistor array panel and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160728 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170606 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180123 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180205 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6295543 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |