JP6283709B2 - 半導体装置 - Google Patents

Description

本明細書で開示する技術は、半導体装置に関する。

半導体装置は、トレンチ型又はプレーナ型の絶縁ゲート部を備えることが多い。このような半導体装置では、絶縁ゲート部のドレイン側端部のゲート絶縁膜に電界が集中する。特許文献１は、このような電界集中を緩和するために、トレンチ型の絶縁ゲート部の底部、即ち、絶縁ゲート部のドレイン側端部のゲート絶縁膜に接するようにｐ型の電界緩和領域を設ける技術を開示する。電界緩和領域は、絶縁ゲート部のドレイン側端部のゲート絶縁膜に集中する電界を緩和することができる。

特開平１０−９８１８８号公報

しかしながら、電界緩和領域が設けられていても、絶縁ゲート部のドレイン側端部のゲート絶縁膜に集中する電界によってゲート絶縁膜が絶縁破壊し、半導体装置の信頼性が低下することが懸念される。本明細書は、ゲート絶縁膜の絶縁破壊を抑制し、信頼性の高い半導体装置を提供することを目的とする。

本明細書で開示する半導体装置の一実施形態は、半導体基板及び絶縁ゲート部を備える。半導体基板は、第１導電型のドレイン領域と第１導電型のドリフト領域と第２導電型のボディ領域と第１導電型のソース領域と第２導電型の電界緩和領域を有しており、ドレイン領域とドリフト領域とボディ領域とソース領域がこの順で並んでいる。絶縁ゲート部は、ゲート絶縁膜と第１導電型のゲート電極を有する。ゲート絶縁膜は、ドリフト領域とボディ領域とソース領域に接する。ゲート電極は、少なくともドリフト領域とソース領域の間に位置するボディ領域にゲート絶縁膜を介して対向する。電界緩和領域は、ゲート絶縁膜よりもドレイン領域側に配置されており、ゲート電極とドリフト領域に接しており、ゲート電極とドリフト領域を隔てる。

上記実施形態の半導体装置では、電界緩和領域が、ゲート絶縁膜よりもドレイン領域側に配置されているとともにドリフト領域とゲート電極に接するように構成されていることを１つの特徴とする。このため、上記実施形態の半導体装置は、従来構造のドレイン側端部に存在するゲート絶縁膜が電界緩和領域に置き換えられたように構成されている。このように、上記実施形態の半導体装置では、電界集中が起きやすい箇所にそもそもゲート絶縁膜が存在しないことから、ゲート絶縁膜の絶縁破壊が抑制される。また、上記実施形態の半導体装置では、ゲート電極が第１導電型であることを１つの特徴とする。これにより、第１導電型のドリフト領域と第２導電型の電界緩和領域と第１導電型のゲート電極が逆向きに接続された一対のダイオードを構成する。このため、上記実施形態の半導体装置では、ゲート絶縁膜の一部が電界緩和領域に置き換えられたような構成であっても、リーク電流が抑えられ、安定したオン動作及びオフ動作を実行することができる。

実施例１の半導体装置の要部断面図を模式的に示す。 実施例１の変形例の半導体装置の要部断面図を模式的に示す。 実施例１の変形例の半導体装置の要部断面図を模式的に示す。 実施例２の半導体装置の要部断面図を模式的に示す。

以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。

本明細書で開示する半導体装置としては、縦型又は横型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が例示される。本明細書で開示する半導体装置の一実施形態は、半導体基板及び絶縁ゲート部を備えていてもよい。半導体基板は、第１導電型のドレイン領域と第１導電型のドリフト領域と第２導電型のボディ領域と第１導電型のソース領域と第２導電型の電界緩和領域を有しており、ドレイン領域とドリフト領域とボディ領域とソース領域がこの順で並んでいる。半導体装置が縦型の場合、ドレイン領域とドリフト領域とボディ領域とソース領域が半導体基板の厚み方向に沿ってこの順で並んでいる。半導体基板が横型の場合、ドレイン領域とドリフト領域とボディ領域とソース領域が半導体基板の面方向に沿ってこの順で並んでいる。必要に応じて、これら半導体領域の間に他の半導体領域が介在してもよい。絶縁ゲート部は、ゲート絶縁膜と第１導電型のゲート電極を有する。ゲート絶縁膜は、ドリフト領域とボディ領域とソース領域に接する。ゲート電極は、少なくともドリフト領域とソース領域の間に位置するボディ領域にゲート絶縁膜を介して対向する。電界緩和領域は、ゲート絶縁膜よりもドレイン領域側に配置されており、ゲート電極とドリフト領域に接しており、ゲート電極とドリフト領域を隔てる。

上記半導体装置の一実施形態では、ゲート電極が、不純物濃度が相対的に高濃度な高濃度ゲート電極と不純物濃度が相対的に低濃度な低濃度ゲート電極を有していてもよい。この場合、高濃度ゲート電極が、ドリフト領域とソース領域の間に位置するボディ領域の全範囲にゲート絶縁膜を介して対向する。さらに、低濃度ゲート電極が、電界緩和領域と高濃度ゲート電極の間に設けられている。この態様によると、高濃度ゲート電極が、ボディ領域のうちの反転層が形成される領域に対向することができる。このため、半導体装置がオンのときに、ボディ領域に十分な電界を加えることができ、ボディ領域に高密度な反転層が形成され、低いチャネル抵抗が実現される。

上記半導体装置の一実施形態は、ドレイン領域とドリフト領域とボディ領域とソース領域が半導体基板の厚み方向に沿ってこの順で並んでおり、縦型であってもよい。この場合、絶縁ゲート部が、半導体基板の表面からソース領域及びボディ領域を貫通してドリフト領域に侵入するトレンチ内に設けられている。ゲート絶縁膜は、トレンチの側面を被覆する。ゲート電極は、トレンチの底面に露出する。電界緩和領域が、トレンチの底面に露出するゲート電極に接する。この態様によると、絶縁ゲート部の底部、即ち、絶縁ゲート部のドレイン側端部にゲート絶縁膜が存在しないことから、ゲート絶縁膜の絶縁破壊が抑制される。

図１に示されるように、半導体装置１は、ＭＯＳＦＥＴと称されるパワー半導体素子であり、半導体基板１０、半導体基板１０の裏面を被覆するドレイン電極２２、半導体基板１０の表面を被覆するソース電極２４及び半導体基板１０の表層部に設けられているトレンチ型の絶縁ゲート部３０を備える。

半導体基板１０は、炭化珪素（ＳｉＣ）を材料とする基板であり、ｎ⁺型のドレイン領域１１、ｎ^-型のドリフト領域１２、ｐ型のボディ領域１３、ｐ⁺型のボディコンタクト領域１４、ｎ⁺型のソース領域１５及びｐ⁺型の電界緩和領域１６を有する。ドレイン領域１１とドリフト領域１２とボディ領域１３とソース領域１５は、半導体基板１０の厚み方向に沿ってこの順で並んでいる。

ドレイン領域１１は、半導体基板１０の裏層部に配置されており、半導体基板１０の裏面に露出する。ドレイン領域１１は、ドリフト領域１２がエピタキシャル成長するための下地基板でもある。ドレイン領域１１は、半導体基板１０の裏面を被膜するドレイン電極２２にオーミック接触する。一例では、ドレイン領域１１は、その厚みが約１〜３００μｍであり、その不純物濃度が約１×１０¹⁸〜１×１０²³ｃｍ^-3であるのが望ましい。

ドリフト領域１２は、ドレイン領域１１上に設けられている。ドリフト領域１２は、絶縁ゲート部３０の側面に接する。ドリフト領域１２は、エピタキシャル成長技術を利用して、ドレイン領域１１の表面から結晶成長して形成される。一例では、ドリフト領域１２は、その厚みが約５〜２００μｍであり、その不純物濃度が約１×１０¹³〜１×１０¹⁷ｃｍ^-3であるのが望ましい。

ボディ領域１３は、ドリフト領域１２上に設けられており、半導体基板１０の表層部に配置されている。ボディ領域１３は、絶縁ゲート部３０の側面に接する。ボディ領域１３は、エピタキシャル成長技術を利用して、ドリフト領域１２の表面から結晶成長して形成される。一例では、ボディ領域１３は、その厚みが約１〜５μｍであり、その不純物濃度が約１×１０¹⁶〜１×１０¹⁸ｃｍ^-3であるのが望ましい。

ボディコンタクト領域１４は、ボディ領域１３上に設けられており、半導体基板１０の表層部に配置されており、半導体基板１０の表面に露出する。ボディコンタクト領域１４は、イオン注入技術を利用して、半導体基板１０の表層部にアルミニウム又はボロンを導入して形成される。ボディコンタクト領域１４は、半導体基板１０の表面を被膜するソース電極２４にオーミック接触する。一例では、ボディコンタクト領域１４は、そのドーズ量が約１×１０¹⁴〜１×１０¹⁵ｃｍ^-2であり、そのピーク濃度が約１×１０¹⁹〜２×１０²⁰ｃｍ^-3であるのが望ましい。

ソース領域１５は、ボディ領域１３上に設けられており、半導体基板１０の表層部に配置されており、半導体基板１０の表面に露出する。ソース領域１５は、ボディ領域１３によってドリフト領域１２から隔てられている。ソース領域１５は、絶縁ゲート部３０の側面に接する。ソース領域１５は、イオン注入技術を利用して、半導体基板１０の表層部に窒素又はリンを導入して形成される。ソース領域１５は、半導体基板１０の表面を被膜するソース電極２４にオーミック接触する。一例では、ソース領域１５は、そのドーズ量が約１×１０¹⁴〜５×１０¹⁵ｃｍ^-2であり、そのピーク濃度が約１×１０¹⁹〜５×１０²⁰ｃｍ^-3であるのが望ましい。

絶縁ゲート部３０は、半導体基板１０の表面から深部に向けて伸びており、ゲート絶縁膜３２及びゲート電極３４を有する。絶縁ゲート部３０は、ソース領域１５及びボディ領域１３を貫通してドリフト領域１２の一部に侵入するトレンチ３０Ｔ内に設けられている。ゲート絶縁膜３２は、トレンチ３０Ｔの側面を被覆しており、酸化シリコンで構成されている。ゲート絶縁膜３２は、半導体基板１０の表層部にトレンチ３０Ｔを形成した後に、蒸着技術を利用して、そのトレンチ３０Ｔの側面に選択的に堆積することで形成される。ゲート電極３４は、ゲート絶縁膜３２によってソース領域１５、ボディ領域１３及びドリフト領域１２から隔てられており、ｎ^-型のポリシリコンで構成されている。特に、ゲート電極３４は、ドリフト領域１２とソース領域１５の間に位置するボディ領域１３に対向しており、この対向部分に反転層を形成するように構成されている。ゲート電極３４は、トレンチ３０Ｔの底面に露出しており、電界緩和領域１６に接する。一例では、ゲート電極３４は、その不純物濃度が約１×１０¹³〜１×１０¹⁷ｃｍ^-3であるのが望ましい。

電界緩和領域１６は、絶縁ゲート部３０の底部に対応して配置されており、ゲート絶縁膜３２よりもドレイン領域１１側に配置されており、ドリフト領域１２によってドレイン領域１１及びボディ領域１３から隔てられている。電界緩和領域１６は、ドリフト領域１２とゲート電極３４の間に配置されており、ドリフト領域１２とゲート電極３４に接しており、ドリフト領域１２とゲート電極３４を隔てる。このように、ｎ^-型のドリフト領域１２とｐ⁺型の電界緩和領域１６とｎ^-型のゲート電極３４が連続して配置されている。これにより、ドリフト領域１２と電界緩和領域１６が１つのダイオードを構成しており、電界緩和領域１６とゲート電極３４が１つのダイオードを構成しており、これらダイオードが逆向きに配置されている。電界緩和領域１６は、半導体基板１０の表層部にトレンチ３０Ｔを形成した後に、エピ成長技術を利用して、トレンチ３０Ｔの底面に選択的に堆積することで形成される。一例では、電界緩和領域１６は、その厚みが約０．１〜２μｍであり、その不純物濃度が約１×１０¹⁸〜１×１０²³ｃｍ^-3であるのが望ましい。

次に、半導体装置１の動作を説明する。ドレイン電極２２に正電圧が印加され、ソース電極２４が接地され、絶縁ゲート部３０のゲート電極３４が接地されていると、半導体装置１はオフである。このとき、半導体装置１では、ドリフト領域１２と電界緩和領域１６で構成されるダイオードに逆バイアスが印加されるので、ドリフト領域１２と電界緩和領域１６の間のｐｎ接合から空乏層が伸びる。このため、ドレイン電極２２とゲート電極３４の間は絶縁され、ドレイン電極２２とゲート電極３４の間にリーク電流が流れることは抑制されている。したがって、半導体装置１は、安定したオフ動作を実行することができる。また、ドリフト領域１２と電界緩和領域１６の間のｐｎ接合から伸びる空乏層により、絶縁ゲート部３０の底部の電界が緩和される。特に、半導体装置１では、絶縁ゲート部３０の底部にゲート絶縁膜３２が設けられていない。絶縁ゲート部３０の底部、即ち、絶縁ゲート部３０のドレイン側端部は電界集中が起きやすい箇所である。半導体装置１では、電界集中が起きやすい箇所にそもそもゲート絶縁膜３２が存在しないことから、ゲート絶縁膜３２の絶縁破壊が抑制される。このように、半導体装置１は、絶縁ゲート部３０のゲート絶縁膜３２の絶縁破壊が抑制され、高い信頼性を有することができる。

ドレイン電極２２に正電圧が印加され、ソース電極２４が接地され、絶縁ゲート部３０のゲート電極３４にソース電極２４よりも正となる電圧が印加されていると、半導体装置１はオンである。このとき、半導体装置１では、電界緩和領域１６とゲート電極３４で構成されるダイオードに逆バイアスが印加されるので、電界緩和領域１６とゲート電極３４の間のｐｎ接合から空乏層が伸びる。このため、ドレイン電極２２とゲート電極３４の間は絶縁され、ドレイン電極２２とゲート電極３４の間にリーク電流が流れることは抑制されている。したがって、半導体装置１は、安定したオン動作を実行することができる。

上記したように、半導体装置１は、安定したオン動作及びオフ動作を実行することが可能であるとともに、ゲート絶縁膜３２の絶縁破壊が抑制され、高い信頼性を有することができる。さらに、半導体装置１では、絶縁ゲート部３０の底部にゲート絶縁膜３２が存在しないので、帰還容量が極めて小さく、スイッチング速度が向上する。

図２に、変形例の半導体装置２を示す。半導体装置２のゲート電極３４は、不純物濃度が相対的に高濃度な高濃度ゲート電極３４ａと不純物濃度が相対的に低濃度な低濃度ゲート電極３４ｂを有する。高濃度ゲート電極３４ａはトレンチ３０Ｔ内の上側部分に配置されており、低濃度ゲート電極３４ｂはトレンチ３０Ｔ内の下側部分に配置されている。高濃度ゲート電極３４ａと低濃度ゲート電極３４ｂの境界が、ドリフト領域１２とボディ領域１３の境界深さと同一又はその境界深さよりも深い位置にあるのが望ましい。換言すると、高濃度ゲート電極３４ａがドリフト領域１２とソース領域１５の間に位置するボディ領域１３の全範囲にゲート絶縁膜３２を介して対向しており、低濃度ゲート電極３４ｂが電界緩和領域１６と高濃度ゲート電極３４ａの間に配置されている。一例では、高濃度ゲート電極３４ａの不純物濃度が約１×１０¹⁸〜１×１０²³ｃｍ^-3であるのが望ましく、低濃度ゲート電極３４ｂの不純物濃度が約１×１０¹³〜１×１０¹⁷ｃｍ^-3であるのが望ましい。

半導体装置２では、オンしているときに、電界緩和領域１６と低濃度ゲート電極３４ｂの間のｐｎ接合から伸びる空乏層が、高濃度ゲート電極３４ａ内に深く伸びることが抑制される。このため、半導体装置２では、高濃度ゲート電極３４ａの全体に亘って一定のゲート電圧が印加されるので、ボディ領域１３に対して十分な電界を加えることができる。このため、ドリフト領域１２とソース領域１５の間に位置するボディ領域１３の全範囲に亘って高密度な反転層が形成され、低いチャネル抵抗が実現される。なお、このような効果を得るためには、トレンチ３０Ｔ内の上側部分に低抵抗な導電体が設けられていればよく、例えば、高濃度ゲート電極３４ａに代えて金属が用いられてもよい。

図３に、変形例の半導体装置３を示す。半導体装置３の電界緩和領域１６は、拡散領域として構成されている。この電界緩和領域１６は、半導体基板１０の表層部にトレンチ３０Ｔを形成した後に、イオン注入技術を利用して、トレンチ３０Ｔの底面にアルミニウム又はボロンを導入して形成される。拡散領域として構成される電界緩和領域１６は、トレンチ３０Ｔの側面を被覆するゲート絶縁膜３２のドレイン側端部を被覆する。このため、この部分のゲート絶縁膜３２の電界集中を緩和することができ、この部分のゲート絶縁膜３２の絶縁破壊を抑制することができる。半導体装置３は、より高い信頼性を有することができる。

図４に示されるように、半導体装置４は、ＭＯＳＦＥＴと称されるパワー半導体素子であり、半導体基板１００、半導体基板１００の表面の一部を被覆するドレイン電極１２２、半導体基板１００の表面の一部を被覆するソース電極１２４及び半導体基板１００の表面の一部であってドレイン電極１２２とソース電極１２４の間に配置されているプレーナ型の絶縁ゲート部１３０を備える。

半導体基板１００は、炭化珪素（ＳｉＣ）を材料とする基板であり、ｎ⁺型のドレイン領域１１１、ｎ^-型のドリフト領域１１２、ｐ型のボディ領域１１３、ｐ⁺型のボディコンタクト領域１１４、ｎ⁺型のソース領域１１５及びｐ⁺型の電界緩和領域１１６を有する。ドレイン領域１１１とドリフト領域１１２とボディ領域１１３とソース領域１１５は、半導体基板１０の面方向に沿ってこの順で並んでいる。

ドレイン領域１１１は、半導体基板１００の表層部に配置されており、半導体基板１００の表面に露出する。ドレイン領域１１１は、イオン注入技術を利用して、半導体基板１００の表層部に窒素又はリンを導入して形成される。ドレイン領域１１１は、半導体基板１００の表面を被膜するドレイン電極１２２にオーミック接触する。

ドリフト領域１１２は、ドレイン領域１１１とボディ領域１１３の間に設けられており、半導体基板１００の表面に露出する。ドリフト領域１１２は、絶縁ゲート部１３０の下面に接する。ドリフト領域１１２は、半導体基板１００の他の半導体領域を形成した残部として構成されている。

ボディ領域１１３は、半導体基板１０の表層部に配置されており、ドリフト領域１１２とソース領域１１５の間に設けられており、半導体基板１００の表面に露出する。ボディ領域１１３は、絶縁ゲート部１３０の下面に接する。ボディ領域１１３は、イオン注入技術を利用して、半導体基板１００の表層部にアルミニウム又はボロンを導入して形成される。

ボディコンタクト領域１１４は、ボディ領域１１３上に設けられており、半導体基板１００の表層部に配置されており、半導体基板１００の表面に露出する。ボディコンタクト領域１１４は、イオン注入技術を利用して、半導体基板１００の表層部にアルミニウム又はボロンを導入して形成される。ボディコンタクト領域１１４は、半導体基板１００の表面を被膜するソース電極１２４にオーミック接触する。

ソース領域１１５は、ボディ領域１１３上に設けられており、半導体基板１００の表層部に配置されており、半導体基板１００の表面に露出する。ソース領域１１５は、ボディ領域１１３によってドリフト領域１１２から隔てられている。ソース領域１１５は、絶縁ゲート部１３０の下面に接する。ソース領域１１５は、イオン注入技術を利用して、半導体基板１００の表層部に窒素又はリンを導入して形成される。ソース領域１１５は、半導体基板１００の表面を被膜するソース電極１２４にオーミック接触する。

絶縁ゲート部１３０は、半導体基板１００の表面上に設けられており、ゲート絶縁膜１３２及びゲート電極１３４を有する。ゲート絶縁膜１３２は、半導体基板１００の表面を被覆しており、酸化シリコンで構成されている。ゲート電極１３４は、ゲート絶縁膜１３２によってソース領域１１５、ボディ領域１１３及びドリフト領域１１２から隔てられており、ポリシリコンで構成されている。ゲート電極１３４は、不純物濃度が相対的に高濃度な高濃度ゲート電極１３４ａと不純物濃度が相対的に低濃度な低濃度ゲート電極１３４ｂを有する。高濃度ゲート電極１３４ａと低濃度ゲート電極１３４ｂの境界が、ドリフト領域１１２とボディ領域１１３の境界と同一又はその境界よりもドレイン領域１１１側に位置するのが望ましい。換言すると、高濃度ゲート電極１３４ａがドリフト領域１１２とソース領域１１５の間に位置するボディ領域１１３の全範囲にゲート絶縁膜１３２を介して対向しており、低濃度ゲート電極１３４ｂが電界緩和領域１１６と高濃度ゲート電極１３４ａの間に配置されている。

電界緩和領域１１６は、ドリフト領域１１２上に設けられており、半導体基板１００の表層部に配置されており、半導体基板１００の表面に露出する。電界緩和領域１１６は、絶縁ゲート部１３０のドレイン側端部に対応して配置されており、ゲート絶縁膜１３２よりもドレイン領域１１１側に配置されており、ドリフト領域１１２によってドレイン領域１１１及びボディ領域１１３から隔てられている。電界緩和領域１１６は、ドリフト領域１１２とゲート電極１３４の間に配置されており、ドリフト領域１１２とゲート電極１３４に接しており、ドリフト領域１１２とゲート電極１３４を隔てる。このように、ｎ^-型のドリフト領域１１２とｐ⁺型の電界緩和領域１１６とｎ^-型のゲート電極１３４が連続して配置されている。これにより、ドリフト領域１１２と電界緩和領域１１６が１つのダイオードを構成しており、電界緩和領域１１６とゲート電極１３４が１つのダイオードを構成しており、これらダイオードが逆向きに配置されている。電界緩和領域１１６は、結晶成長技術又はイオン注入技術を利用して半導体基板１００の表層部に面的に広がるアルミニウム又はボロンを含む半導体層として形成された後に、エッチング技術を利用してドリフト領域１１２の表面上の一部に残存するように形成される。

次に、半導体装置４の動作を説明する。ドレイン電極１２２に正電圧が印加され、ソース電極１２４が接地され、絶縁ゲート部１３０のゲート電極１３４が接地されていると、半導体装置４はオフである。このとき、半導体装置４では、ドリフト領域１１２と電界緩和領域１１６で構成されるダイオードに逆バイアスが印加されるので、ドリフト領域１１２と電界緩和領域１１６の間のｐｎ接合から空乏層が伸びる。このため、ドレイン電極１２２とゲート電極１３４の間は絶縁され、ドレイン電極１２２とゲート電極１３４の間にリーク電流が流れることは抑制されている。したがって、半導体装置４は、安定したオフ動作を実行することができる。また、ドリフト領域１１２と電界緩和領域１１６の間のｐｎ接合から伸びる空乏層により、絶縁ゲート部１３０のドレイン側端部の電界が緩和される。特に、半導体装置４では、絶縁ゲート部１３０のドレイン側端部にゲート絶縁膜１３２が設けられていない。絶縁ゲート部１３０のドレイン側端部は電界集中が起きやすい箇所である。半導体装置４では、電界集中が起きやすい箇所にそもそもゲート絶縁膜１３２が存在しないことから、ゲート絶縁膜１３２の絶縁破壊が抑制される。このように、半導体装置４は、絶縁ゲート部１３０のゲート絶縁膜１３２の絶縁破壊が抑制され、高い信頼性を有することができる。

ドレイン電極１２２に正電圧が印加され、ソース電極１２４が接地され、絶縁ゲート部１３０のゲート電極１３４にソース電極１２４よりも正となる電圧が印加されていると、半導体装置４はオンである。このとき、半導体装置４では、電界緩和領域１１６とゲート電極１３４で構成されるダイオードに逆バイアスが印加されるので、電界緩和領域１１６とゲート電極１３４の間のｐｎ接合から空乏層が伸びる。このため、ドレイン電極１２２とゲート電極１３４の間は絶縁され、ドレイン電極１２２とゲート電極１３４の間にリーク電流が流れることは抑制されている。したがって、半導体装置４は、安定したオン動作を実行することができる。

上記したように、半導体装置４は、安定したオン及びオフの動作を実行することが可能であるとともに、ゲート絶縁膜１３２の絶縁破壊が抑制され、高い信頼性を有することができる。また、図２に示す半導体装置２と同様に、ゲート電極１３４が高濃度ゲート電極１３４ａと低濃度ゲート電極１３４ｂを有しているので、ドリフト領域１１２とソース領域１１５の間に位置するボディ領域１１３の全範囲に亘って高密度な反転層が形成され、低いチャネル抵抗が実現される。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１：半導体装置
１０：半導体基板
１１：ドレイン領域
１２：ドリフト領域
１３：ボディ領域
１４：ボディコンタクト領域
１５：ソース領域
１６：電界緩和領域
２２：ドレイン電極
２４：ソース電極
３０：絶縁ゲート部
３０Ｔ：トレンチ
３２：ゲート絶縁膜
３４：ゲート電極

Claims (2)

1. 第１導電型のドレイン領域と第１導電型のドリフト領域と第２導電型のボディ領域と第１導電型のソース領域と第２導電型の電界緩和領域を有しており、前記ドレイン領域と前記ドリフト領域と前記ボディ領域と前記ソース領域がこの順で並んでいる半導体基板と、
   前記ドリフト領域と前記ボディ領域と前記ソース領域に対向する絶縁ゲート部と、を備えており、
   前記絶縁ゲート部は、
   前記ドリフト領域と前記ボディ領域と前記ソース領域に接するゲート絶縁膜と、
   少なくとも前記ドリフト領域と前記ソース領域の間に位置する前記ボディ領域に前記ゲート絶縁膜を介して対向する第１導電型のゲート電極と、を有しており、
   前記電界緩和領域は、前記ゲート絶縁膜よりも前記ドレイン領域側に配置されており、前記ドリフト領域と前記ゲート電極に接しており、前記ドリフト領域と前記ゲート電極を隔てており、
   前記ゲート電極は、不純物濃度が相対的に高濃度な高濃度ゲート電極と不純物濃度が相対的に低濃度な低濃度ゲート電極を有しており、
   前記高濃度ゲート電極が、前記ドリフト領域と前記ソース領域の間に位置する前記ボディ領域の全範囲に前記ゲート絶縁膜を介して対向しており、
   前記低濃度ゲート電極が、前記電界緩和領域と前記高濃度ゲート電極の間に設けられている、半導体装置。
2. 前記ドレイン領域と前記ドリフト領域と前記ボディ領域と前記ソース領域が前記半導体基板の厚み方向に沿ってこの順で並んでおり、
   前記絶縁ゲート部が、前記半導体基板の表面から前記ソース領域及び前記ボディ領域を貫通して前記ドリフト領域に侵入するトレンチ内に設けられており、
   前記ゲート絶縁膜は、前記トレンチの側面を被覆しており、
   前記ゲート電極は、前記トレンチの底面に露出しており、
   前記電界緩和領域が、前記トレンチの底面に露出する前記ゲート電極に接する、請求項１に記載の半導体装置。
   

Images