JP6277143B2 - 電源装置およびａｃアダプタ - Google Patents

Description

本発明の実施形態は、電源装置およびＡＣアダプタに関する。

デジタル家電やＯＡ機器等の機器には、商用交流電源から直流電力を得るための電源装置が搭載されている。交流電源から直流電力を得る電源装置としては、ダイオード整流回路、力率改善回路（ＰＦＣ）、ＤＣ／ＤＣ変換器の３つの回路を有するものが知られている。例えば、図９は、従来の電源装置の回路構成を示す。ダイオード整流回路は、交流電圧を整流し直流電圧へ変換する。ダイオード整流器で整流した電圧は、交流電圧同様に振幅が大きく変動するため、平滑コンデンサを接続し電圧を平滑する。平滑コンデンサを接続すると、整流器は平滑コンデンサよりも交流電圧が大きい場合にのみダイオードが導通する動作となる。このため、交流電源から整流器に流れ込む電流は交流電圧ピーク付近のみ振幅を持った力率の悪い波形となる。ＰＦＣ回路は、ダイオード整流回路と平滑コンデンサの間に接続し、力率改善を行う。ＤＣ／ＤＣ変換器は、整流回路とＰＦＣ回路で得られた直流電圧を所望の電圧に変換する。

Jun-Ho Kim et al, "Analysis and Design of Boost-LLC Converter for High Power Density AC-DC Adapter", ECCE Asia 2013, pp6-11

しかしながら、多段構成の回路では、回路全体の損失がそれぞれの回路で生じる損失の和となる。このため、多段構成の回路を適用した電源装置は、各々の回路の効率が良くても、電源装置全体としての効率向上には限界がある。
本発明は、リプルを抑制できる電源装置およびＡＣアダプタを提供することを目的とする。

実施形態によれば、電源装置は、Ｈブリッジと、第１インダクタと、第２インダクタと、第１キャパシタと、トランスと、整流器と、第１の電圧検出手段と、電流検出手段と、第２の電圧検出手段と、第３の電圧検出手段と、制御部とを有する。Ｈブリッジは、直列接続した第１及び第２スイッチと、直列接続した第３及び第４スイッチと、キャパシタと、が並列接続される。制御部は、第１の電圧検出手段、電流検出手段、第２の電圧検出手段及び第３の電圧検出手段が検出する値に基づいて、第１及び第２スイッチの接続点と第３及び第４スイッチの接続点との間の電圧値が零となる零電圧期間の長さを前記交流電源の電源周波数に伴って変化させるスイッチング信号を生成し、生成したスイッチング信号により各スイッチを制御する。

図１は、第１の実施形態に係る電源装置の構成例を示す図である。 図２は、第１の実施形態に係る電源装置における制御装置の構成例を示すブロック図である。 図３（ａ）は、交流電源電圧の波形を示す。図３（ｂ）は、電源（第１インダクタ）電流の波形を示す。図３（ｃ）は、Ｈブリッジの線間電圧の波形を示す。図３（ｄ）は、第２インダクタ電流の波形を示す。図３（ｅ）は、トランスの２次側電流の波形を示す。図３（ｆ）は、出力電圧（負荷電圧）の波形を示す。 図４は、スイッチング周波数に対する電圧のゲイン特性を示す図である。 図５は、２レベルＰＷＭによるＨブリッジの線間電圧と各スイッチング素子に対する駆動信号との例を示す図である。 図６は、３レベルＰＷＭによるＨブリッジの線間電圧と各スイッチング素子に対する駆動信号との例を示す図である。 図７は、３レベルＰＷＭに用いる変調率の例を示す図である。 図８は、第２の実施形態に係る電源装置の構成例を示す図である。 図９は、従来の電源装置の回路構成例を示す図である。

以下、実施の形態について図面を参照して説明する。
（第１実施形態）
図１は、第１実施形態に係る電源装置１の構成例を示す図である。
電源装置１は、電源回路１１と制御装置（制御部）１２とを備える。電源装置１は、制御装置１２が電源回路１１を制御することにより交流電源２からの交流電力を負荷３に供給する直流電力に変換する。また、電源装置１は、交流電源２に接続するプラグおよび負荷３に接続するプラグを設けることによりＡＣアダプタとして実現できる。

電源回路１１は、第１インダクタＬ１、第２インダクタＬ２、トランスＴ、第１キャパシタＣ１、Ｈブリッジ２１、整流器２２、第２キャパシタＣｏｕｔ、入力電圧検出部（第１の電圧検出手段）２３、電源電流検出部（電流検出手段）２４、ブリッジキャパシタ電圧検出部（第２の電圧検出手段）２５、及び、出力電圧検出部（第３の電圧検出手段）２６を備える。
また、Ｈブリッジ２１は、スイッチング素子（スイッチ）Ｓ１Ｐ、Ｓ１Ｎ、Ｓ２Ｐ、Ｓ２Ｎ、ダイオードＤ１Ｐ、Ｄ１Ｎ、Ｄ２Ｐ、Ｄ２Ｎ、及び、ブリッジキャパシタＣｄｃを備える。

Ｈブリッジ２１は、直列に接続された第１及び第２スイッチング素子Ｓ１Ｐ、Ｓ１Ｎと、直列に接続された第３及び第４スイッチング素子Ｓ２Ｐ、Ｓ２Ｎと、直列に接続されたブリッジキャパシタＣｄｃと、が互いに並列に接続されている。以下の説明では、直列接続される第１スイッチング素子Ｓ１Ｐと第２スイッチング素子Ｓ１Ｎとの接続点はＡ点とする。第１スイッチング素子Ｓ１Ｐと第２スイッチング素子Ｓ１Ｎとは、Ａ側のハーフブリッジを構成する。また、直列接続される第３スイッチング素子Ｓ２Ｐと第４スイッチング素子Ｓ２Ｎとの接続点は、Ｂ点とする。第３スイッチング素子Ｓ２Ｐと第４スイッチング素子Ｓ２Ｎとは、Ｂ側のハーフブリッジを構成する。また、Ａ点及びＢ点間の電圧（ＡＢ間電圧）Ｖａｂは、Ｈブリッジ２１の出力電圧（線間電圧）である。

第１スイッチング素子Ｓ１Ｐのソース端子は、Ａ点を介して第２スイッチング素子Ｓ１Ｎのドレイン端子に接続される。第１スイッチング素子Ｓ１Ｐのドレイン端子は、第３スイッチング素子Ｓ２Ｐのドレイン端子に接続される。第２スイッチング素子Ｓ１Ｎのソース端子は、第４スイッチング素子Ｓ２Ｎのソース端子に接続される。第３スイッチング素子Ｓ２Ｐのソース端子は、Ｂ点を介して第４スイッチング素子Ｓ２Ｎのドレイン端子に接続される。また、ブリッジキャパシタＣｄｃの一端は、第１スイッチング素子Ｓ１Ｐのドレイン端子と第３スイッチング素子Ｓ２Ｐのドレイン端子とに接続される。ブリッジキャパシタＣｄｃの他端は、第２スイッチング素子Ｓ１Ｎのソース端子と第４スイッチング素子Ｓ２Ｎのソース端子とに接続される。

各スイッチング素子Ｓ１Ｐ、Ｓ１Ｎ、Ｓ２Ｐ、Ｓ２Ｎには、それぞれダイオードＤ１Ｐ、Ｄ１Ｎ、Ｄ２Ｐ、Ｄ２Ｎが並列に接続される。スイッチング素子Ｓ１Ｐ、Ｓ１Ｎ、Ｓ２Ｐ、Ｓ２Ｎは、自己消弧型の素子でＭＯＳＦＥＴ等を用いることができる。例えば、スイッチング素子Ｓ１Ｐ、Ｓ１Ｎ、Ｓ２Ｐ、Ｓ２Ｎは、Ｎ型電界効果トランジスタ（ＭＯＳＦＥＴ）を用いることができる。ダイオードＤ１Ｐ、Ｄ１Ｎ、Ｄ２Ｐ、Ｄ２Ｎは、ＭＯＳＦＥＴ等のボディーダイオードで代用しても良い。各スイッチング素子Ｓ１Ｐ、Ｓ１Ｎ、Ｓ２Ｐ、Ｓ２Ｎのゲート端子は、制御装置１２に接続される。各スイッチング素子Ｓ１Ｐ、Ｓ１Ｎ、Ｓ２Ｐ、Ｓ２Ｎは、制御装置１２がゲート端子に与えるスイッチング信号によりオンオフする。

第１インダクタＬ１および第２インダクタＬ２は、交流電源２とＨブリッジ２１のＡ点との間に直列に接続される。トランスＴの１次巻線Ｔ１は、交流電源２とＨブリッジ２１のＢ点との間に直列に接続される。また、第１キャパシタＣ１は、第１インダクタＬ１と第２インダクタＬ２との接続点と、交流電源２とトランスＴの１次巻線Ｔ１との接続点との間に接続される。第１インダクタＬ１と第１キャパシタＣ１とは、交流電源２に直列接続された閉ループを形成し、ローパスフィルタを構成する。

また、トランスＴの２次巻線Ｔ２（トランスＴの２次側）には、整流器２２を接続する。整流器２２は、ダイオードやＭＯＳＦＥＴ等のスイッチング素子で構成される。図１に示す構成例において、整流器２２は、第５ダイオードＤ５および第６ダイオードＤ６を備える。第５ダイオードＤ５及び第６ダイオードＤ６の各アノード端子は、それぞれトランスＴの２次巻線Ｔ２の両端に接続される。第５ダイオードＤ５及び第６ダイオードＤ６の各カソード端子は互いに接続される。第５ダイオードＤ５及び第６ダイオードＤ６の各カソード端子の接続点とトランスＴの２次巻線Ｔ２の中点との間には、第２キャパシタＣｏｕｔが接続される。ダイオードＤ５、Ｄ６及び第２キャパシタＣｏｕｔは、整流平滑回路を構成する。第２キャパシタＣｏｕｔには、負荷３が並列に接続される。

入力電圧（電源電圧）検出部２３は、交流電源２から電源回路１１に入力される交流の電源電圧Ｖａｃを検出する。入力電圧検出部２３は、第１の電圧検出手段として機能する。入力電圧検出部２３は、交流電源２の両端に並列接続される。入力電圧検出部２３は、電源電圧Ｖａｃの瞬時値を示す検出値を制御装置１２に出力する。

電源電流（第１インダクタ電流）検出部２４は、交流電源２に流す交流の電源電流（第１インダクタ電流）Ｉａｃを検出する。電源電流検出部２４は、電流検出手段として機能する。電源電流検出部２４は、例えば、交流電源２と第１インダクタＬ１との間に直列接続される。電源電流検出部２４は、電源電流Ｉａｃの瞬時値を示す検出値を制御装置１２へ出力する。

ブリッジキャパシタ電圧検出部２５は、Ｈブリッジ２１においてブリッジキャパシタＣｄｃにかかるブリッジキャパシタ電圧（キャパシタ電圧）Ｖｄｃを検出する。ブリッジキャパシタ電圧検出部２５は、第２の電圧検出手段として機能する。ブリッジキャパシタ電圧検出部２５は、ブリッジキャパシタＣｄｃの両端に並列接続される。ブリッジキャパシタ電圧検出部２５は、キャパシタ電圧Ｖｄｃの瞬時値を示す検出値を制御装置１２へ出力する。

出力電圧（負荷電圧）検出部２６は、第２キャパシタＣｏｕｔの出力電圧Ｖｏｕｔを検出する。出力電圧検出部２６は、第３の電圧検出手段として機能する。出力電圧検出部２６は、負荷３側の第２キャパシタＣｏｕｔの両端に並列接続される。また、第２キャパシタＣｏｕｔは負荷３に並列接続されるものであるから、出力電圧検出部２６が検出する出力電圧Ｖｏｕｔは負荷３に出力する出力電圧である。出力電圧検出部２６は、出力電圧Ｖｏｕｔの瞬時値を示す検出値を制御装置１２へ出力する。

次に、制御装置１２の構成例について説明する。
制御装置１２は、電源回路１１の各部で検出される電圧値及び電流値に基づいてＨブリッジ２１における４つのスイッチング素子に対する各スイッチング信号を生成する。制御装置１２は、４つのスイッチング素子をオンオフすることにより、電源回路１１における力率の制御とともに出力電圧の制御を行う。

制御装置１２は、力率の制御として、交流の電源電圧Ｖａｃと同位相の電源電流（第１インダクタ電流）Ｉａｃを流すように４つのスイッチング素子を制御する。制御装置１２は、電圧Ｖａｃ、電流Ｉａｃ、キャパシタ電圧Ｖｄｃの検出値に基づき、電流Ｉａｃが電圧Ｖａｃと同位相になるように各スイッチング素子をオンオフする。また、制御装置１２は、出力電圧の制御として、出力電圧Ｖｏｕｔが設定値になるように、４つのスイッチング素子を制御する。制御装置１２は、電圧Ｖｏｕｔの検出値に基づき、電圧Ｖｏｕｔと出力電圧指令値（出力電圧の設定値）との偏差を解消するように、各スイッチング素子をオンオフする。

図２は、制御装置１２の構成例を示すブロック図である。
図２に示すように、制御装置１２は、系統電流制御部１２Ａ、出力電圧制御部１２ＢおよびＰＷＭ生成部１２Ｃを有する。
系統電流制御部１２Ａは、キャパシタ電圧設定部３１、減算部３２、電圧制御器（ＡＶＲ）３３、ＰＬＬ（phase-locked loop）３４、正弦波生成部３５、乗算部３６、減算部３７、電流制御器（ＡＣＲ）３８、除算部３９を有する。

キャパシタ電圧設定部３１は、キャパシタ電圧Ｖｄｃに対する電圧指令値Ｖｄｃ＿ｒｅｆを設定する。キャパシタ電圧設定部３１は、予め設定される電圧指令値Ｖｄｃ＿ｒｅｆを減算部３２に出力する。
減算部３２は、ブリッジキャパシタ電圧検出部２５が検知するキャパシタ電圧Ｖｄｃからキャパシタ電圧設定部３１が設定する電圧指令値Ｖｄｃ＿ｒｅｆを減算することにより偏差Ｖｄｃ＿ｄｉｆを算出する。減算部３２は、算出した偏差Ｖｄｃ＿ｄｉｆ（＝Ｖｄｃ−Ｖｄｃ＿ｒｅｆ）を電圧制御器（ＡＶＲ）３３へ出力する。
電圧制御器（ＡＶＲ）３３は、減算部３２が算出した偏差Ｖｄｃ＿ｄｉｆに基づくＰＩ演算により、交流電源電流（第１インダクタ電流）Ｉａｃに対する振幅指令値Ｉａｃ＿ａｍｐ＿Ｒｅｆを生成する。電圧制御器３３は、生成した振幅指令値Ｉａｃ＿ａｍｐ＿ｒｅｆを乗算部３６に出力する。

ＰＬＬ３４は、電源電圧検出部２３が検出する電源電圧Ｖａｃの位相ωｔを検出する。ＰＬＬ３４は、検出した電源電圧の位相ωｔを正弦波生成部３５へ出力する。
正弦波生成部３５は、ＰＬＬ３４が検出した電源電圧位相ωｔと同位相の正弦波ｓｉｎ ωｔを生成する。正弦波生成部３５は、生成した正弦波ｓｉｎ・ωｔを乗算部３６へ出力する。

乗算部３６は、振幅指令値Ｉａｃ＿ａｍｐ＿ｒｅｆと正弦波ｓｉｎ ωｔとを乗じる。乗算部３６は、振幅指令値Ｉａｃ＿ａｍｐ＿ｒｅｆと正弦波ｓｉｎ ωｔとを乗じることにより、電源電圧Ｖａｃと同位相の電流指令値Ｉａｃ＿ｒｅｆを計算する。乗算部３６は、計算した電流指令値Ｉａｃ＿ｒｅｆを減算部３７へ出力する。
減算部３７は、乗算部３６が計算した電流指令値Ｉａｃ_ｒｅｆから、電源電流検出部２４が検出した電源電流（第１インダクタ電流）Ｉａｃの値を減算する。減算部３７は、算出した偏差Ｉａｃ＿ｄｉｆ（＝Ｉａｃ＿ｒｅｆ−Ｉａｃ）を電流制御器（ＡＣＲ）３８へ出力する。

電流制御器（ＡＣＲ）３８は、減算部３７が計算した偏差Ｉａｃ＿ｄｉｆに基づくＰＩ演算により、Ｈブリッジ２１におけるＡＢ間の出力電圧Ｖａｂに対する出力電圧指令値Ｖａｂ＿ｒｅｆを生成する。電流制御部３８は、生成した出力電圧指令値Ｖａｂ＿ｒｅｆを除算部３９へ出力する。
除算部３９は、電流制御器（ＡＣＲ）３８から取得する出力電圧指令値Ｖａｂ＿ｒｅｆをブリッジキャパシタ電圧検出部２５が検出したキャパシタ電圧Ｖｄｃの値で除算する。除算部３９は、算出した出力電圧指令値Ｖａｂ＿ｒｅｆとキャパシタ電圧Ｖｄｃとの比を変調率指令値Ｄ（＝Ｖａｂ＿ｒｅｆ／Ｖｄｃ）としてＰＷＭ生成部１２Ｃへ出力する。

次に、出力電圧制御部１２Ｂの構成について説明する。
出力電圧制御部１２Ｂは、出力電圧設定部４１、減算部４２、電圧制御器（ＡＶＲ）４３、およびキャリア生成部４４を有する。
出力電圧設定部４１は、出力電圧Ｖｏｕｔに対する出力電圧指令値Ｖｏｕｔ＿ｒｅｆを設定する。出力電圧設定部４１は、予め設定された出力電圧Ｖｏｕｔに対する出力電圧指令値Ｖｏｕｔ＿ｒｅｆを減算部４２に出力する。

減算部４２は、出力電圧検出部２６が検出した出力電圧Ｖｏｕｔから出力電圧設定部４１が設定する出力電圧指令値Ｖｏｕｔ＿ｒｅｆを減算することにより偏差Ｖｏｕｔ＿ｄｉｆを算出する。減算部４２は、算出した偏差Ｖｏｕｔ＿ｄｉｆ（＝Ｖｏｕｔ−Ｖｏｕｔ＿ｒｅｆ）を電圧制御器（ＡＶＲ）４３へ出力する。

電圧制御器（ＡＶＲ）４３は、減算部４２から取得する偏差Ｖｏｕｔ＿ｄｉｆに基づくＰＩ演算により、キャリア周波数ｆｃを生成する。電圧制御器４３は、生成したキャリア周波数ｆｃをキャリア生成部４４へ出力する。
キャリア生成部４４は、電圧制御器（ＡＶＲ）４３から受けたキャリア周波数ｆｃをもつ三角波キャリアのキャリア信号Ｓｃを生成する。キャリア生成部４４は、生成したキャリア信号ＳｃをＰＷＭ生成部１２Ｃへ出力する。

次に、ＰＷＭ生成部１２Ｃの構成について説明する。
ＰＷＭ生成部１２Ｃは、加算値設定部５１、加算部５２、乗算部５３、加算部５４、乗算部５５、コンパレータ６１、６２、および、ＮＯＴ回路６３、６４を有する。
加算値設定部５１は、変調率に加算する変調率加算値Ｄａｄｄを設定する。加算部５２は、変調率指令値Ｄと変調率加算値Ｄａｄｄとを加算する。加算部５２は、変調率指令値Ｄと変調率加算値Ｄａｄｄとを加算した値を変調率指令値Ｄａとしてコンパレータ６１の非反転入力端子へ出力する。すなわち、コンパレータ６１の非反転入力端子へ供給される変調率指令値Ｄａは、Ｄａ＝Ｄ＋Ｄａｄｄの信号である。

コンパレータ６１は、非反転入力端子に変調率指令値Ｄａが入力される。他方、コンパレータ６１の反転入力端子には、キャリア生成部４４が生成したキャリア信号Ｓｃが入力される。コンパレータ６１は、変調率指令値Ｄａとキャリア信号Ｓｃとを比較し、「１」又は「０」の値をもつスイッチング信号Ａｈｉ_ＰＷＭを出力する。例えば、コンパレータ６１は、Ｓｃ＜Ｄａの場合には「１」のスイッチング信号Ａｈｉ＿ＰＷＭを出力し、Ｓｃ≧Ｄａの場合には「０」のスイッチング信号Ａｈｉ＿ＰＷＭを出力する。コンパレータ６１は、生成したスイッチング信号Ａｈｉ_ＰＷＭを第１のスイッチング信号Ａｈｉ_ＰＷＭとして第１スイッチング素子Ｓ１Ｐのゲート端子へ出力するとともに、スイッチング信号Ａｈｉ_ＰＷＭをＮＯＴ回路６３へ出力する。

ＮＯＴ回路６３は、コンパレータ６１から供給されるスイッチング信号Ａｈｉ＿ＰＷＭを反転させることにより、第２のスイッチング信号Ａｌｏ＿ＰＷＭを生成する。ＮＯＴ回路６３は、生成した第２のスイッチング信号Ａｌｏ＿ＰＷＭを第２スイッチング素子Ｓ１Ｎのゲート端子へ出力する。

また、乗算部５３は、変調率指令値Ｄと−１とを乗算する。乗算部５３は、変調率指令値Ｄに−１を乗算した値（つまり、−Ｄ）を加算部５４へ出力する。加算部５４は、−Ｄと変調率加算値Ｄａｄｄとを加算する。加算部５４は、−Ｄと変調率加算値Ｄａｄｄとを加算した値を変調率指令値Ｄｂとしてコンパレータ６２の非反転入力端子へ出力する。すなわち、コンパレータ６２の非反転入力端子へ供給される変調率指令値Ｄｂは、Ｄｂ＝−Ｄ＋Ｄａｄｄの信号である。

乗算部５６は、三角波のキャリア信号Ｓｃと−１とを乗算する。つまり、乗算部５６は、キャリア信号Ｓｃに−１を乗算することにより、キャリア信号Ｓｃを反転した信号（キャリア信号の反転信号）（−Ｓｃ）を生成する。乗算部５６は、キャリア信号の反転信号（−Ｓｃ）をコンパレータ６２の反転入力端子へ出力する。

コンパレータ６２は、非反転入力端子に変調率指令値Ｄｂが入力される。他方、コンパレータ６２の反転入力端子には、キャリア生成部４４が生成した三角波キャリアのキャリア信号Ｓｃを反転した信号（−Ｓｃ）が入力される。コンパレータ６２は、変調率指令値Ｄｂとキャリア信号の反転信号（−Ｓｃ）とを比較し、「１」又は「０」の値をもつスイッチング信号Ｂｈｉ_ＰＷＭを出力する。例えば、コンパレータ６２は、−Ｓｃ＜Ｄｂの場合には「１」のスイッチング信号Ｂｈｉ＿ＰＷＭを出力し、−Ｓｃ≧Ｄｂの場合には「０」のスイッチング信号Ｂｈｉ＿ＰＷＭを出力する。

コンパレータ６２は、生成したスイッチング信号Ｂｈｉ_ＰＷＭを第３のスイッチング信号Ｂｈｉ_ＰＷＭとして第３スイッチング素子Ｓ２Ｐのゲート端子へ出力するとともに、スイッチング信号Ｂｈｉ_ＰＷＭをＮＯＴ回路６４へ出力する。
ＮＯＴ回路６４は、コンパレータ６２から受けたスイッチング信号Ｂｈｉ＿ＰＷＭを反転させることにより、第４のスイッチング信号Ｂｌｏ＿ＰＷＭを生成する。ＮＯＴ回路６４は、生成した第４のスイッチング信号Ｂｌｏ＿ＰＷＭを第４スイッチング素子Ｓ２Ｎのゲート端子へ出力する。
以上により、制御装置１２は、電源回路１１のＨブリッジ２１における各スイッチング素子に対するスイッチング信号を生成し、各スイッチング素子のオンオフを制御する。

次に、上記のように構成される電源装置１の動作原理を説明する。
電源装置１は、Ｈブリッジ２１を含む電源回路１１と制御装置１２とを有する。Ｈブリッジ２１は、４つのスイッチング素子とブリッジキャパシタＣｄｃとを有する。制御装置１２は、ブリッジキャパシタＣｄｃに充電されているブリッジキャパシタ電圧（キャパシタ電圧）Ｖｄｃを元に生成した各スイッチング素子に対するスイッチング信号を出力する。このような制御装置１２の制御により、電源回路１１は、出力電圧としてブリッジキャパシタＣｄｃの電圧を上限とする任意の電圧を出力することができる。

スイッチングにより電圧を出力する方法としては、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）やＰＤＭ（Ｐｕｌｓｅ Ｄｅｎｓｉｔｙ Ｍｏｄｕｌａｔｉｏｎ）等を用いる。また、ＰＷＭ、ＰＤＭの生成法は、キャリア比較やヒステリシスコンパレータ等、種々の公知のものが適用できる。なお、Ｈブリッジ２１のキャパシタへの充電方法および、その電圧制御方法としては、交流電源電圧を利用した充電及び制御が実現可能である。

図３は、電源回路１１の各部における電圧波形および電流波形を示す図である。図３（ａ）は、電源電圧Ｖａｃの電圧波形を示す。図３（ｂ）は、電源（第１インダクタ）電流Ｉａｃの電流波形を示す。図３（ｃ）は、Ｈブリッジ２１の線間電圧（ＡＢ間）電圧Ｖａｂの電圧波形を示す。図３（ｄ）は、第２インダクタ電流Ｉｌ２の電流波形を示す。図３（ｅ）は、トランスＴの２次側電流Ｉｔ２の電流波形を示す。図３（ｆ）は、出力電圧（負荷電圧）Ｖｏｕｔの電圧波形を示す。

ここで、Ｈブリッジ２１から電源電圧Ｖａｃを打ち消す方向に交流電源電圧相当の電圧Ｖａｂを出力する場合を考える。Ｈブリッジ２１におけるＡＢ間の出力電圧Ｖａｂには、図３（ｃ）に示すように、スイッチングによる高調波成分と出力する電圧の５０Ｈｚや６０Ｈｚの低周波成分とが含まれる。出力する交流電圧は、交流電源と同一な５０Ｈｚや６０Ｈｚの出力である。これに対して、制御装置１２が制御する各スイッチング素子のスイッチング周波数は、それよりも十分高い数十〜数百キロＨｚの周波数を用いる。

直列接続される第１インダクタＬ１、第２インダクタ及びトランスＴの１次巻線Ｔ１には、電源電圧ＶａｃとＨブリッジ２１の出力電圧Ｖａｂとの差分が印加される。Ｈブリッジ２１と第１インダクタＬ１の間には、キャパシタＣ１が接続される。Ｈブリッジ２１の出力電圧Ｖａｂの高周波成分は、キャパシタＣ１により減衰する。このため、第１インダクタＬ１に対しては、Ｈブリッジの出力電圧Ｖａｂに含まれる５０Ｈｚや６０Ｈｚの低周波成分と電源電圧の差分が印加される。

第２インダクタＬ２とトランスＴの１次巻線Ｔ１にも、電源電圧ＶａｃとＨブリッジ２１の出力電圧Ｖａｂとの差分が印加される。Ｈブリッジ２１は、交流電源を打ち消す大きさの交流電圧を出力する。このため、第２インダクタＬ２とトランスＴの１巻線Ｔ１とには、それぞれＨブリッジ２１の出力電圧Ｖａｂと電源電圧Ｖａｃとの差分であるＨブリッジ２１のスイッチングによる高周波成分が印加される。第２インダクタＬ２とトランスＴの１次巻線Ｔ１に対しても、第１インダクタＬ１と同様に、Ｈブリッジ２１の出力電圧Ｖａｂの低周波成分と電源電圧Ｖａｃとの差分が印加される。第１インダクタＬ１は、第２インダクタＬ２およびトランスＴの１次巻線Ｔ１にあらわれる励磁インダクタンスよりも十倍以上と十分大きな値とする。このため、電圧Ｖａｂの低周波成分の大部分は第１インダクタＬ１に印加される。

すなわち、第１インダクタＬ１に印加されるＨブリッジ２１の出力電圧Ｖａｂの低周波成分と電源電圧Ｖａｃとの差分の大きさは、Ｈブリッジ２１の出力電圧を調整することで任意に制御可能である。言い換えると、第１インダクタＬ１に流れる第１インダクタ電流（交流電源２から電源装置１に流入する電源電流）Ｉａｃは、Ｈブリッジ２１の出力電圧Ｖａｂの低周波成分を調整することで制御可能となる。この特性を利用して、電源装置１は、Ｈブリッジ２１における各スイッチング素子のスイッチングを制御することにより、整流器およびＰＦＣとして動作する。

第２インダクタＬ２とトランスＴの１次巻線Ｔ１とには電圧Ｖａｂの高周波電圧が印加される。トランスＴの１次巻線Ｔ１に印加される高周波電圧は、トランスＴの２次巻線Ｔ２に励起される。トランスＴの２次巻線Ｔ２に励起された電圧は、整流器２２によって整流され、第２キャパシタＣｏｕｔで平滑化されることにより直流電圧となる。平滑化された直流電圧は、負荷３に供給される。

また、トランスＴの１次巻線Ｔ１に印加される高周波電圧の大きさによってトランスＴの２次巻線Ｔ２に接続される負荷３へ出力する電圧（負荷電圧）Ｖｏｕｔが決まる。Ｈブリッジ２１の出力電圧Ｖａｂから得られる高周波電圧は、トランスＴの１次巻線Ｔ１と第２インダクタＬ２とのそれぞれに印加される。このため、トランスＴの１次巻線Ｔ１に印加される高調波電圧は、第２インダクタＬ２により分圧された電圧となる。第２インダクタＬ２およびトランスＴの１次巻線Ｔ１に印加される電圧は、Ｈブリッジ２１の各スイッチング素子のスイッチングにより生じる高周波電圧である。この高周波電圧の周波数は、スイッチング素子に対するスイッチング周波数によって変化する。第２インダクタＬ２は、一定のインダクタを有するため、周波数によってインピーダンスが変化する。この特性を利用して、電源装置１は、第２インダクタＬ２に印加する電圧を加減することによりトランスに印加される電圧を調整し、負荷電圧を制御する。

次に、Ｈブリッジ２１におけるブリッジキャパシタＣｄｃへの充電およびその電圧制御方法について説明する。
まず、起動時において、ブリッジキャパシタＣｄｃは、全く充電されていない状態である。この状態において、電源装置１に交流電源２を接続すると、第１インダクタＬ１等を介してＨブリッジ２１のＡＢ間に交流電源２からの電源電圧Ｖａｃが印加される。キャパシタＣｄｃが全く充電されていない状態であれば、印加される交流の電源電圧Ｖａｃにより各スイッチング素子に並列に接続される各ダイオードが点弧する。点弧した各ダイオードは、ブリッジキャパシタＣｄｃに対して全波整流回路として動作する。

ブリッジキャパシタＣｄｃは、交流の電源電圧Ｖａｃのピーク値程度まで充電される。ここで、ブリッジキャパシタＣｄｃが交流電源の電源電圧Ｖａｃまで充電されると、Ｈブリッジ２１は、交流電源電圧の電源電圧相当の電圧を出力することが可能となる。上述したように、第１インダクタＬ１を流れる第１インダクタ電流（電源電流）Ｉａｃは、Ｈブリッジ２１の出力電圧Ｖａｂを制御することにより制御することが可能となる。制御装置１２は、交流電源電圧と同相の電流となるように第１インダクタＬ１を流れる第１インダクタ電流（電源電流）Ｉａｃを制御することにより、電源回路１１に対して有効電力を供給することができる。

ここで、第１インダクタＬ１は電源装置１の定格容量に対して数％のインピーダンスしか持たないものとする。このため、電流制御を行うために第１インダクタＬ１に印加する電圧は交流電源電圧の数％程度である。すなわち、Ｈブリッジ２１の出力電圧Ｖａｂには交流の電源電圧Ｖａｃを打ち消す成分と第１インダクタＬ１の電流を制御するための電圧とが含まれるが、電流を制御するための電圧は数％である。このため、Ｈブリッジ２１の出力電圧Ｖａｂの大部分は、交流の電源電圧Ｖａｃと近似の正弦波電圧となる。

従って、交流電源２と同位相の電源電流（インダクタ電流）を電源回路１１に流し込むように制御して得られる有効電力の大部分は、Ｈブリッジ２１へ供給される。交流電源２からＨブリッジ２１へ電力を与える方向に電流を流した場合、Ｈブリッジ２１におけるキャパシタ電圧Ｖｄｃは上昇する。一方、Ｈブリッジ２１から交流電源２へ電力を与える方向に電流を流せば、Ｈブリッジ２１のキャパシタ電圧Ｖｄｃは下降する。従って、電源装置１は、制御装置１２が交流電源電圧と同位相の電源電流成分を制御することによりＨブリッジ２１におけるキャパシタ電圧を制御できる。

次に、電源周波数の２倍周波数の電圧リプルについて説明する。
Ｈブリッジのキャパシタ電圧Ｖｄｃは、電源電流Ｉａｃに純粋な正弦波の交流電流を流そうと制御した場合、以下の式（１）で示される電源周波数の２倍周波数の電圧リプルを生じる。

式（１）において、近似した式の右辺は、第１項のＶｄｃ＿ａｖｇがキャパシタ電圧の平均値であり、第２項のsin関数の係数がリプルの振幅である。式（１）によれば、ブリッジキャパシタＣｄｃの容量が大きいと、リプルは、小さくなる。これに対して、電流Ｉａｃ_ｒｍｓが大きく、ブリッジキャパシタＣｄｃの容量が小さいと、リプルは、大きくなる。

また、トランスＴで２次側へ電力を供給する場合、実効的な電圧は、トランスへの印加電圧パルスが５０％パルスの場合に最も大きくなる。これに対して、印加電圧パルスが細い場合、或いは、印加電圧パルスがほとんどオンしている場合、トランスＴの２次側の実効的な電力は減少する。トランスＴの２次側への電力伝達量を高調波実効割合と定義すると、高調波実効割合は、インバータの変調率に関係する。たとえば、高調波実効割合は、パルス幅が５０％となる変調率０の点で、最大となる。これに対して、変調率が１あるいは−１に近づくほど、高調波実効割合は、減少する。系統電流制御により変調率は、電源周波数（ω）で変動する。このため、高調波実効割合は、電源周波数の２倍周波数（２ω）で変動する。

すなわち、トランスＴの２次側への電力伝達の源となるキャパシタ電圧には、２ωのリプルが発生する。更に、インバータの変調率に起因する高調波実効割合にも、２ωのリプルが存在する。この結果、最終的にトランスＴの２次側に発生する電圧には、必然的に２ωのリプルが発生する。

一般に、トランスＴの２次側の出力電圧は、一定の電圧が望ましい。このため、上記の２ωのリプルを無くすように制御をする必要がある。本実施形態の制御装置１２は、スイッチング周波数の変化ではなく、Ｈブリッジ２１の各ブリッジの変調率を個別に制御することで２ωのリプルをキャンセルする。

例えば、２次側の電圧の大きさは、Ｈブリッジ２１のスイッチング周波数により制御することもできる。図４は、Ｈブリッジ２１の出力電圧Ｖａｂを入力とし、トランスＴの２次側の出力電圧Ｖｏｕｔを出力とした伝達関数の周波数特性を示している。制御装置１２は、図４に示す伝達関数のピークよりも高周波側で電源回路１１を制御する。例えば、制御装置１２は、出力電圧を高くしたい場合にはスイッチング周波数を低くし、出力電圧を低くしたい場合にはスイッチング周波数を高くする。制御装置１２は、２ωの周期でスイッチング周波数を可変すれば、原理的には、２ωのリプルを抑制できる。

しかし、頻繁にスイッチング周波数を可変しながらの制御では、スイッチング周波数を変化させる制御帯域によっては、２ωのリプルを完全に消去できない問題がある。また、一般にスイッチング周波数には上限と下限が設定されるため、２ωのリプルを打ち消すためのスイッチング周波数の変化幅にも制限が生じる問題がある。このような問題を解決するため、本実施形態に係る制御装置１２は、スイッチング周波数の変化ではなく、ＰＷＭの変調率を制御することにより２ωのリプルをキャンセルする。

図５は、本実施形態に係る電源装置１における３レベルのＰＷＭと比較するための２レベルのＰＷＭの例を示す図である。図５は、２レベルのＰＷＭによる各スイッチング素子に対するスイッチング（駆動）信号とＨブリッジ２１の出力電圧Ｖａｂの波形との例を示す。

図５に示す２レベルＰＷＭでは、第１スイッチング素子Ｓ１Ｐに対するスイッチング信号（Ａｈｉ＿Ｐｗｍ）と第４スイッチング素子Ｓ２Ｎに対するスイッチング信号（Ｂｌｏ＿Ｐｗｍ）とは同じデューティとなる。また、第３スイッチング素子Ｓ２Ｐに対するスイッチング信号（Ｂｈｉ＿ＰＷＭ）と第２スイッチング素子Ｓ１Ｎに対するスイッチング信号（Ａｌｏ＿Ｐｗｍ）とは同じデューティとなる。また、図５に示す２レベルのＰＷＭでは、第１スイッチング素子Ｓ１Ｐ及び第２スイッチング素子Ｓ１ＮからなるＡ側のハーフブリッジに対する変調率Ｄａに‐１を乗じた値が第３スイッチング素子Ｓ２Ｐ及び第４スイッチング素子Ｓ２ＮからなるＢ側のハーフブリッジに対する変調率Ｄｂとなる。

なお、図５に示す２レベルＰＷＭ制御は、図２に示す制御装置１２においてＤａｄｄを零（０）とした場合の動作となる。例えば、Ａ側ハーフブリッジのＰＷＭは、三角波のキャリア信号Ｓｃと変調率Ｄａとの比較により生成できる。また、Ｂ側ハーフブリッジのＰＷＭは、キャリア信号Ｓｃとしての三角波の位相を１８０度反転した三角波の反転信号（−Ｓｃ）と変調率Ｄｂとを比較することで生成できる。

これに対し、本電源装置１は、Ｈブリッジ２１の出力電圧を、２レベルのＰＷＭではなく、電圧値が零（０）となる零電圧期間を設けた３レベルのＰＷＭで制御する。また、電源装置１は、零電圧期間の長さを電源周波数ωの２倍の周波数２ωで変化させることにより、トランスＴの２次側の出力電圧に生じる２ωのリプルを抑制する。

図６は、零電圧期間を設けた場合におけるＨブリッジ２１の線間電圧のＰＷＭ波形を示している。図５に示す電圧Ｖａｂと図６に示す電圧Ｖａｂとは、ＰＷＭの１周期分を平均すると同じ値となる。図５に示す２レベルＰＷＭは、Ｈブリッジの線間電圧Ｖａｂに正電圧期間及び負電圧期間のみを設ける。図５に示す電圧Ｖａｂは、正側のパルス幅と負側のパルス幅とが同程度で、正のパルスと負のパルスとが交互に現れることで平均的な電圧値が０となる。これに対し、図６に示す３レベルＰＷＭは、Ｈブリッジの線間電圧Ｖａｂに、正電圧期間、負電圧期間及び零電圧期間を設ける。図６に示す電圧Ｖａｂは、正側のパルス幅と負側のパルス幅とが図５よりも短くなり、正のパルスと負のパルスとの間に零電圧期間が現れる。図６に示す電圧Ｖａｂも、正のパルスと負のパルスとが同程度の幅であるため、平均的な線間電圧は零である。

上述した２レベルＰＷＭ及び３レベルＰＷＭは、何れも系統電流の制御（整流及び力率制御）に影響を与えない。一方、トランスＴの２次側への電力伝達という点では、２レベルＰＷＭと３レベルＰＷＭとは特徴が異なる。上述したように、トランスＴの電力伝達は、高調波実効割合が大きい方が大きくなる。このため、２レベルＰＷＭは、変調率が零の付近で最大の電圧を送ることができる。これに対して、３レベルＰＷＭは、零電圧期間を設けたことにより、高調波実効割合が低下し、トランスＴの２次側電圧が２レベルＰＷＭに比べて低下する。

このような３レベルＰＷＭの特徴を利用し、本実施形態に係る制御装置１２は、零電圧期間の長さを２ωの周波数で変化させる。つまり、制御装置１２は、線間電圧Ｖａｂのピークおよびボトム付近では零電圧期間を零とし、零クロス付近では零電圧期間の長さが最大となるように変化させる。図２に示す制御装置１２は、変調率加算値Ｄａｄｄにより零電圧期間を設定する。すなわち、変調率加算値Ｄａｄｄは、Ｈブリッジの線間電圧Ｖａｂに零電圧期間を加えるため、Ａ側の変調率Ｄａ及びＢ側の変調率Ｄｂに加える。

図７は、変調率指令値Ｄ、変調率加算値Ｄａｄｄ、および、変調率指令値Ｄａ、および変調率指令値Ｄｂの例を示す図である。
変調率指令値Ｄａは、Ｈブリッジ２１におけるＡ側ハーフブリッジへの変調率であり、変調率指令値Ｄｂは、Ｈブリッジ２１におけるＢ側ハーフブリッジへの変調率である。図７に示す例では、変調率指令値Ｄａは、Ｄ＋Ｄａｄｄとし、変調率指令値Ｄｂは、−Ｄ＋Ｄａｄｄとしている。これにより、制御装置１２は、Ｈブリッジの線間電圧Ｖａｂに、変調率加算値Ｄａｄｄに応じた零電圧期間を設ける。すなわち、変調率加算値Ｄａｄｄは、電源周波数の２倍周波数で零電圧期間を設けるものである。

上述したように、本実施形態に係る電源装置１は、電源周波数ωの２倍の周波数２ωで変化する高調波実効割合をほぼ一定に制御する。これにより、本実施形態に係る電源装置１は、出力電圧における２ωのリプルを抑制できる。これは、スイッチング周波数の変化幅を抑制できることを意味する。スイッチング周波数の変化幅を抑制できるということは、図４に示すような電圧伝達の周波数特性において、確保すべき周波数範囲が狭くても良いということになる。従って、電源回路１１は、第１インダクタＬ１，第２インダクタＬ２、トランスＴ、第１キャパシタＣ１に対する設計上の制約が少なくなり、効率を上げることができる。周波数変化範囲を狭くすると、コンバータ効率を上げることが容易であるという点はＬＬＣコンバータ等と同様である。

以上のように、第１の実施形態に係る電源装置は、Ｈブリッジの出力電圧の低周波成分を制御することで入力電流を制御するＰＦＣの動作を実現できる。また、第１の実施形態に係る電源装置は、Ｈブリッジのブリッジコンデンサ電圧を制御することで整流器の動作を実現できる。さらに、第１の実施形態に係る電源装置は、Ｈブリッジのうちトランスに接続されたハーフブリッジのスイッチング素子に対するスイッチング周波数を可変することで、負荷電圧を制御するＤＣ／ＤＣ変換器の動作を実現できる。つまり、第１の実施形態に係る電源装置は、整流器、ＰＦＣ及びＤＣ／ＤＣ変換器の３つの回路機能を１つのＨブリッジで実現できるため、低損失で、かつ、部品点数を低減できる。これらに加えて、本実施形態に係る電源装置は、零電圧期間を与える３レベルＰＷＭでＨブリッジを制御することによりリプルを抑制できる。電源装置は、零電圧期間を交流電源の２倍周波数で変化させることにより出力電圧における交流電源の２倍周波数のリプルを抑制でき、周波数変化の抑制および効率を上げることが可能になる。

（第２の実施形態）
次に、第２の実施形態について説明する。
図８は、第２の実施形態に係る電源装置１０１の構成を示す図である。
図８に示す電源装置１０１は、電源回路１１１と制御装置１１２とを備える。図８に示す構成において、第１の実施形態で説明した構成と同一の構成要素により実現できるものついては同一符号を付して詳細な説明を省略するものとする。

電源回路１１１は、負荷３に係る出力電圧Ｖｏｕｔを検出する代わりに、トランスＴに電圧検出用の３次巻線Ｔ３を用いて電圧Ｖｏｕｔ´を検出する。制御装置２１２は、電圧検出用の３次巻線Ｔ３を用いて検出する電圧Ｖｏｕｔ´に基づいて第３及び第４スイッチング素子Ｓ２Ｐ及びＳ２Ｎのスイッチング周波数を可変することにより、負荷３へ出力する出力（負荷）電圧Ｖｏｕｔを制御する。

すなわち、電源回路１１１は、図１に示す出力電圧検出部２６に代えて、出力（負荷）電圧検出部１２６を備える。出力電圧検出部１２６は、第４の電圧検出手段として機能する。図８に示す構成例において、出力電圧検出部１２６は、トランスＴの３次巻線Ｔ３と整流回路と電圧検出部とを有する。トランスＴの３次巻線Ｔ３は、１次巻線Ｔ１に電磁的に結合する。トランスＴの３次巻線Ｔ３は、トランスＴに現れる電圧を検出する。整流回路は、３次巻線Ｔ３が検出する電圧を整流する。例えば、整流回路は、２つのダイオードおよびキャパシタなどにより構成する。電圧検出部は、整流回路が整流した電圧Ｖｏｕｔ´を検出する。

トランスＴの２次巻線Ｔ２および３次巻線Ｔ３に現れる電圧は、トランスＴの１次巻線Ｔ１に印加される電圧によって決まる。トランスＴの２次巻線Ｔ２に現れる電圧と３次巻線Ｔ３に現れる電圧は、同様の挙動を示す。このため、制御装置１１２は、トランスＴの３次巻線Ｔ３を用いて検出する電圧値に基づいて、トランスＴの２次側における負荷電圧Ｖｏｕｔを制御する。すなわち、電源装置１０１は、トランスＴの２次巻線Ｔ２に接続された負荷３にかかる出力電圧Ｖｏｕｔを直接的に検出しなくとも、トランスＴに追加した３次巻線を用いて検出する電圧値に基づき、負荷電圧Ｖｏｕｔを制御できる。

一般に、ＡＣアダプタなどの電源装置の制御装置は、トランスＴの１次側の電位を基準として構成されることが多い。これに対し、トランスＴの２次側の電圧を検出するには絶縁アンプ等の部品が必要となる。つまり、第２の実施形態に係る電源装置は、トランスＴの１次側にトランスＴに３次巻線Ｔ３を追加して検出する電圧Ｖｏｕｔ´に基づいてスイッチング周波数を制御する。これにより、第２の実施形態に係る電源装置は、絶縁アンプ等の追加の部品なしで上述の制御を実現できる。

上記のように、第２の実施形態に係る電源装置は、第１の実施形態と同様な整流器、ＰＦＣおよびＤＣ／ＤＣ変換器の３つの回路機能を１つのＨブリッジを含む電源回路で実現できるとともに、絶縁アンプ等の追加の部品なしで実現できる。さらに、第２の実施形態の電源装置は、第１の実施形態で説明した零電圧期間を設ける３レベルＰＷＭによってリプルを抑制する。この結果、第２の実施形態に係る電源装置は、部品点数の削減、よび低損失を実現できる回路構成でリプルを抑制し、効率を上げることが可能になる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
以下、本願の出願当初の特許請求の範囲に記載した内容を付記する。
［１］
直列接続した第１及び第２スイッチと、直列接続した第３及び第４スイッチと、キャパシタと、が並列接続されるＨブリッジと、
交流電源に一端が接続される第１インダクタと、
前記第１インダクタの他端と前記第１及び第２スイッチの接続点との間に直列接続される第２インダクタと、
前記交流電源に一端が接続される第１キャパシタと、
前記第１キャパシタの他端と前記第３及び第４スイッチの接続点との間に直列接続される１次巻線と、前記１次巻線に電磁的に結合する２次巻線とを有するトランスと、
前記トランスの２次巻線に接続される整流器と、
前記交流電源の電源電圧を検出する第１の電圧検出手段と、
前記第１インダクタを流れる電源電流を検出する電流検出手段と、
前記Ｈブリッジの前記キャパシタの電圧を検出する第２の電圧検出手段と、
前記整流器が出力する負荷電圧を検出する第３の電圧検出手段と、
前記第１の電圧検出手段、前記電流検出手段、前記第２の電圧検出手段及び前記第３の電圧検出手段が検出する値に基づいて、前記第１及び第２スイッチの接続点と前記第３及び第４スイッチの接続点との間の電圧値が零となる零電圧期間を設けるスイッチング信号を生成し、生成したスイッチング信号により前記各スイッチを制御する制御部と、
を具備することを特徴とする電源装置。
［２］
前記制御部は、前記第１及び第２スイッチの接続点と前記第３及び第４スイッチの接続点との間の電圧が、零電圧期間、正電圧期間及び負電圧期間の３つのレベルの電圧となるスイッチング信号を前記各スイッチに与える、
ことを特徴とする前記［１］に記載の電源装置。
［３］
前記制御部は、前記零電圧期間の長さを前記交流電源の電源周波数に伴って変化させる、
ことを特徴とする前記［１］又は［２］の何れかに記載の電源装置。
［４］
前記トランスに設けた３次巻線により電圧を検出する第４の電圧検出手段を有し、
前記制御部は、前記第３の電圧検出手段が検出する値に代えて前記第４の電圧検出手段が検出する値に基づいて前記各スイッチを制御する、
ことを特徴とする前記［１］乃至［３］の何れかに記載の電源装置。
［５］
前記［１］乃至［４］の何れかに記載の電源装置を有するＡＣアダプタ。

１、１０１…電源装置、１１、１１１…電源回路、１２、１１２…制御装置（制御部）、２１…Ｈブリッジ、２２…整流器、２３…入力電圧検出部（第１の電圧検出手段）、２４…電源電流検出部（電流検出手段）、２５…ブリッジキャパシタ電圧検出部（第２の電圧検出手段）、２６…出力電圧検出部（第３の電圧検出手段）、１２６…負荷電圧検出部（第４の電圧検出手段）、Ｃ１…第１キャパシタ、Ｃｄｃ…ブリッジキャパシタ、Ｌ１…第１インダクタ、Ｌ２…第２インダクタ、Ｓ１Ｎ…第２スイッチング素子（スイッチ）、Ｓ１Ｐ…第１スイッチング素子（スイッチ）、Ｓ２Ｎ…第４スイッチング素子（スイッチ）、Ｓ２Ｐ…第３スイッチング素子（スイッチ）、Ｔ…トランス、Ｔ１…１次巻線、Ｔ２…２次巻線、Ｔ３…３次巻線。

Claims (5)

1. 直列接続した第１及び第２スイッチと、直列接続した第３及び第４スイッチと、キャパシタと、が並列接続されるＨブリッジと、
   交流電源に一端が接続される第１インダクタと、
   前記第１インダクタの他端と前記第１及び第２スイッチの接続点との間に直列接続される第２インダクタと、
   前記交流電源に一端が接続される第１キャパシタと、
   前記第１キャパシタの他端と前記第３及び第４スイッチの接続点との間に直列接続される１次巻線と、前記１次巻線に電磁的に結合する２次巻線とを有するトランスと、
   前記トランスの２次巻線に接続される整流器と、
   前記交流電源の電源電圧を検出する第１の電圧検出手段と、
   前記第１インダクタを流れる電源電流を検出する電流検出手段と、
   前記Ｈブリッジの前記キャパシタの電圧を検出する第２の電圧検出手段と、
   前記整流器が出力する負荷電圧を検出する第３の電圧検出手段と、
   前記第１の電圧検出手段、前記電流検出手段、前記第２の電圧検出手段及び前記第３の電圧検出手段が検出する値に基づいて、前記第１及び第２スイッチの接続点と前記第３及び第４スイッチの接続点との間の電圧値が零となる零電圧期間の長さを前記交流電源の電源周波数に伴って変化させるスイッチング信号を生成し、生成したスイッチング信号により前記各スイッチを制御する制御部と、
   を具備することを特徴とする電源装置。
2. 前記トランスに設けた３次巻線により電圧を検出する第４の電圧検出手段を有し、
   前記制御部は、前記第３の電圧検出手段が検出する値に代えて前記第４の電圧検出手段が検出する値に基づいて前記各スイッチを制御する、
   ことを特徴とする前記請求項１に記載の電源装置。
3. 直列接続した第１及び第２スイッチと、直列接続した第３及び第４スイッチと、キャパシタと、が並列接続されるＨブリッジと、
   交流電源に一端が接続される第１インダクタと、
   前記第１インダクタの他端と前記第１及び第２スイッチの接続点との間に直列接続される第２インダクタと、
   前記交流電源に一端が接続される第１キャパシタと、
   前記第１キャパシタの他端と前記第３及び第４スイッチの接続点との間に直列接続される１次巻線と、前記１次巻線に電磁的に結合する２次巻線とを有するトランスと、
   前記トランスの２次巻線に接続される整流器と、
   前記交流電源の電源電圧を検出する第１の電圧検出手段と、
   前記第１インダクタを流れる電源電流を検出する電流検出手段と、
   前記Ｈブリッジの前記キャパシタの電圧を検出する第２の電圧検出手段と、
   前記トランスに設けた３次巻線により電圧を検出する第３の電圧検出手段と、
   前記第１の電圧検出手段、前記電流検出手段、前記第２の電圧検出手段及び前記第３の電圧検出手段が検出する値に基づいて、前記第１及び第２スイッチの接続点と前記第３及び第４スイッチの接続点との間の電圧値が零となる零電圧期間を設けるスイッチング信号を生成し、生成したスイッチング信号により前記各スイッチを制御する制御部と、
   を具備することを特徴とする電源装置。
4. 前記制御部は、前記第１及び第２スイッチの接続点と前記第３及び第４スイッチの接続点との間の電圧が、零電圧期間、正電圧期間及び負電圧期間の３つのレベルの電圧となるスイッチング信号を前記各スイッチに与える、
   ことを特徴とする前記請求項１乃至３の何れか１項に記載の電源装置。
5. 前記請求項１乃至４の何れか１項に記載の電源装置を有するＡＣアダプタ。