JP6263990B2 - Synchronous control circuit for AC / DC converter - Google Patents
Synchronous control circuit for AC / DC converter Download PDFInfo
- Publication number
- JP6263990B2 JP6263990B2 JP2013245610A JP2013245610A JP6263990B2 JP 6263990 B2 JP6263990 B2 JP 6263990B2 JP 2013245610 A JP2013245610 A JP 2013245610A JP 2013245610 A JP2013245610 A JP 2013245610A JP 6263990 B2 JP6263990 B2 JP 6263990B2
- Authority
- JP
- Japan
- Prior art keywords
- system voltage
- sine wave
- phase
- reference sine
- command value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
本発明は、 交流電源系統に接続された交直変換装置に係り、特に、交直変換装置を交流電源系統の系統電圧と同じ周期で同期させるための同期制御装置に関する。 The present invention relates to an AC / DC converter connected to an AC power supply system, and more particularly to a synchronous control device for synchronizing the AC / DC converter with the same cycle as the system voltage of the AC power supply system.
この種の交直変換装置としては、交流電源系統との間で電力を充放電する二次電池の充放電装置、交流電源系統の無効電力調整装置、交流電源系統に接続される負荷が発生する高調波電流とは逆位相の電流を発生させ、高調波電流を打ち消すアクティブフィルタなどがある。 This type of AC / DC converter includes a secondary battery charging / discharging device for charging / discharging power to / from an AC power supply system, a reactive power adjustment device for an AC power supply system, and a harmonic generated by a load connected to the AC power supply system. There is an active filter that generates a current having a phase opposite to that of the wave current and cancels the harmonic current.
交流電源系統に接続された交直変換装置の一例として、二次電池の充放電装置の回路構成を図7に示す。交流電源系統7と二次電池6の間に設けられた充放電装置10は、交流電源系統7との接続点に設けられた連系遮断器1と、高調波が交流電源系統7に漏れないようにするためのLCフィルタ(またはLCLフィルタ)2と、系統電圧Vsを検出する電圧検出器3と、インバータ電流Iinvを検出する電流検出回路4と、交流−直流変換または直流−交流変換を行うIGBTユニット5と、を備える。
FIG. 7 shows a circuit configuration of a secondary battery charge / discharge device as an example of the AC / DC converter connected to the AC power supply system. The charging /
さらに、充放電装置10は、交流電源系統7と連系して二次電池6の充放電を行うため、系統電圧と同期してIGBTユニット5の交流側の出力周波数,位相,電圧制御と直流側の出力制御を行う必要がある。
Furthermore, since the charging /
従来における同期制御回路の構成を図8に示す。フィルタ処理回路11は、系統電圧の1相(図示ではRS相)信号からCR充放電動作による高調波成分のノイズを除去するフィルタ処理を行う。ゼロクロス検出回路12は、正弦波のゼロクロス点を変化点(位相)とする系統電圧パルスを生成する。同期制御部13は系統電圧と同じ周期で同期した鋸歯状の基準正弦波位相を生成する。基準正弦波クロック作成回路14は、鋸歯状の基準正弦波位相と同じ周期の基準正弦波クロックを生成する。
A configuration of a conventional synchronization control circuit is shown in FIG. The
系統電圧,系統電圧ゼロクロス,系統電圧位相と、基準正弦波,基準正弦波クロック,基準正弦波位相の関係を図9に示す。図9に示すように、基準正弦波と系統電圧との位相が一致するように、基準正弦波位相の傾きを調整する。 FIG. 9 shows the relationship among the system voltage, system voltage zero cross, system voltage phase, reference sine wave, reference sine wave clock, and reference sine wave phase. As shown in FIG. 9, the slope of the reference sine wave phase is adjusted so that the phases of the reference sine wave and the system voltage match.
図8に示す同期制御部13で生成された基準正弦波位相は、図7に示すIGBTユニット5の主回路素子(IGBT)のゲート制御のための基準位相として使用され、この同期制御により、二次電池6からIGBTユニット5を通した交流電源系統7への連系電力を同期させる。
The reference sine wave phase generated by the
図8の同期制御部13により生成した基準正弦波位相を使って、有効電力・無効電力を制御する方法を図10に示す。
FIG. 10 shows a method of controlling active power / reactive power using the reference sine wave phase generated by the
基準正弦波生成回路31は、図8の同期制御部13で生成する基準正弦波位相と同じ周期のSIN波,COS波を生成する。乗算器32aはSIN波に有効電流指令値を乗じて振幅を調整し、乗算器32bはCOS波に無効電流指令値を乗じて振幅を調整する。加算器33は、乗算器32a,32bの正弦波出力を合成して電流指令値を得る。電流制御器(ACR)34は、電流指令値とIGBTユニット5の出力電流IINVとの偏差に応じた有効電力・無効電力の制御電流指令値を求める。この制御電流指令値に対し、加算器35において基準正弦波におけるベース分電流のSIN波を加算してPWM回路36の制御電流とし、PWM回路36で生成されたPWM波形のゲート信号でIGBTユニット5のゲートをPWM制御する。
The reference sine
以上のように、交流電源系統7に連系する交直変換装置(充放電装置10)は、同期制御手段によって連系状態を維持している。ここで、交流電源系統7に電圧低下や波形歪みなどの異常が発生すると、交直変換装置(充放電装置10)は、系統保護動作により交直変換装置(充放電装置10)の運転・制御を停止し、連系遮断器1を解列させるようにしている。そして、交流電源系統7が正常に復帰した時に、連系遮断器1を再投入して連系運転を再開するようにしている。
As described above, the AC / DC converter (charge / discharge device 10) linked to the AC
また、特許文献2のように、系統電圧をdq変換して位相を求める方法も開示されている。
In addition, as disclosed in
特許文献1に記載されているようなゼロクロス検出回路を用いたPLL回路では、2つの信号の位相差を検出するために2種類のゼロクロス検出回路が必要になり、装置全体が高価になる。 In a PLL circuit using a zero-cross detection circuit as described in Patent Document 1, two types of zero-cross detection circuits are required to detect the phase difference between two signals, and the entire apparatus becomes expensive.
特許文献2は、ゼロクロス検出回路を用いていないもの、系統電圧のdq変換結果から位相を求めるなど、複雑な処理も多い。
In
以上示したようなことから、交流電源系統に接続された交直変換装置の同期制御回路において、ゼロクロス検出器を用いずに装置のコストを削減すると共に、処理を簡易化することが課題となる。 As described above, in the synchronous control circuit of the AC / DC converter connected to the AC power supply system, it is a problem to reduce the cost of the device without using the zero cross detector and to simplify the processing.
本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、交流電源系統に接続された交直変換装置を系統電圧と同じ周期で同期させる同期制御回路であって、系統電圧のd軸成分,q軸成分に基づいて、系統電圧と基準正弦波位相との位相差が、0°〜90°,90°〜180°,180°〜270°,270°〜360°のうちどの領域に該当するのかを判断し、系統電圧のq軸成分を出力する領域判断回路と、領域判断回路の出力が0となるようにPI演算し、PI演算結果が予め設定された値に達した際にPI演算結果をゼロにリセットすることで基準正弦波の周波数指令値を演算する周波数指令値演算部と、前記周波数指令値に基づいて、基準正弦波を生成する基準正弦波生成部と、を備えたことを特徴とする。 The present invention has been devised in view of the above-described conventional problems, and one aspect thereof is a synchronous control circuit that synchronizes an AC / DC converter connected to an AC power supply system at the same cycle as the system voltage. Based on the d-axis component and q-axis component of the voltage, the phase difference between the system voltage and the reference sine wave phase is 0 ° to 90 °, 90 ° to 180 °, 180 ° to 270 °, 270 ° to 360 °. It is determined which of these areas corresponds to the area determination circuit for outputting the q-axis component of the system voltage, and the PI calculation is performed so that the output of the area determination circuit is 0, and the PI calculation result is set to a preset value. A frequency command value calculation unit that calculates a frequency command value of a reference sine wave by resetting the PI calculation result to zero when reached, and a reference sine wave generation unit that generates a reference sine wave based on the frequency command value And.
また、その一態様として、前記領域判断回路は、系統電圧と基準正弦波位相との位相差が0°〜90°のとき−1.0[p.u.]を出力し,270°〜360°のとき1.0[p.u.]を出力することを特徴とする。 Further, as one aspect thereof, the region determination circuit is configured such that the phase difference between the system voltage and the reference sine wave phase is −1.0 [p. u. ] At 270 ° to 360 °, 1.0 [p. u. ] Is output.
また、その一態様として、前記周波数指令値演算部は、周波数指令値に上限値を設定し、周波数指令値が上限値よりも高くなることを制限することを特徴とする。 Further, as one aspect thereof, the frequency command value calculation unit sets an upper limit value for the frequency command value, and restricts the frequency command value from becoming higher than the upper limit value.
また、その一態様として、系統電圧の実効値を演算し、領域判断回路の出力に実効値に比例した重み付けを行うことを特徴とする。 Further, as one aspect thereof, an effective value of the system voltage is calculated, and weighting in proportion to the effective value is performed on the output of the region determination circuit.
また、その一態様として、系統電圧の実効値が5%以下の場合、重み付けゲインを0とすることを特徴とする。 Further, as one aspect thereof, when the effective value of the system voltage is 5% or less, the weighting gain is set to 0.
本発明によれば、交流電源系統に接続された交直変換装置の同期制御装置において、ゼロクロス検出器を用いずに装置のコスト削減を図ると共に、処理を簡易化することが可能となる。 According to the present invention, in a synchronous control device for an AC / DC converter connected to an AC power supply system, it is possible to reduce the cost of the device without using a zero cross detector and to simplify the processing.
本発明は、系統電圧と同位相の基準正弦波を生成するため、系統電圧を2軸変換およびdq変換し、基準正弦波位相の回転座標でdq変換したq軸成分の値を零とすることにより、基準正弦波位相と系統電圧の位相を同じとするものである。 According to the present invention, in order to generate a reference sine wave having the same phase as the system voltage, the system voltage is biaxially converted and dq converted, and the value of the q-axis component obtained by dq conversion using the rotational coordinates of the reference sine wave phase is set to zero Thus, the reference sine wave phase and the system voltage phase are made the same.
以下、本願発明における交直変換装置の同期制御装置の実施形態1,2を図1〜図6に基づいて詳細に説明する。
Hereinafter,
[実施形態1]
図1は、本実施形態1における交直変換装置の同期制御回路を示すブロック図である。
[Embodiment 1]
FIG. 1 is a block diagram illustrating a synchronization control circuit of the AC / DC converter according to the first embodiment.
図1に示すように、3相の系統電圧Vsを2軸変換部41によりαβ変換して2軸の電圧成分を抽出し、これをdq変換部42により基準正弦波位相でdq変換して、回転座標上でのd軸/q軸成分Vs_d,Vs_qを抽出する。d軸/q軸成分Vs_d,Vs_qから領域判断回路43において、領域による入出力演算を行い、入出力演算結果を周波数指令値演算部44に出力する。領域判断回路43については、後述する。周波数指令値演算部44では、領域による入出力演算結果をPI演算およびリミッタ処理を行い、その出力から基準正弦波位相を生成する。また、この基準正弦波位相は、dq変換部42のdq変換に使用する。基準正弦波生成部45では、前記周波数指令値に基づいて基準正弦波を生成する。
As shown in FIG. 1, the three-phase system voltage Vs is αβ converted by the
系統電圧をVR=VmCOS(ωt−φ),VS=VmCOS(ωt−2/3π−φ),VT=VmCOS(ωt−4/3π−φ)とし、ωtの回転座標でdq変換すると、Vd=V0COSφ,Vq=−V0SINφの形になる。このφは系統電圧と基準正弦波の位相差となる。演算方法は以下の通りである。 When the system voltage is V R = VmCOS (ωt−φ), V S = VmCOS (ωt−2 / 3π−φ), V T = VmCOS (ωt−4 / 3π−φ), and dq conversion is performed with the rotation coordinate of ωt. , Vd = V 0 COSφ, Vq = −V 0 SINφ. This φ is the phase difference between the system voltage and the reference sine wave. The calculation method is as follows.
この位相差φが小さいときは、Vq=−V0SINφ≒−V0φであるため、Vq=0とすることにより同位相φ→0を実現できる。 When this phase difference φ is small, since Vq = −V 0 SINφ≈−V 0 φ, the same phase φ → 0 can be realized by setting Vq = 0.
領域判断回路43における領域による入出力演算は以下の通りである。まず、dq軸の符号によって、領域を図2に示すように4つに分ける。系統電圧Vsのd軸成分Vs_d,q軸成分Vs_qに基づいて、位相差φが0°〜90°,90°〜180°,180°〜270°,270°〜360°のうちどの領域に該当するのか判断する。領域によって、周波数指令値演算部44におけるPI制御の入力(領域判断回路43の出力)を表1に示すように変化させる。
The input / output calculation by the area in the
図3は、系統電圧と基準正弦波位相との位相差φと系統電圧Vsのd軸成分/q軸成分Vs_d,Vs_qを示すグラフである。縦軸が出力、横軸が位相差φである。 FIG. 3 is a graph showing the phase difference φ between the system voltage and the reference sine wave phase and the d-axis component / q-axis components Vs_d and Vs_q of the system voltage Vs. The vertical axis is the output, and the horizontal axis is the phase difference φ.
系統電圧Vsが、基準正弦波に対して遅れ(位相差:0〜180deg)の時、系統電圧Vsのq軸成分Vs_qはマイナスの値となる。よって,q軸成分Vs_qがマイナスの時、基準正弦波の周波数が低くなるように操作すればよい。 When the system voltage Vs is delayed (phase difference: 0 to 180 deg) with respect to the reference sine wave, the q-axis component Vs_q of the system voltage Vs takes a negative value. Therefore, when the q-axis component Vs_q is negative, the operation may be performed so that the frequency of the reference sine wave is lowered.
一方、系統電圧Vsが、基準正弦波に対して進み(位相差:180〜360deg)の時、系統電圧Vsのq軸成分Vs_qはプラスの値となる。よってq軸成分Vs_qがプラスの時、基準正弦波の周波数が高くなるように操作すればよい。 On the other hand, when the system voltage Vs advances with respect to the reference sine wave (phase difference: 180 to 360 deg), the q-axis component Vs_q of the system voltage Vs takes a positive value. Therefore, when the q-axis component Vs_q is positive, the operation may be performed so that the frequency of the reference sine wave becomes high.
領域1,4では、周波数指令値演算部44におけるPI演算部44aの入力に系統電圧のq軸成分Vs_qを使用する。領域2ではPI演算部44aの入力に−1[p.u.]を使用し、領域3では、+1[p.u.]を使用する。また、領域2,3間で出力が行き来しなように、ヒステリシスを設けている。
In regions 1 and 4, the q-axis component Vs_q of the system voltage is used for the input of the
周波数指令値演算部44のPI演算部44aは積分要素であるため単調に増加し、所定の値になったとき0にリセットすると、鋸歯状の位相波形が生成される。鋸歯の傾斜によって位相・周波数が決定され、基準正弦波が生成される。ここでの値で再度、系統電圧Vsをdq変換し、q軸成分Vs_qを求め同じ繰り返しの演算を行う。
Since the
例えば、系統電圧Vsが基準正弦波位相に比べ位相差φ(例えば、15°)遅れていた場合、周波数指令値演算部44のPI演算部44aにはマイナス量が入り、前の値より小さくなり周期が長くなる。これを繰り返すことによりVq=0で安定する。仮にオーバーシュートして進み位相になった場合は、PI演算部44aの入力はプラスになり、周期は短くなるように動作する。いずれにせよVs_q≒0(φ≒0)付近で動作することになる。
For example, when the system voltage Vs is delayed by a phase difference φ (for example, 15 °) compared to the reference sine wave phase, a negative amount enters the
位相差φと周波数の様子を図4に示す。図4では、リミッタ44bの上限値を55Hzとしている。図4は、初期の位相差φが進みの場合を示し、領域3または4にあり、q軸成分Vs_qは正である。その結果、PI演算部44aの出力が大きくなるため周期は短くなり、周波数が上昇する。ここで、リミッタ44bにより55Hzに制限されている。このリミッタ44bにより、鋸歯の傾斜に制限が設けられ、周波数指令値が上限値に制限される。
The state of the phase difference φ and the frequency is shown in FIG. In FIG. 4, the upper limit value of the
位相差φが減少し、時刻t1で位相差φが無くなっているが、オーバーシュートして領域1に入り、q軸成分Vs_qは負の値となる。そのため、PI演算部44aの出力が減少し、周期が長く(周波数が低く)なる。時刻t2で再度、位相差φがゼロになり、この後、位相差φ=0付近の定常動作となる。
Although the phase difference φ decreases and the phase difference φ disappears at time t1, it overshoots and enters the region 1, and the q-axis component Vs_q becomes a negative value. For this reason, the output of the
系統電圧Vsのq軸成分Vs_qと位相差φは線形の関係ではないが、PI演算部44aが位相差φをゼロになるように基準正弦波の周波数を調整する。
Although the q-axis component Vs_q of the system voltage Vs and the phase difference φ are not in a linear relationship, the
また、系統電圧Vsのq軸成分Vs_qは位相差φ=90deg(φ=0°〜90°,270°〜360°)の時が最大となり、90degよりも大きくなると値は小さくなる。この位相差φ=0°〜90°,270°〜360°時、実際の操作量を大きくしたいため、領域判断回路43から領域2の時は−1.0[p.u.],領域3の時は1.0[p.u.]を出力するようにする。これにより、位相差φが大きいとき、大きな積分入力とすることで同位相への収束が早くなる。 Further, the q-axis component Vs_q of the system voltage Vs becomes maximum when the phase difference is φ = 90 deg (φ = 0 ° to 90 °, 270 ° to 360 °), and the value becomes smaller when it becomes larger than 90 deg. When the phase difference φ = 0 ° to 90 °, 270 ° to 360 °, the actual operation amount is desired to be large. u. ] For region 3, 1.0 [p. u. ] Is output. Thereby, when the phase difference φ is large, the convergence to the same phase is accelerated by using a large integral input.
以上示したように、本実施形態1における交直変換装置の同期制御回路は、 ゼロクロス検出回路が不要となり、安価なハード構成で実現できる。また、系統電圧のdq変換結果を用いる方法としては、比較的簡易なソフト構成で実現できる。 As described above, the synchronization control circuit of the AC / DC converter according to Embodiment 1 does not require a zero-cross detection circuit and can be realized with an inexpensive hardware configuration. Further, the method using the dq conversion result of the system voltage can be realized with a relatively simple software configuration.
[実施形態2]
次に、本実施形態2における交直変換装置の同期制御回路を説明する。図5は、本実施形態2における交直変換装置の同期制御回路を示すブロック図である。実施形態1と同様の箇所は説明を省略する。
[Embodiment 2]
Next, the synchronization control circuit of the AC / DC converter according to the second embodiment will be described. FIG. 5 is a block diagram illustrating a synchronization control circuit of the AC / DC converter according to the second embodiment. Description of the same parts as those in the first embodiment is omitted.
図5に示すように、本実施形態2における同期制御回路は、 系統電圧をA/D変換器46によりA/D変換している。dq変換部42,領域判断回路43の処理は実施形態1と同様である。また、A/D変換された系統電圧に基づいて実効値演算部47により実効値RMSを算出し、その実効値RMSに基づいて、重み付け部48により重み付けゲインを算出する。そして、乗算部49により、領域判断回路43の出力結果に前記重み付けゲインを掛け合わせ、その乗算結果を周波数指令値演算部44に出力する。以降の動作は実施形態1と同様である。
As shown in FIG. 5, the synchronization control circuit according to the second embodiment performs A / D conversion on the system voltage by an A / D converter 46. The processes of the
重み付けゲインの一例を図6に示す。図6に示すように、実効値RMSが5%以下の場合は、重み付けゲインを0とする。5%以降は、実効値RMSに比例して重み付けゲインが上昇するようにしている。なお、実効値RMSが5%以下の時、重み付けゲインを0としているのは、系統が停電していると認識し、おかしな系統電圧検出に対して同期することがないようにするためである。 An example of the weighting gain is shown in FIG. As shown in FIG. 6, when the effective value RMS is 5% or less, the weighting gain is set to zero. After 5%, the weighting gain is increased in proportion to the effective value RMS. Note that when the effective value RMS is 5% or less, the weighting gain is set to 0 in order to recognize that the system is out of power and not to synchronize with strange system voltage detection.
系統電圧Vsの実効値RMSとdq変換結果は比例する。よって、本実施形態2における交直変換装置の同期制御回路のように、系統電圧Vsの実効値RMSで、領域判断回路43に重み付けすることにより、同期制御の応答は系統電圧の大きさに依存しなくなる。
The effective value RMS of the system voltage Vs is proportional to the dq conversion result. Therefore, like the synchronous control circuit of the AC / DC converter according to the second embodiment, the
また、実施形態1と同様の作用効果を奏する。 In addition, the same effects as those of the first embodiment are obtained.
以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。 Although the present invention has been described in detail only for the specific examples described above, it is obvious to those skilled in the art that various changes and modifications are possible within the scope of the technical idea of the present invention. Such variations and modifications are naturally within the scope of the claims.
Vs…系統電圧
Vs_d…d軸成分
Vs_q…q軸成分
φ…位相差
41…2軸変換部
42…dq変換部
43…領域判断回路
44…周波数指令値演算部
45…基準正弦波生成部
Vs ... system voltage Vs_d ... d-axis component Vs_q ... q-axis component φ ...
Claims (4)
系統電圧のd軸成分,q軸成分に基づいて、系統電圧と基準正弦波位相との位相差が、0°〜90°,90°〜180°,180°〜270°,270°〜360°のうちどの領域に該当するのかを判断し、系統電圧と基準正弦波位相との位相差が0°〜90、270°〜360°のとき系統電圧のq軸成分を出力し、系統電圧と基準正弦波位相との位相差が90°〜180°のとき−1.0[p.u.]を出力し、系統電圧と基準正弦波位相との位相差が180°〜270°のとき1.0[p.u.]を出力する領域判断回路と、
領域判断回路の出力が0となるようにPI演算し、PI演算結果が予め設定された値に達した際にPI演算結果をゼロにリセットすることで基準正弦波の周波数指令値を演算する周波数指令値演算部と、
前記周波数指令値に基づいて、基準正弦波を生成する基準正弦波生成部と、を備えたことを特徴とする交直変換装置の同期制御回路。 A synchronous control circuit that synchronizes the AC / DC converter connected to the AC power supply system at the same cycle as the system voltage,
Based on the d-axis component and the q-axis component of the system voltage, the phase difference between the system voltage and the reference sine wave phase is 0 ° to 90 °, 90 ° to 180 °, 180 ° to 270 °, 270 ° to 360 °. Is determined, and when the phase difference between the system voltage and the reference sine wave phase is 0 ° to 90, 270 ° to 360 °, the q-axis component of the system voltage is output, and the system voltage and the reference When the phase difference from the sine wave phase is 90 ° to 180 °, −1.0 [p. u. ] And when the phase difference between the system voltage and the reference sine wave phase is 180 ° to 270 °, 1.0 [p. u. A region determination circuit that outputs
The frequency at which the PI calculation is performed so that the output of the region determination circuit becomes 0, and the frequency command value of the reference sine wave is calculated by resetting the PI calculation result to zero when the PI calculation result reaches a preset value. A command value calculator,
A synchronization control circuit for an AC / DC converter, comprising: a reference sine wave generation unit that generates a reference sine wave based on the frequency command value.
周波数指令値に上限値を設定し、周波数指令値が上限値よりも高くなることを制限することを特徴とする請求項1記載の交直変換装置の同期制御回路。 The frequency command value calculator is
2. The synchronous control circuit for an AC / DC converter according to claim 1 , wherein an upper limit value is set for the frequency command value, and the frequency command value is restricted from becoming higher than the upper limit value.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013245610A JP6263990B2 (en) | 2013-11-28 | 2013-11-28 | Synchronous control circuit for AC / DC converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013245610A JP6263990B2 (en) | 2013-11-28 | 2013-11-28 | Synchronous control circuit for AC / DC converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015104292A JP2015104292A (en) | 2015-06-04 |
JP6263990B2 true JP6263990B2 (en) | 2018-01-24 |
Family
ID=53379557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013245610A Active JP6263990B2 (en) | 2013-11-28 | 2013-11-28 | Synchronous control circuit for AC / DC converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6263990B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6969152B2 (en) * | 2017-05-12 | 2021-11-24 | 富士電機株式会社 | Control device and static VAR compensator |
JP7387497B2 (en) * | 2020-03-11 | 2023-11-28 | 株式会社東芝 | power converter |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3561119B2 (en) * | 1997-09-03 | 2004-09-02 | 東芝三菱電機産業システム株式会社 | Synchronization control method, frequency detection method, and synchronization control device |
JP2008043184A (en) * | 2006-05-25 | 2008-02-21 | Ebara Corp | Power supply device and synchronous operation method of power conversion device |
-
2013
- 2013-11-28 JP JP2013245610A patent/JP6263990B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015104292A (en) | 2015-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013055747A (en) | Power conversion device | |
US9331614B2 (en) | Systems and methods for controlling electric machines | |
US10236793B2 (en) | Grid connection power conversion device and output current control method thereof | |
TWI604697B (en) | Phase-locked loop method for a utility parallel system | |
KR101380380B1 (en) | Method of adaptive phase tracking depending on the state of power system and system for it | |
JP6263990B2 (en) | Synchronous control circuit for AC / DC converter | |
JP2011188665A (en) | Inverter control circuit and grid-connected inverter system equipped with the same | |
US10063242B2 (en) | Phase-locked loop method for use in utility electricity parallel-connection system | |
JP5742150B2 (en) | Synchronous control device for AC / DC converter | |
JP5767721B2 (en) | Inverter control circuit and grid-connected inverter system provided with this inverter control circuit | |
WO2022085639A1 (en) | Power conversion system | |
JP2012231606A (en) | System interconnection power conversion device | |
JP4971758B2 (en) | Power converter | |
WO2014050759A1 (en) | Single-phase voltage type ac-dc converter | |
JP2018019466A (en) | Power conversion device | |
JP2007225427A (en) | Power failure detection circuit and uninterruptible power supply | |
KR100620760B1 (en) | Grid Voltage Phase Detection Device Using Virtual Two-Phase | |
JP5616412B2 (en) | Single-phase voltage type AC / DC converter | |
JP6819818B1 (en) | Power converter | |
Kim et al. | DC offset compensation algorithm in the grid voltage of single-phase grid-connected inverter | |
JP4176709B2 (en) | AC / DC bidirectional converter | |
WO2014050934A1 (en) | Single-phase voltage type ac-dc converter | |
JP5497941B2 (en) | Inverter for distributed power supply and control method for inverter for distributed power supply | |
JP2018046654A (en) | Control device for power converter | |
JP2024164948A (en) | Control circuit and three-phase power factor correction device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161104 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171003 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171204 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6263990 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |