JP6261162B2 - 撮像装置、撮像装置の駆動方法 - Google Patents

Description

本発明は、画素を有するチップが複数設けられた撮像装置、撮像装置の駆動方法に関する。

入射光を光電変換した信号を出力するチップを複数有する撮像装置が知られている。この撮像装置の一例として特許文献１のように、入射光を光電変換して光信号を出力する複数の画素と、複数の画素から光信号を順次出力させる走査回路と、走査回路によって出力される光信号に基づいた信号を出力する出力回路を含むチップを複数有する撮像装置がある。特許文献１に記載の撮像装置では、出力回路が光信号に基づいた信号を出力する出力期間と、出力期間の動作に備えるブランキング期間がある。

特開平１１−２３４４７２号公報

従来の撮像装置では、出力回路が電流消費量の少ない第１の状態から電流消費量の多い第２の状態に移行する際の電流消費量の変動によって、撮像装置に電流を供給する電流供給線の電圧に変動が生じる。この電流供給線の電圧の変動によって、出力回路が出力する信号に含まれるノイズが増加する。さらに、複数のチップを有する撮像装置の場合には、複数のチップの出力回路が第１の状態から第２の状態に同時に移行する場合もあり得ることで、この場合には、撮像装置の電流消費量の変動幅が拡大し、チップが出力する信号に含まれるノイズがさらに増加する課題があった。

本発明は上記の課題を解決するために為されたものであり、一の態様は、各々が入射光を光電変換して光信号を生成する複数の画素と、前記複数の画素の各々から出力される前記光信号に基づいた信号を出力する出力回路と、電流消費回路と、を各々が有する第１のチップと第２のチップとが設けられ、前記第１のチップと前記第２のチップとが電流供給線に共通して電気的に接続され、前記第１のチップと前記第２のチップの各々の前記出力回路と前記電流消費回路とに前記電流供給線から電流が与えられ、前記第１のチップと前記第２のチップの各々の前記出力回路は、第１の状態と第２の状態とを取り得、前記第２の状態は、前記出力回路の電流消費量が前記第１の状態よりも多い状態であり、第１の場合と第２の場合の第１の期間において、前記第１のチップと前記第２のチップの各々の前記出力回路が共に前記第１の状態にあり、前記第１の場合は、前記第１の期間の後の第２の期間の第１部分期間において、前記第１のチップの前記出力回路が前記第２の状態、前記第２のチップの前記出力回路が前記第１の状態にあり、前記第２の期間に含まれる、前記第１部分期間の後の第２部分期間において、前記第１のチップの前記出力回路が前記第１の状態、前記第２のチップの前記出力回路が前記第２の状態にある場合であり、前記第２の場合は、前記第２の期間において、前記第１のチップと前記第２のチップの各々の前記出力回路が共に前記第２の状態にある場合であり、前記第１の場合と前記第２の場合とにおいて、前記第１のチップと前記第２のチップの各々の前記電流消費回路の電流消費量は、前記第２の期間よりも前記第１の期間の方が多く、前記第１のチップと前記第２のチップの各々の前記電流消費回路の前記第１の期間における電流消費量は、前記第１の場合よりも前記第２の場合の方が多いことを特徴とする撮像装置である。

また、別の態様は、各々が入射光を光電変換して光信号を生成する複数の画素と、前記複数の画素の各々から出力される前記光信号に基づいた信号を出力する出力回路と、電流消費回路と、を各々が有する第１のチップと第２のチップとが設けられ、前記第１のチップと前記第２のチップとが電流供給線に共通して電気的に接続され、前記第１のチップと前記第２のチップの各々の前記出力回路と前記電流消費回路とに前記電流供給線から電流が与えられ、前記第１のチップと前記第２のチップの各々の前記出力回路は、第１の状態と第２の状態とを取り得、前記第２の状態は、前記出力回路の電流消費量が前記第１の状態よりも多い状態であり、第１の場合と第２の場合の第１の期間において、前記第１のチップと前記第２のチップの各々の前記出力回路が共に前記第１の状態にあり、前記第１の場合は、前記第１の期間の後の第２の期間の第１部分期間において、前記第１のチップの前記出力回路が前記第２の状態、前記第２のチップの前記出力回路が前記第１の状態にあり、前記第２の期間に含まれる、前記第１部分期間の後の第２部分期間において、前記第１のチップの前記出力回路が前記第１の状態、前記第２のチップの前記出力回路が前記第２の状態にある場合であり、前記第２の場合は、前記第２の期間において、前記第１のチップと前記第２のチップの各々の前記出力回路が共に前記第２の状態にある場合であり、前記第１の場合と前記第２の場合とにおいて、前記第１のチップと前記第２のチップの各々の前記電流消費回路の電流消費量は、前記第２の期間よりも前記第１の期間の方が多く、前記第１のチップと前記第２のチップの各々の前記電流消費回路の前記第１の期間における電流消費量は、前記第１の場合よりも前記第２の場合の方が多いことを特徴とする撮像装置の駆動方法である。

本発明により、出力回路が第１の状態から第２の状態に移行する際に生じるノイズを低減した撮像装置を提供することができる。

撮像装置の構成の一例と他の一例とを示す模式図 撮像装置の動作の一例を示すタイミング図 電流消費回路の構成の一例を示す模式図と、電流消費設定データの入力動作の一例を示すタイミング図 電流消費回路の他の一例を示す模式図 撮像装置の構成の他の一例を示す模式図 画素の構成の一例を示す模式図と、画素の動作の一例を示すタイミング図 撮像装置の構成の他の一例を示す模式図

［実施例１］
以下、図面を参照しながら本実施例に関わる撮像装置について説明する。

図１（ａ）は、本実施例の撮像装置の模式図である。本実施例の撮像装置は、チップ１００、１０１を有する撮像装置である。また、本実施例の撮像装置は、チップ１００、チップ１０１が別々の半導体基板に形成された、マルチチップの撮像装置である。

図１（ａ）では、チップ１００、１０１とで同一の部材については同一の符号を付して表しており、さらにチップ１００が有する場合には枝番として１を、チップ１０１が有する場合には枝番として２を付して表している。例えば、パッド２００については、チップ１００が有するパッド２００をパッド２００−１、チップ１０１が有するパッド２００をパッド２００−２として表している。

チップ１００、１０１はそれぞれ、パッド２００、２１０、２２０、２３０、２３５、２４０を有する。パッド２００はスタート信号が与えられるパッドであるが、チップ１００では非使用である。パッド２００−２はパッド２４０−１から出力される信号が与えられる。パッド２１０はセレクト信号ＳＥＬが与えられるパッドであり、チップ１０１では非使用である。ここでいうパッドの非使用とは、パルス信号ではなく固定電圧がパッドに与えられる状態を指す。パッド２００−１、パッド２１０−２には接地電圧が与えられている。パッド２１０のセレクト信号ＳＥＬをＨｉｇｈレベル（以下、Ｈレベルと表記する）とすると、ＭＯＳトランジスタ１８０が導通し、ＭＯＳトランジスタ１７０が非導通となる。パッド２２０はトリガ信号ＴＲが与えられるパッドである。パッド２３０はクロック信号ＣＬＫが与えられるパッドである。パッド２３５は電流供給線７００に電気的に接続されたパッドである。また、電源電圧ＶＤＤに容量２３７を接続することで、電源電圧ＶＤＤに基づく電流を供給する電流供給線７００に急激な電位変動が生じにくい構成としている。チップ１００，１０１には電源電圧ＶＤＤに基づく電流を供給する共通の電流供給線７００が電気的に接続されている。これにより、共通の電源電圧ＶＤＤがチップ１００，１０１に与えられている。

チップ１００、１０１はそれぞれ電流消費回路１９０を有している。電流消費回路１９０は制御部１５０から与えられる信号φ２に基づいて動作する。電流消費回路１９０には電源電圧ＶＤＤが与えられている。尚、この電流消費回路１９０の電源電圧ＶＤＤはパッド２３５を介して与えられる構成であっても、パッド２３５以外の別のパッドから与えられる構成であっても良い。つまり、チップ１００の外部に設けられた、電源電圧ＶＤＤを供給する電源に対し、電流消費回路１９０と、後述する出力回路とが共通に電気的に接続されている形態であれば良い。このような形態の一例として、電流消費回路１９０と出力回路とが共通の電流供給線７００に電気的に接続されている形態がある。

チップ１００、１０１はそれぞれ、インバータ１６０、ＭＯＳトランジスタ１７０、１８０、制御部１５０を有する。チップ１００では、パッド２１０に与えられるセレクト信号が制御部１５０、ＭＯＳトランジスタ１８０、インバータ１６０にそれぞれ与えられる。ＭＯＳトランジスタ１８０には制御部１５０から信号φ１が与えられる。また、パッド２２０に与えられるトリガ信号ＴＲ、パッド２３０に与えられるクロック信号ＣＬＫはそれぞれ制御部１５０に与えられる。

チップ１００，１０１はそれぞれ画素１１０〜１１３を有する。画素１１０〜１１３にはそれぞれ制御部１５０から信号φ３が与えられる。また、チップ１００、１０１はそれぞれ、シフトレジスタ１３０〜１３３を有する。シフトレジスタ１３０〜１３３は本実施例の走査回路である。シフトレジスタ１３０〜１３３は制御部１５０から信号φ４が与えられる。シフトレジスタ１３０〜１３３はそれぞれ制御部１５０から与えられる信号φ４に基づいて生成した信号φ５〜φ８を、ＭＯＳトランジスタ１２０〜１２３にそれぞれ出力し、ＭＯＳトランジスタ１２０〜１２３を順次駆動する。これにより、画素１１０〜１１３の信号が順次アンプ１４０に出力される。アンプ１４０には制御部１５０から信号φ９が与えられる。アンプ１４０はパッド２５０に信号を出力し、パッド２５０からアンプ１４０の出力した信号ＶＯＵＴが出力される。アンプ１４０は本実施例の出力回路である。

シフトレジスタ１３３は、信号φ１０を制御部１５０とパッド２４０にそれぞれ出力する。チップ１００のパッド２４０−１から出力された信号φ１０−１は、チップ１０１のパッド２００−２に与えられる。インバータ１６０−２は、グラウンドレベルの信号がパッド２１０−２から予め与えられており、Ｈレベルの信号をＭＯＳトランジスタ１７０−２に出力しているので、ＭＯＳトランジスタ１７０−２はオンとなっている。よって、パッド２００−２にＨレベルの信号φ１０−１が与えられると、チップ１０１のシフトレジスタ１３０〜１３３が順次信号φ５〜φ８を生成してＭＯＳトランジスタ１２０〜１２３を順次駆動する。このように、チップ１００の画素１１０−１〜１１３−１の各々の光信号に基づく信号をアンプ１４０−１が出力した後、チップ１０１の画素１１０−２〜１１３−２の各々の光信号に基づく信号をアンプ１４０−２が出力する。本実施例の撮像装置の信号読み出し部６００は、シフトレジスタ１３０〜１３３、ＭＯＳトランジスタ１２０〜１２３、アンプ１４０を有している。本実施例の電流消費回路１９０は、画素１１０〜１１３、信号読み出し部６００、制御部１５０とは異なる回路として設けられている。

次に、図２を参照しながら、チップ１００の動作について説明する。尚、パッド２１０−１には予めＨレベルのセレクト信号ＳＥＬが与えられている。

時刻ｔ１にトリガ信号ＴＲをＨレベルとする。これにより、チップ１００、１０１の制御部１５０はそれぞれ、画素１１０〜１１３に、入射光に基づく光電変換信号を出力するための準備動作を行わせる。その後、トリガ信号ＴＲをＬｏｗレベル（以下、Ｌレベルと表記する）とする。また、信号φ２−１、φ２−２をＨレベルとする。これにより、チップ１００，１０１のそれぞれが有する電流消費回路１９０が動作を行い、電流の消費を行う。

時刻ｔ２に、信号φ２−１，φ２−２をＬレベルとし、電流消費回路１９０を非動作状態とする。また、信号φ１−１をＨレベルとする。チップ１００ではＭＯＳトランジスタ１７０−１はオフであり、ＭＯＳトランジスタ１８０−１はオンとなっている。これによりシフトレジスタ１３０−１、１３１−１、１３２−１、１３３−１にＨレベルの信号が与えられる。また、時刻ｔ２に信号φ９−１をＨレベルとする。これにより、アンプ１４０−１が動作状態となる。また、制御部１５０−１はクロック信号ＣＬＫと同期した信号φ４−１の生成を開始する。時刻ｔ１から時刻ｔ２に達するまでの期間をブランキング期間と呼ぶ。本実施例の出力回路の第１の状態とは、ブランキング期間の出力回路の状態を指す。即ち、アンプ１４０−１が非動作の状態が本実施例の第１の状態である。

時刻ｔ３に、シフトレジスタ１３０−１は信号φ４−１に基づいて信号φ５−１をＨレベルとする。これにより、画素１１０−１が生成した信号がアンプ１４０−１を介してパッド２５０−１を介してチップ外部に出力される。

以降、信号φ４−１に基づいて、シフトレジスタ１３１−１，１３２−１，１３３−１が信号φ６−１、φ７−１、φ８−１をそれぞれ時刻ｔ４、ｔ５、ｔ６にＨレベルとする。これにより、アンプ１４０−１から画素１１１−１、１１２−１、１１３−１が生成した信号がパッド２５０−１を介してチップ外部に順次出力される。

時刻ｔ３から時刻ｔ７に達するまでの期間を、出力期間１と呼ぶ。

時刻ｔ７に、シフトレジスタ１３３−１は信号φ１０−１をＨレベルとする。これにより、チップ１０１の制御部１５０−２は信号９−２をＨレベルとし、アンプ１４０−２を動作状態とする。また、制御部１５０−２は、クロック信号ＣＬＫと同期した信号φ４−２の生成を開始する。

先のチップ１００での動作と同様、チップ１０１においても、シフトレジスタ１３０−２、１３１−２，１３２−２，１３３−２が信号φ４−２に基づいて信号φ５−２、φ６−２、φ７−２、φ８−２をそれぞれ時刻ｔ８、ｔ９、ｔ１０、ｔ１１にＨレベルとする。これにより、アンプ１４０−２から、画素１１０−２、１１１−２、１１２−２、１１３−２の信号がパッド２５０−２を介してチップ外部に順次出力される。時刻ｔ６から時刻１１までの期間を出力期間２と呼ぶ。出力期間２はチップ１０１が信号ＶＯＵＴを出力する期間である。本実施例の出力回路の第２の状態とは、出力期間の出力回路の状態を指す。即ち、アンプ１４０が動作する状態が本実施例の第２の状態である。本実施例の出力回路は第１の状態と第２の状態とで選択的に動作する。

以下、本実施例の電流消費回路１９０の動作についてさらに説明する。

図２には、チップ１００、１０１を有する撮像装置の電流消費量と、チップ１００、１０１に共通して接続された電源電圧ＶＤＤの電位を示した。電流消費回路１９０を有さない撮像装置の電流消費量と電源電圧ＶＤＤを点線で示している。電流消費回路１９０のない撮像装置では、ブランキング期間はアンプ１４０、シフトレジスタ１３０〜１３３をはじめ、非動作となっている回路があるため、出力期間に比して電流消費量は少ない。そのため、ブランキング期間から出力期間１に移行する時に、チップ１００の電流消費量の増加に従い、撮像装置の電流消費量も増加する。この電流消費量の変動に伴って、電源電圧ＶＤＤに基づいて電流を供給する電流供給線７００の電位に変動が生じる。電流供給線７００の電位に変動が生じている期間に画素およびアンプ１４０が信号を出力している場合には、この画素とアンプ１４０の出力する信号が電流供給線７００の電位の変動により変動する。この電流供給線７００の電位の変動によって、画素とアンプ１４０が出力する信号の精度の低下が生じる。

本実施例では、ブランキング期間と出力期間との出力回路の電流消費量の差を低減するように、電流消費回路１９０がブランキング期間に電流を消費させている。これにより、ブランキング期間と出力期間のチップの電流消費量の変動を低減できる。また、チップの電流消費量の変動を低減することにより、ブランキング期間と出力期間の撮像装置の電流消費量の変動を低減できる。ブランキング期間と出力期間との撮像装置の電流消費量の変動の低減により、電流供給線７００の電位の変動を低減することができる。従って、画素とアンプ１４０が出力する信号の精度の低下を生じにくくすることができる。好ましい形態は、ブランキング期間と出力期間の撮像装置の電流消費量を一致させる形態である。

他の形態の撮像装置を図１（ｂ）に示す。電源電圧ＶＤＤが、パッド２１０に与えられる構成としている。

パッド２１０に電源電圧ＶＤＤが与えられている構成について述べる。パッド２１０に電源電圧ＶＤＤが与えられているため、ＭＯＳトランジスタ１７０はオフ、ＭＯＳトランジスタ１８０はオンである。チップ１００、１０１のそれぞれのシフトレジスタ１３０〜１３３は、信号φ１がＨレベルとなることによって動作を開始する。チップ１００，１０１のそれぞれの制御部１５０が信号φ１を同時にＨレベルとすることによって、チップ１００，１０１が同時にブランキング期間から出力期間に移行する。従って、実施例１の撮像装置で電流消費回路１９０を有さない場合に比して、ブランキング期間から出力期間に同時に移行する際の電流消費量の変動量は倍となる。図１（ｂ）の撮像装置では、ブランキング期間の電流消費回路１９０の電流消費量を図１（ａ）の撮像装置の倍に設定する。これにより、ブランキング期間と出力期間の撮像装置の電流消費量の変動を低減することができる。

このように、本実施例のチップは、ブランキング期間から出力期間に移行するチップ数に応じて、電流消費回路１９０の電流消費量を設定することができる。よって、ブランキング期間から出力期間に移行するチップ数の増加に応じて、ブランキング期間の電流消費回路１９０の電流消費量を増加させることができる。これにより、撮像装置のブランキング期間と出力期間の電流消費量の変動を低減することができる。

尚、本実施例では、電流消費回路１９０を設ける構成を示したが、この形態には限定されない。例えば、電流消費回路１９０を設けず、ブランキング期間に、複数の画素全体の電流消費量、つまり画素１１０〜１１３の電流消費量の和を増加させるようにしても良い。画素１１０〜１１３がブランキング期間から出力期間に移行すると、画素１１０〜１１３の電流消費量は低下する。しかし、この画素１１０〜１１３の電流消費量の和の低下量よりも、アンプ１４０のブランキング期間から出力期間への電流消費量の増加量が大きい。よって、チップの電流消費量はブランキング期間よりも出力期間の方が多くなる。このチップの電流消費量の変動を低減するために、複数の画素である画素１１０〜１１３に、ブランキング期間に画素の光信号の生成に関わる動作に加えて、電流を消費させる他の動作をさらに行わせる。つまり、ブランキング期間の複数の画素全体の電流消費量を光信号の生成に関わる動作のみを行う場合よりも増加させる。これにより、ブランキング期間から出力期間に移行して出力回路の電流消費量が増加しても、チップの電流消費量の変動を小さくすることができる。

本実施例では走査回路の一例としてシフトレジスタを用いる形態を示したが、本実施例はこの形態に限定されるものではない。例えば、他の形態として走査回路がデコーダであっても良い。

［実施例２］
図面を参照しながら本実施例の撮像装置について説明する。

本実施例の撮像装置は実施例１で参照しながら述べた図１（ａ）の撮像装置と同様とすることができる。

図３（ａ）に本実施例の電流消費回路１９０の一例の等価回路を示す。図３（ａ）に示したのは、チップ１００が有する電流消費回路１９０−１である。

図３（ａ）の電流消費回路１９０は、ＭＯＳトランジスタ３００、３０５、３１０、３２０、３３０、３４０、３５０、３６０、３７０、３８０、３９０、４００、４１０と、抵抗素子３１５を有する。さらに電流消費回路１９０は、電流消費制御部５００を有する。電流消費制御部５００には、信号φ２−１が制御部１５０から与えられる。電流消費制御部５００は、Ｈレベルの信号φ２−１が与えられると、ＭＯＳトランジスタ３１０、３８０、３９０、４００、４１０のオンオフを制御する信号φ２−１ａ、２−１ｂ、２−１ｃ、２−１ｄ、２−１ｅを出力する。

以下、図３（ａ）の電流消費回路１９０の電流消費量について説明する。まずＭＯＳトランジスタのドレイン電流を表す式を次に示す。

ここで、ＶｇｓはＭＯＳトランジスタのゲートソース間の電圧、ＶｔｈはＭＯＳトランジスタの閾値電圧である。また、βは次式の通りである。

ここで、μ_０はキャリアの移動度、Ｃ_ｏｘはＭＯＳトランジスタの単位面積当たりのゲート容量、ＷはＭＯＳトランジスタのゲート幅、ＬはＭＯＳトランジスタのゲート長である。

図３（ａ）においてＭＯＳトランジスタ３００のゲートソース間電圧をＶｇｓ１、ＭＯＳトランジスタ３０５のゲートソース間電圧をＶｇｓ２、抵抗素子３１５の抵抗値をＲとすると、ＭＯＳトランジスタ３０５のドレイン電流Ｉｄは、（Ｖｇｓ１−Ｖｇｓ２）／Ｒとなる。また、ＭＯＳトランジスタ３２０とＭＯＳトランジスタ３３０のゲート幅とゲート長が等しいとすると、ＭＯＳトランジスタ３００のドレイン電流も同様に（Ｖｇｓ１−Ｖｇｓ２）／Ｒとなる。ここで、（１）式からＶｇｓ１、Ｖｇｓ２を消去すると、

となる。ただし、β１はＭＯＳトランジスタ３００のβであり、β２はＭＯＳトランジスタ３０５のβである。（３）式より、ＭＯＳトランジスタ３００、３０５のゲート幅、ゲート長と抵抗素子３１５の抵抗値により、ＭＯＳトランジスタ３００、３０５のドレイン電流Ｉｄが決まる。ＭＯＳトランジスタ３１０がオフ、ＭＯＳトランジスタ３８０、３９０、４００、４１０がオンであるとする。ＭＯＳトランジスタ３４０、３５０、３６０、３７０のゲート幅とゲート長がＭＯＳトランジスタ３２０、３３０と等しいとすると、電流消費回路１９０の電流消費量はおよそ６×Ｉｄとなる。一方、ＭＯＳトランジスタ３１０をオンとすると、ＭＯＳトランジスタ３００、３０５のゲート電位をグラウンド電位に低下する。これにより、電流消費回路１９０の電流消費量はおよそゼロとなる。従って、ブランキング期間では、ＭＯＳトランジスタ３１０をオフとし、ＭＯＳトランジスタ３８０、３９０、４００、４１０を必要な電流消費量に応じてオンとする。そして、出力期間ではＭＯＳトランジスタ３１０をオンとし、ＭＯＳトランジスタ３８０、３９０、４００、４１０を必要な電流消費量に応じてオンとする。これにより、ブランキング期間から出力期間へ移行する際の撮像装置の電流消費量の変動を低減することができる。

本実施例の電流消費回路１９０では、ＭＯＳトランジスタ３８０、３９０、４００、４１０の内、オンとするトランジスタ数を変えることで、電流消費回路１９０の電流消費量を可変とすることができる。このオンとするトランジスタ数は、チップ１００，１０１の外部から電流消費制御部５００に予め電流消費設定データを入力しておけば良い。尚、チップ１００，１０１の外部から電流消費設定データを入力する場合、例えば図１（ａ）のトリガ信号ＴＲが与えられるパッド２２０に電流消費設定データを入力する。これにより、パッド数を増加させることなく、電流消費回路１９０の電流消費量を設定することが可能となる。

図３（ｂ）にタイミングチャート例を示す。パッド２２０−１入力信号として、ブランキング期間のスタートとなるトリガ信号ＴＲと、トリガ信号ＴＲの入力後に与えられる電流消費設定データと、がシリアルに与えられる。パッド２２０−１入力信号を、以下、［１］と表記する。

図３（ｂ）の［２］〜［７］は、シフトレジスタにより順に［１］を１クロック期間分ずつシフトさせていった信号である。［８］は、［３］と［４］と［５］と［６］のＯＲをとった信号である。［１］と［８］のＡＮＤをとることにより、電流消費設定データを得ることができる。また、［８］の反転信号であるＮＯＴ［８］と［１］のＡＮＤをとることにより、トリガ信号ＴＲを得ることができる。これにより、トリガ信号ＴＲと電流消費設定データとのシリアル信号をパラレル信号に変換することができる。電流消費制御部５００は与えられた電流消費設定データに基づいて、電流消費回路１９０の電流消費量を制御することができる。

図４（ａ）に、他の形態の電流消費回路１９０−１の等価回路を示す。

図４（ａ）の電流消費回路１９０−１は、抵抗素子４３０、ＭＯＳトランジスタ４４０、４５０、４５５およびオペアンプ４２０を有する。信号φ２−１は、ＭＯＳトランジスタ４５５のオンオフ制御を行う信号φ２−１ａとバイアス信号φ２−１ｂからなる。

バイアス信号φ２−１ｂの電位がＶＲＥＦ、抵抗素子４３０の抵抗値がＲ、ＭＯＳトランジスタ４４０とＭＯＳトランジスタ４５０のゲート幅とゲート長が等しいとする。ＭＯＳトランジスタ４５５がオンの場合の電流消費量はおよそ（２×ＶＲＥＦ）／Ｒとなる。この状態からＭＯＳトランジスタ４５５をオフとすることにより、電流消費量はおよそゼロとなる。このようにして、ブランキング期間と出力期間とで電流消費回路１９０の電流消費量を変えることができる。

また、チップ１００，１０１の外部からバイアス信号φ２−１ｂの電位ＶＲＥＦの値を変更することにより、電流消費回路１９０の電流消費量を変えることができる。バイアス信号φ２−１ｂの電圧ＶＲＥＦの値は離散的でなく連続的な値であるため、電流消費回路１９０の電流消費量を細かく制御することが可能である。

他の形態として図４（ｂ）の電流消費回路１９０を用いることが可能である。図４（ｂ）の電流消費回路１９０−１は、ＭＯＳトランジスタ４５５に電圧ＶＢｉａｓ１が与えられ、ＭＯＳトランジスタ４５５はオンとなっている。また、オペアンプ４２０の非反転入力端子には電圧ＶＢｉａｓ２が与えられている。また、電流消費回路１９０−１は、ＭＯＳトランジスタ４５０の代わりにＭＯＳトランジスタ４５０−１を有している。さらに、電流消費回路１９０−１は、ＭＯＳトランジスタ４５０−２、４５０−３、４５０−４を有している。ＭＯＳトランジスタ４５０−３，４５０−４は信号φ２がＨレベルとなるとオンとなる。この電流消費回路１９０では、信号φ２をＨレベルとすると、ＭＯＳトランジスタ４５０−２がオンとなる。これにより、信号φ２がＬレベルの場合に比して、電流消費回路１９０−１の電流消費量が増加する。

図４（ｂ）では、ＭＯＳトランジスタ４５０−１のドレイン電流をグラウンドに流し込んでいる形態を示した。他の形態として、ＭＯＳトランジスタ４５０−１のドレイン電流を、図１（ａ）のアンプ１４０への供給電流として用いる形態がある。この形態では、電流消費回路１９０の電流消費量のプロセス変動や温度変動をアンプ１４０の出力に連動させることが可能となる。例えば、図４（ｂ）の抵抗素子４３０の抵抗値の変動に合わせて、アンプ１４０と電流消費回路１９０のそれぞれの電流消費量が連動する。これにより、抵抗素子４３０の抵抗値にプロセス変動や温度変動が生じても、出力期間に移行する際のアンプ１４０による電流消費量の増加と電流消費回路１９０の電流消費量とを一致させやすくなる。これにより、ブランキング期間から出力期間に移行する際の撮像装置の電流消費量の変動を低減することができる。

実施例１では、制御部１５０を介して、チップ１００、１０１の外部から電流消費回路１９０の電流消費量が電流消費設定データに基づいて制御される形態を説明した。本実施例の電流消費回路１９０は他の形態として、図４（ａ）のバイアス信号φ２−１ｂ、図４（ｂ）の電圧ＶＢｉａｓ２を直接チップの外部から入力することができる。そして、図４（ａ）ではバイアス信号φ２−１ｂ、図４（ｂ）では電圧ＶＢｉａｓ２の電圧値を変更して、電流消費回路１９０の電流消費量を変更することができる。

［実施例３］
以下、図面を参照しながら本実施例の撮像装置を実施例１とは異なる点を中心に説明する。

図５（ａ）は本実施例の撮像装置を示したものである。図５（ａ）では、図１（ａ）と同じ機能を有する部材については、図１（ａ）と同じ符号を付して表している。本実施例においても、信号読み出し部６００は、シフトレジスタ１３０〜１３３、ＭＯＳトランジスタ１２０〜１２３、アンプ１４０を有している。

本実施例の撮像装置は、複数の電流消費回路１９０のそれぞれが複数列設けられた画素１１０〜１１３のそれぞれの列に対応して配されている形態である。つまり、チップ１００では、画素１１０−１が配された列に、電流消費回路１９０−１ａが配されている。同様に、チップ１００では、画素１１１−１，１１２−１，１１３−１が配された各列に電流消費回路１９０−１ｂ、１９０−１ｃ、１９０−１ｄが配されている。電流消費回路１９０−１ａ〜１９０−１ｄの電流消費量の和は、実施例１の図１（ａ）に記載の電流消費回路１９０−１の電流消費量と等しくなっている。この形態の場合、実施例１の撮像装置に比して、発熱源となる電流消費回路１９０がチップ内の画素の列に対応して分散して配されている。これにより、チップ内の画素のそれぞれの受ける熱を、実施例１の撮像装置に比して揃えやすい効果がある。これにより、さらに撮像装置の熱によって生じる、画素が出力する信号に含まれるノイズ成分の画素ごとのばらつきを低減することができる。

尚、本実施例の撮像装置の動作は、実施例１の撮像装置の動作と同様とすることができる。

［実施例４］
以下、図面を参照しながら本実施例の撮像装置を実施例１とは異なる点を中心に説明する。

図５（ｂ）は本実施例の撮像装置を示したものである。図５（ｂ）では、図１（ａ）と同じ機能を有する部材については、図１（ａ）と同じ符号を付して表している。図５（ｂ）の撮像装置は、チップ１００，１０１がＭＯＳトランジスタ２６０〜２６３を有している。ＭＯＳトランジスタ２６０〜２６３は、ＭＯＳトランジスタ１２０〜１２３と同様に、それぞれ信号φ５〜８によって駆動される。また、図５（ｂ）の撮像装置は、図１（ａ）の撮像装置のアンプ１４０の代わりに、差動アンプ２７０を有している。差動アンプ２７０は本実施例の出力回路である。本実施例の信号読み出し部６００は、シフトレジスタ１３０〜１３３、ＭＯＳトランジスタ１２０〜１２３、ＭＯＳトランジスタ２６０〜２６３、差動アンプ２７０を有している。

図６（ａ）に本実施例の画素１１０の構成を示す。画素１１１〜１１３の構成も画素１１０の構成と同様とすることができる。

画素１１０は、光電変換素子２８０と、ＭＯＳトランジスタ２８１、２８２、２８３、２８４、２８６、２８７、２８８、２８９と、容量素子２８５、２９０、２９１を有する。信号φ３は、ＭＯＳトランジスタのオンオフを切り替える信号ＰＴＳ、ＰＴＮ、ＰＣＭ、ＰＲＥＳと、バイアス信号ＢＰ、ＢＮ、ＶＲＥＳを含む。バイアス信号ＢＮにより、ＭＯＳトランジスタ２８３は電流源として動作し、ＭＯＳトランジスタ２８２とともにソースフォロワ回路を構成する。また、バイアス信号ＢＰにより、ＭＯＳトランジスタ２８６は電流源として動作し、ＭＯＳトランジスタ２８７とともにソースフォロワ回路を構成する。電圧ＶＲＥＳは光電変換素子２８０のリセット電圧である。

図６（ｂ）に、この画素のブランキング期間中の動作を説明するためのタイミングチャートを示す。ブランキング期間の開始時には、容量素子２８５にノイズ信号を、光電変換素子２８０のアノードに光信号を保持した状態となっている。以下、この理由について説明する。前のフレームのブランキング期間において信号ＰＲＥＳをＨレベルにすることによりＭＯＳトランジスタ２８１をオンし、光電変換素子２８０のアノードを電圧ＶＲＥＳにリセットする。その後、信号ＰＲＥＳをＬレベルとし、ＭＯＳトランジスタ２８１をオフする。この時、光電変換素子２８０のアノードにリセットノイズが保持される。そして、信号ＰＣＭをＨレベルとして、容量素子２８５に該リセットノイズに応じたノイズ信号を書き込む。その後、信号ＰＣＭをＬレベルとし、ＭＯＳトランジスタ２８４をオフとすることで、該ノイズ信号が容量素子２８５に保持される。

その後の出力期間では、信号ＰＴＮ、ＰＣＭ、ＰＴＳ、ＰＲＥＳは全てＬレベルである。出力期間中、光電変換素子２８０では光電流が発生し、光電変換素子２８０のアノードには、光電流による信号にリセットノイズが重畳された光信号が保持される。この出力期間後のブランキング期間の開始時には、容量素子２８５にノイズ信号、光電変換素子２８０のアノードに光信号が保持されている。ブランキング期間、信号ＰＴＮをＨレベルとし、ＭＯＳトランジスタ２８９をオンすることにより、容量素子２９１にノイズ信号が保持される。その後、信号ＰＣＭと信号ＰＴＳをＨレベルとすることにより、容量素子２９０に光信号が保持される。

容量素子２９０の光信号と容量素子２９１のノイズ信号は、その後の出力期間中に、差動アンプ２７０に出力される。差動アンプ２７０は、光信号とノイズ信号との差に基づいた増幅信号を出力する。これによりチップ１００は、画素のノイズ成分の少ない信号を外部に出力することができる。

尚、本実施例の撮像装置の動作は、実施例１で図２を参照しながら述べた動作と同様とすることができる。本実施例の撮像装置においても、実施例１の撮像装置と同様の効果を得ることができる。

［実施例５］
以下、図面を参照しながら本実施例の撮像装置を実施例１とは異なる点を中心に説明する。

図７（ａ）は本実施例の撮像装置の構成の一例を示したものである。図７（ａ）では、図１（ａ）と同じ機能を有する部材については、図１（ａ）と同一の符号を付して表している。

本実施例の撮像装置では、チップ１００、１０１はそれぞれパッド４６０を有している。パッド４６０には、パッド２４０−２から出力される信号φ１０−２が与えられる。また、チップ１００、１０１のそれぞれの制御部１５０はカウンタ４７０を有している。チップ１００，１０１のそれぞれのカウンタ４７０は、トリガ信号ＴＲがＨレベルとなってから、パッド４６０に与えられる信号φ１０−２がＨレベルになるまでの期間を計数する。この計数結果の利用形態について説明する。

制御部１５０に予め、チップ１つあたりの、トリガ信号ＴＲがＨレベルとなってから信号φ１０がＨレベルとなる期間の情報（以下、１チップ期間情報と表記する）を入力しておく。そして、図７（ａ）の形態であれば、カウンタ４７０の計数結果は、予め制御部１５０に入力された１チップ期間情報の２倍となるため、制御部１５０は１つのトリガ信号ＴＲによって駆動されるチップ数が２つであると認識する。この認識したチップ数のデータを基に、制御部１５０は電流消費回路１９０の電流消費量を設定することができる。これにより、電流消費設定データをチップ１００，１０１の外部から与えなくとも、チップ自身で電流消費量を設定することができる。

図７（ｂ）に別の形態の撮像装置を示す。図７（ｂ）では、図７（ａ）と同じ機能を有する部材については、図７（ａ）と同一の符号を付して表している。

図７（ｂ）の撮像装置は、それぞれのチップが出力する信号φ１０が自身のチップのパッド４６０に与えられる構成である。また、電源電圧ＶＤＤが、パッド２１０に与えられる構成としている。

実施例１の撮像装置では、チップ１００，１０１の外部から与えられる電流消費設定データに基づいて、ブランキング期間の電流消費回路１９０の電流消費量を実施例１の撮像装置の倍に設定する。これにより、ブランキング期間と出力期間の撮像装置の電流消費量の変動を低減することができる。本実施例では、チップ１００，１０１の外部から電流消費設定データを与えなくても電流消費回路１９０の電流消費量を設定できる形態である。

次に、それぞれのチップが出力する信号φ１０が自身のチップのパッド４６０に与えられる構成について説明する。

カウンタ４７０は、トリガ信号ＴＲがＨレベルとなってから、カウンタ４７０が設けられた自身のチップの信号φ１０がＨレベルとなるまでの期間を計数する。

パッド２５０−１からアンプ１４０−１が出力する信号ＶＯＵＴ１、パッド２５０−２からアンプ１４０−２が出力する信号ＶＯＵＴ２が出力される。つまり、図７（ｂ）の撮像装置では、チップ１００とチップ１０１とが同時に信号ＶＯＵＴを出力する動作を行う。この動作でのカウンタ４７０の計数結果は、図７（ａ）の形態よりも小さい値となる。これにより、制御部１５０は、複数のチップが同時に出力する形態の撮像装置であると認識できる。つまり、チップ１００，１０１の外部から、１つのトリガ信号ＴＲで駆動されるチップ数、同時動作数の情報をチップに与えなくても、チップ自身で認識することができる。これにより、電流消費回路１９０の電流消費量を、チップ１００，１０１の外部から情報を与えなくても、カウンタ４７０の計数結果に基づいて設定することができる。

１００，１０１ チップ
１１０〜１１３ 画素
１３０〜１３３ シフトレジスタ
１４０ アンプ
１５０ 制御部
１９０ 電流消費回路
２００，２１０，２２０，２３０，２３５，２４０、２５０ パッド
７００ 電流供給線

Claims (16)

1. 各々が入射光を光電変換して光信号を生成する複数の画素と、
   前記複数の画素の各々から出力される前記光信号に基づいた信号を出力する出力回路と、
   電流消費回路と、
   を各々が有する第１のチップと第２のチップとが設けられ、
   前記第１のチップと前記第２のチップとが電流供給線に共通して電気的に接続され、前記第１のチップと前記第２のチップの各々の前記出力回路と前記電流消費回路とに前記電流供給線から電流が与えられ、
   前記第１のチップと前記第２のチップの各々の前記出力回路は、第１の状態と第２の状態とを取り得、前記第２の状態は、前記出力回路の電流消費量が前記第１の状態よりも多い状態であり、
   第１の場合と第２の場合の第１の期間において、前記第１のチップと前記第２のチップの各々の前記出力回路が共に前記第１の状態にあり、
   前記第１の場合は、前記第１の期間の後の第２の期間の第１部分期間において、前記第１のチップの前記出力回路が前記第２の状態、前記第２のチップの前記出力回路が前記第１の状態にあり、前記第２の期間に含まれる、前記第１部分期間の後の第２部分期間において、前記第１のチップの前記出力回路が前記第１の状態、前記第２のチップの前記出力回路が前記第２の状態にある場合であり、
   前記第２の場合は、前記第２の期間において、前記第１のチップと前記第２のチップの各々の前記出力回路が共に前記第２の状態にある場合であり、
   前記第１の場合と前記第２の場合とにおいて、前記第１のチップと前記第２のチップの各々の前記電流消費回路の電流消費量は、前記第２の期間よりも前記第１の期間の方が多く、
   前記第１のチップと前記第２のチップの各々の前記電流消費回路の前記第１の期間における電流消費量は、前記第１の場合よりも前記第２の場合の方が多いことを特徴とする撮像装置。
2. 前記電流消費回路が、前記第１の状態で動作し、前記第２の状態で非動作である電流消費回路を有することを特徴とする請求項１に記載の撮像装置。
3. 前記第１の状態は、前記出力回路が非動作の状態であり、
   前記第２の状態は、前記出力回路が前記光信号に基づいた前記信号を出力する状態であることを特徴とする請求項１または２に記載の撮像装置。
4. 前記複数のチップの各々はさらに、
   前記複数の画素の各々から前記光信号を出力させる走査回路を有し、
   前記出力回路は、前記走査回路によって前記複数の画素の各々から出力される前記光信号に基づいた前記信号を出力し、
   前記第１の状態において、前記走査回路が非動作であり、
   前記第２の状態において、前記走査回路が前記複数の画素から前記光信号を出力させる状態であることを特徴とする請求項２に記載の撮像装置。
5. 前記出力回路が、差動アンプであり、
   前記複数の画素の各々がノイズ信号と前記光信号とを出力し、
   前記差動アンプが、前記複数の画素の各々が出力する前記ノイズ信号と前記光信号との差に基づいた前記信号を出力することを特徴とする請求項１〜４のいずれかに記載の撮像装置。
6. 各々が入射光を光電変換して光信号を生成する複数の画素と、
   前記複数の画素の各々から出力される前記光信号に基づいた信号を出力する出力回路と、
   電流消費回路と、
   を各々が有する複数のチップが設けられ、
   前記複数のチップが電流供給線に共通して電気的に接続され、前記複数のチップの各々の前記出力回路と前記電流消費回路とに前記電流供給線から電流が与えられ、
   前記出力回路は、第１の状態と第２の状態とを取り得、前記第２の状態は、前記出力回路の電流消費量が前記第１の状態よりも多い状態であり、
   前記第１の状態と前記第２の状態との前記出力回路の電流消費量の差を低減するように、前記複数のチップの各々の前記電流消費回路が、前記第２の状態における電流消費量よりも前記第１の状態における電流消費量を多くして動作する回路であって、
   前記電流消費回路から出力される電流が、前記出力回路に供給されることを特徴とする撮像装置。
7. 前記電流消費回路は、抵抗素子を含み、前記抵抗素子に電流を消費させる回路であることを特徴とする請求項１〜６のいずれかに記載の撮像装置。
8. 前記電流消費回路が、前記第１の状態と前記第２の状態の前記チップの電流消費量が同じとなるように電流を消費する回路であることを特徴とする請求項１〜７のいずれかに記載の撮像装置。
9. 各々が入射光を光電変換して光信号を生成する複数の画素と、
   前記複数の画素の各々から出力される前記光信号に基づいた信号を出力する出力回路と、
   電流消費回路と、
   を各々が有する複数のチップが設けられ、
   前記複数のチップが電流供給線に共通して電気的に接続され、前記複数のチップの各々の前記出力回路と前記電流消費回路とに前記電流供給線から電流が与えられ、
   前記出力回路は、第１の状態と第２の状態とを取り得、前記第２の状態は、前記出力回路の電流消費量が前記第１の状態よりも多い状態であり、
   前記第１の状態と前記第２の状態との前記出力回路の電流消費量の差を低減するように、前記複数のチップの各々の前記電流消費回路が、前記第２の状態における電流消費量よりも前記第１の状態における電流消費量を多くして動作する回路である撮像装置であって、
   前記複数の画素は、前記画素が複数列設けられたものであり、
   前記複数のチップの各々は、複数の前記電流消費回路を有し、
   前記複数の電流消費回路のそれぞれが、前記複数の画素が設けられた各々の列に対応して設けられていることを特徴とする撮像装置。
10. 各々が入射光を光電変換して光信号を生成する複数の画素と、
    前記複数の画素の各々から出力される前記光信号に基づいた信号を出力する出力回路と、
    電流消費回路と、
    を各々が有する複数のチップが設けられ、
    前記複数のチップが電流供給線に共通して電気的に接続され、前記複数のチップの各々の前記出力回路と前記電流消費回路とに前記電流供給線から電流が与えられ、
    前記出力回路は、第１の状態と第２の状態とを取り得、前記第２の状態は、前記出力回路の電流消費量が前記第１の状態よりも多い状態であり、
    前記第１の状態と前記第２の状態との前記出力回路の電流消費量の差を低減するように、前記複数のチップの各々の前記電流消費回路が、前記第２の状態における電流消費量よりも前記第１の状態における電流消費量を多くして動作する回路である撮像装置であって、
    前記複数のチップの各々はさらにカウンタを有し、
    前記カウンタは、
    前記複数の画素が前記光信号の生成を開始してから、前記出力回路が前記光信号に基づいた前記信号の出力を終えるまでの期間を計数した計数結果を生成するカウンタであり、
    前記撮像装置はさらに、
    前記計数結果に基づいて前記第１の状態の前記電流消費回路の電流消費量を制御する電流消費制御部を有することを特徴とする撮像装置。
11. 各々が入射光を光電変換して光信号を生成する複数の画素と、
    前記複数の画素の各々から出力される前記光信号に基づいた信号を出力する出力回路と、
    電流消費回路と、
    を各々が有する複数のチップが設けられ、
    前記複数のチップが電流供給線に共通して電気的に接続され、前記複数のチップの各々の前記出力回路と前記電流消費回路とに前記電流供給線から電流が与えられ、
    前記出力回路は、第１の状態と第２の状態とを取り得、前記第２の状態は、前記出力回路の電流消費量が前記第１の状態よりも多い状態であり、
    前記第１の状態と前記第２の状態との前記出力回路の電流消費量の差を低減するように、前記複数のチップの各々の前記電流消費回路が、前記第２の状態における電流消費量よりも前記第１の状態における電流消費量を多くして動作する回路である撮像装置であって、
    前記複数のチップの各々は、
    前記チップを前記第１の状態とさせるトリガ信号が前記チップの外部から与えられるパッドを有し、
    前記パッドに前記電流消費回路の電流消費量を設定する電流消費設定データが前記チップの外部から与えられることを特徴とする撮像装置。
12. 各々が入射光を光電変換して光信号を生成する複数の画素と、
    前記複数の画素の各々から出力される前記光信号に基づいた信号を出力する出力回路と、
    電流消費回路と、を各々が有する第１のチップと第２のチップとが設けられ、
    前記第１のチップと前記第２のチップとが電流供給線に共通して電気的に接続され、前記第１のチップと前記第２のチップの各々の前記出力回路と前記電流消費回路とに前記電流供給線から電流が与えられ、
    前記第１のチップと前記第２のチップの各々の前記出力回路は、第１の状態と第２の状態とを取り得、前記第２の状態は、前記出力回路の電流消費量が前記第１の状態よりも多い状態であり、
    第１の場合と第２の場合の第１の期間において、前記第１のチップと前記第２のチップの各々の前記出力回路が共に前記第１の状態にあり、
    前記第１の場合は、前記第１の期間の後の第２の期間の第１部分期間において、前記第１のチップの前記出力回路が前記第２の状態、前記第２のチップの前記出力回路が前記第１の状態にあり、前記第２の期間に含まれる、前記第１部分期間の後の第２部分期間において、前記第１のチップの前記出力回路が前記第１の状態、前記第２のチップの前記出力回路が前記第２の状態にある場合であり、
    前記第２の場合は、前記第２の期間において、前記第１のチップと前記第２のチップの各々の前記出力回路が共に前記第２の状態にある場合であり、
    前記第１の場合と前記第２の場合とにおいて、前記第１のチップと前記第２のチップの各々の前記電流消費回路の電流消費量は、前記第２の期間よりも前記第１の期間の方が多く、
    前記第１のチップと前記第２のチップの各々の前記電流消費回路の前記第１の期間における電流消費量は、前記第１の場合よりも前記第２の場合の方が多いことを特徴とする撮像装置の駆動方法。
13. 前記第１の状態の前記撮像装置の電流消費量が、前記第２の状態の前記撮像装置の電流消費量と同じになるように前記電流消費回路を動作させることを特徴とする請求項１２に記載の撮像装置の駆動方法。
14. 各々が入射光を光電変換して光信号を生成する複数の画素と、
    前記複数の画素の各々から出力される前記光信号に基づいた信号を出力する出力回路と、
    電流消費回路と、を各々が有する複数のチップが設けられ、
    前記複数のチップが電流供給線に共通して電気的に接続され、前記複数のチップの各々の前記出力回路と前記電流消費回路とに前記電流供給線から電流が与えられ、
    前記出力回路は、第１の状態と第２の状態とを取り得、前記第２の状態は、前記出力回路の電流消費量が前記第１の状態よりも多い状態であり、
    前記第１の状態と前記第２の状態との前記出力回路の電流消費量の差を低減するように、前記複数のチップの各々の前記電流消費回路を、前記第２の状態における電流消費量よりも前記第１の状態における電流消費量を多くして動作させる撮像装置の駆動方法であって、
    前記複数のチップの各々はさらにカウンタを有し、
    前記カウンタは、
    前記複数の画素が前記光信号の生成を開始してから、前記出力回路が前記光信号に基づいた前記信号の出力を終えるまでの期間を計数した計数結果を生成するカウンタであり、
    前記撮像装置が、
    前記計数結果に基づいて前記第１の状態の前記電流消費回路の電流消費量を設定することを特徴とする撮像装置の駆動方法。
15. 前記計数結果によって、前記複数のチップのうち、前記第１の状態から前記第２の状態に同時に移行する前記チップの数のデータを得て、
    前記データに基づいて、前記電流消費回路の前記電流消費量を制御することを特徴とする請求項１４に記載の撮像装置の駆動方法。
16. 各々が入射光を光電変換して光信号を生成する複数の画素と、
    前記複数の画素の各々から出力される前記光信号に基づいた信号を出力する出力回路と、
    電流消費回路と、を各々が有する複数のチップが設けられ、
    前記複数のチップが電流供給線に共通して電気的に接続され、前記複数のチップの各々の前記出力回路と前記電流消費回路とに前記電流供給線から電流が与えられ、
    前記出力回路は、第１の状態と第２の状態とを取り得、前記第２の状態は、前記出力回路の電流消費量が前記第１の状態よりも多い状態であり、
    前記第１の状態と前記第２の状態との前記出力回路の電流消費量の差を低減するように、前記複数のチップの各々の前記電流消費回路を、前記第２の状態における電流消費量よりも前記第１の状態における電流消費量を多くして動作させる撮像装置の駆動方法であって、
    前記チップを前記第１の状態とさせるトリガ信号と、前記電流消費回路の電流消費量を設定する電流消費設定データとを前記チップにシリアルに与えることを特徴とする撮像装置の駆動方法。