JP6257363B2 - スイッチングレギュレータ制御回路及びスイッチングレギュレータ - Google Patents

Description

本発明は、一定の電圧を出力するスイッチングレギュレータに関し、より詳しくは、出力電圧のオーバーシュートを抑制するための回路に関する。

スイッチングレギュレータは、様々な電子機器の回路の電圧供給源として用いられている。スイッチングレギュレータの機能は、入力端子の電圧変動によらず出力端子に一定の電圧を出力することであるが、入力端子の電圧が低下し、出力端子の設定電圧を維持できなくなる領域でも、可能な限り設定電圧に近い電圧を出力する事が求められる。この状態から入力端子の電圧が復帰し、設定電圧値を出力端子に供給する事が可能になった場合も、出力端子の電圧が設定電圧までオーバーシュートすることなく遷移する事が重要である。この為、誤差増幅器の出力電圧をクランプする事が従来から行われている。

図７に、クランプ回路を備えたスイッチングレギュレータのブロック図を示す。
従来のスイッチングレギュレータは、三角波発生回路３と、誤差増幅器３１と、ＰＷＭコンパレータ２７と、バッファー６と、演算増幅器５及び１７と、抵抗９、１３、１５及び２５と、コンデンサ１１と、ダイオード７及び１９と、基準電圧回路２３と、パワートランジスタ４０と、ダイオード４２と、コイル４１と、コンデンサ４３を備える。

基準電圧回路２３は、基準電圧Ｖｒｅｆを出力する。三角波発生回路３は、上限レベル電圧ＶＨと下限レベル電圧ＶＬの間の電圧で振幅する三角波Ｖｒａｍｐを出力する。誤差増幅器３１は、スイッチングレギュレータの出力電圧Ｖｏｕｔの帰還電圧Ｖｆｂと基準電圧回路２３の基準電圧Ｖｒｅｆを比較し、それらの電圧の差を増幅する。ＰＷＭコンパレータ２７は、誤差増幅器３１の出力する電圧Ｖｅｒｒ’と三角波Ｖｒａｍｐを比較し、信号Ｖｐｗｍを出力する。

演算増幅器５は、ボルテージフォロアー回路を構成しており、三角波Ｖｒａｍｐをバッファーして出力する。コンデンサ１１は、ダイオード７と抵抗９を介して演算増幅器５の出力端子に接続されているので、三角波Ｖｒａｍｐの上限レベル電圧ＶＨが保持される。抵抗１３及び１５は分圧回路を構成しており、コンデンサ１１に保持されている電圧ＶＨを分圧して電圧Ｖｃｌａｍｐを出力する。演算増幅器１７は、ボルテージフォロアー回路を構成しており、電圧Ｖｃｌａｍｐをバッファーして出力する。ダイオード１９は、カソードが演算増幅器１７の出力端子に接続され、アノードは抵抗２５を介して誤差増幅器３１の出力端子に接続される。以上説明した回路は、クランプ回路を構成する。

従って、誤差増幅器３１の出力する電圧Ｖｅｒｒが電圧Ｖｃｌａｍｐに到達すると、演算増幅器１７が電流を引き込み、電圧Ｖｅｒｒが電圧Ｖｃｌａｍｐを超えないように制御する。即ち、ＰＷＭコンパレータ２７の反転入力端子の電圧Ｖｅｒｒ’は、ＰＷＭコンパレータ２７のもう一方の入力電圧である三角波Ｖｒａｍｐの上限レベルの電圧を超える事は無い。

以上説明したように、従来のスイッチングレギュレータは、電圧Ｖｅｒｒが三角波Ｖｒａｍｐの高電位側に向かう程、高いスイッチングＤｕｔｙとなる為、電源電圧の低下や、過大な負荷電流状態などで、高いＤｕｔｙが要求される場合でも、電圧Ｖｅｒｒは三角波Ｖｒａｍｐの振幅範囲内に収まる。これにより、低い電源電圧からの復帰や、過大な負荷電流状態の解消などの際にも、電圧Ｖｅｒｒが次の動作点に速やかに移行できる事となり、出力電圧Ｖｏｕｔに発生するオーバーシュートの大きさを低減する事が出来るのである。

このようにして、従来のスイッチングレギュレータ回路のクランプ回路は、コールドクランクに代表されるような、入力端子の電圧の極端な変動が発生した時も、出力電圧Ｖｏｕｔに過大なオーバーシュートが発生することを防止している。

特開平６−２３３５２５号公報

しかしながら、従来技術のクランプ回路を備えたスイッチングレギュレータは、入力端子の電圧の低下時も常にスイッチングを行う事となり、降圧型スイッチングレギュレータで要求される、入力端子と出力端子をＤＣ的に接続した状態（以下１００％Ｄｕｔｙ状態と呼ぶ）を作る事が出来ないという欠点がある。

クランプ回路によって、降圧型スイッチングレギュレータの最大Ｄｕｔｙがα％に制限されると仮定すると、最大出力電圧Ｖｏｕｔ（ｍａｘ）は、入力端子の電圧ＶＩＮにαを乗じたものとなる。すなわち、Ｖｏｕｔ（ｍａｘ）＝αＶＩＮ となる。

今、仮に出力電圧Ｖｏｕｔの設定値Ｖｏｕｔｓが５Ｖ、入力端子の電圧ＶＩＮが４Ｖ、αが９０％であると仮定すると、Ｖｏｕｔ＝４Ｖ×９０％＝３．６Ｖ となる。この条件下では、出力電圧Ｖｏｕｔの設定値よりも、入力端子の電圧ＶＩＮが下回っている為、本来は１００％Ｄｕｔｙ、すなわちα＝１００％が望ましく、そうであればＶｏｕｔには４Ｖが出力されるのだが、αの制限によって、約０．４Ｖのドロップが発生してしまうのである。

従来の課題を解決するために、本発明のクランプ回路は次のような構成とした。
誤差増幅器の出力端子をクランプする為のクランプアンプと、三角波信号のピーク値を保持し、前記クランプアンプの基準電圧を出力するピークホールド回路で構成され、さらに前記ピークホールド回路が出力する基準電圧は、三角波信号のピーク値よりもある一定程度高い電圧となるように、前記ピークホールド回路が増幅機能あるいは、レベルシフト機能を持つ事を特徴とする、誤差増幅器の出力クランプ回路。

本発明のクランプ回路を備えた降圧型のスイッチングレギュレータによれば、最大Ｄｕｔｙが要求される条件に於いては、誤差増幅器の出力クランプ回路によって、誤差増幅器の出力端子が三角波信号よりもある一定レベル高い電圧にクランプされる。この為、スイッチング出力は１００％Ｄｕｔｙ状態となり、出力電圧Ｖｏｕｔは入力端子の電圧ＶＩＮに、ほぼ等しい値となる。また、さらに入力端子の電圧の上昇などにより１００％Ｄｕｔｙ状態から通常状態に復帰する際も、誤差増幅器出力は三角波信号のピーク値に比較的近いレベルからの遷移となるため、復帰時間を短縮する事が可能となり、スイッチ出力が定常的にＨレベルを出し続けている状態から、速やかに抜ける事が出来る。これは、１００％Ｄｕｔｙ状態からの復帰時に発生しやすい、過大なオーバーシュートの発生も低減するという効果を持つのである。

第１の実施形態のスイッチングレギュレータのブロック図である。 第１の実施形態のスイッチングレギュレータ制御回路の動作を示すタイミングチャートである。 第２の実施形態のスイッチングレギュレータのブロック図である。 １００％Ｄｕｔｙ状態において、負荷電流が多い時の電圧信号Ｖｓｕｍを示す図である。 １００％Ｄｕｔｙ状態において、負荷電流が少ない時の電圧信号Ｖｓｕｍを示す図である。 ピークホールド回路の一例を示す回路図である。 従来のクランプ回路を備えたスイッチングレギュレータのブロック図である。

図１は、本実施形態のスイッチングレギュレータのブロック図である。図１に示すブロック図は、ボルテージモード型スイッチングレギュレータの一例である。
本実施形態のスイッチングレギュレータは、スイッチングレギュレータ制御回路１と、パワートランジスタ４０と、コイル４１と、ダイオード４２と、コンデンサ４３とを備えている。

スイッチングレギュレータ制御回路１は、三角波発生回路３と、基準電圧回路２３と、誤差増幅器３１と、ＰＷＭコンパレータ２７と、バッファー６と、分圧回路２０と、ピークホールド回路５０と、クランプ回路６０を備える。
ピークホールド回路５０は、演算増幅器５１とコンデンサ５２とオフセット回路５３を備える。クランプ回路６０は、演算増幅器６１とＮｃｈトランジスタ６２を備える。

分圧回路２０は、出力電圧Ｖｏｕｔが入力される入力端子と接地端子の間に接続される。誤差増幅器３１は、非反転入力端子に基準電圧回路２３が接続され、反転入力端子に分圧回路２０の出力端子が接続される。上限レベル電圧ＶＨと下限レベル電圧ＶＬの間の電圧で振幅する三角波Ｖｒａｍｐを出力する三角波発生回路３は、出力端子がＰＷＭコンパレータ２７の非反転入力端子とピークホールド回路５０の入力端子に接続される。ピークホールド回路５０は、出力端子がクランプ回路６０の入力端子に接続される。ＰＷＭコンパレータ２７は、反転入力端子に誤差増幅器３１の出力端子とクランプ回路６０の出力端子が接続され、バッファー６を介して出力端子と接続される。

演算増幅器５１は、非反転入力端子がオフセット回路５３を介してピークホールド回路５０の入力端子に接続され、反転入力端子が出力端子に接続され、出力端子はピークホールド回路５０の入力端子とコンデンサ５２を介して接地端子に接続される。

演算増幅器６１は、反転入力端子がクランプ回路６０の入力端子に接続され、出力端子がＮｃｈトランジスタ６２のゲートに接続される。Ｎｃｈトランジスタ６２は、ドレインが演算増幅器６１の非反転入力端子とクランプ回路６０の出力端子に接続され、ソースが接地端子に接続される。

次に、本実施形態のスイッチングレギュレータの動作について説明する。
オフセット回路５３は、三角波Ｖｒａｍｐを正電位側にオフセットする回路である。即ち、オフセット回路５３は、三角波Ｖｒａｍｐにオフセット電圧Ｖｏｆｆｓｅｔを加えた三角波Ｖｒａｍｐ２が出力する。オフセット電圧Ｖｏｆｆｓｅｔは、例えば１００ｍＶ〜５００ｍＶ程度に設定される。

演算増幅器５１は、ボルテージフォロアー回路を構成しており、シンク電流能力を極めて低く抑えた構成となっている。例えば、シンク電流は、コンデンサ５２の電荷を５０％放電するのに、三角波Ｖｒａｍｐの１０周期分以上を必要とする。これに対し、ソース電流は、三角波Ｖｒａｍｐ２のピーク値をコンデンサ５２に充電するのに、三角波Ｖｒａｍｐの１〜２周期程度しか必要としない。従って、コンデンサ５２は、三角波Ｖｒａｍｐ２のピーク値であるクランプ電圧Ｖｃｌａｍｐがホールドされる。

図６は、ピークホールド回路５０の一例を示す回路図である。トランジスタ７０〜７９及び定電流源８０は、演算増幅器５１を構成する。定電流源８０は、トランジスタ７９の電流供給能力に対して、著しく小さい電流値となっている。トランジスタ７４は、トランジスタ７３よりもＫ値が大きい設定となっており、数百ｍＶの入力オフセット電圧を持つような構成となっている。このように構成することにより、ピークホールド回路５０は、入力された三角波Ｖｒａｍｐをオフセット電圧Ｖｏｆｆｓｅｔだけ高電位側にレベルシフトしたクランプ電圧Ｖｃｌａｍｐを出力する。

ピークホールド回路５０が出力するクランプ電圧Ｖｃｌａｍｐは、クランプ回路６０の入力端子に入力される。クランプ回路６０は、演算増幅器６１がボルテージフォロアー回路として機能し、Ｎｃｈトランジスタ６２のドレイン、即ち出力端子から電流をシンクする。従って、誤差増幅器３１の出力する電圧Ｖｅｒｒがクランプ電圧Ｖｃｌａｍｐまで上昇すると、クランプ回路６０の電流シンク動作が開始され、電圧Ｖｅｒｒはクランプ電圧Ｖｃｌａｍｐのレベルでクランプされる。

図２は、本実施形態のスイッチングレギュレータの動作を示すタイミングチャートである。
時刻Ｔ１までは入力電圧Ｖｉｎは正常なので、誤差増幅器３１の出力する電圧Ｖｅｒｒは三角波Ｖｒａｍｐの上限レベル電圧ＶＨと下限レベル電圧ＶＬの間の電圧である。従って、スイッチングレギュレータは、ＰＷＭコンパレータ２７が出力する信号Ｖｐｗｍによってスイッチング動作をする通常動作状態である。

ここで、入力電圧Ｖｉｎが大幅に低下して、出力電圧Ｖｏｕｔが設定値（Ｖｏｕｔｓ）より低下すると、誤差増幅器３１の出力する電圧Ｖｅｒｒは三角波Ｖｒａｍｐの上限レベル電圧ＶＨを超える（時刻Ｔ２）。この状態は、ＰＷＭコンパレータ２７が出力する信号Ｖｐｗｍは常にローレベルを出力して、パワートランジスタ４０はオン状態を維持する１００％Ｄｕｔｙ状態である。

更に入力電圧Ｖｉｎが低下しても、電圧Ｖｅｒｒはクランプ電圧Ｖｃｌａｍｐまで上昇すると、クランプ電圧Ｖｃｌａｍｐのレベルでクランプされる（時刻Ｔ３）。従って、出力電圧Ｖｏｕｔが大幅に低下しても、電圧Ｖｅｒｒは大幅に高くならずに、クランプ電圧Ｖｃｌａｍｐのレベルを維持する（期間Ｔ３〜Ｔ４）。即ち、誤差増幅器３１の出力する電圧Ｖｅｒｒは、三角波Ｖｒａｍｐの上限レベル電圧ＶＨから比較的小さな電圧差のレベルに留まる事になる。

そして、入力電圧Ｖｉｎが通常の電圧に復帰すると、電圧Ｖｅｒｒは速やかに三角波Ｖｒａｍｐの振幅範囲の電圧になるので、速やかに通常のスイッチング状態に復帰することが出来る（期間Ｔ４〜Ｔ５）。従って、出力電圧Ｖｏｕｔのオーバーシュートを低減する事が出来る。

以上説明したように、本実施形態のスイッチングレギュレータは、出力端子に過大なエネルギー供給を行う時間が短くなり、出力電圧Ｖｏｕｔのオーバーシュートを低減する事が出来る。

図３は、第２の実施形態のスイッチングレギュレータのブロック図である。図３に示すブロック図は、カレントモード型スイッチングレギュレータの一例である。
図１のスイッチングレギュレータの回路に、方形波発振回路２と、電流加算回路４５と、フリップフロップ回路４４と、が追加されている。

方形波発振回路２の方形波ＣＬＫは、フリップフロップ回路４４のセット信号である。フリップフロップ回路４４がセット状態の時は、信号Ｖｐｗｍはローレベルになって、パワートランジスタ４０はＯＮする。また、方形波ＣＬＫは、三角波発生回路３にも入力される。三角波発生回路３は、方形波ＣＬＫを基に電流信号Ｉｓｌｏｐを生成して、電流加算回路４５に出力する。パワートランジスタ４０に流れる電流量を表す電流信号Ｉｓｅｎｓも、電流加算回路４５に入力される。電流加算回路４５は、電流信号Ｉｓｌｏｐと電流信号Ｉｓｅｎｓを加算し、電圧信号Ｖｓｕｍとして出力する。電圧信号Ｖｓｕｍは、ＰＷＭコンパレータ２７の非反転入力端子に入力される。ＰＷＭコンパレータ２７は、反転入力端子に入力された誤差増幅器３１の出力する電圧Ｖｅｒｒが電圧信号Ｖｓｕｍと同じ電圧になると、フリップフロップ回路４４へリセット信号を出力する。フリップフロップ回路４４がリセット状態の時は、信号Ｖｐｗｍはハイレベルになって、パワートランジスタ４０はＯＦＦする。

電圧信号Ｖｓｕｍは、出力端子に流れる電流量を含んだ信号である為、誤差増幅器３１は出力端子に供給する電流量を調節している事となる。即ち、出力端子に多くの電流を供給する時は、電圧Ｖｅｒｒの電圧が上昇し、電圧信号Ｖｓｕｍと同じ電圧になる時間が長くなる。従って、電圧信号Ｖｓｕｍの振幅は大きくなる。逆に、出力端子に供給する電流が少ない場合は、電圧Ｖｅｒｒと電圧信号Ｖｓｕｍは直ぐに交わり、電圧信号Ｖｓｕｍの振幅は小さくなる。従って、第１の実施形態に示すボルテージモード型スイッチングレギュレータのように、ＰＷＭコンパレータの非反転入力端子に入力される電圧信号の振幅値は固定値とはならない。更に、１００％Ｄｕｔｙ状態となると、電圧Ｖｅｒｒは電圧信号Ｖｓｕｍの上限側に振り切れて、それぞれが交わる事は無くなる。この時、パワートランジスタ４０に流れる電流Ｉ４０は直流となるが、上述したように電流信号Ｉｓｌｏｐは継続的に動作している為、電圧信号Ｖｓｕｍ信号はやはり三角波状の信号として存在する。電圧信号Ｖｓｕｍは、パワートランジスタ４０に流れる電流により、その振幅が変わる。即ち、図４と図５に示すように、１００％Ｄｕｔｙ状態での負荷電流によって電圧信号Ｖｓｕｍの振幅は変化する。図４は、１００％Ｄｕｔｙ状態において、負荷電流が多い時の電圧信号Ｖｓｕｍを示す図である。図５は、１００％Ｄｕｔｙ状態において、負荷電流が少ない時の電圧信号Ｖｓｕｍを示す図である。

ここで、電圧信号Ｖｓｕｍはピークホールド回路５０にも入力されている。従って、ピークホールド回路５０とクランプ回路６０は、電圧信号Ｖｓｕｍの毎周期ごとにクランプ電圧Ｖｃｌａｍｐを作っているため、電圧信号Ｖｓｕｍの変動に追従したクランプ電圧Ｖｃｌａｍｐが得られる。クランプ回路６０は、第１の実施形態のスイッチングレギュレータと同様に動作するので、出力電圧Ｖｏｕｔが大幅に低下しても、誤差増幅器３１が出力する電圧Ｖｅｒｒは、電圧信号Ｖｓｕｍの振幅上限から比較的小さな電圧差のレベルに留まる。従って、入力電圧Ｖｉｎが通常の電圧に復帰したとき、速やかに電圧Ｖｅｒｒが電圧信号Ｖｓｕｍと交点を持つ事が可能となるので、速やかに通常のスイッチング状態に復帰することが出来る。そして、出力端子に過大なエネルギー供給を行う時間が短くなる為、出力電圧Ｖｏｕｔのオーバーシュートを低減する事が出来る。

２ 方形波発振回路
３ 三角波発生回路
６ バッファー
５、１７、５１、６１ 演算増幅器
２０ 分圧回路
２３ 基準電圧回路
２７ ＰＷＭコンパレータ
３１ 誤差増幅器
４４ フリップフロップ
４５ 電流加算回路
５０ ピークホールド回路
６０ クランプ回路
８０ 定電流源

Claims (3)

1. 三角波を発生する三角波発生回路と、
   出力電圧に基づく電圧と基準電圧を比較する誤差増幅器と、
   前記三角波に基づく信号と前記誤差増幅器の出力信号を比較するコンパレータと、
   を備え、出力端子に接続される出力トランジスタを制御して所定の電圧を出力するスイッチングレギュレータの制御回路であって、
   前記三角波に基づく信号の上限電圧にオフセット電圧を加えた電圧をホールドするピークホールド回路と、
   前記ピークホールド回路の出力する電圧に基づいて前記誤差増幅器の出力端子をクランプするクランプ回路と、
   を備えたことを特徴とするスイッチングレギュレータ制御回路。
2. 前記三角波に基づく信号は、前記出力トランジスタに流れる電流に基づく電流信号成分が加算された信号である、
   ことを特徴とする請求項１に記載のスイッチングレギュレータ制御回路。
3. 請求項１または２に記載のスイッチングレギュレータ制御回路と、
   前記スイッチングレギュレータ制御回路の出力端子に接続された出力トランジスタを含む出力回路と、
   を備えたスイッチングレギュレータ。

Images