JP6234975B2 - 半導体装置 - Google Patents

Description

本明細書は、窒化物半導体のヘテロ接合界面に生じる２次元電子ガスを利用する半導体装置であって、ゲート電極からのリーク電流が低く抑えられ、閾値電圧の変化が抑制されている半導体装置を開示する。

ＧａＮ層上にＩｎ_ｘ１Ａｌ_ｙ１Ｇａ_{１−ｘ１−ｙ１}Ｎ（０≦ｘ１＜１，０≦ｙ１＜１，０＜１−ｘ１−ｙ１＜１）層を積層すると、ＧａＮ層のうちのヘテロ接合界面に沿った領域に２次元電子ガスが生じる。本明細書では、２次元電子ガスが生じるＧａＮ層を電子走行層といい、２次元電子ガスを作りだすＩｎ_ｘ１Ａｌ_ｙ１Ｇａ_{１−ｘ１−ｙ１}Ｎ層を電子供給層という。電子供給層上の相互に離れた位置にソース電極とドレイン電極を形成すると、２次元電子ガスによってソース・ドレイン間抵抗が低下した半導体装置を実現することができる。

ソース電極とドレイン電極の間に位置する電子供給層上の一部に、ｐ型のＩｎ_ｘ２Ａｌ_ｙ２Ｇａ_{１−ｘ２−ｙ２}Ｎ（０≦ｘ２＜１，０≦ｙ２＜１，０＜１−ｘ２−ｙ２≦１）層を形成し、その上にゲート電極を形成すると、ｐ型のＩｎ_ｘ２Ａｌ_ｙ２Ｇａ_{１−ｘ２−ｙ２}Ｎ層の不純物濃度等によって閾値電圧を調整することができる。必要に応じて閾値電圧が正の値を持つように、すなわち半導体装置がノーマリオフの特性を持つように調整することもできる。本明細書では、電子供給層とゲート電極の間に形成されているｐ型のＩｎ_ｘ２Ａｌ_ｙ２Ｇａ_{１−ｘ２−ｙ２}Ｎ層を閾値電圧調整層という。

窒化物半導体のヘテロ接合と閾値電圧調整層を利用する半導体装置では、ゲート電極からのリーク電流が問題となる。特許文献1と２の技術では、ゲート電極とｐ型の閾値電圧調整層の間にｎ型のＧａＮ層を設け、ｐｎ接合を利用してゲート電極からのリーク電流を低く抑える。特許文献３の技術では、ゲート電極と閾値電圧調整層の間に不純物濃度が低くて高抵抗なｐ型のＧａＮ層を設け、ゲート電極からのリーク電流を低く抑える。ｉ型のＧａＮ層を設けることによってリーク電流を低く抑えることも可能である。特許文献４の技術では、ゲート電極と閾値電圧調整層の間に、閾値電圧調整層に対してヘテロ接合する窒化物半導体層を設ける。ヘテロ接合に形成される障壁によってゲート電極からのリーク電流を低く抑える。特許文献５の技術では、ゲート電極と閾値電圧調整層の間にＧａを含まない絶縁層を設ける。Ｇａを含まない絶縁層はＧａを含む絶縁層より高抵抗であり、ゲート電極からのリーク電流を低く抑えることができる。

閾値電圧調整層と電子供給層の間に高抵抗層を設ける技術も提案されている。特許文献６と７の技術では、ＧａＮで形成されている閾値電圧調整層とＡｌＧａＮで形成されている電子供給層の間に、電子供給層を形成するＡｌＧａＮよりバンドギャップが広い窒化物半導体層を設ける。バンドギャップが広い窒化物半導体層が高抵抗層となり、閾値電圧調整層から電子供給層を介して電子走行層に正孔が注入されるのを防止し、チャネルに正孔が蓄積してオン抵抗が上昇するのを防止する。

特開２０１１−２９５０７号公報 特開２０１３−８０８９４号公報 特開２０１５−７０１５１号公報 特願２０１４−８１２７７号の明細書と図面 特開２０１３−４９６７号公報 特開２０１３―７４１７９号公報 特願２０１３−１８９１４７号の明細書と図面

特許文献１〜５の技術は、ゲート電極からのリーク電流を低く抑える点で有用な技術であるが、本発明に至るその後の研究によって、閾値電圧が、場合によってまたは経時的に変化する現象を抑制できないことが判明した。
特許文献６〜７の技術は、オン抵抗の増加を防止することを意図した技術であるが、結果的にはゲート電極からのリーク電流を低く抑える効果を持つ。しかしながら、この技術によっても、閾値電圧が、場合によってまたは経時的に変化する現象を抑制できないことが判明した。
本明細書では、ゲート電極からのリーク電流が低く抑えられ、閾値電圧の変化が抑制されている半導体装置を開示する。

特許文献１〜５の技術では、閾値電圧が変化してしまう原因を種々に研究した。特許文献１〜５の技術では、ゲート電極と閾値電圧調整層の間に高抵抗層を設ける。その結果、ゲート電極から閾値電圧調整層にキャリアが移動して閾値電圧調整層の帯電電荷量が変化することは防止できる。しかしながら、閾値電圧調整層から電子供給層にキャリアが移動することには対策しておらず、閾値電圧調整層の帯電電荷量が一定に維持されない。閾値電圧調整層は、ｐ型の窒化物半導体層で形成されており、ｐ型元素のドーピングに起因する結晶欠陥を備えている。その結晶欠陥にキャリアがトラップされるために、閾値電圧調整層の帯電電荷量が閾値電圧に影響を与える。閾値電圧調整層の帯電電荷量が一定に維持されないと、閾値電圧が変化してしまう。特許文献１〜５の技術では、閾値電圧調整層の帯電電荷量が、場合によってあるいは経時的に変化し、それによって閾値電圧が変化することが判明した。
特許文献６〜７の技術では、閾値電圧調整層から電子供給層にキャリアが移動して閾値電圧調整層の帯電電荷量が変化することを防止できる。しかしながら、ゲート電極から閾値電圧調整層にキャリアが移動することには対策しておらず、閾値電圧調整層の帯電電荷量が一定に維持されない。特許文献６〜７の技術でも、閾値電圧調整層の帯電電荷量が、場合によってあるいは経時的に変化し、それによって閾値電圧が変化してしまう。

本明細書で開示する半導体装置は、電子走行層と、電子供給層と、ソース電極と、ドレイン電極と、閾値電圧調整層と、ゲート電極を備えており、ゲート電極と閾値電圧調整層の間と、閾値電圧調整層と電子供給層の間の双方に、高抵抗層が介在していることを特徴とする。
電子走行層はＧａＮで形成されている。電子供給層は、Ｉｎ_ｘ１Ａｌ_ｙ１Ｇａ_{１−ｘ１−ｙ１}Ｎ（０≦ｘ１＜１，０≦ｙ１＜１，０＜１−ｘ１−ｙ１＜１）で形成されており、電子走行層上に形成されている。ソース電極とドレイン電極は、電子供給層上に形成されている。ソース電極とドレイン電極は、相互に離れた位置に形成されている。閾値電圧調整層は、ｐ型のＩｎ_ｘ２Ａｌ_ｙ２Ｇａ_{１−ｘ２−ｙ２}Ｎ（０≦ｘ２＜１，０≦ｙ２＜１，０＜１−ｘ２−ｙ２≦１）で形成されており、電子供給層上に形成されている。閾値電圧調整層は、ソース電極とドレイン電極の間の一部に位置している。ゲート電極は、閾値電圧調整層上に形成されている。

上記の半導体装置では、ゲート電極と閾値電圧調整層の間でキャリアが移動するのを防止するのみならず、閾値電圧調整層と電子供給層の間でキャリアが移動するのをも防止する。その結果、閾値電圧調整層の帯電電荷量が、場合によってあるいは経時的に変化することを防止できる。その結果、閾値電圧が安定し、閾値電圧が場合によって変化したり、あるいは経時的に変化したりするのを抑制することができる。

高抵抗層の形成方法には特に制約されず、既知の方法を含む種々の手法を採用することができる。ゲート電極と閾値電圧調整層の間に高抵抗層を形成するには、例えば下記の手法が利用可能である。
（１）閾値電圧調整層の上にタングステン（Ｗ）またはＷを含む金属をスパッタリングする。すると、閾値電圧調整層に結晶欠陥層が形成され、それが高抵抗層となる。その手法によって形成した半導体装置は、ゲート電極がタングステン（Ｗ）を含んでおり、ゲート電極と閾値電圧調整層の界面に、閾値電圧調整層上にＷまたはＷを含む金属をスパッタリングした際に生じた結晶欠陥層が露出している。
閾値電圧調整層がｐ型のＧａＮで形成されている場合は、ゲート電極と閾値電圧調整層の間に、
（２）不純物を低濃度に含む（従って高抵抗な）ｐ型ＧａＮを介在させる、
（３）ｉ型のＧａＮ（意図的な不純物添加をしていないＧａＮ）を介在させる、
（４）ｎ型ＧａＮを介在させる、
（５）いわゆる絶縁層（ＳｉＯ_２，ＳｉＮ，ＡｌＯ，ＧａＯなど）を介在させる、または
（６）閾値電圧調整層との間にヘテロ接合を形成する窒化物半導体層が介在させるといった手法を用いることができる。
ここでいう高抵抗層は、閾値電圧調整層よりも高抵抗な層をいう。また層といっても厚みを有するものに限られず、ｐｎ接合あるいはヘテロ接合に形成される障壁がキャリアの移動を阻止するものを含む。高抵抗層に、いわゆる絶縁層を用いることが好ましい。絶縁層は抵抗が著しく高く、閾値電圧の変動抑制に最も効果的である。

閾値電圧調整層と電子供給層の間に高抵抗層を形成するには、下記の手法が利用可能である。
電子供給層がアルミニウム（Ａｌ）を含んでいる場合、そのＡｌ組成比を、閾値電圧調整層側で高くして電子走行層側で低くする。Ａｌ組成比が高い領域が高抵抗層となる。
ここでいう高抵抗層とは、閾値電圧調整層と電子供給層の双方よりも高抵抗なことをいう。前記の場合、高抵抗層が電子供給層の一部であるといえる。この場合、閾値電圧調整層に接する範囲の電子供給層の抵抗が、それ以外の範囲の電子供給層の抵抗より高抵抗であるので、閾値電圧調整層と電子供給層の間に高抵抗層が介在しているということができる。

本明細書に記載の半導体装置では、ゲート電極と閾値電圧調整層の間でもキャリアの移動が防止され、閾値電圧調整層と電子供給層の間でもキャリアの移動が防止され、閾値電圧調整層の帯電電荷量が変化することを防止できる。閾値電圧が安定し、閾値電圧が、場合によって変化したり経時的に変化したりするのを抑制することができる。

第１実施例の半導体装置の断面図を示す。 第２実施例の半導体装置の断面図と、Ａｌ組成の分布を示す。

以下、本明細書で開示する技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
（特徴１）ゲート電極はタングステンで形成されている。ゲート電極を構成するタンクステンと閾値電圧調整層を構成する窒化物半導体の間にはショットキー容量（Ｃ２）が存在する。また閾値電圧調整層を構成する窒化物半導体と電子供給層を構成する窒化物半導体の間にも容量（Ｃ１）が存在する。容量Ｃ２と容量Ｃ１の合成容量によって、閾値電圧を制御することができる。
（特徴２）ゲート電極はタングステンシリサイドで形成されている。Ｓｉ半導体の製造ラインではゲート電極形成用にタングステンシリサイドが多用される。その多用技術を流用することができる。
（特徴３）電子供給層がＡｌＧａＮで形成され、閾値電圧調整層がＧａＮで形成されている。
（特徴４）電子供給層のＡｌ組成が深さともに連続的または断続的に変化している。
（特徴５）閾値電圧調整層に接する範囲では、電子供給層のＡｌ組成が、ＡｌとＩｎとＧａの総量に対して２５％以上である。
（特徴６）電子供給層はＩｎを含み、閾値電圧調整層はＩｎを含まない。
（特徴７）電子供給層はＩｎを含まず、閾値電圧調整層はＩｎを含む。
（特徴８）ｐ型のＩｎ_ｘ２Ａｌ_ｙ２Ｇａ_{１−ｘ２−ｙ２}Ｎで形成されている閾値電圧調整層には結晶欠陥が存在し、その結晶欠陥にキャリアをトラップしている。

（第１実施例）
図１は、第１実施例の半導体装置（２次元電子ガスを利用する電界効果トランジスタ）の断面図であり、基板２上にバッファ層４が結晶成長し、バッファ層４上にｉ型のＧａＮ層６が結晶成長し、ｉ型のＧａＮ層６上にｉ型のＡｌ_ｙ１Ｇａ_１−ｙ１Ｎ層８（０＜ｙ１＜１）が結晶成長している。本明細書では、ｐ型またはｎ型にするための不純物を添加する処理をしないで結晶成長した場合をｉ型という。本実施例では、ｙ１＝０．２５であり、その膜圧は３０ｎｍである。Ａｌを含まないＧａＮ層６上にＡｌを含むＧａＮ層８が結晶成長しているヘテロ接合では、前者のバンドギャップよりも後者のバンドギャップが広いことから、ＧａＮ層６のヘテロ接合界面に面した領域に２次元電子ガスが生成される。本明細書では、２次元電子ガスが生成されるＧａＮ層６を電子走行層といい、２次元電子ガスを生成するＡｌＧａＮ層８を電子供給層という。電子供給層８の表面上にソース電極１８とドレイン電極２０が形成されている。ソース電極１８とドレイン電極２０は、相互に離れた位置に形成されている。ソース電極１８とヘテロ接合界面の間に介在する範囲の電子供給層８と、ドレイン電極２０とヘテロ接合界面の間に介在する範囲の電子供給層８は、例えば電極１８，２０を形成する金属が拡散するなどして低抵抗となっている。電子走行層６がｉ型であることから、電子の移動度が高く、ソース電極１８とドレイン電極２０の間が低抵抗となる。

電子供給層８の表面であってソース電極１８とドレイン電極２０の間に位置する範囲の一部にｐ型のＧａＮ層１２が形成されており、その表面にゲート電極１６が形成されている。ゲート電極１６はタングステンで形成されている。電子供給層８の表面にｐ型のＧａＮ層１２が形成されていると、ｐ型のＧａＮ層１２と電子供給層８の界面から電子供給層８を経て電子走行層６に向けて空乏層が伸び、２次元電子ガスの生成に影響する。ｐ型のＧａＮ層１２の不純物濃度等を調整することで閾値電圧を調整することができる。ｐ型のＧａＮ層１２は閾値電圧調整層である。半導体基板を平面視すると、閾値電圧調整層１２とゲート電極１６は、ソース電極１８とドレイン電極２０の間を分断している。

ゲート電極１６と閾値電圧調整層１２の間に高抵抗層１４が介在している。本実施例では、閾値電圧調整層１２の上面にタングステンをスパッタリングしてゲート電極１６を形成する。すると、閾値電圧調整層１２の上面近傍に結晶欠陥層が形成され、それが高抵抗層１４となる。

高抵抗層１４は、結晶欠陥層でなくてもよい。ゲート電極１６と閾値電圧調整層１２の間に、不純物を低濃度に含む（従って高抵抗な）ｐ型ＧａＮを介在させてもよいし、ｉ型のＧａＮを介在させてもよいし、ｎ型ＧａＮを介在させてもよいし、いわゆる絶縁層（ＳｉＯ_２，ＳｉＮ，ＡｌＯ，ＧａＯなど）を介在させてもよいし、閾値電圧調整層１２との間にヘテロ接合を形成する窒化物半導体層を介在させてもよい。ゲート電極１６と閾値電圧調整層１２の間に高抵抗層１４が介在していると、ゲート電極１６と閾値電圧調整層１２の間でキャリアが移動することがない。ゲート電極１６からのリーク電流が低く抑えられる。高抵抗層１４に、いわゆる絶縁層を用いると、絶縁性が高く、閾値電圧の変動抑制に最も効果的である。

閾値電圧調整層１２と電子供給層８の間にも高抵抗層１０が介在している。本実施例では、電子供給層８を形成するＡｌ_０．２Ｇａ_０．８Ｎと、閾値電圧調整層１２を形成するＧａＮの双方よりバンドギャップが広いＩｎ_ｘ３Ａｌ_ｙ３Ｇａ_{１−ｘ３−ｙ３}Ｎ層を高抵抗層１０としている。閾値電圧調整層１２と電子供給層８の間に高抵抗層１０が介在しているために、閾値電圧調整層１２と電子供給層８の間でキャリアが移動することがない。高抵抗層１４によってゲート電極１６と閾値電圧調整層１２の間でキャリアが移動しないようにされていることと相俟って、閾値電圧調整層１２の帯電電荷量は常に一定に維持される。その結果、図１の電界効果トランジスタの閾値電圧は常に安定している。閾値電圧が、場合によってあるいは経時的に変化するのを抑制する。

閾値電圧調整層１２と高抵抗層１０を電子供給層８上の一部に形成するためには、閾値電圧調整層１２と高抵抗層１０をエッチングして電子供給層８をエッチングしない条件でエッチングすることが好ましい。電子供給層８をエッチングストップ層に利用できることが好ましい。そのためには、例えば、閾値電圧調整層１２と高抵抗層１０がＩｎを含んで電子供給層８がＩｎを含まない組成とすること、あるいは逆に、閾値電圧調整層１２と高抵抗層１０がＩｎを含まないで電子供給層８がＩｎを含む組成とすることが好ましい。Ｉｎの有無によってエッチング条件が相違することから、閾値電圧調整層１２と高抵抗層１０をエッチングして電子供給層８をエッチングしない条件でエッチングすることが可能となる。

（第２実施例）
第２実施例の半導体装置では、図２に示すように、電子供給層８とは別の結晶構造を持つ高抵抗層１０が存在しない。ただし、電子供給層８を形成するＡｌ_y1Ｇａ_1-y1Ｎ（０≦ｙ１＜１，０＜１−ｙ１＜１）のＡｌ組成（ｙ１の値）が、深さ方向に変化（傾斜）している。すなわち、閾値電圧調整層１２に接する上面では、ｙ１＝０．２５であり、電子走行層６に接する下面では、ｙ１＝０．０５であり、その間の深さでは連続的に変化している。この場合、Ａｌ組成（ｙ１の値）が高いほど絶縁性が高く、高抵抗である。閾値電圧調整層１２に接するｙ１＝０．２５の範囲は、残部よりも高抵抗であり、高抵抗層となっているということができる。元素の組成比を変えることで高抵抗層を製造する技術によると、原料ガスの配合比を変えながら結晶成長を続けることができる。製造時間を短時間化することができる。これに対して、組成自体を異にする高抵抗層を製膜するためには、材料ガスの供給を停止して置換する処理が必要となり、製造時間が長時間化する。
第２実施例の電界効果トランジスタでも、リーク電流が低く、閾値電圧が常に安定している。閾値電圧が、場合によってあるいは経時的に変化するのを抑制する。

閾値電圧調整層１２と電子供給層８の間に高抵抗層１０を介在させる代わりに、電子供給層８の全体を高抵抗化することもできる。例えば、電子供給層８を形成するＡｌ_y1Ｇａ_1-y1Ｎ（０≦ｙ１＜１，０＜１−ｙ１＜１）のＡｌ組成（ｙ１の値）を全厚みに亘って０．２５以上とし、その膜厚を２０ｎｍ以上とする。すると、閾値電圧調整層１２と電子供給層８の間でキャリアが移動するのを防止することができる。これによっても閾値電圧の変化を抑制することができる。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

２：基板
４：バッファ層
６：電子走行層
８：電子供給層
１０：高抵抗層
１２：閾値電圧調整層
１４：高抵抗層
１６：ゲート電極
１８：ソース電極
２０：ドレイン電極

Claims (4)

1. ＧａＮで形成されている電子走行層と、
   前記電子走行層上に形成されており、Ｉｎ_x1Ａｌ_y1Ｇａ_1-x1-y1Ｎ（０≦ｘ１＜１，０＜ｙ１＜１，０＜１−ｘ１−ｙ１＜１）で形成されている電子供給層と、
   前記電子供給層上の相互に離れた位置に形成されているソース電極とドレイン電極と、
   前記ソース電極と前記ドレイン電極の間に位置する前記電子供給層上の一部に形成されており、ｐ型のＩｎ_x2Ａｌ_y2Ｇａ_1-x2-y2Ｎ（０≦ｘ２＜１，０≦ｙ２＜１，０＜１−ｘ２−ｙ２≦１）で形成されている閾値電圧調整層と、
   前記閾値電圧調整層上に形成されているゲート電極を備えており、
   前記ゲート電極と前記閾値電圧調整層の間と、前記閾値電圧調整層と前記電子供給層の間の双方に、高抵抗層が介在しており、
   前記電子供給層がＡｌを含み、そのＡｌ組成比が前記閾値電圧調整層の側で高くて前記電子走行層の側で低く、
   前記Ａｌ組成比の高い層が、前記閾値電圧調整層と前記電子供給層の間の前記高抵抗層となっている半導体装置。
2. 前記ゲート電極がＷを含み、
   前記ゲート電極と前記閾値電圧調整層の界面に、前記閾値電圧調整層上にＷまたはＷを含む金属をスパッタリングした際に生じた結晶欠陥層が露出しており、その結晶欠陥層が前記ゲート電極と前記閾値電圧調整層の間の前記高抵抗層となっている請求項１に記載の半導体装置。
3. 前記閾値電圧調整層がｐ型のＧａＮで形成されており、
   前記ゲート電極と前記閾値電圧調整層の間に、不純物を低濃度に含むｐ型ＧａＮ，ｉ型のＧａＮ，ｎ型ＧａＮ、絶縁層（ＳｉＯ₂，ＳｉＮ，ＡｌＯ，ＧａＯ）、または、前記閾値電圧調整層との間にヘテロ接合を形成する窒化物半導体層が介在している請求項１に記載の半導体装置。
4. 前記電子供給層と前記閾値電圧調整層のうちの一方がＩｎを含み、他方がＩｎを含まない請求項１から３のいずれかの一項に記載の半導体装置。

Images