JP6232594B2

JP6232594B2 - 有機ｅｌ表示装置

Info

Publication number: JP6232594B2
Application number: JP2016505947A
Authority: JP
Inventors: 徳永　勉; 勉徳永; 岩倉　紀行; 紀行岩倉; 岩見　隆; 隆岩見
Original assignee: Joled Inc
Current assignee: Joled Inc
Priority date: 2014-03-06
Filing date: 2014-12-19
Publication date: 2017-11-22
Anticipated expiration: 2034-12-19
Also published as: US20170069268A1; JPWO2015132834A1; WO2015132834A1; US9916788B2

Description

本開示は、有機ＥＬ表示装置に関し、特に、有機ＥＬ素子を用いたアクティブマトリクス型の表示装置に関する。

一般に、表示パネルに配置された有機ＥＬ素子の輝度は、当該素子に供給される駆動電流に比例して大きくなる。よって、特に、アクティブマトリクス型の有機ＥＬディスプレイでは、表示パネルの大型化にともない、有機ＥＬ発光素子に電流供給するための電源線の局所的な電圧変動、ならびに、有機ＥＬ発光素子及び駆動トランジスタの特性ばらつきにより表示ムラが顕著となり、表示品質を低下させてしまう。

特許文献１には、有機ＥＬ素子を有する表示装置において、画素選択信号を各画素へ伝達する走査線と電源供給ラインとが、当該走査線に画素選択信号を出力する出力回路のＰｃｈトランジスタを介して接続されている構成が開示されている。ここで、Ｐｃｈトランジスタを介して走査線と電源供給ラインとが接続されていることにより発生する走査線電位の低下を回避すべく、電源供給ラインに寄生容量よりも十分大きな容量を付加した構成が開示されている。これにより、走査線の画素選択信号であるＨｉｇｈ電圧とＬｏｗ電圧との間の遷移時間に依存する移動度補正を確実に実行できるとしている。

特開２００９−１４５５３１号公報

しかしながら、特許文献１に開示された表示装置の構成では、各画素が有する駆動トランジスタ及び当該駆動トランジスタのゲート及びソースに接続された容量素子に直接印加される初期化電源電圧及び参照電源電圧などの電源電圧の変動を抑制することはできない。ここで、初期化電源電圧及び参照電源電圧とは、例えば、駆動トランジスタの閾値電圧検出時における容量素子の両電極の初期電位を規定する固定電圧であり、閾値電圧補正の精度を決定する電源電圧である。このため、当該電源電圧が変動すると横帯状の輝度ムラなどが発生してしまう。

また、薄型及び狹額縁の有機ＥＬ表示パネルでは、表示パネル裏面に配置された電源基板と表示パネル表面に配置された各画素とは、タイミング制御回路、ソースドライバ及びゲートドライバなどを介して接続されている。このため、大画面化が進展していくにつれ配線距離が大きくなっていく。これに伴い配線抵抗が増大し、各画素に印加される上記電源電圧の変動が大きくなる。

そこで、本開示は、安定化された電源電圧を各画素に供給することが可能な有機ＥＬ表示装置を提供することを目的とする。

上記の課題を解決するために、本開示の一態様に係る有機ＥＬ表示装置は、有機ＥＬ素子と、前記有機ＥＬ素子の発光を駆動する駆動トランジスタと、第１電極に前記駆動トランジスタのゲート電位が印加され第２電極に前記駆動トランジスタのドレイン及びソースの一方の電位が印加される容量素子とを有する画素が行列状に配置された表示部と、電源電圧を生成する電源部と、前記電源部と前記表示部との間の電気経路上に配置され、前記第１電極及び前記第２電極の少なくとも一方に前記電源電圧に対応した固定電圧を印加するとともに、映像信号を反映したデータ信号及び前記データ信号を供給すべき画素を選択する選択信号を出力する信号駆動部と、前記電源部と前記信号駆動部との間の電気経路上に配置され、前記電源部から出力される前記電源電圧を前記信号駆動部へ伝達するとともに、前記データ信号及び前記選択信号を出力するタイミングを前記信号駆動部に指示するタイミング制御部とを備え、前記信号駆動部は、前記電源部から伝達された前記電源電圧の変動成分を抑制し前記第１電極及び前記第２電極の少なくとも一方に、前記電源電圧に対応した安定化された前記固定電圧を供給するバッファアンプ回路を有することを特徴とする。

本開示の有機ＥＬ表示装置によれば、信号駆動部にバッファアンプ回路が配置されることにより、各画素の容量素子に印加される電源電圧を安定化できるので、表示ムラを抑制することが可能となる。

図１は、実施の形態に係る有機ＥＬ表示装置の基本構成を示すブロック図である。図２Ａは、実施の形態に係る有機ＥＬ表示装置の画素回路構成の一例を示す図である。図２Ｂは、実施の形態に係る有機ＥＬ表示装置の画素回路の動作タイミングチャートの一例である。図３Ａは、初期化期間における画素回路の状態を表す図である。図３Ｂは、Ｖｔｈ検出期間における画素回路の状態を表す図である。図３Ｃは、書込み期間における画素回路の状態を表す図である。図３Ｄは、発光期間における画素回路の状態を表す図である。図４は、実施の形態に係る有機ＥＬ表示装置の表示パネル裏面構成図である。図５Ａは、実施の形態に係るゲートドライバ基板上のバッファアンプ回路の構成を説明する図である。図５Ｂは、実施の形態に係るソースドライバ基板上のバッファアンプ回路の構成を説明する図である。図６Ａは、実施の形態に係る有機ＥＬ表示装置における電源電圧変動の抑制要因を説明する図である。図６Ｂは、従来の表示装置における電源電圧変動要因を説明する図である。図７は、有機ＥＬ表示装置における参照電源電圧変動の抑制効果を比較する図である。図８は、実施の形態に係る有機ＥＬ表示装置を内蔵した薄型フラットＴＶの外観図である。

本実施の形態に係る表示ＥＬ表示装置は、有機ＥＬ素子と、前記有機ＥＬ素子の発光を駆動する駆動トランジスタと、第１電極に前記駆動トランジスタのゲート電位が印加され第２電極に前記駆動トランジスタのドレイン及びソースの一方の電位が印加される容量素子とを有する画素が行列状に配置された表示部と、電源電圧を生成する電源部と、前記電源部と前記表示部との間の電気経路上に配置され、前記第１電極及び前記第２電極の少なくとも一方に前記電源電圧に対応した固定電圧を印加するとともに、映像信号を反映したデータ信号及び前記データ信号を供給すべき画素を選択する選択信号を出力する信号駆動部と、前記電源部と前記信号駆動部との間の電気経路上に配置され、前記電源部から出力される前記電源電圧を前記信号駆動部へ伝達するとともに、前記データ信号及び前記選択信号を出力するタイミングを前記信号駆動部に指示するタイミング制御部とを備え、前記信号駆動部は、前記電源部から伝達された前記電源電圧の変動成分を抑制し前記第１電極及び前記第２電極の少なくとも一方に、前記電源電圧に対応した安定化された前記固定電圧を供給するバッファアンプ回路を有することを特徴とする。

この構成によれば、電源部及びタイミング制御部よりも表示部に近い位置に配置されている信号駆動部にバッファアンプ回路が配置される。よって、電源部、タイミング制御部及び信号駆動部を電気接続する配線の抵抗に影響されない安定化された固定電圧を画素に供給できるので、表示パネルの表示ムラを抑制することが可能となる。

また、例えば、前記固定電圧は、前記容量素子において前記駆動トランジスタの閾値電圧を保持するための前記第１電極に印加される参照電源電圧及び前記第２電極に印加される初期化電源電圧の少なくとも一方であってもよい。

これにより、駆動トランジスタの閾値電圧検出期間において、正確な閾値電圧を容量素子に保持することが可能となる。よって、駆動トランジスタの特性ばらつきによる表示ムラを高精度に解消することが可能となる。

また、例えば、前記信号駆動部は、前記選択信号を出力するゲート駆動部と、前記データ信号を出力するデータ駆動部とを備え、前記ゲート駆動部は、複数のゲートドライバＩＣと、当該複数のゲートドライバＩＣ及び前記タイミング制御部を接続するゲートドライバ基板とを含み、前記データ駆動部は、複数のソースドライバＩＣと、当該複数のソースドライバＩＣ及び前記タイミング制御部を接続するソースドライバ基板とを含み、前記表示部は、表示パネルの表面に配置され、前記電源部、前記タイミング制御部、前記タイミング制御部と前記信号駆動部とを電気接続する配線、及び前記バッファアンプ回路は、前記表示パネルの裏面に配置されており、前記ゲートドライバ基板には、前記電源電圧の変動成分を抑制して安定化された前記参照電源電圧を、前記複数のゲートドライバＩＣに出力する第１のバッファアンプ回路が搭載され、前記ソースドライバ基板には、前記電源電圧の変動成分を抑制して安定化された前記初期化電源電圧を、前記複数のソースドライバＩＣに出力する第２のバッファアンプ回路が搭載されていてもよい。

これにより、電源部及びタイミング制御部よりも表示部に近い位置に配置されているドライバ基板上にバッファアンプ回路が配置される。よって、表示パネル裏面に配置された電源部、タイミング制御部及びドライバ基板を電気接続する配線の抵抗に影響されない安定化された参照電源電圧及び初期化電源電圧を画素に供給できるので、表示パネルの表示ムラを抑制することが可能となる。

また、例えば、前記ゲート駆動部は、前記表示パネルの左側端部に配置され、複数のゲートドライバＩＣと、当該複数のゲートドライバＩＣ及び前記タイミング制御部を接続する第１のゲートドライバ基板と、前記表示パネルの右側端部に配置され、複数のゲートドライバＩＣと、当該複数のゲートドライバＩＣ及び前記タイミング制御部を接続する第２のゲートドライバ基板とを含んでもよい。

これにより、表示部上に配置された、参照電源電圧を伝達する参照電源線の抵抗成分により、画素での参照電源電圧が変動することを低減することが可能となる。

また、例えば、前記データ駆動部は、前記表示パネルの上側端部に配置され、複数のソースドライバＩＣと、当該複数のソースドライバＩＣ及び前記タイミング制御部を接続する第１のソースドライバ基板と、前記表示パネルの下側端部に配置され、複数のソースドライバＩＣと、当該複数のソースドライバＩＣ及び前記タイミング制御部を接続する第２のソースドライバ基板とを含んでもよい。

これにより、表示部上に配置された、初期化電源電圧を伝達する初期化電源線の抵抗成分により、画素での初期化電源電圧が変動することを低減することが可能となる。

また、例えば、前記タイミング制御部は、前記ゲート駆動部に行順次に画素選択させている間に、前記ゲート駆動部及び前記データ駆動部に、それぞれ、前記参照電源電圧及び前記初期化電源電圧を前記容量素子の前記第１電極及び前記第２電極に印加させることにより、前記駆動トランジスタの閾値電圧を行順次に前記容量素子に保持させてもよい。

これにより、閾値電圧が補正されるので、駆動トランジスタの特性ばらつきに影響されない高精度な発光動作が実現される。

また、例えば、前記第１のバッファアンプ回路は、前記タイミング制御部を介して伝達された前記電源電圧が正電源端子に入力され、前記タイミング制御部が生成した所定の正電圧が正入力端子に入力され、負入力端子と出力端子とが短絡された第１増幅素子を備え、前記第２のバッファアンプ回路は、前記タイミング制御部を介して伝達された前記電源電圧が負電源端子に入力され、前記タイミング制御部が生成した所定の負電圧が正入力端子に入力され、負入力端子と出力端子とが短絡された第２増幅素子を備えてもよい。

これにより、低背性を有するバッファアンプ回路がドライバ基板に配置されるので、ドライバ基板の入力端子までに電源電圧が変動したとしても、表示パネルの厚みを増加させることなく当該変動が抑制された固定電圧を画素へ供給することが可能となる。

以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

また、各図面は理解を容易するために、また、作図を容易にするために、省略、拡大あるいは縮小した箇所がある。また、同一番号または、記号等を付した箇所は、同一もしくは類似の形態もしくは材料あるいは機能もしくは動作、あるいは関連する事項、作用などを有している。

（実施の形態）
［有機ＥＬ表示装置の基本構成］
本実施の形態に係る有機ＥＬ表示装置の構成について、図１を用いて説明する。

図１は、実施の形態に係る有機ＥＬ表示装置の基本構成を示すブロック図である。本実施の形態に係る有機ＥＬ表示装置１は、制御部１０と、電源部２０と、データ駆動部３０と、ゲート駆動部４０と、表示部５０とを備える。表示部５０は、複数の画素５１が行列状に配置された表示領域である。なお、各画素５１とデータ駆動部３０とは、画素列ごとに配置されたデータ線及び初期化電源線を介して接続されている。一方、各画素５１とゲート駆動部４０とは、画素行ごとに配置された走査線及び参照電源線を介して接続されている。

電源部２０は、電源電圧を生成する。より具体的には、電源部２０は、画素５１の回路構成要素である容量素子の第１電極に印加される参照電源電圧（第１電源電圧）及び当該容量素子の第２電極に印加される初期化電源電圧（第２電源電圧）の少なくとも一方に対応した電源電圧を生成する。

制御部１０は、電源部２０とデータ駆動部３０及びゲート駆動部４０との電気経路上に配置され、電源部２０からの電源電圧をデータ駆動部３０及びゲート駆動部４０へ伝達する。また、制御部１０は、映像信号を反映したデータ信号を出力するタイミングをデータ駆動部３０に指示し、データ信号を供給すべき画素を選択する選択信号を出力するタイミングをゲート駆動部４０に指示するタイミング制御部である。

データ駆動部３０は、電源部２０と表示部５０との電気経路上に配置され、初期化電源線を介して画素５１が有する容量素子の第２電極に初期化電源電圧を印加する。また、データ駆動部３０は、制御部１０の指示に基づき、データ線を介して階調信号に対応したデータ電圧を画素５１へ出力する。具体的には、データ駆動部３０は、複数のソースドライバ基板３１と、１つのソースドライバ基板３１に対応して複数配置されたＣＯＦ（ＣｈｉｐｏｎＦｉｌｍ、ＣｈｉｐｏｎＦｌｅｘｉｂｌｅ）３２とで構成され、映像信号及び水平同期信号に基づいて、各画素にデータ電圧を出力する。ＣＯＦ３２は、ソースドライバＩＣを構成している。ソースドライバ基板３１は、ＣＯＦ３２と制御部１０とを接続するプリント基板である。

ゲート駆動部４０は、電源部２０と表示部５０との電気経路上に配置され、参照電源線を介して画素５１の回路構成要素である容量素子の第１電極に参照電源電圧を印加するとともに、制御部１０の指示に基づき、走査線を介して上記選択信号を画素５１へ出力する。具体的には、ゲート駆動部４０は、複数のゲートドライバ基板４１と、１つのゲートドライバ基板４１に対応して複数配置されたＣＯＦ４２とで構成され、垂直同期信号及び水平同期信号に基づいて、各画素に選択信号を画素行単位で出力する。ＣＯＦ４２は、ゲートドライバＩＣを構成している。ゲートドライバ基板４１は、ＣＯＦ４２と制御部１０とを接続するプリント基板である。

［表示部の構成及び動作］
以下、表示部５０の構成及び動作について説明する。

図２Ａは、実施の形態に係る有機ＥＬ表示装置の画素回路構成の一例を示す図である。図２Ａには、表示パネル上に行列状に配置された複数の画素５１のうちの一画素における回路が示されている。画素５１は、有機ＥＬ素子５０１と、駆動トランジスタ５０２と、スイッチ５０３〜５０６と、容量素子５１０とを備える。また、画素５１には、参照電源線５６０と、ＥＬアノード電源線５８１（Ｖｔｆｔ）と、ＥＬカソード電源線５８２（Ｖｅｌ）と、初期化電源線５９３（Ｖｉｎｉ）と、走査線５９１と、参照電圧制御線５９２と、初期化制御線５９４と、発光制御線５９６と、データ線５９５とが配線されている。

有機ＥＬ素子５０１は、発光素子の一例であり、駆動トランジスタ５０２の駆動電流により発光する。有機ＥＬ素子５０１は、カソードがＥＬカソード電源線５８２に接続され、アノードが駆動トランジスタ５０２のソースに接続されている。

駆動トランジスタ５０２は、有機ＥＬ素子５０１への電流の供給を制御する電圧駆動の駆動素子である。駆動トランジスタ５０２は、ゲートが容量素子５１０の第１電極と接続され、ソースが容量素子５１０の第２電極及び有機ＥＬ素子５０１のアノードに接続されている。駆動トランジスタ５０２は、スイッチ５０４がオフ状態及びスイッチ５０５がオン状態である場合に、データ信号電圧に応じた電流である駆動電流を有機ＥＬ素子５０１に流すことにより有機ＥＬ素子５０１を発光させる。ここで、ＥＬアノード電源線５８１に供給されている電圧Ｖｔｆｔは、例えば１９Ｖである。また、駆動トランジスタ５０２は、スイッチ５０４がオフ状態及びスイッチ５０５がオフ状態である場合に、駆動電流を有機ＥＬ素子５０１に流さないことで有機ＥＬ素子５０１を発光させない。さらに、駆動トランジスタ５０２の閾値電圧は、スイッチ５０４がオン状態、スイッチ５０３がオフ状態、スイッチ５０６がオフ状態、及びスイッチ５０５がオン状態である間に、容量素子５１０にて検出される。

容量素子５１０は、駆動トランジスタ５０２に流す電流量を決める電圧を保持する。容量素子５１０の第１電極は、駆動トランジスタ５０２のゲートに接続され、さらに、参照電源線５６０（Ｖｒｅｆ）とスイッチ５０４を介して接続されている。また、参照電源線５６０は、ＣＯＦ４２と接続されている。これにより、容量素子５１０の第１電極は参照電源電圧に設定される。容量素子５１０は、例えば、スイッチ５０４がオフ状態となった後も、印加された参照電源電圧Ｖｒｅｆを維持し、継続して駆動トランジスタ５０２のゲートにその参照電源電圧Ｖｒｅｆを供給する。また、容量素子５１０は、スイッチ５０３がオン状態となった場合に、データ電圧が印加され、スイッチ５０４がオフ状態になった後、そのデータ電圧を保持する。そして、スイッチ５０５がオン状態となった後の駆動トランジスタ５０２に駆動電流を供給させる。

スイッチ５０３は、データ電圧を供給するためのデータ線５９５と容量素子５１０の第１電極との導通及び非導通を切り換えるスイッチ素子であり、例えばＮＭＯＳトランジスタである。

スイッチ５０４は、参照電源電圧Ｖｒｅｆを供給する参照電源線５６０と容量素子５１０の第１電極との導通及び非導通を切り換えるスイッチ素子であり、例えばＮＭＯＳトランジスタである。

スイッチ５０６は、容量素子５１０の第２電極と初期化電源線５９３との導通及び非導通を切り換えるスイッチングトランジスタであり、容量素子５１０の第２電極に対して初期化電源電圧Ｖｉｎｉを与える機能を有する。なお、初期化電源線５９３は、ＣＯＦ３２と接続されている。

スイッチ５０５は、ＥＬアノード電源線５８１と駆動トランジスタ５０２のドレインとの導通及び非導通を切り換えるスイッチ素子であり、例えばＮＭＯＳトランジスタである。スイッチ５０５は、駆動トランジスタ５０２のドレインに電位Ｖｔｆｔを与える機能と、駆動トランジスタ５０２の閾値電圧Ｖｔｈの検出を行わせる機能を有する。

なお、スイッチ５０３〜５０６は、ｎ型ＴＦＴとして説明を行うが、ｐ型ＴＦＴであってもよく、また、ｎ型ＴＦＴとｐ型ＴＦＴとが混在して用いられてもよい。

参照電源線５６０は、ＣＯＦ４２と複数の画素５１とを電気的に接続し、容量素子５１０の第１電極の電圧値を規定する参照電源電圧Ｖｒｅｆ（第１電源電圧）を伝達する。初期化電源線５９３は、ＣＯＦ３２と複数の画素５１とを電気的に接続し、駆動トランジスタ５０２のソース及び容量素子５１０の第２電極を初期化する初期化電源電圧Ｖｉｎｉ（第２電源電圧）を伝達する。

ＥＬアノード電源線５８１は、駆動トランジスタ５０２のドレインに駆動電位を供給するための駆動電源線である。ＥＬカソード電源線５８２は、有機ＥＬ素子５０１のカソードに接続された低電圧側電源線である。

また、駆動トランジスタ５０２の閾値電圧を検出する観点から、参照電源電圧Ｖｒｅｆと初期化電源電圧Ｖｉｎｉとの電位差は、駆動トランジスタ５０２の最大閾値電圧よりも大きな電圧に設定される。

なお、有機ＥＬ表示装置１は、例えば、ＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）、制御プログラムを格納したＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）などの記憶媒体、ＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）などの作業用メモリ、及び通信回路を有してもよい。

次に、本実施の形態に係る有機ＥＬ表示装置の駆動方法について、図２Ｂ及び図３Ａ〜図３Ｄを参照しながら説明する。

図２Ｂは、実施の形態に係る有機ＥＬ表示装置の画素回路の動作タイミングチャートの一例である。なお、本実施の形態に係る有機ＥＬ表示装置１は、行順次走査するシーケンスにより駆動される。より具体的には、有機ＥＬ表示装置１では、図２Ｂに示すように、初期化動作、Ｖｔｈ（閾値電圧）検出動作、書込み動作、及び発光動作がそれぞれ行順次に実行される。以下、図２Ｂに示された期間ａ〜ｊに従って説明していく。図２Ｂにおいて、横軸は時間を表している。また、縦軸方向には、表示パネルを構成する画素のうち対応する行の画素５１に対する初期化制御線５９４、参照電圧制御線５９２、発光制御線５９６、走査線５９１、及びデータ線５９５に発生する電圧の波形図が示されている。

上記駆動方法は、画素５１の上記構成により期間ａから期間ｊを実施することで実現される。

［期間ａ］
期間ａでは、スイッチ５０６のみを導通状態として、駆動トランジスタ５０２のソース電位を安定させる（駆動トランジスタ５０２のソース電位を初期化電源電圧Ｖｉｎｉに設定する）。

［期間ｂ］
期間ｂでは、後続する期間ｄにおいて駆動トランジスタ５０２の閾値電圧検出を行うべくドレイン電流を流すのに必要な電圧を、予め容量素子５１０の第１電極及び駆動トランジスタ５０２のゲートに印加する。

図３Ａは、初期化期間における画素回路の状態を表す図である。具体的には、参照電圧制御線５９２の電圧レベルをＬＯＷからＨＩＧＨに変化させてスイッチ５０４を導通状態とする。これにより、参照電源線５６０の参照電源電圧Ｖｒｅｆが、容量素子５１０に印加される。ここで、電源部２０及びゲート駆動部４０により、参照電源電圧Ｖｒｅｆは、例えば３．１Ｖに設定されている。また、電源部２０及びデータ駆動部３０により、初期化電源電圧Ｖｉｎｉは、例えば−３．３Ｖに設定されている。さらに、ＥＬカソード電圧Ｖｅｌは、例えば１．３Ｖに設定されている。上記電圧設定により、期間ｂでは、参照電源線５６０から初期化電源線５９３に向け、容量素子５１０への充電電流が流れる。これにより、駆動トランジスタ５０２のゲート−ソース間電圧は、閾値電圧検出動作を行うのに必要な初期ドレイン電流を確保できる電圧に設定される。

［期間ｃ］
期間ｃは、スイッチ５０５及び５０６が同時に導通状態となる期間を排除するための期間である。後続する期間ｄではスイッチ５０５を導通状態とするが、仮にこのときスイッチ５０６が導通状態であれば、スイッチ５０５、駆動トランジスタ５０２及びスイッチ５０６を介して、ＥＬアノード電源線５８１と初期化電源線５９３との間に貫通電流が流れてしまう。これに対して、期間ｃの設定により、スイッチ５０５が導通状態のときにはスイッチ５０６は非導通状態となっているので、Ｖｔｈ検出期間の最初において上記貫通電流が流れるのを防止することができる。

期間ａ〜ｃは、駆動トランジスタ５０２のＶｔｈ検出期間においてドレイン電流を流すのに必要な電圧を容量素子５１０に充電する初期化期間である。

［期間ｄ］
期間ｄでは、駆動トランジスタ５０２の閾値電圧が容量素子５１０にて検出される。

図３Ｂは、Ｖｔｈ検出期間における画素回路の状態を表す図である。具体的には、走査線５９１及び初期化制御線５９４の電圧レベルをＬＯＷ、ならびに、参照電圧制御線５９２の電圧レベルをＨＩＧＨに維持し、発光制御線５９６の電圧レベルをＬＯＷからＨＩＧＨに変化させる。すなわち、スイッチ５０３及び５０６をオフ状態とし、スイッチ５０４及び５０５をオン状態とする。

このとき、初期化期間での電圧設定（Ｖｅｌ＝１．３Ｖ）により有機ＥＬ素子５０１には電流が流れない状態でドレイン電流が流れ、駆動トランジスタ５０２のソース電位が変化する。言い換えると、ＥＬアノード電源線５８１の電圧Ｖｔｆｔにより供給されるドレイン電流が０となるまで駆動トランジスタ５０２のソース電位は変化する。このように、駆動トランジスタ５０２の閾値電圧検出動作が開始される。

そして、期間ｄの終了時には、容量素子５１０の第１電極と第２電極との電位差（駆動トランジスタ５０２のゲート−ソース間電圧）は、駆動トランジスタ５０２の閾値電圧Ｖｔｈに相当する電位差となっている。

［期間ｅ］
期間ｅでは、閾値電圧検出動作が終了する。具体的には、発光制御線５９６の電圧レベルをＨＩＧＨからＬＯＷに変化させる。すなわち、スイッチ５０３及び５０６はオフ状態、ならびにスイッチ５０４はオン状態に維持されつつ、スイッチ５０５をオフ状態とする。これにより、ドレイン電流の供給が停止され、閾値電圧検出動作が完了する。

［期間ｆ］
期間ｆは、スイッチ５０４をオフ状態にすることで、後続する書込み期間においてデータ線５９５供給されるデータ電圧と参照電源線５６０の参照電源電圧Ｖｒｅｆとが同時に容量素子５１０の第１電極に印加されるのを防止するための期間である。具体的には、初期化制御線５９４、発光制御線５９６及び走査線５９１の電圧レベルをＬＯＷに維持しつつ、参照電圧制御線５９２の電圧レベルをＨＩＧＨからＬＯＷに変化させる。すなわち、スイッチ５０３〜５０６を、全てオフ状態とする。

［期間ｇ］
期間ｇでは、スイッチ５０３をオン状態にすることで、書込み動作の準備がなされる。具体的には、走査線５９１の電圧レベルをＬＯＷからＨＩＧＨへと変化させる。

［期間ｈ］
期間ｈは、データ線５９５から表示階調に応じたデータ電圧を画素５１に取り込み、容量素子５１０に書き込む書込み期間である。

図３Ｃは、書込み期間における画素回路の状態を表す図である。具体的には、データ線５９５及びスイッチ５０３を介してデータ電圧Ｖｄａｔａ（０．３〜１３．２Ｖ）が容量素子５１０の第１電極に印加される。これにより、容量素子５１０には、Ｖｔｈ検出期間で保持された駆動トランジスタ５０２の閾値電圧Ｖｔｈに加えて、データ電圧と参照電源電圧Ｖｒｅｆとの電圧差が、容量素子５１０の静電容量と有機ＥＬ素子５０１の寄生容量との比に応じて記憶（保持）される。ここで、スイッチ５０５が非導通状態にあるため、駆動トランジスタ５０２はドレイン電流を流さない。

大画面化による画素数の増加に伴い、各画素に映像信号を書き込む期間（水平走査期間）は短くなる。一方、大画面化に伴い走査線５９１の時定数が増加するため、水平走査期間の短縮とあわせて、データ電圧を画素５１に書き込むことが難しくなる。そこで、走査線５９１の波形なまりがあっても、正確なデータ電圧を、データ線５９５を介して書き込むことができるよう期間ｇが設けられている。つまり、データ電圧がデータ線５９５に印加される前に、走査線５９１の立ち上がりを完了させスイッチ５０３が完全にオン状態となるようにしている。また、期間ｈの終了時には、走査線５９１の電位を通常のＬＯＷレベルよりも低く設定することにより走査線５９１の立ち下がりを迅速に完了させている。

これにより、走査線５９１の負荷（配線時定数）が大きく、立ち上がり及び立ち下がりに時間がかかるような大画面、高画素数の表示パネルであっても確実に書き込むことができる。

［期間ｉ］
期間ｉは、発光期間である。

図３Ｄは、発光期間における画素回路の状態を表す図である。具体的には、走査線５９１、参照電圧制御線５９２及び初期化制御線５９４の電圧レベルをＬＯＷに維持しつつ、発光制御線５９６の電圧レベルをＬＯＷからＨＩＧＨに変化させる。すなわち、スイッチ５０３、５０４及び５０６をオフ状態に維持しつつ、スイッチ５０５をオン状態とする。

このように、スイッチ５０５をオン状態とすることで、容量素子５１０に蓄えられた電圧に応じて有機ＥＬ素子５０１に電流を供給し発光させることができる。

上述した動作シーケンスにおいて、閾値電圧が補正されることにより、駆動トランジスタの特性ばらつきに影響されない高精度な発光動作が実現される。

しかしながら、従来の表示装置では、期間ｂにおいて容量素子５１０の第２電極へ初期化電源電圧を供給する際、及び、期間ｄにおいて容量素子５１０の第１電極へ参照電源電圧を供給する際に、各電源電圧が変動することが想定される。この電源電圧が変動すると、閾値電圧検出開始時において、容量素子５１０の両電極間に十分な電位差が確保されず、正確な閾値電圧検出が実行されない場合がある。また、上記閾値電圧検出動作は行順次に実行されるので、上記電源電圧の変動が所定の期間において発生した場合には、隣接する複数行において同様の誤差が閾値電圧検出に発生する。これにより、表示パネル上には、横帯状の表示ムラが発生してしまう。

これに対して、本開示の有機ＥＬ表示装置１は、特に、上述した閾値電圧検出時における参照電源電圧及び初期化電源電圧の変動による横帯状の表示ムラを解消するものである。具体的には、後述するドライバ基板（ソースドライバ基板及びゲートドライバ基板）上に、電源電圧を伝達するバッファアンプ回路を配置することにより、上記表示ムラを解消することが可能となる。

以下では、本開示の有機ＥＬ表示装置１の要部特徴であるドライバ基板の構成を中心に説明する。

［ドライバ基板の構成］
以下、データ駆動部３０及びゲート駆動部４０が有するドライバ基板の構成について説明する。

図４は、実施の形態に係る有機ＥＬ表示装置の表示パネル裏面構成図である。有機ＥＬ表示装置１において、ガラス基板１００の表面である表示面（図４に図示せず）には、表示部５０が配置されている。また、図４に示すように、ガラス基板１００の裏面である非表示面には、ＴＣＯＮ基板１１と、電源基板２１と、ソースドライバ基板３１と、ゲートドライバ基板４１と、ＣＯＦ３２及び４２と、バッファアンプ回路３３及び４３と、ＦＦＣ（ＦｌｅｘｉｂｌｅＦｌａｔＣａｂｌｅ）６１及び７１と、中継用ハーネス８１とが配置されている。

ガラス基板１００の表示面には、行列状に配置された画素５１が形成され、画素列ごとにデータ線５９５及び初期化電源線５９３が配置され、画素行ごとに走査線５９１、参照電圧制御線５９２及び発光制御線５９６が配置されている。

ＴＣＯＮ基板１１は、図１における制御部１０に相当し、電源基板２１は、図１における電源部２０に相当する。電源基板２１とＴＣＯＮ基板１１とは、低インピーダンスの中継用ハーネス８１で接続されており、中継用ハーネス８１を介して電源電圧が伝達される。また、ＴＣＯＮ基板１１とソースドライバ基板３１とは、ＦＦＣ６１で接続されており、ＦＦＣ６１を介して電源電圧に対応した電圧が伝達される。また、ＴＣＯＮ基板１１とゲートドライバ基板４１とは、ＦＦＣ７１で接続されており、ＦＦＣ７１を介して電源電圧に対応した電圧が伝達される。

ソースドライバ基板３１とＣＯＦ３２とバッファアンプ回路３３とは、データ駆動部３０を構成している。ＣＯＦ３２は、非表示面に配置されたソースドライバ基板３１、表示面に形成されたデータ線５９５及び初期化電源線５９３に接続されており、ガラス基板１００の側面を覆うように表示面から非表示面にわたり配置されている。

１つのソースドライバ基板３１には、例えば、１つのバッファアンプ回路３３が搭載され、当該バッファアンプ回路３３はＦＦＣ６１を介してＴＣＯＮ基板１１と接続されている。また、バッファアンプ回路３３は、ソースドライバ基板３１と接続された複数のＣＯＦ３２に対して初期化電源電圧を出力する。ここで、バッファアンプ回路３３は、電源基板２１とＴＣＯＮ基板１１とを繋ぐ中継用ハーネス８１、及び、ＴＣＯＮ基板１１とソースドライバ基板３１とを繋ぐＦＦＣ６１などが有する配線抵抗に影響されない初期化電源電圧を出力する。言い換えれば、バッファアンプ回路３３は、ソースドライバ基板３１までの電圧伝達経路に起因する電源電圧の変動成分を、データ駆動部３０においてキャンセル（相殺）する。そして、変動成分のキャンセルにより安定化された初期化電源電圧を、ＣＯＦ３２を介して画素５１の容量素子５１０の第２電極に印加する。つまり、バッファアンプ回路３３は、ＴＣＯＮ基板１１を介して伝達された電源電圧の変動成分を抑制して複数の画素５１に対して安定化された固定電圧である初期化電源電圧を供給する。

ゲートドライバ基板４１とＣＯＦ４２とバッファアンプ回路４３とは、ゲート駆動部４０を構成している。ＣＯＦ４２は、非表示面に配置されたゲートドライバ基板４１、表示面に形成された走査線５９１、参照電圧制御線５９２及び発光制御線５９６に接続されており、ガラス基板１００の側面を覆うように表示面から非表示面にわたり配置されている。

１つのゲートドライバ基板４１には、例えば、１つのバッファアンプ回路４３が搭載され、当該バッファアンプ回路４３はＦＦＣ７１を介してＴＣＯＮ基板１１と接続されている。また、バッファアンプ回路４３は、ゲートドライバ基板４１と接続された複数のＣＯＦ４２に対して参照電源電圧を出力する。ここで、バッファアンプ回路４３は、電源基板２１とＴＣＯＮ基板１１とを繋ぐ中継用ハーネス８１、及び、ＴＣＯＮ基板１１とゲートドライバ基板４１とを繋ぐＦＦＣ７１などが有する配線抵抗に影響されない参照電源電圧を出力する。言い換えれば、バッファアンプ回路４３は、ゲートドライバ基板４１までの電圧伝達経路に起因する参照電源電圧の変動成分を、ゲート駆動部４０においてキャンセル（相殺）する。そして、変動成分のキャンセルにより安定化された参照電源電圧を、ＣＯＦ４２を介して画素５１の容量素子５１０の第１電極に印加する。つまり、バッファアンプ回路４３は、ＴＣＯＮ基板１１を介して伝達された電源電圧の変動成分を抑制して複数の画素５１に対して安定化された固定電圧である参照電源電圧を供給する。

上記構成のように、ソースドライバ基板３１にバッファアンプ回路３３が搭載されることにより、中継用ハーネス８１及びＦＦＣ６１などの配線抵抗に影響されない安定化された初期化電源電圧を画素５１に印加することが可能となる。また、ゲートドライバ基板４１にバッファアンプ回路４３が搭載されることにより、中継用ハーネス８１及びＦＦＣ７１などの配線抵抗に影響されない安定化された参照電源電圧を画素５１に印加することが可能となる。よって、表示パネルの表示ムラを抑制することが可能となる。

また、ソースドライバ基板３１は、表示パネル裏面の上下両端部に分かれて複数配置されていることが好ましい。これにより、初期化電源線５９３の抵抗成分による画素５１での初期化電源電圧の電圧降下を低減することが可能となる。

また、ゲートドライバ基板４１は、表示パネル裏面の左右両端部に分かれて複数配置されていることが好ましい。これにより、表示部５０上に配置された参照電源線５６０の抵抗成分による参照電源電圧の電圧降下を低減することが可能となる。

画素５１に印加される固定電圧を安定化するという観点からは、例えば、表示部５０に近いドライバ基板近傍に電源相当のものを配置することが考えられる。しかしながら、有機ＥＬ表示装置は、大画面化、薄型化及び狹額縁化の方向に進展していくため、特に、表示パネル周辺の厚さは約５ｍｍ以下とすることが望ましい。この制約により、表示パネル周辺に配置されるドライバ基板の近傍に電源そのものを配置することは困難である。本実施の形態に係る有機ＥＬ表示装置１は、画素５１に印加される固定電圧の安定化と、表示パネルの薄型化及び狹額縁化とを両立させるため、薄型可能な電源相当のバッファアンプ回路をドライバ基板上に配置するものである。

なお、本実施の形態では、ソースドライバ基板３１及びゲートドライバ基板４１を、それぞれ、表示パネルの両端部に分配配置した構成を例示したが、ソースドライバ基板３１及びゲートドライバ基板４１の双方または片方を、表示パネルの一端に片側配置してもよい。

［バッファアンプ回路の構成］
以下では、ドライバ基板に搭載されたバッファアンプ回路の構成について説明する。

図５Ａは、実施の形態に係るゲートドライバ基板上のバッファアンプ回路の構成を説明する図である。同図には、表示パネル裏面の左側端部に配置されたゲートドライバ基板４１Ｌと、表示パネル裏面の右側端部に配置されたゲートドライバ基板４１Ｒと、ゲートドライバ基板４１Ｌ及び４１Ｒに電源電圧に対応した電圧を供給するＴＣＯＮ基板１１と、ＴＣＯＮ基板１１に電源電圧を供給する電源基板２１とが表されている。

ゲートドライバ基板４１Ｌ及び４１Ｒは、それぞれ、バッファアンプ回路４３を有している。バッファアンプ回路４３は、第１増幅素子であるアンプ素子を有している。電源基板２１から出力された電源電圧は、ＴＣＯＮ基板１１が有するＤＣＤＣコンバータに入力される。アンプ素子において、正電源端子には、ＴＣＯＮ基板１１が有するＤＣＤＣコンバータから出力された第１電源電圧（ＢＵＦ＿ＰＯＷ（＋））が入力される。また、正入力端子には、ＴＣＯＮ基板１１が有するＤＡ変換器（ＤＡＣ）が出力する所定の正基準電圧（ＢＵＦ＿ＳＩＧ）が入力される。また、負入力端子と出力端子とは短絡されている。上記アンプ素子は、例えば、ＯＰアンプである。このように、低背性を有するバッファアンプ回路４３をゲートドライバ基板４１に配置した構成により、ゲートドライバ基板４１Ｌ及び４１Ｒの入力端子までに電源電圧及び第１電源電圧が変動したとしても、表示パネルの厚みを増加させることなく当該変動が抑制された参照電源電圧Ｖｒｅｆを複数のＣＯＦ４２へ供給することが可能となる。

図５Ｂは、実施の形態に係るソースドライバ基板上のバッファアンプ回路の構成を説明する図である。同図には、表示パネル裏面の上側端部に配置されたソースドライバ基板３１Ｕと、表示パネル裏面の下側端部に配置されたソースドライバ基板３１Ｄと、ソースドライバ基板３１Ｕ及び３１Ｄに電源電圧に対応した電圧を供給するＴＣＯＮ基板１１と、ＴＣＯＮ基板１１に電源電圧を供給する電源基板２１とが表されている。

ソースドライバ基板３１Ｕ及び３１Ｄは、それぞれ、バッファアンプ回路３３を有している。電源基板２１から出力された電源電圧は、ＴＣＯＮ基板１１が有するＤＣＤＣコンバータに入力される。バッファアンプ回路３３は、第２増幅素子であるアンプ素子を有している。このアンプ素子において、負電源端子には、ＴＣＯＮ基板１１が有するＤＣＤＣコンバータから出力された第２電源電圧（ＢＵＦ＿ＰＯＷ（−））が入力される。また、正入力端子には、ＴＣＯＮ基板１１が有するＤＡ変換器（ＤＡＣ）が出力する所定の負基準電圧（ＢＵＦ＿ＳＩＧ）が入力される。また、負入力端子と出力端子とは短絡されている。上記アンプ素子は、例えば、ＯＰアンプである。このように、低背性を有するバッファアンプ回路３３をソースドライバ基板３１に配置した構成により、ソースドライバ基板３１Ｕ及び３１Ｄの入力端子までに電源電圧及び第２電源電圧が変動したとしても、表示パネルの厚みを増加させることなく当該変動が抑制された初期化電源電圧を複数のＣＯＦ３２へ供給することが可能となる。

なお、本実施の形態では、バッファアンプ回路３３及び４３を構成する増幅素子をＯＰアンプとして例示したが、これに限られない。入力された電源電圧に対して当該電源電圧の供給能力を高めることが可能な電源電圧安定回路であればよく、例えば、レギュレータであってもよい。

［電源電圧の比較］
以下、上述した構成を有する本開示の有機ＥＬ表示装置１と従来の表示装置との電源電圧の安定度を比較する。

図６Ａは、実施の形態に係る有機ＥＬ表示装置における電源電圧変動の抑制要因を説明する図である。また、図６Ｂは、従来の表示装置における電源電圧変動要因を説明する図である。図６Ａ及び図６Ｂは、電源基板２１からガラス基板１００上の画素５１までに形成された配線の抵抗の構成を表している。いずれにおいても、ＴＣＯＮ基板１１内の配線抵抗Ｒｔｃｎ（１．５〜２Ω）、ＦＦＣの抵抗Ｒｆｆｃ（２〜３Ω）、ＣＯＦの抵抗Ｒｃｏｆ（１Ω）、及び表示部５０内に配置された各電源線の配線抵抗Ｒｐｎｌが直列に接続されている。加えて、図６Ｂでは、ＲｆｆｃとＲｃｏｆとの間に、ドライバ基板内の抵抗Ｒｄｒｖ（０．２Ω）が挿入されている。

上記配線抵抗の構成比較において、図６Ａに示された本実施の形態に係る有機ＥＬ表示装置１では、ソースドライバ基板３１及びゲートドライバ基板４１上にバッファアンプ回路３３及び４３が配置されているため、ドライバ基板までの配線抵抗による電圧降下を考慮する必要がない。よって、図６Ａに示された本実施の形態に係る有機ＥＬ表示装置１では、ドライバ基板の出力端から画素５１までの配線抵抗Ｒｃｏｆ＋Ｒｐｎｌのみを考慮すればよい。一方、図６Ｂに示された従来の表示装置では、配線抵抗Ｒｃｏｆ＋Ｒｐｎｌに加えて、ドライバ基板までの配線抵抗Ｒｔｃｎ及びＲｆｆｃも考慮しなければならない。

図７は、有機ＥＬ表示装置における参照電源電圧変動の抑制効果を比較する図である。同図には、実施の形態に係る有機ＥＬ表示装置１の画素５１における参照電源電圧Ｖｒｅｆの変動特性（図７のＡ）、及び、従来の表示装置の画素における参照電源電圧Ｖｒｅｆの変動特性（図７のＢ及びＣ）が示されている。

具体的には、電源基板２１またはＴＣＯＮ基板１１の近傍で所定の電源電圧の変動が発生した場合において、従来の表示装置では、５１．６μ秒の間、画素における参照電源電圧Ｖｒｅｆが変動している（図７のＢ）。この変動期間は、走査行に換算すると１４走査行に相当する。つまり、５１．６μ秒の間、参照電源電圧Ｖｒｅｆが変動したことに対して、１４画素行において閾値電圧検出精度が悪化し、最大で１４画素行にわたり横帯状の表示ムラが発生する。

これに対して、実施の形態に係る有機ＥＬ表示装置１では、３．７μ秒の間、画素における参照電源電圧Ｖｒｅｆが変動している（図７のＡ）。この変動期間は、走査行に換算すると１走査行に相当する。つまり、３．７μ秒の間、参照電源電圧Ｖｒｅｆが変動したことに対して、１画素行において閾値電圧検出精度が悪化する。しかし、これにより１行分の表示誤差が発生したとしても、当該表示誤差は視認されない程度のものと判断される。

なお、図７には、従来の表示装置において、ＦＦＣの配線抵抗Ｒｆｆｃを２〜３Ωから０．１Ωへと低減させた場合には、最大変動電圧を低減できることが示されている（図７のＣ）。これにより、ドライバ基板にバッファアンプ回路が配置されない場合において、電源電圧を伝達する配線の抵抗が、画素における電源電圧の変動に大きく影響していることが理解できる。本実施の形態に係る有機ＥＬ表示装置１によれば、例えば、大画面化されたとしても、電源電圧を伝達する配線のレイアウトに影響されずに、電源電圧の変動に起因する表示ムラを抑制することが可能となる。

（他の実施の形態）
以上、実施の形態に係る有機ＥＬ表示装置について説明したが、本開示の有機ＥＬ表示装置は、上述した実施の形態に限定されるものではない。上記実施の形態に対して、本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、有機ＥＬ表示装置１を内蔵した各種機器も本発明に含まれる。

また、上記実施の形態では、本開示の有機ＥＬ表示装置が有する画素回路構成の一例を挙げたが、画素５１の回路構成は上記回路構成に限定されない。例えば、上記実施の形態では、ＥＬアノード電源線５８１とＥＬカソード電源線５８２との間に、スイッチ５０５、駆動トランジスタ５０２及び有機ＥＬ素子５０１が、この順に配置されている構成を例示したが、これらの３素子が異なる順で配置されていてもよい。つまり、本開示の有機ＥＬ表示装置は、駆動トランジスタがｎ型であってもｐ型であっても、駆動トランジスタ５０２のドレイン電極及びソース電極、ならびに有機ＥＬ素子５０１のアノード電極及びカソード電極が、ＥＬアノード電源線５８１とＥＬカソード電源線５８２との間の電流径路上に配置されていればよく、駆動トランジスタ５０２及び有機ＥＬ素子５０１の配置順には限定されない。

また、上記実施の形態では、スイッチ５０３〜５０６は、ゲート電極、ソース電極及びドレイン電極を有するＭＯＳＦＥＴであることを前提として説明してきたが、これらのトランジスタには、ベース、コレクタ及びエミッタを有するバイポーラトランジスタが適用されてもよい。この場合にも、本発明の目的が達成され同様の効果を奏する。

また、上記実施の形態に係る有機ＥＬ表示装置に含まれる制御部（制御回路）は、典型的には集積回路であるＬＳＩとして実現される。なお、上記有機ＥＬ表示装置に含まれる制御回路の一部を、表示部５０と同一の基板上に集積することも可能である。また、専用回路又は汎用プロセッサで実現してもよい。また、ＬＳＩ製造後にプログラムすることが可能なＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ）、又はＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。

また、上記実施の形態に係る有機ＥＬ表示装置に含まれるゲート駆動部、データ駆動部、及び制御部の機能の一部を、ＣＰＵ等のプロセッサがプログラムを実行することにより実現してもよい。

また、上記実施の形態に係る有機ＥＬ表示装置１では、有機ＥＬ素子を用いた表示装置である場合を例に述べたが、有機ＥＬ素子以外の発光素子を用いた表示装置に適用してもよい。

また、例えば、上記実施の形態に係る有機ＥＬ表示装置１は、図８に示されたような薄型フラットＴＶに内蔵される。上記実施の形態に係る有機ＥＬ表示装置１が内蔵されることにより、表示ムラが抑制された高精度な画像表示が可能な薄型フラットＴＶが実現される。

本開示は、特に、アクティブ型の有機ＥＬフラットパネルディスプレイに有用である。

１有機ＥＬ表示装置
１０制御部
１１ＴＣＯＮ基板
２０電源部
２１電源基板
３０データ駆動部
３１、３１Ｕ、３１Ｄソースドライバ基板
３２、４２ＣＯＦ
３３、４３バッファアンプ回路
４０ゲート駆動部
４１、４１Ｌ、４１Ｒゲートドライバ基板
５０表示部
５１画素
６１、７１ＦＦＣ
８１中継用ハーネス
１００ガラス基板
５０１有機ＥＬ素子
５０２駆動トランジスタ
５０３、５０４、５０５、５０６スイッチ
５１０容量素子
５６０参照電源線
５８１ＥＬアノード電源線
５８２ＥＬカソード電源線
５９１走査線
５９２参照電圧制御線
５９３初期化電源線
５９４初期化制御線
５９５データ線
５９６発光制御線

Claims

有機ＥＬ素子と、前記有機ＥＬ素子の発光を駆動する駆動トランジスタと、第１電極に前記駆動トランジスタのゲート電位が印加され第２電極に前記駆動トランジスタのドレイン及びソースの一方の電位が印加される容量素子とを有する画素が行列状に配置された表示部と、
電源電圧を生成する電源部と、
前記電源部と前記表示部との間の電気経路上に配置され、前記第１電極及び前記第２電極の少なくとも一方に前記電源電圧に対応した固定電圧を印加するとともに、映像信号を反映したデータ信号及び前記データ信号を供給すべき画素を選択する選択信号を出力する信号駆動部と、
前記電源部と前記信号駆動部との間の電気経路上に配置され、前記電源部から出力される前記電源電圧を前記信号駆動部へ伝達するとともに、前記データ信号及び前記選択信号を出力するタイミングを前記信号駆動部に指示するタイミング制御部とを備え、
前記信号駆動部は、
前記電源部から伝達された前記電源電圧の変動成分を抑制し前記第１電極及び前記第２電極の少なくとも一方に、前記電源電圧に対応した安定化された前記固定電圧を供給するバッファアンプ回路を有し、
前記固定電圧は、前記容量素子において前記駆動トランジスタの閾値電圧を保持するための前記第１電極に印加される参照電源電圧及び前記第２電極に印加される初期化電源電圧の少なくとも一方であり、
前記信号駆動部は、
前記選択信号を出力するゲート駆動部と、
前記データ信号を出力するデータ駆動部とを備え、
前記ゲート駆動部は、複数のゲートドライバＩＣと、当該複数のゲートドライバＩＣ及び前記タイミング制御部を接続するゲートドライバ基板とを含み、
前記データ駆動部は、複数のソースドライバＩＣと、当該複数のソースドライバＩＣ及び前記タイミング制御部を接続するソースドライバ基板とを含み、
前記表示部は、表示パネルの表面に配置され、
前記電源部、前記タイミング制御部、前記タイミング制御部と前記信号駆動部とを電気接続する配線、及び前記バッファアンプ回路は、前記表示パネルの裏面に配置されており、
前記ゲートドライバ基板には、前記電源電圧の変動成分を抑制して安定化された前記参照電源電圧を前記複数のゲートドライバＩＣに出力する第１のバッファアンプ回路が搭載され、
前記ソースドライバ基板には、前記電源電圧の変動成分を抑制して安定化された前記初期化電源電圧を前記複数のソースドライバＩＣに出力する第２のバッファアンプ回路が搭載されている
有機ＥＬ表示装置。
前記ゲート駆動部は、
前記表示パネルの左側端部に配置され、複数のゲートドライバＩＣと、当該複数のゲートドライバＩＣ及び前記タイミング制御部を接続する第１のゲートドライバ基板と、
前記表示パネルの右側端部に配置され、複数のゲートドライバＩＣと、当該複数のゲートドライバＩＣ及び前記タイミング制御部を接続する第２のゲートドライバ基板とを含む
請求項１に記載の有機ＥＬ表示装置。
前記データ駆動部は、
前記表示パネルの上側端部に配置され、複数のソースドライバＩＣと、当該複数のソースドライバＩＣ及び前記タイミング制御部を接続する第１のソースドライバ基板と、
前記表示パネルの下側端部に配置され、複数のソースドライバＩＣと、当該複数のソースドライバＩＣ及び前記タイミング制御部を接続する第２のソースドライバ基板とを含む
請求項１または２に記載の有機ＥＬ表示装置。
前記タイミング制御部は、前記ゲート駆動部に行順次に画素選択させている間に、前記ゲート駆動部及び前記データ駆動部に、それぞれ、前記参照電源電圧及び前記初期化電源電圧を前記容量素子の前記第１電極及び前記第２電極に印加させることにより、前記駆動トランジスタの閾値電圧を行順次に前記容量素子に保持させる
請求項１〜３のいずれか１項に記載の有機ＥＬ表示装置。
前記第１のバッファアンプ回路は、前記タイミング制御部を介して伝達された前記電源電圧が正電源端子に入力され、前記タイミング制御部が生成した所定の正電圧が正入力端子に入力され、負入力端子と出力端子とが短絡された第１増幅素子を備え、
前記第２のバッファアンプ回路は、前記タイミング制御部を介して伝達された前記電源電圧が負電源端子に入力され、前記タイミング制御部が生成した所定の負電圧が正入力端子に入力され、負入力端子と出力端子とが短絡された第２増幅素子を備える
請求項１〜４のいずれか１項に記載の有機ＥＬ表示装置。