JP2009145531A - 表示装置、表示装置の駆動方法および電子機器 - Google Patents

Abstract

【課題】移動度補正を施す補正時間を映像信号の信号電圧に応じた最適な補正時間に設定し、所望の移動度補正処理を確実に実行できるようにする。
【解決手段】電源供給部８３で生成された電源電位Ｖｄｄｗｓを、当該電源供給部８３から出力回路４３の最終段のバッファ４３２に、その正側の電源電位として供給する電源供給ライン８６に容量素子８７を付加し、電源供給ライン８６がフローティング状態にあるときに、当該電源供給ライン８６がバッファ４３２のＰｃｈトランジスタを介して走査線３１−ｉと接続されることによって起きる容量カップリング後の電源電位Ｖｄｄwsと走査線３１−ｉの電位ＷＳＬの低下を抑える。
【選択図】図１２

Description

本発明は、表示装置、表示装置の駆動方法および電子機器に関し、特に電気光学素子を含む画素が行列状（マトリクス状）に２次元配置された平面型（フラットパネル型）の表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器に関する。

近年、画像表示を行う表示装置の分野では、発光素子を含む画素（画素回路）が行列状に配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置としては、画素の発光素子として、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子、例えば有機薄膜に電界をかけると発光する現象を利用した有機ＥＬ(Electro Luminescence)素子を用いた有機ＥＬ表示装置が開発され、商品化が進められている。

有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子は、１０Ｖ以下の印加電圧で駆動できるために低消費電力である。有機ＥＬ素子は、自発光素子であるために、画素ごとに液晶にて光源（バックライト）からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。

有機ＥＬ表示装置では、液晶表示装置と同様に、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線（即ち、画素数）の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。

そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ（一般には、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。アクティブマトリクス方式の表示装置は、電気光学素子が１フレーム（１フィールド）の期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。

ところで、一般的に、有機ＥＬ素子のＩ−Ｖ特性（電流−電圧特性）は、時間が経過すると劣化（いわゆる、経時劣化）することが知られている。有機ＥＬ素子を電流駆動するトランジスタ（以下、「駆動トランジスタ」と記述する）としてＮチャネル型のＴＦＴを用いた画素回路では、駆動トランジスタのソース電極側に有機ＥＬ素子が接続されることになるために、有機ＥＬ素子のＩ−Ｖ特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Ｖｇｓが変化し、その結果、有機ＥＬ素子の発光輝度も変化する。

このことについてより具体的に説明する。駆動トランジスタのソース電位は、駆動トランジスタと有機ＥＬ素子の動作点で決まる。そして、有機ＥＬ素子のＩ−Ｖ特性が劣化すると、駆動トランジスタと有機ＥＬ素子の動作点が変動してしまうために、駆動トランジスタのゲート電極に同じ電圧を印加したとしても駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Ｖｇｓが変化するために、駆動トランジスタに流れる電流値が変化する。その結果、有機ＥＬ素子に流れる電流値も変化するために、有機ＥＬ素子の発光輝度が変化することになる。

また、ポリシリコンＴＦＴを用いた画素回路では、有機ＥＬ素子のＩ−Ｖ特性の経時劣化に加えて、駆動トランジスタの閾値電圧Ｖｔｈや、駆動トランジスタのチャネルを構成する半導体薄膜の移動度（以下、「駆動トランジスタの移動度」と記述する）μが経時的に変化したり、製造プロセスのばらつきによって閾値電圧Ｖｔｈや移動度μのトランジスタ特性が画素ごとに異なったりする（画素個々のトランジスタ特性にばらつきがある）。

駆動トランジスタの閾値電圧Ｖｔｈや移動度μが画素ごとに異なると、画素ごとに駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲート電極に画素間で同じ電圧を印加しても、有機ＥＬ素子の発光輝度に画素間でばらつきが生じ、その結果、画面のユニフォーミティ（一様性）が損なわれる。

そこで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするために、有機ＥＬ素子の特性変動に対する補償機能、さらには駆動トランジスタの閾値電圧Ｖｔｈの変動に対する補正（以下、「閾値補正」と記述する）や、駆動トランジスタの移動度μの変動に対する補正（以下、「移動度補正」と記述する）の各補正機能を画素回路の各々に持たせる構成を採っている（例えば、特許文献１参照）。

このように、画素回路の各々に、有機ＥＬ素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Ｖｔｈや移動度μの変動に対する補正機能を持たせることで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時変化したりしたとしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つことができるために、有機ＥＬ表示装置の表示品質を向上できる。

特開２００６−１３３５４２号公報

上記の各種の補正機能のうち、移動度補正を施す補正時間は、映像信号を書き込む書込みトランジスタのゲート電極に、垂直走査に同期して印加される走査信号である書込みパルスによって決まる訳であるが、映像信号の信号レベル（以下、「信号電圧」と記述する場合もある）に対応して所望の移動度補正処理を確実に実現するためには、移動度補正を施す補正時間を映像信号の信号電圧に応じた最適な補正時間に設定する必要がある（その詳細については後述する）。

そこで、本発明は、移動度補正を施す補正時間を映像信号の信号電圧に応じた最適な補正時間に設定し、所望の移動度補正処理を確実に実行できるようにした表示装置、当該表示装置の駆動方法および当該表示装置を用いた電子機器を提供することを目的とする。

上記目的を達成するために、本発明は、
電気光学素子と、
走査線にゲート電極が接続され、映像信号が供給される信号線に一方の電極が接続された書込みトランジスタと、
前記書込みトランジスタの他方の電極にゲート電極が接続され、電源供給線に一方の電極が接続され、前記電気光学素子のアノード電極に他方の電極が接続された駆動トランジスタと、
前記駆動トランジスタのゲート電極に一方の電極が接続され、前記駆動トランジスタの他方の電極に他方の電極が接続された保持容量と
を有する画素が行列状に配置された画素アレイ部と、
前記電源供給線に第１電源電位と当該第１電源電位よりも低い第２電源電位とを選択的に供給する電源供給走査回路と、
前段側の回路部分と電源ラインが分離された最終段バッファを有し、当該最終段バッファから出力する書込みパルスを前記書込みトランジスタに与えることによって当該書込みトランジスタによる前記映像信号の書込みを行う書込み走査回路とを備え、
前記駆動トランジスタに流れる電流に応じた補正量で当該駆動トランジスタのゲート入力側に負帰還をかける移動度補正処理を、前記書込みトランジスタによる前記映像信号の書込み処理と並行して実行する表示装置において、
前記書込み走査回路が、
前記書込みパルスをアクティブ状態から非アクティブ状態に遷移させるときに、所定の時定数で決まる波形で変化する電源電位を前記最終段バッファに供給する電源供給部と、
前記電源供給部から前記最終段バッファに前記電源電位を供給する電源供給ラインに付加された容量素子とを有する
構成を採っている。

上記構成の表示装置および当該表示装置を有する電子機器において、書込みパルスをアクティブ状態から非アクティブ状態に遷移させるときに、電源供給部から最終段バッファに対して所定の時定数で決まる波形で変化する電源電位を供給することで、書込みパルスは上記時定数で決まる波形でアクティブ状態から非アクティブ状態に遷移する。ここで、上記時定数で決まる波形を映像信号の信号レベルに応じた波形とすることで、移動度補正の最適補正時間を映像信号の信号レベルに対応するように設定できる。その結果、黒レベルから白レベルまで映像信号の全レベル範囲（全階調）に亘って移動度補正処理を確実に実行できる、即ち駆動トランジスタの移動度の画素ごとのばらつきを確実に補正することができる。

そして、書込み走査回路において、電源供給部から最終段バッファに電源電位を供給する電源供給ラインに容量素子を付加することで、電源供給ラインが最終段バッファを介して走査線と接続されるときの容量カップリングによって生じる電源電位の低下を、電源供給ラインに容量素子を付加しない場合よりも小さく抑えることができる。具体的には、容量素子の容量値が電源供給ラインの寄生容量や走査線の寄生容量に比べて十分に大きい場合、走査線の寄生容量を無視することができるために、容量カップリング後の電源電位を本来の電源電位にほぼ等しく設定できる。これにより、各映像ライン（画素行）において走査線の寄生容量に差異が生じても、走査線の電位（書込みパルスの波高値）に差は生じないために、各表示パターンにおいて輝度ばらつきが発生せず、移動度補正処理に伴う表示品質（画品位）の改善効果を十分に得ることができる。

本発明によれば、移動度補正の最適補正時間を映像信号の信号レベルに対応するように設定できるために、移動度の画素ごとのばらつきをより確実に補正することができる。また、各映像ラインにおいて走査線の寄生容量に差異が生じても、走査線の電位に差は生じず、移動度補正処理に伴う表示品質の改善効果を十分に得ることができるため、良好な画質の表示画像を得ることができる。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

［システム構成］
図１は、本発明が適用されるアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。

ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子（有機電界発光素子）を画素（画素回路）の発光素子として用いたアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。

図１に示すように、有機ＥＬ表示装置１０は、発光素子を含む複数の画素（ＰＸＬＣ）２０と、当該画素２０が行列状に２次元配置された画素アレイ部３０と、当該画素アレイ部３０の周辺に配置され、各画素２０を駆動する駆動部とを有する構成となっている。画素２０を駆動する駆動部としては、例えば、書込み走査回路４０、電源供給走査回路５０および信号出力回路６０が設けられている。

ここで、有機ＥＬ表示装置１０がカラー表示用の表示装置の場合は、１つの画素は複数の副画素（サブピクセル）から構成され、この副画素が画素２０に相当することになる。より具体的には、カラー表示用の表示装置では、１つの画素は、赤色光（Ｒ）を発光する副画素、緑色光（Ｇ）を発光する副画素、青色光（Ｂ）を発光する副画素の３つの副画素から構成される。

ただし、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素にさらに１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色光（Ｗ）を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。

画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、第１の方向（図１では、左右方向／水平方向）に沿って走査線３１−１〜３１−ｍと電源供給線３２−１〜３２−ｍとが画素行ごとに配線され、第１の方向と直交する第２の方向（図１では、上下方向／垂直方向）にそって信号線３３−１〜３３−ｎが画素列ごとに配線されている。

走査線３１−１〜３１−ｍは、書込み走査回路４０の対応する行の出力端にそれぞれ接続されている。電源供給線３２−１〜３２−ｍは、電源供給走査回路５０の対応する行の出力端にそれぞれ接続されている。信号線３３−１〜３３−ｎは、信号出力回路６０の対応する列の出力端にそれぞれ接続されている。

画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機ＥＬ表示装置１０は、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０の駆動回路は、アモルファスシリコンＴＦＴまたは低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合には、書込み走査回路４０、電源供給走査回路５０および信号出力回路６０についても、画素アレイ部３０を形成する表示パネル（基板）７０上に実装することができる。

書込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ等によって構成され、画素アレイ部３０の各画素２０への映像信号の書込みに際して、走査線３１−１〜３１−ｍに順次書込みパルス（走査信号）ＷＳ１〜ＷＳｍを供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査（線順次走査）する。その具体的な構成については後述する。

電源供給走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ等によって構成され、書込み走査回路４０による線順次走査に同期して、第１電源電位Ｖｃｃｐと当該第１電源電位Ｖｃｃｐよりも低い第２電源電位Ｖｉｎｉで切り替わる電源供給線電位ＤＳ１〜ＤＳｍを電源供給線３２−１〜３２−ｍに供給することにより、画素２０の発光／非発光の制御を行なうとともに、発光素子である有機ＥＬ素子に駆動電流を供給する。

信号出力回路６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖｓｉｇと基準電位Ｖｏｆｓのいずれか一方を適宜選択し、信号線３３−１〜３３−ｎを介して画素アレイ部３０の各画素２０に対して例えば行単位で書き込む。すなわち、信号出力回路６０は、映像信号の信号電圧Ｖｓｉｇを行（ライン）単位で書き込む線順次書き込みの駆動形態を採っている。

ここで、基準電位Ｖｏｆｓは、輝度情報に応じた映像信号の信号電圧Ｖｓｉｇの基準となる電位（例えば、黒レベルに相当する電位）である。また、第２電源電位Ｖｉｎｉは、基準電位Ｖｏｆｓよりも低い電位、例えば、駆動トランジスタ２２の閾値電圧をＶｔｈとするときＶｏｆｓ−Ｖｔｈよりも低い電位、好ましくはＶｏｆｓ−Ｖｔｈよりも十分に低い電位に設定される。

（画素回路）
図２は、画素（画素回路）２０の具体的な構成例を示す回路図である。

図２に示すように、画素２０は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子２１と、当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線（いわゆる、ベタ配線）された共通電源供給線３４にカソード電極が接続されている。

有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２と、書込みトランジスタ２３と、保持容量２４とから構成されている。ここでは、駆動トランジスタ２２および書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いている。ただし、駆動トランジスタ２２および書込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。

なお、駆動トランジスタ２２および書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いると、アモルファスシリコン（ａ−Ｓｉ）プロセスを用いることができる。ａ−Ｓｉプロセスを用いることで、ＴＦＴを作成する基板の低コスト化、ひいては本有機ＥＬ表示装置１０の低コスト化を図ることが可能になる。また、駆動トランジスタ２２および書込みトランジスタ２３を同じ導電型の組み合わせにすると、両トランジスタ２２，２３を同じプロセスで作成することができるため低コスト化に寄与できる。

駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続され、他方の電極（ドレイン／ソース電極）が電源供給線３２（３２−１〜３２−ｍ）に接続されている。

書込みトランジスタ２３は、ゲート電極が走査線３１（３１−１〜３１−ｍ）に接続され、一方の電極（ソース／ドレイン電極）が信号線３３（３３−１〜３３−ｎ）に接続され、他方の電極（ドレイン／ソース電極）が駆動トランジスタ２２のゲート電極に接続されている。

駆動トランジスタ２２および書込みトランジスタ２３において、一方の電極とは、ソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン／ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。

保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２の他方の電極および有機ＥＬ素子２１のアノード電極に接続されている。

なお、有機ＥＬ素子２１の駆動回路としては、駆動トランジスタ２２および書込みトランジスタ２３の２つのトランジスタと、保持容量２４の１つの容量とからなる回路構成のものに限られるものではなく、一方の電極が有機ＥＬ素子２１のアノード電極に、他方の電極が固定電位にそれぞれ接続されることで、有機ＥＬ素子２１の容量不足分を補い、保持容量２４に対する映像信号の書込みゲインを高める作用をなす補助容量を必要に応じて設けた回路構成とすることも可能である。

上記構成の画素２０において、書込みトランジスタ２３は、書込み走査回路４０から走査線３１を通してゲート電極に印加される高レベルの走査信号ＷＳに応答して導通状態となることにより、信号線３３を通して信号出力回路６０から供給される輝度情報に応じた映像信号の信号電圧Ｖｓｉｇまたは基準電位Ｖｏｆｓをサンプリングして画素２０内に書き込む。この書き込まれた信号電圧Ｖｓｉｇまたは基準電位Ｖｏｆｓは、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２４に保持される。

駆動トランジスタ２２は、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳが第１電源電位Ｖｃｃｐにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作し、電源供給線３２から電流の供給を受けて有機ＥＬ素子２１を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ２２は、飽和領域で動作することにより、保持容量２４に保持された信号電圧Ｖｓｉｇの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。

駆動トランジスタ２２はさらに、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳが第１電源電位Ｖｃｃｐから第２電源電位Ｖｉｎｉに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作することで、有機ＥＬ素子２１への駆動電流の供給を停止し、有機ＥＬ素子２１を非発光状態にする。すなわち、駆動トランジスタ２２は、有機ＥＬ素子２１の発光／非発光を制御するトランジスタとしての機能をも併せ持っている。

この駆動トランジスタ２２のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間の割合（デューティ）を制御するデューティ制御を行なうことで、１フレーム期間に亘って画素が発光することに伴う残像ボケを低減できる。これにより、特に動画の画品位をより優れたものとすることができる。

（画素構造）
図３は、画素２０の断面構造の一例を示す断面図である。図３に示すように、画素２０は、駆動トランジスタ２２等を含む駆動回路が形成されたガラス基板２０１上に絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４がその順に形成され、当該ウインド絶縁膜２０４の凹部２０４Ａに有機ＥＬ素子２１が設けられた構成となっている。ここでは、駆動回路の各構成素子のうち、駆動トランジスタ２２のみを図示し、他の構成素子については省略している。

有機ＥＬ素子２１は、上記ウインド絶縁膜２０４の凹部２０４Ａの底部に形成された金属等からなるアノード電極２０５と、当該アノード電極２０５上に形成された有機層（電子輸送層、発光層、ホール輸送層/ホール注入層）２０６と、当該有機層２０６上に全画素共通に形成された透明導電膜等からなるカソード電極２０７とから構成されている。

この有機ＥＬ素子２１において、有機層２０６は、アノード電極２０５上にホール輸送層/ホール注入層２０６１、発光層２０６２、電子輸送層２０６３および電子注入層（図示せず）が順次堆積されることによって形成される。そして、図２の駆動トランジスタ２２による電流駆動の下に、駆動トランジスタ２２からアノード電極２０５を通して有機層２０６に電流が流れることで、当該有機層２０６内の発光層２０６２において電子と正孔が再結合する際に発光するようになっている。

駆動トランジスタ２２は、ゲート電極２２１と、半導体層２２２の一方側に設けられたソース／ドレイン領域２２３と、半導体層２２２の他方側に設けられたドレイン／ソース領域２２４と、半導体層２２２のゲート電極２２１と対向する部分のチャネル形成領域２２５とから構成されている。ソース／ドレイン領域２２３は、コンタクトホールを介して有機ＥＬ素子２１のアノード電極２０５と電気的に接続されている。

そして、図３に示すように、駆動トランジスタ２２を含む駆動回路が形成されたガラス基板２０１上に、絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４を介して有機ＥＬ素子２１が画素単位で形成された後は、パッシベーション膜２０８を介して封止基板２０９が接着剤２１０によって接合され、当該封止基板２０９によって有機ＥＬ素子２１が封止されることにより、表示パネル７０が形成される。

（有機ＥＬ表示装置の基本的な回路動作）
次に、本実施形態に係る有機ＥＬ表示装置１０の基本的な回路動作について、図４のタイミング波形図を基に図５および図６の動作説明図を用いて説明する。

なお、図５および図６の動作説明図では、図面の簡略化のために、書込みトランジスタ２３をスイッチのシンボルで図示している。また、有機ＥＬ素子２１は容量成分Ｃｅｌを持っていることから、当該容量成分Ｃｅｌについても図示している。

図４のタイミング波形図には、走査線３１（３１−１〜３１−ｍ）の電位（走査信号）ＷＳの変化、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳの変化、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの変化を示している。

＜前フレームの発光期間＞
図４のタイミング波形図において、時刻ｔ１以前は、前のフレームにおける有機ＥＬ素子２１の発光期間となる。この発光期間では、電源供給線３２の電位ＤＳが第１電源電位（以下、「高電位」と記述する）Ｖｃｃｐにあり、また、書込みトランジスタ２３が非導通状態にある。

このとき、駆動トランジスタ２２は飽和領域で動作するように設定されているために、図５（Ａ）に示すように、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに応じた駆動電流（ドレイン−ソース間電流）Ｉｄｓが、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に供給される。よって、有機ＥＬ素子２１が駆動電流Ｉｄｓの電流値に応じた輝度で発光する。

＜閾値補正準備期間＞
時刻ｔ１になると、線順次走査の新しいフレーム（現フレーム）に入る。そして、図５（Ｂ）に示すように、電源供給線３２の電位ＤＳが高電位Ｖｃｃｐから、信号線３３の基準電位Ｖｏｆｓに対してＶｏｆｓ−Ｖｔｈよりも十分に低い第２電源電位（以下、「低電位」と記述する）Ｖｉｎｉに切り替わる。

ここで、有機ＥＬ素子２１の閾値電圧をＶｅｌ、共通電源供給線３４の電位をＶｃａｔｈとするとき、低電位ＶｉｎｉをＶｉｎｉ＜Ｖｅｌ＋Ｖｃａｔｈとすると、駆動トランジスタ２２のソース電位Ｖｓが低電位Ｖｉｎｉにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態となって消光する。

次に、時刻ｔ２で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、図５（Ｃ）に示すように、書込みトランジスタ２３が導通状態となる。このとき、信号出力回路６０から信号線３３に対して基準電位Ｖｏｆｓが供給されているために、駆動トランジスタ２２のゲート電位Ｖｇが基準電位Ｖｏｆｓになる。また、駆動トランジスタ２２のソース電位Ｖｓは、基準電位Ｖｏｆｓよりも十分に低い電位Ｖｉｎｉにある。

このとき、駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓはＶｏｆｓ−Ｖｉｎｉとなる。ここで、Ｖｏｆｓ−Ｖｉｎｉが駆動トランジスタ２２の閾値電圧Ｖｔｈよりも大きくないと、後述する閾値補正処理を行うことができないために、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈなる電位関係に設定する必要がある。

このように、駆動トランジスタ２２のゲート電位Ｖｇを基準電位Ｖｏｆｓに、ソース電位Ｖｓを低電位Ｖｉｎｉにそれぞれ固定して（確定させて）初期化する処理が、後述する閾値補正処理を行う前の準備（閾値補正準備）の処理である。したがって、基準電位Ｖｏｆｓおよび低電位Ｖｉｎｉが、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの各初期化電位となる。

＜閾値補正期間＞
次に、時刻ｔ３で、図５（Ｄ）に示すように、電源供給線３２の電位ＤＳが低電位Ｖｉｎｉから高電位Ｖｃｃｐに切り替わると、駆動トランジスタ２２のゲート電位Ｖｇが保たれた状態で、当該ゲート電位Ｖｇから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向かって駆動トランジスタ２２のソース電位Ｖｓが上昇を開始する。やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに収束し、当該閾値電圧Ｖｔｈに相当する電圧が保持容量２４に保持される。

ここでは、便宜上、駆動トランジスタ２２のゲート電位Ｖｇを保った状態で、駆動トランジスタ２２のゲート電極の初期化電位（基準電位）Ｖｏｆｓを基準として、当該初期化電位Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向かって駆動トランジスタ２２のソース電位Ｖｓを変化、具体的には上昇させ、最終的に収束した駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓを駆動トランジスタ２２の閾値電圧Ｖｔｈとして検出して当該閾値電圧Ｖｔｈに相当する電圧を保持容量２４に保持する処理を行なう期間を閾値補正期間と呼んでいる。

なお、この閾値補正期間において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにするために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位Ｖｃａｔｈを設定しておくこととする。

次に、時刻ｔ４で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ａ）に示すように、書込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲート電極が信号線３３から電気的に切り離されることによってフローティング状態になるが、ゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。したがって、駆動トランジスタ２２にドレイン−ソース間電流Ｉｄｓは流れない。

＜信号書込み＆移動度補正期間＞
次に、時刻ｔ５で、図６（Ｂ）に示すように、信号線３３の電位が基準電位Ｖｏｆｓから映像信号の信号電圧Ｖｓｉｇに切り替わる。続いて、時刻ｔ６で、走査線３１の電位ＷＳが高電位側に遷移することで、図６（Ｃ）に示すように、書込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖｓｉｇをサンプリングして画素２０内に書き込む。

この書込みトランジスタ２３による信号電圧Ｖｓｉｇの書き込みにより、駆動トランジスタ２２のゲート電位Ｖｇが信号電圧Ｖｓｉｇとなる。そして、映像信号の信号電圧Ｖｓｉｇによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈが保持容量２４に保持された閾値電圧Ｖｔｈに相当する電圧と相殺されることによって閾値補正が行われる。閾値補正の原理については後述する。

このとき、有機ＥＬ素子２１は始めカットオフ状態（ハイインピーダンス状態）にあるために、映像信号の信号電圧Ｖｓｉｇに応じて電源供給線３２から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）は有機ＥＬ素子２１の容量成分Ｃｅｌに流れ込み、よって当該容量成分Ｃｅｌの充電が開始される。

この容量成分Ｃｅｌの充電により、駆動トランジスタ２２のソース電位Ｖｓが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖｔｈのばらつきは補正されており、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓは当該駆動トランジスタ２２の移動度μに依存したものとなる。

ここで、書込みゲイン（映像信号の信号電圧Ｖｓｉｇに対する保持容量２４の保持電圧Ｖｇｓの比率）が１（理想値）であると仮定すると、駆動トランジスタ２２のソース電位ＶｓがＶｏｆｓ−Ｖｔｈ＋ΔＶの電位まで上昇することで、駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶとなる。

すなわち、駆動トランジスタ２２のソース電位Ｖｓの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ）から差し引かれるように、換言すれば、保持容量２４の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Ｖｓの上昇分ΔＶは負帰還の帰還量となる。

このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓを当該駆動トランジスタ２２のゲート入力に、即ちゲート‐ソース間電圧Ｖｇｓに負帰還することにより、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消す、即ち移動度μの画素ごとのばらつきを補正する移動度補正が行われる。

より具体的には、映像信号の信号電圧Ｖｓｉｇが高いほどドレイン−ソース間電流Ｉｄｓが大きくなるために、負帰還の帰還量（補正量）ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正が行われる。

また、映像信号の信号電圧Ｖｓｉｇを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。したがって、負帰還の帰還量ΔＶは移動度補正の補正量とも言える。移動度補正の原理の詳細については後述する。

＜発光期間＞
次に、時刻ｔ７で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ｄ）に示すように、書込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲート電極は、信号線３３から電気的に切り離されるためにフローティング状態になる。

ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されていることにより、駆動トランジスタ２２のソース電位Ｖｓが変動すると、当該ソース電位Ｖｓの変動に連動して(追従して）駆動トランジスタ２２のゲート電位Ｖｇも変動する。このように、駆動トランジスタ２２のゲート電位Ｖｇがソース電位Ｖｓの変動に連動して変動する動作が、保持容量２４によるブートストラップ動作である。

駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓが有機ＥＬ素子２１に流れ始めることにより、有機ＥＬ素子２１のアノード電位は、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓに応じて上昇する。

そして、有機ＥＬ素子２１のアノード電位がＶｅｌ＋Ｖｃａｔｈを越えると、有機ＥＬ素子２１に駆動電流（発光電流）が流れ始めるために、有機ＥＬ素子２１が発光を開始する。また、有機ＥＬ素子２１のアノード電位の上昇は、即ち駆動トランジスタ２２のソース電位Ｖｓの上昇に他ならない。駆動トランジスタ２２のソース電位Ｖｓが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖｇも連動して上昇する。

このとき、ブートストラップゲインが１（理想値）であると仮定した場合、ゲート電位Ｖｇの上昇量はソース電位Ｖｓの上昇量に等しくなる。故に、発光期間中駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶで一定に保持される。そして、時刻ｔ８で信号線３３の電位が映像信号の信号電圧Ｖｓｉｇから基準電位Ｖｏｆｓに切り替わる。

（閾値補正の原理）
ここで、駆動トランジスタ２２の閾値補正の原理について説明する。駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機ＥＬ素子２１には駆動トランジスタ２２から、次式（１）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉｄｓが供給される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）² ……（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量である。

図７に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓ対ゲート−ソース間電圧Ｖｇｓの特性を示す。

この特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきに対する補正を行わないと、閾値電圧ＶｔｈがＶｔｈ１のとき、ゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ１になる。

これに対して、閾値電圧ＶｔｈがＶｔｈ２（Ｖｔｈ２＞Ｖｔｈ１）のとき、同じゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ２（Ｉｄｓ２＜Ｉｄｓ）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈが変動すると、ゲート−ソース間電圧Ｖｇｓが一定であってもドレイン−ソース間電流Ｉｄｓが変動する。

一方、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓがＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶであるために、これを式（１）に代入すると、ドレイン−ソース間電流Ｉｄｓは、
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｓｉｇ−Ｖｏｆｓ−ΔＶ）²
……（２）
で表される。

すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉｄｓは、駆動トランジスタ２２の閾値電圧Ｖｔｈに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化により、駆動トランジスタ２２の閾値電圧Ｖｔｈが画素ごとに変動したとしても、ドレイン−ソース間電流Ｉｄｓが変動しないために、有機ＥＬ素子２１の発光輝度も変動しない。

（移動度補正の原理）
次に、駆動トランジスタ２２の移動度補正の原理について説明する。図８に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。

画素Ａと画素Ｂで移動度μにばらつきがある状態で、例えば両画素Ａ，Ｂに同レベルの映像信号の信号電圧Ｖｓｉｇを書き込んだ場合に、何ら移動度μの補正を行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉｄｓ１′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉｄｓ２′との間には大きな差が生じてしまう。このように、移動度μの画素ごとのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素間で大きな差が生じると、画面のユニフォーミティが損なわれる。

ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉｄｓが大きくなる。したがって、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図８に示すように、移動度μの大きな画素Ａの帰還量ΔＶ１は、移動度の小さな画素Ｂの帰還量ΔＶ２に比べて大きい。

そこで、移動度補正処理によって駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓを映像信号の信号電圧Ｖｓｉｇ側に負帰還させることにより、移動度μが大きいほど負帰還が大きくかかることになるために、移動度μの画素ごとのばらつきを抑制することができる。

具体的には、移動度μの大きな画素Ａで帰還量ΔＶ１の補正をかけると、ドレイン−ソース間電流ＩｄｓはＩｄｓ１′からＩｄｓ１まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ２は小さいために、ドレイン−ソース間電流ＩｄｓはＩｄｓ２′からＩｄｓ２までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉｄｓ１と画素Ｂのドレイン−ソース間電流Ｉｄｓ２とはほぼ等しくなるために、移動度μのばらつきが補正される。

以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉｄｓの減少量が大きくなる。

したがって、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓを、映像信号の信号電圧Ｖｓｉｇが印加される駆動トランジスタ２２のゲート電極側に負帰還させることにより、移動度μの異なる画素のドレイン−ソース間電流Ｉｄｓの電流値が均一化される。その結果、移動度μの画素ごとのばらつきを補正することができる。すなわち、駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）を、駆動トランジスタ２２のゲート電極側に負帰還させる処理が移動度補正処理となる。

ここで、図２に示した画素（画素回路）２０において、閾値補正、移動度補正の有無による映像信号の信号電位（サンプリング電位）Ｖｓｉｇと駆動トランジスタ２２のドレイン・ソース間電流Ｉｄｓとの関係について図９を用いて説明する。

図９において、（Ａ）は閾値補正および移動度補正を共に行わない場合、（Ｂ）は移動度補正を行わず、閾値補正のみを行った場合、（Ｃ）は閾値補正および移動度補正を共に行った場合をそれぞれ示している。図９（Ａ）に示すように、閾値補正および移動度補正を共に行わない場合には、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因してドレイン・ソース間電流Ｉｄｓに画素Ａ，Ｂ間で大きな差が生じることになる。

これに対して、閾値補正のみを行った場合は、図９（Ｂ）に示すように、当該閾値補正によってドレイン−ソース間電流Ｉｄｓのばらつきをある程度低減できるものの、移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差は残る。

そして、閾値補正および移動度補正を共に行うことにより、図９（Ｃ）に示すように、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差をほぼ無くすことができるために、どの階調においても有機ＥＬ素子２１の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。

また、図２に示した画素２０は、閾値補正および移動度補正の各補正機能に加えて、先述した保持容量２４によるブートストラップ動作の機能を備えていることで、次のような作用効果を得ることができる。

すなわち、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化し、これに伴って駆動トランジスタ２２のソース電位Ｖｓが変化したとしても、保持容量２４によるブートストラップ動作により、駆動トランジスタ２２のゲート−ソース間電位Ｖｇｓを一定に維持することができるために、有機ＥＬ素子２１に流れる電流は変化せず一定となる。したがって、有機ＥＬ素子２１の発光輝度も一定に保たれるために、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化したとしても、それに伴う輝度劣化のない画像表示を実現できる。

（移動度補正の最適補正時間について）
先述した動作説明から明らかなように、移動度が高い駆動トランジスタと移動度が低い駆動トランジスタとを考えた場合、移動度補正期間において、移動度が高い駆動トランジスタは移動度が低い駆動トランジスタに対してソース電位Ｖｓが大きく上昇する。また、ソース電位Ｖｓが大きく上昇するほど駆動トランジスタのゲート−ソース間の電位差Ｖｇｓが小さくなるために、駆動トランジスタに電流が流れにくくなる。

したがって、移動度補正処理を施す補正時間（以下、単に「移動度補正の補正時間」と記述する）を調整し、駆動トランジスタ２２のゲート入力、即ち映像信号の信号電圧Ｖｓｉｇに対する補正量（＝ドレイン−ソース間電流Ｉｄｓの負帰還における帰還量ΔＶ）を変えることにより、移動度μの違う駆動トランジスタに対して同じ電流を流すことができる。このことから、移動度補正の補正時間を各映像信号の信号電圧Ｖｓｉｇにおいて最適化する、即ち移動度補正の補正時間を映像信号の信号電圧Ｖｓｉｇに応じた最適な補正時間に設定する必要がある。

移動度補正の最適補正時間ｔ（以下、単に「補正時間ｔ」と記述する場合もある）は、
ｔ＝Ｃ／（ｋμＶｓｉｇ） ……（３）
なる式で与えられる。ここで、定数ｋはｋ＝（１／２）（Ｗ／Ｌ）Ｃｏｘである。また、Ｃは移動度補正を行うときに放電されるノードの容量であり、図２の回路例では有機ＥＬ素子２１の等価容量（容量成分Ｃｅｌ）および保持容量２４の合成容量となる。

また、移動度補正の最適補正時間ｔは、書込みトランジスタ２３が導通状態から非導通状態に移行するタイミングで決まる。そして、書込みトランジスタ２３は、ゲート電位と信号線３３の電位との間の電位差、即ちゲート・ソース間電圧が閾値電圧Ｖｔｈになったところでカットオフする、即ち導通状態から非導通状態に移行する。

ところで、出願人は、移動度補正の補正時間ｔを映像信号の信号電圧Ｖｓｉｇに反比例するように、即ち信号電圧Ｖｓｉｇが高いときほど補正時間ｔが短くなり、信号電圧Ｖｓｉｇが低いときほど補正時間ｔが長くなるように設定することで、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性をより確実に打ち消すことができることを、即ち移動度μの画素ごとのばらつきをより確実に補正できることを確認している。

このことから、書込みトランジスタ２３のゲート電極に印加する書込みパルスＷＳを、ハイレベルからローレベルに遷移するときの立下がり波形（書込みトランジスタ２３がＰチャネルのときは立上がり波形）が、図１０に示すように、映像信号の信号電圧Ｖｓｉｇに対して反比例する波形になるように設定している。

書込みパルスＷＳの立下がり波形を、映像信号の信号電圧Ｖｓｉｇに対して反比例するような波形に設定することで、書込みトランジスタ２３のゲート−ソース間電圧が閾値電圧Ｖｔｈになったところで当該書込みトランジスタ２３がカットオフするために、移動度補正の最適補正時間ｔを映像信号の信号電圧Ｖｓｉｇに反比例するように設定することができる。

具体的には、図１０の波形図から明らかなように、書込みトランジスタ２３は、白レベルに対応した信号電圧Ｖｓｉｇ（白）のときは、ゲート−ソース間電圧がＶｓｉｇ（白）＋Ｖｔｈになったところでカットオフするために移動度補正の補正時間ｔ（白）が一番短く設定され、グレーレベルに対応した信号電圧Ｖｓｉｇ（グレー）のときは、ゲート−ソース間電圧がＶｓｉｇ（グレー）＋Ｖｔｈになったところでカットオフするために補正時間ｔ（グレー）が補正時間ｔ（白）よりも長く設定されることになる。

このように、移動度補正の最適補正時間ｔを映像信号の信号電圧Ｖｓｉｇに反比例するように設定することにより、最適補正時間ｔを映像信号の信号電圧Ｖｓｉｇに対応して設定できるために、黒レベルから白レベルまで信号電圧Ｖｓｉｇの全レベル範囲（全階調）に亘って駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性をより確実に打ち消すことができる、即ち移動度μの画素ごとのばらつきをより確実に補正することができる。

（書込み走査回路）
次に、映像信号の信号電圧Ｖｓｉｇに対して反比例するような立下がり波形を持つ書込みパルスＷＳを発生する書込み走査回路４０の具体的な構成について説明する。

先述したように、書込みパルスＷＳ（ＷＳ１〜ＷＳｍ）は書込み走査回路４０から出力される。この書込み走査回路４０は、図１１に示すにように、論理回路を含むシフトレジスタ４１、レベル回路４２および出力回路４３によって構成され、画素アレイ部３０の各画素２０を駆動する駆動部として表示パネル７０上に実装されている。

この書込み走査回路４０において、レベル変換回路４２は必須の構成要素ではなく、シフトレジスタの出力信号についてレベル変換を行う必要がある場合に設けられる。出力回路４３は、各画素行ごとに複数段のバッファ、例えば２段のバッファ４３１，４３２からなり、最終段のバッファ４３２とその前段側の回路部分との正側の電源ラインが分離されている。

書込み走査回路４０には、表示パネル７０の外部に設けられた制御基板８０から例えばフレキシブルケーブル９０を介して各種のタイミング信号や電源電位が供給される。具体的には、制御基板８０上には、タイミング発生（ＴＧ）部８１、電源部８２および電源供給部８３等が設けられている。

タイミング発生部８１は、シフトレジスタ４１の動作の基準となるクロックパルスＣＫと、シフトレジスタ４１のシフト動作の開始を指令するスタートパルスＳＴを生成してシフトレジスタ４１に供給する。シフトレジスタ４１は、正側の電源電位ＶＤＤと負側の電源電位ＶＳＳとを動作電源電位としている。

電源部８２は、電源電位ＶＤＤと異なる、例えば電源電位ＶＤＤよりも高い正側の電源電位ＷＳHighと、電源電位ＶＳＳと同じかそれよりも低い負側の電源電位ＷＳLow とを発生する。正側の電源電位ＷＳHighは、電源供給ライン８４によってフレキシブルケーブル９０を介してレベル変換回路４２および出力回路４３の最終段のバッファ４３２を除く各バッファに、それらの正側の電源電位として供給される。負側の電源電位ＷＳLow は、電源供給ライン８５によってフレキシブルケーブル９０を介してレベル変換回路４２および最終段のバッファ４３２を含む出力回路４３に、それらの負側の電源電位として供給される。

電源供給部８３は、映像信号の信号電圧Ｖｓｉｇに対して反比例するような立下がり波形を持つ書込みパルスＷＳを生成するために、電源部８２から与えられる正側の電源電位ＷＳHighおよび負側の電源電位ＷＳLow を基に、所望の立下がり波形（書込みパルスＷＳの立下がり波形）で立ち下がる正側の電源電位Ｖｄｄｗｓを発生する。この電源電位Ｖｄｄｗｓは、電源供給ライン８６によってフレキシブルケーブル９０を介して出力回路４３の最終段のバッファ４３２に、その正側の電源電位として供給される。

なお、本例では、電源供給部８３を制御基板８０側に設けるとしたが、これに限られるものではなく、電源供給部８３を書込み走査回路４０と同じ表示パルス７０側に設ける構成を採ることも可能である。

図１２に、書込み走査回路４０のｉ行目の画素行に対応する回路部分４０（ｉ）の構成と、電源供給部８３の具体的な回路構成の一例を示す。他の画素行に対応する回路部分についても同じ構成となっている。

図１２において、シフトレジスタの単位回路であるｉ段目のシフト段（以下、「シフト段４１」と記述する）は、画素アレイ部３０の行数に対応した段数だけ縦続接続され、負側の電源電位ＶＳＳと正側の電源電位ＶＤＤとを動作電源電位とし、ＶＳＳ−ＶＤＤ振幅のパルス波形の走査信号を垂直走査に同期して順次出力する。

レベル変換回路４２は、シフト段４１の負側の電源電位ＶＳＳと同じかそれよりも低い負側の電源電位ＷＳLow と、シフト段４１の正側の電源電位ＶＤＤよりも高い正側の電源電位ＷＳHighとを動作電源電位とし、シフト段４１から出力されるＶＳＳ−ＶＤＤ振幅の走査パルスをＷＳLow −ＷＳHigh振幅の走査パルスＳＣＰにレベル変換する。

出力回路４３は、例えば２段のバッファ４３１，４３２からなり、最終段のバッファ４３２とその前段側の回路部分との正側の電源ラインが分離されている。初段のバッファ４３１は、レベル変換回路４２と同じ負側の電源電位ＷＳLow と正側の電源電位ＷＳHighとの間に接続されたＣＭＯＳインバータによって構成されており、レベル変換回路４２から出力される走査パルスＳＣＰの極性を反転する。

最終段のバッファ４３２は、例えば、正側の電源ラインが初段のバッファ４３１の正側の電源ラインと分離されており、正側の電源電位Ｖｄｄwsとして電源供給部８３から専用の電源電位が供給される。なお、本例では、負側の電源ラインについてはバッファ４３１の負側の電源ラインと共通となっている。

この最終段のバッファ４３２は、初段のバッファ４３１と同じＣＭＯＳインバータによって構成されており、バッファ４３１から出力される反転走査パルスの極性をさらに反転してｉ行目の書込みパルスＷＳ（ｉ）として出力する。

電源供給部８３は、例えば、第１入力端子８５１と出力端子８５２との間に接続されたスイッチ素子８３３と、第２入力端子８３４に一方の電極（ソース／ドレイン電極）が接続され、出力端子８３２に他方の電極（ドレイン／ソース電極）が接続されたＭＯＳトランジスタ８３５とを有する構成となっている。

第１入力端子８３１には電源部８２から正側の電源電位ＷＳHighが入力され、第２入力端子８３４には電源部８２から負側の電源電位ＷＳLow が入力される。スイッチ素子８３３は、第１制御端子８３６を介して入力される第１制御パルスＣＰ１によってオン（閉）／オフ（開）の制御が行われる。ＭＯＳトランジスタ８３５は、第２制御端子８３７を介してゲート電極に印加される第２制御パルスＣＰ２によって導通／非導通の制御が行われる。第１，第２制御パルスＣＰ１，ＣＰ２は、タイミング発生部８１において所定の制御タイミングで生成される。

続いて、上記構成の書込み走査回路４０におけるｉ行目の画素行に対応する回路部分４０（ｉ）および電源供給部８３の回路動作について、図１３のタイミング波形図を用いて説明する。

図１３のタイミング波形図には、初段のバッファ４３１に入力される走査パルスＳＣＰと、電源供給部８３に入力される第１制御パルスＣＰ１および第２制御パルスＣＰ２と、最終段のバッファ４３２から出力される書込みパルスＷＳ（ｉ）とのタイミング関係を示している。

走査パルスＳＣＰは、時刻ｔ１１−ｔ１２の期間および時刻ｔ１４−ｔ１６の期間でアクティブ（ハイレベル）になる。時刻ｔ１１−ｔ１２の期間は、図４の時刻ｔ２−ｔ４の期間に対応し、駆動トランジスタ２２のゲート電位Ｖｇおよびゲート電位Ｖｓの初期化と閾値補正処理を行うための期間となる。また、時刻ｔ１４−ｔ１６の期間は、図４の時刻ｔ６−ｔ７の期間に対応し、映像信号の書込みおよび移動度補正処理を行うための期間となる。

第１制御パルスＣＰ１は、通常はハイレベルの状態にある。このとき、スイッチ素子８３３がオン状態にあるために、電源供給部８３は、電源電位ＷＳHighを最終段のバッファ４３２にその正側の電源電位Ｖｄｄwsとして電源供給ライン８６を介して供給する。これにより、時刻ｔ１１−ｔ１２の期間では、電源電位ＷＳHighの書込みパルスＷＳ（ｉ）が出力される。

ここで、書込みパルスＷＳ（ｉ）を立ち下げるに当たっては、その立ち下げの前に電源供給ライン８６を電気的にフローティング状態にする必要がある。そのため、走査パルスＳＣＰが非アクティブ状態（ローレベル）にある期間内の時刻ｔ１３で第１制御パルスＣＰ１を非アクティブ状態にする。第１制御パルスＣＰ１が非アクティブ状態になり、スイッチ素子８３３がオフ（開）状態になることで、電源供給ライン８６がフローティング状態になる。

このとき、スイッチ素子８３３がオフしても、電源供給ライン８６には寄生容量Ｃ＿ＶｄｄＬ等によって電源電位ＷＳHighが保持されている。その後、時刻ｔ１４で走査パルスＳＣＰがアクティブ状態になることで、書込みパルスＷＳ（ｉ）が再び電源電位ＷＳHighになる。そして、時刻ｔ１５で第２制御パルスＣＰ２がローレベルからハイレベルに遷移することで、電源供給部８３において、ＭＯＳトランジスタ８３５がオン状態になる。

すると、最終段のバッファ４３２の正側の電源電位Ｖｄｄwsは、ＭＯＳトランジスタ８３５のオン抵抗Ｒonと電源供給ライン８６の寄生容量Ｃ＿ＶｄｄＬとの時定数で決まる立下がり波形で負側の電源電位ＷＳLowに向けて下降する。これにより、書込みパルスＷＳ（ｉ）は、上記時定数で決まる立下がり波形で立ち下がる。そして、走査パルスＳＣＰが非アクティブ状態になる時刻ｔ１６で、書込みパルスＷＳ（ｉ）は負側の電源電位ＷＳLowになって消滅する。

上述した回路動作の説明では、スイッチ素子８３３がオフし、電源供給ライン８６がフローティング状態になったときに、電源供給ライン８６には電源電位ＷＳHighが保持されているとしたが、実際の回路動作では、以下に説明する理由によって電源供給ライン８６の電位は電源電位ＷＳHighよりも低下する。

時刻ｔ１４で走査パルスＳＣＰがアクティブ状態になり、これに応答して最終段のバッファ４３２のＰｃｈトランジスタが導通状態になると、電源供給ライン８６がフローティング状態にあるために、当該電源供給ライン８６がバッファ４３２のＰｃｈトランジスタを介して走査線３１−ｉと電気的に接続されることによって容量カップリングが起こる。

そして、電源供給ライン８６の寄生容量Ｃ＿ＶｄｄＬと走査線３１−ｉの寄生容量Ｃ＿ＷＳＬとの電荷分配により、図１４に示すように、電源供給ライン８６に保持されていた電位、即ち最終段のバッファ４３２の電源電位Ｖｄｄwsが下がる。

図１４のタイミング波形図において、時刻ｔ１３，ｔ１４，ｔ１５は、図１３の時刻ｔ１３，ｔ１４，ｔ１５にそれぞれ対応しており、時刻ｔ１３では第１制御パルスＣＰ１がハイレベルからローレベルに遷移し、時刻ｔ１４では走査パルスＳＣＰがローレベルからハイレベルに遷移し、時刻ｔ１５では第２制御パルスＳＰ２がローレベルからハイレベルに遷移する。

ここで、容量カップリング後の電源電位Ｖｄｄwsと走査線３１−ｉの電位ＷＳＬとは、次式（４）で与えられる値となる。
Ｖｄｄws＝ＷＳＬ
＝（ＷＳHigh×Ｃ＿ＶｄｄＬ＋ＷＳLow ×Ｃ＿ＷＳＬ）
／（Ｃ＿ＶｄｄＬ＋Ｃ＿ＷＳＬ） ……（４）

また、一例として、図１５に示す黒ウインドの表示画像を出力するような場合を考えると、白のみを表示する領域の走査線３１−ｗと、黒を表示する領域の走査線３１−ｂとの間において、走査線３１の寄生容量Ｃ＿ＷＳＬに差が生じる。その理由は、次の通りである。

黒の表示画像は信号電圧Ｖｓｉｇが小さく、白の表示画像は信号電圧Ｖｓｉｇが高い。そして、書込みパルスＷＳを負側の電源電位ＷＳLowから正側の電源電位ＷＳHighに立ち上げる場合、信号電圧Ｖｓｉｇが小さい黒の表示画像の画素では、信号電圧Ｖｓｉｇが大きい白の表示画像の画素に比べて書込みパルスＷＳの立上がり途中の早い段階で書込みトランジスタ２３が導通状態となる。したがって、黒の表示画像の画素の書込みトランジスタ２３では、信号電圧Ｖｓｉｇが小さいところから、ソース領域−ドレイン領域間にチャネルが形成される。

トランジスタでは、ソース領域−ドレイン領域間にチャネルが形成されると、チャネルとゲート電極との間に形成される寄生容量が増加する。したがって、信号電圧Ｖｓｉｇの値によって書込みトランジスタ２３のチャネルとゲート電極との間に介在する寄生容量が変化する。より具体的には、信号電圧Ｖｓｉｇが小さい黒表示画像の画素の方が、信号電圧Ｖｓｉｇが大きい白表示画像の画素よりも書込みトランジスタ２３が早く導通するために、チャネルとゲート電極との間に早く寄生容量が形成される。

その結果、白のみを表示する領域の走査線３１−ｗと、黒を表示する領域の走査線３１−ｂとの間で走査線３１の寄生容量Ｃ＿ＷＳＬに差が生じるために、容量カップリング後の電源電位Ｖｄｄwsと走査線３１−ｉの電位ＷＳＬ（書込みパルスＷＳの波高値）とに、走査線３１−ｗと走査線３１−ｂとの間で差が生じる。また、書込みトランジスタ２３のチャネル−ゲート電極間に寄生容量が形成されるタイミングが早いと、それ以降の書込みパルスＷＳの立上がり波形がなまり、その分だけ信号電圧Ｖｓｉｇの書込みが遅くなる。

すると、図４の信号書込み＆移動度補正期間での駆動トランジスタ２２のゲート電位Ｖｇの立上げ速度に、走査線３１−ｗと走査線３１−ｂとの間で差が生じる。具体的には、黒を表示する領域の走査線３１−ｂの方が、白のみを表示する領域の走査線３１−ｗよりも駆動トランジスタ２２のゲート電位Ｖｇの立上げ速度が遅くなる。その結果、同じ値の信号電圧Ｖｓｉｇを書き込んだとしても、その書き込んだ電圧に白のみを表示する領域と黒を表示する領域とで差が生じるために両領域間で白表示部分に輝度差が生じてしまう。

より具体的には、白のみを表示する領域と、黒ウインドの左右両側の白を表示する領域とにおいて、信号電圧Ｖｓｉｇとして同じ白レベルを書き込んだとしても、その書き込んだ白レベルに差が生じるために、同じ白表示でも輝度差が生じる。この輝度差は、図１５の表示画像にあっては、黒ウインドの左右両側（図１５の網掛け部分）に発生する横クロストークとして視認される。

特に、本実施形態に係る有機ＥＬ表示装置１０の場合のように、駆動トランジスタ２２と書込みトランジスタ２３との２つのトランジスタからなる画素構成の有機ＥＬ表示装置では、信号電圧Ｖｓｉｇの書込み処理と移動度補正処理とを並行して行う構成を採っていることから、駆動トランジスタ２２のゲート電位Ｖｇの立上げ速度に、走査線３１−ｗと走査線３１−ｂとの間で差が生じることによって移動度補正処理にも差が生じることになる。

具体的には、黒を表示する領域の走査線３１−ｂの方が、白のみを表示する領域の走査線３１−ｗよりも、書込みトランジスタ２３のチャネル−ゲート電極間に寄生容量が形成されるタイミングが早く、書込みパルスＷＳの立上がり波形がなまることにより、移動度補正の補正時間ｔが短くなる、即ち駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）をゲート電極側に負帰還させる時間が短くなるために、同じ白レベルを書き込んだとしても輝度が高くなる（明るくなる）。その結果、移動度補正処理に伴う表示品質（画品位）の改善効果が十分に得られないことになる。

上述した観点から、本実施形態では、図１２に示すように、電源供給部８３で生成された電源電位Ｖｄｄｗｓを、当該電源供給部８３から出力回路４３の最終段のバッファ４３２に、その正側の電源電位として供給する電源供給ライン８６に容量素子８７を付加する構成を採っている。

ここで、容量素子８７の容量値をＣ＿Ｖｄｄαとすると、電源供給ライン８６がフローティング状態にあるときに、当該電源供給ライン８６がバッファ４３２のＰｃｈトランジスタを介して走査線３１−ｉと接続され、容量素子８７（Ｃ＿Ｖｄｄα）と電源供給ライン８６の寄生容量Ｃ＿ＶｄｄＬと走査線３１−ｉの寄生容量Ｃ＿ＷＳＬとの電荷分配によって起きる容量カップリング後の電源電位Ｖｄｄwsと走査線３１−ｉの電位ＷＳＬとは、次式（５）で与えられる値となる。

Ｖｄｄws＝ＷＳＬ
＝｛ＷＳHigh×（Ｃ＿ＶｄｄＬ＋Ｃ＿Ｖｄｄα）＋ＷＳLow ×Ｃ＿ＷＳＬ｝
／（Ｃ＿ＶｄｄＬ＋Ｃ＿Ｖｄｄα＋Ｃ＿ＷＳＬ）
……（５）

上記の式（５）から明らかなように、電源供給ライン８６に容量素子８７を付加することにより、電源供給ライン８６がバッファ４３２のＰｃｈトランジスタを介して走査線３１−ｉと接続されるときの容量カップリングによって生じる電源電位Ｖｄｄwsの低下を、電源供給ライン８６に容量素子８７を付加しない場合よりも小さくすることができる。そして、容量素子８７の容量値Ｃ＿Ｖｄｄαが大きければ大きいほど、電源電位Ｖｄｄwsの低下を小さく抑えることができる。

より具体的には、容量素子８７の容量値Ｃ＿Ｖｄｄαが電源供給ライン８６の寄生容量Ｃ＿ＶｄｄＬや走査線３１−ｉの寄生容量Ｃ＿ＷＳＬに比べて十分に大きい場合、上記の式（５）から明らかなように、走査線３１−ｉの寄生容量Ｃ＿ＷＳＬを無視することができるために、容量カップリング後の電源電位Ｖｄｄws(走査線３１−ｉの電位ＷＳＬ)を本来の電源電位ＳＷHighにほぼ等しく設定できる。

その結果、図１５に示す黒ウインドの表示画像を出力するような場合を例に挙げると、白のみを表示する領域の走査線３１−ｗと、黒を表示する領域の走査線３１−ｂとの間で、先述した理由により走査線３１の寄生容量Ｃ＿ＷＳＬに差が生じても、走査線３１の電位ＷＳＬ、即ち書込みパルスＷＳの波高値に差が生じないために、白のみを表示する領域と黒を表示する領域とで白表示部分に輝度差は生じない。その結果、各表示パターンにおいて輝度ばらつきが発生せず、移動度補正処理に伴う表示品質（画品位）の改善効果を十分に得ることができるために、良好な画質の表示画像を得ることができる。

なお、上記構成の書込み走査回路４０において、電源供給部８３の回路構成は一例であり、電源供給部８３としてはこの回路構成に限定されるものではなく、映像信号の信号電圧Ｖｓｉｇに対して反比例するような立下がり波形を持つ書込みパルスＷＳを生成するために、当該立下がり波形で立ち下がる電源電位ＷＳHighを最終段のバッファ４３２にその正側の電源電位Ｖｄｄwsとして供給できるものであればその構成は問わない。

具体的には、電源供給部８３の他の回路構成として、ＭＯＳトランジスタ８３５の代わりに、抵抗素子とスイッチ素子とを直列に接続した構成のものや、オン抵抗が異なる複数のＭＯＳトランジスタを並列に接続し、複数のＭＯＳトランジスタを適宜導通させることによって所望の立下がり波形を得る構成のものや、抵抗値の異なる複数の抵抗素子と複数のスイッチ素子との複数の直列接続回路を並列に接続し、複数のスイッチ素子を適宜オンさせることによって所望の立下がり波形を得る構成のものなどが考えられる。

続いて、電源供給ライン８６に容量素子８７を付加する具体的な実施例について説明する。

（実施例１）
図１６は、電源供給ライン８６に容量素子８７を付加する実施例１に係る電源供給部８３の構成例を示す回路図であり、図中、図１２と同等部分には同一符号を付して示している。

実施例１では、図１１に示すように、例えば電源供給部８３を制御基板８０上に設ける場合において、当該電源供給部８３に電源供給ライン８６と電気的に接続された容量端子８３８を設けて、当該容量端子８３８と基準電位ノード、例えばグランドとの間に容量素子８７を接続する構成を採っている。

このように、電源供給部８３に対して容量素子８７を外付けにすることで、当該容量素子８７の容量値Ｃ＿Ｖｄｄαを自由に選択することでき、しかも、その容量値Ｃ＿Ｖｄｄαとして電源供給ライン８６の寄生容量Ｃ＿ＶｄｄＬや走査線３１−ｉの寄生容量Ｃ＿ＷＳＬに比べて十分に大きい値を選択することで、容量カップリング後の電源電位Ｖｄｄws(走査線３１−ｉの電位ＷＳＬ)の最小限に抑え、理想的には電源電位ＳＷHighに設定できる。

なお、ここでは、電源供給部８３に対して容量素子８７を外付けにするとしたが、電源供給部８３の内部に容量素子８７を設ける構成を採ることも可能である。

（実施例２）
図１７は、電源供給ライン８６に容量素子８７を付加する実施例２に係る書込み走査回路４０の要部の構成を示す平面パターン図である。

図１７において、書込み走査回路４０の形成領域には、各走査段の最終段のバッファ４３２（図１１参照）に、その正側の電源電位として電源供給部８３で生成された電源電位Ｖｄｄwsを供給すべく、電源供給ライン８６がアルミニウム（Ａｌ）等からなる金属配線８７によって走査線３１−１〜３１−ｍの配列方向（書込み走査回路４０の走査方向）に沿って形成されている。

この電源供給ライン８６の金属配線８７に対して、絶縁層（図示せず）モリブデン（Ｍｏ）等からなる金属配線８８を対向して形成することで、金属配線８７と金属配線８８との間に容量成分を形成することができ、当該容量成分が電源供給ライン８６に付加する容量素子８７となる。このとき、容量素子８７の容量値Ｃ＿Ｖｄｄαは、金属配線８７と金属配線８８との対向面積Ｓと両配線８７，８８間の間隔ｄによって決まる。したがって、電源供給ライン８６の金属配線８７を太くすることによって対向面積Ｓを広くしたり、両配線８７，８８間の間隔ｄを狭くしたりすることで容量素子８７の容量値Ｃ＿Ｖｄｄαを自由に設定することができる。

このように、電源供給ライン８６の金属配線８７とこれに対向する金属配線８８との間に形成される容量成分を源供給ライン８６に付加する容量素子８７として用いるようにすることで、当該容量素子８７を表示パネル７０にあらかじめ作り込むことができるため、制御基板８０上において電源供給部８３に対して容量素子８７を外付けしたりする作業が不要になる。

また、電源供給ライン８６の金属配線８７を、電気的に接続された２枚の金属配線８８Ａ，８８Ｂで挟み込む構造を採ることも可能である。この構造を採ることにより、電源供給ライン８６の金属配線８７と金属配線８８Ａ，８８Ｂとの対向面積Ｓを金属配線８８が１枚の場合の２倍にすることができるために、容量素子８７の容量値Ｃ＿Ｖｄｄαをより大きく設定することができる。

［変形例］
上記実施形態では、画素２０の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子を用いた表示装置全般に対して適用可能である。

［適用例］
以上説明した本発明による表示装置は、一例として、図１８〜図２２に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。

このように、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることにより、先述した実施形態の説明から明らかなように、本発明による表示装置は、各表示パターンにおいて輝度ばらつきが発生せず、移動度補正処理に伴う表示品質の改善効果を十分に得ることができるために、各種の電子機器において、良好な画質の画像表示を行うことができる。

なお、本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部３０に透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。

以下に、本発明が適用される電子機器の具体例について説明する。

図１８は、本発明が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明による表示装置を用いることにより作成される。

図１９は、本発明が適用されるデジタルカメラを示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明による表示装置を用いることにより作製される。

図２０は、本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明による表示装置を用いることにより作製される。

図２１は、本発明が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明による表示装置を用いることにより作製される。

図２２は、本発明が適用される携帯端末装置、例えば携帯電話機を示す斜視図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として本発明による表示装置を用いることにより作製される。

本発明の一実施形態に係る有機ＥＬ表示装置の構成の概略を示すシステム構成図である。 画素（画素回路）の具体的な構成例を示す回路図である。 画素の断面構造の一例を示す断面図である。 本発明の一実施形態に係る有機ＥＬ表示装置の基本的な回路動作の説明に供するタイミング波形図である。 本発明の一実施形態に係る有機ＥＬ表示装置の回路動作の説明図（その１）である。 本発明の一実施形態に係る有機ＥＬ表示装置の回路動作の説明図（その２）である。 駆動トランジスタの閾値電圧Ｖｔｈのばらつきに起因する課題の説明に供する特性図である。 駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。 閾値補正、移動度補正の有無による映像信号の信号電圧Ｖｓｉｇと駆動トランジスタのドレイン・ソース間電流Ｉｄｓとの関係の説明に供する特性図である。 書込みパルスＷＳの立下がり波形と移動度補正の最適な補正時間ｔとの関係を示す波形図である。 書込み走査回路の構成の一例を示すブロック図である。 書込み走査回路におけるｉ行目の画素行に対応する回路部分の構成と、電源供給部の具体的な回路構成の一例を示す回路図である。 書込み走査回路のｉ行目の画素行に対応する回路部分および電源供給部の回路動作の説明に供するタイミング波形図である。 フローティングした電源供給ラインと走査線との容量カップリングに起因して電源電位Ｖｄｄwsと走査線３１−ｉの電位ＷＳＬとが低下する様子を示すタイミング波形図である。 各ラインの信号書込み電圧が変動することによって発生する横クロストークの様子を示す図である。 電源供給ラインに容量素子を付加する実施例１に係る電源供給部の構成例を示す回路図である。 電源供給ラインに容量素子を付加する実施例２に係る書込み走査回路の要部の構成を示す平面パターン図である。 本発明が適用されるテレビジョンセットの外観を示す斜視図である。 本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。 本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。 本発明が適用されるビデオカメラの外観を示す斜視図である。 本発明が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。

符号の説明

１０…有機ＥＬ表示装置、２０…画素（画素回路）、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３…書込みトランジスタ、２４…保持容量、３０…画素アレイ部、３１（３１−１〜３１−ｍ）…走査線、３２（３２−１〜３２−ｍ）…電源供給線、３３（３３−１〜３３−ｎ）…信号線、３４…共通電源供給線、４０…書込み走査回路、４１…シフトレジスタ、４２…レベル変換回路、４３…出力回路、５０…電源供給走査回路、６０…信号出力回路、７０…表示パネル、８０…制御基板、８１…タイミング発生部、８２…電源部、８３…電源供給部、９０…フレキシブルケーブル

Claims (6)

1. 電気光学素子と、
   走査線にゲート電極が接続され、映像信号が供給される信号線に一方の電極が接続された書込みトランジスタと、
   前記書込みトランジスタの他方の電極にゲート電極が接続され、電源供給線に一方の電極が接続され、前記電気光学素子のアノード電極に他方の電極が接続された駆動トランジスタと、
   前記駆動トランジスタのゲート電極に一方の電極が接続され、前記駆動トランジスタの他方の電極に他方の電極が接続された保持容量と
   を有する画素が行列状に配置された画素アレイ部と、
   前記電源供給線に第１電源電位と当該第１電源電位よりも低い第２電源電位とを選択的に供給する電源供給走査回路と、
   前段側の回路部分と電源ラインが分離された最終段バッファを有し、当該最終段バッファから出力する書込みパルスを前記書込みトランジスタに与えることによって当該書込みトランジスタによる前記映像信号の書込みを行う書込み走査回路とを備え、
   前記駆動トランジスタに流れる電流に応じた補正量で当該駆動トランジスタのゲート入力側に負帰還をかける移動度補正処理を、前記書込みトランジスタによる前記映像信号の書込み処理と並行して実行する表示装置であって、
   前記書込み走査回路は、
   前記書込みパルスをアクティブ状態から非アクティブ状態に遷移させるときに、所定の時定数で決まる波形で変化する電源電位を前記最終段バッファに供給する電源供給部と、
   前記電源供給部から前記最終段バッファに前記電源電位を供給する電源供給ラインに付加された容量素子とを有する
   ことを特徴とする表示装置。
2. 前記容量素子の容量値は、前記走査線の寄生容量および前記電源供給ラインの寄生容量の各容量値よりも大きい
   ことを特徴とする請求項１記載の表示装置。
3. 前記電源供給部は前記電源供給ラインに電気的に接続された端子を有し、
   前記容量素子は、前記端子と基準電位ノードとの間に接続されている
   ことを特徴とする請求項１記載の表示装置。
4. 前記容量素子は、前記電源供給ラインとなる第１の金属配線と、当該第１の金属配線と対向して形成された第２の金属配線との間に形成される容量成分である
   ことを特徴とする請求項１記載の表示装置。
5. 電気光学素子と、
   走査線にゲート電極が接続され、映像信号が供給される信号線に一方の電極が接続された書込みトランジスタと、
   前記書込みトランジスタの他方の電極にゲート電極が接続され、電源供給線に一方の電極が接続され、前記電気光学素子のアノード電極に他方の電極が接続された駆動トランジスタと、
   前記駆動トランジスタのゲート電極に一方の電極が接続され、前記駆動トランジスタの他方の電極に他方の電極が接続された保持容量と
   を有する画素が行列状に配置された画素アレイ部と、
   前記電源供給線に第１電源電位と当該第１電源電位よりも低い第２電源電位とを選択的に供給する電源供給走査回路と、
   前段側の回路部分と電源ラインが分離された最終段バッファを有し、当該最終段バッファから出力する書込みパルスを前記書込みトランジスタに与えることによって当該書込みトランジスタによる前記映像信号の書込みを行うとともに、前記書込みパルスをアクティブ状態から非アクティブ状態に遷移させるときに、所定の時定数で決まる波形で変化する電源電位を前記最終段バッファに供給する電源供給部を有する書込み走査回路とを備え、 前記書込み走査回路は、
   前記書込みパルスをアクティブ状態から非アクティブ状態に遷移させるときに、所定の時定数で決まる波形で変化する電源電位を前記最終段バッファに供給する電源供給部と、
   前記電源供給部から前記最終段バッファに前記電源電位を供給する電源供給ラインに付加された容量素子とを有し、
   前記駆動トランジスタに流れる電流に応じた補正量で当該駆動トランジスタのゲート入力側に負帰還をかける移動度補正処理を、前記書込みトランジスタによる前記映像信号の書込み処理と並行して実行する表示装置の駆動方法であって、
   前記映像信号の書込み処理を開始する前に前記電源供給ラインを電気的にフローティング状態にし、
   次いで、前記書込みパルスを非アクティブ状態からアクティブ状態へ遷移させて前記映像信号の書込み処理を開始し、
   しかる後、前記書込みパルスをアクティブ状態から非アクティブ状態へ遷移させるときの波形で決まる補正時間で前記移動度補正処理を実行する
   ことを特徴とする表示装置の駆動方法。
6. 電気光学素子と、
   走査線にゲート電極が接続され、映像信号が供給される信号線に一方の電極が接続された書込みトランジスタと、
   前記書込みトランジスタの他方の電極にゲート電極が接続され、電源供給線に一方の電極が接続され、前記電気光学素子のアノード電極に他方の電極が接続された駆動トランジスタと、
   前記駆動トランジスタのゲート電極に一方の電極が接続され、前記駆動トランジスタの他方の電極に他方の電極が接続された保持容量と
   を有する画素が行列状に配置された画素アレイ部と、
   前記電源供給線に第１電源電位と当該第１電源電位よりも低い第２電源電位とを選択的に供給する電源供給走査回路と、
   前段側の回路部分と電源ラインが分離された最終段バッファを有し、当該最終段バッファから出力する書込みパルスを前記書込みトランジスタに与えることによって当該書込みトランジスタによる前記映像信号の書込みを行うとともに、前記書込みパルスをアクティブ状態から非アクティブ状態に遷移させるときに、所定の時定数で決まる波形で変化する電源電位を前記最終段バッファに供給する電源供給部を有する書込み走査回路とを備え、
   前記駆動トランジスタに流れる電流に応じた補正量で当該駆動トランジスタのゲート入力側に負帰還をかける移動度補正処理を、前記書込みトランジスタによる前記映像信号の書込み処理と並行して実行する表示装置を有する電子機器であって、
   前記書込み走査回路は、
   前記書込みパルスをアクティブ状態から非アクティブ状態に遷移させるときに、所定の時定数で決まる波形で変化する電源電位を前記最終段バッファに供給する電源供給部と、
   前記電源供給部から前記最終段バッファに前記電源電位を供給する電源供給ラインに付加された容量素子とを有する
   ことを特徴とする電子機器。

Images