[go: up one dir, main page]

JP6230124B2 - 撮像素子内蔵基板及びその製造方法、並びに撮像装置 - Google Patents

撮像素子内蔵基板及びその製造方法、並びに撮像装置 Download PDF

Info

Publication number
JP6230124B2
JP6230124B2 JP2014246564A JP2014246564A JP6230124B2 JP 6230124 B2 JP6230124 B2 JP 6230124B2 JP 2014246564 A JP2014246564 A JP 2014246564A JP 2014246564 A JP2014246564 A JP 2014246564A JP 6230124 B2 JP6230124 B2 JP 6230124B2
Authority
JP
Japan
Prior art keywords
image sensor
substrate
wiring layer
curved surface
built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014246564A
Other languages
English (en)
Other versions
JP2016111170A (ja
Inventor
杉山　裕一
裕一 杉山
宮崎　政志
政志 宮崎
芳樹 濱田
芳樹 濱田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2014246564A priority Critical patent/JP6230124B2/ja
Priority to TW104133750A priority patent/TWI578510B/zh
Priority to CN201510794732.7A priority patent/CN105681631B/zh
Priority to US14/960,094 priority patent/US9484372B2/en
Publication of JP2016111170A publication Critical patent/JP2016111170A/ja
Application granted granted Critical
Publication of JP6230124B2 publication Critical patent/JP6230124B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/55—Optical parts specially adapted for electronic image sensors; Mounting thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8027—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/50—Encapsulations or containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Description

本発明は、撮像素子内蔵基板及びその製造方法、並びに撮像装置に関する。
近年、スマートホンなどの携帯端末機の薄型化に伴い、携帯端末装置に搭載される撮像装置にも薄型化が要求されている。特許文献１〜３には、撮像装置の薄型化が可能な技術が開示されている。これらの技術では、撮像装置に搭載される撮像素子やレンズユニットの薄型化が図られている。
より具体的に、これらの技術では、薄型の撮像素子を用いるとともに、レンズユニットの収差に応じて撮像素子を湾曲させる。撮像素子を湾曲させることにより、例えば、レンズユニットに収差補正用のレンズを設ける必要がなくなるため、レンズユニットの薄型化が実現される。
特許０４６０４３０７号公報 特開２００４−０６３７７６号公報 特開２００１−２８４５６４号公報
上記特許文献に係る撮像素子は薄型であるものの、撮像素子を湾曲させることにより、撮像装置の厚さ方向における撮像素子の寸法が大きくなってしまう。つまり、撮像素子を湾曲させる技術では、レンズユニットの薄型化が可能であるものの、撮像素子自体が撮像装置の厚さを増大させてしまう。
以上のような事情に鑑み、本発明の目的は、湾曲した撮像素子を内蔵する撮像素子内蔵基板及びその製造方法、並びに撮像装置を提供することにある。
上記目的を達成するため、本発明の一形態に係る撮像素子内蔵基板は、コア層と、第１配線層と、キャビティ部と、第２配線層と、樹脂部と、撮像素子と、を具備する。
上記コア層は、金属で形成されたコア材を有する。
上記第１配線層は、上記コア層に積層されている。
上記キャビティ部は、上記コア材と上記第１配線層とを貫通している。
上記第２配線層は、上記キャビティ部に対向する位置に設けられたグランド部を有し、上記コア層に対して上記第１配線層とは反対側に積層されている。
上記樹脂部は、上記キャビティ部内に配置され、上記第２配線層に支持された底面と、上記コア材によって支持された側面と、上記底面とは反対側に設けられた湾曲面と、を有する。
上記撮像素子は、上記キャビティ部内で上記湾曲面に沿って接着されている。
この構成の撮像素子内蔵基板では、撮像素子がキャビティ部内に収容されるため、撮像素子の湾曲形状によって厚さが変化しない。このため、この撮像素子内蔵基板では、その厚さの増大を伴うことなく、撮像素子の湾曲形状によって撮像装置に搭載されるレンズユニットの薄型化が可能である。また、この撮像素子内蔵基板では、金属で形成されたコア材により高い剛性が得られるとともに、撮像素子を保持する樹脂部の側面がコア材によって保持されているため、厚さ方向に力が加わった場合にも変形が生じにくい。更に、この撮像素子内蔵基板では、撮像素子に対向する位置に設けられたグランド部により、第２配線層の外側からのノイズが遮断されるため、撮像素子によって良好な画像を形成することが可能となる。
上記湾曲面が上記第２配線層に向けて凹んでいてもよい。
この構成により、特定の収差を有するレンズユニットに対応した撮像素子内蔵基板を提供することができる。
上記撮像素子が上記湾曲面より外側に延出していてもよい。
この構成により、撮像素子を樹脂部の湾曲面に接着する際に、余分な接着剤が撮像素子の表面に付着することを防止することができる。
上記湾曲面が上記撮像素子より外側に延出していてもよい。
この構成により、撮像素子の下面の全領域が樹脂部の湾曲面に保持されるため、撮像素子の正確な位置及び形状がより良好に担保される。また、この構成の撮像素子では、外周部が樹脂部の湾曲面に保持されているため、ワイヤボンディングの際に当該外周部に加わる衝撃によって変形が生じにくい。
上記キャビティ部が上記第２配線部によって閉塞されていてもよい。
この構成により、第２配線層側からキャビティ部内に異物が混入することを防止できるとともに、第２配線層において配線などを設けることができる領域を広く確保することができる。
上記グランド部が上記コア材に電気的に接続されていてもよい。
この構成では、コア材がグランド部の一部として機能するため、撮像素子が外部からのノイズの影響を更に受けにくくなる。
本発明の一形態に係る撮像素子内蔵基板の製造方法では、樹脂に湾曲面を形成するための型部材が、金属で形成されたコア材を貫通するキャビティ部内に配置される。
上記キャビティ部内に上記樹脂が充填される。
上記型部材が配置され上記樹脂が充填された後に、上記樹脂が硬化させられる。
上記樹脂が硬化させられた後に、上記型部材が除去されることにより、上記樹脂の上記湾曲面が露出する。
上記湾曲面が露出した後に、上記湾曲面に沿って撮像素子が接着される。
この構成では、型部材を用いることにより湾曲面を有する樹脂部を容易に形成することができる。
本発明の一形態に係る撮像装置は、レンズユニットと、コア層と、第１配線層と、キャビティ部と、第２配線層と、樹脂部と、撮像素子と、を具備する。
上記レンズユニットは、外光が透過可能に構成されている。
上記コア層は、上記レンズユニットに対向配置され、金属で形成されたコア材を有する。
上記第１配線層は、上記コア層の上記レンズユニット側に積層されている。
上記キャビティ部は、上記コア材と上記第１配線層とを貫通している。
上記第２配線層は、上記キャビティ部に対向する位置に設けられたグランド部を有し、上記コア層に対して上記第１配線層とは反対側に積層されている。
上記樹脂部は、上記キャビティ部内に配置され、上記第２配線層に支持された底面と、上記コア材によって支持された側面と、上記底面とは反対側に設けられ、上記レンズユニットの収差に応じた形状を有する湾曲面と、を有する。
上記撮像素子は、上記キャビティ部内で上記湾曲面に沿って接着され、上記レンズユニットを透過した外光の入射を受ける。
湾曲した撮像素子を内蔵する撮像素子内蔵基板及びその製造方法、並びに撮像装置を提供することができる。
本発明の一実施形態に係る撮像装置の斜視図である。 上記撮像装置の図１のＡ−Ａ'線に沿った断面図である。 上記撮像装置の撮像素子内蔵基板の平面図である。 上記撮像素子内蔵基板の図３のＢ−Ｂ'線に沿った断面図である。 図４の一点鎖線で囲んだ領域の拡大図である。 上記実施形態に関連する撮像素子内蔵基板の断面図である。 上記実施形態の変形例に係る撮像素子内蔵基板の断面図である。 上記実施形態の変形例に係る撮像素子内蔵基板の断面図である。 上記実施形態の変形例に係る撮像素子内蔵基板の断面図である。 上記実施形態の変形例に係る撮像素子内蔵基板の断面図である。 上記実施形態の変形例に係る撮像素子内蔵基板の断面図である。 上記実施形態の変形例に係る撮像素子内蔵基板の断面図である。 上記実施形態の変形例に係る撮像素子内蔵基板の断面図である。 上記実施形態の変形例に係る撮像素子内蔵基板の断面図である。 上記撮像素子内蔵基板の製造方法１を示すフローチャートである。 上記撮像素子内蔵基板の製造方法１に係る製造過程を示す断面図である。 上記撮像素子内蔵基板の製造方法１に係る製造過程を示す断面図である。 上記撮像素子内蔵基板の製造方法２を示すフローチャートである。 上記撮像素子内蔵基板の製造方法２に係る製造過程を示す断面図である。 上記撮像素子内蔵基板の製造方法２に係る製造過程を示す断面図である。 上記製造方法２で製造された撮像素子内蔵基板の変形例を示す断面図である。
以下、図面を参照しながら、本発明の実施形態を説明する。
［撮像装置１］
図１は、本発明の一実施形態に係る撮像装置１の斜視図である。図２は、撮像装置１の図１に示すＡ−Ａ'線に沿った断面図である。撮像装置１は、多種多様な用途に利用可能であるが、スマートホンなどの携帯端末機といった薄型化が要求される電子機器としての用途に特に適している。
撮像装置１は、鏡筒部１００と、撮像素子内蔵基板１０と、を具備する。撮像素子内蔵基板１０は、鏡筒部１００の底部に設けられており、鏡筒部１００内に向けて配置された撮像素子１１を有する。
撮像素子内蔵基板１０では、薄型で可撓性を有する平板状の撮像素子１１が用いられる。撮像素子１１の厚さは、１００μｍ以下であることが好ましく、５０μｍ以下であることが更に好ましい。撮像素子１１は湾曲させられ、撮像素子１１の検出面である上面が凹状となっている。撮像素子１１は、例えば、ＣＭＯＳイメージセンサやＣＣＤイメージセンサとして構成される。
鏡筒部１００は、５枚のレンズ１０１ａ〜１０１ｅからなるレンズユニット１０１と、レンズユニット１０１を保持するレンズホルダ１０２と、を有する。レンズユニット１０１は、撮像素子１１の上方に対向して配置され、レンズ１０１ａ〜１０１ｅの光軸が撮像素子１１の中央部を通るように構成されている。
また、鏡筒部１００は、レンズユニット１０１と撮像素子１１との間に配置された赤外線カットフィルタ１０３と、オートフォーカス用のアクチュエータ１０４と、筐体として設けられた外装部１０５と、を有する。
レンズホルダ１０２には、最上部のレンズ１０１ａの位置に、外光を受け入れるための受光窓１０２ａが設けられている。受光窓１０２ａに入射した外光は、レンズ１０１ａ〜１０１ｅ及び赤外線カットフィルタ１０３を順次透過して、撮像素子１１の凹状の検出面に入射する。撮像装置１は、撮像素子１１で外光を検出することによって画像を形成可能である。
レンズユニット１０１の構成、及び撮像素子１１の湾曲形状は、撮像素子１１によって良好な画像を形成可能となるように決定される。つまり、撮像素子の湾曲形状は、レンズユニット１０１の構成に対応して適宜決定される。なお、レンズユニット１０１は特定の構成に限定されず、レンズの形状や枚数は適宜決定可能である。
例えば、撮像素子１１は、レンズユニット１０１の収差を相殺するような湾曲形状とすることができる。これにより、レンズユニット１０１は、収差補正用のレンズ等を減らすことができるため薄型化する。また、このようなレンズユニット１０１では、その収差を考慮する必要がなくなるため、容易に設計することが可能になるとともに、より簡単な構成を実現可能である。
本実施形態に係る撮像素子内蔵基板１０は、湾曲した撮像素子１１の全体が内部に収容された構成を有する。このため、撮像素子内蔵基板１０では、撮像素子１１の湾曲形状によって厚さが増大することなく、薄型の形状が保たれる。以下、撮像素子内蔵基板１０の詳細な構成について説明する。
［撮像素子内蔵基板１０の構成］
（全体構成）
図３は、本実施形態に係る撮像素子内蔵基板１０の平面図である。図４は、撮像素子内蔵基板１０の図３に示すＢ−Ｂ'線に沿った断面図である。撮像素子内蔵基板１０は、コア層１２と、第１配線層１３と、第２配線層１４と、を具備する。第１配線層１３及び第２配線層１４には、導体部（各図において斜線領域）と絶縁体部（各図においてドット領域）が含まれる。
コア層１２は銅などの金属により形成されたコア材１９を有する。コア材１９は、コア層１２の基材として構成され、連続した１枚の平板である。撮像素子内蔵基板１０では、金属製のコア材１９の作用により高い剛性が得られる。第１配線層１３はコア層１２の上面に積層され、第２配線層１４はコア層１２の下面に積層されている。
撮像素子内蔵基板１０の中央領域には、コア層１２及び第１配線層１３を貫通するキャビティ部２０が設けられている。つまり、キャビティ部２０は第２配線層１４の上面を底面とする凹形状を有する。キャビティ部２０は、撮像素子１１を収容するための空間を形成している。
キャビティ部２０は、特定の形状に限定されず、撮像素子１１を収容可能であれば任意の形状とすることが可能である。しかし、撮像素子内蔵基板１０の小型化のためには、キャビティ部２０を撮像素子１１の輪郭に沿って形成し、キャビティ部２０と撮像素子１１との間の隙間を狭くすることが好ましい。図３及び図４に示す例では、キャビティ部２０は、撮像素子１１の矩形の輪郭に沿って、略矩形に形成されている。
キャビティ部２０内の撮像素子１１は、金などで形成されたワイヤ１７を用いたワイヤボンディングによって第１配線層１３の上面にある上面電極２３に接続されている。また、第１配線層１３と第２配線層１４とは貫通電極２２によって接続されている。貫通電極２２は、コア層１２に形成されたスルーホール部１８内を挿通し、絶縁樹脂部２４によってコア材１９と絶縁されている。
第２配線層１４は、キャビティ部２０を下側から隙間なく密閉している。詳細については後述するが、本実施形態では、第２配線層１４に開口部などを設けることなく、キャビティ部２０内に湾曲した撮像素子１１を設けることができる。これにより、第２配線層１４の下方からキャビティ部２０内に異物が混入することを防止できるとともに、第２配線層１４において配線などを設けることができる領域を広く確保することができる。
第２配線層１４は、キャビティ部２０との間に絶縁層を介して形成されたグランド部１５を有する。グランド部１５は、キャビティ部２０の底面に沿って金属で形成されており、第２配線層１４の下方からのノイズをキャビティ部２０から遮断することが可能である。グランド部１５は、特定の構成に限定されず、例えば、配線状、平板状、メッシュ状に構成することができる。
また、コア材１９は、グランド部１５に電気的に接続され、撮像素子内蔵基板１０におけるグランド部の一部として構成される。これにより、外部からのノイズが、キャビティ部２０から更に良好に遮断されるようになる。このように、撮像素子内蔵基板１０では、外部からのノイズの影響がキャビティ部２０内の撮像素子１１に及びにくいため、撮像素子１１によって良好に画像を形成可能である。
なお、コア材１９がグランド部１５に接続される構成は必須ではない。例えば、コア材１９は、撮像素子内蔵基板１０の配線の一部として構成されていてもよく、撮像素子内蔵基板１０における電気的な機能を有していなくてもよい。
（キャビティ部２０の内部構成）
撮像素子内蔵基板１０は、キャビティ部２０内で撮像素子１１を保持する樹脂部１６を具備する。樹脂部１６は、第２配線層１４の上面に支持された底面１６ａと、コア材１９によって支持された側面１６ｂと、第２配線層１４とは反対側に設けられた湾曲面１６ｃと、を有する。
樹脂部１６の底面１６ａは、第２配線層１４の上面のキャビティ部２０内にある全領域に密着している。また、樹脂部１６の側面１６ｂは、その全周にわたってコア材１９に密着している。このような構成により、樹脂部１６では、底面１６ａが第２配線層１４の上面によって拘束され、かつ、側面１６ｂがコア材１９によって拘束されるため、その形状が損なわれにくい。
また、樹脂部１６の側面１６ｂがコア材１９に保持されていることにより、撮像素子内蔵基板１０の剛性が向上する。つまり、コア層１２及び第１配線層１３のないキャビティ部２０では、撮像素子内蔵基板１０の厚さ方向に加わる力によって第２配線層１４が変形しやすいが、コア層１２においてコア材１９と一体となった樹脂部１６が第２配線層１４の変形を抑制するように作用する。
このように、撮像素子内蔵基板１０では、厚さ方向に加わる力によって変形が生じにくいため、損傷の発生を防止できるとともに、撮像素子１１の正確な位置及び形状が担保される。
樹脂部１６の湾曲面１６ｃには、撮像素子１１が接着剤２１によって接着されている。撮像素子１１と樹脂部１６との間の接着剤２１の厚さは均一とされる。これにより、撮像素子１１は、湾曲面１６ｃに沿って凹状に湾曲する。つまり、樹脂部１６の湾曲面１６ｃは、撮像素子１１を保持するとともに、撮像素子１１の形状を規定している。
上述のように、撮像素子１１の湾曲形状はレンズユニット１０１の構成に対応して所定形状に決定されるため、樹脂部１６の湾曲面１６ｃは撮像素子１１を当該所定形状に規定するように構成される。典型的には、樹脂部１６の湾曲面１６ｃは、撮像素子１１の湾曲形状と同様に形成される。
樹脂部１６の湾曲面１６ｃに接着された撮像素子１１は、キャビティ部２０内のコア層１２に収まっている。このように、撮像素子内蔵基板１０では、撮像素子１１を収容可能なキャビティ部２０を設けることにより、撮像素子１１を湾曲させても厚さが増大しない。
一般的な基板では、撮像素子１１を収容可能なキャビティ部を設けると、剛性が弱くなり、変形や損傷が発生しやすくなる。その点、本実施形態に係る撮像素子内蔵基板１０では、キャビティ部２０を設けても、コア層１２のコア材１９によって充分な剛性が得られるため、変形や損傷が発生しにくい。
図５は、図４の一点鎖線で囲んだ領域の拡大図である。樹脂部１６の湾曲面１６ｃは、撮像素子１１の下面よりもやや小さく形成されており、撮像素子１１はその周縁部が樹脂部１６の湾曲面１６ｃより外側に延出している。つまり、撮像素子１１の下面には湾曲面１６ｃから延出している外縁部１１ａを有する。
これにより、撮像素子１１を樹脂部１６の湾曲面１６ｃに接着する際に、余分な接着剤２１が外縁部１１ａの外側に排出される。したがって、撮像素子内蔵基板１０では、余分な接着剤２１が撮像素子１１の検出面に付着し、撮像素子１１による外光の検出が阻害されることを防止することができる。
（比較例）
図６は上記実施形態に関連する撮像素子内蔵基板１１０の断面図である。撮像素子内蔵基板１１０について、上記実施形態に係る撮像素子内蔵基板１０と同様の構成については同一の符号を付し、適宜その説明を省略する。
撮像素子内蔵基板１１０は、一般的な平板状の撮像素子１１１を有する。撮像素子１１１は、接着剤１２１によってキャビティ部２０の底面に接着されている。キャビティ部２０内には、撮像素子１１１とコア材１９とを隔てる樹脂部１１６が設けられている。樹脂部１１６は撮像素子１１１から離間しており、撮像素子１１１と樹脂部１１６との間には隙間１２２が形成されている。
撮像素子内蔵基板１１０では、上記実施形態に係る撮像素子内蔵基板１０とは異なり、撮像素子１１１が湾曲形状ではない。このため、撮像素子内蔵基板１１０では、上記実施形態におけるレンズユニットの薄型化の効果が得られない。
また、撮像素子内蔵基板１１０では、上記実施形態に係る撮像素子内蔵基板１０とは異なり、撮像素子１１１と樹脂部１１６との間に隙間１２２が形成されている。このため、撮像素子内蔵基板１１０では、隙間１２２に対応する部分において第２配線層１４が変形しやすい。つまり、撮像素子内蔵基板１１０の剛性は、上記実施形態に係る撮像素子内蔵基板１０よりも弱くなる。
［変形例］
図７Ａ〜図７Ｈは、上記実施形態の変形例に係る撮像素子内蔵基板１０の断面図である。以下、適宜図面を参照しながら、撮像素子内蔵基板１０の変形例について説明する。
（コア層１２の厚さ）
撮像素子内蔵基板１０では、撮像素子１１がキャビティ部２０内に収まっていれば、コア層１２の厚さに関わらず、上記実施形態と同様の効果が得られる。
例えば、図７Ａに示すように、コア層１２は、撮像素子１１の寸法に対し厚く形成されていてもよい。また、図７Ｂに示すように、コア層１２が薄く形成され、撮像素子１１の外周部が第１配線層１３内に侵入していてもよい。
（湾曲面１６ｃの大きさ）
撮像素子内蔵基板１０は、樹脂部１６の湾曲面１６ｃが、撮像素子１１を保持するとともに、撮像素子１１の形状を規定することが可能なように構成されていればよい。
例えば、図７Ｃに示すように、樹脂部１６の湾曲面１６ｃは、撮像素子１１の下面と同等の大きさに形成されていてもよい。また、図７Ｄに示すように、樹脂部１６の湾曲面１６ｃは、撮像素子１１の下面よりも大きく形成されていてもよく、例えば、コア層１２の上面まで延びていてもよい。
これらの構成では、図５を参照して説明した、余分な接着剤２１が撮像素子１１の検出面に付着することを防止する効果が、上記実施形態に比べて得られにくい。しかし、接着剤２１の量の最適化により余分な接着剤２１を減らすことなどにより、余分な接着剤２１による悪影響を抑制することが可能である。
この一方で、これらの構成では、撮像素子１１の下面の全領域が樹脂部１６の湾曲面１６ｃに拘束されているため、撮像素子１１の正確な位置及び形状を担保する効果が、上記実施形態よりも更に良好に得られる。また、撮像素子１１の外周部が樹脂部１６の湾曲面１６ｃに保持されているため、ワイヤボンディングの際に撮像素子１１外周部に衝撃が加わっても、撮像素子１１の変形が生じにくくなる。
（撮像素子１１の位置）
撮像素子内蔵基板１０では、撮像素子１１がキャビティ部２０内に収まっていれば、撮像素子１１の位置に関わらず、上記実施形態と同様の効果が得られる。
例えば、図７Ｅに示すように、撮像素子１１がキャビティ部２０の深い位置に配置され、撮像素子１１の下面の中央部が第２配線層１４の上面（キャビティ部２０の底面）に接していてもよい。また、図７Ｆに示すように、撮像素子１１の中央部が第２配線層１４内に侵入していてもよい。
これらの構成では、撮像素子１１の中央部が樹脂部１６の湾曲面１６ｃに保持されていないため、撮像素子１１の湾曲形状を保つための力が、上記実施形態よりも弱くなる。しかし、可撓性の高い撮像素子１１を用いることにより、これらの構成でも撮像素子１１の湾曲形状が充分に保たれる。
この一方で、これらの構成では、キャビティ部２０内における撮像素子１１の位置を低く収めることができるため、コア層１２をより薄くすることが可能となる。これにより、撮像素子内蔵基板１０の更なる薄型化を図ることができる。
（樹脂部１６の湾曲面１６ｃ以外の構成）
撮像素子内蔵基板１０の樹脂部１６では、湾曲面１６ｃが、撮像素子１１を保持するとともに、撮像素子１１の形状を規定することが可能であればよく、湾曲面１６ｃ以外の構成については上記実施形態から適宜変更可能である。
例えば、図７Ｇに示すように、樹脂部１６には、湾曲面１６ｃよりも外側に段差部２５が設けられていてもよい。但し、段差部２５は、撮像素子１１と樹脂部１６の湾曲面１６ｃとの密着を阻害しないように、撮像素子１１に接触しないような構成であることが必要である。
（樹脂部１６の湾曲面１６ｃ及び撮像素子１１の湾曲形状）
上記のとおり、撮像素子内蔵基板１０では、レンズユニット１０１の構成に対応して樹脂部１６の湾曲面１６ｃ及び撮像素子１１の湾曲形状が決定する。したがって、樹脂部１６の湾曲面１６ｃ及び撮像素子１１の湾曲形状は、レンズユニット１０１の構成の相違により、様々に変化する。
例えば、図７Ｈに示すように、撮像素子内蔵基板１０における樹脂部１６の湾曲面１６ｃ及び撮像素子１１の湾曲形状は、レンズユニット１０１の構成によっては凸形状となることもある。
［撮像素子内蔵基板１０の製造方法］
（製造方法１）
図８は、撮像素子内蔵基板１０の製造方法１を示すフローチャートである。図９及び図１０は、撮像素子内蔵基板１０の製造方法１に係る製造過程を示す断面図である。以下、撮像素子内蔵基板１０の製造方法１について、図８に沿って、図９及び図１０を参照しながら説明する。
・ステップＳ１−０１
図９（ａ）に示すように、キャビティ部２０に対応する貫通口Ｓ１が形成されたコア材１９からなるコア層１２を準備する。
・ステップＳ１−０２
図９（ｂ）に示すように、コア層１２の下面に仮固定フィルムＦに貼り付ける。
・ステップＳ１−０３
図９（ｃ）に示すように、樹脂部１６の湾曲面１６ｃを形成するための型部材Ｍを、凸状の湾曲面を上側に向けて貫通口Ｓ１内に挿入し、仮固定フィルムＦに貼り付ける。
・ステップＳ１−０４
図９（ｄ）に示すように、樹脂部１６を、貫通口Ｓ１内に充填し、硬化させる。なお、ステップＳ１−０３に係る型部材Ｍの配置は、樹脂１６を貫通口Ｓ１に樹脂部１６を充填した後、樹脂部１６を硬化させる前に行ってもよい。
・ステップＳ１−０５
図９（ｅ）に示すように、仮固定フィルムＦをコア層１２から剥離させる。
・ステップＳ１−０６
図９（ｆ）に示すように、コア層１２を上下反転させ、コア層１２の上面に第１配線層１３を形成し、コア層１２の下面に第２配線層１４を形成する。
・ステップＳ１−０７
図１０（ｇ）に示すように、第１配線層１３の上面及び第２配線層１４の下面にそれぞれ保護レジストＰを貼り付ける。
・ステップＳ１−０８
図１０（ｈ）に示すように、第１配線層１３及びコア層１２にキャビティ部２０を形成する。
・ステップＳ１−０９
図１０（ｉ）に示すように、キャビティ部２０から型部材Ｍをエッチングにより除去し、樹脂部１６の湾曲面１６ｃを露出させる。
・ステップＳ１−１０
図１０（ｊ）に示すように、第１配線層１３及び第２配線層１４から保護レジストＰを剥離させる。
・ステップＳ１−１１
図１０（ｋ）に示すように、撮像素子１１を接着剤２１によって樹脂部１６の湾曲面１６ｃに接着する。
・ステップＳ１−１２
図１０（ｌ）に示すように、撮像素子１１と第１配線層１３とをワイヤボンディングにより接続し、撮像素子内蔵基板１０が完成する。
以上に説明した製造方法１では、型部材Ｍを用いることにより、簡単かつ正確に樹脂部１６の湾曲面１６ｃを形成することができる。型部材Ｍは、樹脂部１６の湾曲面１６ｃを形成するための湾曲面を有していればよく、図に示す形状に限らない。型部材Ｍは、例えば、湾曲面の外側に設けられた平坦面を有していてもよい。
（製造方法２）
図１１は、撮像素子内蔵基板１０の製造方法２を示すフローチャートである。図１２及び図１３は、撮像素子内蔵基板１０の製造方法２に係る製造過程を示す断面図である。以下、撮像素子内蔵基板１０の製造方法２について、図１１に沿って、図１２及び図１３を参照しながら説明する。
・ステップＳ２−０１
図１２（ａ）に示すように、キャビティ部２０の外周部に対応する貫通口Ｓ２が形成されたコア材１９からなるコア層１２を準備する。
・ステップＳ２−０２
図１２（ｂ）に示すように、樹脂１６ｘを、貫通口Ｓ２に充填し、硬化させる。
・ステップＳ２−０３，Ｓ２−０４
図１２（ｃ）に示すように、コア層１２の上面に第１配線層１３を形成し、コア層１２の下面に第２配線層１４を形成する。そして、第１配線層１３の上面及び第２配線層１４の下面にそれぞれ保護レジストＰを貼り付ける。
・ステップＳ２−０５
図１２（ｄ）に示すように、第１配線層１３及びコア層１２にキャビティ部２０を形成する。
・ステップＳ２−０６
図１３（ｅ）に示すように、第１配線層１３及び第２配線層１４から保護レジストＰを剥離させる。
・ステップＳ２−０７
図１３（ｆ）に示すように、湾曲面１６ｃを有する樹脂部材１６ｙを、キャビティ部２０内に挿入し、接着剤１６ｚによって第２配線層１４及び樹脂１６ｘに接着する。これにより、樹脂１６ｘ、樹脂部材１６ｙ、及び接着剤１６ｚからなる樹脂部１６が形成される。
・ステップＳ２−０８
図１３（ｇ）に示すように、撮像素子１１を接着剤２１によって樹脂部材１６ｙの湾曲面１６ｃに接着する。
・ステップＳ２−０９
図１３（ｈ）に示すように、撮像素子１１と第１配線層１３とをワイヤボンディングにより接続し、撮像素子内蔵基板１０が完成する。
以上に説明した製造方法２では、湾曲面１６ｃを有する樹脂部材１６ｙを予め用意することにより、簡単なプロセスにより撮像素子内蔵基板１０を製造することができる。
製造方法２に用いる樹脂部材１６ｙの形状は、適宜決定可能である。例えば、図１４に示す撮像素子内蔵基板１０のように、樹脂部材１６ｙの湾曲面１６ｃの外側に平坦面が形成されていてもよい。
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
１…撮像装置
１０…撮像素子内蔵基板
１１…撮像素子
１２…コア層
１３…第１配線層
１４…第２配線層
１５…グランド部
１６…樹脂部
１６ａ…底面
１６ｂ…側面
１６ｃ…湾曲面
１７…ワイヤ
１９…コア材
２０…キャビティ部
２１…接着剤
１００…鏡筒部
１０１…レンズユニット
１０１ａ，１０１ｂ，１０１ｃ，１０１ｄ…レンズ

Claims (8)

  1. 金属で形成されたコア材を有するコア層と、
    前記コア層に積層された第１配線層と、
    前記コア材と前記第１配線層とを貫通するキャビティ部と、
    前記キャビティ部に対向する位置に設けられたグランド部を有し、前記コア層に対して前記第１配線層とは反対側に積層された第２配線層と、
    前記キャビティ部内に配置され、前記第２配線層に支持された底面と、前記コア材によって支持された側面と、前記底面とは反対側に設けられた湾曲面と、を有する樹脂部と、
    前記キャビティ部内で前記湾曲面に沿って接着された撮像素子と、
    を具備する撮像素子内蔵基板。
  2. 請求項１に記載の撮像素子内蔵基板であって、
    前記湾曲面が前記第２配線層に向けて凹んでいる
    撮像素子内蔵基板。
  3. 請求項１又は２に記載の撮像素子内蔵基板であって、
    前記撮像素子が前記湾曲面より外側に延出している
    撮像素子内蔵基板。
  4. 請求項１又は２に記載の撮像素子内蔵基板であって、
    前記湾曲面が前記撮像素子より外側に延出している
    撮像素子内蔵基板。
  5. 請求項１から４のいずれか１項に記載の撮像素子内蔵基板であって、
    前記キャビティ部が前記第２配線層によって閉塞されている
    撮像素子内蔵基板。
  6. 請求項１から５のいずれか１項に記載の撮像素子内蔵基板であって、
    前記グランド部が前記コア材に電気的に接続されている
    撮像素子内蔵基板。
  7. 樹脂に湾曲面を形成するための型部材を、金属で形成されたコア材を貫通するキャビティ部内に配置し、
    前記キャビティ部内に前記樹脂を充填し、
    前記型部材を配置し前記樹脂を充填した後に、前記樹脂を硬化させ、
    前記樹脂を硬化させた後に、前記型部材を除去することにより、前記樹脂の前記湾曲面を露出させ、
    前記湾曲面を露出させた後に、前記湾曲面に沿って撮像素子を接着する
    撮像素子内蔵基板の製造方法。
  8. 外光が透過可能に構成されたレンズユニットと、
    前記レンズユニットに対向配置され、金属で形成されたコア材を有するコア層と、
    前記コア層の前記レンズユニット側に積層された第１配線層と、
    前記コア材と前記第１配線層とを貫通するキャビティ部と、
    前記キャビティ部に対向する位置に設けられたグランド部を有し、前記コア層に対して前記第１配線層とは反対側に積層された第２配線層と、
    前記キャビティ部内に配置され、前記第２配線層に支持された底面と、前記コア材によって支持された側面と、前記底面とは反対側に設けられ、前記レンズユニットの構成に対応した形状を有する湾曲面と、を有する樹脂部と、
    前記キャビティ部内で前記湾曲面に沿って接着され、前記レンズユニットを透過した外光の入射を受ける撮像素子と、
    を具備する撮像装置。
JP2014246564A 2014-12-05 2014-12-05 撮像素子内蔵基板及びその製造方法、並びに撮像装置 Expired - Fee Related JP6230124B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014246564A JP6230124B2 (ja) 2014-12-05 2014-12-05 撮像素子内蔵基板及びその製造方法、並びに撮像装置
TW104133750A TWI578510B (zh) 2014-12-05 2015-10-14 An imaging element built-in substrate, a method of manufacturing the same, and an image pickup device
CN201510794732.7A CN105681631B (zh) 2014-12-05 2015-11-18 摄像元件内置基板及其制造方法、以及摄像装置
US14/960,094 US9484372B2 (en) 2014-12-05 2015-12-04 Substrate for embedding imaging device and method for manufacturing same, and imaging apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014246564A JP6230124B2 (ja) 2014-12-05 2014-12-05 撮像素子内蔵基板及びその製造方法、並びに撮像装置

Publications (2)

Publication Number Publication Date
JP2016111170A JP2016111170A (ja) 2016-06-20
JP6230124B2 true JP6230124B2 (ja) 2017-11-15

Family

ID=56095034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014246564A Expired - Fee Related JP6230124B2 (ja) 2014-12-05 2014-12-05 撮像素子内蔵基板及びその製造方法、並びに撮像装置

Country Status (4)

Country Link
US (1) US9484372B2 (ja)
JP (1) JP6230124B2 (ja)
CN (1) CN105681631B (ja)
TW (1) TWI578510B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9893058B2 (en) * 2015-09-17 2018-02-13 Semiconductor Components Industries, Llc Method of manufacturing a semiconductor device having reduced on-state resistance and structure
FR3075466B1 (fr) * 2017-12-15 2020-05-29 Stmicroelectronics (Grenoble 2) Sas Couvercle de boitier de circuit electronique
WO2019230243A1 (ja) * 2018-05-28 2019-12-05 ソニーセミコンダクタソリューションズ株式会社 撮像装置
CN110007424B (zh) * 2018-12-05 2021-09-28 多普光电科技有限公司 图案投影成像系统
TWI660493B (zh) * 2018-12-06 2019-05-21 財團法人工業技術研究院 影像感測器及其製造方法
SG10202002922RA (en) * 2020-03-30 2021-10-28 Sharma Nishant SVVRON Effect - 3D TV & Camera (without Glasses)

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5400072A (en) * 1988-12-23 1995-03-21 Hitachi, Ltd. Video camera unit having an airtight mounting arrangement for an image sensor chip
JP4604307B2 (ja) * 2000-01-27 2011-01-05 ソニー株式会社 撮像装置とその製造方法及びカメラシステム
JP3607160B2 (ja) * 2000-04-07 2005-01-05 三菱電機株式会社 撮像装置
KR100877159B1 (ko) * 2001-11-30 2009-01-07 파나소닉 주식회사 고체 촬상 장치 및 그 제조 방법
JP2004063776A (ja) 2002-07-29 2004-02-26 Sony Corp 撮像装置及びその製造方法
JP2004297683A (ja) * 2003-03-28 2004-10-21 Mitsubishi Electric Corp 固体撮像装置
JP2005278133A (ja) * 2003-07-03 2005-10-06 Fuji Photo Film Co Ltd 固体撮像装置および光学機器
JP4424470B2 (ja) * 2003-12-02 2010-03-03 ソニー株式会社 固体撮像装置
JP2005260436A (ja) * 2004-03-10 2005-09-22 Mitsubishi Electric Corp 撮像モジュールおよびこれを用いた撮像装置
KR100691157B1 (ko) * 2005-04-07 2007-03-09 삼성전기주식회사 포커싱 무조정형 카메라 모듈
JP2009521798A (ja) * 2005-12-24 2009-06-04 ヒュン キュ チョイ， 半導体パッケージ、その製造方法及びイメージセンサー用の半導体パッケージモジュール
US8536691B2 (en) * 2006-11-06 2013-09-17 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
KR101378418B1 (ko) * 2007-11-01 2014-03-27 삼성전자주식회사 이미지센서 모듈 및 그 제조방법
JP2010152128A (ja) * 2008-12-25 2010-07-08 Nikon Corp 撮像光学素子の製造方法
US8193555B2 (en) * 2009-02-11 2012-06-05 Megica Corporation Image and light sensor chip packages
JP2012098322A (ja) * 2010-10-29 2012-05-24 Sony Corp 撮像装置
JP5720306B2 (ja) * 2011-02-28 2015-05-20 ソニー株式会社 固体撮像素子の製造方法
US8698269B2 (en) * 2011-02-28 2014-04-15 Ibiden Co., Ltd. Wiring board with built-in imaging device and method for manufacturing same
JP2012242587A (ja) * 2011-05-19 2012-12-10 Toshiba Corp カメラモジュールおよびカメラモジュールの製造方法
JP5794002B2 (ja) * 2011-07-07 2015-10-14 ソニー株式会社 固体撮像装置、電子機器
US8742527B2 (en) * 2011-09-27 2014-06-03 Kabushiki Kaisha Toshiba Solid state imaging device, solid state imaging element, portable information terminal device and method for manufacturing the solid state imaging element
WO2013081068A1 (ja) * 2011-12-01 2013-06-06 住友ベークライト株式会社 画像表示装置
JP2014038995A (ja) * 2012-10-23 2014-02-27 Taiyo Yuden Co Ltd 電子部品内蔵基板
JP6034725B2 (ja) * 2013-03-05 2016-11-30 太陽誘電株式会社 カメラモジュール
KR20160080166A (ko) * 2014-12-29 2016-07-07 에스케이하이닉스 주식회사 이미지 센서 내장형 패키지 및 그 제조방법

Also Published As

Publication number Publication date
TW201622120A (zh) 2016-06-16
TWI578510B (zh) 2017-04-11
CN105681631B (zh) 2019-04-09
US9484372B2 (en) 2016-11-01
US20160163751A1 (en) 2016-06-09
CN105681631A (zh) 2016-06-15
JP2016111170A (ja) 2016-06-20

Similar Documents

Publication Publication Date Title
JP6230124B2 (ja) 撮像素子内蔵基板及びその製造方法、並びに撮像装置
JP5676171B2 (ja) 固体撮像装置およびその製造方法、並びに電子機器
KR100824812B1 (ko) 초소형 카메라 모듈 및 그 제조 방법
CN100512379C (zh) 摄像装置和半导体装置
JP2009512346A5 (ja)
KR101555180B1 (ko) 카메라 모듈
JP5730678B2 (ja) 撮像装置及びこれを用いた電子機器
JP2009283902A (ja) 光学デバイスとこれを備えた電子機器
JP2009130220A (ja) 固体撮像装置およびその製造方法
JP2020509580A (ja) 撮像モジュールおよびそのモールド回路基板アセンブリ、回路基板および応用
US20150264290A1 (en) Camera module
JP2016076543A (ja) 固体撮像装置の製造方法
JP2008277593A (ja) 回路基板、それを用いた光学デバイス、カメラモジュール、およびその製造方法
JP5154783B2 (ja) 撮像モジュールの製造方法
KR20120076286A (ko) 렌즈 모듈, 렌즈 웨이퍼 모듈 및 렌즈 모듈의 제조 방법
JP2009188828A (ja) 固体撮像装置とその製造方法
JP6998725B2 (ja) 基板積層体、および、撮像装置
US10186375B2 (en) Method of manufacturing coil unit in thin film type for compact actuator
JP6236367B2 (ja) センサーモジュール及びセンサーモジュールの製造方法
TWI434570B (zh) 固態攝影裝置及電子機器
CN111263028B (zh) 摄像组件及其封装方法、镜头模组、电子设备
JP4424470B2 (ja) 固体撮像装置
JP2007273696A (ja) 撮像モジュールの製造方法および撮像モジュール
JP4883310B2 (ja) 撮像装置及び携帯端末
KR200464578Y1 (ko) 인쇄회로기판 및 이를 구비한 카메라 모듈

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170126

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171012

R150 Certificate of patent or registration of utility model

Ref document number: 6230124

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees