[go: up one dir, main page]

JP6222218B2 - 薄膜の転写方法、薄膜トランジスタの製造方法、液晶表示装置の画素電極形成方法 - Google Patents

薄膜の転写方法、薄膜トランジスタの製造方法、液晶表示装置の画素電極形成方法 Download PDF

Info

Publication number
JP6222218B2
JP6222218B2 JP2015500226A JP2015500226A JP6222218B2 JP 6222218 B2 JP6222218 B2 JP 6222218B2 JP 2015500226 A JP2015500226 A JP 2015500226A JP 2015500226 A JP2015500226 A JP 2015500226A JP 6222218 B2 JP6222218 B2 JP 6222218B2
Authority
JP
Japan
Prior art keywords
substrate
thin film
liquid
film
transfer method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015500226A
Other languages
English (en)
Other versions
JPWO2014126041A1 (ja
Inventor
誠 中積
誠 中積
康孝 西
康孝 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Publication of JPWO2014126041A1 publication Critical patent/JPWO2014126041A1/ja
Application granted granted Critical
Publication of JP6222218B2 publication Critical patent/JP6222218B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0214—Manufacture or treatment of multiple TFTs using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13613—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit the semiconductor element being formed on a first substrate and thereafter transferred to the final cell substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、薄膜の転写方法、薄膜トランジスタの製造方法、液晶表示装置の画素電極形成方法に関する。
本願は、２０１３年２月１５日に出願された特願２０１３−２７５９４号に基づき優先権を主張し、その内容をここに援用する。
酸化物半導体膜は、可視光透過性と電気伝導性を兼ね備えた材料であることから、フラットパネルディスプレー（ＦＰＤ）や薄膜太陽電池等の透明電極として用いられている。
一方、酸化物半導体膜は、半導体的な特性から、薄膜トランジスタの半導体層としても用いられている。これら酸化物半導体膜は、一般的にスパッタリング法等の真空成膜法により成膜される。真空成膜法では、大規模な真空装置を必要とするため、製造コストが高くなる。
そこで、より簡便な酸化物半導体膜の成膜方法としては、ゾルゲル法、無電解析出法、電解析出法等の湿式による成膜方法が知られている。しかしながら、これらの成膜方法は、基板を加熱すること等によって、高温で成長（成膜）を行うことにより、結晶性の高い酸化物半導体膜が得られるものの、ポリエチレンテレフタレート（ＰＥＴ）等に代表される樹脂基板が耐えられるような低温（１００〜２００℃程度）では、結晶性の高い酸化物半導体膜を得ることが困難である。
低温かつ常圧で、真空成膜法により得られるような結晶性の高い酸化物半導体膜を得る方法としては、転写法が挙げられる。例えば、特許文献１には、プラスチックフィルムに直接または離型層を介して、少なくとも透明導電性層および接着層を順次形成した転写箔を用いて基板に透明導電性層を転写する技術が開示されている。
特開平８−１６０４２４号公報
しかしながら、従来技術のように、薄膜の転写を行う際に離型層や接着層を用いると、その分コストがかかるという問題がある。また、離型層や接着層は、薄膜を用いて電子デバイスを作製する際に設計上問題となる場合がある。
本発明の態様は、離型層や接着層を用いずに薄膜を基板上に転写することが可能な薄膜の転写方法、薄膜トランジスタの製造方法、液晶表示装置の画素電極形成方法を提供することを目的とする。
本発明の一態様は、第一基板に形成された薄膜を第二基板に転写する、薄膜の転写方法であって、第一基板に形成された薄膜と、第二基板とを液体を介して接触させることと、薄膜を浸透して第一基板に接触した液体により、第一基板を膨潤させることと、液体を乾燥させ、薄膜を第二基板に付着させることと、を有する。
また、本発明の一態様は、ソース電極及びドレイン電極に接触して設けられる半導体層を形成することを含む薄膜トランジスタの製造方法であって、半導体層を、上記態様の薄膜の転写方法により形成する。
また、本発明の一態様は、薄膜トランジスタと接続する画素電極を形成することを含む液晶表示装置の画素電極形成方法であって、画素電極を、上記態様の薄膜の転写方法により形成する。
本発明の態様によれば、離型剤や接着層を用いずに薄膜を基板上に転写することができる。
薄膜の転写方法の第一の例を示す工程図である。 薄膜の転写方法の第二の例を示す工程図である。 薄膜トランジスタの製造方法の一例を示す工程図である。 薄膜トランジスタの製造方法の他の例を示す工程図である。 液晶表示装置の画素電極形成方法の一例を示す工程図である。 実施例でＰＥＴ基板の一面に転写したアルミニウムドープ酸化亜鉛膜のＳＥＭ像である。 実施例でＰＥＴ基板の一面に転写したアルミニウムドープ酸化亜鉛膜のＥＤＸによる組成分析の測定結果を示す図である。 実施例でＰＥＴ基板の一面に転写したアルミニウムドープ酸化亜鉛膜のＸＲＤによる結晶構造解析の測定結果を示す図である。 実施例で作製した薄膜トランジスタの特性を示すグラフである。
以下、図面を参照して、本実施形態に係る薄膜の転写方法、薄膜トランジスタの製造方法、液晶表示装置の画素電極形成方法について説明する。
なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の寸法や比率等は適宜異ならせている。
また、本実施形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。
「薄膜の転写方法」（第一の例）
図１は、本実施形態に係る薄膜の転写方法の第一の例を示す工程図である。
まず、図１（ａ）に示すように、薄膜１１が成膜された第一基板１２を用意する。
第一基板１２上に、薄膜１１を形成するには、スパッタリング法、蒸着法、ＣＶＤ法等の真空成膜法が用いられる。
一般的に、ゾルゲル法、無電解析出法、電解析出法等の湿式成膜法で成膜した薄膜よりも上述の真空成膜法で成膜した薄膜のほうが薄膜中の不純物が少ない。また、プラズマ等を用いた場合には高エネルギーの粒子を堆積させることができるため、真空成膜法で成膜した薄膜は結晶性の高い膜となりやすく、電気伝導性や透過率に優れる傾向にある。
薄膜１１としては、特に限定されるものではないが、例えば、酸化物半導体膜が用いられる。このような酸化物半導体膜を構成する材料としては、例えば、酸化亜鉛（ＺｎＯ）、インジウム・スズ酸化物（ＩＴＯ）等が挙げられる。酸化亜鉛が用いられる場合、酸化亜鉛に僅かながら（例えば、１〜５ａｔｏｍ％程度）アルミニウムをドープすることにより導電性を付与したアルミニウムドープ酸化亜鉛（ＡＺＯ）膜を形成してもよい。また、アルミニウム以外の材料としてガリウム等をドープすることにより導電性を付与してもよい。
薄膜１１の厚さは、後述する液体が第一基板１２まで浸透可能であれば特に限定されるものではないが、例えば、５０ｎｍ〜２μｍとすることができる。例えば、薄膜１１の厚さは、約５０、６０、７０、８０、９０、１００、２００、３００、４００、５００、６００、７００、８００、９００、１０００、又は２０００ｎｍにできる。
薄膜１１のかさ密度は、後述する液体が第一基板１２まで浸透可能であれば特に限定されるものではないが、例えば、２．０ｋｇ／ｍ３〜５．６ｋｇ／ｍ３とすることができる。例えば、薄膜１１のかさ密度は、約２．０、２．５、３．０、３．５、４．０、４．５、５．０、５．５、又は５．６ｋｇ／ｍ３にできる。
なお、薄膜１１の厚さ及びかさ密度は、真空成膜法により成膜を行う際に、成膜時間や、真空度、ターゲットへの印加電圧、ターゲットと基板間の距離等の成膜条件を制御することにより容易に調整が可能である。
第一基板１２としては、後述する液体に対して、後述する第二基板よりもぬれ性が低く、かつ、後述する液体によって容易に膨潤するものが用いられる。このような第一基板１２としては、例えば、アクリル基板、ポリスチレン基板等が挙げられる。
なお、「ぬれ性」とは、液体を基板に滴下させた場合の、液滴と基板表面とのなす角（接触角）で判断される特性をいい、接触角が大きい場合にぬれ性が低い（ぬれにくい）と表し、接触角が小さい場合にぬれ性が高い（ぬれやすい）と表している。
なお、液体によって膨潤した第一基板１２は、乾燥すれば再び薄膜１１の形成、剥離に用いることができる。
次に、薄膜１１を転写するための第二基板２１を準備する（図１（ｃ）参照）。
第二基板２１としては、後述する液体に対して、上述の第一基板１２よりもぬれ性が高いものであれば特に限定されるものではない。このような第二基板２１としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）等の樹脂基板や、ＳｉＯ２等のガラス基板等が挙げられる。
第二基板２１は、後述する液体に対するぬれ性を向上するために、薄膜１１が転写される面に紫外線洗浄やプラズマ処理等を行ってもよい。
次に、図１（ｂ）に示すように、第一基板１２上に形成された薄膜１１に、液体３１を塗布する。
薄膜１１に液体３１を塗布する方法としては、薄膜１１が形成された第一基板１２の全体を液体３１に浸漬するディップコーティング法、薄膜１１上に液体３１を滴下する滴下法、薄膜１１上に液体３１を散布するスプレーコーティング法等が用いられる。
薄膜１１に塗布する液体３１の量は、第一基板１２上に形成された薄膜１１の全体に液体３１が塗布される量であれば特に限定されるものではないが、薄膜１１の厚さやかさ密度等に応じて適宜調整される。また、薄膜１１に塗布する液体３１の量は、薄膜１１に塗布した後の液体３１が、第一基板１２における薄膜１１が形成されている側の面と第二基板２１を接触させたとき、第一基板１２上に形成された薄膜１１と第二基板２１の間に介在するのに十分な量とする。
液体３１としては、第一基板１２を膨潤させるものを用いることができ、水もしくはアルコール、または、水とアルコールとの混合物が用いられる。アルコールとしては、例えば、メタノール、エタノール、イソプロピルアルコール、１−プロパノール等が挙げられる。
次に、図１（ｃ）に示すように、第一基板１２上に形成された薄膜１１に液体３１を塗布して、薄膜１１が液体３１に十分にぬれた状態で、第一基板１２における薄膜１１が形成されている側の面と第二基板２１を接触させる。すると、液体３１は薄膜１１を浸透しながら第一基板１２へ到達し、液体３１によって第一基板１２が膨潤することにより、第一基板１２から薄膜１１が剥離し、剥離した薄膜１１が第二基板２１に付着する。このように剥離した薄膜１１が第二基板２１に付着するのは、液体３１に対するぬれ性が第一基板１２よりも第二基板２１の方が高く、液体３１の表面張力で薄膜１１が第二基板２１に引き寄せられることに起因すると考えられる。
次に、第一基板１２と第二基板２１を加熱する。すると、液体３１が蒸発して、薄膜１１、第一基板１２および第二基板２１が乾燥するとともに、図１（ｄ）に示すように、薄膜１１は強固に第二基板２１に転写（付着）される。なお、本実施形態において、第一基板１２と第二基板２１の加熱は液体３１を乾燥させるために行っているので、室温にて液体３１が乾燥するのであれば、必ずしも第一基板１２と第二基板２１の加熱を行う必要はない。ただし、薄膜１１の転写時間の短縮という観点からは、第一基板１２と第二基板２１の加熱を行い、液体３１を乾燥させやすくすることができる。
なお、第一基板１２上に形成された薄膜１１に液体３１を塗布した後、液体３１が乾燥する前に、第一基板１２における薄膜１１が形成されている側の面と第二基板２１を接触させることができる。
また、第一基板１２から剥離した薄膜１１を第二基板２１に付着させる際には、薄膜１１を液体３１に十分にぬれた状態にしたまま第二基板２１と接触させることができる。
液体３１の量が不十分であると、第一基板１２から剥離した薄膜１１が第二基板２１に付着しにくくなる傾向にある。
また、第一基板１２から剥離した薄膜１１を第二基板２１に付着させる際、第二基板２１を加熱する温度は、液体３１が蒸発する温度（液体の沸点）以上であり、かつ、第一基板１２と第二基板２１の融点未満としてもよい。例えば、第一基板１２としてアクリル基板、第二基板２１としてＰＥＴ基板、液体３１としてエタノールを用いた場合、第一基板１２と第二基板２１を加熱する温度は１００℃程度とすることができる。
（第二の例）
図２は、本実施形態に係る薄膜の転写方法の第二の例を示す工程図である。図２において、図１に示した薄膜の転写方法の第一の例と同一の構成要素には同一符号を付して、その説明を省略する。
まず、図２（ａ）に示すように、薄膜１１が成膜された第一基板１２を用意する。
次に、薄膜１１を転写するための第二基板２１を準備する（図１（ｂ）参照）。
次に、図１（ｂ）に示すように、第二基板２１の一面（第一基板１２における薄膜１１が形成されている側の面と接触させる面）２１ａに、液体３１を塗布する。
第二基板２１の一面２１ａに液体３１を塗布する方法としては、第二基板２１を液体３１に浸漬するディップコーティング法、第二基板２１の一面２１ａに液体３１を滴下する滴下法、第二基板２１の一面２１ａに液体３１を散布するスプレーコーティング法等が用いられる。
第二基板２１の一面２１ａに塗布する液体３１の量は、第一基板１２における薄膜１１が形成されている側の面と第二基板２１を接触させたとき、第一基板１２上に形成された薄膜１１の全体に液体３１が塗布される量であれば特に限定されるものではないが、薄膜１１の厚さやかさ密度等に応じて適宜調整される。また、第二基板２１の一面２１ａに塗布する液体３１の量は、第二基板２１の一面２１ａに塗布した後の液体３１が、第一基板１２における薄膜１１が形成されている側の面と第二基板２１を接触させたとき、第一基板１２上に形成された薄膜１１と第二基板２１の間に介在するのに十分な量とする。
次に、図２（ｃ）に示すように、液体３１が塗布された第二基板２１の一面２１ａと、第一基板１２における薄膜１１が形成されている側の面とを接触させる。すなわち、第一基板１２における薄膜１１が形成されている側の面と、液体３１が塗布された第二基板２１の一面２１ａとを、液体３１を介して接触させる。すると、液体３１は薄膜１１を浸透しながら第一基板１２へ到達し、液体３１によって第一基板１２が膨潤することにより、第一基板１２から薄膜１１が剥離し、剥離した薄膜１１が第二基板２１に付着する。このように剥離した薄膜１１が第二基板２１に付着するのは、液体３１に対するぬれ性が第一基板１２よりも第二基板２１のほうが高く、液体３１の表面張力で薄膜１１が第二基板２１に引き寄せられることに起因すると考えられる。
次に、第一基板１２と第二基板２１を加熱する。すると、液体３１が蒸発して、薄膜１１、第一基板１２および第二基板２１が乾燥するとともに、図２（ｄ）に示すように、薄膜１１は強固に第二基板２１の一面２１ａに転写（付着）される。なお、本実施形態において、第一基板１２と第二基板２１の加熱は液体３１を乾燥させるために行っているので、室温にて液体３１が乾燥するのであれば、必ずしも第一基板１２と第二基板２１の加熱を行う必要はない。ただし、薄膜１１の転写時間の短縮という観点からは、第一基板１２と第二基板２１の加熱を行い、液体３１を乾燥させやすくすることができる。
本実施形態の薄膜の転写方法によれば、従来のように、基板から薄膜を剥離し易くすることを目的とした離型膜を設ける必要がないので、離型膜に由来する汚れが薄膜１１に付着することを防止できる。また、接着剤を介して、第二基板２１上に薄膜１１を転写する必要がないばかりでなく、金属配線や電子デバイスの上にもそのまま薄膜１１を転写することができるので、従来の転写法よりも適用可能な用途が広い。したがって、本実施形態の薄膜の転写方法によって、第二基板２１上に転写される薄膜１１を高い移動度を示す酸化物半導体等で形成した場合は、薄膜１１を薄膜トランジスタのチャネル層として利用することも可能となる。一方、転写前に、第一基板１２上に形成された薄膜１１にパターニングを施して、その薄膜１１を第二基板２１上に転写した場合、パターニングされた薄膜１１をそのまま第二基板２１上に転写することが可能であるので、レジスト等を用いることなく、簡単にパターニングされた薄膜１１を転写することが可能となる。なお、本実施形態の薄膜の転写方法は、可撓性を有する第二基板に対しても使用することができ、例えば、低温、常圧にて、基板上に連続的に成膜を行うロール・トゥ・ロール方式においても適用可能である。
「薄膜トランジスタの製造方法」
本実施形態の薄膜トランジスタの製造方法は、酸化物半導体層を、上述の薄膜の転写方法により形成する工程を含む方法である。
図３は、本実施形態に係る薄膜トランジスタの製造方法の一例を示す工程図である。
（１）まず、図３（ａ）に示すように、公知技術により、樹脂やガラス等からなる基板（以下、「第二基板」と言う。）４１上に、ゲート電極４２とゲート絶縁膜４３を形成する。
（２）次に、図３（ｂ）に示すように、ゲート電極４２とゲート絶縁膜４３が形成された第二基板４１上に、上述の本実施形態の薄膜の転写方法により、酸化物半導体膜４４を転写する。
このとき、予め所望の厚さの酸化物半導体膜４４が形成された基板（以下、「第一基板」と言う。）を用意する。なお、酸化物半導体膜４４の厚さは、特に限定されるものではないが、例えば、１００ｎｍ〜１μｍの範囲とすることができる。例えば、酸化物半導体膜４４の厚さは、約１００、２００、３００、４００、５００、６００、７００、８００、９００、又は１０００ｎｍにできる。
また、第一基板に形成された酸化物半導体膜４４に液体を塗布するか、あるいは、ゲート電極４２とゲート絶縁膜４３が形成された第二基板４１に液体を塗布した後、第一基板における酸化物半導体膜４４が形成されている側の面と、第二基板４１におけるゲート電極４２とゲート絶縁膜４３が形成されている側の面とを、液体を介して接触させるとともに、第一基板と第二基板４１を加熱する。
（３）次に、図３（ｃ）に示すように、第二基板４１上に転写された酸化物半導体膜４４上にレジスト４５を塗布し、そのレジスト４５を露光、現像して、酸化物半導体膜４４を所望の形状にパターニングする。
（４）次に、図３（ｄ）に示すように、第二基板４１上に転写された酸化物半導体膜４４は、転写前のものと化学的な耐性は全く同じであるので、一般的なエッチャーにて、酸化物半導体膜４４のエッチングを行う。
（５）次に、図３（ｅ）に示すように、レジスト４５を除去する。
（６）次に、図３（ｆ）に示すように、ソース電極４６、ドレイン電極４７およびパッシベーション膜４８を形成し、薄膜トランジスタが得られる。
本実施形態の薄膜トランジスタの製造方法によれば、第一基板から第二基板４１に酸化物半導体膜４４を転写する際、離型膜や接着剤を必要としないので、直接、下地となる第二基板４１上に酸化物半導体膜４４を形成することが可能である。また、ゲート電極４２やゲート絶縁膜４３は、第一基板から酸化物半導体膜４４を剥離させる時に必要な液体には不溶であるため、この液体によってゲート電極４２やゲート絶縁膜４３が劣化することはない。また、酸化物半導体膜４４を転写する時の温度は、液体が蒸発する温度（液体の沸点）以上であり、かつ、第一基板と第二基板４１の融点未満であるため、ゲート電極４２やゲート絶縁膜４３は、酸化物半導体膜４４を転写する時の熱により劣化することはない。
なお、上述の例では、ゲート絶縁膜４３上に酸化物半導体膜４４を形成してからソース電極４６及びドレイン電極４７を形成する方法について述べたが、ゲート絶縁膜４３上にソース電極４６及びドレイン電極４７を形成してから酸化物半導体膜４４を形成（転写）するようにしてもよい。その後、必要に応じて酸化物半導体膜４４を所望の形状となるようにパターニングすることで、上述の例と同様の性能を有する薄膜トランジスタを形成することが可能である。
また、上述の例以外にも、次のようにして薄膜トランジスタを製造することができる。
図４は、本実施形態に係る薄膜トランジスタの製造方法の他の例を示す工程図である。
（１１）まず、図４（ａ）に示すように、上述の本実施形態の薄膜の転写方法により、樹脂やガラス等からなる基板５１上に、酸化物半導体膜５２を形成する。
（１２）次に、図４（ｂ）に示すように、公知技術により、酸化物半導体膜５２上に、ソース電極５３とドレイン電極５４を形成する。
（１３）次に、図４（ｃ）に示すように、公知技術により、ソース電極５３とドレイン電極５４を覆うように、ゲート絶縁膜５５を形成する。
（１４）次に、図４（ｄ）に示すように、公知技術により、ゲート絶縁膜５５上に、ゲート電極５６を形成し、薄膜トランジスタが得られる。
「液晶表示装置の画素電極形成方法」
本実施形態の液晶表示装置の画素電極形成方法は、上述の薄膜の転写方法により、薄膜トランジスタが形成された基板上に画素電極を転写する工程を含む方法である。
図５は、本実施形態に係る液晶表示装置の画素電極形成方法の一例を示す工程図である。
（２１）まず、図５（ａ）に示すように、公知技術により、樹脂やガラス等から構成される基板（以下、「第二基板」と言う。）６１上に、ゲート電極とゲート絶縁膜、半導体膜により構成され、所望のパターンにパターニングされた薄膜トランジスタ６２を形成する。
（２２）次に、図５（ｂ）に示すように、薄膜トランジスタ６２が形成された第二基板６１上に、上述の薄膜の転写方法により、酸化物半導体膜６３を転写する。
このとき、予め所望の厚さの酸化物半導体膜６３が形成された基板（以下、「第一基板」と言う。）を用意する。なお、酸化物半導体膜６３の厚さは、特に限定されるものではないが、例えば、１００ｎｍ〜１μｍの範囲とすることができる。例えば、酸化物半導体膜６３の厚さは、約１００、２００、３００、４００、５００、６００、７００、８００、９００、又は１０００ｎｍにできる。
また、第一基板に形成された酸化物半導体膜６３に液体を塗布するか、あるいは、薄膜トランジスタ６２が形成された第二基板６１に液体を塗布した後、第一基板における酸化物半導体膜６３が形成されている側の面と、第二基板６１における薄膜トランジスタ６２が形成されている側の面とを、液体を介して接触させるとともに、第一基板と第二基板６１を加熱する。
（２３）次に、図５（ｃ）に示すように、第二基板６１上に転写された酸化物半導体膜６３上に、所望の画素電極の形状にパターニングするためのレジスト６４を塗布する。
（２４）次に、図５（ｄ）に示すように、フォトマスク６５を用いて、酸化物半導体膜６３上に塗布したレジスト６４を露光することにより、レジスト６４を画素電極の形状にパターニングする。
（２５）次に、図５（ｅ）に示すように、水酸化テトラメチルアンモニウム（ＴＭＡＨ：ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ ｈｙｄｒｏｘｉｄｅ）等の現像液により、感光部のレジスト６４を除去する。
（２６）次に、図５（ｆ）に示すように、第二基板６１上に転写された酸化物半導体膜６３は、転写前のものと化学的な耐性は全く同じであるので、一般的なエッチャーにて、酸化物半導体膜６３のエッチングを行う。
（２７）次に、図５（ｇ）に示すように、レジスト６４を除去することにより、画素電極６６が得られる。
また、転写前の酸化物半導体膜６３に、予めパターニングを施し、パターニングされた酸化物半導体膜６３を直接、転写することも可能である。その場合、画素電極６６と薄膜トランジスタ６２とを高精度に位置合わせすることによって可能となる。これにより、酸化物半導体膜６３を転写する以降のプロセスにおいて、酸化物半導体膜６３をパターニングするための露光や現像といったプロセスが不要となる。
一方、薄膜トランジスタ６２を形成する前に、予め第二基板６１上に画素電極６６をパターニングしておき、その後、薄膜トランジスタ６２を形成することも可能である。その場合、画素電極６６の製造工程を、上述の（２２）→（２３）→（２４）→（２５）→（２６）→（２７）→（２１）の順に行えばよい。
本実施形態の液晶表示装置の画素電極形成方法によれば、第一基板から第二基板６１に酸化物半導体膜６３を転写する際、離型膜や接着剤を必要としないので、直接、下地となる第二基板６１上に酸化物半導体膜６３を形成することが可能である。また、薄膜トランジスタ６２は、第一基板から酸化物半導体膜６３を剥離させる時に必要な液体には不溶であるため、この液体によって薄膜トランジスタ６２が劣化することはない。また、酸化物半導体膜６３を転写する時の温度は、液体が蒸発する温度（液体の沸点）以上であり、かつ、第一基板と第二基板６１の融点未満であるため、第二基板６１及び薄膜トランジスタ６２は、酸化物半導体膜６３を転写する時の熱により劣化することはない。
以下、実施例により薄膜の転写方法、及び薄膜トランジスタの製造方法をさらに具体的に説明するが、本発明は以下の実施例に限定されるものではない。
（薄膜の転写方法）
まず、アクリル基板（第一基板）を用意し、このアクリル基板上に、直接、スパッタリング法により、酸化亜鉛に３ａｔｏｍ％のアルミニウムがドープされたアルミニウムドープ酸化亜鉛（ＡＺＯ）膜を成膜した。アクリル基板上に形成されたアルミニウムドープ酸化亜鉛膜の膜厚は１８０ｎｍ、シート抵抗は２００Ω／□であった。
次に、アクリル基板上に形成されたアルミニウムドープ酸化亜鉛膜を転写するためのＰＥＴ基板（第二基板）を準備した。
次に、ＰＥＴ基板をエタノールに浸漬し、アクリル基板における酸化物半導体膜が形成されている側の面と接触させる面に、エタノールを塗布した。
次に、エタノールが塗布されたＰＥＴ基板の一面と、アクリル基板におけるアルミニウムドープ酸化亜鉛膜が形成されている側の面とを接触させた。そして、ＰＥＴ基板を１００℃で３分加熱した。これにより、アクリル基板からアルミニウムドープ酸化亜鉛膜が剥離し、エタノールが完全に蒸発してＰＥＴ基板が乾燥するとともに、アルミニウムドープ酸化亜鉛膜がＰＥＴ基板の一面に付着した。
このようにして、アクリル基板上に形成されたアルミニウムドープ酸化亜鉛膜が、ＰＥＴ基板の一面に転写された。
ＰＥＴ基板の一面に転写されたアルミニウムドープ酸化亜鉛膜のシート抵抗は２０００Ω／□であった。
また、ＰＥＴ基板の一面に転写されたアルミニウムドープ酸化亜鉛膜を走査型電子顕微鏡（ＳＥＭ）により観察した。図６は、ＰＥＴ基板の一面に転写されたアルミニウムドープ酸化亜鉛膜のＳＥＭ像である。図６に示すように、得られたアルミニウムドープ酸化亜鉛膜は、クラックや微粒子、不純物もなくＰＥＴ基板上に転写されていることが分かった。
また、ＰＥＴ基板の一面に転写されたアルミニウムドープ酸化亜鉛膜について、エネルギー分散型Ｘ線分析法（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＥＤＸ）により組成解析を行ったところ、図７に示すように、酸素と亜鉛のみが検出され、酸化亜鉛膜が得られていることが分かった。なお、酸化亜鉛に対するアルミニウムのドーピング量は、ＥＤＸの検出限界よりも少量であるため、アルミニウムは検出されなかった。
また、ＰＥＴ基板の一面に転写されたアルミニウムドープ酸化亜鉛膜について、Ｘ線回折法（Ｘ−ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ：ＸＲＤ）により結晶構造解析を行った。図８は、ＸＲＤによるθ−２θスキャンの結果であり、横軸が２θ、縦軸が強度を示している。図８に示すように、酸化亜鉛（００２）の回折ピークのみが確認され、アルミニウムドープ酸化亜鉛膜はＣ軸方向に強く配向していることが分かった。つまり、このように高い結晶性でＣ軸配向しているため、ＰＥＴ基板の一面に転写されたアルミニウムドープ酸化亜鉛膜は高い伝導性を示すといえる。
（薄膜トランジスタの製造方法）
シリコン酸化膜（膜厚２００ｎｍ）が形成されたＳｉ基板を用意した。次に、このシリコン酸化膜上に、スパッタリング法を用いて、銀（Ａｇ）からなるソース電極及びドレイン電極を形成した。このときのソース電極及びドレイン電極の膜厚は５０ｎｍであった。
そして、スパッタリング法を用いて、酸化亜鉛膜（１５０ｎｍ）が形成されたアクリル基板を用意し、ソース電極及びドレイン電極が形成されたＳｉ基板上にエタノールを４００ｒｐｍで３秒間スピンコートしてから、アクリル基板とＳｉ基板とを接触させた。
その後、アクリル基板を９０℃に加熱し、５分後にアクリル基板とＳｉ基板とを剥がしたところ、ソース電極とドレイン電極との間、及びソース電極上、ドレイン電極上に酸化亜鉛膜が転写された。そして、Ｓｉ基板をゲート電極とし、作製した薄膜トランジスタの特性を評価した。
図９は、作製した薄膜トランジスタの特性を示すグラフである。図９のグラフにおいて、横軸はソース・ドレイン間に印加した電圧を示し、縦軸はドレイン電極で検出された電流値を示す。図示する複数の結果は、ゲート電極に印加するゲート電圧に対応する。
得られた薄膜トランジスタのゲート電極に−２０Ｖ〜２０Ｖのゲート電圧を印加し、ソース・ドレイン間に０〜−４０Ｖの電圧を印加して電流を流した。
その結果、図９に示すように、作製した薄膜トランジスタはトランジスタとして動作した。以上のように、電極上や電極間にも離型層や接着層を用いずに薄膜を転写できることができ、このような薄膜を半導体層とする薄膜トランジスタの動作も確認することできた。
１１・・・薄膜、１２・・・第一基板、２１・・・第二基板、３１・・・液体。

Claims (11)

  1. 第一基板に形成された薄膜を第二基板に転写する、薄膜の転写方法であって、
    前記第一基板に形成された前記薄膜と、前記第二基板とを液体を介して接触させることと、
    前記薄膜を浸透して前記第一基板に接触した前記液体により、前記第一基板を膨潤させることと、
    前記液体を乾燥させ、前記薄膜を前記第二基板に付着させることと、を有する薄膜の転写方法。
  2. 前記液体に対する前記第一基板のぬれ性は、前記液体に対する前記第二基板のぬれ性よりも低い請求項１に記載の薄膜の転写方法。
  3. 前記液体はアルコールを含む請求項１または２に記載の薄膜の転写方法。
  4. 前記第一基板はアクリル樹脂から構成される請求項１〜３のいずれか１項に記載の薄膜の転写方法。
  5. 前記第二基板は樹脂材料から構成される請求項１〜４のいずれか１項に記載の薄膜の転写方法。
  6. 前記第二基板は可撓性を有する請求項１〜５のいずれか１項に記載の薄膜の転写方法。
  7. 前記薄膜は酸化物半導体である請求項１〜６のいずれか１項に記載の薄膜の転写方法。
  8. 前記酸化物半導体は酸化亜鉛である請求項７に記載の薄膜の転写方法。
  9. 前記第一基板に形成された前記薄膜は、真空成膜法によって形成される請求項１〜８のいずれか１項に記載の薄膜の転写方法。
  10. ソース電極及びドレイン電極に接触して設けられる半導体層を形成することを含む薄膜トランジスタの製造方法であって、前記半導体層を、請求項１〜９のいずれか１項に記載の薄膜の転写方法により形成する、薄膜トランジスタの製造方法。
  11. 薄膜トランジスタと接続する画素電極を形成することを含む液晶表示装置の画素電極形成方法であって、前記画素電極を、請求項１〜９のいずれか１項に記載の薄膜の転写方法により形成する、液晶表示装置の画素電極形成方法。
JP2015500226A 2013-02-15 2014-02-10 薄膜の転写方法、薄膜トランジスタの製造方法、液晶表示装置の画素電極形成方法 Active JP6222218B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013027594 2013-02-15
JP2013027594 2013-02-15
PCT/JP2014/053043 WO2014126041A1 (ja) 2013-02-15 2014-02-10 薄膜の転写方法、薄膜トランジスタの製造方法、液晶表示装置の画素電極形成方法

Publications (2)

Publication Number Publication Date
JPWO2014126041A1 JPWO2014126041A1 (ja) 2017-02-02
JP6222218B2 true JP6222218B2 (ja) 2017-11-01

Family

ID=51354043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015500226A Active JP6222218B2 (ja) 2013-02-15 2014-02-10 薄膜の転写方法、薄膜トランジスタの製造方法、液晶表示装置の画素電極形成方法

Country Status (3)

Country Link
US (1) US9536912B2 (ja)
JP (1) JP6222218B2 (ja)
WO (1) WO2014126041A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6222218B2 (ja) * 2013-02-15 2017-11-01 株式会社ニコン 薄膜の転写方法、薄膜トランジスタの製造方法、液晶表示装置の画素電極形成方法
WO2016031762A1 (ja) * 2014-08-26 2016-03-03 株式会社ニコン デバイス製造方法および転写基板
DE102017202793B4 (de) 2017-02-21 2022-09-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Transfer zumindest einer Dünnschicht
DE102018210658B4 (de) * 2018-06-28 2024-03-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Bonden von zumindest einem Wafer und Substrat mit einem darauf befindlichen Wafer

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3604436B2 (ja) 1994-12-08 2004-12-22 尾池工業株式会社 プラスチック液晶パネル用透明導電性転写箔
JP3697859B2 (ja) * 1997-10-06 2005-09-21 松下電器産業株式会社 微細パターンの製造方法
JP2001352019A (ja) * 2000-06-09 2001-12-21 Kyushu Nitto Denko Kk 粘性魂状物の転写方法
JP3926116B2 (ja) * 2001-06-29 2007-06-06 株式会社東芝 半導体装置の製造方法、液晶表示装置の製造方法、及びｅｌ表示装置の製造方法
JP2003229588A (ja) * 2002-02-01 2003-08-15 Canon Inc 薄膜半導体の製造方法及び太陽電池の製造方法
JP5271541B2 (ja) * 2006-01-16 2013-08-21 パナソニック株式会社 半導体小片の製造方法ならびに電界効果トランジスタおよびその製造方法
JP2012248332A (ja) * 2011-05-25 2012-12-13 Dainippon Printing Co Ltd 色素増感型光電変換素子、色素増感型太陽電池及び色素増感型太陽電池モジュールの製造方法
JP2013080897A (ja) * 2011-09-22 2013-05-02 Sumitomo Chemical Co Ltd 複合基板の製造方法
JPWO2014020906A1 (ja) * 2012-07-30 2016-07-21 住友化学株式会社 複合基板の製造方法および半導体結晶層形成基板の製造方法
JP6222218B2 (ja) * 2013-02-15 2017-11-01 株式会社ニコン 薄膜の転写方法、薄膜トランジスタの製造方法、液晶表示装置の画素電極形成方法

Also Published As

Publication number Publication date
US20150318306A1 (en) 2015-11-05
JPWO2014126041A1 (ja) 2017-02-02
US9536912B2 (en) 2017-01-03
WO2014126041A1 (ja) 2014-08-21

Similar Documents

Publication Publication Date Title
CN102709327B (zh) 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
CN103412450A (zh) 阵列基板及其制作方法和显示装置
CN106505033B (zh) 阵列基板及其制备方法、显示装置
Xian et al. A practical ITO replacement strategy: Sputtering‐free processing of a metallic nanonetwork
JP6222218B2 (ja) 薄膜の転写方法、薄膜トランジスタの製造方法、液晶表示装置の画素電極形成方法
WO2012043338A1 (ja) 薄膜トランジスタ及びその製造方法、薄膜トランジスタを備える画像表示装置
CN102969393A (zh) 一种基底上ito薄膜图案化方法
CN107026121A (zh) 阵列基板的制备方法、阵列基板及显示装置
CN102270570A (zh) 使硅层结晶的方法及使用该方法形成薄膜晶体管的方法
CN105097943A (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN104779302A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN104952932A (zh) 薄膜晶体管、阵列基板及其制作方法、显示装置
TW201142955A (en) Method for manufacturing thin film transistor, thin film transistor and image display device
CN103545319A (zh) 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置
WO2015143745A1 (zh) 一种阵列基板的制造方法
CN103700670B (zh) 阵列基板及其制作方法、显示装置
CN107146773A (zh) Tft基板的制作方法
JP2016533004A (ja) 導電性基板およびその製造方法
CN107275343B (zh) 底栅型tft基板的制作方法
CN106653696B (zh) 一种用于制作阵列基板的方法
CN103700709A (zh) 一种薄膜晶体管及其制备方法、阵列基板和显示器
CN103400802B (zh) 阵列基板及其制作方法和显示装置
WO2014173146A1 (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
CN101118881A (zh) 像素结构的制作方法
CN106024707B (zh) 阵列基板及其制备方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170918

R150 Certificate of patent or registration of utility model

Ref document number: 6222218

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250