JP6219089B2 - ｐ型ＺｎＯ系半導体層の製造方法、及び、ＺｎＯ系半導体素子の製造方法 - Google Patents

Description

本発明は、ｐ型ＺｎＯ系半導体層の製造方法、及び、ＺｎＯ系半導体素子の製造方法に関する。

酸化亜鉛（ＺｎＯ）は、室温で３．３７ｅＶのバンドギャップエネルギーを持つ直接遷移型の半導体で、励起子の束縛エネルギーが６０ｍｅＶと比較的大きい。また原材料が安価であるとともに、環境や人体への影響が少ないという特徴を有する。このためＺｎＯを用いた高効率、低消費電力で環境性に優れた発光素子の実現が期待されている。

しかしＺｎＯ系半導体は、強いイオン性に起因する自己補償効果のために、ｐ型の導電型制御が困難である。たとえばアクセプタ不純物として、Ｎ、Ｐ、Ａｓ、ＳｂなどのＶＡ族元素、Ｌｉ、Ｎａ、ＫなどのＩＡ族元素、Ｃｕ、Ａｇ、ＡｕなどのＩＢ族元素を用い、実用的な性能をもつｐ型ＺｎＯ系半導体の研究が行われている（たとえば特許文献１〜５参照）。

特開２００１−４８６９８号公報 特開２００１−６８７０７号公報 特開２００４−２２１１３２号公報 特開２００９−２５６１４２号公報 特許第４３６５５３０号公報

本願発明者らは、ＧａドープＺｎＯ単結晶層とＣｕ層とが交互に積層されたｎ型ＺｎＯ系半導体構造がアニールによりｐ型化することを発見し、先の出願（特願２０１２−１６６８３７号）において、たとえばＧａドープＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層とＣｕ層とが厚さ方向に積層された構造（交互積層構造）をアニールし、ＣｕとＧａが共ドープされたｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）層を製造する方法を提案した。

図１２Ａ〜図１２Ｄを参照し、先の出願に係る提案を説明する。

図１２Ａは、ＧａドープＺｎＯ単結晶層とＣｕ層とが交互に積層されたｎ型ＺｎＯ系半導体構造について、ＣＶ特性及び不純物濃度のデプスプロファイルを示すグラフである。上欄にＣＶ特性、下欄に不純物濃度のデプスプロファイルを示すグラフを示した。測定は、電解液をショットキー電極に用いたエレクトロケミカルＣＶ測定法（ＥＣＶ法）により行った。グラフは並列モデルで解析した結果を示す。ＣＶ特性を示すグラフの横軸は、電圧を単位「Ｖ」で表し、縦軸は、「１／Ｃ^２」を単位「ｃｍ^４／Ｆ^２」で表す。両軸ともリニアスケールを用いている。不純物濃度のデプスプロファイルを示すグラフの横軸は、試料の深さ（厚さ）方向の位置を単位「ｎｍ」で表し、縦軸は、不純物濃度を単位「ｃｍ^−３」で表す。横軸はリニアスケール、縦軸は対数スケールを用いている。

ＣＶ特性を示すグラフ（上欄）を参照すると、右上がりの曲線（電圧が増加すると１／Ｃ^２が増加する関係）が得られ、ｎ型ＺｎＯ系半導体構造がｎ型導電性を備えることが示されている。なお、傾きが不純物濃度（抵抗値）と対応する。

不純物濃度のデプスプロファイルを示すグラフ（下欄）を参照すると、ｎ型ＺｎＯ系半導体構造の不純物濃度（ドナー濃度）Ｎ_ｄは１．０×１０^２１ｃｍ^−３程度であることがわかる。

図１２Ｂは、ｎ型ＺｎＯ系半導体構造における、Ｃｕの絶対濃度［Ｃｕ］及びＧａの絶対濃度［Ｇａ］の、２次イオン質量分析法(secondary ion mass spectrometry; SIMS)によるデプスプロファイルを示すグラフである。グラフの横軸は、試料の深さ方向の位置を、単位「ｎｍ」で表し、縦軸は、Ｃｕ濃度［Ｃｕ］及びＧａ濃度［Ｇａ］を、単位「ｃｍ^−３」で表す。横軸はリニアスケール、縦軸は対数スケールを用いている。

ｎ型ＺｎＯ系半導体構造におけるＣｕ濃度［Ｃｕ］は２．０×１０^２１ｃｍ^−３程度、Ｇａ濃度［Ｇａ］は７．０×１０^２０ｃｍ^−３程度であることがわかる。［Ｃｕ］及び［Ｇａ］は、たとえば吸着物の影響により、表面近傍で正確に測定されない場合がある。

なお、図１２Ａ及び図１２Ｂに分析結果を示したｎ型ＺｎＯ系半導体構造は、本願発明に係る実験（後述）で用いるサンプルのアニール前試料の交互積層構造と等しいものである。

図１２Ｃは、ｎ型ＺｎＯ系半導体構造をｐ型化するためのアニール温度を示すグラフである。たとえば流量１Ｌ／ｍｉｎの酸素雰囲気中、５７０℃で１０分間のアニールを実施する。

図１２Ｄは、アニール後のＺｎＯ系半導体構造のＣＶ特性及び不純物濃度のデプスプロファイルを示すグラフである。上欄にＣＶ特性、下欄に不純物濃度のデプスプロファイルを示すグラフを記載した。グラフの両軸の意味するところは、図１２Ａに示すグラフのそれらに等しい。

ＣＶ特性を示すグラフ（上欄）を参照すると、右下がりの曲線（電圧が増加すると１／Ｃ^２が減少する関係）が得られ、ＺｎＯ系半導体構造がｐ型導電性を備えるに至ったことが示されている。

不純物濃度のデプスプロファイルを示すグラフ（下欄）を参照すると、ｐ型化したＺｎＯ系半導体構造の不純物濃度（アクセプタ濃度）Ｎ_ａは６．０×１０^１７ｃｍ^−３程度であることがわかる。

ＧａドープＺｎＯ単結晶層とＣｕ層とが交互に積層されたｎ型ＺｎＯ系半導体構造は、アニールによりｐ型化される。アニールを行うことで、ＣｕとＧａがＺｎＯ系半導体構造内に拡散し、ＺｎＯ結晶中に拡散したＣｕがＺｎ位置（Ｚｎサイト）を置換する。これに伴い、ｎ型ＺｎＯ系半導体構造はＣｕとＧａが共ドープされたｐ型ＺｎＯ系半導体層になる（ｐ型化する）と考えられる。

このように、先の出願に係る提案は、たとえばＧａドープＺｎＯ単結晶層とＣｕ層とが交互に積層されたｎ型ＺｎＯ系半導体構造を準備し、これにアニールを施すことによって、ｐ型ＺｎＯ系半導体層を得る方法である。

しかしながら、先の出願に係る提案においては、アニールによってｐ型化するＺｎＯ系半導体構造中のＣｕ濃度（ドーピング濃度）は、たとえば１０^２１ｃｍ^−３オーダーであり、Ｃｕ濃度に比較すると、ｐ型層の不純物濃度（アクセプタ濃度）Ｎ_ａ（たとえば１０^１７ｃｍ^−３オーダー）は高いとはいえない。

Ｃｕ及びＺｎがＯと結合し酸化物となるための標準生成エネルギーは、それぞれ−３００ｋＪ／ｍｏｌ（Ｃｕ_２Ｏの場合）、−６７０ｋＪ／ｍｏｌ（ＺｎＯの場合）である。すなわちＺｎはＣｕよりもＯと結合して酸化物になりやすい。先の出願に係る提案においては、ＺｎＯ結晶中に拡散したＣｕに、有効的にＺｎ位置を置換させるのが難しく、そのためＣｕ濃度と比較した不純物濃度（アクセプタ濃度）Ｎ_ａが低いと考えられる。

本願発明者らは、鋭意研究を継続し、先の出願に係る発明よりもアクセプタ濃度Ｎ_ａの高いｐ型ＺｎＯ系半導体層を製造する方法を見出した。

本発明の目的は、アクセプタ濃度の高いｐ型ＺｎＯ系半導体層の製造方法、及び、アクセプタ濃度の高いｐ型ＺｎＯ系半導体層を備えるＺｎＯ系半導体素子の製造方法を提供することである。

本発明の一観点によれば、（ａ）Ｃｕまたは／及びＡｇであるＩＢ族元素と、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とを含むｎ型ＺｎＯ系半導体単結晶構造を形成する工程と、（ｂ）前記ｎ型ＺｎＯ系半導体単結晶構造に減圧下で第１アニールを施す工程と、（ｃ）前記第１アニール後のｎ型ＺｎＯ系半導体単結晶構造に、酸化剤を含む雰囲気中で第２アニールを施して、前記ＩＢ族元素と前記ＩＩＩＢ族元素が共ドープされたｐ型ＺｎＯ系半導体層を形成する工程とを有し、前記工程（ａ）が、（ａ１）（ｉ）Ｚｎ、（ｉｉ）Ｏ、（ｉｉｉ）必要に応じてＭｇ、（ｉｖ）Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素を供給して、前記ＩＩＩＢ族元素がドープされたＭｇ _ｘ Ｚｎ _１−ｘ Ｏ（０≦ｘ≦０．６）単結晶層を形成する工程と、（ａ２）前記Ｍｇ _ｘ Ｚｎ _１−ｘ Ｏ（０≦ｘ≦０．６）単結晶層上にＣｕまたは／及びＡｇであるＩＢ族元素を供給する工程と、（ａ３）前記工程（ａ１）と前記工程（ａ２）を交互に繰り返して積層構造を形成する工程とを含むｐ型ＺｎＯ系半導体層の製造方法が提供される。

また、本発明の他の観点によれば、基板上方に、ｎ型ＺｎＯ系半導体層を形成する工程と、前記ｎ型ＺｎＯ系半導体層上方に、ｐ型ＺｎＯ系半導体層を形成する工程とを有し、前記ｐ型ＺｎＯ系半導体層を形成する工程は、（ａ）Ｃｕまたは／及びＡｇであるＩＢ族元素と、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とを含むｎ型ＺｎＯ系半導体単結晶構造を形成する工程と、（ｂ）前記ｎ型ＺｎＯ系半導体単結晶構造に減圧下で第１アニールを施す工程と、（ｃ）前記第１アニール後のｎ型ＺｎＯ系半導体単結晶構造に、酸化剤を含む雰囲気中で第２アニールを施して、前記ＩＢ族元素と前記ＩＩＩＢ族元素が共ドープされたｐ型ＺｎＯ系半導体層を形成する工程とを備え、前記工程（ａ）が、（ａ１）（ｉ）Ｚｎ、（ｉｉ）Ｏ、（ｉｉｉ）必要に応じてＭｇ、（ｉｖ）Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素を供給して、前記ＩＩＩＢ族元素がドープされたＭｇ _ｘ Ｚｎ _１−ｘ Ｏ（０≦ｘ≦０．６）単結晶層を形成する工程と、（ａ２）前記Ｍｇ _ｘ Ｚｎ _１−ｘ Ｏ（０≦ｘ≦０．６）単結晶層上にＣｕまたは／及びＡｇであるＩＢ族元素を供給する工程と、（ａ３）前記工程（ａ１）と前記工程（ａ２）を交互に繰り返して積層構造を形成する工程とを含むＺｎＯ系半導体素子の製造方法が提供される。

本発明によれば、アクセプタ濃度の高いｐ型ＺｎＯ系半導体層の製造方法、及び、アクセプタ濃度の高いｐ型ＺｎＯ系半導体層を備えるＺｎＯ系半導体素子の製造方法を提供することができる。

図１は、ＭＢＥ装置を示す概略的な断面図である。 図２Ａは、アニール前試料の概略的な断面図であり、図２Ｂは、交互積層構造を形成する際のＺｎセル、Ｏセル、Ｇａセル、及びＣｕセルのシャッタシーケンスを示すタイムチャートであり、図２Ｃは、交互積層構造５４の概略的な断面図であり、図２Ｄは、ＧａドープＺｎＯ単結晶層５４ａ及びＣｕ層５４ｂの概略的な断面図である。 図３Ａは、サンプルのアニール前試料の交互積層構造５４について、ＣＶ特性（上欄）及び不純物濃度のデプスプロファイル（下欄）を示すグラフであり、図３Ｂは、交互積層構造５４における、Ｃｕの絶対濃度［Ｃｕ］及びＧａの絶対濃度［Ｇａ］の、ＳＩＭＳによるデプスプロファイルを示すグラフである。 図４Ａ、図４Ｂは、それぞれ第１アニール、第２アニールのアニール温度を示すグラフである。 図５Ａは、サンプルの第１アニール後試料の交互積層構造５４形成位置における、ＣＶ特性及び不純物濃度のデプスプロファイルを示すグラフであり、図５Ｂは、サンプルの第２アニール後試料の交互積層構造５４形成位置における、ＣＶ特性及び不純物濃度のデプスプロファイルを示すグラフである。 図６Ａ及び図６Ｂは、実施例によるＺｎＯ系半導体発光素子の製造方法の概略を示すフローチャートである。 図７Ａは、第１実施例による製造方法で製造されるＺｎＯ系半導体発光素子の概略的な断面図であり、図７Ｂは、交互積層構造５Ａの概略的な断面図である。 図８は、Ｃｕ、Ｇａ共ドープｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０＜ｘ≦０．６）単結晶層形成時、交互積層構造を作製する際のＺｎセル、Ｍｇセル、Ｏセル、Ｇａセル、及びＣｕセルのシャッタシーケンスの一例を示すタイムチャートである。 図９Ａは、第２実施例による製造方法で製造されるＺｎＯ系半導体発光素子の概略的な断面図であり、図９Ｂは、活性層１５の他の例を示す概略的な断面図であり、図９Ｃは、交互積層構造１６Ａの概略的な断面図である。 図１０は、第３実施例による製造方法で製造されるＺｎＯ系半導体発光素子の概略的な断面図である。 図１１Ａ〜図１１Ｄは、第１アニール及び第２アニールを行うことで、高いアクセプタ濃度Ｎ_ａを有するｐ型ＺｎＯ系半導体単結晶層を形成可能なｎ型ＺｎＯ系半導体単結晶構造の例を示す概略的な断面図である。 図１２Ａは、ＧａドープＺｎＯ単結晶層とＣｕ層とが交互に積層されたｎ型ＺｎＯ系半導体構造について、ＣＶ特性及び不純物濃度のデプスプロファイルを示すグラフであり、図１２Ｂは、ｎ型ＺｎＯ系半導体構造における、Ｃｕの絶対濃度［Ｃｕ］及びＧａの絶対濃度［Ｇａ］の、ＳＩＭＳによるデプスプロファイルを示すグラフである。 図１２Ｃは、ｎ型ＺｎＯ系半導体構造をｐ型化するためのアニール温度を示すグラフであり、図１２Ｄは、アニール後のＺｎＯ系半導体構造のＣＶ特性及び不純物濃度のデプスプロファイルを示すグラフである。

まず、ＺｎＯ系半導体層等の成長に用いられる結晶製造装置について説明する。以下に説明する実験及び実施例では、結晶製造方法として分子線エピタキシー(molecular beam epitaxy; MBE)を用いる。ここでＺｎＯ系半導体は、少なくともＺｎとＯを含む。

図１は、ＭＢＥ装置を示す概略的な断面図である。真空チャンバ７１内に、Ｚｎソースガン７２、Ｏソースガン７３、Ｍｇソースガン７４、Ｃｕソースガン７５、及びＧａソースガン７６が備えられている。

Ｚｎソースガン７２、Ｍｇソースガン７４、Ｃｕソースガン７５、Ｇａソースガン７６は、それぞれＺｎ（７Ｎ）、Ｍｇ（６Ｎ）、Ｃｕ（９Ｎ）、及びＧａ（７Ｎ）の固体ソースを収容するクヌーセンセルを含み、セルを加熱することにより、Ｚｎビーム、Ｍｇビーム、Ｃｕビーム、Ｇａビームを出射する。

Ｏソースガン７３は、たとえば１３．５６ＭＨｚのラジオ周波数を用いる無電極放電管を含み、無電極放電管内でＯ_２ガス（６Ｎ）をプラズマ化して、Ｏラジカルビームを出射する。放電管材料として、アルミナまたは高純度石英を使用することができる。

基板ヒータを備えるステージ７７が基板７８を保持する。ソースガン７２〜７６は、それぞれセルシャッタを含む。各セルシャッタの開閉により、基板７８上に各ビームが照射される状態と照射されない状態とを切り替え可能である。基板７８上に所望のタイミングで所望のビームを照射し、所望の組成のＺｎＯ系化合物半導体層を成長させることができる。

ＺｎＯにＭｇを添加することにより、バンドギャップを広げることができる。しかしＺｎＯはウルツ鉱構造（六方晶）であり、ＭｇＯは岩塩構造（立方晶）であることから、Ｍｇ組成が高すぎると相分離を起こす。ＭｇＺｎＯのＭｇ組成をｘと明示するＭｇ_ｘＺｎ_１−ｘＯにおいて、Ｍｇ組成ｘはウルツ鉱構造を保つため０．６以下とするのが好ましい。なお、Ｍｇ_ｘＺｎ_１−ｘＯという表記は、ｘ＝０の場合としてＭｇの添加されないＺｎＯを含む。

ＺｎＯ系半導体のｎ型導電性は、不純物のドープを行わなくても得られる。Ｇａ等の不純物をドープし、ｎ型導電性を高めることができる。ＺｎＯ系半導体のｐ型導電性は、ｐ型不純物のドープにより得られる。

真空チャンバ７１内に、水晶振動子を用いた膜厚計７９が備えられている。膜厚計７９で測定される付着速度から、各ビームのフラックス強度が求められる。

真空チャンバ７１に、反射高速電子回折(reflection high energy electron diffraction; RHEED)用のガン８０、及び、ＲＨＥＥＤ像を映すスクリーン８１が取り付けられている。ＲＨＥＥＤ像から、基板７８上に形成された結晶層の表面平坦性や成長モードを評価することができる。

結晶が２次元成長し表面が平坦なエピタキシャル成長（単結晶成長）である場合、ＲＨＥＥＤ像はストリークパターンを示し、結晶が３次元成長し表面が平坦でないエピタキシャル成長（単結晶成長）の場合、ＲＨＥＥＤ像はスポットパターンを示す。多結晶成長の場合は、ＲＨＥＥＤ像がリングパターンとなる。

次に、Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）結晶成長におけるＶＩ／ＩＩフラックス比について説明する。Ｚｎビームのフラックス強度をＪ_Ｚｎ、Ｍｇビームのフラックス強度をＪ_Ｍｇ、Ｏラジカルビームのフラックス強度をＪ_Ｏと表す。金属材料であるＺｎあるいはＭｇのビームは、原子、または複数個の原子を含むクラスターのＺｎあるいはＭｇを含む。原子とクラスターのいずれも結晶成長に有効である。ガス材料であるＯのビームは、原子ラジカルや中性分子を含むが、ここでは結晶成長に有効な原子ラジカルのフラックス強度を考える。

結晶へのＺｎの付着しやすさを示す付着係数をｋ_Ｚｎ、Ｍｇの付着しやすさを示す付着係数をｋ_Ｍｇ、Ｏの付着しやすさを示す付着係数をｋ_Ｏと表す。Ｚｎの付着係数ｋ_Ｚｎとフラックス強度Ｊ_Ｚｎの積ｋ_ＺｎＪ_Ｚｎ、Ｍｇの付着係数ｋ_Ｍｇとフラックス強度Ｊ_Ｍｇの積ｋ_ＭｇＪ_Ｍｇ、Ｏの付着係数ｋ_Ｏとフラックス強度Ｊ_Ｏの積ｋ_ＯＪ_Ｏは、それぞれ基板の単位面積に単位時間当たりに付着するＺｎ原子、Ｍｇ原子、及びＯ原子の個数に対応する。

ｋ_ＺｎＪ_Ｚｎとｋ_ＭｇＪ_Ｍｇの和に対するｋ_ＯＪ_Ｏの比であるｋ_ＯＪ_Ｏ／（ｋ_ＺｎＪ_Ｚｎ＋ｋ_ＭｇＪ_Ｍｇ）を、ＶＩ／ＩＩフラックス比と定義する。ＶＩ／ＩＩフラックス比が１より小さい場合をＩＩ族リッチ条件（Ｍｇを含まない場合は単にＺｎリッチ条件）、ＶＩ／ＩＩフラックス比が１に等しい場合をストイキオメトリ条件、ＶＩ／ＩＩフラックス比が１より大きい場合をＶＩ族リッチ条件（あるいはＯリッチ条件）と呼ぶ。

なお、Ｚｎ面（＋ｃ面）での結晶成長においては、基板表面温度８５０℃以下であれば、付着係数ｋ_Ｚｎ、ｋ_Ｍｇ及びｋ_Ｏを１とみなすことができ、ＶＩ／ＩＩフラックス比をＪ_Ｏ／（Ｊ_Ｚｎ＋Ｊ_Ｍｇ）と表すことが可能である。

ＶＩ／ＩＩフラックス比は、たとえばＺｎＯの成長においては、以下の手順で算出することができる。Ｚｎフラックスは、水晶振動子を用いた膜厚モニタにより、室温でのＺｎの蒸着速度Ｆ_Ｚｎ（ｎｍ／ｓ）として測定される。ＺｎフラックスはＦ_Ｚｎ（ｎｍ／ｓ）からＪ_Ｚｎ（ａｔｏｍｓ／ｃｍ^２ｓ）に換算される。

一方、Ｏラジカルフラックスは、以下のように求められる。Ｏラジカルビーム照射条件一定（たとえばＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍ）のもとで、Ｚｎフラックスを変化させてＺｎＯを成長させ、ＺｎＯ成長速度のＺｎフラックス依存性を実験的に求める。その結果を、ＺｎＯ成長速度Ｇ_ＺｎＯの近似式：Ｇ_ＺｎＯ＝［（ｋ_ＺｎＪ_Ｚｎ）^−１＋（ｋ_ＯＪ_Ｏ）^−１］^−１を用いてフィッティングすることにより、その条件におけるＯラジカルフラックスＪ_Ｏが算出される。こうして得られたＺｎフラックスＪ_Ｚｎ及びＯラジカルフラックスＪ_Ｏから、ＶＩ／ＩＩフラックス比を算出することができる。

続いて、本願発明者らが行った実験について説明する。説明においては、アニール前の試料をアニール前試料、アニール開始後の試料をアニール後試料と記載する。

サンプルのアニール前試料の作製方法について説明する。図２Ａに、アニール前試料の概略的な断面図を示す。

ｎ型導電性を有するＺｎ面ＺｎＯ（０００１）基板（以下、本明細書においてＺｎＯ基板）５１に９００℃で３０分間のサーマルクリーニングを施した後、基板５１温度を３００℃まで下げた。その温度（成長温度３００℃）で、ＺｎフラックスＦ_Ｚｎを０．１７ｎｍ／ｓ（Ｊ_Ｚｎ＝１．１×１０^１５ａｔｏｍｓ／ｃｍ^２ｓ）、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍ（Ｊ_Ｏ＝８．１×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）とし、ＺｎＯ基板５１上に厚さ３０ｎｍのＺｎＯバッファ層５２を成長させた。ＺｎＯバッファ層５２の結晶性及び表面平坦性の改善のため、９００℃で１０分間のアニールを行った。

ＺｎＯバッファ層５２上に、成長温度を９００℃、ＺｎフラックスＦ_Ｚｎを０．１７ｎｍ／ｓ（Ｊ_Ｚｎ＝１．１×１０^１５ａｔｏｍｓ／ｃｍ^２ｓ）、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍ（Ｊ_Ｏ＝８．１×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）として、厚さ１００ｎｍのアンドープＺｎＯ層５３を成長させた。アンドープＺｎＯ層５３はｎ型ＺｎＯ層である。アンドープＺｎＯ層５３上に、Ｚｎ、Ｏ及びＧａと、Ｃｕとを異なるタイミングで供給し、交互積層構造５４を形成した。交互積層構造５４の形成温度は２５０℃とした。

図２Ｂは、交互積層構造を形成する際のＺｎセル、Ｏセル、Ｇａセル、及びＣｕセルのシャッタシーケンスを示すタイムチャートである。

交互積層構造５４の形成に当たっては、Ｚｎセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタを開き、Ｃｕセルシャッタを閉じるＧａドープＺｎＯ単結晶層成長工程と、Ｚｎセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタを閉じ、Ｃｕセルシャッタを開くＣｕ付着工程（Ｃｕ層形成工程）とを交互に繰り返した。

ＧａドープＺｎＯ単結晶層成長工程においては、ＯセルシャッタとＧａセルシャッタの開閉は同時に行い、Ｏセルシャッタ及びＧａセルシャッタの開期間の前後に、Ｚｎセルシャッタの開期間を延長する。

サンプルのアニール前試料の作製においては、Ｏセルシャッタ及びＧａセルシャッタの１回当たりの開期間を１０秒とし、Ｏセルシャッタ及びＧａセルシャッタの開期間の前後にＺｎセルシャッタの開期間を１秒ずつ延長した。Ｚｎセルシャッタの１回当たりの開期間は１２秒である。Ｚｎセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタがすべて開状態となる１０秒間が、１回当たりのＧａドープＺｎＯ単結晶層成長期間である。Ｃｕセルシャッタの１回当たりの開期間は５０秒とした。

ＧａドープＺｎＯ単結晶層成長工程とＣｕ付着工程を交互に６０回ずつ繰り返し、厚さ１２０ｎｍの交互積層構造５４を得た。ＧａドープＺｎＯ単結晶層成長工程でのＺｎフラックスＦ_Ｚｎは０．１３ｎｍ／ｓ（Ｊ_Ｚｎ＝８．６×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）、Ｏラジカルビーム照射条件はＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍ（Ｊ_Ｏ＝８．１×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）、Ｇａのセル温度Ｔ_Ｇａは６００℃（Ｆ_Ｇａは検出下限値未満）とした。ＶＩ／ＩＩフラックス比は０．９４（Ｚｎリッチ条件）である。Ｃｕ付着工程でのＣｕのセル温度Ｔ_Ｃｕは９９０℃とし、ＣｕフラックスＦ_Ｃｕを０．００４ｎｍ／ｓとした。

図２Ｃは、交互積層構造５４の概略的な断面図である。交互積層構造５４は、ＧａドープＺｎＯ単結晶層５４ａとＣｕ層５４ｂが交互に積層された積層構造を有する。

ＧａドープＺｎＯ単結晶層５４ａの厚さは２．０ｎｍ程度、Ｃｕ層５４ｂの厚さ（Ｃｕの付着厚さ）は１原子層以下、たとえば約１／２０原子層である。この場合、ＧａドープＺｎＯ単結晶層５４ａ表面のＣｕ被覆率は５％程度となる。

図２Ｄに、ＧａドープＺｎＯ単結晶層５４ａ及びＣｕ層５４ｂの概略的な断面図を示す。たとえば約１／２０原子層の厚さをもつＣｕ層５４ｂは、本図に示すように、ＧａドープＺｎＯ単結晶層５４ａ表面の一部に付着するＣｕで形成される。以後、図面の簡略化のため、このようなＣｕの付着態様も含め、交互積層構造を図２Ｃの層構造で表す。

図３Ａは、サンプルのアニール前試料の交互積層構造５４について、ＣＶ特性（上欄）及び不純物濃度のデプスプロファイル（下欄）を示すグラフであり、図１２Ａと同図である。

ＣＶ特性を示すグラフから、交互積層構造５４がｎ型導電性を備えることがわかる。また、不純物濃度のデプスプロファイルを示すグラフからは、交互積層構造５４の不純物濃度（ドナー濃度）Ｎ_ｄは１．０×１０^２１ｃｍ^−３程度であることがわかる。

図３Ｂは、交互積層構造５４における、Ｃｕの絶対濃度［Ｃｕ］及びＧａの絶対濃度［Ｇａ］の、ＳＩＭＳによるデプスプロファイルを示すグラフであり、図１２Ｂと同図である。

交互積層構造５４におけるＣｕ濃度［Ｃｕ］は２．０×１０^２１ｃｍ^−３程度、Ｇａ濃度［Ｇａ］は７．０×１０^２０ｃｍ^−３程度であることがわかる。

次に、サンプルにアニール処理を施した。アニールは２段階に分けて行った。

図４Ａ、図４Ｂは、それぞれ第１アニール、第２アニールのアニール温度を示すグラフである。第１アニールは、減圧下（１気圧未満）で行う。第２アニールは、第１アニールの終了後、たとえばキャリアガスに水蒸気を含ませた雰囲気中で行う。実験においては、第１アニールを、１Ｐａ未満の圧力下、４２０℃で１０分間実施した。また第２アニールは、流量１Ｌ／ｍｉｎの酸素（キャリアガス）に水蒸気を含ませ、４００℃で６０分間実施した。なお、ボイリングした純水中にＯ_２ガスを通すことで、水蒸気を含ませた。

図５Ａは、サンプルの第１アニール後試料の交互積層構造５４形成位置における、ＣＶ特性及び不純物濃度のデプスプロファイルを示すグラフである。上欄にＣＶ特性、下欄に不純物濃度のデプスプロファイルを示すグラフを記載した。グラフの両軸の意味するところは、図１２Ａに示すグラフのそれらに等しい。

ＣＶ特性を示すグラフ（上欄）を参照すると、右上がりの曲線（電圧が増加すると１／Ｃ^２が増加する関係）が得られ、第１アニール終了後においても、交互積層構造５４形成位置はｎ型導電性を備えることが示されている。

不純物濃度のデプスプロファイルを示すグラフ（下欄）を参照すると、第１アニール後試料における交互積層構造５４形成位置の不純物濃度（ドナー濃度）Ｎ_ｄは３．０×１０^２１ｃｍ^−３程度であることがわかる。第１アニール後試料の交互積層構造５４形成位置は、アニール前試料（図３Ａ参照）の交互積層構造５４とほぼ等しい不純物濃度（ドナー濃度）Ｎ_ｄを備える低抵抗のｎ型層となっている。

図５Ｂは、サンプルの第２アニール後試料の交互積層構造５４形成位置における、ＣＶ特性及び不純物濃度のデプスプロファイルを示すグラフである。上欄にＣＶ特性、下欄に不純物濃度のデプスプロファイルを示すグラフを記載した。グラフの両軸の意味するところは、図１２Ｄに示すグラフのそれらに等しい。

ＣＶ特性を示すグラフ（上欄）を参照すると、右下がりの曲線（電圧が増加すると１／Ｃ^２が減少する関係）が得られ、交互積層構造５４形成位置がｐ型導電性を備えることが示されている。

不純物濃度のデプスプロファイルを示すグラフ（下欄）を参照すると、第２アニール後試料における交互積層構造５４形成位置（ｐ型層形成位置）の不純物濃度（アクセプタ濃度）Ｎ_ａは３．５×１０^２０ｃｍ^−３程度であることがわかる。

なお、第２アニール終了後の交互積層構造５４形成位置（ｐ型層形成位置）において、Ｃｕ濃度（ドーピング濃度）は、１０^２１ｃｍ^−３オーダーであった。またＣｕとＧａは、層の厚さ方向の全体にわたって均一にドープされていた。

第２アニールにより、交互積層構造５４形成位置はｐ型化する。先の出願に係る提案においては、ｐ型化したＺｎＯ系半導体構造のアクセプタ濃度Ｎ_ａが６．０×１０^１７ｃｍ^−３程度（図１２Ｄ参照）であったが、本願実験に係るｐ型層のアクセプタ濃度Ｎ_ａは、それよりも３桁程度高い。また、本願実験においては、ｐ型層のアクセプタ濃度Ｎ_ａは、たとえば１０^２１ｃｍ^−３オーダー（図３Ｂ参照）である交互積層構造５４のＣｕ濃度（ドーピング濃度）に対し、１桁程度低いだけである。

本願発明者らが行った実験より、サンプルの交互積層構造５４は、アズグロウンでｎ型であり（図３Ａ参照）、第１アニール及び第２アニールを経て、高いアクセプタ濃度Ｎ_ａを有するｐ型層となる（図５Ｂ参照）ことが理解される。

減圧下、適当な温度と時間で熱処理（第１アニール）を行うことにより、Ｚｎがある程度結晶から脱離（蒸発）するとともに、交互積層構造５４内にＣｕとＧａが拡散すると考えられる。Ｚｎの脱離により、ＣｕがＺｎ位置を置換しやすくなり、Ｃｕは先の出願に係る提案においてよりも、高い割合でＺｎ位置を置換する。Ｃｕがｐ型不純物として機能する一方、第１アニールによって、交互積層構造５４形成位置に、ドナー源として作用するＯ空孔が生じるため、交互積層構造５４形成位置の不純物濃度（ドナー濃度）は、第１アニール前とほぼ等しい。

第２アニールを行うことにより、Ｏ空孔にＯが補完され、交互積層構造５４形成位置がｐ型化すると考えられる。ＣｕがＺｎ位置を高い割合で置換しているため、高いアクセプタ濃度Ｎ_ａを有するｐ型層（ＣｕとＧａが共ドープされたｐ型ＺｎＯ単結晶層）が形成されると思われる。

実験においては、キャリアガスに水蒸気（Ｈ_２Ｏ）を含ませた雰囲気の中で第２アニールを実施した。Ｈ_２Ｏは酸化剤として機能する。したがってＨ_２Ｏに限らず、酸化剤を含む雰囲気中で第２アニールを行うことにより、Ｏ空孔を補完して、交互積層構造５４形成位置をｐ型化することができる。Ｈ_２Ｏのほか、Ｏ_２、ＮＯ_２、Ｎ_２Ｏ、オゾン、メチルアルコール、エチルアルコール等を酸化剤として使用することが可能である。

また、実験においては、第２アニール時のキャリアガスに酸素を使用した。キャリアガスに特段の制限はないが、交互積層構造５４形成位置から脱離する酸素を減少させるという観点からは、酸素を用いることが好ましい。

更に、本願発明者らの鋭意研究の結果、交互積層構造５４に対し、第１アニールを、減圧下、たとえば１Ｐａ未満の圧力下、３５０℃〜５００℃の処理温度、５分〜２０分の処理時間で行うことにより、更に、第２アニールを、キャリアガスにＨ_２Ｏを含ませた雰囲気の中（酸化剤を含む雰囲気中）、３５０℃〜４５０℃の処理温度、１０分〜９０分の処理時間で行うことにより、たとえばアクセプタ濃度Ｎ_ａが１０^２０ｃｍ^−３オーダー以上であり、Ｃｕ濃度（ドーピング濃度）とほぼ等しい、または１桁程度低いだけの、高アクセプタ濃度ｐ型層（Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層）を形成可能であることがわかった。

本願実験に係る方法は、ＣｕのＺｎ位置置換率を向上させ、ＣｕをＺｎ位置に効率的に置換して、交互積層構造５４を高いアクセプタ濃度Ｎ_ａを備えるｐ型層とする、ｐ型ＺｎＯ半導体層の製造方法である。

実験より、ＧａドープＺｎＯ単結晶層成長工程とＣｕ付着工程を交互に繰り返し形成した交互積層構造に２段階のアニール処理を施すことで、Ｃｕ及びＧａが、層の厚さ方向の全体にわたって均一にドープされ、アクセプタ濃度の高いＣｕ、Ｇａ共ドープｐ型ＺｎＯ層（ｐ型ＺｎＯ系半導体層）が得られることがわかった。続いて、Ｃｕ、Ｇａ共ドープＺｎＯ層をｐ型半導体層に用い、ＺｎＯ系半導体発光素子を製造する第１実施例について説明する。

図６Ａ及び図６Ｂは、実施例によるＺｎＯ系半導体発光素子の製造方法の概略を示すフローチャートである。なお、実施例においては半導体発光素子について説明するが、本発明は、発光素子に限らず広く半導体素子について適用することができる。

図６Ａに示すように、実施例によるＺｎＯ系半導体発光素子の製造方法は、基板上方にｎ型ＺｎＯ系半導体層を形成する工程（ステップＳ１０１）と、ステップＳ１０１で形成されたｎ型ＺｎＯ系半導体層上方に、ｐ型ＺｎＯ系半導体層を形成する工程（ステップＳ１０２）を含む。

また、ステップＳ１０２のｐ型ＺｎＯ系半導体層形成工程は、図６Ｂに示すように、ステップＳ１０２ａ〜ステップＳ１０２ｅの５工程を含む。

ｐ型ＺｎＯ系半導体層形成工程（ステップＳ１０２）においては、まずＺｎ、Ｏ、必要に応じてＭｇ、及びＧａを供給して、Ｇａがドープされたｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する（ステップＳ１０２ａ）。次に、ステップＳ１０２ａで形成された、Ｇａドープｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上にＣｕを供給する（ステップＳ１０２ｂ）。ステップＳ１０２ａとステップＳ１０２ｂを交互に繰り返して積層構造を形成する（ステップＳ１０２ｃ）。そしてステップＳ１０２ｃで形成された積層構造を減圧下（１気圧未満）でアニールする（ステップＳ１０２ｄ）。たとえば第１アニールの処理温度は３５０℃〜５００℃、処理時間は５分〜２０分である。更に、酸化剤を含む雰囲気中で第２アニールを行い、ＣｕとＧａが共ドープされたｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）層を形成する（ステップＳ１０２ｅ）。たとえば第２アニールの処理温度は３５０℃〜４５０℃、処理時間は１０分〜９０分である。

図７Ａ及び図７Ｂを参照し、ホモ構造のＺｎＯ系半導体発光素子を製造する第１実施例について詳細に説明する。図７Ａは、第１実施例による製造方法で製造されるＺｎＯ系半導体発光素子の概略的な断面図である。

ＺｎＯ基板１上に、成長温度３００℃で、ＺｎフラックスＦ_Ｚｎを０．１５ｎｍ／ｓ（Ｊ_Ｚｎ＝９．９×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）とし、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍ（Ｊ_Ｏ＝８．１×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）として、厚さ３０ｎｍのＺｎＯバッファ層２を成長させた。ＺｎＯバッファ層２の結晶性及び表面平坦性の改善のため、９００℃で１０分間のアニールを行った。

ＺｎＯバッファ層２上に、成長温度９００℃で、Ｚｎ、Ｏ及びＧａを同時に供給し、厚さ１５０ｎｍのｎ型ＺｎＯ層３を成長させた（たとえば図６ＡのステップＳ１０１）。ＺｎフラックスＦ_Ｚｎは０．１５ｎｍ／ｓ（Ｊ_Ｚｎ＝９．９×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）、Ｏラジカルビーム照射条件はＲＦパワー２５０Ｗ、Ｏ_２流量１．０ｓｃｃｍ（Ｊ_Ｏ＝４．０×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）、Ｇａのセル温度は４６０℃とした。ｎ型ＺｎＯ層３のＧａ濃度は、たとえば１．５×１０^１８ｃｍ^−３である。

ｎ型ＺｎＯ層３上に、成長温度９００℃、ＺｎフラックスＦ_Ｚｎを０．０３ｎｍ／ｓ（Ｊ_Ｚｎ＝２．０×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍ（Ｊ_Ｏ＝８．１×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）として、厚さ１５ｎｍのアンドープＺｎＯ活性層４を成長させた。

続いて、アンドープＺｎＯ活性層４上に、Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層５を形成した（図６ＡのステップＳ１０２）。

まず、基板温度を２５０℃とし、サンプルのアニール前試料作製時と等しいシャッタシーケンス（図２Ｂ参照）で、Ｚｎ、Ｏ及びＧａと、Ｃｕとを異なるタイミングで供給し、交互積層構造を形成した。具体的には、Ｚｎ、Ｏ及びＧａを供給してＧａドープＺｎＯ単結晶層を成長させる工程（図６ＢのステップＳ１０２ａ）と、ＧａドープＺｎＯ単結晶層上にＣｕを供給する工程（図６ＢのステップＳ１０２ｂ）を交互に６０回ずつ繰り返し、厚さ１２０ｎｍの交互積層構造を形成した（図６ＢのステップＳ１０２ｃ）。１回当たりのＧａドープＺｎＯ単結晶層成長期間は１０秒、１回当たりのＣｕ供給期間は５０秒である。ＧａドープＺｎＯ単結晶層成長工程でのＺｎフラックスＦ_Ｚｎは０．１３ｎｍ／ｓ（Ｊ_Ｚｎ＝８．６×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）、Ｏラジカルビーム照射条件はＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍ（Ｊ_Ｏ＝８．１×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）とし、Ｇａのセル温度Ｔ_Ｇａは６００℃とした。ＶＩ／ＩＩフラックス比は０．９４である。また、Ｃｕ供給工程でのＣｕのセル温度Ｔ_Ｃｕは９９０℃とし、ＣｕフラックスＦ_Ｃｕを０．００４ｎｍ／ｓとした。

図７Ｂは、交互積層構造５Ａの概略的な断面図である。交互積層構造５Ａは、ＧａドープＺｎＯ単結晶層５ａとＣｕ層５ｂが交互に積層された積層構造を有する。ＧａドープＺｎＯ単結晶層５ａの厚さは２．０ｎｍ程度、Ｃｕ層５ｂの厚さは１原子層以下、たとえば約１／２０原子層（ＧａドープＺｎＯ単結晶層５ａ表面のＣｕ被覆率が５％程度）である。交互積層構造５Ａはｎ型導電性を示し、ドナー濃度Ｎ_ｄは、たとえば１．０×１０^２１ｃｍ^−３である。

次に、交互積層構造５Ａに第１アニールを施した（図６ＢのステップＳ１０２ｄ）。第１アニールは、たとえば１Ｐａ未満の圧力に減圧した条件で、４２０℃で１０分間実施した。第１アニールによって、交互積層構造５Ａ内にＣｕとＧａが拡散する。Ｚｎがある程度結晶から脱離（蒸発）し、ＣｕがＺｎ位置を置換しやすくなるため、Ｃｕは、高い割合でＺｎ位置を置換する。Ｃｕがｐ型不純物として機能する一方、ドナー源として作用するＯ空孔が生じるため、交互積層構造５Ａ形成位置は、交互積層構造５Ａとほぼ等しい不純物濃度（ドナー濃度）Ｎ_ｄを備えるｎ型層となる。

更に、流量１Ｌ／ｍｉｎの酸素に水蒸気を含ませた雰囲気中、第２アニールを４００℃で６０分間実施し（図６ＢのステップＳ１０２ｅ）、Ｏ空孔を補完して、交互積層構造５Ａ形成位置をｐ型化し、Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層５を形成した。

その後、ＺｎＯ基板１の裏面にｎ側電極６ｎを形成した。Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層５上にはｐ側電極６ｐを形成し、ｐ側電極６ｐ上にボンディング電極７を形成した。ｎ側電極６ｎは、厚さ１０ｎｍのＴｉ層上に厚さ５００ｎｍのＡｕ層を積層して形成することができる。ｐ側電極６ｐは、サイズ３００μｍ□で厚さ１ｎｍのＮｉ層上に、厚さ１０ｎｍのＡｕ層を積層して形成し、ボンディング電極７は、サイズ１００μｍ□で厚さ５００ｎｍのＡｕ層で形成した。このようにして、第１実施例による方法でＺｎＯ系半導体発光素子が作製された。

第１実施例による製造方法で製造されるＺｎＯ系半導体発光素子のＣｕ、Ｇａ共ドープｐ型ＺｎＯ層５は、ＣｕとＧａが共ドープされ、アクセプタ濃度Ｎ_ａが１０^２０ｃｍ^−３オーダー以上、たとえば３．５×１０^２０ｃｍ^−３の高いアクセプタ濃度Ｎ_ａを有するｐ型ＺｎＯ系半導体単結晶層である。Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層５においては、Ｃｕ濃度［Ｃｕ］及びＧａ濃度［Ｇａ］は、ともに層の厚さ方向にほぼ一定であり、Ｃｕ濃度［Ｃｕ］は、たとえば１０^２１ｃｍ^−３オーダーである。Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層５は、Ｃｕ濃度［Ｃｕ］とほぼ等しい、または１桁程度低いだけの、高アクセプタ濃度Ｎ_ａを有するｐ型層である。

第１実施例による製造方法によれば、Ｃｕ及びＧａが層の厚さ方向の全体にわたって均一にドープされ、アクセプタ濃度の高いＣｕ、Ｇａ共ドープｐ型ＺｎＯ層５を備えるＺｎＯ系半導体発光素子を製造することができる。

実験及び第１実施例では、Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層を形成した（たとえば図６ＢのステップＳ１０２ａ〜ステップＳ１０２ｅのＭｇ_ｘＺｎ_１−ｘＯ表記においてｘ＝０）が、Ｇａドープｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０＜ｘ≦０．６）単結晶層成長工程とＣｕ付着工程とを交互に繰り返して形成した交互積層構造に第１アニール及び第２アニールを施すことにより、高いアクセプタ濃度Ｎ_ａを有するＣｕ、Ｇａ共ドープＭｇ_ｘＺｎ_１−ｘＯ（０＜ｘ≦０．６）単結晶層を得ることができる（たとえば図６ＢのステップＳ１０２ａ〜ステップＳ１０２ｅのＭｇ_ｘＺｎ_１−ｘＯ表記においてｘ≠０）。

図８は、Ｃｕ、Ｇａ共ドープｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０＜ｘ≦０．６）単結晶層形成時、交互積層構造を作製する際のＺｎセル、Ｍｇセル、Ｏセル、Ｇａセル、及びＣｕセルのシャッタシーケンスの一例を示すタイムチャートである。

交互積層構造の作製においては、Ｚｎセルシャッタ、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタを開き、Ｃｕセルシャッタを閉じるＧａドープＭｇ_ｘＺｎ_１−ｘＯ（０＜ｘ≦０．６）単結晶層成長工程と、Ｚｎセルシャッタ、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタを閉じ、Ｃｕセルシャッタを開くＣｕ付着工程とを交互に繰り返す。

本図に示す例では、ＧａドープＭｇ_ｘＺｎ_１−ｘＯ単結晶層成長工程におけるＺｎセルシャッタの開期間が、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタの開期間を含むように設定されている。具体的には、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタの開閉は同時に行われ、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタの開期間の前後に、Ｚｎセルシャッタの開期間が延長される。

たとえば、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタの１回当たりの開期間は１０秒である。Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタの開期間の前後にＺｎセルシャッタの開期間を１秒ずつ延長し、Ｚｎセルシャッタの１回当たりの開期間を１２秒とする。Ｚｎセルシャッタ、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタがすべて開状態となる１０秒間が、１回当たりのＧａドープＭｇ_ｘＺｎ_１−ｘＯ単結晶層成長期間である。Ｃｕセルシャッタの１回当たりの開期間は５０秒である。

次に、Ｃｕ、Ｇａ共ドープｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０＜ｘ≦０．６）単結晶層を備える、ダブルへテロ構造のＺｎＯ系半導体発光素子を製造する第２実施例及び第３実施例について説明する。

図９Ａは、第２実施例による製造方法で製造されるＺｎＯ系半導体発光素子の概略的な断面図である。

ＺｎＯ基板１１上にＺｎ及びＯを同時に供給し、たとえば厚さ３０ｎｍのＺｎＯバッファ層１２を成長させた。一例として、成長温度を３００℃、ＺｎフラックスＦ_Ｚｎを０．１５ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍとすることができる。ＺｎＯバッファ層１２の結晶性及び表面平坦性の改善のため、９００℃で１０分間のアニールを行った。

ＺｎＯバッファ層１２上にＺｎ、Ｏ及びＧａを同時に供給し、たとえば成長温度９００℃で、厚さ１５０ｎｍのｎ型ＺｎＯ層１３を成長させた。ＺｎフラックスＦ_Ｚｎを０．１５ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー２５０Ｗ、Ｏ_２流量１．０ｓｃｃｍ、Ｇａのセル温度を４６０℃とした。ｎ型ＺｎＯ層１３のＧａ濃度は、たとえば１．５×１０^１８ｃｍ^−３となる。

ｎ型ＺｎＯ層１３上にＺｎ、Ｍｇ及びＯを同時に供給し、たとえば厚さ３０ｎｍのｎ型ＭｇＺｎＯ層１４を成長させた。成長温度を９００℃、ＺｎフラックスＦ_Ｚｎを０．１ｎｍ/ｓ、ＭｇフラックスＦ_Ｍｇを０．０２５ｎｍ/ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍとすることができる。ｎ型ＭｇＺｎＯ層１４のＭｇ組成は、たとえば０．３である。

ｎ型ＭｇＺｎＯ層１４上にＺｎ及びＯを同時に供給し、たとえば成長温度９００℃で、厚さ１０ｎｍのＺｎＯ活性層１５を成長させた。ＺｎフラックスＦ_Ｚｎを０．１ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍとした。

なお、図９Ｂに示すように、活性層１５として、単層のＺｎＯ層ではなく、ＭｇＺｎＯ障壁層１５ｂとＺｎＯ井戸層１５ｗが交互に積層された量子井戸構造を採用することができる。

基板温度をたとえば２５０℃まで下げ、Ｇａドープｎ型ＭｇＺｎＯ単結晶層成長工程とＣｕ付着工程を交互に繰り返し、活性層１５上に交互積層構造を形成した。交互積層構造形成に当たってのＺｎセル、Ｍｇセル、Ｏセル、Ｇａセル、及びＣｕセルのシャッタシーケンスは、たとえば図８に示すそれと同様である。

たとえば、１回当たりのＧａドープＭｇＺｎＯ単結晶層成長工程での成長期間を１０秒とし、１回当たりのＣｕ付着工程におけるＣｕ供給期間を５０秒とした。ＧａドープＭｇＺｎＯ単結晶層成長工程でのＺｎフラックスＦ_Ｚｎは０．１３ｎｍ／ｓ、ＭｇフラックスＦ_Ｍｇは０．０４ｎｍ/ｓ、Ｏラジカルビーム照射条件は、ＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍ、Ｇａのセル温度Ｔ_Ｇａは６００℃である。ＶＩ／ＩＩフラックス比は０．７９となる。Ｃｕ供給工程でのＣｕのセル温度Ｔ_Ｃｕは９９０℃とし、ＣｕフラックスＦ_Ｃｕを０．００４ｎｍ／ｓとした。ＧａドープＭｇＺｎＯ単結晶層成長工程とＣｕ付着工程を交互に６０回ずつ繰り返し、厚さ１２０ｎｍの交互積層構造を得た。

図９Ｃは、交互積層構造１６Ａの概略的な断面図である。交互積層構造１６Ａは、ＧａドープＭｇＺｎＯ単結晶層１６ａとＣｕ層１６ｂが交互に積層された積層構造を有する。ＧａドープＭｇＺｎＯ単結晶層１６ａの厚さは２．０ｎｍ程度、Ｃｕ層１６ｂの厚さは１原子層以下、たとえば約１／２０原子層（ＧａドープＭｇＺｎＯ単結晶層１６ａ表面のＣｕ被覆率が５％程度）である。交互積層構造１６Ａはｎ型導電性を示し、ドナー濃度Ｎ_ｄは、たとえば１．０×１０^２０ｃｍ^−３である。

次に、交互積層構造１６Ａに第１アニールを施した。第１アニールは、たとえば１Ｐａ未満の圧力に減圧した条件で、４２０℃で１０分間実施した。第１アニールによって、交互積層構造１６Ａ内にＣｕとＧａが拡散する。Ｚｎ及びＭｇがある程度結晶から脱離（蒸発）し、Ｚｎ及びＭｇ位置をＣｕが置換しやすくなるため、Ｃｕは、高い割合でＺｎ及びＭｇ位置を置換する。Ｃｕがｐ型不純物として機能する一方、ドナー源として作用するＯ空孔が生じるため、交互積層構造１６Ａ形成位置は、交互積層構造１６Ａとほぼ等しい不純物濃度（ドナー濃度）Ｎ_ｄを備えるｎ型層となる。

更に、流量１Ｌ／ｍｉｎの酸素に水蒸気を含ませた雰囲気中、第２アニールを４００℃で６０分間実施し、Ｏ空孔を補完して、交互積層構造１６Ａ形成位置をｐ型化し、活性層１５上にＣｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６を形成した。Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６のＭｇ組成は、たとえば０．３である。

その後、ＺｎＯ基板１１の裏面にｎ側電極１７ｎを形成し、Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６上にｐ側電極１７ｐを形成する。また、ｐ側電極１７ｐ上にボンディング電極１８を形成する。たとえばｎ側電極１７ｎは、厚さ１０ｎｍのＴｉ層上に厚さ５００ｎｍのＡｕ層を積層して形成し、ｐ側電極１７ｐは、大きさ３００μｍ□で厚さ１ｎｍのＮｉ層上に、厚さ１０ｎｍのＡｕ層を積層して形成することができる。ボンディング電極１８は、大きさ１００μｍ□で厚さ５００ｎｍのＡｕ層で形成する。このようにして、第２実施例による方法でＺｎＯ系半導体発光素子が作製される。

第２実施例においてはＺｎＯ基板１１を用いたが、ＭｇＺｎＯ基板、ＧａＮ基板、ＳｉＣ基板、Ｇａ_２Ｏ_３基板等の導電性基板を使用することが可能である。

第２実施例による製造方法で製造されるＺｎＯ系半導体発光素子のＣｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６は、ＣｕとＧａが共ドープされ、アクセプタ濃度Ｎ_ａが１０^２０ｃｍ^−３オーダー以上、たとえば２．０×１０^２０ｃｍ^−３の高いアクセプタ濃度Ｎ_ａを有するｐ型ＺｎＯ系半導体単結晶層である。Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６においては、Ｃｕ濃度［Ｃｕ］及びＧａ濃度［Ｇａ］は、ともに層の厚さ方向にほぼ一定であり、Ｃｕ濃度［Ｃｕ］は、たとえば１０^２１ｃｍ^−３オーダーである。Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６は、Ｃｕ濃度［Ｃｕ］とほぼ等しい、または１桁程度低いだけの、高アクセプタ濃度Ｎ_ａを有するｐ型層である。

第２実施例による製造方法によれば、Ｃｕ及びＧａが層の厚さ方向の全体にわたって均一にドープされ、アクセプタ濃度の高いＣｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６を備えるＺｎＯ系半導体発光素子を製造することができる。

図１０は、第３実施例による製造方法で製造されるＺｎＯ系半導体発光素子の概略的な断面図である。第１及び第２実施例においては導電性基板上に結晶成長し、層形成を行ったが、第３実施例では絶縁性基板上に結晶成長する。

絶縁性基板であるｃ面サファイア基板２１上にＭｇ及びＯを同時に供給し、たとえば厚さ１０ｎｍのＭｇＯバッファ層２２を成長させる。一例として、成長温度を６５０℃、ＭｇフラックスＦ_Ｍｇを０．０５ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍとすることができる。ＭｇＯバッファ層２２は、その上のＺｎＯ系半導体がＺｎ面を表面として成長するように制御する極性制御層として機能する。

ＭｇＯバッファ層２２上に、たとえば成長温度３００℃、ＺｎフラックスＦ_Ｚｎを０．１５ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍとして、Ｚｎ及びＯを同時に供給し、厚さ３０ｎｍのＺｎＯバッファ層２３を成長させる。ＺｎＯバッファ層２３はＺｎ面で成長する。ＺｎＯバッファ層２３の結晶性及び表面平坦性の改善のため、９００℃で３０分間のアニールを行う。

ＺｎＯバッファ層２３上にＺｎ、Ｏ及びＧａを同時に供給し、たとえば厚さ１．５μｍのｎ型ＺｎＯ層２４を成長させる。一例として成長温度を９００℃、ＺｎフラックスＦ_Ｚｎを０．０５ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍ、Ｇａのセル温度を４８０℃とする。

ｎ型ＺｎＯ層２４上に、Ｚｎ、Ｍｇ及びＯを同時に供給し、たとえば厚さ３０ｎｍのｎ型ＭｇＺｎＯ層２５を成長させる。成長温度を９００℃、ＺｎフラックスＦ_Ｚｎを０．１ｎｍ／ｓ、ＭｇフラックスＦ_Ｍｇを０．０２５ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍとすることができる。ｎ型ＭｇＺｎＯ層２５のＭｇ組成は、たとえば０．３である。

ｎ型ＭｇＺｎＯ層２５上に、たとえば厚さ１０ｎｍのＺｎＯ活性層２６を成長させる。成長条件は、第２実施例における活性層１５の場合と等しくすることができる。単層のＺｎＯ層のかわりに、量子井戸構造を採用してもよい。

活性層２６上にＣｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層２７を形成する。形成方法は、たとえば第２実施例におけるＣｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６のそれと等しい。

第３実施例のｃ面サファイア基板２１は絶縁性基板であるため、基板２１裏面側にｎ側電極を取ることができない。そこでＣｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層２７の上面から、ｎ型ＺｎＯ層２４が露出するまでエッチングを行い、露出したｎ型ＺｎＯ層２４上にｎ側電極２８ｎを形成する。また、Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層２７上にｐ側電極２８ｐを形成し、ｐ側電極２８ｐ上にボンディング電極２９を形成する。

ｎ側電極２８ｎは、厚さ１０ｎｍのＴｉ層上に厚さ５００ｎｍのＡｕ層を積層して形成し、ｐ側電極２８ｐは、厚さ０．５ｎｍのＮｉ層上に厚さ１０ｎｍのＡｕ層を積層して形成することができる。ボンディング電極２９は、厚さ５００ｎｍのＡｕ層で形成する。このようにして、第３実施例による方法でＺｎＯ系半導体発光素子が作製される。

第３実施例によるＺｎＯ系半導体発光素子のＣｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層２７は、第２実施例のＣｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６と同様の性質を有するｐ型ＺｎＯ系半導体単結晶層である。

以上、実験及び実施例に沿って本発明を説明したが、本発明はこれらに制限されない。

たとえば実験及び実施例においては、ＭＢＥ装置の酸素源としてＯラジカルを用いたが、オゾンやＨ_２Ｏ、アルコールなどの極性酸化剤等、酸化力の強い他のガスを使用することができる。

また、実験及び実施例では、Ｇａドープｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層とＣｕ層が交互に積層された構造に第１アニール及び第２アニールを行い、ｐ型導電性を示すＣｕ、Ｇａ共ドープＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成（ｐ型化）した。Ｃｕ（ＩＢ族元素）とＧａ（ＩＩＩＢ族元素）を含む交互積層構造がアニールされることで、ＣｕがＶＩＢ族元素であるＯと１価（Ｃｕ^＋）の状態で結合しやすくなり、アクセプタとして機能する１価のＣｕ^＋が２価のＣｕ^２＋より生じやすくなる結果、交互積層構造がｐ型化すると考えられる。したがって、Ｃｕにかえて、またはＣｕとともに、Ｃｕと同様に複数の価数を形成しうるＩＢ族元素であるＡｇを用いることができる。また、Ｇａに限らず、Ｇａと同じくＩＩＩＢ族元素であるＢ、Ａｌ及びＩｎを使用することができる。使用されるＩＩＩＢ族元素は、Ｂ、Ｇａ、Ａｌ及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素であればよい。

更に、本願発明者らは、Ｇａドープｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層とＣｕ層が交互に積層された構造だけでなく、Ｃｕ（ＩＢ族元素）とＧａ（ＩＩＩＢ族元素）を含む種々のｎ型ＺｎＯ系半導体単結晶構造を形成し、これにアニールを施すことによって、Ｃｕ（ＩＢ族元素）とＧａ（ＩＩＩＢ族元素）が共ドープされたｐ型ＺｎＯ系半導体層を形成する方法、及び、該ｐ型ＺｎＯ系半導体層を用いてＺｎＯ系半導体素子を製造する方法に関し、複数の提案を行っている。これらの提案においてアニール対象とされるｎ型ＺｎＯ系半導体単結晶構造も、第１アニール及び第２アニールを行うことで、高アクセプタ濃度Ｎ_ａを有するｐ型ＺｎＯ系半導体層とすることができる。

図１１Ａ〜図１１Ｄは、第１アニール及び第２アニールを行うことで、高いアクセプタ濃度Ｎ_ａを有するｐ型ＺｎＯ系半導体単結晶層を形成可能なｎ型ＺｎＯ系半導体単結晶構造の例を示す概略的な断面図である。

図１１Ａは、Ｃｕドープｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層６１ａとＧａ層６１ｂが交互に積層された交互積層構造６１Ａを示す（たとえば特願２０１３−０３６８２４号参照）。

交互積層構造６１Ａは、たとえば（ｉ）Ｚｎ、（ｉｉ）Ｏ、（ｉｉｉ）必要に応じてＭｇ、（ｉｖ）Ｃｕまたは／及びＡｇであるＩＢ族元素を供給して、ＩＢ族元素がドープされたＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上に、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素を供給する工程を交互に繰り返して形成することが可能である。

図１１Ｂは、ｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層６２ａ、Ｃｕ層６２ｂ、ｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層６２ａ、Ｇａ層６２ｃがこの順に交互に積層された交互積層構造６２Ａを示す（たとえば特願２０１３−０８５３８０号参照）。

交互積層構造６２Ａは、たとえば第１のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、第１のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上に、Ｃｕまたは／及びＡｇであるＩＢ族元素を含むＩＢ族元素層を形成する工程と、ＩＢ族元素層上に、第２のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、第２のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上に、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素を含むＩＩＩＢ族元素層を形成する工程を繰り返して形成することが可能である。

図１１Ｃは、ｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層６３ａとＣｕ、Ｇａ層６３ｂが交互に積層された交互積層構造６３Ａを示す（たとえば特願２０１３−０８５３８１号参照）。

交互積層構造６３Ａは、たとえばＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上に、Ｃｕまたは／及びＡｇであるＩＢ族元素と、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とを供給する工程を交互に繰り返して形成することが可能である。

図１１Ｄは、Ｃｕドープｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層６４ａとＧａドープｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層６４ｂが交互に積層された交互積層構造６４Ａを示す（たとえば特願２０１３−１３８５５０号参照）。

交互積層構造６４Ａは、たとえばＣｕまたは／及びＡｇであるＩＢ族元素がドープされた第１のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、第１のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上に、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素がドープされた第２のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程を交互に繰り返して形成することが可能である。

これらの構造に対しても第１アニール及び第２アニールを行うことにより、高いアクセプタ濃度、たとえば１０^２０ｃｍ^−３オーダー以上のアクセプタ濃度Ｎ_ａを有するＣｕ（ＩＢ族元素）、Ｇａ（ＩＩＩＢ族元素）共ドープｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成することができる。形成されるＣｕ、Ｇａ共ドープｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層は、たとえばＣｕ濃度［Ｃｕ］とほぼ等しい、または１桁程度低いだけの、高アクセプタ濃度Ｎ_ａを有するｐ型層である。

その他、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

実施例による製造方法で製造されるｐ型ＺｎＯ系半導体層は、たとえば短波長（紫外〜青色波長領域）の光を発光する発光ダイオード（ＬＥＤ）やレーザダイオード（ＬＤ）に利用でき、また、これらの応用製品（各種インジケータ、ＬＥＤディスプレイ、ＣＶ／ＤＶＤ用光源等）に利用可能である。更に、白色ＬＥＤやその応用製品（照明器具、各種インジケータ、ディスプレイ、各種表示器のバックライト等）に利用できる。また、紫外センサに利用可能である。

１ ＺｎＯ基板
２ ＺｎＯバッファ層
３ ｎ型ＺｎＯ層
４ アンドープＺｎＯ活性層
５ Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層
５Ａ 交互積層構造
５ａ ＧａドープＺｎＯ単結晶層
５ｂ Ｃｕ層
６ｎ ｎ側電極
６ｐ ｐ側電極
７ ボンディング電極
１１ ＺｎＯ基板
１２ ＺｎＯバッファ層
１３ ｎ型ＺｎＯ層
１４ ｎ型ＭｇＺｎＯ層
１５ 活性層
１５ｂ ＭｇＺｎＯ障壁層
１５ｗ ＺｎＯ井戸層
１６ Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層
１６Ａ 交互積層構造
１６ａ ＧａドープＭｇＺｎＯ単結晶層
１６ｂ Ｃｕ層
１７ｎ ｎ側電極
１７ｐ ｐ側電極
１８ ボンディング電極
２１ ｃ面サファイア基板
２２ ＭｇＯバッファ層
２３ ＺｎＯバッファ層
２４ ｎ型ＺｎＯ層
２５ ｎ型ＭｇＺｎＯ層
２６ 活性層
２７ Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層
２８ｎ ｎ側電極
２８ｐ ｐ側電極
２９ ボンディング電極
５１ ＺｎＯ基板
５２ ＺｎＯバッファ層
５３ アンドープＺｎＯ層
５４ 交互積層構造
５４ａ ＧａドープＺｎＯ単結晶層
５４ｂ Ｃｕ層
６１ａ ＣｕドープＭｇ_ｘＺｎ_１−ｘＯ単結晶層
６１ｂ Ｇａ層
６２ａ Ｍｇ_ｘＺｎ_１−ｘＯ単結晶層
６２ｂ Ｃｕ層
６２ｃ Ｇａ層
６３ａ Ｍｇ_ｘＺｎ_１−ｘＯ単結晶層
６３ｂ Ｃｕ、Ｇａ層
６４ａ ＣｕドープＭｇ_ｘＺｎ_１−ｘＯ単結晶層
６４ｂ ＧａドープＭｇ_ｘＺｎ_１−ｘＯ単結晶層
６１Ａ〜６４Ａ 交互積層構造
７１ 真空チャンバ
７２ Ｚｎソースガン
７３ Ｏソースガン
７４ Ｍｇソースガン
７５ Ｃｕソースガン
７６ Ｇａソースガン
７７ ステージ
７８ 基板
７９ 膜厚計
８０ ＲＨＥＥＤ用ガン
８１ スクリーン

Claims (18)

1. （ａ）Ｃｕまたは／及びＡｇであるＩＢ族元素と、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とを含むｎ型ＺｎＯ系半導体単結晶構造を形成する工程と、
   （ｂ）前記ｎ型ＺｎＯ系半導体単結晶構造に減圧下で第１アニールを施す工程と、
   （ｃ）前記第１アニール後のｎ型ＺｎＯ系半導体単結晶構造に、酸化剤を含む雰囲気中で第２アニールを施して、前記ＩＢ族元素と前記ＩＩＩＢ族元素が共ドープされたｐ型ＺｎＯ系半導体層を形成する工程と
   を有し、
   前記工程（ａ）が、
   （ａ１）（ｉ）Ｚｎ、（ｉｉ）Ｏ、（ｉｉｉ）必要に応じてＭｇ、（ｉｖ）Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素を供給して、前記ＩＩＩＢ族元素がドープされたＭｇ _ｘ Ｚｎ _１−ｘ Ｏ（０≦ｘ≦０．６）単結晶層を形成する工程と、
   （ａ２）前記Ｍｇ _ｘ Ｚｎ _１−ｘ Ｏ（０≦ｘ≦０．６）単結晶層上にＣｕまたは／及びＡｇであるＩＢ族元素を供給する工程と、
   （ａ３）前記工程（ａ１）と前記工程（ａ２）を交互に繰り返して積層構造を形成する工程と
   を含むｐ型ＺｎＯ系半導体層の製造方法。
2. （ａ）Ｃｕまたは／及びＡｇであるＩＢ族元素と、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とを含むｎ型ＺｎＯ系半導体単結晶構造を形成する工程と、
   （ｂ）前記ｎ型ＺｎＯ系半導体単結晶構造に減圧下で第１アニールを施す工程と、
   （ｃ）前記第１アニール後のｎ型ＺｎＯ系半導体単結晶構造に、酸化剤を含む雰囲気中で第２アニールを施して、前記ＩＢ族元素と前記ＩＩＩＢ族元素が共ドープされたｐ型ＺｎＯ系半導体層を形成する工程と
   を有し、
   前記工程（ａ）が、
   （ａ４）（ｉ）Ｚｎ、（ｉｉ）Ｏ、（ｉｉｉ）必要に応じてＭｇ、（ｉｖ）Ｃｕまたは／及びＡｇであるＩＢ族元素を供給して、前記ＩＢ族元素がドープされたＭｇ _ｘ Ｚｎ _１−ｘ Ｏ（０≦ｘ≦０．６）単結晶層を形成する工程と、
   （ａ５）前記Ｍｇ _ｘ Ｚｎ _１−ｘ Ｏ（０≦ｘ≦０．６）単結晶層上に、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素を供給する工程と、
   （ａ６）前記工程（ａ４）と前記工程（ａ５）を交互に繰り返して積層構造を形成する工程と
   を含むｐ型ＺｎＯ系半導体層の製造方法。
3. （ａ）Ｃｕまたは／及びＡｇであるＩＢ族元素と、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とを含むｎ型ＺｎＯ系半導体単結晶構造を形成する工程と、
   （ｂ）前記ｎ型ＺｎＯ系半導体単結晶構造に減圧下で第１アニールを施す工程と、
   （ｃ）前記第１アニール後のｎ型ＺｎＯ系半導体単結晶構造に、酸化剤を含む雰囲気中で第２アニールを施して、前記ＩＢ族元素と前記ＩＩＩＢ族元素が共ドープされたｐ型ＺｎＯ系半導体層を形成する工程と
   を有し、
   前記工程（ａ）が、
   （ａ７）第１のＭｇ _ｘ Ｚｎ _１−ｘ Ｏ（０≦ｘ≦０．６）単結晶層を形成する工程と、
   （ａ８）前記第１のＭｇ _ｘ Ｚｎ _１−ｘ Ｏ（０≦ｘ≦０．６）単結晶層上に、Ｃｕまたは／及びＡｇであるＩＢ族元素を含むＩＢ族元素層を形成する工程と、
   （ａ９）前記ＩＢ族元素層上に、第２のＭｇ _ｘ Ｚｎ _１−ｘ Ｏ（０≦ｘ≦０．６）単結晶層を形成する工程と、
   （ａ１０）前記第２のＭｇ _ｘ Ｚｎ _１−ｘ Ｏ（０≦ｘ≦０．６）単結晶層上に、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素を含むＩＩＩＢ族元素層を形成する工程と、
   （ａ１１）前記工程（ａ７）〜（ａ１０）を繰り返して積層構造を形成する工程と
   を含むｐ型ＺｎＯ系半導体層の製造方法。
4. （ａ）Ｃｕまたは／及びＡｇであるＩＢ族元素と、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とを含むｎ型ＺｎＯ系半導体単結晶構造を形成する工程と、
   （ｂ）前記ｎ型ＺｎＯ系半導体単結晶構造に減圧下で第１アニールを施す工程と、
   （ｃ）前記第１アニール後のｎ型ＺｎＯ系半導体単結晶構造に、酸化剤を含む雰囲気中で第２アニールを施して、前記ＩＢ族元素と前記ＩＩＩＢ族元素が共ドープされたｐ型ＺｎＯ系半導体層を形成する工程と
   を有し、
   前記工程（ａ）が、
   （ａ１２）Ｍｇ _ｘ Ｚｎ _１−ｘ Ｏ（０≦ｘ≦０．６）単結晶層を形成する工程と、
   （ａ１３）前記Ｍｇ _ｘ Ｚｎ _１−ｘ Ｏ（０≦ｘ≦０．６）単結晶層上に、Ｃｕまたは／及びＡｇであるＩＢ族元素と、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とを供給する工程と、
   （ａ１４）前記工程（ａ１２）と前記工程（ａ１３）を交互に繰り返して積層構造を形成する工程と
   を含むｐ型ＺｎＯ系半導体層の製造方法。
5. （ａ）Ｃｕまたは／及びＡｇであるＩＢ族元素と、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とを含むｎ型ＺｎＯ系半導体単結晶構造を形成する工程と、
   （ｂ）前記ｎ型ＺｎＯ系半導体単結晶構造に減圧下で第１アニールを施す工程と、
   （ｃ）前記第１アニール後のｎ型ＺｎＯ系半導体単結晶構造に、酸化剤を含む雰囲気中で第２アニールを施して、前記ＩＢ族元素と前記ＩＩＩＢ族元素が共ドープされたｐ型ＺｎＯ系半導体層を形成する工程と
   を有し、
   前記工程（ａ）が、
   （ａ１５）Ｃｕまたは／及びＡｇであるＩＢ族元素がドープされた第１のＭｇ _ｘ Ｚｎ _１−ｘ Ｏ（０≦ｘ≦０．６）単結晶層を形成する工程と、
   （ａ１６）前記第１のＭｇ _ｘ Ｚｎ _１−ｘ Ｏ（０≦ｘ≦０．６）単結晶層上に、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素がドープされた第２のＭｇ _ｘ Ｚｎ _１−ｘ Ｏ（０≦ｘ≦０．６）単結晶層を形成する工程と、
   （ａ１７）前記工程（ａ１５）と前記工程（ａ１６）を交互に繰り返して積層構造を形成する工程と
   を含むｐ型ＺｎＯ系半導体層の製造方法。
6. 前記第１アニールを、３５０℃〜５００℃の処理温度、５分〜２０分の処理時間で行い、前記第２アニールを、３５０℃〜４５０℃の処理温度、１０分〜９０分の処理時間で行う請求項１〜５のいずれか１項に記載のｐ型ＺｎＯ系半導体層の製造方法。
7. 前記第２アニールを、キャリアガスに水蒸気を含ませた雰囲気中で行う請求項１〜６のいずれか１項に記載のｐ型ＺｎＯ系半導体層の製造方法。
8. 前記キャリアガスとして酸素を用いる請求項７に記載のｐ型ＺｎＯ系半導体層の製造方法。
9. 前記第１アニールを１Ｐａ未満の圧力下で行う請求項１〜８のいずれか１項に記載のｐ型ＺｎＯ系半導体層の製造方法。
10. 基板上方に、ｎ型ＺｎＯ系半導体層を形成する工程と、
    前記ｎ型ＺｎＯ系半導体層上方に、ｐ型ＺｎＯ系半導体層を形成する工程と
    を有し、
    前記ｐ型ＺｎＯ系半導体層を形成する工程は、
    （ａ）Ｃｕまたは／及びＡｇであるＩＢ族元素と、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とを含むｎ型ＺｎＯ系半導体単結晶構造を形成する工程と、
    （ｂ）前記ｎ型ＺｎＯ系半導体単結晶構造に減圧下で第１アニールを施す工程と、
    （ｃ）前記第１アニール後のｎ型ＺｎＯ系半導体単結晶構造に、酸化剤を含む雰囲気中で第２アニールを施して、前記ＩＢ族元素と前記ＩＩＩＢ族元素が共ドープされたｐ型ＺｎＯ系半導体層を形成する工程と
    を備え、
    前記工程（ａ）が、
    （ａ１）（ｉ）Ｚｎ、（ｉｉ）Ｏ、（ｉｉｉ）必要に応じてＭｇ、（ｉｖ）Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素を供給して、前記ＩＩＩＢ族元素がドープされたＭｇ _ｘ Ｚｎ _１−ｘ Ｏ（０≦ｘ≦０．６）単結晶層を形成する工程と、
    （ａ２）前記Ｍｇ _ｘ Ｚｎ _１−ｘ Ｏ（０≦ｘ≦０．６）単結晶層上にＣｕまたは／及びＡｇであるＩＢ族元素を供給する工程と、
    （ａ３）前記工程（ａ１）と前記工程（ａ２）を交互に繰り返して積層構造を形成する工程と
    を含むＺｎＯ系半導体素子の製造方法。
11. 基板上方に、ｎ型ＺｎＯ系半導体層を形成する工程と、
    前記ｎ型ＺｎＯ系半導体層上方に、ｐ型ＺｎＯ系半導体層を形成する工程と
    を有し、
    前記ｐ型ＺｎＯ系半導体層を形成する工程は、
    （ａ）Ｃｕまたは／及びＡｇであるＩＢ族元素と、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とを含むｎ型ＺｎＯ系半導体単結晶構造を形成する工程と、
    （ｂ）前記ｎ型ＺｎＯ系半導体単結晶構造に減圧下で第１アニールを施す工程と、
    （ｃ）前記第１アニール後のｎ型ＺｎＯ系半導体単結晶構造に、酸化剤を含む雰囲気中で第２アニールを施して、前記ＩＢ族元素と前記ＩＩＩＢ族元素が共ドープされたｐ型ＺｎＯ系半導体層を形成する工程と
    を備え、
    前記工程（ａ）が、
    （ａ４）（ｉ）Ｚｎ、（ｉｉ）Ｏ、（ｉｉｉ）必要に応じてＭｇ、（ｉｖ）Ｃｕまたは／及びＡｇであるＩＢ族元素を供給して、前記ＩＢ族元素がドープされたＭｇ _ｘ Ｚｎ _１−ｘ Ｏ（０≦ｘ≦０．６）単結晶層を形成する工程と、
    （ａ５）前記Ｍｇ _ｘ Ｚｎ _１−ｘ Ｏ（０≦ｘ≦０．６）単結晶層上に、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素を供給する工程と、
    （ａ６）前記工程（ａ４）と前記工程（ａ５）を交互に繰り返して積層構造を形成する工程と
    を含むＺｎＯ系半導体素子の製造方法。
12. 基板上方に、ｎ型ＺｎＯ系半導体層を形成する工程と、
    前記ｎ型ＺｎＯ系半導体層上方に、ｐ型ＺｎＯ系半導体層を形成する工程と
    を有し、
    前記ｐ型ＺｎＯ系半導体層を形成する工程は、
    （ａ）Ｃｕまたは／及びＡｇであるＩＢ族元素と、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とを含むｎ型ＺｎＯ系半導体単結晶構造を形成する工程と、
    （ｂ）前記ｎ型ＺｎＯ系半導体単結晶構造に減圧下で第１アニールを施す工程と、
    （ｃ）前記第１アニール後のｎ型ＺｎＯ系半導体単結晶構造に、酸化剤を含む雰囲気中で第２アニールを施して、前記ＩＢ族元素と前記ＩＩＩＢ族元素が共ドープされたｐ型ＺｎＯ系半導体層を形成する工程と
    を備え、
    前記工程（ａ）が、
    （ａ７）第１のＭｇ _ｘ Ｚｎ _１−ｘ Ｏ（０≦ｘ≦０．６）単結晶層を形成する工程と、
    （ａ８）前記第１のＭｇ _ｘ Ｚｎ _１−ｘ Ｏ（０≦ｘ≦０．６）単結晶層上に、Ｃｕまたは／及びＡｇであるＩＢ族元素を含むＩＢ族元素層を形成する工程と、
    （ａ９）前記ＩＢ族元素層上に、第２のＭｇ _ｘ Ｚｎ _１−ｘ Ｏ（０≦ｘ≦０．６）単結晶層を形成する工程と、
    （ａ１０）前記第２のＭｇ _ｘ Ｚｎ _１−ｘ Ｏ（０≦ｘ≦０．６）単結晶層上に、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素を含むＩＩＩＢ族元素層を形成する工程と、
    （ａ１１）前記工程（ａ７）〜（ａ１０）を繰り返して積層構造を形成する工程と
    を含むＺｎＯ系半導体素子の製造方法。
13. 基板上方に、ｎ型ＺｎＯ系半導体層を形成する工程と、
    前記ｎ型ＺｎＯ系半導体層上方に、ｐ型ＺｎＯ系半導体層を形成する工程と
    を有し、
    前記ｐ型ＺｎＯ系半導体層を形成する工程は、
    （ａ）Ｃｕまたは／及びＡｇであるＩＢ族元素と、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とを含むｎ型ＺｎＯ系半導体単結晶構造を形成する工程と、
    （ｂ）前記ｎ型ＺｎＯ系半導体単結晶構造に減圧下で第１アニールを施す工程と、
    （ｃ）前記第１アニール後のｎ型ＺｎＯ系半導体単結晶構造に、酸化剤を含む雰囲気中で第２アニールを施して、前記ＩＢ族元素と前記ＩＩＩＢ族元素が共ドープされたｐ型ＺｎＯ系半導体層を形成する工程と
    を備え、
    前記工程（ａ）が、
    （ａ１２）Ｍｇ _ｘ Ｚｎ _１−ｘ Ｏ（０≦ｘ≦０．６）単結晶層を形成する工程と、
    （ａ１３）前記Ｍｇ _ｘ Ｚｎ _１−ｘ Ｏ（０≦ｘ≦０．６）単結晶層上に、Ｃｕまたは／及びＡｇであるＩＢ族元素と、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とを供給する工程と、
    （ａ１４）前記工程（ａ１２）と前記工程（ａ１３）を交互に繰り返して積層構造を形成する工程と
    を含むＺｎＯ系半導体素子の製造方法。
14. 基板上方に、ｎ型ＺｎＯ系半導体層を形成する工程と、
    前記ｎ型ＺｎＯ系半導体層上方に、ｐ型ＺｎＯ系半導体層を形成する工程と
    を有し、
    前記ｐ型ＺｎＯ系半導体層を形成する工程は、
    （ａ）Ｃｕまたは／及びＡｇであるＩＢ族元素と、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とを含むｎ型ＺｎＯ系半導体単結晶構造を形成する工程と、
    （ｂ）前記ｎ型ＺｎＯ系半導体単結晶構造に減圧下で第１アニールを施す工程と、
    （ｃ）前記第１アニール後のｎ型ＺｎＯ系半導体単結晶構造に、酸化剤を含む雰囲気中で第２アニールを施して、前記ＩＢ族元素と前記ＩＩＩＢ族元素が共ドープされたｐ型ＺｎＯ系半導体層を形成する工程と
    を備え、
    前記工程（ａ）が、
    （ａ１５）Ｃｕまたは／及びＡｇであるＩＢ族元素がドープされた第１のＭｇ _ｘ Ｚｎ _１−ｘ Ｏ（０≦ｘ≦０．６）単結晶層を形成する工程と、
    （ａ１６）前記第１のＭｇ _ｘ Ｚｎ _１−ｘ Ｏ（０≦ｘ≦０．６）単結晶層上に、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素がドープされた第２のＭｇ _ｘ Ｚｎ _１−ｘ Ｏ（０≦ｘ≦０．６）単結晶層を形成する工程と、
    （ａ１７）前記工程（ａ１５）と前記工程（ａ１６）を交互に繰り返して積層構造を形成する工程と
    を含むＺｎＯ系半導体素子の製造方法。
15. 前記第１アニールを、３５０℃〜５００℃の処理温度、５分〜２０分の処理時間で行い、前記第２アニールを、３５０℃〜４５０℃の処理温度、１０分〜９０分の処理時間で行う請求項１０〜１４のいずれか１項に記載のＺｎＯ系半導体素子の製造方法。
16. 前記第２アニールを、キャリアガスに水蒸気を含ませた雰囲気中で行う請求項１０〜１５のいずれか１項に記載のＺｎＯ系半導体素子の製造方法。
17. 前記キャリアガスとして酸素を用いる請求項１６に記載のＺｎＯ系半導体素子の製造方法。
18. 前記第１アニールを１Ｐａ未満の圧力下で行う請求項１０〜１７のいずれか１項に記載のＺｎＯ系半導体素子の製造方法。
    

Images