JP6217359B2 - 回路情報処理装置、回路情報処理システム、データベース管理装置、プログラム及び記録媒体 - Google Patents
回路情報処理装置、回路情報処理システム、データベース管理装置、プログラム及び記録媒体 Download PDFInfo
- Publication number
- JP6217359B2 JP6217359B2 JP2013250014A JP2013250014A JP6217359B2 JP 6217359 B2 JP6217359 B2 JP 6217359B2 JP 2013250014 A JP2013250014 A JP 2013250014A JP 2013250014 A JP2013250014 A JP 2013250014A JP 6217359 B2 JP6217359 B2 JP 6217359B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- routing
- placement
- circuit configuration
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010365 information processing Effects 0.000 title claims description 22
- 238000011156 evaluation Methods 0.000 claims description 98
- 238000007726 management method Methods 0.000 claims description 32
- 238000013500 data storage Methods 0.000 claims description 12
- 238000012545 processing Methods 0.000 description 98
- 230000006870 function Effects 0.000 description 31
- 238000000034 method Methods 0.000 description 26
- 230000008569 process Effects 0.000 description 25
- 238000013461 design Methods 0.000 description 24
- 239000011159 matrix material Substances 0.000 description 14
- 230000005540 biological transmission Effects 0.000 description 9
- 238000004364 calculation method Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 238000004088 simulation Methods 0.000 description 3
- 230000008707 rearrangement Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/04—Constraint-based CAD
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
データ記憶部26にデータベースとして記憶されるデータ、つまり、評価指標と難易度との対応関係を示す対応関係データは、例えばインターネット等の通信回線を介してデータベース管理装置20に提供される。なお、データベース管理装置20は、例えば光ディスクや半導体メモリ等の記録媒体からデータを読み取る機能を備えており、対応関係データが記憶媒体に記憶されてデータベース管理装置20に提供されてもよい。また、データベース管理装置20が備えるユーザ操作デバイス等を介して対応関係データが入力されてもよい。
Claims (11)
- 複数の回路構成に共通する共通部分と、前記複数の回路構成に共通でない非共通部分と、をそれぞれ有する複数の回路構成について、各回路構成の配置配線の難易を評価する評価手段と、
前記複数の回路構成から、前記評価手段による評価が予め定められた基準を満たす基準回路構成を選択する選択手段と、
前記選択手段により選択された前記基準回路構成の共通部分を配置配線するための第1配置配線情報を、前記基準回路構成以外の回路構成で共有し、前記非共通部分を配置配線するための第2配置配線情報を前記基準回路構成以外の回路構成ごとに生成する生成手段と、
を有する回路情報処理装置。 - 前記選択手段は、前記基準を満たす基準回路構成として、前記複数の回路構成の中から配置配線の最も難しい回路構成を選択する、
請求項1に記載の回路情報処理装置。 - 前記評価手段は、複数の再構成可能回路への配置配線に関する評価指標に基づき、前記難易の程度を評価する、
請求項1又は2に記載の回路情報処理装置。 - 複数の再構成可能回路への配置配線に関する評価指標と、前記配置配線の難易の程度と、の対応関係を記憶した記憶手段と、
前記記憶手段に記憶された前記対応関係に基いた、回路配置の配置配線の難易の程度を評価するための情報を、外部に提供する提供手段と、
を有するデータベース管理装置。 - 前記提供手段は、
前記記憶手段に記憶された前記複数の対応関係を示す対応関係データを、前記難易の程度を評価するための情報として外部に提供する、
請求項4に記載のデータベース管理装置。 - 複数の回路配置ごとに得られる前記対応関係を前記記憶手段に追加し、前記対応関係を更新するデータ更新部、
を有する請求項4又は5に記載のデータベース管理装置。 - 回路情報処理装置とデータベース管理装置とを含み、
前記回路情報処理装置は、
複数の回路構成に共通する共通部分と、前記複数の回路構成に共通でない非共通部分と、をそれぞれ有する複数の回路構成について、各回路構成の仮配置配線の難易を評価する評価手段と、
前記複数の回路構成から、前記評価手段による評価が予め定められた基準を満たす基準回路構成を選択する選択手段と、
前記選択手段により選択された前記基準回路構成の共通部分を配置配線するための第1配置配線情報を、前記基準回路構成以外の回路構成で共有し、前記非共通部分を配置配線するための第2配置配線情報を前記基準回路構成以外の回路構成ごとに生成する生成手段と、
を有し、
前記データベース管理装置は、
複数の回路について、各回路の再構成可能回路への配置配線に係る評価指標と、当該配置配線の難易の程度と、の対応関係を記憶するデータ記憶手段と、
前記データ記憶手段に記憶された前記対応関係に基づいた参照データを前記回路情報処理装置に提供するデータ提供手段と、
を有し、
前記回路情報処理装置の評価手段は、前記データベース管理装置のデータ提供手段から提供される参照データに基づいて、前記回路構成ごとに評価指標に応じた難易の程度を導出し、難易の程度に応じて回路構成ごとに配置配線の難易を評価する、
回路情報処理システム。 - コンピュータに、
複数の回路構成に共通する共通部分と、前記複数の回路構成に共通でない非共通部分と、をそれぞれ有する複数の回路構成について、各回路構成の配置配線の難易を評価する評価機能と、
前記複数の回路構成から、前記評価手段による評価が予め定められた基準を満たす基準回路構成を選択する選択機能と、
前記選択機能により選択された前記基準回路構成の共通部分を配置配線するための第1配置配線情報を、前記基準回路構成以外の回路構成で共有し、前記非共通部分を配置配線するための第2配置配線情報を前記基準回路構成以外の回路構成ごとに生成する生成機能と、
を実現させる、
ことを特徴とするプログラム。 - コンピュータに、
複数の再構成可能回路への配置配線に関する評価指標と、前記配置配線の難易の程度と、の対応関係を記憶する記憶機能と、
前記記憶機能により記憶された前記対応関係に基いた、回路配置の配置配線の難易の程度を評価するための情報を、外部に提供する提供機能と、
を実現させる、
ことを特徴とするプログラム。 - コンピュータに、
複数の回路構成に共通する共通部分と、前記複数の回路構成に共通でない非共通部分と、をそれぞれ有する複数の回路構成について、各回路構成の配置配線の難易を評価する評価機能と、
前記複数の回路構成から、前記評価手段による評価が予め定められた基準を満たす基準回路構成を選択する選択機能と、
前記選択機能により選択された前記基準回路構成の共通部分を配置配線するための第1配置配線情報を、前記基準回路構成以外の回路構成で共有し、前記非共通部分を配置配線するための第2配置配線情報を前記基準回路構成以外の回路構成ごとに生成する生成機能と、
を実現させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。 - コンピュータに、
複数の再構成可能回路への配置配線に関する評価指標と、前記配置配線の難易の程度と、の対応関係を記憶する記憶機能と、
前記記憶機能により記憶された前記対応関係に基いた、回路配置の配置配線の難易の程度を評価するための情報を、外部に提供する提供機能と、
を実現させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013250014A JP6217359B2 (ja) | 2013-12-03 | 2013-12-03 | 回路情報処理装置、回路情報処理システム、データベース管理装置、プログラム及び記録媒体 |
US14/267,171 US9251307B2 (en) | 2013-12-03 | 2014-05-01 | Circuit information processing device, circuit information processing system, database, non-transitory computer readable medium, and circuit design method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013250014A JP6217359B2 (ja) | 2013-12-03 | 2013-12-03 | 回路情報処理装置、回路情報処理システム、データベース管理装置、プログラム及び記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015108858A JP2015108858A (ja) | 2015-06-11 |
JP6217359B2 true JP6217359B2 (ja) | 2017-10-25 |
Family
ID=53265555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013250014A Expired - Fee Related JP6217359B2 (ja) | 2013-12-03 | 2013-12-03 | 回路情報処理装置、回路情報処理システム、データベース管理装置、プログラム及び記録媒体 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9251307B2 (ja) |
JP (1) | JP6217359B2 (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08212246A (ja) * | 1995-02-08 | 1996-08-20 | Hitachi Ltd | 論理生成方法 |
JPH09311886A (ja) * | 1995-12-26 | 1997-12-02 | Matsushita Electric Ind Co Ltd | 半導体集積回路の自動設計方法 |
JP3621354B2 (ja) * | 2001-04-04 | 2005-02-16 | Necエレクトロニクス株式会社 | 半導体集積回路の配線方法及び構造 |
US7111110B1 (en) * | 2002-12-10 | 2006-09-19 | Altera Corporation | Versatile RAM for programmable logic device |
US7178120B2 (en) * | 2003-01-08 | 2007-02-13 | International Business Machines Corporation | Method for performing timing closure on VLSI chips in a distributed environment |
US7107565B1 (en) * | 2003-07-25 | 2006-09-12 | Xilinx, Inc. | PLD device representation with factored repeatable tiles |
JP4882573B2 (ja) * | 2006-07-24 | 2012-02-22 | 富士通株式会社 | レイアウト評価装置 |
JP2009020786A (ja) * | 2007-07-13 | 2009-01-29 | Renesas Technology Corp | ネットリストの配線難易度計算方法 |
JP2009140002A (ja) * | 2007-12-03 | 2009-06-25 | Fujitsu Microelectronics Ltd | セルデータの検証装置、方法、およびプログラム |
-
2013
- 2013-12-03 JP JP2013250014A patent/JP6217359B2/ja not_active Expired - Fee Related
-
2014
- 2014-05-01 US US14/267,171 patent/US9251307B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20150154342A1 (en) | 2015-06-04 |
JP2015108858A (ja) | 2015-06-11 |
US9251307B2 (en) | 2016-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6295634B1 (en) | Wiring design apparatus, wiring determination apparatus and methods thereof | |
JP5744321B2 (ja) | パラメータ設定装置 | |
JP6869820B2 (ja) | 管理装置、管理方法及びプログラム | |
JP2011227747A (ja) | 並列計算機システム、ジョブサーバ、ジョブスケジューリング方法及びジョブスケジューリングプログラム | |
CN108920242A (zh) | 导航栏生成方法及装置 | |
KR102735262B1 (ko) | 뉴럴 네트워크 기반의 집적회로 레이아웃 최적화 시스템 및 방법 | |
KR20180083927A (ko) | 데이터 쿼리 방법 및 장치, 및 데이터베이스 시스템 | |
US9996391B2 (en) | Parallel computer system, method of controlling parallel computer system, and recording medium | |
CN102148871A (zh) | 存储资源调度方法和装置 | |
CN113239114B (zh) | 数据存储方法、装置、存储介质及电子装置 | |
JP6173644B1 (ja) | 情報処理装置、情報処理方法及び情報処理プログラム | |
CA3046768C (en) | Variable embedding method and processing system | |
JP6374823B2 (ja) | 経路配置方法、経路配置装置、及びプログラム | |
JP6217359B2 (ja) | 回路情報処理装置、回路情報処理システム、データベース管理装置、プログラム及び記録媒体 | |
CN108958941A (zh) | 图像处理方法和装置 | |
US12019968B2 (en) | Electrical circuit design | |
JP6044628B2 (ja) | 乱数発生装置、乱数発生方法、オブジェクト配置装置、並びにコンピュータ・プログラム | |
KR102735263B1 (ko) | 열원분포이미지 기반의 집적회로 레이아웃 최적화 시스템 및 방법 | |
Focacci et al. | Integration of CP and OR methods for matching problems | |
JP5636078B1 (ja) | 仮想ネットワークの物理ネットワークへの配置装置及び方法 | |
CN113704497B (zh) | 医疗知识图谱的填补方法、装置、计算机设备及存储介质 | |
EP3545441A1 (en) | Systems and methods for satisfiability modulo theories processes using uninterpreted function symbols | |
JP2008293103A (ja) | 分散配置装置及び仮想装置の配置方法 | |
JP7386777B2 (ja) | 作業指示装置及び作業指示方法 | |
JP6066879B2 (ja) | ランキング生成装置、方法及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160322 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170321 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170829 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170911 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6217359 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |