JP6197325B2 - Manufacturing method of electronic device - Google Patents
Manufacturing method of electronic device Download PDFInfo
- Publication number
- JP6197325B2 JP6197325B2 JP2013067323A JP2013067323A JP6197325B2 JP 6197325 B2 JP6197325 B2 JP 6197325B2 JP 2013067323 A JP2013067323 A JP 2013067323A JP 2013067323 A JP2013067323 A JP 2013067323A JP 6197325 B2 JP6197325 B2 JP 6197325B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- solder
- electrode
- electronic component
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 42
- 239000010410 layer Substances 0.000 claims description 135
- 239000000463 material Substances 0.000 claims description 48
- 238000010438 heat treatment Methods 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 31
- 239000002344 surface layer Substances 0.000 claims description 20
- 238000002844 melting Methods 0.000 claims description 11
- 230000008018 melting Effects 0.000 claims description 11
- 229910000679 solder Inorganic materials 0.000 description 151
- 239000010949 copper Substances 0.000 description 126
- 239000004065 semiconductor Substances 0.000 description 76
- 238000005304 joining Methods 0.000 description 31
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 13
- 229910017944 Ag—Cu Inorganic materials 0.000 description 12
- 229910020836 Sn-Ag Inorganic materials 0.000 description 12
- 229910020988 Sn—Ag Inorganic materials 0.000 description 12
- 230000005611 electricity Effects 0.000 description 12
- 239000000155 melt Substances 0.000 description 12
- 239000000853 adhesive Substances 0.000 description 11
- 230000001070 adhesive effect Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 229910000765 intermetallic Inorganic materials 0.000 description 10
- 238000009713 electroplating Methods 0.000 description 9
- 238000007747 plating Methods 0.000 description 9
- 239000012299 nitrogen atmosphere Substances 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 238000001816 cooling Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000003825 pressing Methods 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 239000011342 resin composition Substances 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
本発明は、電子装置の製造方法に関する。 The present invention relates to an electronic device manufacturing method.
電子部品の端子間を、接合材を用いて接合し、電気的に接続する技術が知られている。接合材として、1種又は2種以上の成分を含む半田のほか、樹脂組成物に半田等の導電性粒子を含有したもの等が知られている。 A technique is known in which terminals of electronic components are joined and electrically connected using a joining material. As a bonding material, in addition to solder containing one or more components, a resin composition containing conductive particles such as solder is known.
電子部品の端子間の接合部には、振動、衝撃といった外力や、電子部品間の熱膨張係数差に起因して生じる熱応力によって、クラック、剥離、断線等の接続不良が発生する場合がある。 In joints between terminals of electronic components, connection failure such as cracks, peeling, disconnection, etc. may occur due to external forces such as vibration and impact and thermal stress caused by differences in thermal expansion coefficient between electronic components. .
本発明の一観点によれば、第1端子を備える第1電子部品と、第2端子を備える第2電子部品の、前記第1端子と前記第2端子のうちいずれか一方に第1元素を含む第1元素層が内層に設けられた前記第1端子と前記第2端子とを接合材を用いて接合する工程と、接合された前記第1端子と前記第2端子との間に通電して前記第1元素を前記接合材に移動させる工程とを含む電子装置の製造方法が提供される。 According to one aspect of the present invention, a first electronic component having a first terminal, a second electronic component having a second terminal, the first terminal and the first element in either one of the second terminal A step of joining the first terminal and the second terminal provided with an inner layer of the first element layer using a joining material; and energizing between the joined first terminal and the second terminal. And a step of moving the first element to the bonding material.
開示の技術によれば、接合材を用いて接合した端子間に通電し、一方の端子に含まれる所定の元素を接合材に移動させることで、接合材の組成を変化させることが可能になる。これにより、端子間の接合部の強度を向上させ、断線等の接続不良の発生を抑制し、電子部品間の接続信頼性に優れる電子装置を実現することが可能になる。 According to the disclosed technology, it is possible to change the composition of the bonding material by energizing between the terminals bonded using the bonding material and moving a predetermined element contained in one terminal to the bonding material. . As a result, it is possible to improve the strength of the joint portion between the terminals, suppress the occurrence of connection failure such as disconnection, and realize an electronic device excellent in connection reliability between electronic components.
まず、第1の実施の形態について説明する。
図1は第1の実施の形態に係る電子装置の製造方法の一例を示す図である。図1(A)〜図1(C)には、第1の実施の形態に係る電子装置の各製造工程の要部断面を模式的に図示している。
First, the first embodiment will be described.
FIG. 1 is a diagram illustrating an example of a method of manufacturing an electronic device according to the first embodiment. FIG. 1A to FIG. 1C schematically show a cross-section of the main part of each manufacturing process of the electronic device according to the first embodiment.
まず、図1(A)に示すように、接合する電子部品20及び電子部品30を準備する。電子部品20は、例えば、半導体素子(半導体チップ)、半導体チップを回路基板(パッケージ基板)に実装した半導体装置(半導体パッケージ)、又は回路基板(プリント基板、インターポーザ等)とすることができる。電子部品30も同様に、半導体チップ、半導体パッケージ、又は回路基板とすることができる。
First, as shown in FIG. 1A, an
電子部品20は、その一方の面(電子部品30と対向する面)に設けられた端子(電極)21を有している。端子21は、例えば、銅(Cu)又はCuを含む材料を用いて形成される。端子21は、例えば、めっき法を用いて形成することができる。尚、図1(A)には1つの端子21を例示するが、電子部品20には、複数の端子21が設けられてもよい。端子21は、電子部品20の外部接続端子21Aとなる。
The
電子部品20の端子21上には、電子部品30との接合に用いる接合材として、半田50が設けられている。半田50には、例えば、錫(Sn)又はSnを含む半田が用いられる。半田50は、例えば、端子21上に半田ボールを搭載し、所定温度でリフローを行うことで、設けることができる。
電子部品30は、その一方の面(電子部品20と対向する面)に設けられた端子(電極)31を有している。電子部品30の端子31は、電子部品20の端子21と対応する位置に設けられている。端子31は、例えば、Cu又はCuを含む材料を用いて形成される。端子31は、例えば、めっき法を用いて形成することができる。尚、図1(A)には1つの端子31を例示するが、電子部品30には、複数の端子31が設けられてもよい。
The
電子部品30の端子31上には、所定の元素を含む元素層40が設けられている。元素層40には、半田50内に含まれることでその半田50の特性、例えば弾性率等の機械的特性を変化させることのできる元素を含む材料が用いられる。例えば、元素層40には、半田50内に含まれてその半田50の組織を変化させる元素を含む材料、半田50内に含まれてその半田50と反応し金属間化合物(InterMetallic Compound;IMC)を形成する元素を含む材料が用いられる。そのような元素としては、ニッケル(Ni)、コバルト(Co)、タングステン(W)、金(Au)、銀(Ag)、Cu等が挙げられる。元素層40は、例えば、電子部品30の端子31上に、めっき法を用いて形成することができる。
An
端子31とその上に設けられた元素層40は、電子部品30の外部接続端子31Aとなる。
上記のような電子部品20及び電子部品30を準備し、図1(A)に示すように、半田50が設けられた端子21と、元素層40が設けられた端子31とを対向させ、位置合わせを行う。そして、半田50が溶融する温度で熱処理を行い、電子部品20を電子部品30側に、又は電子部品30を電子部品20側に押圧し、その後、冷却して半田50を固化する。これにより、図1(B)に示すように、電子部品20の端子21と、元素層40を設けた電子部品30の端子31とを、半田50を介して接合し(接合部51)、電気的に接続する。
The
The
このように電子部品20と電子部品30を、半田50を用いて接合した後、図1(C)に示すように、電源70を用いて互いの端子21と端子31の間に通電する。この例では、電子部品20の端子21側をアノードとし、電子部品30の端子31側をカソードとして、端子21と端子31の間に通電する。この通電時の電子(電流)の流れにより、元素層40に含まれる所定の元素40aを、半田50内に移動させる(エレクトロマイグレーション)。
After the
この時の通電条件、例えば電流密度及び通電時間は、元素層40に含まれる元素40aがエレクトロマイグレーションによって半田50内に移動するような値に設定する。通電は、端子21に電気的に接続された電子部品20内の導電部(端子21を含む回路)、及び端子31に電気的に接続された電子部品30内の導電部(端子31を含む回路)を利用して、行うことができる。
The energization conditions at this time, for example, the current density and the energization time, are set to values such that the
このように、半田50を用いて接合した後の端子21と端子31の間に通電することで、元素層40からそれに含まれる元素40aを半田50内に移動させる。これにより、互いの端子21と端子31が、元素40aを含む半田50の接合部51によって接合され、電気的に接続された、電子部品20及び電子部品30を備える電子装置を得る。
In this way, the
図2は第1の実施の形態に係る電子装置の一例を示す図である。図2には、第1の実施の形態に係る電子装置の一例の要部断面を模式的に図示している。
図2に示す電子装置10は、上記図1に例示した方法を用いて接合された電子部品20及び電子部品30を有している。電子部品20の端子21と電子部品30の端子31との接合部51は、上記のように半田50を用いて接合した後の通電によって所定量の元素40aが添加された構造を有する接合部51aになっている。例えば、このように半田50に所定量の元素40aを添加することで、半田50の組織を微細化し、伸び特性の向上、弾性率の低減が図られた接合部51aを得ることができる。上記図1に例示した方法を用いることで、電子部品20と電子部品30の接合部51aの機械的強度に優れ、接合信頼性の高い電子装置10を得ることができる。
FIG. 2 is a diagram illustrating an example of an electronic device according to the first embodiment. FIG. 2 schematically illustrates a cross-section of a main part of an example of the electronic device according to the first embodiment.
An
上記のような通電による元素40aの移動によらず、元素40aに相当する元素を予め半田内に添加しようとした場合、その元素の融点が半田に比べて十分に高いと、半田作製時には、その元素の融点を上回るような高温の熱処理が必要になる。元素の融点が高いことで、一定量(例えば0.005wt%以上)の元素を半田内に添加することが難しい場合もある。また、一定量の元素を半田内に添加することができたとしても、それによって半田の融点が上昇するため、半田付け性が低下する場合がある。
Regardless of the movement of the
一方、上記図1に例示する方法では、半田50を用いて端子21と端子31を接合する際(図1(A)及び図1(B))、用いる半田50の融点に応じた温度の熱処理を行う。そして、半田50を用いて接合した後、端子21と端子31の間に通電し、元素層40から半田50内に元素40aを移動させる(図1(C))。そのため、図2に示すような端子21と端子31を接合部51aで接合した電子装置10を得るために、上記のように予め半田作製時に所定の元素を添加する時のような高温の熱処理を行うことを要しない。また、端子21と端子31を半田50で接合した後、通電により元素40aを半田50内に移動させて接合部51aを形成するため、上記のように予め所定の元素を添加することによって融点が上昇した半田を使用することを要しない。そのような半田を使用することによる半田付け性の低下といった問題も回避することができる。
On the other hand, in the method illustrated in FIG. 1, when the terminal 21 and the terminal 31 are joined using the solder 50 (FIGS. 1A and 1B), heat treatment at a temperature corresponding to the melting point of the
尚、半田50による接合後、端子21と端子31の間の通電によって元素層40から元素40aを移動させる際(図1(C))には、半田50が溶融しない温度で熱処理を行いながら、通電してもよい。例えば、半田50による接合後、100℃〜150℃といった温度で熱処理を行いながら、端子21と端子31の間に通電する。このように熱処理を行いながら通電することで、元素層40からの元素40aの移動を促進させ、半田50内に元素40aを効率的に添加することが可能になる。
When the
また、半田50を用いて接合した端子21と端子31の間に通電して元素層40から元素40aを移動させた後(図1(C)或いは図2)に、半田50が溶融しない温度、或いは半田50が溶融する温度で、熱処理を行うようにしてもよい。このように元素40aを移動させた後に熱処理を行うことで、元素40aを含む半田50の結晶構造を安定化或いは再構成させたり、半田50とそれに含まれる元素40aとを反応させてIMCを形成したりすることが可能になる。
Further, after the
図3は第1の実施の形態に係る電子装置の別例を示す図である。図3には、第1の実施の形態に係る電子装置の別例の要部断面を模式的に図示している。
図3に示す電子装置10は、上記図1に例示した方法を用いて接合された電子部品20及び電子部品30を有している。この図3に示す電子装置10の端子21と端子31の接合部51は、上記図1(C)のように半田50で接合した後の通電によって元素層40から移動した元素40aと、半田50との反応により形成されたIMCの接合部51bになっている。
FIG. 3 is a diagram illustrating another example of the electronic device according to the first embodiment. FIG. 3 schematically illustrates a cross-section of a main part of another example of the electronic device according to the first embodiment.
The
このようなIMCの接合部51bは、半田50を用いて端子21と端子31を接合した後の通電時に、例えば半田50が溶融しない温度で、熱処理を行うことで、形成することができる。或いは、IMCの接合部51bは、半田50を用いて接合した端子21と端子31の間に通電した後に、例えば半田50が溶融しない温度又は溶融する温度で、熱処理を行うことで、形成することができる。また、IMCの接合部51bを形成する際には、熱処理温度のほか、熱処理時間も調整する。
Such an IMC joint 51b can be formed by performing a heat treatment at a temperature at which the
接合部51bをIMCにすることで、電子部品20と電子部品30の接合強度を高め、また、電子装置10の動作時に流れる電流に対して半田成分の拡散が抑えられる安定な接合部51bが形成可能になる。その結果、接合信頼性の高い電子装置10を得ることができる。
By using the IMC as the
以上述べた電子装置10の製造方法においては、形成する接合部51(51a,51b)の組成に基づき、元素層40の膜厚、或いは元素層40内の元素40aの含有量を設定することができる。
In the method for manufacturing the
また、形成する接合部51(51a,51b)の組成に基づき、元素層40から半田50内への元素40aの移動量を、通電時の電流密度、通電時間、通電時若しくは通電後に熱処理を行う場合にはその熱処理の温度や時間によって、調整することができる。
Further, based on the composition of the joint 51 (51a, 51b) to be formed, the amount of movement of the
また、接合部51(51a,51b)には、元素層40に含まれる元素40aのほか、端子31に含まれる元素(例えばCu)がエレクトロマイグレーションにより移動して含まれていてもよい。
In addition to the
続いて、変形例について述べる。
図4は第1の実施の形態に係る電子装置の変形例を示す図である。図4には、第1の実施の形態に係る電子装置の変形例の要部断面を模式的に図示している。
Next, modified examples will be described.
FIG. 4 is a diagram illustrating a modification of the electronic device according to the first embodiment. FIG. 4 schematically shows a cross-section of the main part of a modification of the electronic device according to the first embodiment.
上記図2及び図3には、半田50を用いた接合後の通電によって接合部51(51a,51b)を形成した後に、端子31上から元素層40が消失した状態になっている場合を例示した。端子31上に設けた元素層40の元素40aが全て半田50内に移動した場合、上記図2及び図3に例示するような状態になる。
2 and 3 exemplify a case where the
このほか、半田50を用いた接合後の通電によって接合部51(51a,51b)を形成した後には、図4に例示するように、端子31上に元素層40の一部が残存した状態になっていてもよい。端子31上に設けた元素層40の元素40aのうち、一部が半田50内に移動した場合には、この図4に例示するような状態になる。端子31上に元素層40の一部が残存していても、元素層40に導電性を示す材料を用いることで、接合部51を介した端子21と端子31の間の導通を確保することができる。
In addition, after the joining portion 51 (51a, 51b) is formed by energization after joining using the
図5は第1の実施の形態に係る電子装置の製造方法の変形例を示す図である。図5(A)及び図5(B)には、第1の実施の形態に係る電子装置の各製造工程の要部断面を模式的に図示している。 FIG. 5 is a diagram showing a modification of the method for manufacturing the electronic device according to the first embodiment. FIGS. 5A and 5B schematically show a cross section of the main part of each manufacturing process of the electronic device according to the first embodiment.
この図5に示す方法では、上記図1(B)のように、端子21と、元素層40を設けた端子31とを、半田50を介して接合した後に、図5(A)に示すように、電子部品20と電子部品30の間に、それらを接着する接着材60を設ける。例えば、接着材60には、エポキシ樹脂等の樹脂材料を用いることができる。尚、接合された半導体チップとパッケージ基板の間に設ける接着材60、接合された半導体パッケージと回路基板の間に設ける接着材60として、所謂アンダーフィル材が知られている。
In the method shown in FIG. 5, as shown in FIG. 1B, after the terminal 21 and the terminal 31 provided with the
図5(A)に示すように、端子21と端子31を接合し、電子部品20と電子部品30の間に接着材60を設けた後に、図5(B)に示すように、電源70を用いて端子21と端子31の間に通電する。その際は、電子部品20の端子21側をアノードとし、電子部品30の端子31側をカソードとして、端子21と端子31の間に通電する。この通電により、元素層40に含まれる元素40aを半田50内に移動させ、端子21と端子31を、元素40aを所定量添加した接合部51(51a)、又は半田50をIMCに変化させた接合部51(51b)によって接合する。
As shown in FIG. 5A, after the terminal 21 and the terminal 31 are joined and the adhesive 60 is provided between the
このように、半田50を用いた接合後に端子21と端子31の間に通電して元素40aを移動させる方法は、電子部品20と電子部品30が接着材60で接着されている状態でも、行うことが可能である。
As described above, the method of moving the
次に、第2の実施の形態について説明する。
図6は第2の実施の形態に係る電子装置の製造方法の一例を示す図である。図6(A)〜図6(C)には、第2の実施の形態に係る電子装置の各製造工程の要部断面を模式的に図示している。
Next, a second embodiment will be described.
FIG. 6 is a diagram illustrating an example of a method of manufacturing an electronic device according to the second embodiment. FIGS. 6A to 6C schematically show a cross section of the main part of each manufacturing process of the electronic device according to the second embodiment.
この第2の実施の形態に係る電子装置の製造方法では、図6(A)に示すような、端子31の内層(表層よりも下層)に元素層40が設けられた電子部品30を用いる。内層に元素層40を含む端子31は、例えば、めっき法を用い、端子31の材料、元素層40の材料、端子31の材料を順に堆積することで形成することができる。端子31とその内層に設けられた元素層40が、電子部品30の外部接続端子31Aとなる。
In the method for manufacturing an electronic device according to the second embodiment, an
このような電子部品30の端子31と、電子部品20の端子21とを対向させ、位置合わせを行う。そして、半田50が溶融する温度での熱処理、並びに、電子部品20及び電子部品30の押圧を行い、冷却して半田50を固化する。これにより、図6(B)に示すように、端子21と端子31を、半田50を介して接合する(接合部51)。
The terminal 31 of the
このように電子部品20と電子部品30を、半田50を用いて接合した後、図6(C)に示すように、電源70を用いて互いの端子21と端子31の間に通電する。その際は、電子部品20の端子21側をアノードとし、電子部品30の端子31側をカソードとして、端子21と端子31の間に通電する。通電時には、所定温度で熱処理を行ってもよい。通電時の電子(電流)の流れにより、元素層40に含まれる元素40aを、半田50内に移動させ、端子21と端子31を、元素40aを含む半田50の接合部51によって接合する。接合後には、所定温度で熱処理を行ってもよい。
Thus, after joining the
これにより、互いの端子21と端子31が電気的に接続された電子部品20及び電子部品30を備える電子装置を得る。
尚、端子21と端子31の間の接合部51には、元素層40に含まれる元素40aのほか、端子31に含まれる元素(例えばCu)がエレクトロマイグレーションにより移動して含まれてもよい。
As a result, an electronic device including the
In addition to the
このように、元素層40を端子31の内層に設けた場合にも、半田50を用いた接合後に端子21と端子31の間に通電して元素40aを移動させる方法を採用することが可能である。
As described above, even when the
次に、第3の実施の形態について説明する。
図7は第3の実施の形態に係る電子装置の製造方法の一例を示す図である。図7(A)〜図7(C)には、第3の実施の形態に係る電子装置の各製造工程の要部断面を模式的に図示している。
Next, a third embodiment will be described.
FIG. 7 is a diagram illustrating an example of a method of manufacturing an electronic device according to the third embodiment. FIG. 7A to FIG. 7C schematically show a cross section of the main part of each manufacturing process of the electronic device according to the third embodiment.
この第3の実施の形態に係る電子装置の製造方法では、図7(A)に示すような、端子31上に設けられた元素層40の上に表面層41が設けられた電子部品30を用いる。表面層41には、例えば、元素層40よりも半田50の濡れ性が高い材料を用いる。例えば、元素層40にNi、Coといった層を用いる場合、表面層41として、少なくとも表面にAu、Ag、Cu、パラジウム(Pd)、白金(Pt)といった層を含むものを用いることができる。表面層41は、例えば、めっき法を用いて元素層40上に形成することができる。端子31、元素層40及び表面層41が、電子部品30の外部接続端子31Aとなる。
In the method for manufacturing an electronic device according to the third embodiment, an
このように元素層40及び表面層41を設けた電子部品30の端子31と、電子部品20の端子21とを対向させ、位置合わせを行う。そして、半田50が溶融する温度での熱処理、並びに、電子部品20及び電子部品30の押圧を行い、冷却して半田50を固化する。これにより、図7(B)に示すように、端子21と端子31を、半田50を介して接合する(接合部51)。端子31の上方に表面層41が設けられているため、溶融した半田50が表面層41上に濡れ易く、端子21と端子31を、未接合の発生を抑え、良好に接合することが可能になる。尚、図7(B)に示す接合時には、表面層41に含まれる元素の一部又は全部が半田50との反応に消費されてもよい。
Thus, the
このように電子部品20と電子部品30を、半田50を用いて接合した後、図7(C)に示すように、電源70を用いて互いの端子21と端子31の間に通電する。その際は、電子部品20の端子21側をアノードとし、電子部品30の端子31側をカソードとして、端子21と端子31の間に通電する。通電時には、所定温度で熱処理を行ってもよい。通電時の電子(電流)の流れにより、元素層40に含まれる元素40aを、半田50内に移動させ、端子21と端子31を、元素40aを含む半田50の接合部51によって接合する。接合後には、所定温度で熱処理を行ってもよい。
Thus, after joining the
これにより、互いの端子21と端子31が電気的に接続された電子部品20及び電子部品30を備える電子装置を得る。
尚、端子21と端子31の間の接合部51には、元素層40に含まれる元素40aのほか、表面層41に含まれる元素(例えばAu)や、端子31に含まれる元素(例えばCu)が、エレクトロマイグレーションにより移動して含まれてもよい。
As a result, an electronic device including the
In addition to the
このように、表面層41の下層に元素層40を設けた場合にも、半田50を用いた接合後に端子21と端子31の間に通電して元素40aを移動させる方法を採用することが可能である。
Thus, even when the
次に、第4の実施の形態について説明する。
図8は第4の実施の形態に係る電子装置の製造方法の一例を示す図である。図8(A)〜図8(C)には、第4の実施の形態に係る電子装置の各製造工程の要部断面を模式的に図示している。
Next, a fourth embodiment will be described.
FIG. 8 is a diagram illustrating an example of a method of manufacturing an electronic device according to the fourth embodiment. FIGS. 8A to 8C schematically show a cross section of a main part of each manufacturing process of the electronic device according to the fourth embodiment.
上記のように、接合後の通電により移動させる元素40aを含む元素層40は、電子部品20側に設けることもできる。この場合は、電子部品20の端子21上に、所定の元素40aを含む元素層40が設けられ、元素層40上に、半田50が設けられる。元素層40は、例えば、めっき法を用いて端子21上に形成することができる。半田50は、例えば、元素層40上に半田ボールを搭載し、リフローを行うことで、設けることができる。端子21とその上に設けられた元素層40が、電子部品20の外部接続端子21Aとなり、端子31が、電子部品30の外部接続端子31Aとなる。
As described above, the
このように元素層40を設けた電子部品20の端子21と、電子部品30の端子31とを対向させ、位置合わせを行う。そして、半田50が溶融する温度での熱処理、並びに、電子部品20及び電子部品30の押圧を行い、冷却して半田50を固化する。これにより、図8(B)に示すように、端子21と端子31を、半田50を介して接合する(接合部51)。
Thus, the
このように電子部品20と電子部品30を、半田50を用いて接合した後、図8(C)に示すように、電源70を用いて互いの端子21と端子31の間に通電する。その際は、電子部品20の端子21側をカソードとし、電子部品30の端子31側をアノードとして、端子21と端子31の間に通電する。通電時には、所定温度で熱処理を行ってもよい。通電時の電子(電流)の流れにより、元素層40に含まれる元素40aを、半田50内に移動させ、端子21と端子31を、元素40aを含む半田50の接合部51によって接合する。接合後には、所定温度で熱処理を行ってもよい。
Thus, after joining the
これにより、互いの端子21と端子31が電気的に接続された電子部品20及び電子部品30を備える電子装置を得る。
尚、端子21と端子31の間の接合部51には、元素層40に含まれる元素40aのほか、端子21に含まれる元素(例えばCu)がエレクトロマイグレーションにより移動して含まれてもよい。
As a result, an electronic device including the
In addition to the
このように、元素層40を電子部品20側に設けた場合にも、半田50を用いた接合後に端子21と端子31の間に通電して元素40aを移動させる方法を採用することが可能である。
As described above, even when the
尚、第4の実施の形態において、通電により元素40aを移動させた後には、上記図2〜図4に例示したのと同様に、端子21上から元素層40が消失していても、端子21上に元素層40の一部が残存していてもよい。
In the fourth embodiment, after the
また、第4の実施の形態において、通電の前には、上記図5の例に従い、電子部品20と電子部品30の間に接着材60が設けられてもよい。
また、第4の実施の形態において、元素層40は、上記図6の例に従い、端子21の内層に設けられてもよい。
In the fourth embodiment, an adhesive 60 may be provided between the
In the fourth embodiment, the
更にまた、第4の実施の形態において、端子21上の元素層40の上には、上記図7の例に従い、表面層41が設けられてもよい。
次に、第5の実施の形態について説明する。
Furthermore, in the fourth embodiment, a
Next, a fifth embodiment will be described.
図9は第5の実施の形態に係る電子装置の製造方法の一例を示す図である。図9(A)〜図9(C)には、第5の実施の形態に係る電子装置の各製造工程の要部断面を模式的に図示している。 FIG. 9 is a diagram illustrating an example of an electronic device manufacturing method according to the fifth embodiment. 9A to 9C schematically show a cross-section of the main part of each manufacturing process of the electronic device according to the fifth embodiment.
上記のように、接合後の通電により移動させる元素40aを含む元素層40を設ける端子の形態は、特に限定されるものではない。例えば、上記のような元素層40を、ピラー電極上に設けることもできる。
As described above, the form of the terminal provided with the
図9(A)には、端子21としてCu等のピラー電極21aを設け、その上に半田50を設けた電子部品20と、端子31としてCu等のピラー電極31aを設け、その上に元素層40を設けた電子部品30とを、対向させ、位置合わせした状態を図示している。電子部品20側のピラー電極21a及び半田50は、めっき法を用いて形成することができ、めっき後の半田をリフローすることで、図9(A)のような丸みを帯びた形状の半田50が形成される。電子部品30側のピラー電極31a及び元素層40も同様に、めっき法を用いて形成することができる。ピラー電極21aが、電子部品20の外部接続端子21Aとなり、ピラー電極31a及び元素層40が、電子部品30の外部接続端子31Aとなる。
In FIG. 9A, a
図9(A)のような状態から、半田50が溶融する温度での熱処理、並びに、電子部品20及び電子部品30の押圧を行い、冷却して半田50を固化する。これにより、図9(B)に示すように、ピラー電極21aと、元素層40を設けたピラー電極31aとを、半田50を介して接合する(接合部51)。
9A, heat treatment at a temperature at which the
このように電子部品20と電子部品30を、半田50を用いて接合した後、図9(C)に示すように、電源70を用いて互いのピラー電極21aとピラー電極31aの間に通電する。その際は、電子部品20の端子21側をアノードとし、電子部品30の端子31側をカソードとして、ピラー電極21aとピラー電極31aの間に通電する。通電時には、所定温度で熱処理を行ってもよい。通電時の電子(電流)の流れにより、元素層40に含まれる元素40aを、半田50内に移動させ、ピラー電極21aとピラー電極31aを、元素40aを含む半田50の接合部51によって接合する。接合後には、所定温度で熱処理を行ってもよい。
After the
これにより、互いのピラー電極21aとピラー電極31aが電気的に接続された電子部品20及び電子部品30を備える電子装置を得る。
尚、ピラー電極21aとピラー電極31aの間の接合部51には、元素層40に含まれる元素40aのほか、ピラー電極31aに含まれる元素(例えばCu)がエレクトロマイグレーションにより移動して含まれてもよい。
Thereby, an electronic device including the
The
このように、ピラー電極21a及びピラー電極31aをそれぞれ端子21及び端子31として設けた場合にも、半田50を用いた接合後に端子21と端子31の間に通電して元素40aを移動させる方法を採用することが可能である。
Thus, even when the
尚、第5の実施の形態において、通電により元素40aを移動させた後には、上記図2〜図4に例示したのと同様に、ピラー電極31a上から元素層40が消失していても、ピラー電極31a上に元素層40の一部が残存していてもよい。
In the fifth embodiment, after the
また、第5の実施の形態において、通電の前には、上記図5の例に従い、電子部品20と電子部品30の間に接着材60が設けられてもよい。
また、第5の実施の形態において、元素層40は、上記図6の例に従い、ピラー電極31aの内層に設けられてもよい。
In the fifth embodiment, an adhesive 60 may be provided between the
In the fifth embodiment, the
また、第5の実施の形態において、ピラー電極31a上の元素層40の上には、上記図7の例に従い、表面層41が設けられてもよい。
更にまた、第5の実施の形態において、元素層40は、上記図8の例に従い、電子部品20側のピラー電極21a上に設けられてもよい。
In the fifth embodiment, the
Furthermore, in the fifth embodiment, the
次に、第6の実施の形態について説明する。
図10は第6の実施の形態に係る電子装置の製造方法の一例を示す図である。図10(A)〜図10(C)には、第6の実施の形態に係る電子装置の各製造工程の要部断面を模式的に図示している。
Next, a sixth embodiment will be described.
FIG. 10 is a diagram illustrating an example of a method of manufacturing an electronic device according to the sixth embodiment. FIGS. 10A to 10C schematically show a cross section of a main part of each manufacturing process of the electronic device according to the sixth embodiment.
図10(A)には、端子21としてCu等のピラー電極21aを設け、その上に半田50を設けた電子部品20と、端子31上に元素層40を設けた電子部品30とを、対向させ、位置合わせした状態を図示している。このような状態から、半田50が溶融する温度での熱処理を経て、図10(B)に示すように、ピラー電極21aと、元素層40を設けた端子31とを、半田50を介して接合する(接合部51)。接合後、図10(C)に示すように、電源70を用いて互いのピラー電極21aと端子31の間に通電する。その際は、電子部品20のピラー電極21a側をアノードとし、電子部品30の端子31側をカソードとして、ピラー電極21aと端子31の間に通電する。この通電により、元素層40に含まれる元素40aを、半田50内に移動させ、ピラー電極21aと端子31を接合し(接合部51)、電子装置を得る。
In FIG. 10A, an
このように、ピラー電極21aの端子21と、元素層40を設けた端子31との組み合わせであっても、半田50を用いた接合後に端子21と端子31の間に通電して元素40aを移動させる方法を採用することが可能である。
In this way, even in the combination of the terminal 21 of the
尚、第6の実施の形態において、通電により元素40aを移動させた後には、上記図2〜図4に例示したのと同様に、端子31上から元素層40が消失していても、端子31上に元素層40の一部が残存していてもよい。
In the sixth embodiment, after the
また、第6の実施の形態において、通電の前には、上記図5の例に従い、電子部品20と電子部品30の間に接着材60が設けられてもよい。
また、第6の実施の形態において、元素層40は、上記図6の例に従い、端子31の内層に設けられてもよい。
In the sixth embodiment, before energization, an adhesive 60 may be provided between the
In the sixth embodiment, the
また、第6の実施の形態において、端子31上の元素層40の上には、上記図7の例に従い、表面層41が設けられてもよい。
更にまた、第6の実施の形態において、元素層40は、上記図8の例に従い、電子部品20側のピラー電極21a上に設けられてもよい。
In the sixth embodiment, the
Furthermore, in the sixth embodiment, the
以上、第1〜第6の実施の形態について説明した。
尚、以上説明した元素層40には、2種以上の元素が含まれていてもよい。この場合、半田50を用いた端子21と端子31の接合後に行われる通電時には、半田50内に、元素層40から複数種の元素が移動し得る。このように半田50内に元素層40から複数種の元素を移動させることで、端子21と端子31の間に、所望の成分、組成を有する接合部を形成することが可能である。
The first to sixth embodiments have been described above.
The
また、以上の説明では、端子21や端子31の表層又は内層に、所定の元素40aを含む元素層40を設けるようにしたが、元素40aは、必ずしも層状に設けられていることを要しない。元素40aは、端子21や端子31の構造内に含まれていれば、上記のような半田50を用いた端子21と端子31の接合後に行われる通電によって、半田50内に移動させることが可能である。
In the above description, the
また、以上の説明では、端子21と端子31を接合する接合材として、Snを含む半田を例示したが、接合材には、様々な種類の半田を用いることが可能である。また、接合材には、端子21と端子31を接合することができ、所定の元素40aがエレクトロマイグレーションにより移動して含まれることで所望の特性を発現することができるものであれば、半田以外の材料を用いることも可能である。
In the above description, the solder containing Sn is exemplified as the bonding material for bonding the terminal 21 and the terminal 31, but various types of solder can be used as the bonding material. In addition, the bonding material can be bonded to the terminal 21 and the terminal 31, and can include the
以下に実施例を示す。
[実施例1]
Cu電極を設けた半導体素子、及び半導体素子のCu電極に対応する位置にCu電極を設けた回路基板を準備する。半導体素子のCu電極上には、ボール径50μm〜150μmのSn半田を搭載する。回路基板のCu電極上には、膜厚2μm〜7μmのNi層を電解めっきにより形成する。
Examples are shown below.
[Example 1]
A semiconductor element provided with a Cu electrode and a circuit board provided with a Cu electrode at a position corresponding to the Cu electrode of the semiconductor element are prepared. On the Cu electrode of the semiconductor element, Sn solder having a ball diameter of 50 μm to 150 μm is mounted. An Ni layer having a thickness of 2 μm to 7 μm is formed on the Cu electrode of the circuit board by electrolytic plating.
次いで、Cu電極上にSn半田を搭載した半導体素子と、Cu電極上にNi層を形成した回路基板とを対向させて位置合わせする。そして、窒素(N2)雰囲気中、Sn半田が溶融する温度で熱処理を行い、半導体素子のCu電極と、Ni層を設けた回路基板のCu電極とを、Sn半田を用いて接合する。 Next, the semiconductor element in which the Sn solder is mounted on the Cu electrode and the circuit board in which the Ni layer is formed on the Cu electrode are opposed to each other and aligned. Then, heat treatment is performed at a temperature at which Sn solder melts in a nitrogen (N 2 ) atmosphere, and the Cu electrode of the semiconductor element and the Cu electrode of the circuit board provided with the Ni layer are joined using Sn solder.
次いで、半導体素子のCu電極側をアノードとし、回路基板のCu電極側をカソードとして、電流密度1.0×108A/m2〜2.0×108A/m2の範囲で、5時間程度、Cu電極間に電流を流し、半導体装置(電子装置)を形成する。 Next, with the Cu electrode side of the semiconductor element as the anode and the Cu electrode side of the circuit board as the cathode, a current density in the range of 1.0 × 10 8 A / m 2 to 2.0 × 10 8 A / m 2 is 5 A current is passed between the Cu electrodes for about an hour to form a semiconductor device (electronic device).
[実施例2]
Cu電極を設けた半導体素子、及び半導体素子のCu電極に対応する位置にCu電極を設けた回路基板を準備する。半導体素子のCu電極上には、ボール径50μm〜150μmのSn半田を搭載する。回路基板のCu電極上には、膜厚2μm〜7μmのCo層を電解めっきにより形成する。
[Example 2]
A semiconductor element provided with a Cu electrode and a circuit board provided with a Cu electrode at a position corresponding to the Cu electrode of the semiconductor element are prepared. On the Cu electrode of the semiconductor element, Sn solder having a ball diameter of 50 μm to 150 μm is mounted. On the Cu electrode of the circuit board, a Co layer having a thickness of 2 μm to 7 μm is formed by electrolytic plating.
次いで、Cu電極上にSn半田を搭載した半導体素子と、Cu電極上にCo層を形成した回路基板とを対向させて位置合わせする。そして、N2雰囲気中、Sn半田が溶融する温度で熱処理を行い、半導体素子のCu電極と、Co層を設けた回路基板のCu電極とを、Sn半田を用いて接合する。 Next, the semiconductor element in which the Sn solder is mounted on the Cu electrode and the circuit board in which the Co layer is formed on the Cu electrode are faced and aligned. Then, heat treatment is performed at a temperature at which Sn solder melts in an N 2 atmosphere, and the Cu electrode of the semiconductor element and the Cu electrode of the circuit board provided with the Co layer are joined using Sn solder.
次いで、半導体素子のCu電極側をアノードとし、回路基板のCu電極側をカソードとして、電流密度1.0×108A/m2〜2.0×108A/m2の範囲で、5時間程度、Cu電極間に電流を流し、半導体装置(電子装置)を形成する。 Next, with the Cu electrode side of the semiconductor element as the anode and the Cu electrode side of the circuit board as the cathode, a current density in the range of 1.0 × 10 8 A / m 2 to 2.0 × 10 8 A / m 2 is 5 A current is passed between the Cu electrodes for about an hour to form a semiconductor device (electronic device).
[実施例3]
Cu電極を設けた半導体素子、及び半導体素子のCu電極に対応する位置にCu電極を設けた回路基板を準備する。半導体素子のCu電極上には、ボール径50μm〜150μmのSn半田を搭載する。回路基板のCu電極上には、膜厚1μm〜2μmのW層を電解めっきにより形成する。
[Example 3]
A semiconductor element provided with a Cu electrode and a circuit board provided with a Cu electrode at a position corresponding to the Cu electrode of the semiconductor element are prepared. On the Cu electrode of the semiconductor element, Sn solder having a ball diameter of 50 μm to 150 μm is mounted. A W layer having a thickness of 1 μm to 2 μm is formed on the Cu electrode of the circuit board by electrolytic plating.
次いで、Cu電極上にSn半田を搭載した半導体素子と、Cu電極上にW層を形成した回路基板とを対向させて位置合わせする。そして、N2雰囲気中、Sn半田が溶融する温度で熱処理を行い、半導体素子のCu電極と、W層を設けた回路基板のCu電極とを、Sn半田を用いて接合する。 Next, the semiconductor element in which the Sn solder is mounted on the Cu electrode and the circuit board in which the W layer is formed on the Cu electrode are opposed to each other and aligned. Then, heat treatment is performed at a temperature at which Sn solder melts in an N 2 atmosphere, and the Cu electrode of the semiconductor element and the Cu electrode of the circuit board provided with the W layer are joined using Sn solder.
次いで、半導体素子のCu電極側をアノードとし、回路基板のCu電極側をカソードとして、電流密度1.0×108A/m2〜5.0×108A/m2の範囲で、5時間程度、Cu電極間に電流を流し、半導体装置(電子装置)を形成する。 Next, with the Cu electrode side of the semiconductor element as the anode and the Cu electrode side of the circuit board as the cathode, the current density ranges from 1.0 × 10 8 A / m 2 to 5.0 × 10 8 A / m 2 and 5 A current is passed between the Cu electrodes for about an hour to form a semiconductor device (electronic device).
[実施例4]
Cu電極を設けた半導体素子、及び半導体素子のCu電極に対応する位置にCu電極を設けた回路基板を準備する。半導体素子のCu電極上には、ボール径50μm〜150μmのSn−Ag半田(Ag:3.0%)を搭載する。回路基板のCu電極上には、膜厚2μm〜7μmのNi層を電解めっきにより形成する。
[Example 4]
A semiconductor element provided with a Cu electrode and a circuit board provided with a Cu electrode at a position corresponding to the Cu electrode of the semiconductor element are prepared. On the Cu electrode of the semiconductor element, Sn—Ag solder (Ag: 3.0%) having a ball diameter of 50 μm to 150 μm is mounted. An Ni layer having a thickness of 2 μm to 7 μm is formed on the Cu electrode of the circuit board by electrolytic plating.
次いで、Cu電極上にSn−Ag半田を搭載した半導体素子と、Cu電極上にNi層を形成した回路基板とを対向させて位置合わせする。そして、N2雰囲気中、Sn−Ag半田が溶融する温度で熱処理を行い、半導体素子のCu電極と、Ni層を設けた回路基板のCu電極とを、Sn−Ag半田を用いて接合する。 Next, the semiconductor element in which Sn—Ag solder is mounted on the Cu electrode and the circuit board on which the Ni layer is formed on the Cu electrode are opposed to each other and aligned. Then, heat treatment is performed at a temperature at which the Sn—Ag solder melts in an N 2 atmosphere, and the Cu electrode of the semiconductor element and the Cu electrode of the circuit board provided with the Ni layer are joined using Sn—Ag solder.
次いで、半導体素子のCu電極側をアノードとし、回路基板のCu電極側をカソードとして、電流密度1.0×108A/m2〜2.0×108A/m2の範囲で、5時間程度、Cu電極間に電流を流し、半導体装置(電子装置)を形成する。 Next, with the Cu electrode side of the semiconductor element as the anode and the Cu electrode side of the circuit board as the cathode, a current density in the range of 1.0 × 10 8 A / m 2 to 2.0 × 10 8 A / m 2 is 5 A current is passed between the Cu electrodes for about an hour to form a semiconductor device (electronic device).
[実施例5]
Cu電極を設けた半導体素子、及び半導体素子のCu電極に対応する位置にCu電極を設けた回路基板を準備する。半導体素子のCu電極上には、ボール径50μm〜150μmのSn−Ag半田(Ag:3.0%)を搭載する。回路基板のCu電極上には、膜厚2μm〜7μmのCo層を電解めっきにより形成する。
[Example 5]
A semiconductor element provided with a Cu electrode and a circuit board provided with a Cu electrode at a position corresponding to the Cu electrode of the semiconductor element are prepared. On the Cu electrode of the semiconductor element, Sn—Ag solder (Ag: 3.0%) having a ball diameter of 50 μm to 150 μm is mounted. On the Cu electrode of the circuit board, a Co layer having a thickness of 2 μm to 7 μm is formed by electrolytic plating.
次いで、Cu電極上にSn−Ag半田を搭載した半導体素子と、Cu電極上にCo層を形成した回路基板とを対向させて位置合わせする。そして、N2雰囲気中、Sn−Ag半田が溶融する温度で熱処理を行い、半導体素子のCu電極と、Co層を設けた回路基板のCu電極とを、Sn−Ag半田を用いて接合する。 Next, the semiconductor element in which the Sn—Ag solder is mounted on the Cu electrode and the circuit board in which the Co layer is formed on the Cu electrode are opposed to each other and aligned. Then, heat treatment is performed at a temperature at which the Sn—Ag solder melts in an N 2 atmosphere, and the Cu electrode of the semiconductor element and the Cu electrode of the circuit board provided with the Co layer are joined using Sn—Ag solder.
次いで、半導体素子のCu電極側をアノードとし、回路基板のCu電極側をカソードとして、電流密度1.0×108A/m2〜2.0×108A/m2の範囲で、5時間程度、Cu電極間に電流を流し、半導体装置(電子装置)を形成する。 Next, with the Cu electrode side of the semiconductor element as the anode and the Cu electrode side of the circuit board as the cathode, a current density in the range of 1.0 × 10 8 A / m 2 to 2.0 × 10 8 A / m 2 is 5 A current is passed between the Cu electrodes for about an hour to form a semiconductor device (electronic device).
[実施例6]
Cu電極を設けた半導体素子、及び半導体素子のCu電極に対応する位置にCu電極を設けた回路基板を準備する。半導体素子のCu電極上には、ボール径50μm〜150μmのSn−Ag半田(Ag:3.0%)を搭載する。回路基板のCu電極上には、膜厚1μm〜2μmのW層を電解めっきにより形成する。
[Example 6]
A semiconductor element provided with a Cu electrode and a circuit board provided with a Cu electrode at a position corresponding to the Cu electrode of the semiconductor element are prepared. On the Cu electrode of the semiconductor element, Sn—Ag solder (Ag: 3.0%) having a ball diameter of 50 μm to 150 μm is mounted. A W layer having a thickness of 1 μm to 2 μm is formed on the Cu electrode of the circuit board by electrolytic plating.
次いで、Cu電極上にSn−Ag半田を搭載した半導体素子と、Cu電極上にW層を形成した回路基板とを対向させて位置合わせする。そして、N2雰囲気中、Sn−Ag半田が溶融する温度で熱処理を行い、半導体素子のCu電極と、W層を設けた回路基板のCu電極とを、Sn−Ag半田を用いて接合する。 Next, the semiconductor element in which Sn—Ag solder is mounted on the Cu electrode and the circuit board in which the W layer is formed on the Cu electrode are opposed to each other and aligned. Then, heat treatment is performed at a temperature at which the Sn—Ag solder melts in an N 2 atmosphere, and the Cu electrode of the semiconductor element and the Cu electrode of the circuit board provided with the W layer are joined using Sn—Ag solder.
次いで、半導体素子のCu電極側をアノードとし、回路基板のCu電極側をカソードとして、電流密度1.0×108A/m2〜2.0×108A/m2の範囲で、5時間程度、Cu電極間に電流を流し、半導体装置(電子装置)を形成する。 Next, with the Cu electrode side of the semiconductor element as the anode and the Cu electrode side of the circuit board as the cathode, a current density in the range of 1.0 × 10 8 A / m 2 to 2.0 × 10 8 A / m 2 is 5 A current is passed between the Cu electrodes for about an hour to form a semiconductor device (electronic device).
[実施例7]
Cu電極を設けた半導体素子、及び半導体素子のCu電極に対応する位置にCu電極を設けた回路基板を準備する。半導体素子のCu電極上には、ボール径50μm〜150μmのSn−Ag−Cu半田(Ag:3.0%,Cu:0.5%)を搭載する。回路基板のCu電極上には、膜厚2μm〜7μmのNi層を電解めっきにより形成する。
[Example 7]
A semiconductor element provided with a Cu electrode and a circuit board provided with a Cu electrode at a position corresponding to the Cu electrode of the semiconductor element are prepared. On the Cu electrode of the semiconductor element, Sn—Ag—Cu solder (Ag: 3.0%, Cu: 0.5%) having a ball diameter of 50 μm to 150 μm is mounted. An Ni layer having a thickness of 2 μm to 7 μm is formed on the Cu electrode of the circuit board by electrolytic plating.
次いで、Cu電極上にSn−Ag−Cu半田を搭載した半導体素子と、Cu電極上にNi層を形成した回路基板とを対向させて位置合わせする。そして、N2雰囲気中、Sn−Ag−Cu半田が溶融する温度で熱処理を行い、半導体素子のCu電極と、Ni層を設けた回路基板のCu電極とを、Sn−Ag−Cu半田を用いて接合する。 Next, the semiconductor element in which the Sn—Ag—Cu solder is mounted on the Cu electrode and the circuit board in which the Ni layer is formed on the Cu electrode are faced and aligned. Then, heat treatment is performed at a temperature at which the Sn—Ag—Cu solder melts in an N 2 atmosphere, and the Cu electrode of the semiconductor element and the Cu electrode of the circuit board provided with the Ni layer are made of Sn—Ag—Cu solder. And join.
次いで、半導体素子のCu電極側をアノードとし、回路基板のCu電極側をカソードとして、電流密度1.0×108A/m2〜2.0×108A/m2の範囲で、5時間程度、Cu電極間に電流を流し、半導体装置(電子装置)を形成する。 Next, with the Cu electrode side of the semiconductor element as the anode and the Cu electrode side of the circuit board as the cathode, a current density in the range of 1.0 × 10 8 A / m 2 to 2.0 × 10 8 A / m 2 is 5 A current is passed between the Cu electrodes for about an hour to form a semiconductor device (electronic device).
[実施例8]
Cu電極を設けた半導体素子、及び半導体素子のCu電極に対応する位置にCu電極を設けた回路基板を準備する。半導体素子のCu電極上には、ボール径50μm〜150μmのSn−Ag−Cu半田(Ag:3.0%,Cu:0.5%)を搭載する。回路基板のCu電極上には、膜厚2μm〜7μmのCo層を電解めっきにより形成する。
[Example 8]
A semiconductor element provided with a Cu electrode and a circuit board provided with a Cu electrode at a position corresponding to the Cu electrode of the semiconductor element are prepared. On the Cu electrode of the semiconductor element, Sn—Ag—Cu solder (Ag: 3.0%, Cu: 0.5%) having a ball diameter of 50 μm to 150 μm is mounted. On the Cu electrode of the circuit board, a Co layer having a thickness of 2 μm to 7 μm is formed by electrolytic plating.
次いで、Cu電極上にSn−Ag−Cu半田を搭載した半導体素子と、Cu電極上にCo層を形成した回路基板とを対向させて位置合わせする。そして、N2雰囲気中、Sn−Ag−Cu半田が溶融する温度で熱処理を行い、半導体素子のCu電極と、Co層を設けた回路基板のCu電極とを、Sn−Ag−Cu半田を用いて接合する。 Next, the semiconductor element in which the Sn—Ag—Cu solder is mounted on the Cu electrode and the circuit board in which the Co layer is formed on the Cu electrode are opposed to each other and aligned. Then, heat treatment is performed at a temperature at which the Sn—Ag—Cu solder melts in an N 2 atmosphere, and the Cu electrode of the semiconductor element and the Cu electrode of the circuit board provided with the Co layer are used with Sn—Ag—Cu solder. And join.
次いで、半導体素子のCu電極側をアノードとし、回路基板のCu電極側をカソードとして、電流密度1.0×108A/m2〜2.0×108A/m2の範囲で、5時間程度、Cu電極間に電流を流し、半導体装置(電子装置)を形成する。 Next, with the Cu electrode side of the semiconductor element as the anode and the Cu electrode side of the circuit board as the cathode, a current density in the range of 1.0 × 10 8 A / m 2 to 2.0 × 10 8 A / m 2 is 5 A current is passed between the Cu electrodes for about an hour to form a semiconductor device (electronic device).
[実施例9]
Cu電極を設けた半導体素子、及び半導体素子のCu電極に対応する位置にCu電極を設けた回路基板を準備する。半導体素子のCu電極上には、ボール径50μm〜150μmのSn−Ag−Cu半田(Ag:3.0%,Cu:0.5%)を搭載する。回路基板のCu電極上には、膜厚1μm〜2μmのW層を電解めっきにより形成する。
[Example 9]
A semiconductor element provided with a Cu electrode and a circuit board provided with a Cu electrode at a position corresponding to the Cu electrode of the semiconductor element are prepared. On the Cu electrode of the semiconductor element, Sn—Ag—Cu solder (Ag: 3.0%, Cu: 0.5%) having a ball diameter of 50 μm to 150 μm is mounted. A W layer having a thickness of 1 μm to 2 μm is formed on the Cu electrode of the circuit board by electrolytic plating.
次いで、Cu電極上にSn−Ag−Cu半田を搭載した半導体素子と、Cu電極上にW層を形成した回路基板とを対向させて位置合わせする。そして、N2雰囲気中、Sn−Ag−Cu半田が溶融する温度で熱処理を行い、半導体素子のCu電極と、W層を設けた回路基板のCu電極とを、Sn−Ag−Cu半田を用いて接合する。 Next, the semiconductor element in which the Sn—Ag—Cu solder is mounted on the Cu electrode and the circuit board in which the W layer is formed on the Cu electrode are faced and aligned. Then, heat treatment is performed at a temperature at which Sn—Ag—Cu solder melts in an N 2 atmosphere, and the Cu electrode of the semiconductor element and the Cu electrode of the circuit board provided with the W layer are made of Sn—Ag—Cu solder. And join.
次いで、半導体素子のCu電極側をアノードとし、回路基板のCu電極側をカソードとして、電流密度1.0×108A/m2〜5.0×108A/m2の範囲で、5時間程度、Cu電極間に電流を流し、半導体装置(電子装置)を形成する。 Next, with the Cu electrode side of the semiconductor element as the anode and the Cu electrode side of the circuit board as the cathode, the current density ranges from 1.0 × 10 8 A / m 2 to 5.0 × 10 8 A / m 2 and 5 A current is passed between the Cu electrodes for about an hour to form a semiconductor device (electronic device).
[実施例10]
実施例1〜9の半導体装置について、電気的な不具合がないことを確認したうえで、−25℃〜125℃の繰り返し温度サイクル試験を500サイクル行った。実施例1〜9のいずれの半導体装置も、サイクル試験後の抵抗上昇は10%以下と良好な値を示した。
[Example 10]
About the semiconductor device of Examples 1-9, after confirming that there was no electrical malfunction, the repeated temperature cycle test of -25 degreeC-125 degreeC was done 500 cycles. In any of the semiconductor devices of Examples 1 to 9, the resistance increase after the cycle test showed a good value of 10% or less.
また、実施例1〜9の半導体装置について、電気的な不具合がないことを確認したうえで、121℃で湿度85%の環境下に1000時間放置し、その後、抵抗上昇を評価した。放置後の実施例1〜9のいずれの半導体装置も、サイクル試験後同様、抵抗上昇は10%以下と良好な値を示した。 In addition, after confirming that the semiconductor devices of Examples 1 to 9 had no electrical problems, they were left in an environment of 85% humidity at 121 ° C. for 1000 hours, and then the increase in resistance was evaluated. In any of the semiconductor devices of Examples 1 to 9 after being left, as in the case after the cycle test, the resistance increase showed a good value of 10% or less.
以上説明した実施の形態に関し、更に以下の付記を開示する。
(付記1) 第1元素を含む第1端子を備える第1電子部品を準備する工程と、
第2端子を備える第2電子部品を準備する工程と、
前記第1端子と前記第2端子とを接合材を用いて接合する工程と、
接合された前記第1端子と前記第2端子との間に通電して前記第1元素を前記接合材に移動させる工程と
を含むことを特徴とする電子装置の製造方法。
Regarding the embodiment described above, the following additional notes are further disclosed.
(Additional remark 1) The process of preparing a 1st electronic component provided with the 1st terminal containing a 1st element,
Preparing a second electronic component comprising a second terminal;
Bonding the first terminal and the second terminal using a bonding material;
And a step of moving the first element to the bonding material by energizing between the bonded first terminal and the second terminal.
(付記2) 前記第1端子をカソードとし、前記第2端子をアノードとして、接合された前記第1端子と前記第2端子との間に通電することを特徴とする付記1に記載の電子装置の製造方法。 (Supplementary note 2) The electronic device according to Supplementary note 1, wherein the first terminal is used as a cathode and the second terminal is used as an anode, and electricity is applied between the joined first terminal and the second terminal. Manufacturing method.
(付記3) 準備される前記第1電子部品の前記第1端子は、前記第1元素を含む第1元素層を有することを特徴とする付記1又は2に記載の電子装置の製造方法。
(付記4) 前記第1元素層は、前記第1端子の表層に設けられることを特徴とする付記3に記載の電子装置の製造方法。
(Additional remark 3) The said 1st terminal of the said 1st electronic component prepared has a 1st element layer containing the said 1st element, The manufacturing method of the electronic device of Additional remark 1 or 2 characterized by the above-mentioned.
(Additional remark 4) The said 1st element layer is provided in the surface layer of the said 1st terminal, The manufacturing method of the electronic device of Additional remark 3 characterized by the above-mentioned.
(付記5) 前記第1元素層は、前記第1端子の内層に設けられることを特徴とする付記3に記載の電子装置の製造方法。
(付記6) 前記第1端子は、前記第1元素層上に設けられ、前記第1端子と前記第2端子とを接合する際の前記接合材の濡れ性が前記第1元素層よりも高い表面層を更に有することを特徴とする付記3に記載の電子装置の製造方法。
(Additional remark 5) The said 1st element layer is provided in the inner layer of the said 1st terminal, The manufacturing method of the electronic device of Additional remark 3 characterized by the above-mentioned.
(Appendix 6) The first terminal is provided on the first element layer, and the wettability of the bonding material when the first terminal and the second terminal are bonded is higher than that of the first element layer. The method for manufacturing an electronic device according to appendix 3, further comprising a surface layer.
(付記7) 前記第1元素を前記接合材に移動させる工程は、前記第1元素を移動させて前記接合材の組織を変化させる工程を含むことを特徴とする付記1乃至6のいずれかに記載の電子装置の製造方法。 (Supplementary note 7) The method according to any one of supplementary notes 1 to 6, wherein the step of moving the first element to the bonding material includes a step of moving the first element to change a structure of the bonding material. The manufacturing method of the electronic device of description.
(付記8) 前記第1元素を前記接合材に移動させる工程は、移動させた前記第1元素と前記接合材との反応により金属間化合物を形成する工程を含むことを特徴とする付記1乃至6のいずれかに記載の電子装置の製造方法。 (Appendix 8) The step of moving the first element to the bonding material includes the step of forming an intermetallic compound by a reaction between the moved first element and the bonding material. 7. A method for manufacturing an electronic device according to claim 6.
(付記9) 前記第1端子は、第2元素を含み、
前記第1元素を前記接合材に移動させる工程は、前記第2元素を前記接合材に移動させる工程を含むことを特徴とする付記1乃至8のいずれかに記載の電子装置の製造方法。
(Supplementary Note 9) The first terminal includes a second element,
The method of manufacturing an electronic device according to any one of appendices 1 to 8, wherein the step of moving the first element to the bonding material includes a step of moving the second element to the bonding material.
(付記10) 前記第1元素を前記接合材に移動させる工程は、前記接合材の融点未満の温度で熱処理を行う工程を含むことを特徴とする付記1乃至9のいずれかに記載の電子装置の製造方法。 (Supplementary note 10) The electronic device according to any one of supplementary notes 1 to 9, wherein the step of moving the first element to the bonding material includes a step of performing a heat treatment at a temperature lower than a melting point of the bonding material. Manufacturing method.
(付記11) 前記第1元素を前記接合材に移動させる工程の後に、前記接合材の融点未満の温度で熱処理を行う工程を含むことを特徴とする付記1乃至10のいずれかに記載の電子装置の製造方法。 (Supplementary note 11) The electron according to any one of supplementary notes 1 to 10, further comprising a step of performing a heat treatment at a temperature lower than a melting point of the bonding material after the step of moving the first element to the bonding material. Device manufacturing method.
(付記12) 前記第1元素を前記接合材に移動させる工程の後に、前記接合材の融点以上の温度で熱処理を行う工程を含むことを特徴とする付記1乃至10のいずれかに記載の電子装置の製造方法。 (Supplementary note 12) The electron according to any one of supplementary notes 1 to 10, further comprising a step of performing a heat treatment at a temperature equal to or higher than a melting point of the bonding material after the step of moving the first element to the bonding material. Device manufacturing method.
(付記13) 前記第1端子と前記第2端子とを前記接合材を用いて接合する工程の後で、前記第1元素を前記接合材に移動させる工程の前に、前記第1電子部品と前記第2電子部品の間に接着材を設ける工程を含むことを特徴とする付記1乃至12のいずれかに記載の電子装置の製造方法。 (Supplementary Note 13) After the step of bonding the first terminal and the second terminal using the bonding material, before the step of moving the first element to the bonding material, the first electronic component and The method for manufacturing an electronic device according to any one of appendices 1 to 12, further comprising a step of providing an adhesive between the second electronic components.
10 電子装置
20,30 電子部品
21,31 端子
21a,31a ピラー電極
21A,31A 外部接続端子
40 元素層
40a 元素
41 表面層
50 半田
51,51a,51b 接合部
60 接着材
70 電源
DESCRIPTION OF
Claims (5)
接合された前記第1端子と前記第2端子との間に通電して前記第1元素を前記接合材に移動させる工程と
を含むことを特徴とする電子装置の製造方法。 The first electronic component including the first terminal and the second electronic component including the second terminal include a first element layer containing the first element in one of the first terminal and the second terminal. a step of bonding the first terminal which is the second terminal using a bonding material,
And a step of moving the first element to the bonding material by energizing between the bonded first terminal and the second terminal.
After the step of moving the first element to the bonding material, the manufacture of electronic apparatus according to any one of claims 1 to 4, characterized in that it comprises a step of performing heat treatment at a temperature above the melting point of the bonding material Method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013067323A JP6197325B2 (en) | 2013-03-27 | 2013-03-27 | Manufacturing method of electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013067323A JP6197325B2 (en) | 2013-03-27 | 2013-03-27 | Manufacturing method of electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014192380A JP2014192380A (en) | 2014-10-06 |
JP6197325B2 true JP6197325B2 (en) | 2017-09-20 |
Family
ID=51838364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013067323A Expired - Fee Related JP6197325B2 (en) | 2013-03-27 | 2013-03-27 | Manufacturing method of electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6197325B2 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4288196B2 (en) * | 2003-03-28 | 2009-07-01 | 株式会社タムラ製作所 | Electronic component mounting equipment |
JP2008109031A (en) * | 2006-10-27 | 2008-05-08 | Alps Electric Co Ltd | Electronic circuit module manufacturing method |
JP4901933B2 (en) * | 2009-09-29 | 2012-03-21 | 株式会社東芝 | Manufacturing method of semiconductor device |
WO2013038594A1 (en) * | 2011-09-16 | 2013-03-21 | パナソニック株式会社 | Mounting structure and manufacturing method for same |
-
2013
- 2013-03-27 JP JP2013067323A patent/JP6197325B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014192380A (en) | 2014-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8643185B2 (en) | Semiconductor apparatus, manufacturing method of semiconductor apparatus, and joint material | |
JP6028449B2 (en) | Semiconductor device, electronic device, and manufacturing method of semiconductor device | |
KR101332532B1 (en) | Electronic device manufacturing method, substrate for mounting electronic component and method for manufacturing substrate for mounting semicomductor device | |
KR100629826B1 (en) | Compound and circuit device using the same | |
TW201527029A (en) | Stud bump and package structure thereof and method of forming the same | |
JP2014116367A (en) | Electronic component, method of manufacturing electronic device and electronic device | |
JP4672576B2 (en) | Electronic device and manufacturing method thereof | |
JP2011077308A (en) | Method for mounting semiconductor device | |
CN114256184A (en) | Hybrid junction structure, solder paste composition, semiconductor device, and method for manufacturing semiconductor device | |
JP5031677B2 (en) | Manufacturing method of bonded structure | |
JP5035134B2 (en) | Electronic component mounting apparatus and manufacturing method thereof | |
JP2013080844A (en) | Board module manufacturing method, board module and board module assembly | |
JP5169354B2 (en) | Joining material and joining method using the same | |
JP2010157693A (en) | Semiconductor package substrate with metal bumps | |
JP6287310B2 (en) | Electronic component, method for manufacturing electronic component, and method for manufacturing electronic device | |
JP4888096B2 (en) | Semiconductor device, circuit wiring board, and manufacturing method of semiconductor device | |
TWI576933B (en) | Method of forming package structure | |
JP5560713B2 (en) | Electronic component mounting method, etc. | |
JP4940662B2 (en) | Solder bump, method of forming solder bump, and semiconductor device | |
JP6197325B2 (en) | Manufacturing method of electronic device | |
JP2001244622A (en) | Electronic circuit device | |
JP6447155B2 (en) | Electronic device and method of manufacturing electronic device | |
JP5899701B2 (en) | SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, AND ELECTRONIC DEVICE | |
JP2008218483A (en) | Semiconductor device and manufacturing method thereof | |
JP2011044571A (en) | Semiconductor device, external connection terminal, method of manufacturing semiconductor device, and method of manufacturing external connection terminal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161003 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170314 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170518 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20170526 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170725 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170807 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6197325 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |