JP2008109031A - Electronic circuit module manufacturing method - Google Patents
Electronic circuit module manufacturing method Download PDFInfo
- Publication number
- JP2008109031A JP2008109031A JP2006292584A JP2006292584A JP2008109031A JP 2008109031 A JP2008109031 A JP 2008109031A JP 2006292584 A JP2006292584 A JP 2006292584A JP 2006292584 A JP2006292584 A JP 2006292584A JP 2008109031 A JP2008109031 A JP 2008109031A
- Authority
- JP
- Japan
- Prior art keywords
- connection terminal
- plating
- resist film
- solder
- circuit module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Abstract
Description
本発明は、電子回路モジュールの製造方法に係り、特に、回路基板に形成された接続端子に対し、バンプを有する半導体素子をフリップチップ接続方法により接合するとともに、バンプ以外の接続部を有するチップ部品をフリップチップ接続以外の接続方法により接合する電子回路モジュールの製造に好適に利用できる電子回路モジュールの製造方法に関する。 The present invention relates to a method for manufacturing an electronic circuit module, and in particular, a chip component having a connection part other than a bump while bonding a semiconductor element having a bump to a connection terminal formed on a circuit board by a flip chip connection method. The present invention relates to a method for manufacturing an electronic circuit module that can be suitably used for manufacturing an electronic circuit module that is bonded by a connection method other than flip-chip connection.
一般的に、電子回路モジュールにおいては、LSIなどの半導体素子や抵抗やコンデンサなどのチップ部品などの回路部品が積層されている。これらの回路部品は半田を用いて回路基板の表面上の接続端子に接合されるため、この接合性の良否によって電子回路モジュールの製造効率が異なってくる。よって、半導体素子の接合性またはチップ部品の接合性を容易にする方法が従来より複数提案されている。 Generally, in an electronic circuit module, a semiconductor element such as an LSI or a circuit component such as a chip component such as a resistor or a capacitor is laminated. Since these circuit components are bonded to the connection terminals on the surface of the circuit board using solder, the manufacturing efficiency of the electronic circuit module varies depending on the quality of the bonding. Therefore, a plurality of methods for facilitating the bondability of semiconductor elements or chip components have been proposed.
従来の電子回路モジュール101Aの製造方法の一例を図3に示す。従来の電子回路モジュール101Aは、図3に示すように、半導体素子105を接合するため、接続端子103の形成工程(図3A)、半田プリコート層111の形成工程(図3B)および接続端子103とバンプ106との接合工程(図3C)を経て製造されている。近年、半導体素子105のバンプ106および接続端子103は狭ピッチ化されているため、クリーム半田を塗布してそれらを接合させることは大変困難である。よって、図3Aに示すように、回路基板102の表面102aに接続端子103が形成された後、図3Bに示すように、スクリーン印刷機を用いて半田プリコート層111が接続端子103の表面103aに形成されている。半田プリコート層111の形成後、図3Cに示すように、半導体素子105のバンプ106を半田プリコート層111に当接させてリフロー手段により加熱処理を行なうことにより、接続端子103とバンプ106と接合させている(特許文献1を参照)。
An example of a manufacturing method of the conventional
また、従来の電子回路モジュール101Bの製造方法の他の一例を図4に示す。従来の電子回路モジュール101Bは、図4に示すように、チップ部品107を接合するため、接続端子104の形成工程(図4A)、金属めっき層110の形成工程(図4B)、クリーム半田112の塗布工程(図4C)および接続端子104とバンプ106との接合工程(図4D)を経て製造されている。チップ部品107のリード108は狭ピッチ化されていないので、クリーム半田112が接合に用いられる。ここで、Cuを用いて形成された接続端子104に対する半田の濡れ性を考慮すると、接続端子104の表面104a上にクリーム半田112を直接塗布することはあまり好ましいとは言えない。よって、従来の電子回路モジュール101Bの製造方法においては、図4Bに示すように接続端子104の表面104a上にNi/Au金属めっき層110をめっき形成してから図4Cに示すようにめっきされた接続端子104の表面104aにクリーム半田12を塗布することにより、半田濡れ性を向上させた状態において接続端子104とリード107と接合させている(特許文献2を参照)。
FIG. 4 shows another example of the manufacturing method of the conventional
ここで、回路基板102の同一表面102a上に半田プリコート層111および金属めっき層110を混在形成する場合、半田プリコート層111の主成分となるSnが金属めっき層110のAuと化学反応し、半田プリコート層111の膜厚が変化してしまう。このことを避けるため、かかる場合、半導体素子105と接合させる一部の接続端子103をレジスト膜120により被覆した後においてチップ部品107と接合させる他の接続端子104を金属めっきする必要がある。
Here, when the
しかしながら、回路基板102の同一表面102a上に半田プリコート層111および金属めっき層110を混在形成する場合、半導体素子105のバンプ106(図3参照)を一部の接続端子103に接続させるためには、他の接続端子104を金属めっきした後に回路基板102の表面102a上のレジスト膜をレジスト除去剤を用いて化学的に除去しなければならない。したがって、少なくとも一部の接続端子103の表面103aに被覆するレジスト膜の材料としては、化学的反応性の乏しいレジスト材ではなく、金属めっきに使用するめっき液とも反応してしまうような化学的反応性の高いレジスト材を使わざるを得なかった。そのため、一部の接続端子103の表面103a(図3B参照)に化学的反応性の高いレジスト膜を形成した状態において他の接続端子104の表面104aに金属めっきを施すと、化学的反応性の高いレジスト膜がイオン化して溶け出してしまうので、金属めっき層110を安定して形成することができなかった。
However, when the
つまり、従来の電子回路モジュール101A、101Bの製造方法においては、単に接続端子103の表面103aをレジスト膜により被覆してからめっきするのみによっては回路基板102の同一表面102a上に半田プリコート層111および金属めっき層110を混在させて形成することができないという問題があった。この問題により、回路基板102の同一表面102a上に形成された接続端子103、104に半導体素子105およびチップ部品107をそれぞれ接合させる場合、半導体素子105を接合させる接続端子103またはチップ部品107を接合させる接続端子104のいずれか一方の半田の製膜もしくは塗布が困難となり、半導体素子105またはチップ部品107の接合が困難になっていた。
That is, in the conventional method of manufacturing the
そこで、本発明はこれらの点に鑑みてなされたものであり、回路基板の同一表面上に半田プリコート層および金属めっき層を混在させて形成し、半導体素子およびチップ部品の接合を容易にすることができる電子回路モジュールの製造方法を提供することを本発明の目的としている。 Therefore, the present invention has been made in view of these points, and is formed by mixing a solder precoat layer and a metal plating layer on the same surface of a circuit board, thereby facilitating the joining of semiconductor elements and chip components. It is an object of the present invention to provide a method of manufacturing an electronic circuit module that can be used.
前述した目的を達成するため、本発明の電子回路モジュールの製造方法は、その第1の態様として、半導体素子に形成された複数のバンプをフリップチップ接続方法により接続させるための端子となる第1の接続端子と、チップ部品に形成された接続部であってバンプ以外の接続部をフリップチップ接続方法以外の接続方法により接続させるための端子となる第2の接続端子とを回路基板の表面上に形成する工程Aと、第1の接続端子の表面上に半田プリコート層を形成する工程Bと、少なくとも半田プリコート層が形成された第1の接続端子の表面に金属めっき層の形成に使用するめっき液に化学的に反応しないレジスト材を用いてめっき用レジスト膜を形成することにより、回路基板の表面上において第1の接続端子をめっき用レジスト膜により覆うとともに、第2の接続端子をめっき用レジスト膜により覆うことなく露出させる工程Cと、第1の接続端子がめっき用レジスト膜により覆われている状態において第2の接続端子の表面に半田濡れ性の良い金属をめっきして金属めっき層を形成する工程Dと、半導体素子の複数のバンプを加熱した後、第1の接続端子を覆うめっき用レジスト膜に加熱した複数のバンプを押し当て、めっき用レジスト膜を軟化させながら複数のバンプをめっき用レジスト膜に埋没させることにより、複数のバンプを第1の接続端子に当接させる工程Eと、第1の接続端子に当接した複数のバンプの熱を利用して第1の接続端子の表面層である半田プリコート層を溶融し、複数のバンプを第1の接続端子に接合する工程Fと、工程D、工程Eまたは工程Fのうちのいずれかの工程の後において金属めっき層を有する第2の接続端子にチップ部品の接続部を半田付けする工程Gとを備えていることを特徴としている。 In order to achieve the above-described object, a first aspect of the method for manufacturing an electronic circuit module according to the present invention is a first terminal that serves as a terminal for connecting a plurality of bumps formed on a semiconductor element by a flip-chip connection method. And a second connection terminal which is a connection part formed on the chip component and used to connect a connection part other than the bump by a connection method other than the flip chip connection method on the surface of the circuit board. Used for forming a metal plating layer on the surface of the first connection terminal on which at least the solder precoat layer is formed, and in step B of forming the solder precoat layer on the surface of the first connection terminal. By forming a resist film for plating using a resist material that does not chemically react with the plating solution, the first connection terminal is connected to the resist for plating on the surface of the circuit board. And exposing the second connection terminal without covering with the plating resist film, and soldering the surface of the second connection terminal in a state where the first connection terminal is covered with the plating resist film Step D of forming a metal plating layer by plating a metal with good wettability, and after heating the plurality of bumps of the semiconductor element, press the plurality of heated bumps against the resist film for plating covering the first connection terminal The step E of bringing the plurality of bumps into contact with the first connection terminal by burying the plurality of bumps in the plating resist film while softening the plating resist film, and the step of bringing the plurality of bumps into contact with the first connection terminal The solder precoat layer, which is the surface layer of the first connection terminal, is melted using the heat of the bumps, and the step F, the step D, the step E, or the step of joining the plurality of bumps to the first connection terminal It is characterized in that degree and a step G of soldering the connecting portion of the chip component to the second connection terminal having a metal plating layer in after any of the steps of the F.
本発明の第1の態様の電子回路モジュールの製造方法によれば、第1の接続端子の表面上に形成された半田プリコート層をめっき用レジスト膜によって被覆したままの状態において加熱したバンプをめっき用レジスト膜に埋没させることによりバンプと第1の接続端子との接合を行なっている。そのため、半導体素子を搭載するためにめっき用レジスト膜を剥離する必要がなくなるので、金属めっきに使用するめっき液と反応しない化学的反応性の乏しいレジスト材を使用することができる。これにより、回路基板の表面上に半田プリコート層および金属めっき層を混在形成することができる。 According to the method of manufacturing the electronic circuit module of the first aspect of the present invention, the bumps heated while the solder precoat layer formed on the surface of the first connection terminal is covered with the resist film for plating are plated. The bump and the first connection terminal are joined by being buried in the resist film. Therefore, it is not necessary to peel off the plating resist film for mounting the semiconductor element, so that it is possible to use a resist material with poor chemical reactivity that does not react with the plating solution used for metal plating. Thereby, a solder precoat layer and a metal plating layer can be formed together on the surface of the circuit board.
本発明の第2の態様の電子回路モジュールの製造方法は、第1の態様の電子回路モジュールの製造方法において、半田プリコート層は、第1の接続端子の表面に化学反応析出型半田を析出させることにより、形成されていることを特徴としている。 The method for manufacturing an electronic circuit module according to the second aspect of the present invention is the method for manufacturing the electronic circuit module according to the first aspect, wherein the solder precoat layer deposits chemical reaction precipitation type solder on the surface of the first connection terminal. It is characterized by being formed.
本発明の第2の態様の電子回路モジュールの製造方法によれば、第2の接続端子に被覆膜を形成することなく第1の接続端子の表面上のみに半田プリコート層を形成することができる。 According to the method of manufacturing the electronic circuit module of the second aspect of the present invention, the solder precoat layer can be formed only on the surface of the first connection terminal without forming a coating film on the second connection terminal. it can.
本発明の第3の態様の電子回路モジュールの製造方法は、第2の態様の電子回路モジュールの製造方法において、化学反応析出型半田は、Pb、AgまたはZnの一元素およびSnを主成分として合金化された半田その他のイオン化傾向を利用して合金化されたSnを1つの主成分とする半田もしくは鉛フリー半田であることを特徴としている。 The method for manufacturing an electronic circuit module according to the third aspect of the present invention is the method for manufacturing the electronic circuit module according to the second aspect, wherein the chemical reaction precipitation type solder comprises one element of Pb, Ag or Zn and Sn as the main components. It is characterized in that it is an alloyed solder or a solder containing Sn alloyed by utilizing an ionization tendency as one main component or a lead-free solder.
本発明の第3の態様の電子回路モジュールの製造方法によれば、良質な半田プリコート層を形成することができる。また、Pbを含有しない鉛フリー半田を用いて半田プリコート層を形成することにより環境問題にも対応することができる。 According to the method of manufacturing the electronic circuit module of the third aspect of the present invention, a good quality solder precoat layer can be formed. In addition, it is possible to cope with environmental problems by forming a solder precoat layer using lead-free solder containing no Pb.
本発明の第4の態様の電子回路モジュールの製造方法は、第1から第3のいずれか1の態様の電子回路モジュールの製造方法において、工程Eおよび工程Fにおいては、半導体素子を吸着しながら所定の位置に載置させる吸着治具から半導体素子の複数のバンプに、めっき用レジスト膜の軟化および半田プリコートの溶融を行なうための熱が供給されていることを特徴としている。 A method for manufacturing an electronic circuit module according to a fourth aspect of the present invention is the method for manufacturing an electronic circuit module according to any one of the first to third aspects, wherein the semiconductor element is adsorbed in steps E and F. A feature is that heat for softening the resist film for plating and melting the solder precoat is supplied to the plurality of bumps of the semiconductor element from the suction jig placed at a predetermined position.
本発明の第4の態様の電子回路モジュールの製造方法によれば、半導体素子の積載工程において通常用いられる吸着治具を用いてバンプを加熱しているので、バンプの加熱工程を独立した新たな工程として設けるのではなく、従来より行なわれていたその積載工程の延長線上の工程として行なうことができる。 According to the method of manufacturing the electronic circuit module of the fourth aspect of the present invention, the bump is heated using the suction jig that is usually used in the semiconductor element stacking process. Rather than being provided as a process, it can be performed as a process on the extension line of the conventional stacking process.
本発明の第5の態様の電子回路モジュールの製造方法は、第1から第4のいずれか1の態様の電子回路モジュールの製造方法において、第2の接続端子は、CuまたはCuを主成分とする合金を用いて形成されており、金属めっき層は、Niめっきを下層めっきとし、Auめっきを上層とする積層されたNi/Auめっき層であることを特徴としている。 The electronic circuit module manufacturing method according to the fifth aspect of the present invention is the electronic circuit module manufacturing method according to any one of the first to fourth aspects, wherein the second connection terminal is mainly composed of Cu or Cu. The metal plating layer is a stacked Ni / Au plating layer having Ni plating as a lower layer plating and Au plating as an upper layer.
本発明の第5の態様の電子回路モジュールの製造方法によれば、CuとNi/Auめっきとの組み合わせについてはめっき形成に係る相性が良いため、良導電性のCuの表面に半田濡れ性が良好な金属めっき層を形成することができる。 According to the method for manufacturing an electronic circuit module of the fifth aspect of the present invention, the combination of Cu and Ni / Au plating has good compatibility with the plating formation, so that the surface of the highly conductive Cu has solder wettability. A good metal plating layer can be formed.
本発明の第6の態様の電子回路モジュールの製造方法は、第1から第5のいずれか1の態様の電子回路モジュールの製造方法において、工程Dの後であって工程Eの前において、めっき用レジスト膜における半導体素子との対向面に半導体素子をめっき用レジスト膜に固着させるための接着剤を塗布することを特徴としている。 The electronic circuit module manufacturing method of the sixth aspect of the present invention is the electronic circuit module manufacturing method of any one of the first to fifth aspects, wherein the plating is performed after the step D and before the step E. An adhesive for fixing the semiconductor element to the plating resist film is applied to a surface of the resist film facing the semiconductor element.
本発明の第6の態様の電子回路モジュールの製造方法によれば、バンプのみを接合部分とするのではなく、半導体素子全体を接合部分として第1の接続端子およびめっき用レジスト膜に半導体素子を接合することができるので、半導体素子と回路基板との機械的接着を強固にすることができる。 According to the method of manufacturing the electronic circuit module of the sixth aspect of the present invention, the semiconductor element is not formed on the first connection terminal and the plating resist film by using the entire semiconductor element as the bonding portion, instead of using only the bump as the bonding portion. Since they can be bonded, the mechanical adhesion between the semiconductor element and the circuit board can be strengthened.
本発明の第7の態様の電子回路モジュールの製造方法は、第1から第6のいずれか1の態様の電子回路モジュールの製造方法において、バンプは、その先端に突起が形成されたスタッドバンプであることを特徴としている。 The electronic circuit module manufacturing method according to a seventh aspect of the present invention is the electronic circuit module manufacturing method according to any one of the first to sixth aspects, wherein the bump is a stud bump having a protrusion formed at the tip thereof. It is characterized by being.
本発明の第7の態様の電子回路モジュールの製造方法によれば、バンプの先端が突起していることにより、めっき用レジスト膜の粘度や硬度が高くてもバンプをめっき用レジスト膜に容易に埋没させることができる。 According to the method of manufacturing the electronic circuit module of the seventh aspect of the present invention, the bumps are easily formed into the plating resist film even if the plating resist film has a high viscosity or hardness, because the bump tips protrude. Can be buried.
本発明の電子回路モジュールの製造方法によれば、化学的反応性の乏しいめっき用レジスト膜を第1の接続端子の表面に形成した状態において半導体素子のバンプを第1の接続端子に接合することができることから、半田プリコート層および金属めっき層を回路基板の同一表面上に形成することができるので、半導体素子およびチップ部品の接合を容易にすることができるという効果を奏する。 According to the method for manufacturing an electronic circuit module of the present invention, the bump of the semiconductor element is bonded to the first connection terminal in a state where the resist film for plating having poor chemical reactivity is formed on the surface of the first connection terminal. Therefore, since the solder precoat layer and the metal plating layer can be formed on the same surface of the circuit board, it is possible to easily join the semiconductor element and the chip component.
以下、図1および図2を用いて、本発明の電子回路モジュールの製造方法をその一実施形態により説明する。 Hereinafter, the manufacturing method of the electronic circuit module according to the present invention will be described with reference to FIGS.
図1は、本実施形態の電子回路モジュール1を示している。本実施形態の電子回路モジュール1は、図1に示すように、絶縁性を有する回路基板2の同一表面2a上に、第1の接続端子3および第2の接続端子4、LSIやICなどの半導体素子5および抵抗やキャパシタなどのチップ部品7を備えている。第1の接続端子3および第2の接続端子4は半導体素子5またはチップ部品7のどちらを接続するかに応じて名称分けされているが、その性能自体に違いはないため、これらは同一の材料を用いて形成されている。
FIG. 1 shows an
第1の接続端子3は、半田プリコート層11を表面層として有しており、めっき用レジスト膜20がその半田プリコート層11を覆っている。そして、半導体素子5に形成された複数のバンプ6がそのめっき用レジスト膜20を貫通して埋没することにより、半導体素子5がフリップチップ接続方法により第1の接続端子3に接続されている。
The
第2の接続端子4は、半田濡れ性に優れた金属めっき層10を表面層として有している。そして、チップ部品7に形成されたリード(バンプ以外の接続部)8がクリーム半田12を用いた半田接続方法(フリップチップ接続方法以外の接続方法)により第2の接続端子4に接合されることにより、そのチップ部品7は第2の接続端子4に接続されている。
The
このような電子回路モジュール1は、図2A〜Gに示すように、工程A〜工程Gを経て製造される。
Such an
工程Aにおいては、図2Aに示すような回路基板2の同一表面2a上にCuまたはCuを主成分とする合金を用いて金属薄膜を形成する。その後、図2Aに示すように、その金属薄膜をパターンニングすることにより、第1の接続端子3および第2の接続端子4を形成する。
In step A, a metal thin film is formed on the
工程Bにおいては、図2Bに示すように、第1の接続端子3の表面3aに半田プリコート層11を形成する。この半田プリコート層11は、第1の接続端子3の表面3aに化学反応析出型半田を析出させることにより、回路基板2の表面2aおよび第2の接続端子4の表面4aに半田用レジスト膜を形成することなく第1の接続端子3の表面3aのみに形成される。ここで、化学反応析出型半田としては、Pb−Sn系半田合金、Ag−Sn系半田合金またはZn−Sn系半田合金など、Snを1の主成分とし、イオン化傾向を利用して合金化された半田もしくは鉛フリー半田が用いられている。例えば、本実施形態の化学反応析出型半田としては、ハリマ化成株式会社製スーパーソルダが用いられている。
In step B, as shown in FIG. 2B, a
工程Cにおいては、図2Cに示すように、半田プリコート層11が形成された第1の接続端子3の表面3aおよび回路基板2の表面2aにめっき用レジスト膜20を形成した後、そのめっき用レジスト膜20に第2の接続端子4を外部に露出させるパターンニングを施す。このめっき用レジスト膜20のパターンニングにより、回路基板2の表面2a上において、第1の接続端子3の表面3aおよび回路基板2の表面2aをめっき用レジスト膜20により覆うとともに、第2の接続端子4を外部に露出させる。なお、このめっき用レジスト膜20のレジスト材としては、たとえば太陽インキ製PSR-4000などのめっき液に反応しない化学的反応性の乏しいレジスト材が用いられている。
In step C, as shown in FIG. 2C, a plating resist
工程Dにおいては、図2Dに示すように、第1の接続端子3の表面3aおよび回路基板2の表面2aがめっき用レジスト膜20により覆われている状態において、第2の接続端子4の表面4aに半田濡れ性の良い金属をめっきすることにより、第2の接続端子4に表面層となる金属めっき層10を形成する。この金属めっき層10は、具体的にはNiめっきを下層めっきとし、Auめっきを上層とする積層されたNi/Auめっき層となっている。
In the step D, as shown in FIG. 2D, the surface of the
工程Eにおいては、図2Fに示すように、半導体素子5の複数のバンプ6を第1の接続端子3に当接させる。その際、この工程Eの前行程として、図2Eに示すように、半導体素子5をめっき用レジスト膜20に固着させることにより第1の接続端子3と半導体素子5との接合力を補うため、めっき用レジスト膜20の表面であって半導体素子5と対向する面に接着剤15を塗布する。この接着剤15としては、エポキシ系接着剤またはアミン系接着剤(たとえばナミックス製8436などの接着剤)が用いられている。
In step E, as shown in FIG. 2F, the plurality of
工程Eの前行程となる接着剤15の塗布後、図2Fに示すように、工程Eとして、接着剤15が塗布されためっき用レジスト膜20に複数のバンプ6を埋没させることにより、複数のバンプ6を第1の接続端子3に当接させる。第1の接続端子3を被覆するめっき用レジスト膜20が耐熱性に優れた特殊なレジスト材でなければ、熱可塑性や熱硬化性などの熱硬化特性にかかわらず、通常300℃程度の熱を加えることによってめっき用レジスト膜20は軟化する。そのため、半導体素子5の複数のバンプ6を300℃程度に加熱した後、めっき用レジスト膜20に加熱した複数のバンプ6を押し当てることにより、例えばAuを用いて形成されたバンプ6を変形させずに、バンプ6をめっき用レジスト膜20に埋没させる。
After applying the adhesive 15 which is the previous step of the process E, as shown in FIG. 2F, as the process E, a plurality of
本実施形態の工程Eおよび次工程Fにおいては、図示はしないが、半導体素子5の搭載作業のため、半導体素子5を吸着しながら所定の位置に載置させる吸着治具が用いられる。この吸着治具は、吸着した半導体素子5に熱を加える加熱機能を有しており、この加熱機能を利用して半導体素子5のバンプ6は300℃程度にまで加熱される。
In the process E and the next process F of the present embodiment, although not shown, for the mounting work of the
この加熱されるバンプ6は、図示はしないが、その先端に突起が形成されたスタッドバンプとなっていることが好ましい。この突起の突出具合や突起径は、めっき用レジスト膜20の硬度に応じて決められている。
Although not shown, the
工程Fにおいては、図2Fに示すように、前の工程Eにおいて第1の接続端子3に当接した複数のバンプ6を接合する。これら複数のバンプ6は吸着治具から熱が供給されており、当接相手の第1の接続端子3は表面層として半田プリコート層11を有している。そのため、そのバンプ6の熱を利用することにより、複数のバンプ6は、第1の接続端子3の表面層である半田プリコート層11を溶融して第1の接続端子3に接合される。
In step F, as shown in FIG. 2F, the plurality of
工程Gにおいては、図2Gに示すように、金属めっき層10を有する第2の接続端子4にチップ部品7のリード8をクリーム半田12を用いて半田付けする。この工程Gは、工程D、工程Eまたは工程Fのうちのいずれかの工程の後、すなわち、第1の接続端子3の半田プリコート層11がめっき用レジスト膜20に覆われており、第2の接続端子4に金属めっき層10が形成された後に行なわれるのであれば、いつ行なってもよい。
In step G, as shown in FIG. 2G, the lead 8 of the chip component 7 is soldered to the
次に、図1および図2を用いて、本実施形態の電子回路モジュール1の製造方法の作用を説明する。
Next, the effect | action of the manufacturing method of the
本実施形態の電子回路モジュール1においては、図1に示すように、回路基板2の同一表面2a上に半田プリコート層11および金属めっき層10が形成されている。従来であれば、レジスト膜を除去するために金属めっきに使用するめっき液とも反応してしまうような化学的反応性の高いレジスト材を用いてレジスト膜を形成せざるを得なかった。そのため、化学的反応性の高いレジスト膜を第1の接続端子3の表面3aに形成した状態において金属めっきを第2の接続端子4の表面4aに施すと、レジスト膜がイオン化して溶け出してしまい、第2の接続端子4の表面4aに金属めっき層110を安定して形成することができなかった。
In the
そこで、本実施形態の電子回路モジュール1の製造方法においては、図2Fに示すように、少なくとも第1の接続端子3の表面3aに形成された半田プリコート層11をめっき用レジスト膜20によって被覆したままの状態において加熱したバンプ6をめっき用レジスト膜20に埋没させることにより、バンプ6と第1の接続端子3との接合を行なっている。そのため、半導体素子5を搭載するためにめっき用レジスト膜20を剥離する必要がなくなるので、金属めっきに使用するめっき液と反応しない化学的反応性の乏しいレジスト材をめっき用レジスト膜20に使用することができる。これにより、回路基板2の同一表面2a上に半田プリコート層11および金属めっき層10を混在させて形成することができる。
Therefore, in the method for manufacturing the
また、この半田プリコート層11は化学反応析出型半田を析出させることにより形成されているので、第2の接続端子4を被覆することなく第1の接続端子3の表面3aのみに半田プリコート層11を形成することができる。特に、本実施形態の半田プリコート層11であれば、スーパーソルダの実用例からも明らかなように、薄くて品質の良い半田プリコート層11を形成することができる。また、Pbを含有しない鉛フリー半田を用いて半田プリコート層11を形成することにより、本実施形態の電子回路モジュール1は環境問題にも対応することができる。
Further, since the
ここで、前述しためっき用レジスト膜20の軟化や半田プリコート層11の溶融を行なうためには、バンプ6を加熱することが必要となる。そこで、本実施形態の工程Eおよび工程Fにおいては、半導体素子5の搭載の際に用いられる吸着治具の加熱機能を利用し、半導体素子5の複数のバンプ6にめっき用レジスト膜20の軟化および半田プリコート層11の溶融を行なうための熱がその吸着治具から供給されている。そのため、新たな機械、器具または装置を用いてバンプ6の加熱工程を独立した新たな工程として設けることなく、従来より行なわれていた半導体素子5の積載工程の延長線上の工程として行なうことができる。
Here, in order to soften the plating resist
また、半導体素子5のバンプ6は通常Auを用いて形成されるため、めっき用レジスト膜20の硬度が高いと、バンプ6がめっき用レジスト膜20に埋没する前にバンプ6が変形してしまう。そのため、本実施形態においては、バンプ6をスタッドバンプとすることによりその埋没時に加わる圧力を高くしている。そのため、めっき用レジスト膜20の硬度が高くてもバンプ6を変形させずにめっき用レジスト膜20に埋没させることができる。
Further, since the
さらに、本実施形態においては、半導体素子5と対向するめっき用レジスト膜20の表面に接着剤15を塗布しているので、半田プリコート層11による接合力だけでなく、めっき用レジスト膜20に塗布された接着剤15による接合力も半導体素子5と第1の接続端子3との接合に寄与する。つまり、バンプ6のみを接合部分とするのではなく、半導体素子5全体を接合部分として1第1の接続端子3およびめっき用レジスト膜20に半導体素子5を接合することができる。そのため、半導体素子5のバンプ6をスタッドバンプにすることによってその接合面積が小さくなったとしても、半導体素子5と回路基板2との機械的接着を強固にすることができる。
Further, in the present embodiment, since the adhesive 15 is applied to the surface of the plating resist
そして、本実施形態においては、第1の接続端子3および第2の接続端子4をCuまたはCuを主成分とする合金を用いて形成している。そのため、第1の接続端子3および第2の接続端子4の導電性を良好にすることができる。また、その第2の接続端子4の表面4aにはNi/Au積層構造の金属めっき層10が形成されている。Cuについては金属めっき層10のNi下層とめっきの相性が良く、また、第2の接続端子4の表面層となる金属めっき層10のAu上層についてはSnを含有するクリーム半田12と半田濡れ性に係る相性がよい。つまり、良導電性の第2の接続端子4の表面に半田濡れ性が良好な金属めっき層10を形成することができる。
In this embodiment, the
すなわち、本実施形態の電子回路モジュール1の製造方法によれば、化学的反応性の乏しいめっき用レジスト膜20を第1の接続端子3の表面3aに形成した状態において半導体素子5のバンプ6を第1の接続端子3に接合することができることから、半田プリコート層11および金属めっき層10を回路基板2の同一表面2a上に形成することができるので、半導体素子5およびチップ部品7の接合を容易にすることができるという効果を奏する。
That is, according to the method for manufacturing the
なお、本発明は、前述した実施形態などに限定されるものではなく、必要に応じて種々の変更が可能である。 In addition, this invention is not limited to embodiment mentioned above etc., A various change is possible as needed.
1 電子回路モジュール
2 回路基板
3 第1の接続端子
4 第2の接続端子
5 半導体素子
6 バンプ
7 チップ部品
8 リード
10 金属めっき層
11 半田プリコート層
12 クリーム半田
20 めっき用レジスト膜
DESCRIPTION OF
Claims (7)
前記第1の接続端子の表面上に半田プリコート層を形成する工程Bと、
少なくとも前記半田プリコート層が形成された前記第1の接続端子の表面に金属めっき層の形成に使用するめっき液に化学的に反応しないレジスト材を用いてめっき用レジスト膜を形成することにより、前記回路基板の表面上において前記第1の接続端子を前記めっき用レジスト膜により覆うとともに、前記第2の接続端子を前記めっき用レジスト膜により覆うことなく露出させる工程Cと、
前記第1の接続端子が前記めっき用レジスト膜により覆われている状態において前記第2の接続端子の表面に半田濡れ性の良い金属をめっきして金属めっき層を形成する工程Dと、
前記半導体素子の複数のバンプを加熱した後、前記第1の接続端子を覆う前記めっき用レジスト膜に加熱した前記複数のバンプを押し当て、前記めっき用レジスト膜を軟化させながら前記複数のバンプを前記めっき用レジスト膜に埋没させることにより、前記複数のバンプを前記第1の接続端子に当接させる工程Eと、
前記第1の接続端子に当接した前記複数のバンプの熱を利用して前記第1の接続端子の表面層である前記半田プリコート層を溶融し、前記複数のバンプを前記第1の接続端子に接合する工程Fと、
前記工程D、前記工程Eまたは前記工程Fのうちのいずれかの工程の後において、前記金属めっき層を有する前記第2の接続端子に前記チップ部品の接続部を半田付けする工程Gと
を備えていることを特徴とする電子回路モジュールの製造方法。 A first connection terminal serving as a terminal for connecting a plurality of bumps formed on a semiconductor element by a flip chip connection method, and a connection portion formed on a chip component other than the bump, wherein the flip chip connection method is used. Forming a second connection terminal to be a terminal for connection by a connection method other than on the same surface of the circuit board;
Forming a solder precoat layer on the surface of the first connection terminal;
By forming a resist film for plating using a resist material that does not chemically react with a plating solution used for forming a metal plating layer on the surface of at least the first connection terminal on which the solder precoat layer is formed, Covering the first connection terminal with the plating resist film on the surface of the circuit board and exposing the second connection terminal without covering with the plating resist film; and
Forming a metal plating layer by plating the surface of the second connection terminal with a metal having good solder wettability in a state where the first connection terminal is covered with the resist film for plating;
After heating the plurality of bumps of the semiconductor element, the heated bumps are pressed against the plating resist film covering the first connection terminals, and the plurality of bumps are applied while softening the plating resist film. A step E of bringing the plurality of bumps into contact with the first connection terminals by being buried in the resist film for plating;
The solder precoat layer, which is a surface layer of the first connection terminal, is melted using heat of the plurality of bumps that are in contact with the first connection terminal, and the plurality of bumps are moved to the first connection terminal. Process F for bonding to
After any one of the step D, the step E or the step F, a step G of soldering the connection part of the chip component to the second connection terminal having the metal plating layer is provided. A method for manufacturing an electronic circuit module, comprising:
ことを特徴とする請求項1に記載の電子回路モジュールの製造方法。 The method of manufacturing an electronic circuit module according to claim 1, wherein the solder precoat layer is formed by depositing a chemical reaction precipitation type solder on a surface of the first connection terminal.
ことを特徴とする請求項2に記載の電子回路モジュールの製造方法。 The chemical reaction deposition type solder is a solder alloyed with one element of Pb, Ag or Zn and a solder alloyed with Sn as a main component, or solder alloyed with Sn as a main component using other ionization tendency. 3. The method of manufacturing an electronic circuit module according to claim 2, wherein the electronic circuit module is a free solder.
ことを特徴とする請求項1から請求項3のいずれか1項に記載の電子回路モジュールの製造方法。 In the step E and the step F, softening of the resist film for plating and melting of the solder precoat are applied to a plurality of bumps of the semiconductor element from an adsorption jig for placing the semiconductor element at a predetermined position while adsorbing the semiconductor element. The method for manufacturing an electronic circuit module according to any one of claims 1 to 3, wherein heat for performing the operation is supplied.
前記金属めっき層は、Niめっきを下層めっきとし、Auめっきを上層とする積層されたNi/Auめっき層である
ことを特徴とする請求項1から請求項4のいずれか1項に記載の電子回路モジュールの製造方法。 The second connection terminal is formed using Cu or an alloy containing Cu as a main component,
5. The electron according to claim 1, wherein the metal plating layer is a stacked Ni / Au plating layer having Ni plating as a lower layer plating and Au plating as an upper layer. Circuit module manufacturing method.
ことを特徴とする請求項1から請求項5のいずれか1項に記載の電子回路モジュールの製造方法。 After the step D and before the step E, applying an adhesive for fixing the semiconductor element to the plating resist film on the surface of the plating resist film facing the semiconductor element. The method for manufacturing an electronic circuit module according to claim 1, wherein the electronic circuit module is a manufacturing method.
ことを特徴とする請求項1から請求項6のいずれか1項に記載の電子回路モジュールの製造方法。 The method of manufacturing an electronic circuit module according to claim 1, wherein the bump is a stud bump having a protrusion formed at a tip thereof.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006292584A JP2008109031A (en) | 2006-10-27 | 2006-10-27 | Electronic circuit module manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006292584A JP2008109031A (en) | 2006-10-27 | 2006-10-27 | Electronic circuit module manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008109031A true JP2008109031A (en) | 2008-05-08 |
Family
ID=39442115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006292584A Withdrawn JP2008109031A (en) | 2006-10-27 | 2006-10-27 | Electronic circuit module manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008109031A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014192380A (en) * | 2013-03-27 | 2014-10-06 | Fujitsu Ltd | Method of manufacturing electronic device |
-
2006
- 2006-10-27 JP JP2006292584A patent/JP2008109031A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014192380A (en) * | 2013-03-27 | 2014-10-06 | Fujitsu Ltd | Method of manufacturing electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6153940A (en) | Core metal soldering knob flip-chip technology | |
CN101996902B (en) | The manufacture method of semiconductor device | |
JP5066935B2 (en) | Method for manufacturing electronic component and electronic device | |
JP2005520333A (en) | Multilayer substrate stacking technology | |
JPH098451A (en) | Method of manufacturing chip mounting circuit card | |
JP2009158593A (en) | Bump structure and method of manufacturing the same | |
US5973406A (en) | Electronic device bonding method and electronic circuit apparatus | |
US20080099535A1 (en) | Method for mounting electronic component on substrate and method for forming solder surface | |
JP2005012098A (en) | Semiconductor device and manufacturing method thereof | |
JP2001298051A (en) | Solder connecting part | |
US6998293B2 (en) | Flip-chip bonding method | |
JP2910397B2 (en) | Solder connection method | |
JP2009009994A (en) | Semiconductor device, and manufacturing method thereof | |
JP5036397B2 (en) | Manufacturing method of chip embedded substrate | |
EP3951842A3 (en) | Pre-plating of solder layer on solderable elements for diffusion soldering, corresponding circuit carrier and corresponding method of soldering electronic components | |
JP2008109031A (en) | Electronic circuit module manufacturing method | |
JP2000031187A (en) | Solder welling method and thermosetting resin for solder joint | |
CN106954335B (en) | Overlay coating and semiconductor package part including the overlay coating | |
JP2000151086A (en) | Printed circuit unit and method of manufacturing the same | |
KR100726242B1 (en) | Method for manufacturing a substrate for flip chip mounting | |
JP2002171055A (en) | Electronic circuit board, electronic component, electronic circuit device, and manufacturing method thereof | |
CN101752335B (en) | Semiconductor device and method for producing semiconductor device | |
KR100746365B1 (en) | Method for manufacturing a substrate for flip chip mounting | |
CN102123578B (en) | Surface mounting integrated circuit components | |
JP4483131B2 (en) | Mounting structure and mounting method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100105 |