[go: up one dir, main page]

JP2008109031A - Electronic circuit module manufacturing method - Google Patents

Electronic circuit module manufacturing method Download PDF

Info

Publication number
JP2008109031A
JP2008109031A JP2006292584A JP2006292584A JP2008109031A JP 2008109031 A JP2008109031 A JP 2008109031A JP 2006292584 A JP2006292584 A JP 2006292584A JP 2006292584 A JP2006292584 A JP 2006292584A JP 2008109031 A JP2008109031 A JP 2008109031A
Authority
JP
Japan
Prior art keywords
connection terminal
plating
resist film
solder
circuit module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006292584A
Other languages
Japanese (ja)
Inventor
Kazuyuki Arai
和之 新井
Hitoshi Sasaki
等 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2006292584A priority Critical patent/JP2008109031A/en
Publication of JP2008109031A publication Critical patent/JP2008109031A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81193Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electronic circuit module manufacturing method which forms a solder-coated layer and a metal plated layer on the same surface of a circuit substrate and can make a joint between a semiconductor element and a chip component easy. <P>SOLUTION: The method for manufacturing an electronic circuit module 1 includes a process A of forming connection terminals 3, 4, a process B of forming a solder-coated layer 11 on the first connection terminal 3, a process C of covering the connection terminal 3 by a plating resist film 20 and exposing the second connection terminal 4, a process D of forming a metal plating layer 10 on the second connection terminal 4, a process E of burying a heated bump 6 in the plating resist film 20 to abut it to the first connection terminal 3, a process F of joining the bump 6 to the first connection terminal 3, and a process G of joining the second connection terminal 4 to a chip component 8. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、電子回路モジュールの製造方法に係り、特に、回路基板に形成された接続端子に対し、バンプを有する半導体素子をフリップチップ接続方法により接合するとともに、バンプ以外の接続部を有するチップ部品をフリップチップ接続以外の接続方法により接合する電子回路モジュールの製造に好適に利用できる電子回路モジュールの製造方法に関する。   The present invention relates to a method for manufacturing an electronic circuit module, and in particular, a chip component having a connection part other than a bump while bonding a semiconductor element having a bump to a connection terminal formed on a circuit board by a flip chip connection method. The present invention relates to a method for manufacturing an electronic circuit module that can be suitably used for manufacturing an electronic circuit module that is bonded by a connection method other than flip-chip connection.

一般的に、電子回路モジュールにおいては、LSIなどの半導体素子や抵抗やコンデンサなどのチップ部品などの回路部品が積層されている。これらの回路部品は半田を用いて回路基板の表面上の接続端子に接合されるため、この接合性の良否によって電子回路モジュールの製造効率が異なってくる。よって、半導体素子の接合性またはチップ部品の接合性を容易にする方法が従来より複数提案されている。   Generally, in an electronic circuit module, a semiconductor element such as an LSI or a circuit component such as a chip component such as a resistor or a capacitor is laminated. Since these circuit components are bonded to the connection terminals on the surface of the circuit board using solder, the manufacturing efficiency of the electronic circuit module varies depending on the quality of the bonding. Therefore, a plurality of methods for facilitating the bondability of semiconductor elements or chip components have been proposed.

従来の電子回路モジュール101Aの製造方法の一例を図3に示す。従来の電子回路モジュール101Aは、図3に示すように、半導体素子105を接合するため、接続端子103の形成工程(図3A)、半田プリコート層111の形成工程(図3B)および接続端子103とバンプ106との接合工程(図3C)を経て製造されている。近年、半導体素子105のバンプ106および接続端子103は狭ピッチ化されているため、クリーム半田を塗布してそれらを接合させることは大変困難である。よって、図3Aに示すように、回路基板102の表面102aに接続端子103が形成された後、図3Bに示すように、スクリーン印刷機を用いて半田プリコート層111が接続端子103の表面103aに形成されている。半田プリコート層111の形成後、図3Cに示すように、半導体素子105のバンプ106を半田プリコート層111に当接させてリフロー手段により加熱処理を行なうことにより、接続端子103とバンプ106と接合させている(特許文献1を参照)。   An example of a manufacturing method of the conventional electronic circuit module 101A is shown in FIG. As shown in FIG. 3, the conventional electronic circuit module 101 </ b> A has a connection terminal 103 formation process (FIG. 3A), a solder precoat layer 111 formation process (FIG. 3B), and connection terminals 103, in order to join the semiconductor elements 105. It is manufactured through a bonding process with the bump 106 (FIG. 3C). In recent years, since the bumps 106 and the connection terminals 103 of the semiconductor element 105 have been narrowed, it is very difficult to apply cream solder and join them together. Therefore, as shown in FIG. 3A, after the connection terminal 103 is formed on the surface 102a of the circuit board 102, the solder precoat layer 111 is applied to the surface 103a of the connection terminal 103 using a screen printer as shown in FIG. 3B. Is formed. After the formation of the solder precoat layer 111, as shown in FIG. 3C, the bumps 106 of the semiconductor element 105 are brought into contact with the solder precoat layer 111 and subjected to heat treatment by a reflow means, whereby the connection terminals 103 and the bumps 106 are joined. (See Patent Document 1).

また、従来の電子回路モジュール101Bの製造方法の他の一例を図4に示す。従来の電子回路モジュール101Bは、図4に示すように、チップ部品107を接合するため、接続端子104の形成工程(図4A)、金属めっき層110の形成工程(図4B)、クリーム半田112の塗布工程(図4C)および接続端子104とバンプ106との接合工程(図4D)を経て製造されている。チップ部品107のリード108は狭ピッチ化されていないので、クリーム半田112が接合に用いられる。ここで、Cuを用いて形成された接続端子104に対する半田の濡れ性を考慮すると、接続端子104の表面104a上にクリーム半田112を直接塗布することはあまり好ましいとは言えない。よって、従来の電子回路モジュール101Bの製造方法においては、図4Bに示すように接続端子104の表面104a上にNi/Au金属めっき層110をめっき形成してから図4Cに示すようにめっきされた接続端子104の表面104aにクリーム半田12を塗布することにより、半田濡れ性を向上させた状態において接続端子104とリード107と接合させている(特許文献2を参照)。   FIG. 4 shows another example of the manufacturing method of the conventional electronic circuit module 101B. As shown in FIG. 4, the conventional electronic circuit module 101 </ b> B has a connection terminal 104 formation process (FIG. 4A), a metal plating layer 110 formation process (FIG. 4B), and cream solder 112. It is manufactured through a coating process (FIG. 4C) and a joining process (FIG. 4D) between the connection terminal 104 and the bump 106. Since the leads 108 of the chip component 107 are not narrowed, cream solder 112 is used for bonding. Here, considering the wettability of the solder with respect to the connection terminal 104 formed using Cu, it is not preferable to apply the cream solder 112 directly on the surface 104 a of the connection terminal 104. Therefore, in the conventional method of manufacturing the electronic circuit module 101B, the Ni / Au metal plating layer 110 is formed on the surface 104a of the connection terminal 104 as shown in FIG. 4B and then plated as shown in FIG. 4C. By applying the cream solder 12 to the surface 104a of the connection terminal 104, the connection terminal 104 and the lead 107 are joined in a state where the solder wettability is improved (see Patent Document 2).

特開平5−206629号公報JP-A-5-206629 特開平6−342965号公報JP-A-6-342965

ここで、回路基板102の同一表面102a上に半田プリコート層111および金属めっき層110を混在形成する場合、半田プリコート層111の主成分となるSnが金属めっき層110のAuと化学反応し、半田プリコート層111の膜厚が変化してしまう。このことを避けるため、かかる場合、半導体素子105と接合させる一部の接続端子103をレジスト膜120により被覆した後においてチップ部品107と接合させる他の接続端子104を金属めっきする必要がある。   Here, when the solder precoat layer 111 and the metal plating layer 110 are mixedly formed on the same surface 102a of the circuit board 102, Sn as a main component of the solder precoat layer 111 chemically reacts with Au of the metal plating layer 110, and the solder The film thickness of the precoat layer 111 changes. In order to avoid this, in such a case, it is necessary to metal-plate the other connection terminals 104 to be bonded to the chip component 107 after covering some of the connection terminals 103 to be bonded to the semiconductor element 105 with the resist film 120.

しかしながら、回路基板102の同一表面102a上に半田プリコート層111および金属めっき層110を混在形成する場合、半導体素子105のバンプ106(図3参照)を一部の接続端子103に接続させるためには、他の接続端子104を金属めっきした後に回路基板102の表面102a上のレジスト膜をレジスト除去剤を用いて化学的に除去しなければならない。したがって、少なくとも一部の接続端子103の表面103aに被覆するレジスト膜の材料としては、化学的反応性の乏しいレジスト材ではなく、金属めっきに使用するめっき液とも反応してしまうような化学的反応性の高いレジスト材を使わざるを得なかった。そのため、一部の接続端子103の表面103a(図3B参照)に化学的反応性の高いレジスト膜を形成した状態において他の接続端子104の表面104aに金属めっきを施すと、化学的反応性の高いレジスト膜がイオン化して溶け出してしまうので、金属めっき層110を安定して形成することができなかった。   However, when the solder precoat layer 111 and the metal plating layer 110 are formed together on the same surface 102 a of the circuit board 102, in order to connect the bumps 106 (see FIG. 3) of the semiconductor element 105 to some of the connection terminals 103. After the other connection terminals 104 are metal-plated, the resist film on the surface 102a of the circuit board 102 must be chemically removed using a resist remover. Accordingly, the resist film material that covers at least a part of the surface 103a of the connection terminal 103 is not a resist material having poor chemical reactivity but a chemical reaction that reacts with a plating solution used for metal plating. I had to use a highly resist material. Therefore, when metal plating is performed on the surface 104a of another connection terminal 104 in a state where a resist film having high chemical reactivity is formed on the surface 103a (see FIG. 3B) of some of the connection terminals 103, the chemical reactivity is increased. Since the high resist film is ionized and dissolved, the metal plating layer 110 cannot be stably formed.

つまり、従来の電子回路モジュール101A、101Bの製造方法においては、単に接続端子103の表面103aをレジスト膜により被覆してからめっきするのみによっては回路基板102の同一表面102a上に半田プリコート層111および金属めっき層110を混在させて形成することができないという問題があった。この問題により、回路基板102の同一表面102a上に形成された接続端子103、104に半導体素子105およびチップ部品107をそれぞれ接合させる場合、半導体素子105を接合させる接続端子103またはチップ部品107を接合させる接続端子104のいずれか一方の半田の製膜もしくは塗布が困難となり、半導体素子105またはチップ部品107の接合が困難になっていた。   That is, in the conventional method of manufacturing the electronic circuit modules 101A and 101B, the solder precoat layer 111 and the surface 103a of the circuit board 102 are simply coated on the same surface 102a of the circuit board 102 by simply coating the surface 103a of the connection terminal 103 with a resist film and then plating. There is a problem that the metal plating layer 110 cannot be formed in a mixed manner. Due to this problem, when the semiconductor element 105 and the chip component 107 are bonded to the connection terminals 103 and 104 formed on the same surface 102a of the circuit board 102, the connection terminal 103 or the chip component 107 for bonding the semiconductor element 105 is bonded. Therefore, it is difficult to form or apply any one of the connecting terminals 104 to be connected, and it is difficult to join the semiconductor element 105 or the chip component 107.

そこで、本発明はこれらの点に鑑みてなされたものであり、回路基板の同一表面上に半田プリコート層および金属めっき層を混在させて形成し、半導体素子およびチップ部品の接合を容易にすることができる電子回路モジュールの製造方法を提供することを本発明の目的としている。   Therefore, the present invention has been made in view of these points, and is formed by mixing a solder precoat layer and a metal plating layer on the same surface of a circuit board, thereby facilitating the joining of semiconductor elements and chip components. It is an object of the present invention to provide a method of manufacturing an electronic circuit module that can be used.

前述した目的を達成するため、本発明の電子回路モジュールの製造方法は、その第1の態様として、半導体素子に形成された複数のバンプをフリップチップ接続方法により接続させるための端子となる第1の接続端子と、チップ部品に形成された接続部であってバンプ以外の接続部をフリップチップ接続方法以外の接続方法により接続させるための端子となる第2の接続端子とを回路基板の表面上に形成する工程Aと、第1の接続端子の表面上に半田プリコート層を形成する工程Bと、少なくとも半田プリコート層が形成された第1の接続端子の表面に金属めっき層の形成に使用するめっき液に化学的に反応しないレジスト材を用いてめっき用レジスト膜を形成することにより、回路基板の表面上において第1の接続端子をめっき用レジスト膜により覆うとともに、第2の接続端子をめっき用レジスト膜により覆うことなく露出させる工程Cと、第1の接続端子がめっき用レジスト膜により覆われている状態において第2の接続端子の表面に半田濡れ性の良い金属をめっきして金属めっき層を形成する工程Dと、半導体素子の複数のバンプを加熱した後、第1の接続端子を覆うめっき用レジスト膜に加熱した複数のバンプを押し当て、めっき用レジスト膜を軟化させながら複数のバンプをめっき用レジスト膜に埋没させることにより、複数のバンプを第1の接続端子に当接させる工程Eと、第1の接続端子に当接した複数のバンプの熱を利用して第1の接続端子の表面層である半田プリコート層を溶融し、複数のバンプを第1の接続端子に接合する工程Fと、工程D、工程Eまたは工程Fのうちのいずれかの工程の後において金属めっき層を有する第2の接続端子にチップ部品の接続部を半田付けする工程Gとを備えていることを特徴としている。   In order to achieve the above-described object, a first aspect of the method for manufacturing an electronic circuit module according to the present invention is a first terminal that serves as a terminal for connecting a plurality of bumps formed on a semiconductor element by a flip-chip connection method. And a second connection terminal which is a connection part formed on the chip component and used to connect a connection part other than the bump by a connection method other than the flip chip connection method on the surface of the circuit board. Used for forming a metal plating layer on the surface of the first connection terminal on which at least the solder precoat layer is formed, and in step B of forming the solder precoat layer on the surface of the first connection terminal. By forming a resist film for plating using a resist material that does not chemically react with the plating solution, the first connection terminal is connected to the resist for plating on the surface of the circuit board. And exposing the second connection terminal without covering with the plating resist film, and soldering the surface of the second connection terminal in a state where the first connection terminal is covered with the plating resist film Step D of forming a metal plating layer by plating a metal with good wettability, and after heating the plurality of bumps of the semiconductor element, press the plurality of heated bumps against the resist film for plating covering the first connection terminal The step E of bringing the plurality of bumps into contact with the first connection terminal by burying the plurality of bumps in the plating resist film while softening the plating resist film, and the step of bringing the plurality of bumps into contact with the first connection terminal The solder precoat layer, which is the surface layer of the first connection terminal, is melted using the heat of the bumps, and the step F, the step D, the step E, or the step of joining the plurality of bumps to the first connection terminal It is characterized in that degree and a step G of soldering the connecting portion of the chip component to the second connection terminal having a metal plating layer in after any of the steps of the F.

本発明の第1の態様の電子回路モジュールの製造方法によれば、第1の接続端子の表面上に形成された半田プリコート層をめっき用レジスト膜によって被覆したままの状態において加熱したバンプをめっき用レジスト膜に埋没させることによりバンプと第1の接続端子との接合を行なっている。そのため、半導体素子を搭載するためにめっき用レジスト膜を剥離する必要がなくなるので、金属めっきに使用するめっき液と反応しない化学的反応性の乏しいレジスト材を使用することができる。これにより、回路基板の表面上に半田プリコート層および金属めっき層を混在形成することができる。   According to the method of manufacturing the electronic circuit module of the first aspect of the present invention, the bumps heated while the solder precoat layer formed on the surface of the first connection terminal is covered with the resist film for plating are plated. The bump and the first connection terminal are joined by being buried in the resist film. Therefore, it is not necessary to peel off the plating resist film for mounting the semiconductor element, so that it is possible to use a resist material with poor chemical reactivity that does not react with the plating solution used for metal plating. Thereby, a solder precoat layer and a metal plating layer can be formed together on the surface of the circuit board.

本発明の第2の態様の電子回路モジュールの製造方法は、第1の態様の電子回路モジュールの製造方法において、半田プリコート層は、第1の接続端子の表面に化学反応析出型半田を析出させることにより、形成されていることを特徴としている。   The method for manufacturing an electronic circuit module according to the second aspect of the present invention is the method for manufacturing the electronic circuit module according to the first aspect, wherein the solder precoat layer deposits chemical reaction precipitation type solder on the surface of the first connection terminal. It is characterized by being formed.

本発明の第2の態様の電子回路モジュールの製造方法によれば、第2の接続端子に被覆膜を形成することなく第1の接続端子の表面上のみに半田プリコート層を形成することができる。   According to the method of manufacturing the electronic circuit module of the second aspect of the present invention, the solder precoat layer can be formed only on the surface of the first connection terminal without forming a coating film on the second connection terminal. it can.

本発明の第3の態様の電子回路モジュールの製造方法は、第2の態様の電子回路モジュールの製造方法において、化学反応析出型半田は、Pb、AgまたはZnの一元素およびSnを主成分として合金化された半田その他のイオン化傾向を利用して合金化されたSnを1つの主成分とする半田もしくは鉛フリー半田であることを特徴としている。   The method for manufacturing an electronic circuit module according to the third aspect of the present invention is the method for manufacturing the electronic circuit module according to the second aspect, wherein the chemical reaction precipitation type solder comprises one element of Pb, Ag or Zn and Sn as the main components. It is characterized in that it is an alloyed solder or a solder containing Sn alloyed by utilizing an ionization tendency as one main component or a lead-free solder.

本発明の第3の態様の電子回路モジュールの製造方法によれば、良質な半田プリコート層を形成することができる。また、Pbを含有しない鉛フリー半田を用いて半田プリコート層を形成することにより環境問題にも対応することができる。   According to the method of manufacturing the electronic circuit module of the third aspect of the present invention, a good quality solder precoat layer can be formed. In addition, it is possible to cope with environmental problems by forming a solder precoat layer using lead-free solder containing no Pb.

本発明の第4の態様の電子回路モジュールの製造方法は、第1から第3のいずれか1の態様の電子回路モジュールの製造方法において、工程Eおよび工程Fにおいては、半導体素子を吸着しながら所定の位置に載置させる吸着治具から半導体素子の複数のバンプに、めっき用レジスト膜の軟化および半田プリコートの溶融を行なうための熱が供給されていることを特徴としている。   A method for manufacturing an electronic circuit module according to a fourth aspect of the present invention is the method for manufacturing an electronic circuit module according to any one of the first to third aspects, wherein the semiconductor element is adsorbed in steps E and F. A feature is that heat for softening the resist film for plating and melting the solder precoat is supplied to the plurality of bumps of the semiconductor element from the suction jig placed at a predetermined position.

本発明の第4の態様の電子回路モジュールの製造方法によれば、半導体素子の積載工程において通常用いられる吸着治具を用いてバンプを加熱しているので、バンプの加熱工程を独立した新たな工程として設けるのではなく、従来より行なわれていたその積載工程の延長線上の工程として行なうことができる。   According to the method of manufacturing the electronic circuit module of the fourth aspect of the present invention, the bump is heated using the suction jig that is usually used in the semiconductor element stacking process. Rather than being provided as a process, it can be performed as a process on the extension line of the conventional stacking process.

本発明の第5の態様の電子回路モジュールの製造方法は、第1から第4のいずれか1の態様の電子回路モジュールの製造方法において、第2の接続端子は、CuまたはCuを主成分とする合金を用いて形成されており、金属めっき層は、Niめっきを下層めっきとし、Auめっきを上層とする積層されたNi/Auめっき層であることを特徴としている。   The electronic circuit module manufacturing method according to the fifth aspect of the present invention is the electronic circuit module manufacturing method according to any one of the first to fourth aspects, wherein the second connection terminal is mainly composed of Cu or Cu. The metal plating layer is a stacked Ni / Au plating layer having Ni plating as a lower layer plating and Au plating as an upper layer.

本発明の第5の態様の電子回路モジュールの製造方法によれば、CuとNi/Auめっきとの組み合わせについてはめっき形成に係る相性が良いため、良導電性のCuの表面に半田濡れ性が良好な金属めっき層を形成することができる。   According to the method for manufacturing an electronic circuit module of the fifth aspect of the present invention, the combination of Cu and Ni / Au plating has good compatibility with the plating formation, so that the surface of the highly conductive Cu has solder wettability. A good metal plating layer can be formed.

本発明の第6の態様の電子回路モジュールの製造方法は、第1から第5のいずれか1の態様の電子回路モジュールの製造方法において、工程Dの後であって工程Eの前において、めっき用レジスト膜における半導体素子との対向面に半導体素子をめっき用レジスト膜に固着させるための接着剤を塗布することを特徴としている。   The electronic circuit module manufacturing method of the sixth aspect of the present invention is the electronic circuit module manufacturing method of any one of the first to fifth aspects, wherein the plating is performed after the step D and before the step E. An adhesive for fixing the semiconductor element to the plating resist film is applied to a surface of the resist film facing the semiconductor element.

本発明の第6の態様の電子回路モジュールの製造方法によれば、バンプのみを接合部分とするのではなく、半導体素子全体を接合部分として第1の接続端子およびめっき用レジスト膜に半導体素子を接合することができるので、半導体素子と回路基板との機械的接着を強固にすることができる。   According to the method of manufacturing the electronic circuit module of the sixth aspect of the present invention, the semiconductor element is not formed on the first connection terminal and the plating resist film by using the entire semiconductor element as the bonding portion, instead of using only the bump as the bonding portion. Since they can be bonded, the mechanical adhesion between the semiconductor element and the circuit board can be strengthened.

本発明の第7の態様の電子回路モジュールの製造方法は、第1から第6のいずれか1の態様の電子回路モジュールの製造方法において、バンプは、その先端に突起が形成されたスタッドバンプであることを特徴としている。   The electronic circuit module manufacturing method according to a seventh aspect of the present invention is the electronic circuit module manufacturing method according to any one of the first to sixth aspects, wherein the bump is a stud bump having a protrusion formed at the tip thereof. It is characterized by being.

本発明の第7の態様の電子回路モジュールの製造方法によれば、バンプの先端が突起していることにより、めっき用レジスト膜の粘度や硬度が高くてもバンプをめっき用レジスト膜に容易に埋没させることができる。   According to the method of manufacturing the electronic circuit module of the seventh aspect of the present invention, the bumps are easily formed into the plating resist film even if the plating resist film has a high viscosity or hardness, because the bump tips protrude. Can be buried.

本発明の電子回路モジュールの製造方法によれば、化学的反応性の乏しいめっき用レジスト膜を第1の接続端子の表面に形成した状態において半導体素子のバンプを第1の接続端子に接合することができることから、半田プリコート層および金属めっき層を回路基板の同一表面上に形成することができるので、半導体素子およびチップ部品の接合を容易にすることができるという効果を奏する。   According to the method for manufacturing an electronic circuit module of the present invention, the bump of the semiconductor element is bonded to the first connection terminal in a state where the resist film for plating having poor chemical reactivity is formed on the surface of the first connection terminal. Therefore, since the solder precoat layer and the metal plating layer can be formed on the same surface of the circuit board, it is possible to easily join the semiconductor element and the chip component.

以下、図1および図2を用いて、本発明の電子回路モジュールの製造方法をその一実施形態により説明する。   Hereinafter, the manufacturing method of the electronic circuit module according to the present invention will be described with reference to FIGS.

図1は、本実施形態の電子回路モジュール1を示している。本実施形態の電子回路モジュール1は、図1に示すように、絶縁性を有する回路基板2の同一表面2a上に、第1の接続端子3および第2の接続端子4、LSIやICなどの半導体素子5および抵抗やキャパシタなどのチップ部品7を備えている。第1の接続端子3および第2の接続端子4は半導体素子5またはチップ部品7のどちらを接続するかに応じて名称分けされているが、その性能自体に違いはないため、これらは同一の材料を用いて形成されている。   FIG. 1 shows an electronic circuit module 1 of the present embodiment. As shown in FIG. 1, the electronic circuit module 1 according to the present embodiment includes a first connection terminal 3 and a second connection terminal 4, LSI, IC, etc. on the same surface 2a of an insulating circuit board 2. A semiconductor element 5 and chip components 7 such as resistors and capacitors are provided. The first connection terminal 3 and the second connection terminal 4 are classified according to whether the semiconductor element 5 or the chip component 7 is connected, but since there is no difference in performance itself, they are the same. It is formed using a material.

第1の接続端子3は、半田プリコート層11を表面層として有しており、めっき用レジスト膜20がその半田プリコート層11を覆っている。そして、半導体素子5に形成された複数のバンプ6がそのめっき用レジスト膜20を貫通して埋没することにより、半導体素子5がフリップチップ接続方法により第1の接続端子3に接続されている。   The first connection terminal 3 has a solder precoat layer 11 as a surface layer, and a plating resist film 20 covers the solder precoat layer 11. The plurality of bumps 6 formed on the semiconductor element 5 are buried through the plating resist film 20 so that the semiconductor element 5 is connected to the first connection terminal 3 by a flip chip connection method.

第2の接続端子4は、半田濡れ性に優れた金属めっき層10を表面層として有している。そして、チップ部品7に形成されたリード(バンプ以外の接続部)8がクリーム半田12を用いた半田接続方法(フリップチップ接続方法以外の接続方法)により第2の接続端子4に接合されることにより、そのチップ部品7は第2の接続端子4に接続されている。   The 2nd connection terminal 4 has the metal plating layer 10 excellent in solder wettability as a surface layer. Then, the leads (connection portions other than the bumps) 8 formed on the chip component 7 are joined to the second connection terminals 4 by a solder connection method using the cream solder 12 (connection method other than the flip chip connection method). Thus, the chip component 7 is connected to the second connection terminal 4.

このような電子回路モジュール1は、図2A〜Gに示すように、工程A〜工程Gを経て製造される。   Such an electronic circuit module 1 is manufactured through steps A to G as shown in FIGS.

工程Aにおいては、図2Aに示すような回路基板2の同一表面2a上にCuまたはCuを主成分とする合金を用いて金属薄膜を形成する。その後、図2Aに示すように、その金属薄膜をパターンニングすることにより、第1の接続端子3および第2の接続端子4を形成する。   In step A, a metal thin film is formed on the same surface 2a of the circuit board 2 as shown in FIG. 2A using Cu or an alloy containing Cu as a main component. After that, as shown in FIG. 2A, the first connection terminal 3 and the second connection terminal 4 are formed by patterning the metal thin film.

工程Bにおいては、図2Bに示すように、第1の接続端子3の表面3aに半田プリコート層11を形成する。この半田プリコート層11は、第1の接続端子3の表面3aに化学反応析出型半田を析出させることにより、回路基板2の表面2aおよび第2の接続端子4の表面4aに半田用レジスト膜を形成することなく第1の接続端子3の表面3aのみに形成される。ここで、化学反応析出型半田としては、Pb−Sn系半田合金、Ag−Sn系半田合金またはZn−Sn系半田合金など、Snを1の主成分とし、イオン化傾向を利用して合金化された半田もしくは鉛フリー半田が用いられている。例えば、本実施形態の化学反応析出型半田としては、ハリマ化成株式会社製スーパーソルダが用いられている。   In step B, as shown in FIG. 2B, a solder precoat layer 11 is formed on the surface 3 a of the first connection terminal 3. This solder precoat layer 11 deposits a resist film for soldering on the surface 2a of the circuit board 2 and the surface 4a of the second connection terminal 4 by depositing chemical reaction precipitation type solder on the surface 3a of the first connection terminal 3. It is formed only on the surface 3a of the first connection terminal 3 without being formed. Here, as the chemical reaction precipitation type solder, Pb—Sn based solder alloy, Ag—Sn based solder alloy, Zn—Sn based solder alloy, etc. are alloyed using Sn as a main component and utilizing an ionization tendency. Solder or lead-free solder is used. For example, a super solder manufactured by Harima Chemicals Co., Ltd. is used as the chemical reaction precipitation type solder of this embodiment.

工程Cにおいては、図2Cに示すように、半田プリコート層11が形成された第1の接続端子3の表面3aおよび回路基板2の表面2aにめっき用レジスト膜20を形成した後、そのめっき用レジスト膜20に第2の接続端子4を外部に露出させるパターンニングを施す。このめっき用レジスト膜20のパターンニングにより、回路基板2の表面2a上において、第1の接続端子3の表面3aおよび回路基板2の表面2aをめっき用レジスト膜20により覆うとともに、第2の接続端子4を外部に露出させる。なお、このめっき用レジスト膜20のレジスト材としては、たとえば太陽インキ製PSR-4000などのめっき液に反応しない化学的反応性の乏しいレジスト材が用いられている。   In step C, as shown in FIG. 2C, a plating resist film 20 is formed on the surface 3a of the first connection terminal 3 on which the solder precoat layer 11 is formed and the surface 2a of the circuit board 2, and then the plating is performed. The resist film 20 is subjected to patterning that exposes the second connection terminals 4 to the outside. By patterning the resist film 20 for plating, on the surface 2a of the circuit board 2, the surface 3a of the first connection terminal 3 and the surface 2a of the circuit board 2 are covered with the resist film 20 for plating, and the second connection The terminal 4 is exposed to the outside. As the resist material of the resist film 20 for plating, for example, a resist material with poor chemical reactivity that does not react with a plating solution such as PSR-4000 manufactured by Taiyo Ink is used.

工程Dにおいては、図2Dに示すように、第1の接続端子3の表面3aおよび回路基板2の表面2aがめっき用レジスト膜20により覆われている状態において、第2の接続端子4の表面4aに半田濡れ性の良い金属をめっきすることにより、第2の接続端子4に表面層となる金属めっき層10を形成する。この金属めっき層10は、具体的にはNiめっきを下層めっきとし、Auめっきを上層とする積層されたNi/Auめっき層となっている。   In the step D, as shown in FIG. 2D, the surface of the second connection terminal 4 in a state where the surface 3a of the first connection terminal 3 and the surface 2a of the circuit board 2 are covered with the resist film 20 for plating. By plating a metal with good solder wettability on 4a, a metal plating layer 10 serving as a surface layer is formed on the second connection terminal 4. Specifically, the metal plating layer 10 is a stacked Ni / Au plating layer with Ni plating as the lower layer plating and Au plating as the upper layer.

工程Eにおいては、図2Fに示すように、半導体素子5の複数のバンプ6を第1の接続端子3に当接させる。その際、この工程Eの前行程として、図2Eに示すように、半導体素子5をめっき用レジスト膜20に固着させることにより第1の接続端子3と半導体素子5との接合力を補うため、めっき用レジスト膜20の表面であって半導体素子5と対向する面に接着剤15を塗布する。この接着剤15としては、エポキシ系接着剤またはアミン系接着剤(たとえばナミックス製8436などの接着剤)が用いられている。   In step E, as shown in FIG. 2F, the plurality of bumps 6 of the semiconductor element 5 are brought into contact with the first connection terminal 3. At this time, as shown in FIG. 2E, in order to supplement the bonding force between the first connection terminal 3 and the semiconductor element 5 by fixing the semiconductor element 5 to the plating resist film 20, as shown in FIG. An adhesive 15 is applied to the surface of the plating resist film 20 that faces the semiconductor element 5. As the adhesive 15, an epoxy adhesive or an amine adhesive (for example, an adhesive such as NAMICS 8436) is used.

工程Eの前行程となる接着剤15の塗布後、図2Fに示すように、工程Eとして、接着剤15が塗布されためっき用レジスト膜20に複数のバンプ6を埋没させることにより、複数のバンプ6を第1の接続端子3に当接させる。第1の接続端子3を被覆するめっき用レジスト膜20が耐熱性に優れた特殊なレジスト材でなければ、熱可塑性や熱硬化性などの熱硬化特性にかかわらず、通常300℃程度の熱を加えることによってめっき用レジスト膜20は軟化する。そのため、半導体素子5の複数のバンプ6を300℃程度に加熱した後、めっき用レジスト膜20に加熱した複数のバンプ6を押し当てることにより、例えばAuを用いて形成されたバンプ6を変形させずに、バンプ6をめっき用レジスト膜20に埋没させる。   After applying the adhesive 15 which is the previous step of the process E, as shown in FIG. 2F, as the process E, a plurality of bumps 6 are buried in the plating resist film 20 to which the adhesive 15 has been applied. The bump 6 is brought into contact with the first connection terminal 3. Unless the plating resist film 20 covering the first connection terminal 3 is a special resist material having excellent heat resistance, heat of about 300 ° C. is usually applied regardless of thermosetting characteristics such as thermoplasticity and thermosetting. By adding, the plating resist film 20 is softened. Therefore, after the plurality of bumps 6 of the semiconductor element 5 are heated to about 300 ° C., the bumps 6 formed using, for example, Au are deformed by pressing the heated bumps 6 against the plating resist film 20. Instead, the bump 6 is buried in the plating resist film 20.

本実施形態の工程Eおよび次工程Fにおいては、図示はしないが、半導体素子5の搭載作業のため、半導体素子5を吸着しながら所定の位置に載置させる吸着治具が用いられる。この吸着治具は、吸着した半導体素子5に熱を加える加熱機能を有しており、この加熱機能を利用して半導体素子5のバンプ6は300℃程度にまで加熱される。   In the process E and the next process F of the present embodiment, although not shown, for the mounting work of the semiconductor element 5, a suction jig for mounting the semiconductor element 5 at a predetermined position while suctioning is used. The suction jig has a heating function of applying heat to the sucked semiconductor element 5, and the bump 6 of the semiconductor element 5 is heated to about 300 ° C. using this heating function.

この加熱されるバンプ6は、図示はしないが、その先端に突起が形成されたスタッドバンプとなっていることが好ましい。この突起の突出具合や突起径は、めっき用レジスト膜20の硬度に応じて決められている。   Although not shown, the bump 6 to be heated is preferably a stud bump having a protrusion formed at its tip. The protrusion degree and the protrusion diameter of the protrusion are determined according to the hardness of the plating resist film 20.

工程Fにおいては、図2Fに示すように、前の工程Eにおいて第1の接続端子3に当接した複数のバンプ6を接合する。これら複数のバンプ6は吸着治具から熱が供給されており、当接相手の第1の接続端子3は表面層として半田プリコート層11を有している。そのため、そのバンプ6の熱を利用することにより、複数のバンプ6は、第1の接続端子3の表面層である半田プリコート層11を溶融して第1の接続端子3に接合される。   In step F, as shown in FIG. 2F, the plurality of bumps 6 that are in contact with the first connection terminals 3 in the previous step E are joined. The plurality of bumps 6 are supplied with heat from the suction jig, and the first connecting terminal 3 that is in contact with the bumps 6 has a solder precoat layer 11 as a surface layer. Therefore, by using the heat of the bumps 6, the plurality of bumps 6 are bonded to the first connection terminals 3 by melting the solder precoat layer 11 that is the surface layer of the first connection terminals 3.

工程Gにおいては、図2Gに示すように、金属めっき層10を有する第2の接続端子4にチップ部品7のリード8をクリーム半田12を用いて半田付けする。この工程Gは、工程D、工程Eまたは工程Fのうちのいずれかの工程の後、すなわち、第1の接続端子3の半田プリコート層11がめっき用レジスト膜20に覆われており、第2の接続端子4に金属めっき層10が形成された後に行なわれるのであれば、いつ行なってもよい。   In step G, as shown in FIG. 2G, the lead 8 of the chip component 7 is soldered to the second connection terminal 4 having the metal plating layer 10 using cream solder 12. In this step G, after any one of step D, step E or step F, that is, the solder precoat layer 11 of the first connection terminal 3 is covered with the resist film 20 for plating, If it is performed after the metal plating layer 10 is formed on the connection terminal 4, it may be performed at any time.

次に、図1および図2を用いて、本実施形態の電子回路モジュール1の製造方法の作用を説明する。   Next, the effect | action of the manufacturing method of the electronic circuit module 1 of this embodiment is demonstrated using FIG. 1 and FIG.

本実施形態の電子回路モジュール1においては、図1に示すように、回路基板2の同一表面2a上に半田プリコート層11および金属めっき層10が形成されている。従来であれば、レジスト膜を除去するために金属めっきに使用するめっき液とも反応してしまうような化学的反応性の高いレジスト材を用いてレジスト膜を形成せざるを得なかった。そのため、化学的反応性の高いレジスト膜を第1の接続端子3の表面3aに形成した状態において金属めっきを第2の接続端子4の表面4aに施すと、レジスト膜がイオン化して溶け出してしまい、第2の接続端子4の表面4aに金属めっき層110を安定して形成することができなかった。   In the electronic circuit module 1 of the present embodiment, as shown in FIG. 1, a solder precoat layer 11 and a metal plating layer 10 are formed on the same surface 2 a of the circuit board 2. Conventionally, in order to remove the resist film, the resist film has to be formed using a resist material having high chemical reactivity that also reacts with a plating solution used for metal plating. Therefore, when metal plating is applied to the surface 4a of the second connection terminal 4 in a state where a highly chemically reactive resist film is formed on the surface 3a of the first connection terminal 3, the resist film is ionized and melted out. Therefore, the metal plating layer 110 could not be stably formed on the surface 4a of the second connection terminal 4.

そこで、本実施形態の電子回路モジュール1の製造方法においては、図2Fに示すように、少なくとも第1の接続端子3の表面3aに形成された半田プリコート層11をめっき用レジスト膜20によって被覆したままの状態において加熱したバンプ6をめっき用レジスト膜20に埋没させることにより、バンプ6と第1の接続端子3との接合を行なっている。そのため、半導体素子5を搭載するためにめっき用レジスト膜20を剥離する必要がなくなるので、金属めっきに使用するめっき液と反応しない化学的反応性の乏しいレジスト材をめっき用レジスト膜20に使用することができる。これにより、回路基板2の同一表面2a上に半田プリコート層11および金属めっき層10を混在させて形成することができる。   Therefore, in the method for manufacturing the electronic circuit module 1 of the present embodiment, as shown in FIG. 2F, at least the solder precoat layer 11 formed on the surface 3a of the first connection terminal 3 is covered with the resist film 20 for plating. The bumps 6 and the first connection terminals 3 are joined by burying the heated bumps 6 in the plating resist film 20 in this state. Therefore, it is not necessary to remove the plating resist film 20 in order to mount the semiconductor element 5, and therefore a resist material having poor chemical reactivity that does not react with the plating solution used for metal plating is used for the plating resist film 20. be able to. Thereby, the solder precoat layer 11 and the metal plating layer 10 can be mixed and formed on the same surface 2 a of the circuit board 2.

また、この半田プリコート層11は化学反応析出型半田を析出させることにより形成されているので、第2の接続端子4を被覆することなく第1の接続端子3の表面3aのみに半田プリコート層11を形成することができる。特に、本実施形態の半田プリコート層11であれば、スーパーソルダの実用例からも明らかなように、薄くて品質の良い半田プリコート層11を形成することができる。また、Pbを含有しない鉛フリー半田を用いて半田プリコート層11を形成することにより、本実施形態の電子回路モジュール1は環境問題にも対応することができる。   Further, since the solder precoat layer 11 is formed by depositing a chemical reaction precipitation type solder, the solder precoat layer 11 is formed only on the surface 3 a of the first connection terminal 3 without covering the second connection terminal 4. Can be formed. In particular, with the solder precoat layer 11 of the present embodiment, it is possible to form a thin and high-quality solder precoat layer 11 as is apparent from practical examples of super solder. In addition, by forming the solder precoat layer 11 using lead-free solder that does not contain Pb, the electronic circuit module 1 of the present embodiment can cope with environmental problems.

ここで、前述しためっき用レジスト膜20の軟化や半田プリコート層11の溶融を行なうためには、バンプ6を加熱することが必要となる。そこで、本実施形態の工程Eおよび工程Fにおいては、半導体素子5の搭載の際に用いられる吸着治具の加熱機能を利用し、半導体素子5の複数のバンプ6にめっき用レジスト膜20の軟化および半田プリコート層11の溶融を行なうための熱がその吸着治具から供給されている。そのため、新たな機械、器具または装置を用いてバンプ6の加熱工程を独立した新たな工程として設けることなく、従来より行なわれていた半導体素子5の積載工程の延長線上の工程として行なうことができる。   Here, in order to soften the plating resist film 20 and melt the solder precoat layer 11 described above, it is necessary to heat the bumps 6. Therefore, in the process E and the process F of this embodiment, the heating function of the suction jig used when the semiconductor element 5 is mounted is used to soften the plating resist film 20 on the plurality of bumps 6 of the semiconductor element 5. Heat for melting the solder precoat layer 11 is supplied from the suction jig. Therefore, the heating process of the bumps 6 can be performed as an extension process of the conventional stacking process of the semiconductor elements 5 without providing the heating process of the bumps 6 as a new independent process using a new machine, instrument or apparatus. .

また、半導体素子5のバンプ6は通常Auを用いて形成されるため、めっき用レジスト膜20の硬度が高いと、バンプ6がめっき用レジスト膜20に埋没する前にバンプ6が変形してしまう。そのため、本実施形態においては、バンプ6をスタッドバンプとすることによりその埋没時に加わる圧力を高くしている。そのため、めっき用レジスト膜20の硬度が高くてもバンプ6を変形させずにめっき用レジスト膜20に埋没させることができる。   Further, since the bump 6 of the semiconductor element 5 is usually formed using Au, if the hardness of the plating resist film 20 is high, the bump 6 is deformed before the bump 6 is buried in the plating resist film 20. . Therefore, in this embodiment, the pressure applied at the time of burying is made high by making the bump 6 into a stud bump. Therefore, even if the plating resist film 20 has a high hardness, the bump 6 can be buried in the plating resist film 20 without being deformed.

さらに、本実施形態においては、半導体素子5と対向するめっき用レジスト膜20の表面に接着剤15を塗布しているので、半田プリコート層11による接合力だけでなく、めっき用レジスト膜20に塗布された接着剤15による接合力も半導体素子5と第1の接続端子3との接合に寄与する。つまり、バンプ6のみを接合部分とするのではなく、半導体素子5全体を接合部分として1第1の接続端子3およびめっき用レジスト膜20に半導体素子5を接合することができる。そのため、半導体素子5のバンプ6をスタッドバンプにすることによってその接合面積が小さくなったとしても、半導体素子5と回路基板2との機械的接着を強固にすることができる。   Further, in the present embodiment, since the adhesive 15 is applied to the surface of the plating resist film 20 facing the semiconductor element 5, not only the bonding strength by the solder precoat layer 11 but also the plating resist film 20 is applied. The joining force by the adhesive 15 thus made also contributes to the joining of the semiconductor element 5 and the first connection terminal 3. That is, the semiconductor element 5 can be bonded to the first connection terminal 3 and the plating resist film 20 by using the entire semiconductor element 5 as a bonding portion, instead of using only the bump 6 as a bonding portion. Therefore, even if the bump area 6 of the semiconductor element 5 is a stud bump to reduce the bonding area, the mechanical adhesion between the semiconductor element 5 and the circuit board 2 can be strengthened.

そして、本実施形態においては、第1の接続端子3および第2の接続端子4をCuまたはCuを主成分とする合金を用いて形成している。そのため、第1の接続端子3および第2の接続端子4の導電性を良好にすることができる。また、その第2の接続端子4の表面4aにはNi/Au積層構造の金属めっき層10が形成されている。Cuについては金属めっき層10のNi下層とめっきの相性が良く、また、第2の接続端子4の表面層となる金属めっき層10のAu上層についてはSnを含有するクリーム半田12と半田濡れ性に係る相性がよい。つまり、良導電性の第2の接続端子4の表面に半田濡れ性が良好な金属めっき層10を形成することができる。   In this embodiment, the first connection terminal 3 and the second connection terminal 4 are formed using Cu or an alloy containing Cu as a main component. Therefore, the conductivity of the first connection terminal 3 and the second connection terminal 4 can be improved. Further, a metal plating layer 10 having a Ni / Au laminated structure is formed on the surface 4 a of the second connection terminal 4. As for Cu, the compatibility with the Ni lower layer of the metal plating layer 10 is good, and the Au upper layer of the metal plating layer 10 serving as the surface layer of the second connection terminal 4 is soldered with the cream solder 12 containing Sn. Good compatibility with. That is, the metal plating layer 10 with good solder wettability can be formed on the surface of the second connection terminal 4 having good conductivity.

すなわち、本実施形態の電子回路モジュール1の製造方法によれば、化学的反応性の乏しいめっき用レジスト膜20を第1の接続端子3の表面3aに形成した状態において半導体素子5のバンプ6を第1の接続端子3に接合することができることから、半田プリコート層11および金属めっき層10を回路基板2の同一表面2a上に形成することができるので、半導体素子5およびチップ部品7の接合を容易にすることができるという効果を奏する。   That is, according to the method for manufacturing the electronic circuit module 1 of the present embodiment, the bumps 6 of the semiconductor element 5 are formed in a state where the plating resist film 20 having poor chemical reactivity is formed on the surface 3 a of the first connection terminal 3. Since the solder precoat layer 11 and the metal plating layer 10 can be formed on the same surface 2 a of the circuit board 2 since the bonding can be performed to the first connection terminal 3, the semiconductor element 5 and the chip component 7 can be bonded. There is an effect that it can be made easy.

なお、本発明は、前述した実施形態などに限定されるものではなく、必要に応じて種々の変更が可能である。   In addition, this invention is not limited to embodiment mentioned above etc., A various change is possible as needed.

本実施形態の電子回路モジュールを示す縦断面図A longitudinal sectional view showing an electronic circuit module of the present embodiment 本実施形態の電子回路モジュールの製造工程をA〜Gの順に示す縦断面図The longitudinal cross-sectional view which shows the manufacturing process of the electronic circuit module of this embodiment in order of AG 従来の電子回路モジュールの製造工程の一例をA〜Cの順に示す縦断面図A longitudinal sectional view showing an example of a manufacturing process of a conventional electronic circuit module in the order of AC 従来の電子回路モジュールの製造工程の一例をA〜Dの順に示す縦断面図A longitudinal sectional view showing an example of a manufacturing process of a conventional electronic circuit module in the order of A to D

符号の説明Explanation of symbols

1 電子回路モジュール
2 回路基板
3 第1の接続端子
4 第2の接続端子
5 半導体素子
6 バンプ
7 チップ部品
8 リード
10 金属めっき層
11 半田プリコート層
12 クリーム半田
20 めっき用レジスト膜
DESCRIPTION OF SYMBOLS 1 Electronic circuit module 2 Circuit board 3 1st connection terminal 4 2nd connection terminal 5 Semiconductor element 6 Bump 7 Chip component 8 Lead 10 Metal plating layer 11 Solder precoat layer 12 Cream solder 20 Resist film for plating

Claims (7)

半導体素子に形成された複数のバンプをフリップチップ接続方法により接続させるための端子となる第1の接続端子と、チップ部品に形成された接続部であってバンプ以外の接続部をフリップチップ接続方法以外の接続方法により接続させるための端子となる第2の接続端子とを回路基板の同一表面上に形成する工程Aと、
前記第1の接続端子の表面上に半田プリコート層を形成する工程Bと、
少なくとも前記半田プリコート層が形成された前記第1の接続端子の表面に金属めっき層の形成に使用するめっき液に化学的に反応しないレジスト材を用いてめっき用レジスト膜を形成することにより、前記回路基板の表面上において前記第1の接続端子を前記めっき用レジスト膜により覆うとともに、前記第2の接続端子を前記めっき用レジスト膜により覆うことなく露出させる工程Cと、
前記第1の接続端子が前記めっき用レジスト膜により覆われている状態において前記第2の接続端子の表面に半田濡れ性の良い金属をめっきして金属めっき層を形成する工程Dと、
前記半導体素子の複数のバンプを加熱した後、前記第1の接続端子を覆う前記めっき用レジスト膜に加熱した前記複数のバンプを押し当て、前記めっき用レジスト膜を軟化させながら前記複数のバンプを前記めっき用レジスト膜に埋没させることにより、前記複数のバンプを前記第1の接続端子に当接させる工程Eと、
前記第1の接続端子に当接した前記複数のバンプの熱を利用して前記第1の接続端子の表面層である前記半田プリコート層を溶融し、前記複数のバンプを前記第1の接続端子に接合する工程Fと、
前記工程D、前記工程Eまたは前記工程Fのうちのいずれかの工程の後において、前記金属めっき層を有する前記第2の接続端子に前記チップ部品の接続部を半田付けする工程Gと
を備えていることを特徴とする電子回路モジュールの製造方法。
A first connection terminal serving as a terminal for connecting a plurality of bumps formed on a semiconductor element by a flip chip connection method, and a connection portion formed on a chip component other than the bump, wherein the flip chip connection method is used. Forming a second connection terminal to be a terminal for connection by a connection method other than on the same surface of the circuit board;
Forming a solder precoat layer on the surface of the first connection terminal;
By forming a resist film for plating using a resist material that does not chemically react with a plating solution used for forming a metal plating layer on the surface of at least the first connection terminal on which the solder precoat layer is formed, Covering the first connection terminal with the plating resist film on the surface of the circuit board and exposing the second connection terminal without covering with the plating resist film; and
Forming a metal plating layer by plating the surface of the second connection terminal with a metal having good solder wettability in a state where the first connection terminal is covered with the resist film for plating;
After heating the plurality of bumps of the semiconductor element, the heated bumps are pressed against the plating resist film covering the first connection terminals, and the plurality of bumps are applied while softening the plating resist film. A step E of bringing the plurality of bumps into contact with the first connection terminals by being buried in the resist film for plating;
The solder precoat layer, which is a surface layer of the first connection terminal, is melted using heat of the plurality of bumps that are in contact with the first connection terminal, and the plurality of bumps are moved to the first connection terminal. Process F for bonding to
After any one of the step D, the step E or the step F, a step G of soldering the connection part of the chip component to the second connection terminal having the metal plating layer is provided. A method for manufacturing an electronic circuit module, comprising:
前記半田プリコート層は、前記第1の接続端子の表面に化学反応析出型半田を析出させることにより、形成されている
ことを特徴とする請求項1に記載の電子回路モジュールの製造方法。
The method of manufacturing an electronic circuit module according to claim 1, wherein the solder precoat layer is formed by depositing a chemical reaction precipitation type solder on a surface of the first connection terminal.
前記化学反応析出型半田は、Pb、AgまたはZnの一元素およびSnを主成分として合金化された半田その他のイオン化傾向を利用して合金化されたSnを1つの主成分とする半田もしくは鉛フリー半田である
ことを特徴とする請求項2に記載の電子回路モジュールの製造方法。
The chemical reaction deposition type solder is a solder alloyed with one element of Pb, Ag or Zn and a solder alloyed with Sn as a main component, or solder alloyed with Sn as a main component using other ionization tendency. 3. The method of manufacturing an electronic circuit module according to claim 2, wherein the electronic circuit module is a free solder.
前記工程Eおよび前記工程Fにおいては、前記半導体素子を吸着しながら所定の位置に載置させる吸着治具から前記半導体素子の複数のバンプに、前記めっき用レジスト膜の軟化および前記半田プリコートの溶融を行なうための熱が供給されている
ことを特徴とする請求項1から請求項3のいずれか1項に記載の電子回路モジュールの製造方法。
In the step E and the step F, softening of the resist film for plating and melting of the solder precoat are applied to a plurality of bumps of the semiconductor element from an adsorption jig for placing the semiconductor element at a predetermined position while adsorbing the semiconductor element. The method for manufacturing an electronic circuit module according to any one of claims 1 to 3, wherein heat for performing the operation is supplied.
前記第2の接続端子は、CuまたはCuを主成分とする合金を用いて形成されており、
前記金属めっき層は、Niめっきを下層めっきとし、Auめっきを上層とする積層されたNi/Auめっき層である
ことを特徴とする請求項1から請求項4のいずれか1項に記載の電子回路モジュールの製造方法。
The second connection terminal is formed using Cu or an alloy containing Cu as a main component,
5. The electron according to claim 1, wherein the metal plating layer is a stacked Ni / Au plating layer having Ni plating as a lower layer plating and Au plating as an upper layer. Circuit module manufacturing method.
前記工程Dの後であって前記工程Eの前において、前記めっき用レジスト膜における前記半導体素子との対向面に前記半導体素子を前記めっき用レジスト膜に固着させるための接着剤を塗布する
ことを特徴とする請求項1から請求項5のいずれか1項に記載の電子回路モジュールの製造方法。
After the step D and before the step E, applying an adhesive for fixing the semiconductor element to the plating resist film on the surface of the plating resist film facing the semiconductor element. The method for manufacturing an electronic circuit module according to claim 1, wherein the electronic circuit module is a manufacturing method.
前記バンプは、その先端に突起が形成されたスタッドバンプである
ことを特徴とする請求項1から請求項6のいずれか1項に記載の電子回路モジュールの製造方法。
The method of manufacturing an electronic circuit module according to claim 1, wherein the bump is a stud bump having a protrusion formed at a tip thereof.
JP2006292584A 2006-10-27 2006-10-27 Electronic circuit module manufacturing method Withdrawn JP2008109031A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006292584A JP2008109031A (en) 2006-10-27 2006-10-27 Electronic circuit module manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006292584A JP2008109031A (en) 2006-10-27 2006-10-27 Electronic circuit module manufacturing method

Publications (1)

Publication Number Publication Date
JP2008109031A true JP2008109031A (en) 2008-05-08

Family

ID=39442115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006292584A Withdrawn JP2008109031A (en) 2006-10-27 2006-10-27 Electronic circuit module manufacturing method

Country Status (1)

Country Link
JP (1) JP2008109031A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014192380A (en) * 2013-03-27 2014-10-06 Fujitsu Ltd Method of manufacturing electronic device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014192380A (en) * 2013-03-27 2014-10-06 Fujitsu Ltd Method of manufacturing electronic device

Similar Documents

Publication Publication Date Title
US6153940A (en) Core metal soldering knob flip-chip technology
CN101996902B (en) The manufacture method of semiconductor device
JP5066935B2 (en) Method for manufacturing electronic component and electronic device
JP2005520333A (en) Multilayer substrate stacking technology
JPH098451A (en) Method of manufacturing chip mounting circuit card
JP2009158593A (en) Bump structure and method of manufacturing the same
US5973406A (en) Electronic device bonding method and electronic circuit apparatus
US20080099535A1 (en) Method for mounting electronic component on substrate and method for forming solder surface
JP2005012098A (en) Semiconductor device and manufacturing method thereof
JP2001298051A (en) Solder connecting part
US6998293B2 (en) Flip-chip bonding method
JP2910397B2 (en) Solder connection method
JP2009009994A (en) Semiconductor device, and manufacturing method thereof
JP5036397B2 (en) Manufacturing method of chip embedded substrate
EP3951842A3 (en) Pre-plating of solder layer on solderable elements for diffusion soldering, corresponding circuit carrier and corresponding method of soldering electronic components
JP2008109031A (en) Electronic circuit module manufacturing method
JP2000031187A (en) Solder welling method and thermosetting resin for solder joint
CN106954335B (en) Overlay coating and semiconductor package part including the overlay coating
JP2000151086A (en) Printed circuit unit and method of manufacturing the same
KR100726242B1 (en) Method for manufacturing a substrate for flip chip mounting
JP2002171055A (en) Electronic circuit board, electronic component, electronic circuit device, and manufacturing method thereof
CN101752335B (en) Semiconductor device and method for producing semiconductor device
KR100746365B1 (en) Method for manufacturing a substrate for flip chip mounting
CN102123578B (en) Surface mounting integrated circuit components
JP4483131B2 (en) Mounting structure and mounting method thereof

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100105