[go: up one dir, main page]

JP6176224B2 - 半導体素子及びそれを備える半導体装置、並びに半導体素子の製造方法 - Google Patents

半導体素子及びそれを備える半導体装置、並びに半導体素子の製造方法 Download PDF

Info

Publication number
JP6176224B2
JP6176224B2 JP2014233970A JP2014233970A JP6176224B2 JP 6176224 B2 JP6176224 B2 JP 6176224B2 JP 2014233970 A JP2014233970 A JP 2014233970A JP 2014233970 A JP2014233970 A JP 2014233970A JP 6176224 B2 JP6176224 B2 JP 6176224B2
Authority
JP
Japan
Prior art keywords
substrate
oxide
nanoparticles
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014233970A
Other languages
English (en)
Other versions
JP2015144245A (ja
Inventor
修司 塩路
修司 塩路
蔵本 雅史
雅史 蔵本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2014233970A priority Critical patent/JP6176224B2/ja
Priority to US14/581,826 priority patent/US9362190B2/en
Priority to EP14199933.4A priority patent/EP2889923B1/en
Priority to CN201410831010.XA priority patent/CN104821357B/zh
Publication of JP2015144245A publication Critical patent/JP2015144245A/ja
Priority to US15/146,565 priority patent/US9748455B2/en
Application granted granted Critical
Publication of JP6176224B2 publication Critical patent/JP6176224B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/855Optical field-shaping means, e.g. lenses
    • H10H20/856Reflecting means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/84Coatings, e.g. passivation layers or antireflective coatings
    • H10H20/841Reflective coatings, e.g. dielectric Bragg reflectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49107Connecting at different heights on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/036Manufacture or treatment of packages
    • H10H20/0363Manufacture or treatment of packages of optical field-shaping means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、半導体素子及びそれを備える半導体装置、並びに半導体素子の製造方法に関するものである。
従来、サファイアなど酸化物等の基板の裏面に銀などの金属からなる反射層が形成された半導体発光素子において、基板と反射層との密着性に関する検討がなされてきた(例えば特許文献1,2参照)。
特開2001−332762号公報 特開2001−284942号公報
しかしながら、今尚、酸化物等の基板と金属膜との密着性においては改善の余地がある。
そこで、本発明は、かかる事情に鑑みてなされたものであり、酸化物等の基板と金属膜との高い密着性が得られる半導体素子及び/若しくはそれを備える半導体装置、並びに/又は半導体素子の製造方法を提供することを目的とする。
上記課題を解決するために、本発明の半導体素子は、酸化物の基板と、前記基板の上面に設けられた半導体素子構造と、前記基板の下面に設けられた金属膜と、を備え、前記金属膜は、酸化物のナノ粒子を含むことを特徴とする。
本発明の別の半導体素子は、窒化物の基板と、前記基板の上面に設けられた半導体素子構造と、前記基板の下面に設けられた金属膜と、を備え、前記金属膜は、窒化物のナノ粒子を含むことを特徴とする。
本発明の別の半導体素子は、炭化物の基板と、前記基板の上面に設けられた半導体素子構造と、前記基板の下面に設けられた金属膜と、を備え、前記金属膜は、炭化物のナノ粒子を含むことを特徴とする。
本発明の半導体装置は、基体と、本発明の半導体素子と、を備え、前記半導体素子の下面側が前記基体に接合されていることを特徴とする。
本発明の半導体素子の製造方法は、酸化物の基板の上面に半導体素子構造を備える半導体素子の製造方法であって、前記基板の下面に、金属と酸化物の同時スパッタ若しくは同時蒸着により、前記酸化物のナノ粒子を含有する前記金属の膜を成膜する工程を含むことを特徴とする。
本発明の別の半導体素子の製造方法は、酸化物の基板の上面に半導体素子構造を備える半導体素子の製造方法であって、前記基板の下面に、スパッタ若しくは蒸着により、酸化物のナノ粒子を散り散りに付着させた後、該ナノ粒子を覆って金属の膜を成膜する工程を含むことを特徴とする。
本発明の別の半導体素子の製造方法は、窒化物の基板の上面に半導体素子構造を備える半導体素子の製造方法であって、前記基板の下面に、金属と窒化物の同時スパッタ若しくは同時蒸着により、前記窒化物のナノ粒子を含有する前記金属の膜を成膜する工程を含むことを特徴とする。
本発明の別の半導体素子の製造方法は、窒化物の基板の上面に半導体素子構造を備える半導体素子の製造方法であって、前記基板の下面に、スパッタ若しくは蒸着により、窒化物のナノ粒子を散り散りに付着させた後、該ナノ粒子を覆って金属の膜を成膜する工程を含むことを特徴とする。
本発明の別の半導体素子の製造方法は、炭化物の基板の上面に半導体素子構造を備える半導体素子の製造方法であって、前記基板の下面に、金属と炭化物の同時スパッタ若しくは同時蒸着により、前記炭化物のナノ粒子を含有する前記金属の膜を成膜する工程を含むことを特徴とする。
本発明の別の半導体素子の製造方法は、炭化物の基板の上面に半導体素子構造を備える半導体素子の製造方法であって、前記基板の下面に、スパッタ若しくは蒸着により、炭化物のナノ粒子を散り散りに付着させた後、該ナノ粒子を覆って金属の膜を成膜する工程を含むことを特徴とする。
本発明によれば、酸化物、窒化物、若しくは炭化物の基板との密着性に優れた金属膜を有する半導体素子が得られる。
本発明の一実施の形態に係る半導体装置の概略上面図(a)と、そのA−A断面における概略断面図(b)である。 図1に示す半導体装置に実装された半導体素子の概略上面図(a)と、そのB−B断面における概略断面図(b)である。 基材と薄膜の接合について説明するための模式図(a)と、本発明の一実施の形態に係る基板と金属膜の接合について説明するための模式図(b)及び(c)である。 本発明の一実施の形態に係る半導体素子及びその製造方法の一例を説明するための模式図(a)及び(b)である。 銀膜の金添加量と反射率の関係を示すグラフである。 本発明の実施例及び比較例に係る金属膜の接合強度を示すグラフである。 本発明の一実施例に係る金属膜の一断面において走査透過電子顕微鏡により観察される像である。 本発明の実施例及び比較例に係る金属膜の接合強度を示すグラフである。 本発明の実施例及び比較例に係る金属膜の接合強度を示すグラフである。 本発明の実施例に係る金属膜のX線回折測定結果を示すグラフ(a)及び(b)である。 金属膜中のナノ粒子の含有量のスパッタ装置における設定値と誘導結合プラズマ発光分光分析装置による実測値の関係を示すグラフである。
以下、発明の実施の形態について適宜図面を参照して説明する。但し、以下に説明する半導体素子及びその製造方法、並びに半導体装置は、本発明の技術思想を具体化するためのものであって、特定的な記載がない限り、本発明を以下のものに限定しない。また、各図面が示す部材の大きさや位置関係等は、説明を明確にするため、誇張していることがある。また、一の実施の形態、実施例において説明する内容は、他の実施の形態、実施例にも適用可能である。
<実施の形態1>
図1(a)は実施の形態1に係る半導体装置の概略上面図であり、図1(b)は図1(a)におけるA−A断面を示す概略断面図である。図2(a)は図1に示す半導体装置に実装された半導体素子の概略上面図であり、図2(b)は図2(a)におけるB−B断面を示す概略断面図(b)である。
図1に示すように、実施の形態1に係る半導体装置200は、半導体素子100と、基体110と、を備えている。半導体素子100の下面側は、基体110に接合されている。
より詳細には、半導体装置200は、表面実装型LEDである。半導体装置200は、LED素子である半導体素子100と、半導体素子100を収納する凹部が設けられた基体110と、凹部の内側において半導体素子100を覆うように設けられた封止部材130と、を備える。基体110は、正負一対のリード電極と、このリード電極を一体的に保持する樹脂の成形体と、を有するパッケージである。基体110の凹部の底面の一部は、リード電極の表面により構成されている。半導体素子100は、基体110の凹部の底面(より具体的には一方のリード電極)に接合部材120で接合され、リード電極にワイヤで接続されている。なお、封止部材130は、蛍光体や充填剤を含んでいてもよい。
図2に示すように、実施の形態1に係る半導体素子100は、酸化物の基板10と、基板10の上面に設けられた半導体素子構造20と、基板10の下面に設けられた金属膜30と、を備える。そして、金属膜30は、酸化物のナノ粒子35を含む。
このように、金属膜30中にナノ粒子35が存在することにより、金属膜30の基板10との密着性を高めることができ、信頼性の高い半導体素子が得られる。また、金属膜30は、酸化物膜(層)などを基板10と金属膜30の間に介在させるよりも、このような効果を安価に得られると共に、基板10と金属膜30の間の層構成を簡素にすることができる。したがって、介在させる膜による光損失を抑え、光取り出し効率に優れた発光素子や受光効率に優れた受光素子が得られる。さらに、放熱性に優れた半導体素子が得られる。
また、金属膜30中にナノ粒子35が存在することにより、ピンニング効果を発現し、金属膜30の主成分となる金属(元素)の結晶粒31(以下、単に「結晶粒31」と略記する)の成長を抑制することができる。これにより、半導体装置のアッセンブリ工程の熱履歴による結晶粒31の成長が抑えられ、金属膜30の表面の平滑性を維持したり、金属膜30内の空隙(ボイド)の発生を抑えたり、することができる。したがって、金属膜30は、高い反射率や放熱性を維持しやすい。
図3(a)は、基材と薄膜の接合について説明するための模式図である。また、図3(b)及び(c)は、実施の形態1に係る基板と金属膜の接合について説明するための模式図である。図3(a)に示すように、一般的に、基材上に薄膜を成膜した場合、その界面近傍に、化合物生成による反応領域や原子拡散による拡散領域が形成されることによって、基材と薄膜の密着性が高められる。例えば、酸化物の基材上に酸化しやすい金属の薄膜を成膜した場合には、その界面近傍に薄膜成分の金属の酸化物が生成された反応領域が形成されやすいため、密着性は得られやすい。一方、酸化物の基材上に酸化しにくい金属の薄膜を成膜した場合には、このような反応領域が形成されにくいため、密着性は得られにくかった。
そこで、図3(b)に示すように、金属膜30に酸化物のナノ粒子35を含有させることを考える。これにより、基板10と金属膜30の界面近傍において、擬似的に上記反応領域を形成することができ、金属膜30の酸化物の基板10との密着性が高められると推測することができる。
金属膜30の基板10との密着性を高める観点においては、ナノ粒子35は、少なくとも基板10と金属膜30の界面近傍に存在していることが好ましい。図3(b)に示すように、ナノ粒子35が金属膜30の全域に亘って分散されていれば、金属膜30の全域に亘って結晶成長を抑制しやすい。一方、図3(c)に示すように、ナノ粒子35が、金属膜30中において上方即ち基板10側に多く存在していれば、ナノ粒子35を効率良く利用して基板10と金属膜30の密着性を高めることができる。また特に、ナノ粒子35が金属膜30中において基板10と金属膜30の界面近傍に偏在又は局在していれば、基板10と金属膜30の密着性を高めながら、金属膜30の反射率の低下や電気抵抗の上昇を抑えることができる。
図4(a)及び(b)は、実施の形態1に係る半導体素子及びその製造方法の一例を説明するための模式図である。図4(a)に示すように、実施の形態1に係る半導体素子100の製造方法の一例は、酸化物の基板10の上面に半導体素子構造を備える半導体素子の製造方法であって、基板10の下面に、金属と酸化物の同時スパッタ若しくは同時蒸着により、酸化物のナノ粒子35を含有する金属の膜を成膜する工程を含む。基板10の下面に金属の原料31aとナノ粒子の原料35aを同時に供給することで、金属膜30中の全域にナノ粒子35を分散させることができる。この場合、ナノ粒子35は、基板10の下面に付着した粒子のほか、金属の結晶粒31中、及び金属の結晶粒界に存在する粒子を含む。
図4(b)に示すように、実施の形態1に係る半導体素子100の製造方法の別の一例は、酸化物の基板10の上面に半導体素子構造を備える半導体素子の製造方法であって、基板10の下面に、スパッタ若しくは蒸着により、酸化物のナノ粒子35を散り散りに付着させた後、そのナノ粒子35を覆って金属の膜を成膜する工程を含む。基板10の下面に、先にナノ粒子の原料35aを、後で金属の原料31aを、それぞれ別個に供給することで、金属膜30中のナノ粒子35を基板10の下面に散り散りに付着した粒子にすることができる。これは、上記のように金属膜30中のナノ粒子35が基板10との界面近傍に局在する形態の一例である。このとき、基板10の下面にナノ粒子35を散り散りに付着させるには、例えば10nm未満、好ましくは5nm未満の厚さに成膜することで、基板下面全域を覆う膜状(層状)ではなく、ナノ粒子35を散り散りに、すなわち複数の粒状に形成することができる。
以下、金属膜30の好ましい形態について説明する。
図2に示すように、ナノ粒子35は、金属膜30の結晶粒界に少なくとも存在していることが好ましい。ナノ粒子35が金属膜30の結晶粒界に存在することで、ピンニング効果により粒界移動を抑制しやすく、結晶粒31の成長を効果的に抑制することができる。また、銅など他の金属原子が金属膜30の結晶粒界を拡散することを抑制することができる。さらに、空気中の酸素が金属膜30中に浸入し結晶粒界を拡散するのを抑制することができる。したがって、金属膜30は、半導体装置のアッセンブリ工程や連続駆動を経ても、高い反射率を維持し且つ基板10からの剥離を抑制でき、信頼性に優れた光反射膜を得られる。また、金属膜30は、別途バリア層を形成するよりも、このような効果を安価に得られると共に、金属膜30の下の層構成を簡素にすることができる。
ナノ粒子35は、酸化珪素、酸化アルミニウム、酸化ジルコニウム、酸化チタン、酸化亜鉛、酸化マグネシウム、酸化ガリウム、酸化タンタル、酸化ニオブ、酸化ビスマス、酸化イットリウム、酸化イリジウム、酸化インジウム、酸化スズ、酸化ニッケル、ITO、IZO、AZO、GZO、FTOの中から選択される少なくとも1つの物質であることが好ましい。酸化ハフニウムも好ましい。また、ナノ粒子35は、第4族元素、第10族元素、第12族元素、第13族元素、第14族元素の中から選択される少なくとも1つの元素の酸化物であることも好ましい。なかでも、酸化珪素、酸化アルミニウム、酸化ジルコニウム、酸化チタンは、入手しやすく、比較的安価である。
金属膜30中のナノ粒子35の含有量は、基板10との密着性の観点からは、0wt%より大きければ良く、上限値は限定されず、例えば0.2wt%以上であり、0.5wt%以上であることが好ましく、1wt%以上であることがより好ましい。また、金属膜30中のナノ粒子35の含有量は、金属膜30の反射率(初期反射率)の観点からは、例えば5wt%以下であり、4wt%以下であることが好ましく、2.5wt%以下であることがより好ましい。
ナノ粒子35の平均粒径は、特に限定されないが、0.1nm以上100nm以下であることが好ましく、更には0.1nm以上10nm未満であっても良い。このように、ナノ粒子35は、少量の添加で、多くの粒子を金属膜30に分散させることができ、結晶粒31の成長を抑制しやすい。なお、ナノ粒子35の平均粒径は、D50により定義することができる。また、ナノ粒子35の平均粒径は、レーザ回折・散乱法、画像解析法(走査型電子顕微鏡(SEM)、透過型電子顕微鏡(TEM))、動的光散乱法、X線小角散乱法などにより測定することができ、なかでも画像解析法が好ましい。画像解析法は、例えばJIS Z 8827−1:2008に準ずる。
ナノ粒子35の形状は、特に限定されないが、球状、不定形破砕状、針状、柱状、板状(鱗片状を含む)、繊維状、又は樹枝状などが挙げられる。中でも、ナノ粒子35が球状であることにより、可視光と干渉するレベルの比較的大きいナノ粒子35中へ光が進入しても、全反射を抑制し速やかに光を取り出すことができ、反射率に優れる金属膜30を得やすい。
基板10が透光性を有することで、金属膜30を光反射膜として機能させることができる。さらに、ナノ粒子35が透光性を有することが好ましい。熱履歴による金属膜の結晶成長の抑制手段として、ソリュートドラッグ効果を狙って異種金属を添加することも考えられるが、異種金属は光吸収性が比較的高く、半導体装置内の光散乱を考慮すれば無視できない光損失を生じる。しかしながら、ナノ粒子35が透光性を有するものであれば、そのような光損失を小さく抑えることができる。
基板10が導電性を有することで、半導体素子100を上下電極(対向電極)構造とすることができ、また半導体素子構造20に面内均一に給電しやすく電力効率を高めやすい。さらに、ナノ粒子35が導電性を有するものであれば、金属膜30の電気抵抗の上昇を抑えることができる。
金属膜30の形成方法は、特に限定されないが、スパッタ、蒸着などが挙げられる。金属膜30の厚さは、任意に選択できるが、例えば0.03μm以上5.0μm以下であり、0.05μm以上3.0μm以下であることが好ましく、0.1μm以上1.0μm以下であることがより好ましい。
金属膜30の主成分となる金属(元素)は、特に限定されないが、上述のように、酸化物の基板10との密着性の得られにくさの観点から、酸化しにくい金属が好ましい。具体的には、銀、金、プラチナ、パラジウム、ロジウム、イリジウム、ルテニウム、オスミウム、銅、錫などが挙げられる。なかでも、銀、及び金は特に、酸化物の基板10との密着性が得られにくい。銀は、光反射性に優れ、なかでも可視波長域の反射率が金属中で最大であり、また熱伝導率、電気抵抗においても金属中最高の性能を有している。このため、金属膜30は、銀を主成分とする膜であることが好ましい。
銀は、異種金属の不純物と固溶体や金属間化合物を形成するばかりでなく、セレンや硫黄などの非金属の不純物とも化合物を形成する。これらの不純物は、ピンニング効果やソリュートドラッグ効果と呼ばれる結晶成長抑制現象を促すが、銀膜の反射率を低下させる要因となる。特に、蛍光体などの光拡散成分を有する発光装置は、銀膜の凹凸や光吸収の影響が光拡散により増大されるため、無視できない光損失を生じる。したがって、純銀と同水準の反射率を得るためには、銀の純度をある程度高く維持することが好ましい。例えば、アルミニウムは、酸化物基板との密着性が得られやすく、銀に次いで高い反射率を有する金属である。このことから、銀膜への不純物の添加量の最大値(上限)は、銀膜(不純物の添加により、銀を主成分とする膜と呼称する)の反射率がアルミニウムと等しくなるような添加量とすることができる。言い換えると、銀の純度は、銀を主成分とする膜がアルミニウムの反射率以上の反射率を維持可能な純度であることが好ましい。また、同じ添加量であっても不純物の化学種により光吸収による損失は異なってくるが、金は、銀と全率固溶体を形成でき、金属間化合物等の偏析が無く均一な金属組織を取り得、反射率にばらつきが生じにくく、大量に添加可能な不純物である。金を例に取ることによって、実質的な銀膜への不純物添加量の最大値を定義することができる。図5は、銀膜の金添加量と反射率の関係を示すグラフである。より詳細には、図5は、スパッタによって形成される銀膜の金添加量と反射率(波長450nm)の関係を、加熱処理前後において示すグラフである。加熱処理の条件は、大気中で250℃、2時間である。図5を見ると、金添加量9wt%までは約96%の高反射率を維持しており、銀の純度は91%以上であることが好ましいことがわかる。さらに、純銀と同等の反射率を得るためには、銀の純度は99%以上であることがより好ましい。なお、銀の純度は、銀に合金化又は反応して化合物を形成する不純物を除く銀の割合を指す。また、ナノ粒子35は、この不純物に含まれない。
銀は、多結晶体であり、結晶粒が立体的に成長するにつれて、表面が荒れ、拡散反射が増加し、目視で白化したかのごとく見えるようになる。高純度の銀であっても光吸収は僅かに存在するため、拡散反射による光吸収の増加により反射率は低下する。銀膜の表面を鏡面又は光沢度1.5以上とするには、銀の平均粒径を可視光との干渉が殆ど無い程度に小さくすることにより可能である。具体的には、可視光の最短波長である380nmの1/4を大きく下回る平均粒径50nm未満とすることにより達成可能である。しかしながら、例えば電解めっきの場合、平均粒径を小さくするためには、銀膜中の不純物濃度を上げて結晶性を抑制する必要がある。不純物濃度を上げると光吸収が増加するため、平均粒径を小さくし鏡面即ち高い光沢度を得ても反射率が低下してしまう。さらに、スパッタでは、電解めっきより経済性の低い条件でしか達成できない。これらのことから、銀の平均粒径は、50nm以上1.0μm以下であることが好ましく、50nm以上0.5μm以下であることがより好ましい。
<実施の形態2>
実施の形態2に係る半導体素子及びその製造方法は、実施の形態1に係る半導体素子及びその製造方法における基板10及びナノ粒子35を窒化物に変えたものである。このような実施の形態2に係る半導体素子及びその製造方法もまた、実施の形態1と同様の作用、効果を奏することができる。
実施の形態2におけるナノ粒子35は、窒化珪素、窒化アルミニウム、窒化ジルコニウム、窒化チタン、窒化亜鉛、窒化マグネシウム、窒化ガリウム、窒化タンタル、窒化ニオブ、窒化ビスマス、窒化イットリウム、窒化イリジウム、窒化インジウム、窒化スズ、窒化ニッケル、窒化ハフニウムの中から選択される少なくとも1つの物質であることが好ましい。また、ナノ粒子35は、第4族元素、第10族元素、第12族元素、第13族元素、第14族元素の中から選択される少なくとも1つの元素の窒化物であることも好ましい。
<実施の形態3>
実施の形態3に係る半導体素子及びその製造方法は、実施の形態1に係る半導体素子及びその製造方法における基板10及びナノ粒子35を炭化物に変えたものである。このような実施の形態3に係る半導体素子及びその製造方法もまた、実施の形態1と同様の作用、効果を奏することができる。
実施の形態3におけるナノ粒子35は、炭化珪素、炭化ジルコニウム、炭化チタン、炭化タンタル、炭化ニオブ、炭化イットリウム、炭化ハフニウムの中から選択される少なくとも1つの物質であることが好ましい。
以下、本発明の半導体素子及び半導体装置の各構成要素について説明する。
(半導体素子100)
半導体素子は、少なくとも基板と半導体素子構造を備える。半導体素子は、発光素子のほか、受光素子でもよいし、電子素子でもよい。発光素子としては、発光ダイオード(LED)や半導体レーザ(LD)などが挙げられる。受光素子としては、フォトダイオードや太陽電池などが挙げられる。電子素子としては、トランジスタ、ICやLSIなどが挙げられる。半導体素子の上面視形状は、四角形、特に正方形又は一方向に長い矩形であることが好ましいが、その他の形状であってもよい。半導体素子(特に基板)の側面は、上面に対して、略垂直であってもよいし、内側又は外側に傾斜していてもよい。半導体素子は、同一面側にp,n両電極を有する構造のものでもよいし、p電極とn電極が素子の上面と下面に別個に設けられる、対向電極(上下電極)構造のものでもよい。同一面側にp,n両電極を有する構造の半導体素子は、各電極をワイヤでリード電極や配線と接続される(フェイスアップ実装)。対向電極構造の半導体素子は、下面電極が導電性の接合部材でリード電極や配線に接合され、上面電極がワイヤでリード電極や配線と接続される。1つの半導体装置に搭載される半導体素子の個数は1つでも複数でもよい。複数の半導体素子は、直列又は並列に接続することができる。
(基板10)
基板は、半導体素子構造を構成する半導体の結晶を成長可能な結晶成長用基板が簡便で好ましいが、結晶成長用基板から分離した半導体素子構造に接合させる接合用基板であってもよい。酸化物の基板の材料としては、酸化アルミニウム(サファイア)、酸化アルミニウムマグネシウム(スピネル)、酸化マグネシウム、酸化亜鉛、酸化ガリウム、酸化チタン、チタン酸ストロンチウム、ネオジガレート、リチウムガレート、アルミン酸ランタン、アルミン酸リチウム、酸化珪素などが挙げられる。窒化物の基板の材料としては、AlGa1−xN(0≦x≦1)などが挙げられる。炭化物の基板の材料としては、炭化珪素などが挙げられる。基板の厚さは、例えば20μm以上1000μm以下であり、基板の強度や半導体装置の厚さの観点において、50μm以上500μm以下であることが好ましい。
(半導体素子構造20)
半導体素子構造は、発光素子構造、又は受光素子構造、又は電子素子構造と成り得る。半導体素子構造は、半導体層の積層体、即ち少なくともn型半導体層とp型半導体層を含み、また活性層をその間に介することが好ましい。さらに、半導体素子構造は、電極や保護膜を含んでもよい。電極は、金、銀、錫、プラチナ、ロジウム、チタン、アルミニウム、タングステン、パラジウム、ニッケル又はこれらの合金で構成することができる。保護膜は、珪素、チタン、ジルコニウム、ニオブ、タンタル、アルミニウムからなる群より選択される少なくとも一種の元素の酸化物又は窒化物で構成することができる。半導体素子が発光素子又は受光素子である場合、半導体素子構造の発光波長又は受光波長は、半導体材料やその混晶比によって、紫外域から赤外域まで選択することができる。半導体材料としては、蛍光体を効率良く励起できる短波長の光を発光可能な、また高周波及び高温動作の電子デバイスの実現が可能な、さらに高効率の太陽電池を実現可能な材料である、窒化物半導体(主として一般式InAlGa1−x−yN、0≦x、0≦y、x+y≦1)で表される)を用いることが好ましい。このほか、InAlGaAs系半導体、InAlGaP系半導体、硫化亜鉛、セレン化亜鉛、炭化珪素などを用いることもできる。
(接合膜)
基板10の下面側には、金属膜30の下に、さらに接合膜が設けられてもよい。接合膜の材料としては、金、銀、錫、ロジウム、タングステン、ニッケル、モリブデン、プラチナ、パラジウム、チタン又はこれらの合金を用いることができる。接合膜は、単層膜でも多層膜でもよい。接合膜の形成方法は、特に限定されないが、スパッタ、蒸着などが挙げられる。なお、この接合膜は省略してもよい。
(半導体装置200)
半導体装置は、少なくとも基体と半導体素子を備え、半導体素子の下面側が基体に接合されたものである。半導体装置は、表面実装型でもよいし、リード挿入型でもよい。表面実装型の半導体装置は、リフロー半田付け等の熱履歴が比較的厳しく、金属膜の結晶成長が起こりやすいため、本実施の形態の構成が特に効果を奏する。また、半導体装置は、ツェナーダイオード等の静電保護素子を備えていてもよい。
(基体110)
基体は、主として、母体と配線を含む配線基板の形態や、リードフレームと成形体を含むパッケージの形態が挙げられる。基体は、平板状のものや凹部(カップ部)を有するものなどを用いることができる。平板状のものは半導体素子を実装しやすく、凹部を有するものは光の取り出し効率を高めやすい。また、基体は、成形体を成形後に鍍金などにより配線を設けたり、予め配線を設けた薄板を積層したり、することでも作製することができる。
(リード電極)
リード電極の材料としては、半導体素子に接続されて導電可能な金属を用いることができる。具体的には、銅、アルミニウム、金、銀、タングステン、鉄、ニッケル、コバルト、モリブデン、又はこれらの合金、燐青銅、鉄入り銅などが挙げられる。リード電極は、これらの金属の積層体で構成されてもよいが、単層で構成されるのが簡便で良い。特に、銅を主成分とする銅合金が好ましい。また、その表層に、銀、アルミニウム、ロジウム、金、銅、又はこれらの合金などの鍍金や光反射膜が設けられていてもよく、なかでも光反射性に優れる銀が好ましい。リード電極は、例えばリードフレームがカット・フォーミングにより個々の半導体装置の一部として個片化されたものである。リードフレームは、上記材料からなる金属板に、プレスやエッチング、圧延など各種の加工を施したものが母体となる。リード電極の厚さは、任意に選択できるが、例えば0.1mm以上1mm以下であり、好ましくは0.2mm以上0.4mm以下である。
(成形体)
成形体は、リード電極と一体に成形され、パッケージを構成する。成形体の母材は、エポキシ樹脂、シリコーン樹脂、又はこれらの変性樹脂やハイブリッド樹脂などの熱硬化性樹脂、若しくは、脂肪族ポリアミド樹脂、半芳香族ポリアミド樹脂、ポリシクロヘキサンテレフタレートなどの熱可塑性樹脂が挙げられる。また、成形体は、これらの母材中に、充填剤又は着色顔料として、ガラス、珪酸カルシウム、チタン酸カリウム、酸化チタン、カーボンブラックなどの粒子又は繊維を含有していてもよい。
(配線基板)
配線基板の母体は、電気的絶縁性を有するものがよいが、導電性を有するものでも、絶縁膜などを介することで配線と電気的に絶縁させることができる。配線基板の母体の材料としては、酸化アルミニウム、窒化アルミニウム又はこれらの混合物を含むセラミックスや、銅、鉄、ニッケル、クロム、アルミニウム、銀、金、チタン又はこれらの合金を含む金属や、エポキシ樹脂、BTレジン、ポリイミド樹脂などの樹脂又はこれらの繊維強化樹脂(強化材はガラスなど)が挙げられる。配線基板は、母体の材質や厚さにより、リジッド基板、又は可撓性基板(フレキシブル基板)とすることができる。また、配線基板は、平板状の形態に限らず、上記パッケージと同様の凹部を有する形態とすることもできる。
配線は、母体の少なくとも上面に形成され、母体の内部、下面や側面にも形成されていてもよい。また、配線は、半導体素子が接合されるランド(ダイパッド)部、外部接続用の端子部、これらを接続する引き出し配線部などを有するものでもよい。配線の材料としては、銅、ニッケル、パラジウム、ロジウム、タングステン、クロム、チタン、アルミニウム、銀、金又はそれらの合金が挙げられる。特に、放熱性の観点においては銅又は銅合金が好ましい。また、その表層に、銀、アルミニウム、ロジウム、金、銅、又はこれらの合金などの鍍金や光反射膜が設けられていてもよく、なかでも光反射性に優れる銀が好ましい。これらの配線は、電解めっき、無電解めっき、スパッタ、蒸着、印刷、塗布、コファイア法、ポストファイア法などにより形成することができる。
(封止部材130)
封止部材は、半導体素子やワイヤ、配線やリードフレームの一部などを、封止して、埃や外力などから保護する部材である。封止部材は、電気的絶縁性を有することが好ましい。また、封止部材は、半導体素子構造から出射される光又は装置外部から受光すべき光を透過可能(好ましくは透過率70%以上)であることが好ましい。また、半導体素子が電子素子の場合には、封止部材と上述の成形体が一体として設けられてもよい。封止部材の具体的な母材としては、シリコーン樹脂、エポキシ樹脂、フェノール樹脂、ポリカーボネート樹脂、アクリル樹脂、TPX樹脂、ポリノルボルネン樹脂、又はこれらの変性樹脂やこれらの樹脂を1種以上含むハイブリッド樹脂が挙げられる。ガラスでもよい。なかでも、シリコーン樹脂又はその変性樹脂は、耐熱性や耐光性に優れ、固化後の体積収縮が少ないため、好ましい。特に、封止部材の母材は、フェニルシリコーン樹脂を主成分とすることが好ましい。フェニルシリコーン樹脂は、ガスバリア性にも優れ、腐食性ガスによる配線やリードフレームの劣化を抑制しやすい。また、封止部材に含ませる充填剤は、酸化珪素(シリカ)などが挙げられる。
(蛍光体)
蛍光体は、半導体素子構造から出射される一次光の少なくとも一部を吸収して、一次光とは異なる波長の二次光を出射する。具体的には、セリウムで賦活されたイットリウム・アルミニウム・ガーネット、ユウロピウム及び/又はクロムで賦活された窒素含有アルミノ珪酸カルシウム、ユウロピウムで賦活されたサイアロン、ユウロピウムで賦活されたシリケート、マンガンで賦活されたフッ化珪酸カリウムなどが挙げられる。
(ワイヤ)
ワイヤは、半導体素子の電極と、リード電極や配線と、を接続する導線である。具体的には、金、銅、銀、プラチナ、アルミニウム又はこれらの合金の金属線を用いることができる。特に、封止部材からの応力による破断が生じにくく、熱抵抗などに優れる金線が好ましい。また、光反射性を高めるために、少なくとも表面が銀で構成されているものでもよい。
(接合部材120)
接合部材は、半導体素子をリード電極や配線に接合する部材である。電気的絶縁性の接合部材は、エポキシ樹脂、シリコーン樹脂、又はこれらの変性樹脂やハイブリッド樹脂などを用いることができる。また、熱伝導性の向上などのため、これらの樹脂に金属、金属酸化物又は金属窒化物などの充填剤を含有させていてもよい。導電性の接合部材としては、銀、金、銅、プラチナ、アルミニウム、パラジウムなどの金属粉末と樹脂バインダを含む金属ペーストや、錫−ビスマス系、錫−銅系、錫−銀系、金−錫系などの半田や、低融点金属などのろう材を用いることができる。また、このほか、導電性の接合部材としては、銀粒子及び/又は酸化銀粒子と、低級アルコールなどの有機溶剤と、を含む銀粒子焼結型ペースト(例えば国際公開公報WO2009/090915参照)を用いることができる。この銀粒子焼結型ペーストは、樹脂を実質的に含有せずに構成できる。また、半導体素子の下面に設けられた金属膜と、基体側に設けられた金属膜と、を直接に接合することもできる(例えば国際公開公報WO2010/0847746参照)。
半導体素子は、例えば、基体に接合部材を塗布し、その上に半導体素子を載置した後、加熱(必要に応じて加圧)することで、基体に接合することができる。このとき、接合部材は、半導体素子の下面側の全面が濡れる量で設けられることが、半導体素子と基体との接合の耐熱衝撃性を高めやすく、好ましい。加熱温度(焼成温度)は、150℃以上320℃以下が好ましく、160℃以上280℃以下がより好ましい。また、接合は、真空中又はアルゴンや窒素などの不活性ガス雰囲気中で行われるのが好ましいが、大気雰囲気中で行われてもよい。特に、接合部材が上記銀粒子焼結型ペーストの場合には、大気雰囲気中又は酸素雰囲気中で接合が行われるのが好ましい。
以下、本発明に係る実施例について詳述する。なお、本発明は以下に示す実施例のみに限定されないことは言うまでもない。
<実施例1>
実施例1の半導体装置は、図1に示す例の半導体装置200の構造を有する、縦5.0mm、横6.5mm、厚さ1.35mmの基体を備えた、上面発光(トップビュー)式の表面実装型LEDである。基体は、表面に銀の鍍金が施された銅合金製の正負一対のリード電極に、酸化チタンの白色顔料とシリカの充填剤を含むエポキシ樹脂製の成形体が一体成形されて、構成されている。基体の略中央には、成形体によって、直径4.3mm、深さ0.85mmの上面視円形状で2段式の凹部が形成されている。リード電極は、その表面の一部が凹部底面の一部を構成し、且つ成形体の外側に延出している。このような基体は、金型内に、リードフレームを設置して、成形体の構成材料を注入し固化させることで作製される。
基体の凹部底面には、6つの半導体素子が、負極側のリード電極上に金−錫系半田である接合部材(融点約280℃、厚さ約3.5μm)で接合され、その各電極が金のワイヤにより正負両極のリード電極と各々接続されている。この半導体素子は、青色(中心波長約455nm)発光可能な、縦460μm、横460μm、厚さ120μmのLED素子である。半導体素子は、酸化アルミニウム(サファイア)の基板の上面に、窒化物半導体のn型層、活性層、p型層が順次積層された発光素子構造を有する。また、半導体素子は、酸化アルミニウムの基板の下面に接して形成された、酸化ジルコニウムのナノ粒子を4wt%含む、銀を主成分とする金属膜を有する。この金属膜は、スパッタ(すなわち銀と酸化ジルコニウムの同時スパッタ)により形成されたものであり、膜厚120nmである。酸化ジルコニウムのナノ粒子の粒径は、1〜3nm程度である。銀の純度は99.99%であり、銀の結晶粒径は約100nmである。また、金属膜の下には、ニッケル(膜厚100nm)、ロジウム(膜厚200nm)、金(膜厚500nm)を積層した接合膜が形成されている。なお、スパッタ装置はキャノンアネルバ社製SPF−530Hを使用する(以下の実施例も同様である)。
そして、封止部材は、基体の凹部の内側において、半導体素子を被覆して設けられている。この封止部材は、屈折率1.53のフェニルシリコーン樹脂を母材とし、その中にYAGの蛍光体が分散されたものである。また、封止部材は、基体の凹部を満たすように充填され、上面が略平坦に形成されている。このような封止部材は、流動性を有する状態において、ディスペンサから滴下され、加熱により固化させることで形成される。
<実施例2>
実施例2の半導体装置は、実施例1の半導体装置において、金属膜中の酸化ジルコニウムのナノ粒子の含有量を2wt%に変えたものである。
<実施例3>
実施例3の半導体装置は、実施例1の半導体装置において、金属膜中の酸化ジルコニウムのナノ粒子の含有量を1wt%に変えたものである。
<実施例4>
実施例4の半導体装置は、実施例1の半導体装置において、金属膜中の酸化ジルコニウムのナノ粒子の含有量を0.5wt%に変えたものである。
<比較例1>
比較例1の半導体装置は、実施例1の半導体装置において、金属膜にナノ粒子を添加せずに作製したものである。
(評価1)
実施例1〜4及び比較例1の各半導体装置について、封止前の状態において、半導体素子の接合強度(シェア強度)を測定する。なお、接合強度の測定は、半導体装置に加熱処理(ピーク温度260℃、10秒以下のリフローパス試験)を、施す前(0回)、1回施した後、2回施した後、3回施した後、の其々について行う。図6にその測定結果を示す。
図6は、実施例1〜4及び比較例1に係る金属膜の接合強度を示すグラフである。図6に示すように、実施例1〜4の金属膜は、比較例1の金属膜に比べて接合強度が高くなっており、また金属膜中の酸化ジルコニウムのナノ粒子の含有量の増加に伴い接合強度の上昇も見られる。このことから、酸化ジルコニウムのナノ粒子の存在により、金属膜の基板との密着性が高められていることがわかる。なお、比較例1の半導体装置では基板と金属膜の界面での破断が多く観測されるのに対し、実施例1〜4の半導体装置では接合部材部分での破断が多く観測される。
以上のように、基板が酸化アルミニウムであって、ナノ粒子が酸化ジルコニウムであることは、好ましい例の1つである。
<実施例5>
実施例5として、アズワン社製スライドガラス(切放タイプ)1−9645−01である試験用基板の上面に、スパッタにより、チタン膜を100nmの厚さに成膜し、その上に、金属膜のサンプルとして、酸化アルミニウムのナノ粒子を4.1wt%含む、銀を主成分とする膜を500nmの厚さに成膜する。
プロセス条件は、以下のとおりである。プロセス前の到達圧力は、5.0e−4Paである。成膜前には、RF250W、1min、0.5Pa、Ar:50sccmの条件の逆スパッタにて、試験用基板の上面をクリーニングする。チタン膜は、Φ4inchのチタンターゲットを用い、RF500W、18min35sec、0.5Pa、Ar:50sccmの条件で成膜する。金属膜のサンプルは、Φ4inchの酸化アルミニウムターゲットに対してRF100W、Φ4inchの銀ターゲットに対してRF60W、120min、0.5Pa、Ar:50sccmの条件の同時スパッタにて成膜する。なお、成膜の際、試験用基板のホルダは6rpmで回転し、常温程度に冷却されている。
図7は、実施例5に係る金属膜の一断面において走査透過電子顕微鏡(日本電子社製JEM−ARM200F(Cold−FEG))により観察される像である。図7に示すように、本実施例5の金属膜には、銀の結晶粒界に、酸化アルミニウムのナノ粒子(図7中では黒い斑点部)が存在している。また、酸化アルミニウムのナノ粒子は、金属膜中における銀の結晶粒界以外の領域にも存在している。酸化アルミニウムのナノ粒子の粒径は、1.0〜3.0nm程度である。
<実施例6>
実施例6のサンプルは、実施例5のサンプルにおいて、金属膜中の酸化アルミニウムのナノ粒子の含有量を2.5wt%に変えたものである。
<比較例2>
比較例2のサンプルは、実施例5のサンプルにおいて、ナノ粒子を添加せずに作製したものである。
(評価2)
実施例5,6及び比較例2の各サンプルについて、加熱処理(条件:大気中、250℃、2時間)前後における金属膜の反射率を測定する。測定波長は450nmである。表1にその測定結果を示す。
表1に示すように、実施例5,6の金属膜は、加熱処理前後において反射率の変化が殆ど無く、酸化アルミニウムのナノ粒子の存在により、金属膜の熱履歴による結晶成長が抑制されている。さらに、金属膜中のナノ粒子の含有量を例えば4wt%以下とすることで、高い初期反射率が得られやすく、またその反射率を維持しやすいことがわかる。
<実施例7>
実施例7のサンプルは、実施例5のサンプルにおいて、ナノ粒子を酸化ジルコニウムに変えたものである。実施例7の金属膜は、加熱処理(条件:上記と同じ)前の反射率は92.6%、加熱処理後の反射率は89.8%、反射率維持率は97.0%である。実施例7の金属膜は、比較例2に比べ加熱処理前後における反射率の低下が抑えられており、酸化ジルコニウムのナノ粒子の存在により、金属膜の熱履歴による結晶成長が抑制されている。
以下、酸化ジルコニウム以外のナノ粒子を含有する金属膜について、基板との密着性を評価する。
<実施例8>
実施例8の半導体装置は、実施例1の半導体装置において、金属膜中のナノ粒子を酸化亜鉛に変えたものである。
<実施例9>
実施例9の半導体装置は、実施例1の半導体装置において、金属膜中のナノ粒子を酸化ニッケルに変えたものである。
<実施例10>
実施例10の半導体装置は、実施例1の半導体装置において、金属膜中のナノ粒子を酸化ハフニウムに変えたものである。
<比較例3>
比較例3の半導体装置は、実施例8の半導体装置において、金属膜にナノ粒子を添加せずに作製したものである。
<実施例11>
実施例11の半導体装置は、実施例1の半導体装置において、金属膜中のナノ粒子を酸化スズに変えたものである。
<実施例12>
実施例12の半導体装置は、実施例1の半導体装置において、金属膜中の酸化ジルコニウムのナノ粒子を基板の下面に散り散りに付着した粒子に限定するものである。この金属膜は、スパッタにより酸化ジルコニウムを極めて薄く(数nm程度の厚さに)形成することで酸化ジルコニウムのナノ粒子を基板の下面に散り散りに付着させた後、その上にスパッタにより銀を成膜することで形成される。
<比較例4>
比較例4の半導体装置は、実施例11の半導体装置において、金属膜にナノ粒子を添加せずに作製したものである。
(評価3)
実施例8〜12及び比較例3,4の各半導体装置について、封止前の状態において、半導体素子の接合強度(シェア強度)を測定する。なお、接合強度の測定は、半導体装置に加熱処理(ピーク温度260℃、10秒以下のリフローパス試験)を、施す前(0回)、1回施した後、2回施した後、3回施した後、の其々について行う。図8,9にその測定結果を示す。
図8は、実施例8〜10及び比較例3に係る金属膜の接合強度を示すグラフである。図9は、実施例11,12及び比較例4に係る金属膜の接合強度を示すグラフである。図8,9に示すように、実施例8〜12の金属膜は、比較例3,4の金属膜に比べて接合強度が高くなっている。このことから、酸化亜鉛、酸化ニッケル、酸化ハフニウム、酸化スズのナノ粒子を含有する金属膜においても、基板との密着性が高められていることがわかる。また、基板の下面に散り散りに付着した酸化ジルコニウムのナノ粒子を含有する金属膜においても、基板との密着性が高められていることがわかる。
<実施例13>
実施例13として、実施例5と同様に、スライドガラスの上面に、スパッタにより、チタン膜を50nmの厚さに成膜し、その上に、金属膜のサンプルとして、同時スパッタにより、酸化ジルコニウムのナノ粒子を4wt%含む、銀を主成分とする膜を500nmの厚さに成膜する。
<実施例14>
実施例14は、実施例13における金属膜中のナノ粒子を酸化ハフニウムに変えたものである。
(評価4)
図10(a),(b)は其々、実施例13,14に係る金属膜のX線回折(XRD)測定結果を示すグラフである。図10(a)及び(b)に示すように、実施例13,14の金属膜には、43°付近に特有のピークが観測される。このことから、実施例13の金属膜では銀−ジルコニウム若しくは銀−酸素−ジルコニウム、実施例14の金属膜では銀−ハフニウム若しくは銀−酸素−ハフニウムの化学結合若しくは複合酸化物が存在することが推測され、これが基板との密着性が高められる要因の1つと考えられる。
最後に、図11は、金属膜中のナノ粒子の含有量のスパッタ装置における設定値と誘導結合プラズマ発光分光分析装置(ICP−AES装置)による実測値の関係を示すグラフである。図11に示すように、金属膜中のナノ粒子の含有量の実測値は、スパッタ装置における設定値より小さくなっており、通常の線形な関係が得られていないことがわかる。これは、金属膜中のナノ粒子の含有量を微量に制御するために、スパッタ装置のRFパワーを比較的低く設定する必要があるからである。なお、このナノ粒子は酸化ジルコニウムであるが、他のナノ粒子においても同様の傾向がある。そして、以上に示した実施の形態及び実施例における金属膜中のナノ粒子の含有量の数値は全て、成膜装置における設定値である。よって、金属膜中のナノ粒子の含有量は、実測値として、例えば1wt%以下とし、0.5wt%以下とすることが好ましい。
本発明に係る半導体装置は、半導体素子が発光素子又は受光素子である場合には、液晶ディスプレイのバックライト光源、各種照明器具、大型ディスプレイ、広告や行き先案内等の各種表示装置、プロジェクタ装置、さらには、デジタルビデオカメラ、ファクシミリ、コピー機、スキャナ等における画像読取装置、各種センサなどに利用することができる。また、本発明に係る半導体装置は、半導体素子が電子素子である場合には、パソコンなどの各種電子計算機やそれらに搭載される回路基板などに利用することができる。
10…基板
20…半導体素子構造
30…金属膜(31…結晶粒、31a…金属原料、35…ナノ粒子、35a…ナノ粒子の原料)
100…半導体素子
110…基体
120…接合部材
130…封止部材
200…半導体装置

Claims (28)

  1. 酸化物の基板と、前記基板の上面に設けられた半導体素子構造と、前記基板の下面に設けられた金属膜と、を備え、
    前記金属膜は、酸化物のナノ粒子を含み、
    前記ナノ粒子の少なくとも一部は前記基板の下面に付着している半導体素子。
  2. 前記基板は、酸化アルミニウムである請求項1に記載の半導体素子。
  3. 前記ナノ粒子は、酸化珪素、酸化アルミニウム、酸化ジルコニウム、酸化チタン、酸化亜鉛、酸化マグネシウム、酸化ガリウム、酸化タンタル、酸化ニオブ、酸化ビスマス、酸化イットリウム、酸化イリジウム、酸化インジウム、酸化スズ、酸化ニッケル、酸化ハフニウム、ITO、IZO、AZO、GZO、FTOの中から選択される少なくとも1つの物質である請求項1又は2に記載の半導体素子。
  4. 前記ナノ粒子は、第4族元素、第10族元素、第12族元素、第13族元素、第14族元素の中から選択される少なくとも1つの元素の酸化物である請求項1乃至3のいずれか一項に記載の半導体素子。
  5. 窒化物の基板と、前記基板の上面に設けられた半導体素子構造と、前記基板の下面に設けられた金属膜と、を備え、
    前記金属膜は、窒化物のナノ粒子を含む半導体素子。
  6. 前記基板は、AlxGa1−xN(0≦x≦1)である請求項5に記載の半導体素子。
  7. 前記ナノ粒子は、窒化珪素、窒化アルミニウム、窒化ジルコニウム、窒化チタン、窒化亜鉛、窒化マグネシウム、窒化ガリウム、窒化タンタル、窒化ニオブ、窒化ビスマス、窒化イットリウム、窒化イリジウム、窒化インジウム、窒化スズ、窒化ニッケル、窒化ハフニウムの中から選択される少なくとも1つの物質である請求項5又は6に記載の半導体素子。
  8. 炭化物の基板と、前記基板の上面に設けられた半導体素子構造と、前記基板の下面に設けられた金属膜と、を備え、
    前記金属膜は、炭化物のナノ粒子を含む半導体素子。
  9. 前記基板は、炭化珪素である請求項8に記載の半導体素子。
  10. 前記ナノ粒子は、炭化珪素、炭化ジルコニウム、炭化チタン、炭化タンタル、炭化ニオブ、炭化イットリウム、炭化ハフニウムの中から選択される少なくとも1つの物質である請求項8又は9に記載の半導体素子。
  11. 前記ナノ粒子は、前記基板の下面に付着している請求項1乃至10のいずれか一項に記載の半導体素子。
  12. 前記ナノ粒子は、前記金属膜の結晶粒界に少なくとも存在している請求項1乃至11のいずれか一項に記載の半導体素子。
  13. 前記ナノ粒子は、前記金属膜中において、前記基板側に多く存在している請求項1乃至12のいずれか一項に記載の半導体素子。
  14. 前記金属膜中の前記ナノ粒子の含有量は、1wt%以下である請求項1乃至13のいずれか一項に記載の半導体素子。
  15. 前記ナノ粒子の平均粒径は、0.1nm以上100nm以下である請求項1乃至14のいずれか一項に記載の半導体素子。
  16. 前記基板は、透光性を有し、
    前記ナノ粒子は、透光性を有する請求項1乃至15のいずれか一項に記載の半導体素子。
  17. 前記基板は、導電性を有し、
    前記ナノ粒子は、導電性を有する請求項1乃至16のいずれか一項に記載の半導体素子。
  18. 前記金属膜は、銀を主成分とする膜である請求項1乃至17のいずれか一項に記載の半導体素子。
  19. 前記銀の純度は、前記銀を主成分とする膜がアルミニウムの反射率以上の反射率を維持可能な純度である請求項18に記載の半導体素子。
  20. 前記銀の平均粒径は、50nm以上1.0μm以下である請求項18又は19に記載の半導体素子。
  21. 前記半導体素子構造は、発光素子構造である請求項1乃至20のいずれか一項に記載の半導体素子。
  22. 基体と、請求項1乃至21のいずれか一項に記載の半導体素子と、を備え、
    前記半導体素子の下面側が前記基体に接合されている半導体装置。
  23. 酸化物の基板の上面に半導体素子構造を備える半導体素子の製造方法であって、
    前記基板の下面に、金属と酸化物の同時スパッタ若しくは同時蒸着により、前記酸化物のナノ粒子を含有する前記金属の膜を成膜する工程を含む半導体素子の製造方法。
  24. 酸化物の基板の上面に半導体素子構造を備える半導体素子の製造方法であって、
    前記基板の下面に、スパッタ若しくは蒸着により、酸化物のナノ粒子を散り散りに付着させた後、該ナノ粒子を覆って金属の膜を成膜する工程を含む半導体素子の製造方法。
  25. 窒化物の基板の上面に半導体素子構造を備える半導体素子の製造方法であって、
    前記基板の下面に、金属と窒化物の同時スパッタ若しくは同時蒸着により、前記窒化物のナノ粒子を含有する前記金属の膜を成膜する工程を含む半導体素子の製造方法。
  26. 窒化物の基板の上面に半導体素子構造を備える半導体素子の製造方法であって、
    前記基板の下面に、スパッタ若しくは蒸着により、窒化物のナノ粒子を散り散りに付着させた後、該ナノ粒子を覆って金属の膜を成膜する工程を含む半導体素子の製造方法。
  27. 炭化物の基板の上面に半導体素子構造を備える半導体素子の製造方法であって、
    前記基板の下面に、金属と炭化物の同時スパッタ若しくは同時蒸着により、前記炭化物のナノ粒子を含有する前記金属の膜を成膜する工程を含む半導体素子の製造方法。
  28. 炭化物の基板の上面に半導体素子構造を備える半導体素子の製造方法であって、
    前記基板の下面に、スパッタ若しくは蒸着により、炭化物のナノ粒子を散り散りに付着させた後、該ナノ粒子を覆って金属の膜を成膜する工程を含む半導体素子の製造方法。
JP2014233970A 2013-12-25 2014-11-18 半導体素子及びそれを備える半導体装置、並びに半導体素子の製造方法 Active JP6176224B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014233970A JP6176224B2 (ja) 2013-12-25 2014-11-18 半導体素子及びそれを備える半導体装置、並びに半導体素子の製造方法
US14/581,826 US9362190B2 (en) 2013-12-25 2014-12-23 Semiconductor element, semiconductor device including the same, and method for manufacturing semiconductor element
EP14199933.4A EP2889923B1 (en) 2013-12-25 2014-12-23 Semiconductor element and semiconductor device including the same
CN201410831010.XA CN104821357B (zh) 2013-12-25 2014-12-24 半导体元件和具有其的半导体装置以及半导体元件的制造方法
US15/146,565 US9748455B2 (en) 2013-12-25 2016-05-04 Semiconductor element, semiconductor device including the same, and method for manufacturing semiconductor element

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013266437 2013-12-25
JP2013266437 2013-12-25
JP2014233970A JP6176224B2 (ja) 2013-12-25 2014-11-18 半導体素子及びそれを備える半導体装置、並びに半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2015144245A JP2015144245A (ja) 2015-08-06
JP6176224B2 true JP6176224B2 (ja) 2017-08-09

Family

ID=52134035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014233970A Active JP6176224B2 (ja) 2013-12-25 2014-11-18 半導体素子及びそれを備える半導体装置、並びに半導体素子の製造方法

Country Status (4)

Country Link
US (2) US9362190B2 (ja)
EP (1) EP2889923B1 (ja)
JP (1) JP6176224B2 (ja)
CN (1) CN104821357B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102188500B1 (ko) * 2014-07-28 2020-12-09 삼성전자주식회사 발광다이오드 패키지 및 이를 이용한 조명장치
JP6365159B2 (ja) * 2014-09-16 2018-08-01 日亜化学工業株式会社 発光装置
JP6398541B2 (ja) * 2014-09-29 2018-10-03 日亜化学工業株式会社 リードフレーム及び発光装置
JP6624930B2 (ja) 2015-12-26 2019-12-25 日亜化学工業株式会社 発光素子及びその製造方法
JP6806446B2 (ja) * 2016-01-25 2021-01-06 日亜化学工業株式会社 半導体素子及びその製造方法
JP6683003B2 (ja) * 2016-05-11 2020-04-15 日亜化学工業株式会社 半導体素子、半導体装置及び半導体素子の製造方法
JP6720747B2 (ja) * 2016-07-19 2020-07-08 日亜化学工業株式会社 半導体装置、基台及びそれらの製造方法
JP6834424B2 (ja) 2016-12-02 2021-02-24 日亜化学工業株式会社 半導体素子及びその製造方法
JP6773093B2 (ja) * 2018-09-20 2020-10-21 信越化学工業株式会社 光学素子パッケージ用リッド、光学素子パッケージ及びそれらの製造方法
KR20230029986A (ko) * 2021-01-28 2023-03-03 니뽄 도쿠슈 도교 가부시키가이샤 파장 변환 부재 및 그것을 구비하는 광원 장치
JPWO2024014380A1 (ja) * 2022-07-11 2024-01-18

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798536A (en) * 1996-01-25 1998-08-25 Rohm Co., Ltd. Light-emitting semiconductor device and method for manufacturing the same
JP4234296B2 (ja) 2000-03-30 2009-03-04 株式会社日立国際電気 受信制御装置
JP3795298B2 (ja) 2000-03-31 2006-07-12 豊田合成株式会社 Iii族窒化物系化合物半導体発光素子の製造方法
JP3864670B2 (ja) 2000-05-23 2007-01-10 豊田合成株式会社 Iii族窒化物系化合物半導体発光素子の製造方法
JP3800972B2 (ja) * 2001-03-06 2006-07-26 豊田合成株式会社 めっき製品の製造方法
CN1219106C (zh) * 2003-05-08 2005-09-14 上海交通大学 陶瓷表面的高能超声金属涂覆法
CA2507453A1 (fr) 2004-06-23 2005-12-23 Martin Boudreau Lit inclinable grand public manuel ou electrique
US20060222869A1 (en) * 2005-04-04 2006-10-05 Yuguang Cai Electropen lithography
GB2453464B (en) * 2006-05-23 2011-08-31 Univ Meijo Light-emitting semiconductor device
US7501295B2 (en) * 2006-05-25 2009-03-10 Philips Lumileds Lighting Company, Llc Method of fabricating a reflective electrode for a semiconductor light emitting device
US8070186B2 (en) * 2006-05-31 2011-12-06 Cabot Corporation Printable reflective features formed from multiple inks and processes for making them
JP2008192782A (ja) 2007-02-05 2008-08-21 Toyota Central R&D Labs Inc 電極及びそれを有するiii族窒化物系化合物半導体発光素子
WO2009090915A1 (ja) 2008-01-17 2009-07-23 Nichia Corporation 導電性材料の製造方法、その方法により得られた導電性材料、その導電性材料を含む電子機器、発光装置、発光装置製造方法
EP2262851B1 (en) * 2008-03-13 2017-09-27 Board of Regents, The University of Texas System Covalently functionalized particles for synthesis of new composite materials
JP5417128B2 (ja) 2008-11-27 2014-02-12 新光電気工業株式会社 リードフレーム及びその製造方法、及び半導体装置
JP5492096B2 (ja) 2009-01-23 2014-05-14 日亜化学工業株式会社 半導体装置及びその製造方法
JP5759443B2 (ja) * 2009-03-18 2015-08-05 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 循環細胞の捕獲用デバイス
JP5332882B2 (ja) 2009-04-30 2013-11-06 豊田合成株式会社 半導体発光素子
WO2011008778A2 (en) * 2009-07-14 2011-01-20 University Of Massachusetts Metal and metal oxide structures and preparation thereof
JP5531843B2 (ja) * 2009-07-31 2014-06-25 大日本印刷株式会社 正孔注入輸送層用デバイス材料、正孔注入輸送層形成用インク、正孔注入輸送層を有するデバイス、及びその製造方法
JP5799362B2 (ja) * 2009-11-11 2015-10-21 国立大学法人名古屋大学 中空ナノ粒子の製法
JP4967034B2 (ja) * 2010-01-27 2012-07-04 株式会社日立製作所 グラフェン膜と金属電極とが電気的接合した回路装置
KR101636182B1 (ko) * 2010-02-24 2016-07-04 고쿠리쓰 겐큐 가이하쓰 호징 리가가쿠 겐큐소 질화물 반도체 다중 양자 장벽을 갖는 발광 소자 및 그 제조 방법
US9932267B2 (en) * 2010-03-29 2018-04-03 Vitro, S.A.B. De C.V. Solar control coatings with discontinuous metal layer
JP2011222603A (ja) 2010-04-06 2011-11-04 Panasonic Corp 光半導体装置用リードフレームおよび光半導体装置
US8462334B2 (en) * 2010-08-25 2013-06-11 Weixing Lu Sensor system with plasmonic nano-antenna array
JP2012062564A (ja) 2010-09-17 2012-03-29 Furukawa Electric Co Ltd:The めっき材およびその製造方法
TWI412569B (zh) * 2010-11-02 2013-10-21 Ind Tech Res Inst 接合材料、接合方法、與接合結構
US9023550B2 (en) * 2010-11-16 2015-05-05 Savannah River Nuclear Solutions, Llc Nanocrystalline cerium oxide materials for solid fuel cell systems
US9704793B2 (en) * 2011-01-04 2017-07-11 Napra Co., Ltd. Substrate for electronic device and electronic device
JP5899623B2 (ja) * 2011-02-10 2016-04-06 三菱マテリアル株式会社 はんだ接合用積層体および接合体
US8723159B2 (en) * 2011-02-15 2014-05-13 Invenlux Corporation Defect-controlling structure for epitaxial growth, light emitting device containing defect-controlling structure, and method of forming the same
US9017530B2 (en) * 2011-03-23 2015-04-28 Brookhaven Science Associates, Llc Method and electrochemical cell for synthesis and treatment of metal monolayer electrocatalysts metal, carbon, and oxide nanoparticles ion batch, or in continuous fashion
JP5806653B2 (ja) 2011-12-27 2015-11-10 株式会社神戸製鋼所 反射電極用Ag合金膜、反射電極、およびAg合金スパッタリングターゲット
EP2850627B1 (en) * 2012-05-18 2016-04-06 Isis Innovation Limited Optoelectronic device comprising porous scaffold material and perovskites
JP5949140B2 (ja) * 2012-05-21 2016-07-06 日亜化学工業株式会社 半導体発光素子
KR20140068310A (ko) * 2012-11-26 2014-06-09 한국전자통신연구원 투명전극의 제조 방법 및 이를 이용한 염료감응형 태양전지
US10431706B2 (en) * 2013-02-09 2019-10-01 The Regents Of The University Of Michigan Photoactive device
TWI521659B (zh) * 2013-05-02 2016-02-11 乾坤科技股份有限公司 電流導通元件

Also Published As

Publication number Publication date
EP2889923B1 (en) 2019-05-08
CN104821357B (zh) 2018-07-06
CN104821357A (zh) 2015-08-05
US20150179537A1 (en) 2015-06-25
EP2889923A1 (en) 2015-07-01
US9748455B2 (en) 2017-08-29
US20160247988A1 (en) 2016-08-25
JP2015144245A (ja) 2015-08-06
US9362190B2 (en) 2016-06-07

Similar Documents

Publication Publication Date Title
JP6176224B2 (ja) 半導体素子及びそれを備える半導体装置、並びに半導体素子の製造方法
US9331251B2 (en) Light emitting device
US10978623B2 (en) Light emitting element including adhesive member containing particles
JP4214704B2 (ja) 半導体素子
JP4888119B2 (ja) 透明導電膜及びその製造方法、並びに透明導電性基材、発光デバイス
TW201724575A (zh) 發光裝置及其製造方法
CN102220129A (zh) 复合结晶磷光体、发光器件、光源装置、显示和照明装置
JP5454154B2 (ja) 発光装置および発光装置の製造方法
JP2016122828A (ja) 発光装置
JP2013254871A (ja) 発光装置の製造方法
US20180315896A1 (en) Light-emitting device
JP6624930B2 (ja) 発光素子及びその製造方法
JP6308286B2 (ja) 発光装置
JP6197696B2 (ja) 発光装置の製造方法及び発光装置
US10249804B2 (en) Semiconductor device, base, and method for manufacturing same
JP6398541B2 (ja) リードフレーム及び発光装置
JP2008198962A (ja) 発光装置およびその製造方法
JP6409457B2 (ja) 半導体発光素子及び発光装置
TWM394564U (en) Wafer level LED package structure

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20150908

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160216

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170626

R150 Certificate of patent or registration of utility model

Ref document number: 6176224

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250