[go: up one dir, main page]

JP6171498B2 - 情報処理装置 - Google Patents

情報処理装置 Download PDF

Info

Publication number
JP6171498B2
JP6171498B2 JP2013076993A JP2013076993A JP6171498B2 JP 6171498 B2 JP6171498 B2 JP 6171498B2 JP 2013076993 A JP2013076993 A JP 2013076993A JP 2013076993 A JP2013076993 A JP 2013076993A JP 6171498 B2 JP6171498 B2 JP 6171498B2
Authority
JP
Japan
Prior art keywords
processor
mode
power
cpu
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013076993A
Other languages
English (en)
Other versions
JP2014094553A (ja
Inventor
諭 田中
諭 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2013076993A priority Critical patent/JP6171498B2/ja
Priority to US14/036,395 priority patent/US9678561B2/en
Priority to EP13187603.9A priority patent/EP2720112B1/en
Publication of JP2014094553A publication Critical patent/JP2014094553A/ja
Application granted granted Critical
Publication of JP6171498B2 publication Critical patent/JP6171498B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/325Power saving in peripheral device
    • G06F1/3284Power saving in printer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3293Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Facsimiles In General (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)

Description

本発明は、情報処理装置に関する。
ユーザが直接操作を行う機器において、機器が使えるようになるまでの時間が少ないことが使いやすさに大きく影響を与える。事実、スマートフォン/タブレットなど、機器を使いたいときにすぐに使える製品が多く出てきている為、復帰時間に対するニーズが自然に高まっている。
例えば特許文献1には、通常モードから停止モードに移行する際に、ユーザに対して表示する表示情報を記憶部に保持しておき、停止モードから復帰する際に、記憶部に保持された表示情報を表示する制御を行う技術が開示されている。
しかしながら、従来技術では、画像定着部などの起動時間が比較的長いユニットも含めて、装置全体が起動完了するまでの間、ユーザによる操作を開始することはできないという問題がある。また、従来技術では、所定の被制御部(例えば操作デバイス等)が動作可能な状態になるまでに長時間を要するために、その起動処理で消費される電力が多くなってしまうという問題もある。
本発明は、上記に鑑みてなされたものであって、所定の被制御部の起動を早めて消費電力を低減可能な情報処理装置を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、所定の被制御部の動作を制御する第1プロセッサと、前記所定の被制御部以外の動作を制御する第2プロセッサと、前記第1プロセッサ及び前記第2プロセッサの各々に電源からの電力を供給する電力供給部と、前記第1プロセッサがプログラムを実行する際の作業領域を有する第1記憶部と、前記第2プロセッサがプログラムを実行する際の作業領域を有する第2記憶部と、前記第1プロセッサ、前記第2プロセッサ、前記第1記憶部、及び、前記第2記憶部の各々に対する前記電力供給部からの電力の供給を制御するサブ制御部と、を備え、前記第1プロセッサ及び前記第2プロセッサの各々が動作可能な第1モードに比べて、前記第1プロセッサ及び前記第2プロセッサの各々に供給される電力が少ない第2モードにおいて、前記第1プロセッサ及び前記第2プロセッサの各々に供給される電力が前記第1モードと前記第2モードの間の電力で、少なくとも前記所定の被制御部が動作可能な第3モードに移行するまでは、前記第1プロセッサは、前記第2プロセッサに係る処理よりも当該第1プロセッサに係る処理を優先させ、前記第2モードの場合、前記サブ制御部は、前記第1プロセッサ及び前記第2プロセッサに対する電力の供給を停止する制御を行う一方、展開されたプログラムを保持する前記第1記憶部及び前記第2記憶部に対して電力を供給する制御を行う情報処理装置である。
本発明によれば、所定の被制御部の起動を早めて消費電力を低減できる。
図1は、実施形態の画像処理装置の構成例を示す図である。 図2は、画像処理装置の状態の遷移を説明するための図である。 図3は、画像処理装置の動作例を示すフローチャートである。 図4は、省エネモードからスタンバイモードへ復帰する場合に、実施形態のメインCPUと操作部CPUが実行する復帰処理を、経時的に示した図である。 図5は、省エネモードからスタンバイモードへ復帰する場合に、対比例のメインCPUと操作部CPUが実行する復帰処理を、経時的に示した図である。 図6は、第2実施形態に係る画像処理装置200の構成例を示すブロック図である。 図7は、省エネモードからスタンバイモードへ復帰する場合の画像処理装置の動作例を示すフローチャートである。 図8は、省エネモードからスタンバイモードへ復帰する場合の画像処理装置の動作例を示すフローチャートである。 図9は、省エネモードからスタンバイモードへ復帰する場合において、メインCPU、操作部CPU、および、サブCPUの各々が実行する処理を、経時的に示した図である。 図10は、対比例において、省エネモードからスタンバイモードへ復帰する場合において、メインCPUおよび操作部CPUの各々が実行する処理を、経時的に示した図である。 図11は、省エネモードからスタンバイモードへ復帰する場合の画像処理装置200の動作例を説明する図である。 図12は、警告メッセージの一例を示す図である。 図13は、認証要求メッセージの一例を示す図である。 図14は、省エネモードからスタンバイモードへ復帰する場合の画像処理装置の動作例を説明する図である。 図15は、選択画面の一例を示す図である。 図16は、変形例の画像処理装置の構成例を示す図である。 図17は、変形例の画像処理装置の構成例を示す図である。 図18は、変形例の画像処理装置の構成例を示す図である。 図19は、変形例の画像処理装置の構成例を示す図である。
以下、添付図面を参照しながら、本発明に係る情報処理装置の実施形態を詳細に説明する。以下の実施形態では、情報処理装置の一例として、画像形成装置を挙げて説明するが、これに限られるものではなく、本発明が適用される情報処理装置の種類は任意であり、例えばパーソナルコンピュータ、携帯型情報端末(例えばスマートフォン、タブレット等)、プロジェクタ装置などであってもよい。
(第1実施形態)
図1は、本実施形態の画像処理装置100の構成例を示すブロック図である。図1に示すように、画像処理装置100は、コントローラ101と、操作パネル114と、データ記憶部119と、画像読取部120と、画像形成部121と、FAX122と、電力供給部(PSU:Power Supply Unit)130と、を備える。
コントローラ101は、画像処理装置100全体の動作を統括的に制御する装置であり、メインCPU103と、メインCPU103の周辺回路104と、Ethernet(登録商標)用の物理層(以下、Ethernet(登録商標)用PHYと表記する場合がある)106と、サブCPU107と、Ethernet(登録商標)用PHY106およびサブCPU107を含む周辺回路105と、主メモリ102と、ソフトスイッチ108と、不揮発メモリ109と、を備える。
不揮発メモリ109は、不揮発性のメモリであり、メインCPU103やサブCPU107などが実行するプログラムや各種のデータを記憶する。主メモリ102は、揮発性のメモリであり、メインCPU103やサブCPU107がプログラムを実行する際の作業領域を有する。言い換えれば、主メモリ102は、メインCPU103やサブCPU107のワークメモリとして機能する。メインCPU103は、操作パネル114以外の画像処理装置100の各部の動作を制御する。メインCPU103は、不揮発メモリ109に記憶されたプログラムを主メモリ102上に展開して実行することにより、例えば画像読取部120、画像形成部121、FAX122などの動作を制御することができる。この例では、メインCPU103は請求項の「第2プロセッサ」に対応し、主メモリ102は請求項の「第2記憶部」に対応する。
また、本実施形態では、Network接続はサブCPU107を介して行う。PCなどの外部装置123、または、インターネットなどのNetworkとの接続/伝送方式は、Ethernet(登録商標)用PHY106の形式に応じたものとなる。ここで、サブCPU107は、メインCPU103が電源OFFの時にNetwork応答を自動で行う。また、サブCPU107は、画像処理装置100の状態が省エネモード(後述)に入ったときに、省エネモードから復帰する要因を示す復帰要因の検知やタイマー計時などの機器制御を行う。ソフトスイッチ108は、画像処理装置100の状態を、手動で省エネモードに移行させる場合、または、省エネモードから復帰させる場合に使用する。
また、本実施形態の画像処理装置100は、画像処理装置100の各部(メインCPU103を含む周辺回路104、サブCPU107を含む周辺回路105、操作パネル114、データ記憶部119、画像読取部120、画像形成部121、FAX122など)に対する電力供給部(後述)からの電力供給を制御する電源制御部を備える。この例では、電源制御部は、サブCPU107により実現されるが、これに限られるものではない。この例では、サブCPU107は、請求項の「サブ制御部(電源制御部の機能を含む)」に対応していると捉えることができる。
操作パネル114は、操作入力を受け付ける装置である。本実施形態では、操作パネル114は、操作部CPU115と、メモリ116と、表示部117と、キー118とを備える。表示部117は、画像処理装置100の状態に応じた各種の情報を表示するためのデバイスであり、例えば液晶パネルなどで構成され得る。キー118は、ユーザが各種の入力操作を行うためのデバイスである。メモリ116は、揮発性のメモリであり、操作部CPU115がプログラムを実行する際の作業領域を有する。言い換えれば、メモリ116は、操作部CPU115のワークメモリとして機能する。
操作部CPU115は、操作パネル114の動作を統括的に制御する。操作部CPU115は、所定のプログラムをメモリ116上に展開して実行することにより、操作パネル114の動作を制御することができる。この例では、操作部CPU115は請求項の「第1プロセッサ」に対応し、メモリ116は請求項の「第1記憶部」に対応する。また、この例では、操作パネル114は、請求項の「所定の被制御部」に対応するが、請求項の「所定の被制御部」はこれに限られるものではない。
データ記憶部119は、各種のデータを記憶する機能を有する。画像読取部120は、画像データの読み取りを行う機能を有する。画像形成部121は、用紙などの記録媒体上に画像を形成する機能を有する。FAX122は、公衆回線網を介して画像データの送受信を行う機能を有する。
電力供給部130は、メインCPU103またはサブCPU107の制御の下、画像処理装置100の各部(メインCPU103を含む周辺回路104、サブCPU107を含む周辺回路105、操作パネル114、データ記憶部119、画像読取部120、画像形成部121、FAX122など)に対する電源からの電力の供給および停止を行う。電力供給部130は、主電源スイッチ110と、電源生成部111とを備える。主電源スイッチ110がオンに遷移すると、商用電源と電源生成部111とが接続され、電源生成部111は、商用電源から供給される交流電力を、画像処理装置100の各部を動作させることが可能な直流電力に変換する。
図2は、画像処理装置100の状態(モード)の遷移を説明するための模式図である。図2に示すように、画像処理装置100のモードとしては、アクティブモードS0、スタンバイモードS1、省エネモードS2、操作のみ可能モードS3、シャットダウンモードS4の5種類のモードがある。
アクティブモードS0は、画像処理装置100がコピー、プリンタなどの機能を動作させている状態(例えば画像読取部120による読み取り動作、画像形成部121による画像形成動作、FAX122によるFAX動作などが行われている状態)を指し、画像処理装置100における消費電力は最も大きくなる。スタンバイモードS1は、画像処理装置100の各部が動作可能な状態で待機している状態を指す。この例では、スタンバイモードS1は、請求項の「第1モード」に対応する。
省エネモードS2は、電源ONの画像処理装置100における消費電力が最も低い状態を指す。この状態では、データ記憶部119、画像読取部120、画像形成部121に供給される電力は、スタンバイモードS1に比べて小さい値(例えば0でもよい)に制御される。また、メインCPU103および操作部CPU115の各々に供給される電力も、スタンバイモードS1に比べて小さい値(例えば0でもよい)に制御される。省エネモードS2では、サブCPU107が、Network応答、および、復帰要因の検知を行う。本実施形態では、省エネモードS2時に、復帰要因が検知された場合は、後述の操作のみ可能モードS3を経由してスタンバイモードS1に復帰する。この例では、省エネモードS2は、請求項の「第2モード」に対応する。
操作のみ可能モードS3は、省エネモードS2からスタンバイモードS1へ復帰する途中の状態を指し、メインCPU103及び操作部CPU115の各々に供給される電力が第1モードと第2モードの間の電力で、少なくとも操作パネル114が動作可能な状態を指す。本実施形態では、操作のみ可能モードS3において、画像読取部120、画像形成部121などの本体機能の利用はできないものの、操作パネル114は動作可能な状態となるので、ユーザは操作パネル114を操作することができる。操作のみ可能モードS3の場合、バックグランドでは本体機能の起動が行われており、操作のみ可能モードS3に移行した後、メインCPU103と操作部CPU115との間で同期を取るための同期処理が行われる。この例では、操作のみ可能モードS3は、請求項の「第3モード」に対応する。
シャットダウンモードS4は主電源スイッチ110がOFFされ、画像処理装置100に対する電力供給が停止されている状態を指す。
次に、各モード間の遷移条件について説明する。アクティブモードS0からスタンバイモードS1へ遷移する条件(1)としては、例えば印刷ジョブの終了などが挙げられる。また、スタンバイモードS1からアクティブモードS0へ遷移する条件(2)としては、例えば印刷ジョブの処理開始などが挙げられる。
また、スタンバイモードS1から省エネモードS2へ遷移する条件(3)としては、例えばユーザによるソフトスイッチ108の操作を検知したこと、ユーザの操作パネル114の操作による、省エネモードS2を選択(指定)する入力を受け付けたこと、不図示のタイマーから、省エネモードS2に遷移する時刻に到達したことを示す情報を受け付けたことなどが挙げられる。スタンバイモードS1から省エネモードS2へ遷移する条件(3)が成立した場合、サブCPU107(電源制御部)は、画像処理装置100の各部に供給される電力を、スタンバイモードS1に比べて小さい値に制御する。
また、省エネモードS2からスタンバイモードS1(操作のみ可能モードS3)へ遷移する条件(4)としては、例えばユーザによるソフトスイッチ108の操作を検知したこと、ユーザの操作パネル114の操作による、スタンバイモードS1を選択(指定)する入力を受け付けたこと、不図示のタイマーから、スタンバイモードS1に遷移する時刻に到達したことを示す情報を受け付けたことなどが挙げられる。省エネモードS2からスタンバイモードS1へ遷移する条件(4)が成立した場合、サブCPU107(電源制御部)は、画像処理装置100の各部が動作可能な状態となるよう、画像処理装置100の各部に供給される電力を制御する。
また、省エネモードS2からシャットダウンモードS4へ遷移する条件(5)としては、例えばユーザの操作により、主電源スイッチ110がオフに切り替えられたことが挙げられる。省エネモードS2からシャットダウンモードS4へ遷移する条件(5)が成立した場合(主電源スイッチ110がオフに遷移した場合)、画像処理装置100の各部に対する電力供給は停止される。
さらに、シャットダウンモードS4からスタンバイモードS1へ遷移する条件(6)としては、例えばユーザの操作により、主電源スイッチ110がオンに切り替えられたことが挙げられる。シャットダウンモードS4からスタンバイモードS1へ遷移する条件(6)が成立した場合(主電源スイッチ110がオンに遷移した場合)、サブCPU107は、画像処理装置100の各部が動作可能な状態となるよう、画像処理装置100の各部に供給される電力を制御する。
次に、図3を参照しながら、省エネモードS2からスタンバイモードS1へ復帰する場合の画像処理装置100の動作例を説明する。図3は、省エネモードS2からスタンバイモードS1へ復帰する場合の画像処理装置100の動作例を示すフローチャートである。本実施形態では、操作部CPU115は、省エネモードS2において、操作のみ可能モードS3に移行するまでは、メインCPU103に係る処理よりも当該操作部CPU115に係る処理を優先させる。より具体的には、操作部CPU115は、スタンバイモードS2において、操作のみ可能モードS3に移行するまでは、メインCPU103と同期を取るための同期処理を行わずに、操作パネル114を動作可能な状態に復帰させるための復帰処理を実行する。以下、具体的に説明する。
まず、サブCPU107が、復帰要因を検知する(ステップS1)。復帰要因を検知した場合、サブCPU107は、メインCPU103および操作部CPU115が動作可能な状態となるよう、メインCPU103および操作部CPU115の各々に供給される電力を制御する。これにより、メインCPU103が起動する(ステップS2)とともに、操作部CPU115が起動する(ステップS3)。
ステップS2の後、起動したメインCPU103は、操作パネル114以外の画像処理装置100の各部を動作可能な状態に復帰させるための復帰処理を開始する。より具体的には、メインCPU103は、カーネル起動処理(ステップS4)、データ記憶部119の起動処理(ステップS5)、画像読取部120の起動処理(ステップS6)、画像形成部121の起動処理(ステップS7)を順次に実行するが、ここでは、画像処理装置100の状態が、省エネモードS2からスタンバイモードS1へ復帰する途中の操作のみ可能モードS3に移行するまでの間、メインCPU103は、操作部CPU115と同期を取るための同期処理を行わない。
一方、上述のステップS3の後、起動した操作部CPU115は、操作パネル114を動作可能な状態に復帰させるための復帰処理を開始する。より具体的には、操作部CPU115は、カーネル起動処理(ステップS8)を実行し、操作パネル114のみが動作可能な状態を指す操作のみ可能モードS3に到達するまでは、メインCPU103と同期を取るための同期処理を行わない。そして、操作のみ可能モードS3に到達した後、同期処理(ステップS9)を行い、装置機能を提供するのに必要な全ての準備が整った時点でスタンバイモードS1への遷移が完了する。つまり、画像処理装置100の各部の起動が完了したときに(ステップS10)、スタンバイモードS1への遷移が完了する。
図4は、省エネモードS2からスタンバイモードS1へ復帰する場合において、メインCPU103および操作部CPU115の各々が実行する復帰処理を、経時的に示した図である。サブCPU107によって復帰要因が検知され、メインCPU103および操作部CPU115が起動した後、メインCPU103は復帰処理aを開始し、操作部CPU115は復帰処理dを開始する。メインCPU103が実行する復帰処理aとしては、例えばリセット解除処理、カーネル起動処理、アプリケーションソフト起動処理などが挙げられる。また、操作部CPU115が実行する復帰処理dとしては、例えばリセット解除処理、カーネル起動処理などが挙げられる。
ここで、操作部CPU115は、復帰処理dが完了すると、メインCPU103との同期を取るための同期処理を実行せずに、続けて復帰処理eを開始する。操作部CPU115が実行する復帰処理eとしては、例えば操作部ソフト(操作パネル114用のソフト)の起動処理、操作パネル114の操作準備が完了したことを通知(表示)する処理などが挙げられる。そして、操作のみ可能モードS3に到達した後に、操作部CPU115およびメインCPU103は、互いに同期処理を行いながら順次に復帰処理を実行する。図4の例では、操作部CPU115は復帰処理fを実行し、メインCPU103は復帰処理b、復帰処理cを順次に実行する。操作部CPU115が実行する復帰処理fとしては、メインCPU103との同期が必要な処理、機器情報を反映させる処理、時刻表示の更新処理などが挙げられる。また、メインCPU103が実行する復帰処理bとしては、操作部応答ソフトの起動処理などが挙げられる。さらに、メインCPU103が実行する復帰処理cとしては、操作パネル114との通信が完了したことを通知する処理、機器の使用準備が完了したことを通知する処理などが挙げられる。
いま、操作のみ可能モードS3が設けられない従来の構成を、対比例として想定する。言い換えれば、対比例として、省エネモードS2からスタンバイモードS1へ復帰する場合に、メインCPU103および操作部CPU115は、互いに同期処理を行いながら順次に復帰処理を実行する構成を想定する。図5は、対比例において、省エネモードS2からスタンバイモードS1へ復帰する場合において、メインCPU103および操作部CPU115の各々が実行する復帰処理を、経時的に示した図である。
図5に示すように、サブCPU107によって復帰要因が検知され、メインCPU103および操作部CPU115が起動した後、メインCPU103は復帰処理Aを開始し、操作部CPU115は復帰処理Dを開始する。メインCPU103が実行する復帰処理Aとしては、例えばリセット解除処理、カーネル起動処理、アプリケーションソフト起動処理などが挙げられる。また、操作部CPU115が実行する復帰処理Dとしては、例えばリセット解除処理、カーネル起動処理などが挙げられる。
図5の例では、メインCPU103は、操作部CPU115が実行する復帰処理Dが完了したときに同期を取り(操作部CPU115と同期を取るための同期処理を行い)、同期を取った後に復帰処理Bを開始する。メインCPU103が実行する復帰処理Bとしては、操作部応答ソフトの起動処理などが挙げられる。操作部CPU115は、メインCPU103が実行する復帰処理Bが完了したときに同期を取り(メインCPU103と同期を取るための同期処理を行い)、同期を取った後に復帰処理Eを開始する。操作部CPU115が実行する復帰処理Eとしては、例えば操作部ソフト(操作パネル114用のソフト)の起動処理、機器情報を反映させる処理、時刻表示の更新処理などが挙げられる。同様にして、互いに同期を取りながら、メインCPU103は復帰処理Cを実行し、操作部CPU115は復帰処理Fを実行する。メインCPU103が実行する復帰処理Cとしては、操作パネル114との通信が完了したことを通知する処理、機器の使用準備が完了したことを通知する処理などが挙げられる。また、操作部CPU115が実行する復帰処理Fとしては、操作パネル114の操作準備が完了したことを通知(表示)する処理などが挙げられる。
以上の図5の例では、画像処理装置100の各部の起動が完了するまでの間、操作パネル114は動作可能な状態(操作可能な状態)にならないという問題がある。これに対して、本実施形態では、省エネモードS2からスタンバイモードS1へ遷移する途中の状態として、操作パネル114のみが動作可能な操作のみ可能モードS3が設けられ、省エネモードS2において、操作のみ可能モードS3に移行するまでは、操作部CPU115は、メインCPU103と同期を取るための同期処理を行わずに、操作パネル114を動作可能な状態に復帰させるための復帰処理を実行するので、対比例に比べて、操作パネル114が動作可能な状態になるまでの時間を短縮できる。したがって、本実施形態によれば、操作パネル114の起動を早めて、画像形成部121等のエンジン側の起動までに係る不要な消費電力を低減できる。
(第2実施形態)
次に、第2実施形態について説明する。図6は、第2実施形態に係る画像処理装置200の構成例を示すブロック図である。画像処理装置200は、ユーザの認証を行う機能をさらに備える点で上述の第1実施形態と相違する。なお、上述の第1実施形態と共通する部分については適宜に説明を省略する。
図6に示すように、画像処理装置200は、ユーザの認証に用いられるカードリーダ(認証機器の一例)113をさらに備える。ユーザが、ICカードをカードリーダ113に挿入すると、カードリーダ113は、ICカードに書き込まれた識別情報(ユーザ情報)を読み取る。そして、カードリーダ113は、読み取った識別情報をサブCPU107へ送信する。サブCPU107は、ネットワークを介して画像処理装置200と接続されるサーバ装置123にアクセスし、予めサーバ装置123に登録された複数の識別情報の中に、カードリーダ113で読み取られた識別情報が存在するかどうかを判断(照合)することで、ユーザの認証処理を行う。予めサーバ装置123に登録された複数の識別情報の中に、カードリーダ113で読み取られた識別情報が存在する場合、ユーザは認証される(画像処理装置200の使用権限を有すると判断される)。一方、予めサーバ装置123に登録された複数の識別情報の中に、カードリーダ113で読み取られた識別情報が存在しない場合、ユーザは認証されない(画像処理装置200の使用権限を有さないと判断される)。なお、カードリーダ113は、接触型に限られず、非接触型であってもよい。
図6に示すように、画像処理装置200は、コントローラ101以外の通電を制御する集中電源スイッチ112をさらに備える。集中電源スイッチ112は、5つのスイッチ(SW1〜SW5)を含んで構成される。スイッチSW1は、電源供給部130の出力側のライン(配線)と、データ記憶部119との間に配置され、両者の接続の可否を切り替える。スイッチSW2は、電源供給部130の出力側のライン(配線)と、画像読取部120との間に配置され、両者の接続の可否を切り替える。スイッチSW3は、電源供給部130の出力側のライン(配線)と、画像形成部121との間に配置され、両者の接続の可否を切り替える。スイッチSW4は、電源供給部130の出力側のライン(配線)と、FAX122との間に配置され、両者の接続の可否を切り替える。スイッチSW5は、電源供給部130の出力側のライン(配線)と、操作パネル114との間に配置され、両者の接続の可否を切り替える。本実施形態では、サブCPU107が、集中電源スイッチ112に含まれる各スイッチ(SW1〜SW5)のオンオフを個別に制御する。
図6の例では、前述の不揮発性メモリ109の代わりに、NVRAM(不揮発性メモリの一例)140がサブCPU107に接続される。
また、本実施形態では、サブCPU107は、ユーザの認証を要求する認証要求を検知する機能を有しており、省エネモードS2からスタンバイモードS1へ復帰する復帰要因の一つとして、サブCPU107による認証要求の検知が含まれている。
サブCPU107は、省エネモードS2からスタンバイモードS1への復帰要因として、認証要求を検知した場合、操作部CPU115およびメインCPU104の各々が動作可能な状態となるよう、操作部CPU115およびメインCPU104の各々に対して供給する電力を制御するとともに、ユーザの認証処理を行う。また、サブCPU107は、省エネモードS2からスタンバイモードS1への復帰要因として、認証要求以外の要因を検知した場合、操作部CPU115およびメインCPU104のうち操作部CPU115のみが動作可能な状態となるよう、操作部CPU115に対して供給する電力を制御する。そして、操作パネル114が動作可能な状態になった場合、操作部CPU115は、ユーザの認証を促すメッセージを表示する制御を行う。
次に、図7および図8を参照しながら、省エネモードS2からスタンバイモードS1へ復帰する場合の画像処理装置200の動作例を説明する。図7および図8は、省エネモードS2からスタンバイモードS1へ復帰する場合の画像処理装置200の動作例を示すフローチャートである。
図7に示すように、まず、サブCPU107が、復帰要因を検知する(ステップS11)。検知した復帰要因が認証要求の場合(ステップS12:YES)、処理は、図8のフローに移行する。図8のフローについては後述する。検知した復帰要因が、認証要求以外の要因の場合(ステップS12:NO)、サブCPU107は、操作部CPU115が動作可能な状態となるよう、操作部CPU115に対して供給する電力を制御する。これにより、操作部CPU115が起動する(ステップS13)。
ステップS13の後、起動した操作部CPU115は、操作パネル114を動作可能な状態に復帰させるための復帰処理を開始する。より具体的には、操作部CPU115は、カーネル起動処理(ステップS14)を実行し、操作のみ可能モードS3に到達するまでは、メインCPU103と同期を取るための同期処理を行わない。そして、操作のみ可能モードS3に到達した後、同期処理(ステップS15)を行う。そして、操作部CPU115は、ユーザの認証を促す情報(認証要求メッセージ)を表示部117に表示する制御を行う(ステップS16)。
次に、図8のフローを説明する。検知した復帰要因が認証要求の場合(図7に示すステップS12:YES)、図8に示すように、サブCPU107は、認証処理を実行する(ステップS20)とともに、メインCPU103および操作部CPU115が動作可能な状態となるよう、メインCPU103および操作部CPU115の各々に供給する電力を制御する。これにより、メインCPU103が起動する(ステップS21)とともに、操作部CPU115が起動する(ステップS22)。
ステップS21の後、起動したメインCPU103は、操作パネル114以外の画像処理装置100の各部を動作可能な状態に復帰させるための復帰処理を開始する。より具体的には、メインCPU103は、カーネル起動処理(ステップS23)、データ記憶部119の起動処理(ステップS24)、画像読取部120の起動処理(ステップS25)、画像形成部121の起動処理(ステップS26)を順次に実行する。そして、操作のみ可能モードS3に到達した後、同期処理(ステップS27)を行う。
一方、上述のステップS22の後、起動した操作部CPU115は、操作パネル114を動作可能な状態に復帰させるための復帰処理を開始する。より具体的には、操作部CPU115は、カーネル起動処理(ステップS28)を実行し、操作パネル114のみが動作可能な状態を指す操作のみ可能モードS3に到達するまでは、メインCPU103と同期を取るための同期処理を行わない。そして、操作のみ可能モードS3に到達した後、同期処理(ステップS29)を行う。
また、認証処理によりユーザを認証した場合(ステップS30:YES)、認証処理は完了となる(ステップS31)。一方、認証処理によりユーザを認証できなかった場合(ステップS30:NO)、操作部CPU115は、ユーザの認証を促す情報(認証要求メッセージ)を表示部117に表示する制御を行う(ステップS32)。そして、操作のみ可能モードS3の状態(装置機能の利用は未だできない(ユーザは認証されていない)が、操作パネル14は動作可能な状態)で処理は終了する。
以上のフローでは、装置機能を提供するのに必要な全ての準備が整うとともに、認証処理が完了した時点でスタンバイモードS1への遷移が完了する。
図9は、省エネモードS2からスタンバイモードS1へ復帰する場合において、メインCPU103、操作部CPU115、および、サブCPU107の各々が実行する処理を、経時的に示した図である。サブCPU107によって復帰要因である認証要求が検知されると、サブCPU107は、認証処理を開始するとともに、メインCPU103および操作部CPU115を起動させる。メインCPU103および操作部CPU115の各々が起動した後、メインCPU103は復帰処理Aを開始し、操作部CPU115は復帰処理aを開始する。
メインCPU103は、復帰処理Aが完了すると、操作部CPU115との同期を取るための同期処理を実行せずに、続けて復帰処理Bを実行する。また、操作部CPU115は、復帰処理aが完了すると、メインCPU115との同期を取るための同期処理を実行せずに、続けて復帰処理bを実行する。そして、操作のみ可能モードS3に到達した後に、操作部CPU115およびメインCPU103は、互いに同期処理を行う。また、サブCPU107は、認証処理が完了したタイミングで、ユーザを認証したことをメインCPU103および操作部CPU115へ通知し、画像処理装置200が使用可能となる。この例では、操作部CPU115は、ユーザの認証が完了し、画像処理装置200が使用可能であることを報知する情報を、表示部117へ表示する制御を行う。
いま、対比例として、省エネモードS2からスタンバイモードS1へ復帰する場合において、メインCPU103および操作部CPU115が互いに同期を取りながら復帰処理を行い、装置機能を提供するのに必要な全ての準備が整ってから認証処理を実行する構成を想定する。図10は、対比例において、省エネモードS2からスタンバイモードS1へ復帰する場合において、メインCPU103および操作部CPU115の各々が実行する処理を、経時的に示した図である。対比例においては、メインCPU103が認証処理を実行するものとする。
図10に示すように、復帰要因である認証要求の検知を契機として、メインCPU103および操作部CPU115が起動した後、メインCPU103は復帰処理Aを開始し、操作部CPU115は復帰処理aを開始する。この例では、メインCPU103は、操作部CPU115が実行する復帰処理aが完了したときに同期を取り(操作部CPU115と同期を取るための同期処理を行い)、同期を取った後に復帰処理Bを開始する。操作部CPU115は、メインCPU103が実行する復帰処理Bが完了したときに同期を取り(メインCPU103と同期を取るための同期処理を行い)、同期を取った後に復帰処理bを開始する。そして、メインCPU103の復帰処理と操作部CPU115の復帰処理が完了したところで、装置機能を提供するのに必要な全ての準備が完了した状態となる。この状態は、操作のみ可能モードS3に相当すると捉えることもできる。次に、ここから認証処理を開始し、認証完了後、装置が使用可能となる。
以上の対比例では、省エネモードS2からスタンバイモードS1へ復帰する場合において、メインCPU103および操作部CPU115が互いに同期を取りながら復帰処理を行い、装置機能を提供するのに必要な全ての準備が整ってから認証処理を実行するので、装置が使用可能な状態になるまでに長時間を要するという問題がある。これに対して、本実施形態では、省エネモードS2からスタンバイモードS1へ復帰する場合において、操作のみ可能モードS3に到達するまでは、メインCPU103および操作部CPU115の各々は、互いに同期を取るための同期処理を行わずに、それぞれの復帰処理を優先して実行し、これらの復帰処理と並行して、サブCPU107は認証処理を実行するので、対比例に比べて、装置が使用可能な状態になるまでの時間を短縮することができる。したがって、本実施形態によれば、ユーザの利便性を向上させることができる。
(第2実施形態の変形例1)
サブCPU107は、過去においてユーザの認証に用いられる認証機器(例えばカードリーダ113)が接続されていたものの、現在は認証機器が接続されていない場合は、操作部CPU115に警告表示を行わせることもできる。より具体的には以下のとおりである。なお、この例では、NVRAM140には、画像処理装置200に認証機器が接続されていたかどうかを表す接続情報(例えばフラグ)が記憶されている。
次に、図11を参照しながら、省エネモードS2からスタンバイモードS1へ復帰する場合の画像処理装置200の動作例を説明する。図11は、省エネモードS2からスタンバイモードS1へ復帰する場合の画像処理装置200の動作例を示すフローチャートである。図11に示すように、まず、サブCPU107が、復帰要因を検知する(ステップS41)。検知した復帰要因が認証要求の場合(ステップS42:YES)、処理は、前述の図8のフローに移行する。
一方、検知した復帰要因が、認証要求以外の要因の場合(ステップS42:NO)、サブCPU107は、NVRAM140に格納された接続情報を参照して、過去において、認証機器が画像処理装置200に接続されていたかどうかを判断する(ステップS43)。過去において、認証機器が接続されていた場合(ステップS43:YES)、サブCPU107は、現在、認証機器が画像処理装置200に接続されているかどうかを判断する(ステップS44)。現在、認証機器が接続されていない場合(ステップS44:NO)、つまり、過去においてユーザの認証に用いられる認証機器が接続されていたものの、現在は認証機器が接続されていない場合は、サブCPU107は、操作部CPU115が動作可能な状態となるよう、操作部CPU115に対して供給する電力を制御する。これにより、操作部CPU115が起動する(ステップS45)。
ステップS45の後、起動した操作部CPU115は、操作パネル114を動作可能な状態に復帰させるための復帰処理を開始する。より具体的には、操作部CPU115は、カーネル起動処理(ステップS46)を実行する。そして、操作のみ可能モードS3に到達した後、操作部CPU115は、警告メッセージを表示部117に表示する制御を行う(ステップS47)。図12は、警告メッセージの一例を示す図である。
再び図11に戻って説明を続ける。上述のステップS43で、過去において、認証機器が接続されていなかった場合(ステップS43:NO)、または、上述のステップS44で、現在、認証機器が接続されている場合(ステップS44:YES)、サブCPU107は、操作部CPU115が動作可能な状態となるよう、操作部CPU115に対して供給する電力を制御する。これにより、操作部CPU115が起動する(ステップS48)。
ステップS49の後、起動した操作部CPU115は、操作パネル114を動作可能な状態に復帰させるための復帰処理を開始する。より具体的には、操作部CPU115は、カーネル起動処理(ステップS49)を実行する。そして、操作のみ可能モードS3に到達した後、操作部CPU115は、ユーザの認証を促す情報(認証要求メッセージ)を表示部117に表示する制御を行う(ステップS50)。図13は、認証要求メッセージの一例を示す図である。
(第2実施形態の変形例2)
また、例えばサブCPU107は、省エネモードS2からスタンバイモードS1への復帰要因として、認証要求を検知した場合、まずはユーザの認証処理を行ってもよい。その認証処理によってユーザの認証が成功すると、サブCPU107は、メインCPU103および操作部CPU115のうちの操作部CPU115のみが動作可能な状態となるよう、操作部CPU115に対して供給する電力を制御する。そして、操作パネル114が動作可能な状態になった場合、操作部CPU115は、操作パネル114以外の複数の機能(例えば画像読取部120の機能、画像形成部121の機能、FAX122の機能など)の中から、ユーザが使用する機能の選択を促す情報を表示する制御を行う。そして、サブCPU107は、ユーザによる機能の選択入力を受け付けた場合、メインCPU103が動作可能な状態となるよう、メインCPU103に対して電力を供給する制御を行うとともに、選択された機能に応じて、操作パネル114以外の画像処理装置200の各部(例えば画像読取部120、画像形成部121、FAX122等)に電力を供給する制御を行う。
一方、認証処理によってユーザの認証が失敗すると、サブCPU107は、メインCPU103および操作部CPU115のうち操作部CPU115のみが動作可能な状態となるよう、操作部CPU115に対して供給する電力を制御する。そして、操作パネル114が動作可能な状態になった場合、操作部CPU115は、認証要求メッセージを表示部117に表示する制御を行う。
次に、図14を参照しながら、省エネモードS2からスタンバイモードS1へ復帰する場合の画像処理装置200の動作例を説明する。図14は、省エネモードS2からスタンバイモードS1へ復帰する場合の画像処理装置200の動作例を示すフローチャートである。図14に示すように、まず、サブCPU107が、復帰要因を検知する(ステップS61)。次に、サブCPU107は、NVRAM140に格納された接続情報を参照して、過去において、認証機器が画像処理装置200に接続されていたかどうかを判断する(ステップS62)。過去において、認証機器が接続されていない場合(ステップS62:NO)、処理は、前述の図8のフローに移行する。
一方、過去において、認証機器が接続されていた場合(ステップS62:YES)、サブCPU107は、ステップS61で検知した復帰要因が、認証要求であるかどうかを判断する(ステップS63)。ステップS61で検知した復帰要因が認証要求の場合(ステップS63:YES)、サブCPU107は、現在、認証機器が画像処理装置200に接続されているかどうかを判断する(ステップS64)。現在、認証機器が接続されていない場合(ステップS64:NO)、つまり、過去においてユーザの認証に用いられる認証機器が接続されていたものの、現在は認証機器が接続されていない場合は、サブCPU107は、操作部CPU115が動作可能な状態となるよう、操作部CPU115に対して供給する電力を制御する。これにより、操作部CPU115が起動する(ステップS65)。
ステップS65の後、起動した操作部CPU115は、操作パネル114を動作可能な状態に復帰させるための復帰処理を開始する。より具体的には、操作部CPU115は、カーネル起動処理(ステップS66)を実行する。そして、操作のみ可能モードS3に到達した後、操作部CPU115は、警告メッセージを表示部117に表示する制御を行う(ステップS67)。
一方、前述のステップS64で、現在、認証機器が接続されていると判断した場合(ステップS64:YES)、サブCPU107は認証処理を開始する。そして、認証処理によってユーザが認証された場合(ステップS68:YES)、サブCPU107は、操作部CPU115が動作可能な状態となるよう、操作部CPU115に対して供給する電力を制御する。これにより、操作部CPU115が起動する(ステップS69)。
ステップS69の後、起動した操作部CPU115は、操作パネル114を動作可能な状態に復帰させるための復帰処理を開始する。より具体的には、操作部CPU115は、カーネル起動処理(ステップS70)を実行する。そして、操作のみ可能モードS3に到達した後、操作部CPU115は、操作パネル114以外の複数の機能の中から、ユーザが使用する機能の選択を促す選択画面を表示部117に表示する制御を行う(ステップS71)。図15は、選択画面の一例を示す図である。この状態で、例えば「ファクス」の機能を選択する入力を受け付けた場合、サブCPU107は、メインCPU103が動作可能な状態となるよう、メインCPU103に対して電力を供給する制御を行うとともに、FAX122に電力を供給する制御を行う。このように、本変形例では、ユーザが使用したい機能に応じた箇所の電源が投入されるので、無駄な電力の消費を一層低減できる。
なお、本変形例では、使用したい機能をユーザに選択させているが、これに限らず、例えば、優先的に復帰させる機能を指定する指定情報が、予めNVRAM140に格納されていてもよい。この形態では、NVRAM140は、請求項の「不揮発性メモリ」に対応している。この形態では、認証処理によってユーザが認証された場合(ステップS68:YES)、サブCPU107は、メインCPU103および操作部CPU115の各々が動作可能な状態となるよう、メインCPU103および操作部CPU115の各々に対して電力を供給する制御を行うとともに、NVRAM140に格納された指定情報が示す機能に応じて、操作パネル114以外の画像処理装置200の各部(例えば画像読取部120、画像形成部121、FAX122等)に電力を供給する制御を行ってもよい。
再び図14に戻って説明を続ける。認証処理によってユーザが認証されなかった場合(ステップS68:NO)、サブCPU107は、操作部CPU115が動作可能な状態となるよう、操作部CPU115に対して供給する電力を制御する。これにより、操作部CPU115が起動する(ステップS72)。要するに、第2実施形態および変形例においては、サブCPU107は、省エネモードS2からスタンバイモードS1への復帰要因として、ユーザの認証を要求する認証要求を検知した場合、ユーザの認証処理を行い、その認証処理によってユーザの認証が失敗すると、メインCPU103および操作部CPU115のうち操作部CPU115のみが動作可能な状態となるよう、操作部CPU115に対して供給する電力を制御し、操作パネル114(請求項の「所定の被制御部」に対応)が動作可能な状態になった場合、操作部CPU115は、ユーザの認証を促す情報を表示する制御を行う。
ステップS72の後、起動した操作部CPU115は、操作パネル114を動作可能な状態に復帰させるための復帰処理を開始する。より具体的には、操作部CPU115は、カーネル起動処理(ステップS73)を実行する。そして、操作のみ可能モードS3に到達した後、操作部CPU115は、ユーザの認証を促す情報(認証要求メッセージ)を表示部117に表示する制御を行う(ステップS74)。
(第2実施形態の変形例3)
例えば図16に示すように、サブCPU107は、前述のEthernet(登録商標)用PHY106の代わりに、PHSリンクモジュール150に接続される形態であってもよい。図16の例では、サブCPU107は、PHS回線を経由して、外部のサーバ装置123と通信することになる。
なお、上述の画像処理装置(100,200)で実行されるプログラムは、インストール可能な形式又は実行可能な形式のファイルでCD−ROM、フレキシブルディスク(FD)、CD−R、DVD(Digital Versatile Disk)等のコンピュータで読み取り可能な記録媒体に記録して提供するように構成してもよい。
さらに、上述の画像処理装置(100,200)で実行されるプログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成してもよい。また、上述の画像処理装置(100,200)で実行されるログラムをインターネット等のネットワーク経由で提供または配布するように構成してもよい。
本発明に係るプログラムは、所定の被制御部の動作を制御する第1プロセッサと、前記所定の被制御部以外の動作を制御する第2プロセッサと、が搭載されたコンピュータに、前記第1プロセッサ及び前記第2プロセッサの各々が動作可能な第1モードに比べて、前記第1プロセッサ及び前記第2プロセッサの各々に供給される電力が少ない第2モードにおいて、前記第1プロセッサ及び前記第2プロセッサの各々に供給される電力が前記第1モードと前記第2モードの間の電力で、少なくとも前記所定の被制御部が動作可能な第3モードに移行するまでは、前記第2プロセッサに係る処理よりも前記第1プロセッサに係る処理を優先させるステップを実行させるためのプログラムであると捉えることができる。
以上、本発明の実施形態を説明したが、上述の各実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。本発明は、上述の各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上述の各実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、各実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。
以下に変形例を記載する。上述の各実施形態および各変形例は任意に組み合わせることもできる。
(1)変形例1
例えば省エネモードS2においては、メインCPU103および操作部CPU115の各々が、STR(Suspend To RAM)モードになる形態であってもよい。より具体的には、省エネモードS2の場合、サブCPU107(電源制御部)は、メインCPU103および操作部CPU115に対する電力の供給を停止する制御を行う一方、メインCPU103により展開されたプログラムをそのまま保持する主メモリ102、および、操作部CPU115により展開されたプログラムをそのまま保持するメモリ116に対して電力を供給する制御を行う形態であってもよい。この形態によれば、主メモリ102およびメモリ116の各々にプログラムを展開したままの状態が保持されるので、省エネモードS2からの復帰時間を短縮できる。
(2)変形例2
上述の実施形態では、省エネモードS2からスタンバイモードS1へ復帰する途中の状態として、操作のみ可能モードS3が設けられているが、これに限らず、例えば操作のみ可能モードS3が単独で設けられる形態であってもよい。この形態において、例えば省エネモードS2から操作のみ可能モードS3への遷移条件としては、例えばユーザの操作パネル114の操作による、操作のみ可能モードS3を選択(指定)する入力を受け付けたこと、不図示のタイマーから、操作のみ可能モードS3に遷移する時刻に到達したことを示す情報を受け付けたことなどが挙げられる。省エネモードS2から操作のみ可能モードS3へ遷移する条件が成立した場合、サブCPU107は、操作パネル114が動作可能となるよう、操作パネル114に供給される電力を制御する一方、画像処理装置100のうち操作パネル114以外の各部に供給される電力を、省エネモードS2と同じ状態に制御することもできる。
また、例えば操作のみ可能モードS3からスタンバイモードS1への遷移条件としては、例えばユーザの操作パネル114の操作による、スタンバイモードS1を選択(指定)する入力を受け付けたこと、不図示のタイマーから、スタンバイモードS1に遷移する時刻に到達したことを示す情報を受け付けたことなどが挙げられる。操作のみ可能モードS3からスタンバイモードS1へ遷移する条件が成立した場合、サブCPU107は、画像処理装置100の各部が動作可能となるよう、画像処理装置100の各部に供給される電力を制御する。
なお、消費電力の低減を図る観点からは、省エネモードS2におけるメインCPU103の消費電力は極力小さいことが望ましいため、省エネモードS2および操作のみ可能モードS3の両方において、サブCPU107は、メインCPU103に対する電力の供給を停止する制御を行う形態であってもよい。つまり、省エネモードS2から操作部可能モードS3へ復帰させる場合は、操作パネル114のみ動作可能な状態に復帰させることで必要最低限の操作を実施可能にし、必要に応じてメインCPU103を起動することで、さらに細かな電力制御が可能になる。必要最低限の操作とは、例えば装置の設定変更、ウェブブラウザ、操作パネル114だけで実行可能なアプリケーションを利用するための操作などが挙げられる。
(3)変形例3
例えばメインCPU103と操作部CPU115は、マルチプロセッサで構成される形態であってもよい。従来、AMP(Asymmetric Multiple Processor:非対称型マルチプロセッサ)という技術が知られている。AMPでは、物理的にはひとつのCPUデバイスの中にCPUコアを複数有し、それぞれ別々のOS(オペレーティングシステム)を動作させることができる技術であるが、このAMP技術を、本実施形態のメインCPU103および操作部CPU115に対して適用することで、メインCPU103および操作部CPU115を、物理的にひとつのCPUで実現することができるとともに、メインCPU103用のメモリと操作部CPU115用のメモリとを物理的にひとつのメモリで共用することができる。この構成例を図17に示す。図17の例では、メインCPU103と操作部CPU115は、コントローラ101に搭載されるひとつのCPU126で実現され、主メモリ127は、メインCPU103と操作部CPU115の共用のメモリとなる。この場合、メインCPU103の機能を実現するCPUコアが、請求項の「第2プロセッサ」に対応し、操作部CPU115の機能を実現するCPUコアが、請求項の「第1プロセッサ」に対応すると捉えることができる。要するに、第1プロセッサと第2プロセッサは、マルチプロセッサで構成される形態であってもよい。また、この形態においては、第1プロセッサが実行するプログラム、および、第2プロセッサが実行するプログラムを記憶する第3記憶部(この例では「主メモリ127」)をさらに備えていてもよい。なお、マルチプロセッサの形態のひとつとして、特定回路を含むSoC(システムオンチップ)などが挙げられる。図17の例では、CPU126は、SoCで実現される形態であってもよい。
(4)変形例4
例えば操作部CPU115が搭載された操作パネル114は、無線通信を介して、メインCPU103と接続される形態であってもよい。図18の例では、画像処理装置100は、メインCPU103側に設けられる無線通信部136と、操作部CPU115側に設けられる無線通信部137とを備え、メインCPU103と操作部CPU115(操作パネル114)との間の通信を無線通信とすることで、内部データ配線が不要となるので、コスト削減、重量削減を達成できる。なお、無線接続方式としては、無線LAN、Bluetooth(登録商標)、Zigbee(登録商標)などが挙げられる。要するに、第1プロセッサが搭載された被制御部は、無線通信を介して、第2プロセッサと接続される形態とすることもできる。
メインCPU103と操作パネル114との間の通信が無線接続となることで、図19に示すように、画像処理装置100とは別に操作パネル114が独立して設けられる構成を採用することもできる。図8における操作パネル114はモバイル端末(タブレット、スマートフォン、ノートPCなど)で構成することができ、それらを画像処理装置100の操作部として活用することができる為、離れた場所からの操作入力が可能になり、ユーザの利便性を向上することが出来る。図19の例では、操作パネル114には、充電回路124とバッテリ125が搭載され、操作パネル114は、バッテリ125に蓄えられた電力の供給を受けることで動作する(バッテリ駆動)。
100 画像処理装置
101 コントローラ
102 主メモリ
103 メインCPU
104 周辺回路
105 周辺回路
107 サブCPU
108 ソフトスイッチ
109 不揮発メモリ
110 主電源スイッチ
111 電源生成部
114 操作パネル
115 操作部CPU
116 メモリ
117 表示部
118 キー
119 データ記憶部
120 画像読取部
121 画像形成部
123 外部装置
124 充電回路
125 バッテリ
127 主メモリ
130 電力供給部
136 無線通信部
137 無線通信部
200 画像処理装置
特開2008−229989号公報

Claims (7)

  1. 所定の被制御部の動作を制御する第1プロセッサと、
    前記所定の被制御部以外の動作を制御する第2プロセッサと、
    前記第1プロセッサ及び前記第2プロセッサの各々に電源からの電力を供給する電力供給部と、
    前記第1プロセッサがプログラムを実行する際の作業領域を有する第1記憶部と、
    前記第2プロセッサがプログラムを実行する際の作業領域を有する第2記憶部と、
    前記第1プロセッサ、前記第2プロセッサ、前記第1記憶部、及び、前記第2記憶部の各々に対する前記電力供給部からの電力の供給を制御するサブ制御部と、を備え、
    前記第1プロセッサ及び前記第2プロセッサの各々が動作可能な第1モードに比べて、前記第1プロセッサ及び前記第2プロセッサの各々に供給される電力が少ない第2モードにおいて、前記第1プロセッサ及び前記第2プロセッサの各々に供給される電力が前記第1モードと前記第2モードの間の電力で、少なくとも前記所定の被制御部が動作可能な第3モードに移行するまでは、前記第1プロセッサは、前記第2プロセッサに係る処理よりも当該第1プロセッサに係る処理を優先させ
    前記第2モードの場合、前記サブ制御部は、前記第1プロセッサ及び前記第2プロセッサに対する電力の供給を停止する制御を行う一方、展開されたプログラムを保持する前記第1記憶部及び前記第2記憶部に対して電力を供給する制御を行う、
    情報処理装置。
  2. 所定の被制御部の動作を制御する第1プロセッサと、
    前記所定の被制御部以外の動作を制御する第2プロセッサと、
    前記第1プロセッサ及び前記第2プロセッサの各々に電源からの電力を供給する電力供給部と、
    前記第1プロセッサ及び前記第2プロセッサに対する前記電力供給部からの電力の供給を制御するサブ制御部と、を備え、
    前記第1プロセッサ及び前記第2プロセッサの各々が動作可能な第1モードに比べて、前記第1プロセッサ及び前記第2プロセッサの各々に供給される電力が少ない第2モードにおいて、前記第1プロセッサ及び前記第2プロセッサの各々に供給される電力が前記第1モードと前記第2モードの間の電力で、少なくとも前記所定の被制御部が動作可能な第3モードに移行するまでは、前記第1プロセッサは、前記第2プロセッサに係る処理よりも当該第1プロセッサに係る処理を優先させ
    前記サブ制御部は、
    前記第2モードから前記第1モードへの復帰要因として、ユーザの認証を要求する認証要求を検知した場合、前記第1プロセッサ及び前記第2プロセッサの各々が動作可能な状態となるよう、前記第1プロセッサ及び前記第2プロセッサの各々に対して供給する電力を制御するとともに、前記ユーザの認証処理を行い、
    前記第2モードから前記第1モードへの復帰要因として、前記認証要求以外の要因を検知した場合、前記第1プロセッサ及び前記第2プロセッサのうち前記第1プロセッサのみが動作可能な状態となるよう、前記第1プロセッサに対して供給する電力を制御し、
    過去において前記ユーザの認証に用いられる認証機器が接続されていたものの、現在は前記認証機器が接続されていない場合は、前記第1プロセッサに警告表示を行わせる、
    情報処理装置。
  3. 前記第3モードの場合、前記サブ制御部は、前記第2プロセッサに対する電力の供給を停止する、
    請求項1または2の情報処理装置。
  4. 前記所定の被制御部が動作可能な状態になった場合、前記第1プロセッサは、前記ユーザの認証を促す情報を表示する制御を行う、
    請求項1または2の報処理装置。
  5. モードへの復帰要因として、ユーザの認証を要求する認証要求を検知した場合、前記ユーザの認証処理を行い、その認証処理によって前記ユーザの認証が成功すると、前記第1プロセッサ及び前記第2プロセッサのうち前記第1プロセッサのみが動作可能な状態となるよう、前記第1プロセッサに対して供給する電力を制御し、
    前記所定の被制御部が動作可能な状態になった場合、前記第1プロセッサは、前記所定の被制御部以外の複数の機能の中から、ユーザが使用する機能の選択を促す情報を表示する制御を行う、
    請求項1または2の情報処理装置。
  6. 前記サブ制御部は、ユーザによる機能の選択入力を受け付けた場合、前記第2プロセッサが動作可能な状態となるよう、前記第2プロセッサに対して電力を供給する制御を行うとともに、選択された機能に応じて、前記所定の被制御部以外に電力を供給する制御を行う、
    請求項の情報処理装置。
  7. 前記所定の被制御部以外の複数の機能のうち、優先的に復帰させる機能を指定する指定情報を記憶する不揮発性メモリをさらに備え、
    前記サブ制御部は、
    前記第2モードから前記第1モードへの復帰要因として、ユーザの認証を要求する認証要求を検知した場合、前記ユーザの認証処理を行い、その認証処理によって前記ユーザの認証が成功すると、前記第1プロセッサ及び前記第2プロセッサの各々が動作可能な状態となるよう、前記第1プロセッサ及び前記第2プロセッサの各々に対して供給する電力を制御し、前記指定情報に応じて、前記所定の被制御部以外に電力を供給する制御を行う、
    請求項1または2の情報処理装置。
JP2013076993A 2012-10-09 2013-04-02 情報処理装置 Active JP6171498B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013076993A JP6171498B2 (ja) 2012-10-09 2013-04-02 情報処理装置
US14/036,395 US9678561B2 (en) 2012-10-09 2013-09-25 Information processing apparatus
EP13187603.9A EP2720112B1 (en) 2012-10-09 2013-10-07 Information processing apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012224556 2012-10-09
JP2012224556 2012-10-09
JP2013076993A JP6171498B2 (ja) 2012-10-09 2013-04-02 情報処理装置

Publications (2)

Publication Number Publication Date
JP2014094553A JP2014094553A (ja) 2014-05-22
JP6171498B2 true JP6171498B2 (ja) 2017-08-02

Family

ID=49356205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013076993A Active JP6171498B2 (ja) 2012-10-09 2013-04-02 情報処理装置

Country Status (3)

Country Link
US (1) US9678561B2 (ja)
EP (1) EP2720112B1 (ja)
JP (1) JP6171498B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6668610B2 (ja) 2014-06-19 2020-03-18 株式会社リコー プログラム、情報処理装置、情報処理システム、及び情報処理方法
JP2016059751A (ja) * 2014-09-22 2016-04-25 カシオ計算機株式会社 表示装置、電子機器及びその制御方法、制御プログラム
JP2016208453A (ja) * 2015-04-28 2016-12-08 キヤノン株式会社 画像形成装置、画像形成装置の制御方法、及びプログラム
JP6711576B2 (ja) * 2015-09-02 2020-06-17 キヤノン株式会社 画像形成装置、画像形成装置の制御方法及びプログラム。
JP6589681B2 (ja) * 2016-02-19 2019-10-16 コニカミノルタ株式会社 画像形成装置、起動制御方法および起動制御プログラム
JP2017201456A (ja) * 2016-05-02 2017-11-09 株式会社リコー 情報処理装置、及び情報処理方法
US20180181189A1 (en) * 2016-12-28 2018-06-28 Kabushiki Kaisha Toshiba Power management in an image forming apparatus
JP2018176669A (ja) * 2017-04-20 2018-11-15 コニカミノルタ株式会社 画像処理装置及び制御プログラム
JP7009270B2 (ja) * 2018-03-14 2022-01-25 キヤノン株式会社 情報処理装置及びプログラムの検証方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006092481A (ja) 2004-09-27 2006-04-06 Fuji Xerox Co Ltd 情報処理装置
JP2007030274A (ja) * 2005-07-25 2007-02-08 Fuji Xerox Co Ltd 画像処理装置
US20070165262A1 (en) 2006-01-16 2007-07-19 Kabushiki Kaisha Toshiba Image processing apparatus and operation mode switching control method for the same
JP4871598B2 (ja) 2006-01-19 2012-02-08 キヤノン株式会社 画像処理装置および画像処理装置の起動方法およびプログラム
JP4939266B2 (ja) * 2007-03-19 2012-05-23 株式会社リコー 画像形成システム
JP5207792B2 (ja) * 2008-02-19 2013-06-12 キヤノン株式会社 情報処理装置及び情報処理方法
JP2009288971A (ja) * 2008-05-28 2009-12-10 Ricoh Co Ltd 電子機器及びその制御方法
JP5164810B2 (ja) * 2008-11-26 2013-03-21 キヤノン株式会社 画像形成装置及び画像形成装置の制御方法
US20100188686A1 (en) * 2009-01-29 2010-07-29 Kabushiki Kaisha Toshiba Image forming apparatus, control method for image forming apparatus, and image forming system
US20120013929A1 (en) * 2010-07-13 2012-01-19 Toshiba Tec Kabushiki Kaisha Image forming apparatus
US8699061B2 (en) * 2010-12-20 2014-04-15 Hewlett-Packard Development Company, L.P. Control panel system
JP5267599B2 (ja) 2011-02-28 2013-08-21 ブラザー工業株式会社 画像形成装置および画像読取装置
JP2013034072A (ja) 2011-08-01 2013-02-14 Ricoh Co Ltd 画像処理装置、画像処理装置の制御方法及び画像処理装置の制御プログラム

Also Published As

Publication number Publication date
US20140101433A1 (en) 2014-04-10
EP2720112A2 (en) 2014-04-16
EP2720112B1 (en) 2018-09-05
US9678561B2 (en) 2017-06-13
JP2014094553A (ja) 2014-05-22
EP2720112A3 (en) 2016-08-17

Similar Documents

Publication Publication Date Title
JP6171498B2 (ja) 情報処理装置
CN103516940B (zh) 信息处理装置及其控制方法
JP6041522B2 (ja) 情報処理装置、情報処理装置の制御方法、プログラム及び記憶媒体
JP5780769B2 (ja) データ処理装置、その制御方法およびプログラム、並びに記憶媒体
CN101866301A (zh) 信息处理装置及信息处理装置的控制方法
US10666825B2 (en) Image forming apparatus, image forming method, and reading medium that ensure efficient use of weekly timer
US10209664B2 (en) Printing system including printing apparatus and printing control apparatus
JP5715491B2 (ja) 情報処理装置及びその起動制御方法
CN104219409A (zh) 具有休眠功能的图像形成装置及其控制方法
JP4333717B2 (ja) 画像形成装置
JP2012155534A (ja) 電子機器及びその制御方法、並びにプログラム
JP6061495B2 (ja) 画像形成装置、画像形成装置の制御方法、及びプログラム
JP2015036916A (ja) 情報処理装置及びその制御方法、並びにプログラム
JP6108710B2 (ja) 情報処理装置、情報処理装置の制御方法、及びプログラム
JP2014081554A (ja) 画像形成装置、画像形成装置の制御方法、及びプログラム
JP7401234B2 (ja) 画像形成装置及び制御方法
JP2013166311A (ja) 画像処理装置、その制御方法、及びプログラム
JP5478971B2 (ja) 画像形成装置、画像形成装置の制御方法及び画像形成装置制御用プログラム
JP5627337B2 (ja) 情報機器およびその制御方法、並びにプログラム
JP2015101028A (ja) 画像形成装置、画像形成装置の制御方法、記録媒体およびプログラム
JP6915477B2 (ja) 情報処理装置、情報処理方法およびプログラム
JP2015123650A (ja) 画像形成装置、画像形成装置の制御方法、及びプログラム
JP5083772B2 (ja) 画像形成装置、制御方法及び制御プログラム
JP6338645B2 (ja) 印刷装置及び印刷装置の制御方法
JP2015148978A (ja) 情報処理装置、情報処理装置の制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170619

R151 Written notification of patent or utility model registration

Ref document number: 6171498

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151