JP6150976B2 - スーパージャンクション構造を有する半導体装置 - Google Patents

Description

本発明は、スーパージャンクション構造を有する半導体装置に関する。

スーパージャンクション構造を有する半導体装置が知られている（例えば、特許文献１参照。）。図１５は、従来のスーパージャンクション構造を有する半導体装置９００を説明するために示す図である。図１５（ａ）は従来のスーパージャンクション構造を有する半導体装置９００の平面図であり、図１５（ｂ）は従来のスーパージャンクション構造を有する半導体装置９００の断面図である。図１５（ｂ）は図１５（ａ）のＡ−Ａ断面図である。なお、図１５（ａ）においては、理解を容易にするために、柱状埋込層９１８、環状柱状埋込層９２４及びショットキーバリアメタル層９３２のみを示している。

従来のスーパージャンクション構造を有する半導体装置９００は、図１５に示すように、ｎ⁻型半導体層（第１導電型の半導体層）９１４と、活性領域Ｒ１における半導体層９１４の表面に形成され、ｐ型シリコン（第２導電型の半導体材料）からなる複数の柱状埋込層９１８と、活性領域Ｒ１におけるｎ⁻型半導体層９１４の表面上に形成されたアノード電極層としてのショットキーバリアメタル層（第１電極層）９３２と、活性領域Ｒ１を囲む耐圧領域Ｒ２におけるｎ⁻型半導体層９１４の表面に形成され、ｐ型シリコンからなる複数のガードリング（環状柱状埋込層）９２４と、耐圧領域Ｒ２及び耐圧領域Ｒ２を囲む周辺領域Ｒ３におけるｎ⁻型半導体層９１４の表面上に形成された絶縁層９３０と、カソード電極層９５０とを備える、ショットキーバリアダイオードである。なお、図１５（ｂ）中、符号９１２はｎ^＋型半導体基板を示し、符号９１０は半導体基体を示し、符号９２０はｐ型高濃度オーミック拡散領域を示し、符号９２６はショットキーバリアメタル電界緩和領域を示し、符号９２８は中継拡散領域を示し、符号９３３はアノード電極層を示す。

従来のスーパージャンクション構造を有する半導体装置９００によれば、活性領域を囲む耐圧領域Ｒ２におけるｎ⁻型シリコン層９１４の表面には複数（例えば数十本）のガードリング９２４が設けられているため、逆バイアス時には空乏層が活性領域Ｒ１から耐圧領域Ｒ２の最外周部まで伸長するため、スーパージャンクション構造を有する半導体装置の耐圧を高くすることができる。

特開２００４−６５９５号公報

しかしながら、本発明の発明者の研究によれば、従来のスーパージャンクション構造を有する半導体装置９００には以下のような問題があることがわかった。すなわち、従来のスーパージャンクション構造を有する半導体装置９００においては、高温環境下で半導体装置に長時間逆バイアスを与えた場合には、リーク電流が増加したり耐圧が低下したりするという問題があることがわかった。

そこで、本発明はこのような問題を解決するためになされたものであり、高温環境下で半導体装置に長時間逆バイアスを与えた場合であってもリーク電流が増加したり耐圧が低下したりすることのない、スーパージャンクション構造を有する半導体装置を提供することを目的とする。

［１］本発明のスーパージャンクション構造を有する半導体装置は、第１導電型の半導体層と、活性領域における前記半導体層の表面に形成され、第２導電型の半導体材料からなる複数の柱状埋込層と、前記活性領域における前記半導体層の表面上に形成された第１電極層と、活性領域を囲む耐圧領域における前記半導体層の表面に形成され、第２導電型の半導体材料からなる複数の環状柱状埋込層と、前記耐圧領域及び当該耐圧領域を囲む周辺領域における前記半導体層の表面上に形成された絶縁層とを備える、スーパージャンクション構造を有する半導体装置であって、前記周辺領域における前記半導体層の表面に形成され、第２導電型の半導体材料からなる第２環状柱状埋込層と、前記周辺領域における前記絶縁層上に形成された環状導電層とをさらに備えることを特徴とする。

［２］本発明のスーパージャンクション構造を有する半導体装置においては、前記絶縁層は、前記周辺領域における前記第２環状柱状埋込層が形成されている領域において開口部を有し、前記環状導電層は、前記開口部を介して、前記第２環状柱状埋込層に接続されていることが好ましい。

［３］本発明のスーパージャンクション構造を有する半導体装置においては、前記環状導電層に接続されている第２環状柱状埋込層の表面近傍には、第２導電型の高濃度拡散領域が形成されていることが好ましい。

［４］本発明のスーパージャンクション構造を有する半導体装置においては、前記絶縁層は、前記周辺領域における前記第２環状柱状埋込層が形成されていない領域において開口部を有し、前記環状導電層は、前記開口部を介して、前記半導体層に接続されていることも好ましい。

［５］本発明のスーパージャンクション構造を有する半導体装置においては、前記環状導電層に接続されている領域における前記半導体層の表面には、第１導電型の高濃度拡散領域が形成されていることが好ましい。

［６］本発明のスーパージャンクション構造を有する半導体装置においては、最外周の第２環状柱状埋込層よりも外周側に伸びる前記第２環状導電層の幅寸法は、第２環状柱状埋込層の深さ寸法よりも大きいことが好ましい。

［７］本発明のスーパージャンクション構造を有する半導体装置においては、前記環状導電層として、複数の環状導電層を備えることが好ましい。

［８］本発明のスーパージャンクション構造を有する半導体装置においては、前記第２環状柱状埋込層として、複数の第２環状柱状埋込層を備えることが好ましい。

［９］本発明のスーパージャンクション構造を有する半導体装置においては、前記環状導電層は、最内周の第２環状柱状埋込層に接続されていることが好ましい。

本発明のスーパージャンクション構造を有する半導体装置によれば、後述する実施例１及び２からも明らかなように、高温環境下で半導体装置に長時間逆バイアスを与えた場合であってもリーク電流が増加したり耐圧が低下したりすることがなくなる。

なお、現段階ではそのメカニズムの詳細は明らかでないが、後述する図５に示すように、本発明のスーパージャンクション構造を有する半導体装置の場合には、第２環状柱状埋込層と、当該第２環状柱状埋込層の上方に形成された環状導電層とをさらに備えることから、逆バイアス時には第１電極層と環状導電層とがそれぞれキャパシターの２つの電極として機能するようになるため、高温環境下で半導体装置に長時間逆バイアスを与えた場合などに絶縁層の表面において生成することがある可動イオンが、第１電極層と環状導電層との間の電位差によりどちらかの電極に捕獲され、その結果、可動イオンの存在に起因してリーク電流が増加したり耐圧が低下したりすることがなくなるためであると本発明の発明者らは推測している。

実施形態１に係るスーパージャンクション構造を有する半導体装置１００を説明するために示す図である。 実施形態１に係るスーパージャンクション構造を有する半導体装置１００を製造する方法を説明するために示す図である。 実施形態１に係るスーパージャンクション構造を有する半導体装置１００を製造する方法を説明するために示す図である。 実施形態１に係るスーパージャンクション構造を有する半導体装置１００を製造する方法を説明するために示す図である。 実施形態１に係るスーパージャンクション構造を有する半導体装置１００の作用・効果を説明するために示す図である。 実施形態２に係るスーパージャンクション構造を有する半導体装置１００ａの断面図である。 実施形態３に係るスーパージャンクション構造を有する半導体装置１００ｂの断面図である。 実施形態４に係るスーパージャンクション構造を有する半導体装置１００ｃの断面図である。 実施形態５に係るスーパージャンクション構造を有する半導体装置１００ｄの断面図である。 実施形態６に係るスーパージャンクション構造を有する半導体装置１００ｅの断面図である。 実施形態７に係るスーパージャンクション構造を有する半導体装置２００の断面図である。 実施形態８に係るスーパージャンクション構造を有する半導体装置３００の断面図である。 実施例１の評価結果を示す図である。 実施例２の評価結果を示す図である。 従来のスーパージャンクション構造を有する半導体装置９００を説明するために示す図である。

以下、本発明のスーパージャンクション構造を有する半導体装置について、図に示す実施の形態に基づいて説明する。

［実施形態１］
１．実施形態１に係るスーパージャンクション構造を有する半導体装置１００の構成
まず、実施形態１に係るスーパージャンクション構造を有する半導体装置１００の構成を説明する。
図１は、実施形態１に係るスーパージャンクション構造を有する半導体装置１００を説明するために示す図である。図１（ａ）は実施形態１に係るスーパージャンクション構造を有する半導体装置１００の平面図であり、図１（ｂ）は実施形態１に係るスーパージャンクション構造を有する半導体装置１００の断面図である。図１（ｂ）は図１（ａ）のＡ−Ａ断面図である。なお、図１（ａ）においては、理解を容易にするために、柱状埋込層１１８、環状柱状埋込層１２４、第２環状柱状埋込層１３６、ショットキーバリアメタル層１３２及び環状導電層１４２のみを示している。

実施形態１に係るスーパージャンクション構造を有する半導体装置１００は、スーパージャンクション構造を有するショットキーバリアダイオードであり、図１（ａ）に示すように、活性領域Ｒ１と、活性領域Ｒ１を囲む耐圧領域Ｒ２と、耐圧領域Ｒ２を囲む周辺領域Ｒ３とに分画されている。

そして、実施形態１に係るスーパージャンクション構造を有する半導体装置１００は、図１（ｂ）に示すように、ｎ⁻型半導体層（第１導電型の半導体層）１１４と、活性領域Ｒ１におけるｎ⁻型半導体層１１４の表面に形成され、ｐ型シリコン（第２導電型の半導体材料）からなる複数の柱状埋込層１１８と、活性領域Ｒ１におけるｎ⁻型半導体層１１４の表面上に形成されたアノード電極層としてのショットキーバリアメタル層（第１電極層）１３２と、活性領域Ｒ１を囲む耐圧領域Ｒ２におけるｎ⁻型半導体層１１４の表面に形成され、ｐ型シリコンからなる複数のガードリング（環状柱状埋込層）１２４と、耐圧領域Ｒ２及び当該耐圧領域Ｒ２を囲む周辺領域Ｒ３におけるｎ⁻型半導体層１１４の表面上に形成された絶縁層１３０と、カソード電極層１５０とを備える、ショットキーバリアダイオードである。なお、図１（ｂ）中、符号１１２はｎ^＋型半導体基板を示し、符号１１０は半導体基体を示し、符号１２０はｐ型高濃度オーミック拡散領域を示し、符号１２６はショットキーバリアメタル電界緩和領域を示し、符号１２８は中継拡散領域を示し、符号１３３はアノード電極層を示す。

そして、実施形態１に係るスーパージャンクション構造を有する半導体装置１００は、周辺領域Ｒ３におけるｎ⁻型半導体層１１４の表面に形成され、ｐ型半導体材料からなる第２環状柱状埋込層１３６と、周辺領域Ｒ３における絶縁層１３０上に形成された環状導電層１４２とをさらに備える。

実施形態１に係るスーパージャンクション構造を有する半導体装置１００においては、絶縁層１３０は、周辺領域Ｒ３における第２環状柱状埋込層１３６が形成されている領域において開口部１４０を有し、環状導電層１４２は、開口部１４０を介して、第２環状柱状埋込層１３６に接続されている。

実施形態１に係るスーパージャンクション構造を有する半導体装置１００においては、環状導電層１４２に接続されている第２環状柱状埋込層１３６の表面近傍には、ｐ型高濃度拡散領域（第２導電型の高濃度拡散領域）１３８が形成されている。

実施形態１に係るスーパージャンクション構造を有する半導体装置１００においては、最外周の第２環状柱状埋込層１３６よりも外周側に伸びる環状導電層１４２の幅寸法Ｌは、第２環状柱状埋込層１３６の深さ寸法Ｄよりも大きい（図１（ｂ）参照。）。

ｎ⁻型半導体層１１４は、ｎ^＋型半導体基板１１２の上部にエピタキシャル成長させることにより形成されたものであって、ｎ^＋型半導体基板１１２とｎ⁻型半導体層１１４とで半導体基体１１０を構成する。ｎ⁻型半導体層１１４の厚さは、例えば６μｍ〜７０μｍであり、ｎ⁻型半導体層の不純物濃度は、例えば２×１０^１４ｃｍ^−３〜５×１０^１６ｃｍ^−３である。

柱状埋込層１１８は、ｎ⁻型半導体層１１４における活性領域Ｒ１に形成した第１トレンチ１１６の内部にエピタキシャル成長させて形成したｐ型半導体材料（第２導電型半導体材料）からなる。柱状埋込層１１８の本数は使用目的や構造に合わせて適宜設定することができる。ｐ型半導体材料の不純物濃度は、例えば２×１０^１４ｃｍ^−３〜５×１０^１６ｃｍ^−３である。

柱状埋込層１１８の深さは、例えば５μｍ〜５０μｍであり、幅は、例えば０．５μｍ〜５μｍである。柱状埋込層１１８は、それぞれ第１間隔ｄ１で平行に形成されている。第１間隔ｄ１は、例えば１μｍ〜１５μｍである。

環状柱状埋込層１２４は、ｎ⁻型半導体層１１４における耐圧領域Ｒ２に形成した第２トレンチ１２２の内部にエピタキシャル成長させて形成したｐ型半導体材料（第２導電型半導体材料）からなる。環状柱状埋込層１２４の本数は例えば５本〜５０本であるが、使用目的や構造に合わせて適宜設定することができる。ｐ型半導体材料の不純物濃度は、例えば２×１０^１４ｃｍ^−３〜５×１０^１６ｃｍ^−３である。

環状柱状埋込層１２４の深さは、例えば５μｍ〜５０μｍであり、幅は、例えば０．５μｍ〜５μｍである。環状柱状埋込層１２４は、それぞれ第１間隔ｄ１で平行に形成されている。第１間隔ｄ１は、例えば１μｍ〜１５μｍである。

第２環状柱状埋込層１３６は、ｎ⁻型半導体層１１４における周辺領域Ｒ３に形成した第３トレンチ１３４の内部にエピタキシャル成長させて形成したｐ型半導体材料（第２導電型半導体材料）からなる。第２環状柱状埋込層１３６の本数は例えば１本〜１０本であるが、使用目的や構造に合わせて適宜設定することができる。ｐ型半導体材料の不純物濃度は、例えば２×１０^１４ｃｍ^−３〜５×１０^１６ｃｍ^−３である。

第２環状柱状埋込層１３６の深さは、例えば５μｍ〜５０μｍであり、幅は、例えば０．５μｍ〜５μｍである。環状柱状埋込層１２４は、それぞれ第１間隔ｄ１で平行に形成されている。第１間隔ｄ１は、例えば１μｍ〜１５μｍである。

絶縁層１３０は、シリコン酸化膜からなる。ショットキーバリアメタル層１３２は、ｎ⁻型半導体層１１４とはショットキー接合を形成し、柱状埋込層１１８とはオーミック接合を形成する。ショットキーバリアメタル層１３２の材料は例えば白金であり、ショットキーバリアメタル層１３２の厚さは例えば１０ｎｍである。ショットキーバリアメタル層１３２の上方にはアノード電極層１３３が形成されている。アノード電極層１３３の材料は、金属（例えばアルミニウム）であり、アノード電極層１３３の厚さは例えば３０００ｎｍである。環状導電層１４２の材料は、金属（例えばアルミニウム）であり、環状導電層１４２の厚さは例えば３０００ｎｍである。カソード電極層１５０は、電極材料である金属（例えばニッケル）を半導体基体１１０の裏面に蒸着して形成する。カソード電極層１５０の厚さは、例えば２０００ｎｍである。

２．実施形態１に係るスーパージャンクション構造を有する半導体装置１００を製造する方法
次に、実施形態１に係るスーパージャンクション構造を有する半導体装置１００を製造する方法を以下に示す各工程に沿って説明する。
図２〜図４は、実施形態１に係るスーパージャンクション構造を有する半導体装置を製造する方法を説明するために示す図である。図２（ａ）〜図２（ｄ）、図３（ａ）〜図３（ｄ）及び図４（ａ）〜図４（ｄ）は各工程図である。

１．半導体基体準備工程
まず、ｎ^＋型半導体基板１１２と、ｎ^＋型半導体基板１１２の表面側にエピタキシャル成長法により形成したｎ⁻型半導体層１１４とを有する半導体基体１１０を準備する（図２（ａ）参照。）。ｎ^＋型半導体基板１１２としては、例えばシリコン基板を用いることができるが、炭化珪素ＳｉＣや窒化ガリウムＧａＮからなる基板を用いてもよい。

２．各柱状埋込層形成工程
次に、活性領域Ｒ１に柱状埋込層１１８を形成し、耐圧領域Ｒ２に環状柱状埋込層１２４を形成するとともに、周辺領域Ｒ３に第２環状柱状埋込層１３６を形成する。各柱状埋込層形成工程は、トレンチ形成工程と、各柱状埋込層形成工程と、ｐ型高濃度拡散領域形成工程とからなる（図２（ｂ）〜図３（ｄ）参照。）。

２−１．トレンチ形成工程
トレンチ形成工程においては、まず、ｎ⁻型半導体層１１４を熱酸化することによりｎ⁻型半導体層１１４の上部にトレンチマスクとなる酸化膜Ｍ１を形成する（図２（ｂ）参照。）。続いて、図示しないレジスト膜（厚さ：例えば０．８μｍ。）を形成し、写真工程を実施することにより、柱状埋込層１１８、環状柱状埋込層１２４及び第２環状柱状埋込層１３６の形成位置に開口部を設け、当該開口部における絶縁膜Ｍをドライエッチングにより除去する（図２（ｃ）参照。）。次に、レジスト膜を取り除き、その後、絶縁膜Ｍをマスクとしてｎ⁻型半導体層１１４をドライエッチングすることにより、ｎ⁻型半導体層１１４の表面に第１トレンチ１１６、第２トレンチ１２２及び第３トレンチ１３４を形成する（図２（ｄ）参照。）。

２−２．各柱状埋込層形成工程
各柱状埋込層形成工程においては、第１トレンチ１１６、第２トレンチ１２２及び第３トレンチ１３４の内面について、ケミカルドライエッチングや犠牲酸化、水素アニール等により、トレンチ形成工程のドライエッチングによるダメージ層除去を行った後、ｐ型不純物を含むドーパントガスを導入しながら絶縁膜Ｍ表面の高さ位置を超える高さ位置までｐ型の単結晶半導体材料をエピタキシャル成長させる（図３（ａ）参照。）。その後、ＣＭＰ法によって、形成されたキャップ部を絶縁膜Ｍの表面まで研磨し、その後、絶縁膜Ｍの開口部内に埋め込まれているｐ型の単結晶半導体材料を絶縁膜Ｍの底面まで絶縁膜Ｍをマスクとしてドライエッチングする。その後、絶縁膜Ｍをウェットエッチングにより除去する（図３（ｂ）参照。）。

２−３．ｐ型高濃度拡散領域形成工程
次に、ｐ型高濃度オーミック拡散領域１２０，ショットキーバリアメタル電界緩和領域１２６、中継拡散領域１２８及びｐ型高濃度拡散領域１３８に対応する領域に開口部を有するマスクＭ２を形成し、このマスクＭ２を介して、イオン注入法によりｐ型不純物（例えばボロンイオン）を半導体基体１１０の表面に導入する（図３（ｃ）参照。）。
その後、半導体基体１１０に熱処理を施すことにより、ｐ型高濃度オーミック拡散領域１２０，ショットキーバリアメタル電界緩和領域１２６、中継拡散領域１２８及びｐ型高濃度拡散領域１３８を形成する（図３（ｄ）参照。）。

３．絶縁層形成工程
次に、ＣＶＤ法により厚さ５００ｎｍのシリコン酸化膜を形成した後、活性領域Ｒ１及び開口部１４０に対応する開口を有するマスクＭ３を用いてシリコン酸化膜のエッチングを行うことによりシリコン酸化膜を除去して、絶縁層１３０を形成する（図４（ａ）参照。）。

４．ショットキーバリアメタル層形成工程
次に、半導体基体１１０の表面側から、スパッタ法により、例えば厚さ１０ｎｍの白金膜を形成し、所定形状にパターニングした後、半導体基体１１０を熱処理することにより、ショットキーバリアメタル層１３２を形成する（図４（ｂ）参照。）。

５．環状導電層形成工程
次に、半導体基体１１０の表面側から、スパッタ法により、例えば厚さ３０００ｎｍのアルミニウム膜を形成し、所定形状にパターニングすることによって、アノード電極層１３３及び環状導電層１４２を形成する（図４（ｃ）参照。）。

６．カソード電極層形成工程
次に、半導体基体１１０の裏面側に位置するｎ^＋型半導体基板１１２の裏面側に、スパッタ法により、例えば厚さ５００ｎｍのニッケル膜を形成することにより、カソード電極層１５０を形成する（図４（ｄ）参照。）。

上記の工程を順次実施することにより、実施形態１に係るスーパージャンクション構造を有する半導体装置１００を製造することができる。

３．実施形態１に係るスーパージャンクション構造を有する半導体装置１００の効果
実施形態１に係るスーパージャンクション構造を有する半導体装置１００によれば、後述する実施例１及び２からも明らかなように、高温環境下で半導体装置に長時間逆バイアスを与えた場合であってもリーク電流が増加したり耐圧が低下したりすることがなくなる。

図５は、実施形態１に係るスーパージャンクション構造を有する半導体装置１００の作用・効果を説明するために示す図である。図５（ａ）は実施形態１に係るスーパージャンクション構造を有する半導体装置１００における逆バイアス時の可動イオンの動きを示す図であり、図５（ｂ）は従来のスーパージャンクション構造を有する半導体装置９００における逆バイアス時の可動イオンの動きを示す図である。

現段階ではそのメカニズムの詳細は明らかでないが、実施形態１に係るスーパージャンクション構造を有する半導体装置１００の場合には、第２環状柱状埋込層１３６と、当該第２環状柱状埋込層１３６の上方に形成された環状導電層１４２とをさらに備えることから、逆バイアス時にはショットキーバリアメタル層１３２と環状導電層１４２とがそれぞれキャパシターの２つの電極として機能するようになる。このため、高温環境下で半導体装置に長時間逆バイアスを与えた場合などに絶縁層１３０の表面において生成することがある可動イオンが、図５に示すように、ショットキーバリアメタル層１３２と環状導電層１４２との間の電位差によりどちらかの電極に捕獲され（負の可動イオンは環状導電層１４２に捕獲され、正の可動イオンはショットキーバリアメタル層１３２に捕獲される。）、その結果、可動イオンの存在に起因してリーク電流が増加したり耐圧が低下したりすることがなくなるためであると本発明の発明者らは推測している。

また、実施形態１に係るスーパージャンクション構造を有する半導体装置１００によれば、逆バイアス時には、環状導電層１４２がカソード電極層１５０の電位に近い電位を有する第２環状柱状埋込層１３６に接続されることになるため、ショットキーバリアメタル層１３２と環状導電層１４２との間に大きな電位差が発生する。その結果、可動イオンは、ショットキーバリアメタル層１３２と環状導電層１４２との間に発生する大きな電位差によりどちらかの電極に確実に捕獲されるようになる。

また、実施形態１に係るスーパージャンクション構造を有する半導体装置１００によれば、環状導電層１４２に接続されている第２環状柱状埋込層１３６の表面近傍には、ｐ型高濃度拡散領域（第２導電型の高濃度拡散領域）１３８が形成されているため、環状導電層１４２と第２環状柱状埋込層１３６との間の抵抗を極めて小さいものにすることが可能となり、ショットキーバリアメタル層１３２と環状導電層１４２との間に発生する電位差を毀損することがない。

さらにまた、実施形態１に係るスーパージャンクション構造を有する半導体装置１００によれば、最外周の第２柱状埋込層１３６よりも外周側に伸びる環状導電層１４２の幅寸法が第２環状柱状埋込層１３６の深さ寸法よりも大きいため、最外の第２環状柱状埋込層１３６から外周側に伸びる空乏層の上方には環状導電層１４２が配置されることになり、最外の第２環状柱状埋込層１３６から外周側に伸びる空乏層の上部の電位が、カソード電極層１５０の電位に近い電位に固定されるため、可動イオンの影響を受けない安定した電位となる。

［実施形態２］
図６は、実施形態２に係るスーパージャンクション構造を有する半導体装置１００ａの断面図である。

実施形態２に係るスーパージャンクション構造を有する半導体装置１００ａは、基本的には実施形態１に係るスーパージャンクション構造を有する半導体装置１００と同様の構成を有するが、図６に示すように、２本の環状導電層１４２，１４２ａを備える点で、実施形態１に係るスーパージャンクション構造を有する半導体装置１００の場合とは異なる。

このように、実施形態２に係るスーパージャンクション構造を有する半導体装置１００ａは、複数の環状導電層１４２，１４２ａを備える点で、実施形態１に係るスーパージャンクション構造を有する半導体装置１００の場合とは異なるが、第２環状柱状埋込層１３６と、当該第２環状柱状埋込層１３６の上方に形成された環状導電層１４２及び環状導電層１４２ａとを備えることから、実施形態１に係るスーパージャンクション構造を有する半導体装置１００の場合と同様に、高温環境下で半導体装置に長時間逆バイアスを与えた場合であってもリーク電流が増加したり耐圧が低下したりすることがなくなる。

また、実施形態２に係るスーパージャンクション構造を有する半導体装置１００ａによれば、２本の環状導電層１４２，１４２ａを備えるため、可動イオンを効率良く捕獲することが可能となる。

なお、実施形態２に係るスーパージャンクション構造を有する半導体装置１００ａにおいては、環状導電型層として２本の環状導電層を備えるものであるが、本発明はこれに限定されるものではない。例えば、環状導電型層として３本以上の環状導電層を備えるものであってもよい。

なお、実施形態２に係るスーパージャンクション構造を有する半導体装置１００ａは、２本の環状導電層１４２，１４２ａを備える点以外の点においては実施形態１に係るスーパージャンクション構造を有する半導体装置１００と同様の構成を有するため、実施形態１に係るスーパージャンクション構造を有する半導体装置１００が有する効果のうち該当する効果を有する。

［実施形態３］
図７は、実施形態３に係るスーパージャンクション構造を有する半導体装置１００ｂの断面図である。

実施形態３に係るスーパージャンクション構造を有する半導体装置１００ｂは、基本的には実施形態１に係るスーパージャンクション構造を有する半導体装置１００と同様の構成を有するが、図７に示すように、絶縁層に開口部が形成されていない点で、実施形態１に係るスーパージャンクション構造を有する半導体装置１００の場合とは異なる。

このように、実施形態３に係るスーパージャンクション構造を有する半導体装置１００ｂは、絶縁層に開口部が形成されていない点で、実施形態１に係るスーパージャンクション構造を有する半導体装置１００の場合とは異なるが、実施形態１に係るスーパージャンクション構造を有する半導体装置１００の場合と同様に、第２環状柱状埋込層１３６と、当該第２環状柱状埋込層１３６の上方に形成された環状導電層１４２ｂとをさらに備えることから、高温環境下で半導体装置に長時間逆バイアスを与えた場合であってもリーク電流が増加したり耐圧が低下したりすることがなくなる。

なお、実施形態３に係るスーパージャンクション構造を有する半導体装置１００ｂにおいては、絶縁層に開口部が形成されていないため、環状導電層１４２ｂが第２環状柱状埋込層１３６と同電位にはならないが、環状導電層１４２ｂは、絶縁層１３０ａを介して第２環状柱状埋込層１３６に容量結合されることとなるため、実施形態１に係るスーパージャンクション構造を有する半導体装置１００の場合と同様に、ショットキーバリアメタル層１３２と環状導電層１４２との間には大きな電位差が発生し、これによって、高温環境下で半導体装置に長時間逆バイアスを与えた場合などに絶縁層の表面において生成することがある可動イオンが、ショットキーバリアメタル層１３２と環状導電層１４２との間の電位差によりどちらかの電極に捕獲され、その結果、可動イオンの存在に起因してリーク電流が増加したり耐圧が低下したりすることがなくなる。

なお、実施形態３に係るスーパージャンクション構造を有する半導体装置１００ｂは、絶縁層に開口部が形成されていない点以外の点においては実施形態１に係るスーパージャンクション構造を有する半導体装置１００と同様の構成を有するため、実施形態１に係るスーパージャンクション構造を有する半導体装置１００が有する効果のうち該当する効果を有する。

［実施形態４］
図８は、実施形態４に係るスーパージャンクション構造を有する半導体装置１００ｃの断面図である。

実施形態４に係るスーパージャンクション構造を有する半導体装置１００ｃは、基本的には実施形態１に係るスーパージャンクション構造を有する半導体装置１００と同様の構成を有するが、環状導電層１４２ｃが開口部１４０ａを介してｎ⁻型半導体層１１４に接続されている点で、実施形態１に係るスーパージャンクション構造を有する半導体装置１００の場合とは異なる。すなわち、実施形態４に係るスーパージャンクション構造を有する半導体装置１００ｃにおいては、図８に示すように、環状導電層１４２ｃが、第２環状柱状埋込層１３６が形成されていない領域に形成された開口部１４０ａを介して、ｎ⁻型半導体層１１４に接続されている。また、環状導電層１４２ｃに接続されている領域におけるｎ⁻型半導体層１１４の表面には、ｎ^＋型高濃度拡散領域１４６が形成されている。

このように、実施形態４に係るスーパージャンクション構造を有する半導体装置１００ｃは、環状導電層１４２ｃが開口部１４０ａを介してｎ⁻型半導体層１１４に接続されている点で、実施形態１に係るスーパージャンクション構造を有する半導体装置１００の場合とは異なるが、実施形態１に係るスーパージャンクション構造を有する半導体装置１００の場合と同様に、第２環状柱状埋込層１３６と、当該第２環状柱状埋込層１３６の上方に形成された環状導電層１４２ｃとをさらに備えることから、環状導電層１４２ｃがカソード電極１５０に近い電位に固定され、ショットキーバリアメタル層１３２と環状導電層１４２ｃとの間に発生した電位差により可動イオンが捕獲されるようになるため、高温環境下で半導体装置に長時間逆バイアスを与えた場合であってもリーク電流が増加したり耐圧が低下したりすることがなくなる。

なお、実施形態４に係るスーパージャンクション構造を有する半導体装置１００ｃは、環状導電層１４２ｃが開口部１４０ａを介してｎ⁻型半導体層１１４に接続されている点以外の点においては実施形態１に係るスーパージャンクション構造を有する半導体装置１００と同様の構成を有するため、実施形態１に係るスーパージャンクション構造を有する半導体装置１００が有する効果のうち該当する効果を有する。

［実施形態５］
図９は、実施形態５に係るスーパージャンクション構造を有する半導体装置１００ｄの断面図である。

実施形態５に係るスーパージャンクション構造を有する半導体装置１００ｄは、基本的には実施形態１に係るスーパージャンクション構造を有する半導体装置１００と同様の構成を有するが、形成されている第２環状柱状埋込層１３６の数が実施形態１に係るスーパージャンクション構造を有する半導体装置１００の場合とは異なる。すなわち、実施形態５に係るスーパージャンクション構造を有する半導体装置１００ｄにおいては、図９に示すように、１本の第２環状柱状埋込層１３６が形成されている。

このように、実施形態５に係るスーパージャンクション構造を有する半導体装置１００ｄは、形成されている第２環状柱状埋込層１３６の数が実施形態１に係るスーパージャンクション構造を有する半導体装置１００の場合とは異なるが、実施形態１に係るスーパージャンクション構造を有する半導体装置１００の場合と同様に、第２環状柱状埋込層１３６と、当該第２環状柱状埋込層１３６の上方に形成された環状導電層１４２ｄとをさらに備えることから、高温環境下で半導体装置に長時間逆バイアスを与えた場合であってもリーク電流が増加したり耐圧が低下したりすることがなくなる。

なお、実施形態５に係るスーパージャンクション構造を有する半導体装置１００ｄは、形成されている第２環状柱状埋込層１３６の数以外の点においては実施形態１に係るスーパージャンクション構造を有する半導体装置１００と同様の構成を有するため、実施形態１に係るスーパージャンクション構造を有する半導体装置１００が有する効果のうち該当する効果を有する。

［実施形態６］
図１０は、実施形態６に係るスーパージャンクション構造を有する半導体装置１００ｅの断面図である。

実施形態６に係るスーパージャンクション構造を有する半導体装置１００ｅは、基本的には実施形態５に係るスーパージャンクション構造を有する半導体装置１００ｄと同様の構成を有するが、環状導電層１４２ｄが形成されている領域のさらに外側に第２環状柱状埋込層１３６とは別の第３環状柱状埋込層１３６ａが形成されている点で、実施形態５に係るスーパージャンクション構造を有する半導体装置１００ｄの場合とは異なる。すなわち、実施形態６に係るスーパージャンクション構造を有する半導体装置１００ｅにおいては、図１０に示すように、（１本の第２環状柱状埋込層１３６の上方に位置する）環状導電層１４２ｄが形成されている領域のさらに外側に第２環状柱状埋込層１３６とは別の第３環状柱状埋込層１３６ａが２本形成されている。

このように、実施形態６に係るスーパージャンクション構造を有する半導体装置１００ｅは、環状導電層１４２ｄが形成されている領域のさらに外側に第２環状柱状埋込層１３６とは別の第３環状柱状埋込層１３６ａが形成されている点で、実施形態５に係るスーパージャンクション構造を有する半導体装置１００ｄの場合とは異なるが、実施形態５に係るスーパージャンクション構造を有する半導体装置１００ｄの場合と同様に、第２環状柱状埋込層１３６と、当該第２環状柱状埋込層１３６の上方に形成された環状導電層１４２ｄとをさらに備えることから、高温環境下で半導体装置に長時間逆バイアスを与えた場合であってもリーク電流が増加したり耐圧が低下したりすることがなくなる。

また、実施形態６に係るスーパージャンクション構造を有する半導体装置１００ｅによれば、環状導電層１４２ｄが形成されている領域のさらに外側に第２環状柱状埋込層１３６とは別の第３環状柱状埋込層１３６ａが形成されているため、第２環状柱状埋込層１３６近傍の電界を緩和でき耐圧が安定する。

なお、実施形態６に係るスーパージャンクション構造を有する半導体装置１００ｄは、環状導電層１４２ｄが形成されている領域のさらに外側に第２環状柱状埋込層１３６とは別の第３環状柱状埋込層１３６ａが形成されている点以外の点においては実施形態５に係るスーパージャンクション構造を有する半導体装置１００ｄと同様の構成を有するため、実施形態５に係るスーパージャンクション構造を有する半導体装置１００ｄが有する効果のうち該当する効果を有する。

［実施形態７］
図１１は、実施形態７に係るスーパージャンクション構造を有する半導体装置２００の断面図である。実施形態７に係るスーパージャンクション構造を有する半導体装置２００は、図１１に示すように、ｎ⁻型半導体層（第１導電型の半導体層）２１４と、活性領域Ｒ１におけるｎ⁻型半導体層２１４の表面に形成され、ｐ型半導体材料（第２導電型の半導体材料）からなる複数の柱状埋込層２１８と、活性領域Ｒ１におけるｎ⁻型半導体層２１４の表面に形成されたｐ＋型拡散層２２０と、活性領域Ｒ１におけるｎ⁻型半導体層２１４の表面上に形成されたアノード電極層（第１電極層）２３２と、活性領域Ｒ１を囲む耐圧領域Ｒ２におけるｎ⁻型半導体層２１４の表面に形成され、ｐ型半導体材料からなる複数のガードリング（環状柱状埋込層）２２４と、耐圧領域Ｒ２及び当該耐圧領域Ｒ２を囲む周辺領域Ｒ３におけるｎ⁻型半導体層２１４の表面上に形成された絶縁層２３０と、カソード電極層２５０と、周辺領域Ｒ３におけるｎ⁻型半導体層２１４の表面に形成され、ｐ型半導体材料からなる第２環状柱状埋込層２３６と、周辺領域Ｒ３における絶縁層２３０上に形成された環状導電層２４２とを備える、ｐｎダイオードである。なお、図１１中、符号２１２はｎ^＋型半導体基板を示し、符号２１０は半導体基体を示し、符号２１６，符号２２２及び符号２３４は溝を示し、符号２２０はｐ型高濃度オーミック拡散領域を示し、符号２２６はアノード電極電界緩和領域を示し、符号２２８は中継拡散領域を示す。

このように、実施形態７に係るスーパージャンクション構造を有する半導体装置２００は、ｐｎダイオードである点で実施形態１に係るスーパージャンクション構造を有する半導体装置１００の場合とは異なるが、第２環状柱状埋込層２３６と、当該第２環状柱状埋込層２３６の上方に形成された環状導電層２４２とを備えることから、実施形態１に係るスーパージャンクション構造を有する半導体装置１００の場合と同様に、高温環境下で半導体装置に長時間逆バイアスを与えた場合であってもリーク電流が増加したり耐圧が低下したりすることがなくなる。

なお、実施形態７に係るスーパージャンクション構造を有する半導体装置２００は、ｐｎダイオードである点以外の点においては実施形態１に係るスーパージャンクション構造を有する半導体装置１００と同様の構成を有するため、実施形態１に係るスーパージャンクション構造を有する半導体装置１００が有する効果のうち該当する効果を有する。

［実施形態８］
図１２は、実施形態８に係るスーパージャンクション構造を有する半導体装置３００の断面図である。実施形態８に係るスーパージャンクション構造を有する半導体装置３００は、図１２に示すように、ｎ⁻型半導体層（第１導電型の半導体層）３１４と、活性領域Ｒ１におけるｎ⁻型半導体層３１４の表面に形成され、ｐ型半導体材料（第２導電型の半導体材料）からなる複数の柱状埋込層３１８と、活性領域Ｒ１におけるｎ⁻型半導体層３１４の表面に形成されたｐ型ボディ領域３６０、ｐ型ボディ領域３６０の表面に形成されたｎ^＋型ソース領域３６２及びｐ^＋型コンタクト領域３６４と、活性領域Ｒ１におけるｎ⁻型半導体層３１４の表面上に形成されたゲート絶縁層３７２、ゲート電極層３７０及び層間絶縁層３７４並びにソース電極層（第１電極層）３３２と、活性領域Ｒ１を囲む耐圧領域Ｒ２におけるｎ⁻型半導体層３１４の表面に形成され、ｐ型半導体材料からなる複数のガードリング（環状柱状埋込層）３２４と、耐圧領域Ｒ２及び当該耐圧領域Ｒ２を囲む周辺領域Ｒ３におけるｎ⁻型半導体層３１４の表面上に形成された絶縁層３３０と、ドレイン電極層３５０と、周辺領域Ｒ３におけるｎ⁻型半導体層３１４の表面に形成され、第２導電型の半導体材料からなる第２環状柱状埋込層３３６と、周辺領域Ｒ３における絶縁層３３０上に形成された環状導電層３４２とを備える、パワーＭＯＳＦＥＴである。なお、図１２中、符号３１２はｎ^＋型半導体基板を示し、符号３１０は半導体基体を示し、符号３１６，符号３２２及び符号３３４は溝を示し、符号３２６はソース電極電界緩和領域を示し、符号３２８は中継拡散領域を示す。

このように、実施形態８に係るスーパージャンクション構造を有する半導体装置３００は、パワーＭＯＳＦＥＴである点で、実施形態１に係るスーパージャンクション構造を有する半導体装置１００の場合とは異なるが、第２環状柱状埋込層３３６と、当該第２環状柱状埋込層３３６の上方に形成された環状導電層３４２とを備えることから、実施形態１に係るスーパージャンクション構造を有する半導体装置１００の場合と同様に、高温環境下で半導体装置に長時間逆バイアスを与えた場合であってもリーク電流が増加したり耐圧が低下したりすることがなくなる。

なお、実施形態８に係るスーパージャンクション構造を有する半導体装置３００は、パワーＭＯＳＦＥＴである点以外の点においては実施形態１に係るスーパージャンクション構造を有する半導体装置１００と同様の構成を有するため、実施形態１に係るスーパージャンクション構造を有する半導体装置１００が有する効果のうち該当する効果を有する。

［実施例１］
実施例１は、本発明のスーパージャンクション構造を有する半導体装置によれば、高温環境下で半導体装置に長時間逆バイアスを与えた場合であってもリーク電流が増加しないことを説明するための実施例である。

１．試料
実施形態１に係るスーパージャンクション構造を有する半導体装置１００を実施例１とした。一方、実施形態１に係るスーパージャンクション構造を有する半導体装置１００から第２環状柱状埋込層１３６及び環状導電層１４２を除去した構造の、スーパージャンクション構造を有する半導体装置（すなわち従来のスーパージャンクション構造を有する半導体装置９００）を比較例１とした。

２．評価方法
実施例１に係るスーパージャンクション構造を有する半導体装置１００及び比較例１に係るスーパージャンクション構造を有する半導体装置９００の評価は、実施例１に係るスーパージャンクション構造を有する半導体装置１００及び比較例１に係るスーパージャンクション構造を有する半導体装置９００をそれぞれ１０個準備し、これらをＢＴ試験機にセットした後、高温環境下（１５０℃）で逆バイアス（２５０Ｖ）を印加した状態で３００時間、リーク電流を測定することにより行った。

３．評価結果
図１３は、実施例１の評価結果を示す図である。
図１３からも明らかなように、比較例１に係るスーパージャンクション構造を有する半導体装置９００においては、上記の条件でリーク電流が１００倍から１０００倍増加したのに対して、実施例１に係るスーパージャンクション構造を有する半導体装置１００においては、上記した条件であっても全くリーク電流が増加しなかった。

［実施例２］
実施例２は、本発明のスーパージャンクション構造を有する半導体装置によれば、高温環境下で半導体装置に長時間逆バイアスを与えた場合であっても耐圧が低下しないことを示す実施例である。

１．試料
実施形態１に係るスーパージャンクション構造を有する半導体装置１００を実施例２とした。一方、実施形態１に係るスーパージャンクション構造を有する半導体１００から第２環状柱状埋込層１３６及び環状導電層１４２を除去した構造の、スーパージャンクション構造を有する半導体装置（すなわち従来のスーパージャンクション構造を有する半導体装置９００）を比較例２とした。

２．評価方法
実施例２に係るスーパージャンクション構造を有する半導体装置１００及び比較例２に係るスーパージャンクション構造を有する半導体装置９００の評価は、実施例２に係るスーパージャンクション構造を有する半導体装置１００及び比較例２に係るスーパージャンクション構造を有する半導体装置９００をそれぞれ１個準備し、これらを高温環境下（１５０℃）で逆バイアス（２５０Ｖ）を印加した状態で長時間（６３時間又は２０４２時間）保持する前と後で耐圧波形を測定することによりＢＴ試験評価を行った。

３．評価結果
図１４は、実施例２の評価結果を示す図である。
図１４からも明らかなように、比較例２に係るスーパージャンクション構造を有する半導体装置９００においては、高温逆バイアス下で６３時間保持したことにより、耐圧が３６０Ｖから２５０Ｖに低下したのに対して、実施例２に係るスーパージャンクション構造を有する半導体装置１００においては、高温逆バイアス下で６３時間又は２０４２時間保持した場合であっても耐圧が３６０Ｖのまま全く低下しなかった。

以上、本発明を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば、次のような変形も可能である。

（１）上記実施形態１においては、環状導電層１４２として、アノード電極層１３３と同一工程で形成されるアルミニウム層を用いたが、本発明はこれに限定されるものではない。例えば、ショットキーバリアメタル層１３２及びアノード電極層１３３とそれぞれ同一工程で形成される白金層及びアルミニウム層を用いることもできる。また、アルミニウム以外の金属層、金属層以外の導電層（例えばポリシリコン層又はドープトポリシリコン層）などを用いることもできる。

（２）上記各実施形態においては、第１導電型をｎ型とし、第２導電型をｐ型とした場合を例にとって本発明を説明したが、本発明はこれに限定されるものではない。例えば、第１導電型をｐ型とし、第２導電型をｎ型とした場合にも本発明を適用可能である。

（３）上記各実施形態１〜６においては、スーパージャンクション構造を有する半導体装置として、ショットキーバリアダイオードを用い、実施形態７においてはｐｎダイオードを用い、実施形態８においてはパワーＭＯＳＦＥＴを用いたが、本発明はこれに限定されるものではない。これら以外のスーパージャンクション構造を有する半導体装置（ショットキーバリアダイオード、ｐｎダイオード及びパワーＭＯＳＦＥＴ以外の半導体装置（例えばサイリスター、ＩＧＢＴなど。）や、これらの半導体装置を含む各種複合半導体装置など。）を用いることもできる。

１００，１００ａ，１００ｂ，１００ｃ，１００ｄ，１００ｅ，２００，３００…スーパージャンクション構造を有する半導体装置、１１０，２１０，３１０，９１０…半導体基体、１１２，２１２，３１２，９１２…ｎ^＋型半導体基板、１１４，２１４，３１４，９１４…ｎ⁻型半導体層、１１６，２１６，３１６，９１６…第１トレンチ、１１８，２１８，３１８，９１８…柱状埋込層、１２０，９２０…ｐ型高濃度オーミック拡散領域、１２２，２２２，３２２，９２２…第２トレンチ、１２４，２２４，３２４，９２４…環状柱状埋込層、１２６，９２６…ショットキーバリアメタル電界緩和領域、１２８，２２８，３２８，９２８…中継拡散領域、１３０，１３０ａ，２３０，３３０，９３０…絶縁層、１３２，９３２…ショットキーバリアメタル層（第１電極層）、１３３，９３３…アノード電極層、１３４，２３４，３３４…第３トレンチ、１３６，２３６，３３６…第２環状柱状埋込層、１３８，２３８，３３８…ｐ型高濃度拡散領域、１４０，１４０ａ，２４０，３４０…開口部、１４２，２４２，３４２…環状導電層、１４４，９４４…空乏層の終端部、１５０，２５０，９５０…カソード電極層、２２０…ｐ^＋型拡散領域、２２６…アノード電極層電界緩和領域、２３２…アノード電極層（第１電極層）、３２６…ソース電極層電界緩和領域、３３２…ソース電極層（第１電極層）、３５０…ドレイン電極層、３６０…ｐ型ボディ領域、３６２…ｎ^＋型ソース領域、３６４…ｐ^＋型コンタクト領域、３７０…ゲート電極、３７２…ゲート絶縁層、３７４…層間絶縁層、Ｒ１…活性領域、Ｒ２…耐圧領域、Ｒ３…周辺領域

Claims (8)

1. ｎ型の半導体層と、
   活性領域における前記半導体層の表面に形成され、ｐ型の半導体材料からなる複数の柱状埋込層と、
   前記活性領域における前記半導体層の表面上に形成された第１電極層と、
   活性領域を囲む耐圧領域における前記半導体層の表面に形成され、ｐ型の半導体材料からなる複数の環状柱状埋込層と、
   前記耐圧領域及び当該耐圧領域を囲む周辺領域における前記半導体層の表面上に形成された絶縁層と、
   前記周辺領域における前記半導体層の表面に形成され、ｐ型の半導体材料からなる第２環状柱状埋込層と、
   前記第２環状柱状埋込層の上方に前記絶縁層を介して形成された環状導電層とを備える、スーパージャンクション構造を有する半導体装置であって、
   前記環状導電層は、前記周辺領域のみに形成されており、
   前記第１電極層と前記環状導電層との間隔は、高温環境下で前記半導体装置に長時間逆バイアスを与えた場合に前記絶縁層の表面において生成することがある可動イオンが前記第１電極層と前記環状導電層との電位差によって前記第１電極層又は前記環状導電層のいずれかの電極に捕獲される間隔であり、
   前記環状導電層は前記複数の環状柱状埋込層の表面には設けられておらず、前記環状導電層と前記活性領域との間に前記耐圧領域が設けられ、
   前記第２環状柱状埋込層は周縁端部には設けられておらず、
   前記環状導電層の下方に複数の前記第２環状柱状埋込層が設けられ、そのうちの少なくとも１つが前記環状導電層に接続されていることを特徴とする、スーパージャンクション構造を
   有する半導体装置。
2. 請求項１に記載のスーパージャンクション構造を有する半導体装置において、
   前記絶縁層は、前記周辺領域における前記第２環状柱状埋込層が形成されている領域において開口部を有し、
   前記環状導電層は、前記開口部を介して、前記第２環状柱状埋込層に接続されていることを特徴とする、スーパージャンクション構造を有する半導体装置。
3. 請求項２に記載のスーパージャンクション構造を有する半導体装置において、
   前記環状導電層に接続されている第２環状柱状埋込層の表面近傍には、ｐ型の高濃度拡散領域が形成されていることを特徴とする、スーパージャンクション構造を有する半導体装置。
4. 請求項１に記載のスーパージャンクション構造を有する半導体装置において、
   前記絶縁層は、前記周辺領域における前記第２環状柱状埋込層が形成されていない領域において開口部を有し、
   前記環状導電層は、前記開口部を介して、前記半導体層に接続されており、
   前記環状導電層に接続されている領域における前記半導体層の表面には、ｎ型の高濃度拡散領域が形成されていることを特徴とする、スーパージャンクション構造を有する半導体装置。
5. 請求項１〜４のいずれかに記載のスーパージャンクション構造を有する半導体装置において、
   最外周の第２環状柱状埋込層よりも外周側に伸びる前記環状導電層の幅寸法は、第２環状柱状埋込層の深さ寸法よりも大きいことを特徴とする、スーパージャンクション構造を有する半導体装置。
6. 請求項１〜５のいずれかに記載のスーパージャンクション構造を有する半導体装置において、
   前記環状導電層として、複数の環状導電層を備えることを特徴とする、スーパージャンクション構造を有する半導体装置。
7. 請求項１〜６のいずれかに記載のスーパージャンクション構造を有する半導体装置において、
   前記第２環状柱状埋込層として、複数の第２環状柱状埋込層を備えることを特徴とする、スーパージャンクション構造を有する半導体装置。
8. 請求項７に記載の、スーパージャンクション構造を有する半導体装置において、
   前記環状導電層は、最内周の第２環状柱状埋込層に接続されていることを特徴とする、
   スーパージャンクション構造を有する半導体装置。