JP6127500B2 - 電気光学装置用基板の製造方法、電気光学装置、および電子機器 - Google Patents

Description

本発明は、電気光学装置用基板の製造方法、電気光学装置、および電子機器に関する。

表示領域に複数の画素およびスイッチング素子が設けられた素子基板と、素子基板に対向配置された対向基板と、の間に電気光学物質（例えば、液晶など）を備えた電気光学装置が知られている。電気光学装置として、例えば、プロジェクターの液晶ライトバルブとして用いられる液晶装置などを挙げることができる。このような液晶装置においては、高い光利用効率を実現することが求められている。

そこで、素子基板または対向基板の一方における表示領域内にプリズム（反射部）を設け、液晶装置に入射した光を画素領域に効率よく導くことにより、液晶装置の実質的な開口率の向上を図る構成が提案されている（例えば、特許文献１参照）。このようなプリズムは、基板における画素同士の間の非開口領域に断面Ｖ字状の溝として形成され、溝の開口部を塞ぐことによって内部が中空となった溝の側面を反射面として、入射した光を画素領域に向けて反射する。

特開２０１１−１２８２９２号公報

ところで、特許文献１に記載の技術のように、基板面に金属材料を堆積させて溝の開口部を塞ぐ方法では、開口部側から金属材料が溝の内部に入り込んでしまい、溝の側面のうちプリズムの反射面として機能する部分が著しく狭くなってしまうおそれがある。これに対して、例えば、基板面に犠牲層を堆積させて溝を犠牲層で埋め、犠牲層のうちの溝の外部に位置する部分を研磨して除去した後に犠牲層を覆う封止層を形成し、封止層に設けた貫通孔を介して犠牲層を除去した後、この封止層を別の封止層でさらに覆って貫通孔を塞ぐ方法が考えられる。このような方法において、犠牲層のうちの溝の外部に位置する部分を除去する際に、基板面の凹凸を緩和し犠牲層が溝の外部に残らないように基板面を研磨すると、犠牲層とともに基板面も研磨される。

しかしながら、基板面のうち溝が形成された表示領域内では、溝が形成されていない非表示領域（表示領域の外側）に比べて、単位面積に占める基板材料の比率が小さくなるためにより多く（深く）研磨されて、表示領域と非表示領域とで段差が生じてしまう。このような、表示領域と非表示領域との段差が大きいと、封止層の上層に平坦化層を設けて平坦化層の表面を研磨しても段差が十分に緩和できず、平坦化が困難となる場合があるという課題がある。また、その場合に、非表示領域の一部分を除去して段差を緩和しようとすると、非表示領域の一部分を除去する工程が別途必要となり、生産性が低下するという課題がある。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。

［適用例１］本適用例に係る電気光学装置用基板の製造方法は、溝を含む反射部が配置された第１領域と、前記第１領域の外側を囲む第２領域と、を主面に有する電気光学装置用基板の製造方法であって、光透過性を有する基板の前記第１領域に前記溝を形成する工程と、前記主面の側に犠牲層を堆積させて、前記溝の内部を前記犠牲層で埋める工程と、前記基板の前記主面の側を研磨して、前記犠牲層のうち前記溝の外部に位置する部分を除去する第１研磨工程と、前記主面および前記溝の内部の前記犠牲層を覆う第１封止層を形成する工程と、前記第１封止層の前記溝の内部の前記犠牲層と重なる位置に貫通孔を形成する貫通孔形成工程と、前記貫通孔を介して前記溝の内部の前記犠牲層を除去する工程と、前記第１封止層を覆って前記貫通孔を塞ぐ第２封止層を形成する第２封止層形成工程と、前記基板の前記主面の側を研磨する第２研磨工程と、を有し、前記第２研磨工程の前に、前記主面の側の前記第２領域に凹部を形成することを特徴とする。

本適用例の方法によれば、基板の第２領域に凹部を形成するので、第１研磨工程で基板の主面の側を研磨する際に第１領域の研磨量が第２領域の研磨量よりも多くなることで生じた第１領域と第２領域との段差を緩和することができる。そして、第１領域と第２領域との段差が緩和された後で第２研磨工程を行うので、第２研磨工程において基板の主面の側を容易に平坦化できるとともに、平坦性を向上させることができる。

［適用例２］上記適用例に係る電気光学装置用基板の製造方法であって、前記第２封止層形成工程の前に、前記凹部を形成することが好ましい。

本適用例の方法によれば、基板の主面の第１領域と第２領域との段差が緩和された後で第１領域と第２領域とを覆って第２封止層を形成するので、第２封止層の表面を段差が少ない面とすることができる。これにより、第２研磨工程において基板の主面の側の平坦性をより向上させることができる。

［適用例３］上記適用例に係る電気光学装置用基板の製造方法であって、前記貫通孔形成工程において、前記凹部を形成することが好ましい。

本適用例の方法によれば、第１封止層に貫通孔を形成する工程において貫通孔だけでなく凹部も形成するので、凹部を形成する工程を別途必要としない。これにより、凹部を形成する工程を別途必要とする場合に比べて、電気光学装置用基板の生産性を向上することができる。

［適用例４］上記適用例に係る電気光学装置用基板の製造方法であって、前記凹部を、前記第１領域の外側を囲むように形成することが好ましい。

本適用例の方法によれば、第１領域の外側を囲むように凹部を形成するので、第１領域の周囲に亘って第２領域との段差を緩和できる。これにより、基板の主面の側の平坦性をより一層向上させることができる。

［適用例５］上記適用例に係る電気光学装置用基板の製造方法であって、前記凹部は、所定の間隔を空けて複数個形成されることが好ましい。

本適用例の方法によれば、隣り合う凹部同士の間に所定の間隔を空けて、複数の凹部を形成する。研磨工程における研磨荷重は、基板を加圧する圧力が一定であれば、基板と研磨パッドの接触面積が小さいほど大きくなる。したがって、隣り合う凹部同士の間隔を適宜設定することで、第２研磨工程における基板と研磨パッドの接触面積を調整して、第１領域の研磨レートと第２領域の研磨レートとの差を制御することができる。これにより、基板の主面の側の平坦性をさらに向上させることができる。

［適用例６］上記適用例に係る電気光学装置用基板の製造方法であって、前記貫通孔形成工程と前記第２研磨工程との間に、前記凹部と平面的に重なる領域にマークを形成する工程と、前記マークと前記第２封止層とを覆う平坦化層を形成する工程と、を有していてもよい。

本適用例の方法によれば、第２領域に凹部を形成して凹部と平面的に重なる領域にマークを形成するので、凹部を形成しない場合と比べて、基板の主面の側におけるマークと第１領域との段差を小さくできる。そのため、第２研磨工程において平坦化層の表面を研磨する際に、凹部を形成しない場合と比べて、マーク上の平坦化層の残厚を容易に確保できるので、マークが消失してしまうことやマークの一部が除去されてしまうことを抑止できる。

［適用例７］本適用例に係る電気光学装置は、複数の画素電極と、前記複数の画素電極の各々に対応するスイッチング素子と、が設けられた第１基板と、前記第１基板に対向配置された第２基板と、前記第１基板と前記第２基板との間に設けられた電気光学物質層と、を備え、前記第１基板または前記第２基板のいずれか一方が、上記適用例の電気光学装置用基板の製造方法で製造された電気光学装置用基板を備えていることを特徴とする。

本適用例の構成によれば、電気光学装置が備える第１基板または第２基板のいずれか一方が、上記適用例の電気光学装置用基板の製造方法で製造された、電気光学物質層側の面の平坦性が良好であり生産性が高い電気光学装置用基板を備えている。したがって、表示品質とコスト競争力に優れた電気光学装置を提供できる。

［適用例８］本適用例に係る電子機器は、上記適用例の電気光学装置を備えていることを特徴とする。

本適用例の構成によれば、表示品質とコスト競争力に優れた電気光学装置を備えた電子機器を提供することができる。

第１の実施形態に係る液晶装置の構成を示す概略図である。 第１の実施形態に係る液晶装置の電気的な構成を示す等価回路図である。 画素の配置を示す概略平面図である。 画素およびプリズム（反射部）の構造を示す概略断面図である。 第１の実施形態に係る電気光学装置用基板の製造方法を示す概略断面図である。 第１の実施形態に係る電気光学装置用基板の製造方法を示す概略断面図である。 第１の実施形態に係る電気光学装置用基板の製造方法を示す概略断面図である。 第１の実施形態に係る電気光学装置用基板の製造方法を示す概略断面図である。 第１の実施形態に係る電気光学装置用基板の製造方法を示す概略断面図である。 第１の実施形態に係る電気光学装置用基板の製造方法を示す概略断面図である。 第２の実施形態に係る電気光学装置用基板の製造方法を示す概略図である。 第３の実施形態に係る電子機器としてのプロジェクターの構成を示す概略図である。

以下、本発明を具体化した実施形態について図面を参照して説明する。使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大、縮小、あるいは誇張して表示している。また、説明に必要な構成要素以外は図示を省略する場合がある。

なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。

（第１の実施形態）
＜電気光学装置＞
ここでは、電気光学装置として、薄膜トランジスター（Thin Film Transistor：ＴＦＴ）を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、後述する投射型表示装置（プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。

まず、第１の実施形態に係る電気光学装置としての液晶装置について、図１および図２を参照して説明する。図１は、第１の実施形態に係る液晶装置の構成を示す概略図である。詳しくは、図１（ａ）は液晶装置の構成を示す概略平面図であり、図１（ｂ）は図１（ａ）のＨ−Ｈ’線に沿った概略断面図である。また、図２は、第１の実施形態に係る液晶装置の電気的な構成を示す等価回路図である。

図１（ａ）および（ｂ）に示すように、第１の実施形態に係る液晶装置１は、第１基板としての素子基板２０と、素子基板２０に対向配置された第２基板としての対向基板３０と、素子基板２０と対向基板３０との間に配置された電気光学物質層としての液晶層４０とを備えている。本実施形態では、対向基板３０が本発明の電気光学装置用基板としてのプリズム基板１０を備えている。

液晶装置１は、例えば、ＴＮ（Twisted Nematic）モードやＶＡ（Vertical Alignment）モードで動作する。液晶装置１は、対向基板３０側から入射した光を変調して素子基板２０側に射出する透過型の液晶装置である。

図１（ａ）および（ｂ）に示すように、素子基板２０は対向基板３０よりも一回り大きく、両基板は、額縁状に配置されたシール材４２を介して接合されている。液晶層４０は、素子基板２０と対向基板３０とシール材４２とによって囲まれた空間に封入された、電気光学物質としての正または負の誘電異方性を有する液晶で構成されている。

シール材４２は、例えば熱硬化性または紫外線硬化性のエポキシ樹脂などの接着剤からなる。シール材４２には、素子基板２０と対向基板３０との間隔を一定に保持するためのスペーサー（図示省略）が混入されている。額縁状に配置されたシール材４２の内側には、対向基板３０に設けられた額縁状の遮光層３２が配置されている。遮光層３２は、例えば遮光性の金属あるいは金属酸化物などからなる。

遮光層３２の内側は、複数の画素Ｐが配列された第１領域としての表示領域Ｅとなっている。表示領域Ｅは、液晶装置１において、実質的に表示に寄与する領域である。また、遮光層３２が形成された領域を含め、表示領域Ｅの周囲を囲む領域を第２領域としての非表示領域Ｆという。非表示領域Ｆは、表示に寄与しない領域である。なお、図１（ａ），（ｂ）では図示を省略したが、表示領域Ｅ内においても、複数の画素Ｐを平面的に区画する遮光部（図３に示す非開口領域Ｄ２）が、格子状に設けられている。

素子基板２０の１辺部のシール材４２の外側には、１辺部に沿ってデータ線駆動回路５１および複数の外部接続端子５４が設けられている。また、その１辺部に対向する他の１辺部に沿ったシール材４２の内側には、検査回路５３が設けられている。さらに、これらの２辺部と直交し互いに対向する他の２辺部に沿ったシール材４２の内側には、走査線駆動回路５２が設けられている。

検査回路５３が設けられた１辺部のシール材４２の内側には、２つの走査線駆動回路５２を繋ぐ複数の配線５５が設けられている。これらデータ線駆動回路５１、走査線駆動回路５２に繋がる配線は、複数の外部接続端子５４に接続されている。また、対向基板３０の角部には、素子基板２０と対向基板３０との間で電気的導通をとるための上下導通部５６が設けられている。なお、検査回路５３の配置はこれに限定されず、データ線駆動回路５１と表示領域Ｅとの間のシール材４２の内側に沿った位置に設けてもよい。

以下の説明では、データ線駆動回路５１が設けられた１辺部に沿った方向をＸ方向とし、この１辺部と直交し互いに対向する他の２辺部に沿った方向をＹ方向とする。図１（ａ）のＨ−Ｈ’線の方向は、Ｙ方向に沿った方向である。また、Ｘ方向およびＹ方向と直交し図１（ｂ）における上方に向かう方向をＺ方向とする。なお、本明細書では、液晶装置１の対向基板３０の表面の法線方向（Ｚ方向）から見ることを「平面視」という。

図１（ｂ）に示すように、素子基板２０の液晶層４０側には、画素Ｐ毎に設けられたスイッチング素子としてのＴＦＴ２４（図４参照）と、光透過性を有する画素電極２８と、信号配線（図示しない）と、画素電極２８を覆う配向膜２９とが設けられている。画素電極２８は、ＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの光透過性を有する導電膜からなる。

対向基板３０は、後述する反射部としてのプリズム１５（図４参照）が設けられた電気光学装置用基板としてのプリズム基板１０を備えている。対向基板３０の液晶層４０側には、遮光層３２と、平坦化層３３と、共通電極３４と、共通電極３４を覆う配向膜３５とが設けられている。

遮光層３２は、図１（ａ）および（ｂ）に示すように、平面的に走査線駆動回路５２、複数の配線５５や検査回路５３と重なる位置に額縁状に設けられている。遮光層３２は、対向基板３０側から入射する光を遮蔽して、これらの駆動回路を含む周辺回路の光による誤動作を防止する役目を果たしている。また、不必要な迷光が表示領域Ｅに入射しないように遮蔽して、表示領域Ｅの表示における高いコントラストを確保している。

図１（ｂ）に示す平坦化層３３は、遮光層３２を覆うように形成されている。平坦化層３３は、例えばシリコン酸化膜（ＳｉＯ₂）などの絶縁膜で形成され、光透過性を有している。平坦化層３３は、遮光層３２などに起因する凹凸を緩和し、共通電極３４が形成される液晶層４０側の面が平坦となるように設けられている。平坦化層３３の形成方法としては、例えば、プラズマＣＶＤ（Chemical Vapor Deposition）法などを用いて成膜する方法が挙げられる。

共通電極３４は、例えばＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの光透過性を有する導電膜からなり、平坦化層３３を覆うとともに、図１（ａ）に示すように対向基板３０の四隅に設けられた上下導通部５６により素子基板２０側の配線に電気的に接続されている。

配向膜２９および配向膜３５は、液晶装置１の光学設計に基づいて選定される。配向膜２９および配向膜３５は、例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、液晶分子に対して略水平配向処理が施されたものや、ＳｉＯｘ（酸化シリコン）などの無機材料を気相成長法を用いて成膜して、液晶分子に対して略垂直配向させたものが挙げられる。

液晶層４０を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。例えば、ノーマリーホワイトモードの場合、各画素Ｐの単位で印加された電圧に応じて入射光に対する透過率が減少する。ノーマリーブラックモードの場合、各画素Ｐの単位で印加された電圧に応じて入射光に対する透過率が増加し、全体として液晶装置１からは画像信号に応じたコントラストをもつ光が射出される。

図２に示すように、表示領域Ｅには、走査線２とデータ線３とが互いに絶縁され交差するように形成されている。走査線２が延在する方向がＸ方向であり、データ線３が延在する方向がＹ方向である。画素Ｐは、走査線２とデータ線３との交差に対応して設けられている。画素Ｐのそれぞれには、画素電極２８と、スイッチング素子としてのＴＦＴ２４（Thin Film Transistor：薄膜トランジスター）とが設けられている。

ＴＦＴ２４のソース電極（図示しない）は、データ線駆動回路５１から延在するデータ線３に電気的に接続されている。データ線３には、データ線駆動回路５１（図１参照）から画像信号（データ信号）Ｓ１、Ｓ２、…、Ｓｎが線順次で供給される。ＴＦＴ２４のゲート電極（図示しない）は、走査線駆動回路５２から延在する走査線２の一部である。走査線２には、走査線駆動回路５２から走査信号Ｇ１、Ｇ２、…、Ｇｍが線順次で供給される。ＴＦＴ２４のドレイン電極（図示しない）は、画素電極２８に電気的に接続されている。

画像信号Ｓ１、Ｓ２、…、Ｓｎは、ＴＦＴ２４を一定期間だけオン状態とすることにより、データ線３を介して画素電極２８に所定のタイミングで書き込まれる。このようにして画素電極２８を介して液晶層４０に書き込まれた所定レベルの画像信号は、対向基板３０に設けられた共通電極３４（図３参照）との間に形成される液晶容量で一定期間保持される。

なお、保持された画像信号Ｓ１、Ｓ２、…、Ｓｎがリークするのを防止するため、データ線３に沿って平行するように形成された容量線４と画素電極２８との間に蓄積容量５が形成され、液晶容量と並列に配置されている。このように、各画素Ｐの液晶に電圧信号が印加されると、印加された電圧レベルにより液晶の配向状態が変化する。これにより、液晶層４０（図４参照）に入射した光が変調されて階調表示が可能となる。

次に、画素Ｐの平面的な配置とプリズム基板１０の構造について、図３および図４を参照して説明する。図３は、画素の配置を示す概略平面図である。図４は、画素およびプリズム（反射部）の構造を示す概略断面図である。詳しくは、図４は、図３のＡ−Ａ’線に沿った概略断面図である。

図３に示すように、画素Ｐは、表示領域Ｅに、Ｘ方向およびＹ方向にマトリックス状に配置されている。表示領域Ｅにおいて、遮光部により光が遮蔽された領域を非開口領域Ｄ２という。非開口領域Ｄ２は、Ｘ方向とＹ方向とに延在する格子状に設けられている。また、非開口領域Ｄ２に囲まれた光が透過する領域を、開口領域Ｄ１という。非開口領域Ｄ２により、平面視で四角形（略正方形）に区画された開口領域Ｄ１が、画素Ｐの領域（画素領域）である。

Ｘ方向に延在する非開口領域Ｄ２には、走査線２（図２参照）が設けられている。また、Ｙ方向に延在する非開口領域Ｄ２には、データ線３（図２参照）が設けられている。走査線２およびデータ線３は、遮光性の導電材料で形成されており、これらによって液晶装置１の遮光部が構成される。なお、対向基板３０の遮光層３２を、非開口領域Ｄ２に重なるように格子状に設けて、遮光部の一部としてもよい。

素子基板２０に設けられた画素電極２８は、平面視で四角形（略正方形）であり、外縁部が非開口領域Ｄ２に平面的に重なるように配置されている。本実施形態では、非開口領域Ｄ２の幅は、Ｘ方向およびＹ方向において同じ幅に設定されている。また、非開口領域Ｄ２には、対向基板３０に設けられた溝１２（プリズム１５）が配置されている。

図３においては図示を省略したが、非開口領域Ｄ２の交差部付近には、画素Ｐ毎にＴＦＴ２４が配置されている。ＴＦＴ２４を非開口領域Ｄ２に配置することにより、ＴＦＴ２４への光の入射が抑制される。

図４に示すように、素子基板２０は、基板２１と、走査線２と、絶縁層２３と、ＴＦＴ２４と、絶縁層２５と、データ線３と、絶縁層２７と、画素電極２８と、配向膜２９とを備えている。基板２１は、例えばガラスや石英などの光透過性を有する材料からなる。

走査線２は、例えば、Ａｌ（アルミニウム）、Ｍｏ（モリブデン）、Ｗ（タングステン）、Ｔｉ（チタン）、Ｔａ（タンタル）、Ｃｒ（クロム）などの金属材料の少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらを積層したものからなり、遮光性を有している。

絶縁層２３は、基板２１と走査線２とを覆うように設けられている。絶縁層２３は、例えばシリコン酸化膜（ＳｉＯ₂）などの絶縁膜で形成され、光透過性を有している。ＴＦＴ２４は、絶縁層２３上に設けられている。ＴＦＴ２４は、画素電極２８を駆動するスイッチング素子である。図示を省略するが、ＴＦＴ２４は、半導体層、ゲート電極、ソース電極、およびドレイン電極で構成されている。

半導体層は、例えば、多結晶シリコン膜からなり、島状に形成されている。半導体層には、不純物イオンが注入されて、ソース領域、チャネル領域、およびドレイン領域が形成されている。チャネル領域とソース領域、または、チャネル領域とドレイン領域との間には、ＬＤＤ（Lightly Doped Drain）領域が形成されていてもよい。

ゲート電極は、素子基板２０において平面視で半導体層のチャネル領域と重なる領域に絶縁層２５の一部（ゲート絶縁膜）を介して形成されている。図示を省略するが、ゲート電極は、下層側に配置された走査線２にコンタクトホールを介して電気的に接続されており、走査信号が印加されることによってＴＦＴ２４をオン／オフ制御している。

なお、ＴＦＴ２４の構造としては、このような所謂トップゲート構造に限らず、絶縁層２３を介して半導体層のチャネル領域と重なり合った走査線２の部分がゲート電極として機能する、所謂ボトムゲート構造を採用してもよい。

絶縁層２５は、絶縁層２３とＴＦＴ２４とを覆うように設けられている。絶縁層２５は、例えばシリコン酸化膜（ＳｉＯ₂）などの絶縁膜で形成され、光透過性を有している。絶縁層２５は、ＴＦＴ２４の半導体層とゲート電極との間を絶縁するゲート絶縁膜を含む。絶縁層２５により、ＴＦＴ２４によって生じる表面の凹凸が緩和される。

絶縁層２５上には、データ線３が設けられている。データ線３は、走査線２と同様の材料で形成され、遮光性を有している。ＴＦＴ２４は、遮光性を有する走査線２およびデータ線３との間に挟まれるように配置されている。これにより、ＴＦＴ２４の半導体層に光が入射することによりスイッチング動作が不安定になることを抑制している。なお、遮光部として、走査線２およびデータ線３の他に、遮光性の材料で形成された遮光層を、ＴＦＴ２４の下層および上層の少なくとも一方に別途設ける構成としてもよい。

なお、図示を省略するが、絶縁層２５上には、データ線３と配線層を異ならせて容量線４が設けられている。絶縁層２５とデータ線３と容量線４とを覆うように、絶縁層２７が設けられている。絶縁層２７は、例えばシリコン酸化膜（ＳｉＯ₂）などの絶縁膜で形成され、光透過性を有している。

画素電極２８は、絶縁層２７上に、画素Ｐに対応して設けられている。画素電極２８は、開口領域Ｄ１に平面的に重なるように配置されている。画素電極２８は、例えば、ＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの光透過性を有する導電膜からなる。画素電極２８は、絶縁層２５や絶縁層２７に設けられたコンタクトホール（図示しない）を介して、ＴＦＴ２４の半導体層におけるドレイン領域に電気的に接続されている。配向膜２９は、画素電極２８を覆うように設けられている。

対向基板３０は、上述した通り、プリズム基板１０と、遮光層３２（図１（ｂ）参照）と、平坦化層３３と、共通電極３４と、配向膜３５とを備えている。対向基板３０が備えるプリズム基板１０の構成について、以下に説明する。

＜電気光学装置用基板＞
電気光学装置用基板としてのプリズム基板１０は、基板としての基板本体１１と、基板本体１１の主面としての第１面１１ａの側に設けられたプリズム（反射部）１５と、第１面１１ａ上に積層された第１封止層１３および第２封止層１４とを有している。基板本体１１は、例えばガラスや石英などの光透過性を有する材料からなる。

プリズム１５は、基板本体１１の第１面１１ａの側に形成された溝１２を有している。溝１２は、液晶層４０に向かって開くように、断面視でＶ字状に形成されている。溝１２の断面は、第１面１１ａに開口する開口部１２ｃを底辺とし、Ｖ字状の２つの傾斜面１２ａを２辺とする略二等辺三角形形状をなしている。溝１２の内部は、中空状態の中空部１２ｂとなっている。

溝１２は、平面視で、非開口領域Ｄ２に重なるように形成されている。すなわち、溝１２は、格子状に形成されており、Ｘ方向においては走査線２（図２参照）に重なり、Ｙ方向においてはデータ線３（図２参照）に重なるように配置されている。

溝１２の略二等辺三角形形状の頂点は、非開口領域Ｄ２の幅方向の中心に位置している。溝１２の幅（略二等辺三角形形状の底辺の長さ）は、非開口領域Ｄ２の幅と同じか、あるいはやや幅広に設定されている。本実施形態では、溝１２の幅は、例えば、１μｍ〜２μｍ程度である。溝１２の深さ（Ｚ方向における長さ）は、例えば、２０μｍ〜３０μｍ程度である。

第１封止層１３は、基板本体１１の第１面１１ａを覆い、溝１２の開口部１２ｃを塞ぐように形成されている。第１封止層１３は、溝１２に対してオーバーハング状態であり、例えば、溝１２の開口部１２ｃから内部に入り込まないように形成されている。なお、第１封止層１３は、開口部１２ｃから僅かに（例えば、１μｍ程度まで）溝１２の内部に入り込んで形成されていてもよい。

第１封止層１３には、溝１２の開口部１２ｃと重なる位置に、開口部１２ｃよりも小さな開口面積で中空部１２ｂに連通する貫通孔１３ａが設けられている。貫通孔１３ａは、平面視で、格子状の非開口領域Ｄ２の交差部に配置されている（図３参照）。貫通孔１３ａの平面形状は、例えば円形であるが、他の形状であってもよい。第２封止層１４は、第１封止層１３を覆って形成され、貫通孔１３ａを塞いでいる。第１封止層１３および第２封止層１４は、シリコン酸化膜などの絶縁膜で形成され、光透過性を有している。

溝１２は第１封止層１３および第２封止層１４によって封止されており、溝１２の内部に中空状態の中空部１２ｂを構成している。中空部１２ｂは、例えば、真空に近い状態となっている。プリズム１５は、基板本体１１の第１面１１ａとは反対側の第２面１１ｂから入射する光を、基板本体１１と溝１２との境界面（傾斜面１２ａ）において、液晶層４０側に向けて反射する。なお、中空部１２ｂは、空気層となっていてもよい。

ここで、第１封止層１３は、開口部１２ｃから溝１２の内部に入り込まないように形成されているか、僅かに溝１２の内部に入り込んで形成されているので、特許文献１に記載の電気光学装置用基板と比べて、プリズム１５の反射面として機能する傾斜面１２ａをより大きくできる。

＜電気光学装置用基板の作用＞
続いて、図４を参照して、液晶装置１に入射した光がどのように集光され射出されるかについて説明する。液晶装置１において、対向基板３０（プリズム基板１０）側から入射した光は、液晶層４０によって画素Ｐ毎に光変調された後、素子基板２０側に射出される。ここで、液晶装置１には、様々な入射角度の光が入射する。例えば、画素Ｐの領域（開口領域Ｄ１）の平面的な中心を通過する光軸に沿って入射した入射光Ｌ１は、そのまま画素Ｐの領域内で直進し、液晶層４０を通過して素子基板２０側に射出される。

一方、入射光Ｌ１よりも外側から入射した入射光Ｌ２は、そのまま直進した場合、画素Ｐの領域（開口領域Ｄ１）から外れて遮光部（データ線３）で遮光されてしまう。液晶装置１では、このような入射光Ｌ２を、プリズム１５で反射させることにより画素Ｐの領域に向かわせる。このように、液晶装置１では、プリズム１５により入射光を画素Ｐの領域に向けて効率よく導くので、入射光の利用効率を高めることができる。

プリズム１５は、入射光を基板本体１１と溝１２との境界面（傾斜面１２ａ）において全反射させる機能を有する。入射光を全反射させるため、プリズム１５の光学条件として、基板本体１１の屈折率をＲ１とし、中空部１２ｂの屈折率をＲ２とし、傾斜面１２ａの法線に対する入射光の入射角度をθとした場合、Ｒ１＞Ｒ２、かつ、ｓｉｎθ＞Ｒ２／Ｒ１を満たす必要がある。

例えば、基板本体１１の材料として石英を用いている場合、基板本体１１の屈折率Ｒ１は１．４６であるので、中空部１２ｂの屈折率Ｒ２は、例えば１．４以下であればよい。本実施形態では、中空部１２ｂが真空に近い状態であるので、基板本体１１の屈折率Ｒ１に対して中空部１２ｂの屈折率Ｒ２は極めて小さくなる。したがって、入射角度θの広い角度範囲にわたって、入射光を傾斜面１２ａで全反射させることができる。

プリズム１５の傾斜面１２ａが、基板本体１１の第２面１１ｂの法線方向となす角度の設計については、入射光の角度分布や、後述するプロジェクター１００の投射レンズ１１７（図１２参照）の取り込み角度（Ｆ値）などに基づいて決定される。本実施形態では、傾斜面１２ａが基板本体１１の第２面１１ｂの法線方向となす角度は、例えば、１°〜３°程度である。

なお、液晶装置１における素子基板２０や対向基板３０には、屈折率が異なる絶縁膜や導電膜などが存在し、入射光はこれらの絶縁膜や導電膜と液晶層４０とを透過する。したがって、プリズム１５の光学条件として、液晶装置１の構成において最も光の利用効率が高くなる光学条件を見出すことが望ましい。また、プリズム１５における溝１２の深さ、開口部１２ｃの幅、および傾斜面１２ａの角度は、最も光の利用効率が高くなる光学条件に基づいて決定されることが望ましい。

＜電気光学装置用基板の製造方法＞
次に、第１の実施形態に係る電気光学装置用基板としてのプリズム基板１０の製造方法について、図５、図６、図７、図８、図９および図１０を参照して説明する。図５、図６、図７、図８、図９および図１０は、第１の実施形態に係る電気光学装置用基板の製造方法を示す概略断面図である。なお、図５、図６、図７、図８、図９および図１０の各図は、図３のＡ−Ａ’線に沿った概略断面図に相当する。

なお、図示しないが、プリズム基板１０の製造工程では、プリズム基板１０を複数枚取りできる大型の基板（マザー基板）で加工が行われ、最終的にそのマザー基板を切断して個片化することにより、複数のプリズム基板１０が得られる。したがって、以下に説明する各工程では個片化する前のマザー基板の状態で加工が行われるが、ここでは、マザー基板の中の個別のプリズム基板１０に対する加工について説明する。

まず、図５（ａ）に示すように、光透過性を有する基板本体１１の第１面１１ａに、マスク層７１を形成する。本実施形態では、基板本体１１の材料として石英を用いる。マスク層７１としては、次の工程で形成する溝１２を深く形成するため、例えば、Ｗ（タングステン）やＷＳｉ（タングステンシリサイド）などの金属材料からなるハードマスクを用いることが好ましい。そして、フォトリソグラフィ技術を用いて、マスク層７１の表示領域Ｅに対応する領域内に、開口部７１ａを形成する。開口部７１ａは、平面視で図３に示す非開口領域Ｄ２に対応して形成される。

次に、マスク層７１の開口部７１ａを介して、基板本体１１にエッチング処理を施す。これにより、図５（ｂ）に示すように、基板本体１１の第１面１１ａの表示領域Ｅ内に、開口部１２ｃと傾斜面１２ａとを有する溝１２が形成される。エッチング処理としては、例えば、高密度プラズマを形成可能なＩＣＰ（ICP-RIE／Inductive Coupled Plasma-RIE）ドライエッチング装置によるドライエッチングなどを用いる。

エッチングガスとしては、例えば、フッ素系ガスに酸素や一酸化炭素等を混合したガスを用いる。例えば、基板本体１１とマスク層７１とのエッチング選択比を４以上：１とすると、マスク層７１の厚さに対して４倍以上の深さを有する断面Ｖ字形状の溝１２を形成できる。溝１２を形成した後、基板本体１１からマスク層７１を除去する。

次に、図５（ｃ）に示すように、基板本体１１の第１面１１ａに犠牲層７２の材料を堆積させて、第１面１１ａを覆い溝１２の内部を埋めて開口部１２ｃを塞ぐ犠牲層７２を形成する。犠牲層７２の材料としては、例えば、シリコンを用いることができる。犠牲層７２を形成する方法としては、例えば、ＣＶＤ（Chemical Vapor Deposition）法を用いることができる。なお、犠牲層７２の材料として樹脂材料を用い、スピンコート法などにより塗布して犠牲層７２を形成してもよい。

次に、図６（ａ）〜（ｃ）に示すように、基板本体１１の第１面１１ａの側を研磨して、犠牲層７２のうちの溝１２の内部よりも外側の部分を除去する（第１研磨工程）。図６（ａ）〜（ｃ）は、第１研磨工程における研磨加工の進行に応じた状態を、模式的に示している。研磨方法としては、例えば、化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）処理が挙げられる。ＣＭＰ処理では、研磨パッドを備えた研磨装置（図示は省略）と化学研磨剤とを使用して、化学作用と機械的研磨の複合作用により、表面の凹凸を削って平坦化する加工を行う。

まず、図６（ａ）に示すように、犠牲層７２のうち第１面１１ａよりも上方の部分を除去する。これにより、犠牲層７２のうちの、第１面１１ａよりも上方の部分が除去され、溝１２の内部を埋める部分が残される。

図６（ａ）には図示しないが、この状態では、基板本体１１の第１面１１ａの側に、第１面１１ａ上に残った犠牲層７２や溝１２に起因する凹凸が多数存在する。また、第１面１１ａ上に犠牲層７２が僅かでも残っていると、基板本体１１を透過する光の透過率が低下してしまう。そこで、この状態から、さらに第１面１１ａの研磨を続ける。

ここで、犠牲層７２の材料であるシリコンの硬度は、基板本体１１の材料である石英の硬度よりも低い。そのため、第１面１１ａの研磨を続けることで、図６（ｂ）に示すように、犠牲層７２の方が基板本体１１よりも多く研磨されて、犠牲層７２が第１面１１ａから溝１２の内部へ掘り込まれた状態となる。この図６（ｂ）に示すような状態になると、一時的に、基板本体１１だけが研磨されることとなる。

また、ＣＭＰ処理における研磨荷重は、基板本体１１を加圧する圧力と研磨パッドの接触面積とに依存し、基板本体１１を加圧する圧力が一定であれば、基板本体１１と研磨パッドの接触面積が小さいほど大きくなる。溝１２は表示領域Ｅ内に設けられているため、表示領域Ｅ内では、溝１２が設けられていない非表示領域Ｆに比べて、単位面積に占める基板材料の比率が小さくなる。

そのため、基板本体１１に対する研磨荷重は、研磨する面全体で均一とはならず、非表示領域Ｆよりも表示領域Ｅ内において大きくなる。そのため、表示領域Ｅ内における研磨レートは、非表示領域Ｆにおける研磨レートよりも高くなる。その結果、図６（ｃ）に示すように、基板本体１１は、表示領域Ｅにおいて非表示領域Ｆよりも多く研磨されるため、非表示領域Ｆに対して表示領域Ｅが凹状に窪んだ状態となる。すなわち、表示領域Ｅと非表示領域Ｆとで段差が生じることとなる。

図７（ａ）に第１研磨工程の初期段階における段差の状況を模式的に示し、図７（ｂ）に第１研磨工程終了時の段差の状況を模式的に示す。図７（ａ）に示すように、第１研磨工程の初期段階では、表示領域Ｅおよび非表示領域Ｆに多数の凹凸が存在している。研磨を続けることで、図７（ｂ）に示すように、これらの多数の凹凸は緩和されるが、表示領域Ｅと非表示領域Ｆとの間に大きな段差が生じてしまう。

このような表示領域Ｅと非表示領域Ｆとの段差が大きいと、以降の工程で基板本体１１の上層に形成される各層の表面にこの段差が反映される。そして、後述する第２研磨工程において基板本体１１上に形成した平坦化層３３の表面を研磨しても、段差が十分に緩和できず、良好な平坦面が得られない場合がある。そこで、本実施形態では、第２研磨工程よりも前に、この表示領域Ｅと非表示領域Ｆとの段差を緩和する加工を行っている。

なお、第１研磨工程において犠牲層７２の上方の部分を除去する際、ＣＭＰ処理に加えてドライエッチングを施すこととしてもよい。また、第１研磨工程を終了した時点で、溝１２の内部を埋める犠牲層７２の上面が第１面１１ａよりも僅かに低く窪んでいてもよい。このように犠牲層７２の上面が第１面１１ａよりも窪んでいると、平面視で溝１２を視認しやすくなるので、例えば、プリズム基板１０を有する対向基板３０と素子基板２０とを貼り合わせる工程などで、溝１２を位置合わせの基準とすることが可能となる。

次に、図８（ａ）に示すように、基板本体１１の第１面１１ａおよび溝１２の内部の犠牲層７２を覆うように第１封止層１３を形成する。第１封止層１３は、例えば、ＴＥＯＳ（テトラエトキシシラン：Ｓｉ（ＯＣ₂Ｈ₅）₄）を用いた減圧ＣＶＤ法や、テトラエトキシシランと酸素ガスとを用いたプラズマＣＶＤ法などにより形成したＳｉＯ₂などのシリコン酸化膜で構成される。

次に、図８（ｂ）に示すように、第１封止層１３上にレジスト層７３を形成する。レジスト層７３は、図８（ｂ）に点線で示すように、まず第１封止層１３を覆うように形成する。そして、表示領域Ｅ内の犠牲層７２（溝１２）と重なる位置に、開口部７３ａを形成する。開口部７３ａは、開口面積が溝１２の開口部１２ｃよりも小さくなるように形成する。より具体的には、貫通孔１３ａ開口部の径が溝１２の開口部１２ｃのＹ方向における幅よりも小さくなるように貫通孔１３ａを形成する。また、非表示領域Ｆには、開口部７３ｂを形成する。

次に、図８（ｃ）に示すように、第１封止層１３の犠牲層７２（溝１２）と重なる位置に、犠牲層７２に到達する貫通孔１３ａを形成する（貫通孔形成工程）。貫通孔形成工程では、第１封止層１３に貫通孔１３ａを形成するとともに、第１封止層１３の非表示領域Ｆに対応する部分を除去して、基板本体１１の第１面１１ａの側の非表示領域Ｆに凹部１１ｃを形成する。凹部１１ｃは、例えば、平面視で図１（ａ）に示す表示領域Ｅの周囲を囲むように、額縁状に形成される。

貫通孔形成工程では、図８（ｂ）に示すレジスト層７３の開口部７３ａおよび開口部７３ｂを介して、第１封止層１３および基板本体１１に、例えば、ＣＦ₄やＣ₄Ｆ₈などのフロロカーボン系のガスをエッチングガスとするドライエッチング処理を施す。ドライエッチング処理は、開口部７３ａを介して行うエッチングのエッチングレートに対して、開口部７３ｂを介して行うエッチングのエッチングレートが小さくなるような条件で行うことが望ましい。例えば、圧力を低めに設定するとともに、ガスの流量を低めに設定することが好ましい。

これにより、図８（ｃ）に示すように、表示領域Ｅにおいては、第１封止層１３に開口面積が溝１２の開口部１２ｃよりも小さ貫通孔１３ａが形成され、貫通孔１３ａ内に犠牲層７２が露出する。一方、非表示領域Ｆにおいては、第１封止層１３が除去され、基板本体１１に凹部１１ｃが形成される。非表示領域Ｆに凹部１１ｃが形成されたことにより、表示領域Ｅと非表示領域Ｆとの段差は緩和されて小さくなる。また、凹部１１ｃが額縁状に形成されるので、表示領域Ｅの周囲に亘って非表示領域Ｆとの段差を緩和できる。

本実施形態では、このように貫通孔形成工程で基板本体１１に凹部１１ｃを形成するので、凹部１１ｃを形成する工程を別途必要としない。したがって、凹部１１ｃを形成する工程を別途必要とする場合に比べて、電気光学装置用基板の製造における生産性を向上することができる。

次に、図９（ａ）に示すように、溝１２の内部に埋め込まれた犠牲層７２を除去する。犠牲層除去工程では、第１封止層１３の貫通孔１３ａを介して、例えば、三フッ化塩素（ＣｌＦ₃）や二フッ化キセノン（ＸｅＦ₂）などのフッ素系ガスをエッチングガスとするドライエッチング処理を施す。これにより、犠牲層７２が選択的にエッチングされて溝１２の内部から除去される。

次に、図９（ｂ）に示すように、基板本体１１の凹部１１ｃと第１封止層１３とを覆うとともに貫通孔１３ａを塞ぐ第２封止層１４を形成する。第２封止層１４は、例えば、第１封止層を形成する工程と同様に減圧ＣＶＤ法などを用いてシリコン酸化膜で形成する。これにより、第１封止層１３の貫通孔１３ａが塞がれ、溝１２の内部が中空状態で封止されて中空部１２ｂが形成される。この結果、基板本体１１にプリズム１５が形成される。

本実施形態では、貫通孔形成工程で凹部１１ｃを形成されているので、第２封止層１４の上面における表示領域Ｅと非表示領域Ｆとの段差が緩和されている。なお、第２封止層１４の上面には、第１封止層１３の貫通孔１３ａなどに起因する多少の凹凸が存在している。

また、本実施形態では、第２封止層１４の形成が真空に近い状態に減圧された雰囲気中で行われるため、貫通孔１３ａを覆って第２封止層１４が形成されると、プリズム１５の中空部１２ｂは真空に近い状態で封止される。このように、プリズム１５の中空部１２ｂは第２封止層１４を形成する雰囲気と同じ状態となるため、第２封止層１４を空気中で形成すれば、中空部１２ｂは空気層となる。

さらに、本実施形態では、特許文献１に記載の電気光学装置用基板の製造方法と比べて、溝１２の開口部１２ｃをより確実に塞ぎながら溝１２の内部を中空状態の中空部１２ｂとすることができるので、プリズム１５の反射面として機能する傾斜面１２ａをより大きくできる。以上により、プリズム基板１０が完成する。

次に、図９（ｃ）に示すように、プリズム基板１０の第２封止層１４上の平面視で凹部１１ｃと重なる領域（非表示領域Ｆ）に、遮光層３２を形成する。また、第２封止層１４上の凹部１１ｃと重なる領域（非表示領域Ｆ）に、マークとしてのアライメントマーク１６を形成する。アライメントマーク１６は、遮光層３２を形成するための遮光膜を成膜してパターニングする際に、遮光膜の一部をアライメントマーク１６としてパターニングすることで得られる。

アライメントマーク１６は、例えば、素子基板２０と対向基板３０とを貼り合わせる工程において、位置ズレが生じないように位置合わせの基準とするためのものである。なお、アライメントマーク１６は、図９（ｃ）の切断面に図示しているが、基板本体１１の４隅に配置してもよい。

次に、図１０（ａ）に示すように、第２封止層１４と遮光層３２とアライメントマーク１６とを覆うように、平坦化層３３を形成する。平坦化層３３は、例えば、第１封止層１３を形成する工程と同様に減圧ＣＶＤ法などを用いてシリコン酸化膜で形成する。成膜後の平坦化層３３の表面には、第２封止層１４の上面の凹凸やアライメントマーク１６および遮光層３２に起因する凹凸などが反映されている。

次に、図１０（ｂ）に示すように、基板本体１１の第１面１１ａの側、すなわち平坦化層３３の表面を研磨して平坦化する（第２研磨工程）。第２研磨工程では、例えば、第１研磨工程と同様にＣＭＰ処理が用いられる。これにより、平坦化層３３の表面の凹凸が緩和されるとともに表示領域Ｅと非表示領域Ｆとの段差がさらに緩和され、平坦化層３３の表面が平坦化される。

ここで、貫通孔形成工程において基板本体１１に凹部１１ｃを形成しなかった場合を考える。すなわち、仮に、図８（ｂ）に示す凹部１１ｃが形成される前の、表示領域Ｅと非表示領域Ｆとの段差がある状態のままの基板本体１１上に第１封止層１３および第２封止層１４を積層形成して、第２封止層１４上にアライメントマーク１６を形成したと想定する。

この場合、アライメントマーク１６のＺ方向における位置は、表示領域Ｅにおける基板本体１１の第１面１１ａに対して、図９（ｃ）に示す位置よりも高い（−Ｚ方向側の）位置となる。そうすると、第２研磨工程において、表示領域Ｅよりも非表示領域Ｆをより多く研磨しなければならないため、表示領域Ｅと非表示領域Ｆとの段差が容易に緩和できないだけでなく、研磨によりアライメントマーク１６が除去されてしまうおそれがある。

なお、第２研磨工程の直前で非表示領域Ｆに凹部を形成して、表示領域Ｅと非表示領域Ｆとの段差を緩和することは可能である。しかしながら、その場合、本実施形態と比べて、凹部を形成する工程が追加となるため、生産性の低下を招くこととなる。そして、非表示領域Ｆにアライメントマーク１６が形成された後で非表示領域Ｆに凹部を形成することにより、アライメントマーク１６が除去されてしまうおそれが大きくなる。また、これを避けるためには、平坦化層３３の層厚を表示領域Ｅと非表示領域Ｆとの段差を吸収できるように厚く形成する必要がある。

本実施形態では、第２封止層１４、アライメントマーク１６、および平坦化層３３を形成する前に、表示領域Ｅと非表示領域Ｆとの段差が緩和されている。したがって、第２研磨工程において平坦化層３３の表面をより容易かつ良好に平坦化できるだけでなく、アライメントマーク１６上の平坦化層３３の残厚を容易に確保できるので、アライメントマーク１６が研磨により消失してしまうことや、アライメントマーク１６の一部が除去されてしまうことを抑止することができる。

なお、この第２研磨工程においても、非表示領域Ｆと表示領域Ｅとで研磨荷重が不均一となることなどにより、段差が生じる場合もあり得る。本実施形態では、このように第２研磨工程において段差が生じる場合に、第２研磨工程で生じる段差分を見込んで貫通孔形成工程で非表示領域Ｆに形成する凹部１１ｃの形状に反映させることができる。これにより、第２研磨工程において段差が生じないように、予め基板本体１１の形状を補正しておくことが可能となる。

次に、図１０（ｃ）に示すように、平坦化層３３上に共通電極３４を形成し、共通電極３４を覆って配向膜３５を形成する。これにより、対向基板３０が完成する。

以上説明したように、第１の実施形態によれば、以下に示す効果が得られる。

（１）基板本体１１の非表示領域Ｆに凹部１１ｃを形成するので、第１研磨工程で基板本体１１の第１面１１ａを研磨する際に表示領域Ｅの研磨量が非表示領域Ｆの研磨量よりも多くなることで生じた表示領域Ｅと非表示領域Ｆとの段差を緩和することができる。そして、表示領域Ｅと非表示領域Ｆとの段差が緩和された後で第２研磨工程を行うので、第２研磨工程において平坦化層３３の表面を容易に平坦化できるとともに、平坦性を向上させることができる。

（２）表示領域Ｅと非表示領域Ｆとの段差が緩和された後で表示領域Ｅと非表示領域Ｆとを覆って第２封止層１４を形成するので、第２封止層１４の表面を段差が少ない面とすることができる。これにより、第２研磨工程において、第２封止層１４上に形成される平坦化層３３の表面の平坦性をより向上させることができる。

（３）第１封止層１３に貫通孔１３ａを形成する工程において貫通孔１３ａだけでなく凹部１１ｃも形成するので、凹部１１ｃを形成する工程を別途必要としない。これにより、凹部１１ｃを形成する工程を別途必要とする場合に比べて、対向基板３０（プリズム基板１０）の生産性を向上することができる。

（４）表示領域Ｅの外側を囲むように凹部１１ｃを形成するので、表示領域Ｅの周囲に亘って非表示領域Ｆとの段差を緩和できる。これにより、平坦化層３３の表面の平坦性をより一層向上させることができる。

（５）非表示領域Ｆに凹部１１ｃを形成して凹部１１ｃと平面的に重なる領域にアライメントマーク１６を形成するので、凹部１１ｃを形成しない場合と比べて、アライメントマーク１６と表示領域Ｅとの段差を小さくできる。そのため、第２研磨工程において平坦化層３３の表面を研磨する際に、凹部１１ｃを形成しない場合と比べて、アライメントマーク１６上の平坦化層３３の残厚を容易に確保できるので、アライメントマーク１６が消失してしまうことやアライメントマーク１６の一部が除去されてしまうことを抑止できる。

（第２の実施形態）
＜電気光学装置用基板の製造方法＞
次に、第２の実施形態に係る電気光学装置用基板の製造方法について、図１１を参照して説明する。図１１は、第２の実施形態に係る電気光学装置用基板の製造方法を示す概略図である。なお、図１１（ａ）はプリズム基板１０を基板本体１１の第１面１１ａの側から見た概略平面図であり、図１１（ｂ）は図１１（ａ）のＢ−Ｂ’線に沿った部分断面図である。

第２の実施形態に係る電気光学装置用基板の製造方法は、第１の実施形態と同じ構成のプリズム基板１０を製造する方法であって、第１の実施形態に対して凹部１１ｃを複数形成する点が異なっているが、その他の構成はほぼ同じである。なお、第１の実施形態と共通する構成要素については、同一の符号を付しその説明を省略する。

図１１（ａ）および（ｂ）に示すように、第２の実施形態では、凹部１１ｃが所定の間隔を空けて複数形成される。凹部１１ｃは、例えば、平面視で図１１（ａ）に示す非表示領域Ｆに額縁状に形成され、内側の凹部１１ｃの周囲を外側の凹部１１ｃが囲むように形成される。

複数の凹部１１ｃは、その延在方向の幅が同じ幅Ｗ１で形成される。また、隣り合う凹部１１ｃ同士の間には、所定の間隔Ｗ２が空けられる。なお、隣り合う凹部１１ｃ同士の間は、基板本体１１のうち凹部１１ｃが形成されることで第１面１１ａの側に凸状に残った部分である。

上述したように、研磨工程のＣＭＰ処理における研磨荷重は、基板本体１１を加圧する圧力と研磨パッドの接触面積とに依存し、基板本体１１を加圧する圧力が一定であれば、基板本体１１と研磨パッドの接触面積が小さいほど大きくなる。したがって、凹部１１ｃの幅Ｗ１および凹部１１ｃ同士の間隔Ｗ２の一方、または双方を変化させると、基板本体１１と研磨パッドとの接触面積が変化する。これにより、研磨工程において基板本体１１に対する研磨荷重を調整することができる。すなわち、非表示領域Ｆの研磨レートと表示領域Ｅの研磨レートとの差を制御することができる。

このような複数の凹部１１ｃの形成は、例えば、第１研磨工程の前に行うことができる。この場合は、凹部１１ｃを形成する工程が別途必要となるが、予め複数の凹部１１ｃを形成しておくことで、第１研磨工程における非表示領域Ｆと表示領域Ｅとの研磨荷重が調整できるので、第１研磨工程において生じる非表示領域Ｆと表示領域Ｅとの段差を抑えることが可能となる。

また、第１研磨工程以降の工程で新たな段差が生じる場合、第１研磨工程における非表示領域Ｆと表示領域Ｅとの研磨荷重のバランスを調整して、後で生じる段差が補正されるような段差を第１研磨工程で形成しておくことも可能となる。これらの結果、第２研磨工程で得られる対向基板３０（プリズム基板１０）の表面の平坦性をより向上させることができる。

なお、対向基板３０がアライメントマーク１６や遮光層３２を備えていない構成の場合には、第１の実施形態と同様に、第１研磨工程において段差が生じた後に、貫通孔形成工程において複数の凹部１１ｃを形成するようにしてもよい。この場合は、凹部１１ｃの幅Ｗ１および凹部１１ｃ同士の間隔Ｗ２の一方、または双方を適宜設定して、第２研磨工程における非表示領域Ｆと表示領域Ｅとの研磨荷重を調整することにより、最終的に平坦化層３３の表面を平坦化し易いようにすることができる。

第２の実施形態によれば、第１の実施形態の効果に加えて、以下に示す効果が得られる。

（１）隣り合う凹部１１ｃ同士の間に所定の間隔Ｗ２を空けて、複数の凹部１１ｃを形成する。研磨工程における研磨荷重は、基板本体１１を加圧する圧力が一定であれば、基板本体１１と研磨パッドの接触面積が小さいほど大きくなる。したがって、隣り合う凹部１１ｃ同士の間隔Ｗ２を適宜設定することで、第２研磨工程における基板本体１１と研磨パッドの接触面積を調整して、表示領域Ｅの研磨レートと非表示領域Ｆの研磨レートとの差を制御することができる。これにより、平坦化層３３の平坦性をさらに向上させることができる。

（第３の実施形態）
＜電子機器＞
次に、第３の実施形態に係る電子機器について図１２を参照して説明する。図１２は、第３の実施形態に係る電子機器としてのプロジェクターの構成を示す概略図である。

図１２に示すように、第３の実施形態に係る電子機器としてのプロジェクター（投射型表示装置）１００は、偏光照明装置１１０と、光分離素子としての２つのダイクロイックミラー１０４，１０５と、３つの反射ミラー１０６，１０７，１０８と、５つのリレーレンズ１１１，１１２，１１３，１１４，１１５と、３つの液晶ライトバルブ１２１，１２２，１２３と、光合成素子としてのクロスダイクロイックプリズム１１６と、投射レンズ１１７とを備えている。

偏光照明装置１１０は、例えば超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１０１と、インテグレーターレンズ１０２と、偏光変換素子１０３とを備えている。ランプユニット１０１と、インテグレーターレンズ１０２と、偏光変換素子１０３とは、システム光軸Ｌに沿って配置されている。

ダイクロイックミラー１０４は、偏光照明装置１１０から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１０５は、ダイクロイックミラー１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。

ダイクロイックミラー１０４で反射した赤色光（Ｒ）は、反射ミラー１０６で反射した後にリレーレンズ１１５を経由して液晶ライトバルブ１２１に入射する。ダイクロイックミラー１０５で反射した緑色光（Ｇ）は、リレーレンズ１１４を経由して液晶ライトバルブ１２２に入射する。ダイクロイックミラー１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１１１，１１２，１１３と２つの反射ミラー１０７，１０８とで構成される導光系を経由して液晶ライトバルブ１２３に入射する。

光変調素子としての透過型の液晶ライトバルブ１２１，１２２，１２３は、クロスダイクロイックプリズム１１６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１，１２２，１２３に入射した色光は、映像情報（映像信号）に基づいて変調され、クロスダイクロイックプリズム１１６に向けて射出される。

クロスダイクロイックプリズム１１６は、４つの直角プリズムが貼り合わされて構成されており、その内面には赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１１７によってスクリーン１３０上に投射され、画像が拡大されて表示される。

液晶ライトバルブ１２１は、上述した実施形態のプリズム基板１０を有する液晶装置１が適用されたものである。液晶ライトバルブ１２１は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ１２２，１２３も同様である。

第３の実施形態に係るプロジェクター１００の構成によれば、複数の画素Ｐが高精細に配置されていても、表示品質とコスト競争力に優れたプリズム基板１０を有する液晶装置１を備えているので、品質が高く明るいプロジェクター１００を提供することができる。

上述した実施形態は、あくまでも本発明の一態様を示すものであり、本発明の範囲内で任意に変形及び応用が可能である。変形例としては、例えば、以下のようなものが考えられる。

（変形例１）
上記実施形態に係る電気光学装置用基板の製造方法では、凹部１１ｃを平面視で額縁状に形成することとしていたが、本発明はこのような形態に限定されない。凹部１１ｃの平面形状は、額縁状に限定されず、例えば島状などに分断して形成されていてもよい。上述したように、研磨工程のＣＭＰ処理における研磨荷重は、基板本体１１と研磨パッドの接触面積に依存する。したがって、単位面積に占める凹部１１ｃと基板本体１１の残された部分との面積比を調整することで研磨荷重を調整できるので、上記実施形態と同様に、対向基板３０の表面を容易かつ良好に平坦化することができる。

（変形例２）
上記実施形態では、液晶装置１が対向基板３０にプリズム基板１０を備えた構成であったが、本発明はこのような形態に限定されない。液晶装置１が素子基板２０にプリズム基板１０を備えた構成であっても、上記実施形態に係る電気光学装置用基板の製造方法を適用して、同様の効果を得ることができる。

（変形例３）
上記実施形態に係る液晶装置１は、画素電極２８および共通電極３４が光透過性を有する導電膜で形成された透過型の液晶装置であったが、本発明はこのような形態に限定されない。液晶装置１の画素電極２８または共通電極３４をアルミニウムなどの光反射性を有する導電膜で形成して、反射型の液晶装置としてもよい。画素電極２８を光反射性導電膜で形成すれば、対向基板３０側から入射した光が、素子基板２０側（画素電極２８）で反射して対向基板３０側から射出される間に光変調される。共通電極３４を光反射性導電膜で形成すれば、素子基板２０側から入射した光が、対向基板３０側（共通電極３４）で反射して素子基板２０側から射出される間に光変調される。

（変形例４）
上記の実施形態の電子機器（プロジェクター１００）では、液晶装置１が適用された３枚の液晶ライトバルブ１２１，１２２，１２３を備えていたが、本発明はこのような形態に限定されない。電子機器は、２枚以下の液晶ライトバルブ（液晶装置１）を備えた構成であってもよいし、４枚以上の液晶ライトバルブ（液晶装置１）を備えた構成であってもよい。

（変形例５）
上記実施形態に係る液晶装置１を適用可能な電子機器は、プロジェクター１００に限定されない。液晶装置１は、例えば、投射型のＨＵＤ（ヘッドアップディスプレイ）や直視型のＨＭＤ（ヘッドマウントディスプレイ）、または電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、ＰＯＳなどの情報端末機器の表示部として好適に用いることができる。

（変形例６）
上記実施形態では、電気光学装置用基板（プリズム基板１０）を備えた電気光学装置として、液晶装置を例に説明したが、本発明はこのような形態に限定されない。例えば、電気泳動型表示装置において、表示光量の増大を図ることを目的に電気光学装置用基板（プリズム基板１０）を備える構成としてもよい。また、有機エレクトロルミネッセンス装置のように自発光素子有する電気光学装置において、混色等を防止することなどを目的に電気光学装置用基板（プリズム基板１０）を備える構成としてもよい。

１…液晶装置（電気光学装置）、１０…プリズム基板（電気光学装置用基板）、１１…基板本体（基板）、１１ａ…第１面（主面）、１１ｂ…第２面、１１ｃ…凹部、１２…溝、１３…第１封止層、１３ａ…貫通孔、１４…第２封止層、１５…プリズム（反射部）、１６…アライメントマーク（マーク）、２０…素子基板（第１基板）、２４…ＴＦＴ（スイッチング素子）、２８…画素電極、３０…対向基板（第２基板）、３３…平坦化層、４０…液晶層（電気光学物質層）、７２…犠牲層、Ｅ…表示領域（第１領域）、Ｆ…非表示領域（第２領域）、１００…プロジェクター（電子機器）。

Claims (6)

1. 溝を含む反射部が配置された第１領域と、前記第１領域の外側を囲む第２領域と、を主面に有する電気光学装置用基板の製造方法であって、
   光透過性を有する基板の前記第１領域に前記溝を形成する工程と、
   前記主面の側に犠牲層を堆積させて、前記溝の内部を前記犠牲層で埋める工程と、
   前記基板の前記主面の側を研磨して、前記犠牲層のうち前記溝の外部に位置する部分を除去する第１研磨工程と、
   前記主面および前記溝の内部の前記犠牲層を覆う第１封止層を形成する工程と、
   前記第１封止層の前記溝の内部の前記犠牲層と重なる位置に貫通孔を形成する貫通孔形成工程と、
   前記貫通孔を介して前記溝の内部の前記犠牲層を除去する工程と、
   前記第１封止層を覆って前記貫通孔を塞ぐ第２封止層を形成する第２封止層形成工程と、
   前記基板の前記主面の側を研磨する第２研磨工程と、を有し、
   前記貫通孔形成工程において、前記主面の側の前記第２領域に凹部を形成することを特徴とする電気光学装置用基板の製造方法。
2. 請求項１に記載の電気光学装置用基板の製造方法であって、
   前記凹部を、前記第１領域の外側を囲むように形成することを特徴とする電気光学装置用基板の製造方法。
3. 請求項１から２のいずれか一項に記載の電気光学装置用基板の製造方法であって、
   前記凹部は、所定の間隔を空けて複数個形成されることを特徴とする電気光学装置用基板の製造方法。
4. 請求項１から３のいずれか一項に記載の電気光学装置用基板の製造方法であって、
   前記貫通孔形成工程と前記第２研磨工程との間に、
   前記凹部と平面的に重なる領域にマークを形成する工程と、
   前記マークと前記第２封止層とを覆う平坦化層を形成する工程と、を有することを特徴とする電気光学装置用基板の製造方法。
5. 複数の画素電極と、前記複数の画素電極の各々に対応するスイッチング素子と、が設けられた第１基板と、
   前記第１基板に対向配置された第２基板と、
   前記第１基板と前記第２基板との間に設けられた電気光学物質層と、を備え、
   前記第１基板または前記第２基板のいずれか一方が、請求項１から４のいずれか一項に記載の電気光学装置用基板の製造方法で製造されていることを特徴とする電気光学装置。
6. 請求項５に記載の電気光学装置を備えていることを特徴とする電子機器。

Images