[go: up one dir, main page]

JP6125486B2 - 小型ｓｍｄダイオードパッケージおよびその製造プロセス - Google Patents

小型ｓｍｄダイオードパッケージおよびその製造プロセス Download PDF

Info

Publication number
JP6125486B2
JP6125486B2 JP2014260789A JP2014260789A JP6125486B2 JP 6125486 B2 JP6125486 B2 JP 6125486B2 JP 2014260789 A JP2014260789 A JP 2014260789A JP 2014260789 A JP2014260789 A JP 2014260789A JP 6125486 B2 JP6125486 B2 JP 6125486B2
Authority
JP
Japan
Prior art keywords
diode
circuit board
electrodes
circuit
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014260789A
Other languages
English (en)
Other versions
JP2015133487A (ja
Inventor
連清宏
黄興祥
黄興材
許鴻宗
陳逸偉
Original Assignee
立昌先進科技股▲分▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 立昌先進科技股▲分▼有限公司 filed Critical 立昌先進科技股▲分▼有限公司
Publication of JP2015133487A publication Critical patent/JP2015133487A/ja
Application granted granted Critical
Publication of JP6125486B2 publication Critical patent/JP6125486B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29364—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29369—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32155—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H01L2224/32168—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0652—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15798—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/186—Material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Led Device Packages (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、表面実装デバイス（ＳＭＤ）ダイオードパッケージに関し、より詳細には、従来のリードフレームの代わりに使用される回路基板を有する小型ＳＭＤダイオードパッケージ、および、その製造プロセスに関する。
ＩＣまたは半導体パッケージ（あるいはＩＣデバイスと呼ばれる）を作るための所定のプロセスにおいて、従来、リードフレームは、ＩＣまたは半導体ダイ（あるいはＩＣチップと呼ばれる）を保持し、さらに、エポキシ樹脂のパッケージを行う前に、ＩＣチップとの電気接続を行うために使用され、ＩＣデバイスとして形成される。
パッケージ後のリードフレームは、ＩＣデバイスの内部電極の役割を果たし、さらに、同ＩＣデバイスのための外部電極として働くように外部に露出したピン（または接触点）を有する。従って、ＩＣデバイスを、いわゆるリードフレームから形成された外部電極を介して印刷回路基板（ＰＣＢ）に接続可能であり、ＩＣチップからＰＣＢまで、そしてその逆にも、使用可能な機能を送ることが可能である。
従って、リードフレームはＩＣチップをパッケージするための必須の要素である。機能、使用、形状および／またはサイズがどのようなものを備えるＩＣチップにも応じて、さまざまな異なるリードフレームが、それらＩＣチップをパッケージする際の使用のために設計される。
小型ＳＭＤダイオードパッケージを一例として挙げると、小型ダイオードパッケージはチップスケールのようなパッケージサイズを有するため、小型ダイオードチップが精確かつ精密にいわゆるリードフレーム上に設置可能であることはほとんどない。ダイオードチップのためのリードフレームよるパッケージが精確でない場合、ゆがみ、さらには破損に至るという不可避の問題がある。
従って、ダイオードチップのための内部電極として、さらには外部電極としての役割を果たすリードフレームを使用する従来のパッケージング方法は、小型ＳＭＤダイオードパッケージを製造する際の使用に適切に適用されない。
上記を考慮して、小型ＳＭＤダイオードパッケージの既存のパッケージングプロセスを改良するために、本発明は、底面が正電極および負電極を有するダイオードチップを使用すること、パッケージング中に従来のリードフレームの代わりに回路基板を使用すること、ならびに、チップボンディングを行うために電荷結合デバイス（ＣＣＤ）画像登録技術を使用することを含む、小型ＳＭＤダイオードパッケージを製造するためのプロセスを開示する。
小型ＳＭＤダイオードパッケージを製造するための開示されたプロセスによってもたらされる有益な利点は以下である。
１．製造プロセスを簡略化し、製作費を低減すること。
２．従来使用されているリードフレームの代わりに回路基板を使用することによって、小型ＳＭＤダイオードパッケージを製造する際の精度および精密度を改良すること。
３．製造された小型ＳＭＤダイオードパッケージが、歪みまたは欠陥なく、確実に優れたダイオード特性を備えるようにすること。
４．いっそう小型のＳＭＤ電子デバイスをより適切に製造すること。
本発明のＳＭＤのダイオードチップパッケージを示す概略図である。 本発明の配列型ＳＭＤダイオードチップパッケージの別の実施形態を示す概略図である。 １つまたは複数のダイオードチップとの電気接続を行うために、従来使用されているリードフレームの代わりに回路基板を使用するパッケージングプロセスの過程における、図１または図２のＳＭＤダイオードチップパッケージを示す図である。 本発明のＳＭＤダイオードチップパッケージの第１または第２の実施形態を製造するためのフローチャートである。 本発明のＳＭＤダイオードチップパッケージの第１の実施形態の製造法を示す説明図である。 本発明のＳＭＤダイオードチップパッケージの第２の実施形態の製造法を示す説明図である。 本発明のＳＭＤダイオードチップパッケージの第３または第４の実施形態を製造するためのフローチャートである。 本発明のＳＭＤダイオードチップパッケージの第３の実施形態の製造法を示す説明図である。 本発明のＳＭＤダイオードチップパッケージの第４の実施形態の製造法を示す説明図である。
図１および図３を参照する。本発明のＳＭＤダイオードチップパッケージ１０は、チップスケールのような全体のパッケージサイズで小型化され、２つの端部に外部電極８０ａ、８０ｂがそれぞれ形成されているダイオードパッケージとして、本明細書において定義されている。
ＳＭＤダイオードチップパッケージ１０は、単一ダイオードチップ３０でパッケージされ、かつ、従来使用されているリードフレームの代わりに回路基板を使用すること、いわゆるリードフレームから延在した外ピンを含まないこと、および、優れたダイオード特性を備えることを含む３つの基本的特徴を有する。
本発明のＳＭＤダイオードチップパッケージ１０は、以下のように記載される４つの実施形態を含む。
本発明の第１の実施形態として形成された図１、図３および図５を参照する。ダイオードパッケージ１０ａは、ダイオードチップ３０ａ、底面回路基板５０、２つの回路電極５６ａ、５６ｂ、カプセル封じ７５、および、２つの外部電極８０ａ、８０ｂで構成される。
電気接続の機能を有するダイオードチップ３０ａは、その底面に、それぞれ正電極および負電極の役割を果たす２つの下部電極３１を備えている。
回路電極５６ａ、５６ｂは、底面回路基板５０上に別個に置かれ、それぞれダイオードチップ３０ａの対応する下部電極３１に対応しかつ電気的に接続する。
カプセル封じ７５は底面回路基板５０に取り付けられ、一体構造として底面回路基板５０と一体化されることで、ダイオードチップ３０ａおよび回路電極５６ａ、５６ｂが中に含まれ、回路電極５６ａ、５６ｂはそれぞれの１端部が、カプセル封じ７５の端部まで延在しかつ当該端部に触れている。
外部電極８０ａ、８０ｂはそれぞれ、カプセル封じ７５および底面回路基板５０によって形成された一体構造の１端部を覆い、それぞれは、対応する回路電極５６ａ、５６ｂそれぞれに電気的に接続される。
本発明の第２の実施形態として形成された図６を参照する。ダイオードパッケージ１０ｂは、前述のダイオードパッケージ１０ａ上に与えられた全ての基本構造を含み、さらに、カプセル封じ７５の上面に取り付けられた上部カバー５３を有し、カプセル封じ７５および底面回路基板５０と共に、一体構造を形成する。
従って、外部電極８０ａ、８０ｂはそれぞれ、上部カバー５３、カプセル封じ７５および底面回路基板５０によって形成された一体構造の１端部を覆い、それぞれは、対応する回路電極５６ａ、５６ｂそれぞれに電気的に接続されている。
本発明の第３の実施形態として形成された図１、図３および図８を参照する。ダイオードパッケージ１０ｃは、３つの電極を有するダイオードチップ３０ｂ、底面回路基板５０、２つの回路電極５６ａ、５６ｂ、上面回路基板６０、上部回路電極６６ａ、カプセル封じ７５、および、２つの外部電極８０ａ、８０ｂで構成されている。
電流容量を増やすダイオードチップ３０ｂは、その底面に、それぞれ正電極および負電極の役割を果たす２つの下部電極３１を備えており、かつ、その上面に、正電極または負電極の役割を果たす高位の電極３２を備えている。
回路電極５６ａ、５６ｂは、底面回路基板５０上に別個に置かれ、それぞれダイオードチップ３０ｂの対応する下部電極３１に対応しかつ電気的に接続する。
上部回路電極６６ａは上面回路基板６０上に置かれ、ダイオードチップ３０ｂの高位の電極３２に対応しかつ電気的に接続する。
カプセル封じ７５は底面回路基板５０と上面回路基板６０との間に取り付けられ、かつ、一体構造としてそれらと一体化されることで、ダイオードチップ３０ｂ、回路電極５６ａ、５６ｂ、および、上部回路電極６６ａが全て中に含まれ、回路電極５６ａ、５６ｂおよび上部回路電極６６ａは、それぞれの１端部が、カプセル封じ７５の端部まで延在しかつ当該端部に触れている。
外部電極８０ａ、８０ｂはそれぞれ、底面回路基板５０、カプセル封じ７５、および、上面回路基板６０によって形成された一体構造の１端部を覆い、それぞれは、対応する回路電極５６ａ、５６ｂに電気的に接続され、それらのうちの１つはさらに、上部回路電極６６ａに電気的に接続されている。
本発明の第４の実施形態として形成された図１、図３および図９を参照する。ダイオードパッケージ１０ｄは、４つの電極を有するダイオードチップ３０ｃ、底面回路基板５０、２つの回路電極５６ａ、５６ｂ、上面回路基板６０、２つの上部回路電極６６ａ、６６ｂ、カプセル封じ７５、および、２つの外部電極８０ａ、８０ｂで構成されている。
電流容量を増やすダイオードチップ３０ｃは、それぞれ、その底面に、正電極および負電極の役割を果たす２つの下部電極３１を備えており、その上面に、正電極および負電極の役割を果たす２つの高位の電極３２を備えている。
回路電極５６ａ、５６ｂは、底面回路基板５０上に別個に置かれ、それぞれダイオードチップ３０ｃの対応する下部電極３１に対応しかつ電気的に接続する。
上部回路電極６６ａ、６６ｂは上面回路基板６０上に別個に置かれ、それぞれは、ダイオードチップ３０ｃの対応する高位の電極３２に対応しかつ電気的に接続する。
従って、外部電極８０ａ、８０ｂはそれぞれ、底面回路基板５０、カプセル封じ７５、および、上面回路基板６０によって形成された一体構造の１端部を覆い、それぞれは、対応する回路電極５６ａ、５６ｂ、および、対応する上部回路電極６６ａ、６６ｂにそれぞれ電気的に接続される。
図２を参照する。配列型ＳＭＤダイオードチップパッケージ２０（ダイオードアレイパッケージ２０とも略される）が、１アレイに分離されかつ配置される２つ以上のダイオードチップ３０ａ、３０ｂまたは３０ｃでパッケージされることで形成される本発明の別の代替実施形態が開示されている。
ダイオードアレイパッケージ２０は、開示されている前述のＳＭＤダイオードチップパッケージ１０のような下部構造を有し、この基本構造は、少なくとも、底面回路基板５０、２つ以上のダイオードチップ３０ａ、３０ｂまたは３０ｃを入れるためのカプセル封じ７５、および、対応するダイオードチップ３０ａ、３０ｂまたは３０ｃにそれぞれ電気的に接続された外部電極８０ａ、８０ｂの２つ以上の対を含む。
例えば、第１のダイオードアレイパッケージ２０は、それぞれが２つの下部電極３１を有する２つの同一のダイオードチップ３０ａを入れるための１つのカプセル封じ７５を有し、底面回路基板５０には回路電極５６ａおよび５６ｂの２つの対が置かれており、各対は、各対応するダイオードチップ３０ａの対応する下部電極３１にそれぞれ対応し、かつ、電気的に接続し、外部電極８０ａおよび８０ｂの各対は、それぞれ対応するダイオードチップ３０ａに対応し、カプセル封じ７５の２つの対向する端部上に別個に配置され、回路電極５６ａおよび５６ｂの各対応する対にそれぞれ電気的に接続する。
同様に、第２のダイオードアレイパッケージ２０は、２つの同一のダイオードチップを入れるための１つのカプセル封じ７５を有する。２つの同一のダイオードチップのそれぞれは、３つの電極を有するダイオードチップ３０ｂ（または４つの電極を有するダイオードチップ３０ｃ）から選択される。
ダイオードアレイパッケージ２０はさらに、上部回路電極６６ａ（または上部回路電極６６ａ、６６ｂの対）が置かれた上面回路基板６０を有し、前記上部回路電極６６ａ（または前記上部回路電極６６ａおよび６６ｂの対）は、それぞれ、各対応するダイオードチップ３０ｂ（または３０ｃ）の対応する高位の電極３２に対応し、かつ、電気的に接続する。そして、外部電極８０ａおよび８０ｂの各対は、各対応するダイオードチップ３０ｂ（または３０ｃ）に対応し、カプセル封じ７５の２つの対向する端部上に別個に配置され、回路電極５６ａおよび５６ｂの各対応する対、ならびに、前記対応する上部回路電極６６ａ（または前記上部回路電極６６ａおよび６６ｂの対）にそれぞれ電気的に接続する。
図１、図２および図３を参照する。本発明の小型ＳＭＤダイオードチップパッケージ１０またはダイオードアレイパッケージ２０を製造するためのプロセスは、ＳＭＤダイオードパッケージを作るための既存のパッケージングプロセスとは非常に異なる以下の特定の特徴を有する。
１．パッケージングプロセスの過程で、パッケージングのために従来使用されているリードフレームの代わりに底面回路基板５０が使用される。
２．図３を参照すると、底面回路基板５０には、１アレイに分離されかつ配置される複数の薄膜または厚膜回路５５（以降、配列膜回路５５という）が置かれており、底面回路基板５０上で互いに分離しかつ互いに隣接する位置に位置する２つの配列膜回路５５は、以降、２つの間隔があけられた配列膜回路５６という。
３．ペーストを施すプロセスは、底面回路基板５０の各配列膜回路５５の２つの端部上でＣＣＤ画像登録を使用して行われ、それによって、無鉛の導体ペースト４０は、その所定の場所に精確につけられかつ施される。
４．チップボンディングプロセスは、ＣＣＤ画像登録を使用して行われ、それによって、図３に示されるように、小型ダイオードチップ３０は、底面回路基板５０の２つの間隔をあけられた配列膜回路５６の１つの対応する端部を精確に配列したその底部表面上に既に形成されているそれ自体の正電極および負電極を有することが可能である。さらに詳細には、対応する位置で被覆された無鉛の導体ペースト４０によって、２つの間隔をあけられた配列膜回路５６との電気接続を行うことによるダイオードチップ３０の正電極および負電極には、短絡の危険性はない。
図４および図５を参照する。本発明の第１の実施形態の小型ＳＭＤダイオードパッケージ１０ａを製造するためのプロセスは、
Ａ１．正電極および負電極の役割を果たす２つの下部電極３１を備える底面を有するダイオードチップ３０ａを前もって製造するステップと、
Ａ２．配列膜回路５５を有する底面回路基板５０を前もって製造するステップと、
Ａ３．底面回路基板５０の各配列膜回路５５の２つの端部に対して無鉛の導体ペースト４０をつけるまたは施すために、ＣＣＤ画像登録によってペーストを施すステップと、
Ａ４．図３に示されるように、底面回路基板５０の２つの間隔があけられた配列膜回路５６の２つの対向する対応端部ごとを既定の接続端子とし、かつ、ダイオードチップ３０ａの２つの下部電極３１を、無鉛の導体ペースト４０によって底面回路基板５０の既定の接続端子に確実にかつ電気的に接続できるようにするために、ＣＣＤ画像登録によってチップボンディングを行うステップと、
Ａ５．全てのダイオードチップ３０ａおよび全ての配列膜回路５５を入れるための絶縁パッケージ７０のパッケージングを行うステップであって、チップボンディング後、底面回路基板５０上にパッケージされた絶縁材料を使用することによって行われる、パッケージングを行うステップと、
Ａ６．ＣＣＤ画像登録によって底面回路基板５０の全ての配列膜回路５５上で切線７３を画成し、かつ、切線７３に沿って絶縁パッケージ７０および底面回路基板５０を切断することによって半製品のダイオードパッケージ１５ａを達成するようにして、底面回路基板５０上に置かれた全ての配列膜回路５５を、２つの別個の回路電極に切断できるようにする、すなわち、半製品のダイオードパッケージ１５ａが、ダイオードチップ３０ａと、底面回路基板５０と、配列膜回路５５を切断することによって形成された２つの回路電極５６ａ、５６ｂと、絶縁パッケージ７０を切断することによって形成されたカプセル封じ７５とで構成されるステップと、
Ａ７．半製品のダイオードパッケージ１５ａの２つの端部上に外部電極８０ａ、８０ｂを形成するために、被覆プロセス、銀浸漬プロセス、または、製膜プロセスを行い、かつ、第１の実施形態のダイオードパッケージ１０ａを達成するために、外部電極８０ａ、８０ｂを対応する回路電極５６ａ、５６ｂに電気的に接続させるステップと、
を含む。
図４および図６を参照する。本発明の第２の実施形態の小型ＳＭＤダイオードパッケージ１０ｂを製造するためのプロセスは、
Ｂ１．ステップＡ１と同じステップと、
Ｂ２．ステップＡ２と同じステップと、
Ｂ３．ステップＡ３と同じステップと、
Ｂ４．ステップＡ４と同じステップと、
Ｂ５．ステップＡ５と同じステップと、
Ｂ６．絶縁パッケージ７０の硬化表面上に接着剤層４５を被覆し、かつ、その上に上部カバー５３を覆うステップと、
Ｂ７．ステップＡ６と同様のステップであって、ダイオードチップ３０ａと、底面回路基板５０と、配列膜回路５５を切断することによって形成された２つの回路電極５６ａ、５６ｂと、絶縁パッケージ７０および上部カバー５３を切断することによって形成されたカプセル封じ７５とで構成される半製品のダイオードパッケージ１５ｂを達成するステップと、
Ｂ８．ステップＡ７と同様のステップであって、半製品のダイオードパッケージ１５ｂの２つの端部上に外部電極８０ａ、８０ｂを作り、第２の実施形態のダイオードパッケージ１０ｂを達成するステップと、
を含む。
図７〜図９を参照する。本発明の第３（または第４）の実施形態の小型ＳＭＤダイオードパッケージ１０ｃ（または１０ｄ）を製造するためのプロセスは、
Ｃ１．底面が２つの下部電極３１を備え、上面が高位の電極３２（または２つの高位の電極３２）を備えたダイオードチップ３０ｂ（または３０ｃ）を前もって製造するステップと、
Ｃ２．配列膜回路５５が上に置かれた底面回路基板５０、および、配列膜回路６５が上に置かれた上面回路基板６０を前もって製造するステップと、
Ｃ３．底面回路基板５０の各配列膜回路５５の２つの端部に対して無鉛の導体ペースト４０をつけるまたは施すために、ＣＣＤ画像登録によってペーストを施すステップと、
Ｃ４．ダイオードチップ３０ｂ（または３０ｃ）の２つの底部回路３１を、ステップＣ３の無鉛の導体ペースト４０によって底面回路基板５０の既定の接続端子に確実にかつ電気的に接続できるように、ＣＣＤ画像登録によってチップボンディングを行うステップと、
Ｃ５．ダイオードチップ３０ｂ（または３０ｃ）の高位の電極３２ごとに無鉛の導体ペースト４０をつけるまたは施すために、ＣＣＤ画像登録によってペーストを施すステップと、
Ｃ６．ＣＣＤ画像登録によって上面回路基板６０で覆って、上面回路基板６０の既定の接続端子を、ステップＣ５の無鉛の導体ペースト４０によってダイオードチップ３０ｂ（または３０ｃ）の高位の電極３２に精確に接続できるようにするステップと、
Ｃ７．全てのダイオードチップ３０ｂ（または３０ｃ）および全ての配列膜回路５５および６５を入れるための絶縁パッケージ７０のパッケージングを行うステップであって、チップボンディング後、底面回路基板５０と上面回路基板６０との間の空間に対してパッケージされた絶縁材料を使用することによって行われる、パッケージングを行うステップと、
Ｃ８．ＣＣＤ画像登録によって底面回路基板５０の全ての配列膜回路５５上で切線７３を画成し、かつ、切線７３に沿って上面回路基板６０、絶縁パッケージ７０および底面回路基板５０を切断することによって半製品のダイオードパッケージ１５ｃ（または１５ｄ）を達成するようにするステップと、
Ｃ９．半製品のダイオードパッケージ１５ｃ（または１５ｄ）の２つの端部上に外部電極８０ａ、８０ｂを形成するために、被覆プロセス、銀浸漬プロセス、または、製膜プロセスを行い、かつ、本発明の第３（または第４）の実施形態のダイオードパッケージ１０ｃ（または１０ｄ）を達成するために、外部電極８０ａ、８０ｂを対応する回路電極５６ａ、５６ｂおよび６６ａ（または５６ａ、５６ｂ、６６ａおよび６６ｂ）に電気的に接続させるようにするステップと、
を含む。
本発明のＳＭＤダイオードパッケージ１０またはダイオードアレイパッケージ２０を作る際に使用されるダイオードチップ３０は、過度伝達抑制ダイオード（ＴＶＳダイオード）、ショットキーダイオード、スイッチダイオード、ツェナーダイオード、または、整流ダイオードから選択されるのが好ましいが、これらに限定されない。
従って、本発明のＳＭＤダイオードパッケージ１０またはダイオードアレイパッケージ２０は、ＴＶＳダイオードパッケージ、ショットキーダイオードパッケージ、スイッチダイオードパッケージ、ツェナーダイオードパッケージ、または、整流ダイオードパッケージであるのが好ましいが、これらに限定されない。
図３に示されるように、底面回路基板５０（または上面回路基板６０）の配列膜回路５５（または６５）は、本発明のＳＭＤダイオードチップパッケージ１０またはダイオードアレイパッケージ２０を作る際に使用される内部電極の役割を果たす。
本発明のＳＭＤダイオードチップパッケージ１０またはダイオードアレイパッケージ２０を作る際に使用される絶縁パッケージ７０またはカプセル封じ７５は、セラミック材料またはプラスチック材料、好ましくは、エポキシ樹脂から形成される。
本発明のＳＭＤダイオードチップパッケージ１０またはダイオードアレイパッケージ２０を作る際に使用される底面回路基板５０または上面回路基板６０は、セラミック板、プラスチック板、複合材シート、または、放熱板から形成される。この場合、セラミック板は、アルミナ板または窒化アルミニウム板から選択され、プラスチック板は、ＰＥ板、ＰＰ板、ＰＣ板、またはポリアミド板から選択され、複合材シートは、炭素繊維板またはガラス繊維板から形成される。
本発明のＳＭＤダイオードチップパッケージ１０またはダイオードアレイパッケージ２０を作る際に使用される外部電極８０ａ、８０ｂは、銀（Ａｇ）、スズ（Ｓｎ）、銅（Ｃｕ）、金（Ａｕ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、および、白金（Ｐｔ）で構成される族から選択される１つまたは複数の無鉛の導体金属またはその合金から形成されるが、これらに限定されない。
本発明のＳＭＤダイオードチップパッケージ１０またはダイオードアレイパッケージ２０を作る際に使用される無鉛の導体ペースト４０は、銀（Ａｇ）、スズ（Ｓｎ）、銅（Ｃｕ）、金（Ａｕ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、および、白金（Ｐｔ）で構成される族から選択される１つまたは複数の無鉛の導体金属を含むが、これらに限定されない。
従来使用されているリードフレームの代わりに回路基板を使用することによって、本発明の小型ＳＭＤダイオードパッケージを製造するためのプロセスは、小型ダイオードチップをパッケージする間の設定精度を改良し、かつ、０．４〜１．０ｍｍの長さ（Ｌ）、０．２〜０．５ｍｍの幅（Ｗ）、および、０．２〜０．５ｍｍの厚さ（Ｔ）を有する、図１に示されるダイオードチップパッケージ１０を製造するために、好ましくは、表１に列挙した特定の仕様に合わせてそれらダイオードチップパッケージ１０を製造するために、より適切に使用される。
Figure 0006125486
開示された製作方法は、１．０〜２．４ｍｍの長さ（Ｌ）、０．５〜１．０ｍｍの幅（Ｗ）、および、０．４〜０．８ｍｍの厚さ（Ｔ）を有する、図２に示されるダイオードアレイパッケージ２０にも適切である。好ましくは、当該方法は、表２に列挙される仕様に合わせてダイオードアレイパッケージ２０を作るために使用される。
本発明の小型ＳＭＤダイオードパッケージを製造するためのプロセスは、１．０〜２．４ｍｍの長さ（Ｌ）、０．５〜１．０ｍｍの幅（Ｗ）、および、０．４〜０．８ｍｍの厚さ（Ｔ）を有する、図２に示されるダイオードアレイパッケージ２０を製造する、好ましくは、表２に列挙された特定の仕様に合わせてそれらダイオードチップパッケージ１０を製造するためにも適切に使用される。
Figure 0006125486
さらに、鉛含有のスズペーストを使用しないことによる、本発明の小型ＳＭＤダイオードパッケージを製造するためのプロセスは、環境保護の要件に適合する。

Claims (6)

  1. ＴＶＳダイオード、ショットキーダイオード、スイッチダイオード、ツェナーダイオード、または、整流ダイオードから形成され、かつ、正電極および負電極を備えた底面を有する第１のダイオードチップと、
    セラミック板、プラスチック板、複合材シート、または、放熱板から形成される底面回路基板と、
    前記底面回路基板上に別個に置かれ、かつ、それぞれ、前記第１のダイオードチップの前記底面上の前記正電極および前記負電極に電気的に接続される２つの回路電極と、
    カプセル封じであって、前記第１のダイオードチップおよび前記２つの回路電極を入れるために、かつ、前記２つの回路電極が、前記カプセル封じの１端部まで延在しかつ当該端部に触れている１端部を有することを可能とするために、前記底面回路基板と一体化させるように、セラミック材料またはプラスチック材料から形成されるカプセル封じと、
    銀（Ａｇ）、スズ（Ｓｎ）、銅（Ｃｕ）、金（Ａｕ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、および、白金（Ｐｔ）から形成され、それぞれが、前記カプセル封じおよび前記底面回路基板によって形成された一体構造の１端部を覆い、かつ、それぞれが、前記カプセル封じの１端部に触れている対応する回路電極に電気的に接続される、２つの外部電極と、を含み、
    前記第１のダイオードチップの第１のダイオードの全体の機能を備えるのに加えて、前記第１のダイオードチップの代わりに使用される第２のダイオードチップであって、高位の電極を備えた上面をさらに有する第２のダイオードチップと、
    セラミック板、プラスチック板、複合材シート、または、放熱板から形成され、上部回路電極が上に置かれており、前記第２のダイオードチップの前記高位の電極に電気的に接続される上面回路基板と、をさらに含み、
    前記カプセル封じは、前記上面回路基板および底面回路基板と一体化して、さらに、中に前記上部回路電極を入れ、かつ、前記上部回路電極が前記カプセル封じの１端部まで延在しかつ当該１端部で触れている１端部を有することを可能にし、各前記外部電極は、前記上面回路基板、前記カプセル封じ、および、前記底面回路基板によって形成された前記一体構造の１端部を覆って、前記カプセル封じの１端部に触れている前記対応する回路電極に電気的に接続し、前記２つの外部電極のうちの１つはさらに、前記上部回路電極に電気的に接続することを特徴とする、ＳＭＤダイオードパッケージ。
  2. ＴＶＳダイオード、ショットキーダイオード、スイッチダイオード、ツェナーダイオード、または、整流ダイオードから形成され、かつ、正電極および負電極を備えた底面を有する第１のダイオードチップと、
    セラミック板、プラスチック板、複合材シート、または、放熱板から形成される底面回路基板と、
    前記底面回路基板上に別個に置かれ、かつ、それぞれ、前記第１のダイオードチップの前記底面上の前記正電極および前記負電極に電気的に接続される２つの回路電極と、
    カプセル封じであって、前記第１のダイオードチップおよび前記２つの回路電極を入れるために、かつ、前記２つの回路電極が、前記カプセル封じの１端部まで延在しかつ当該端部に触れている１端部を有することを可能とするために、前記底面回路基板と一体化させるように、セラミック材料またはプラスチック材料から形成されるカプセル封じと、
    銀（Ａｇ）、スズ（Ｓｎ）、銅（Ｃｕ）、金（Ａｕ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、および、白金（Ｐｔ）から形成され、それぞれが、前記カプセル封じおよび前記底面回路基板によって形成された一体構造の１端部を覆い、かつ、それぞれが、前記カプセル封じの１端部に触れている対応する回路電極に電気的に接続される、２つの外部電極と、を含み、
    前記第１のダイオードチップの第１のダイオードの全体の機能を備えるのに加えて、前記第１のダイオードチップの代わりに使用される第３のダイオードチップであって、正電極および負電極を備えた上面をさらに有する第３のダイオードチップと、
    セラミック板、プラスチック板、複合材シート、または、放熱板から形成され、２つの分離した上部回路電極が上に置かれており、それぞれ、前記第３のダイオードチップの前記上面における前記正電極および負電極に電気的に接続される上面回路基板と、をさらに含み、
    前記カプセル封じは、前記上面回路基板および前記底面回路基板と一体化して、さらに、前記２つの上部回路電極を中に入れ、かつ、前記上部回路電極が前記カプセル封じの１端部まで延在しかつ当該１端部に触れている１端部を有することを可能にし、各前記外部電極は、前記上面回路基板、前記カプセル封じ、および、前記底面回路基板によって形成された前記一体構造の１端部を覆って、それぞれ、前記カプセル封じの１端部に触れている対応する回路電極および上部回路電極に電気的に接続することを特徴とする、ＳＭＤダイオードパッケージ。
  3. 前記ＳＭＤダイオードパッケージは、０．４〜１．０ｍｍの長さ（Ｌ）、０．２〜０．５ｍｍの幅（Ｗ）、および、０．２〜０．５ｍｍの厚さ（Ｔ）の小型サイズを有することを特徴とする、請求項１または２に記載のＳＭＤダイオードパッケージ。
  4. 前記ＳＭＤダイオードパッケージは、１．０〜２．４ｍｍの長さ（Ｌ）、０．５〜１．０ｍｍの幅（Ｗ）、および、０．４〜０．８ｍｍの厚さ（Ｔ）の小型サイズを有し、かつ、１アレイに分離されかつ平行に配置される２つ以上の前記第２のダイオードチップを含むことを特徴とする、請求項１に記載のＳＭＤダイオードパッケージ。
  5. 前記ＳＭＤダイオードパッケージは、１．０〜２．４ｍｍの長さ（Ｌ）、０．５〜１．０ｍｍの幅（Ｗ）、および、０．４〜０．８ｍｍの厚さ（Ｔ）の小型サイズを有し、かつ、１アレイに分離されかつ平行に配置される２つ以上の前記第３のダイオードチップを含むことを特徴とする、請求項２に記載のＳＭＤダイオードパッケージ。
  6. 小型ＳＭＤダイオードパッケージを製造するためのプロセスであって、
    １）ＴＶＳダイオード、ショットキーダイオード、スイッチダイオード、ツェナーダイオード、または、整流ダイオードから形成され、底面が第１の正電極および第１の負電極を備え、上面が第２の正電極および／または第２の負電極を備えるダイオードチップを前もって製造するステップと、
    ２）双方が、セラミック板、プラスチック板、複合材シート、または、放熱板から形成され、かつ、複数の配列膜回路が上に置かれている底面回路基板および上面回路基板を前もって製造するステップと、
    ３）前記底面回路基板の各配列膜回路の２つの端部に対して無鉛の導体ペーストをつけるかまたは施すために、ＣＣＤ画像登録によってペーストを施すステップと、
    ４）前記ダイオードチップの前記第１の正電極および前記第１の負電極を、前記無鉛導体ペーストによって、前記底面回路基板上で互いから分離されかつ互いに隣接する位置に位置する２つの配列膜回路に確実にかつ電気的に接続できるようにするために、ＣＣＤ画像登録によってチップボンディングを行うステップと、
    ５）前記ダイオードチップの前記第２の正電極および／または前記第２の負電極上に無鉛の導体ペーストをつけるまたは施すために、ＣＣＤ画像登録によってペーストを施すステップと、
    ６）前記ダイオードチップの前記第２の正電極および／または前記第２の負電極が、前記無鉛の導体ペーストによって、前記上面回路基板の各対応する配列膜回路に電気的に接続できるようにするために、ＣＣＤ画像登録によって、前記上面回路基板を前記ダイオードチップの上面上で覆うように載置することを行うステップと、
    ７）セラミック材料またはプラスチック材料から形成され、かつ、前記底面回路基板および前記上面回路基板双方上の全てのボンディング済みダイオードチップおよび全ての配列膜回路を入れるために、前記底面回路基板と前記上面回路基板との間の空間に充填される絶縁パッケージのパッケージングを行うステップと、
    ８）それぞれが３つまたは４つの逆回路電極を有する半製品のダイオードパッケージを達成するようにＣＣＤ画像登録によって切断を行うステップであって、当該３つまたは４つの逆回路電極のそれぞれが、前記半製品のダイオードパッケージの１つの対向する端部で対応して触れている１端部を有する、切断を行うステップと、
    ９）前記半製品のダイオードパッケージの２つの端部で外部電極を覆うようにし、かつ、被覆プロセス、銀浸漬プロセス、または、製膜プロセスによって、ステップ８）の前記半製品のダイオードパッケージの対応する触れている回路電極に電気的に接続させることによって、前記小型ＳＭＤダイオードパッケージが達成されるステップと、を含む、小型ＳＭＤダイオードパッケージを製造するためのプロセス。
JP2014260789A 2014-01-10 2014-12-24 小型ｓｍｄダイオードパッケージおよびその製造プロセス Active JP6125486B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103101019A TWI501363B (zh) 2014-01-10 2014-01-10 一種小型化表面黏著型二極體封裝元件及其製法
TW103101019 2014-01-10

Publications (2)

Publication Number Publication Date
JP2015133487A JP2015133487A (ja) 2015-07-23
JP6125486B2 true JP6125486B2 (ja) 2017-05-10

Family

ID=52911378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014260789A Active JP6125486B2 (ja) 2014-01-10 2014-12-24 小型ｓｍｄダイオードパッケージおよびその製造プロセス

Country Status (6)

Country Link
US (2) US9691735B2 (ja)
JP (1) JP6125486B2 (ja)
KR (1) KR101650896B1 (ja)
CN (1) CN104465553B (ja)
DE (1) DE102015100129B4 (ja)
TW (1) TWI501363B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899330B2 (en) * 2014-10-03 2018-02-20 Mc10, Inc. Flexible electronic circuits with embedded integrated circuit die
TWI651830B (zh) * 2015-02-17 2019-02-21 立昌先進科技股份有限公司 多功能小型化表面黏著型電子元件及其製法
CN104637914B (zh) * 2015-02-28 2018-02-13 立昌先进科技股份有限公司 多功能表面黏着型电子组件及其制法
WO2017040553A1 (en) 2015-09-03 2017-03-09 Schlumberger Technology Corporation On the fly mixing of acids and diversion fluids with water-soluble retarding agents
WO2017040434A1 (en) 2015-09-03 2017-03-09 Schlumberger Technology Corporation Emulsions containing water-soluble acid retarding agents and methods of making and using
WO2017040562A1 (en) 2015-09-03 2017-03-09 Schlumberger Technology Corporation Diversion acid containing a water-soluble retarding agent and methods of making and using
JP6631114B2 (ja) * 2015-09-17 2020-01-15 富士電機株式会社 半導体装置及び半導体装置の計測方法
US10504767B2 (en) * 2016-11-23 2019-12-10 Rohinni, LLC Direct transfer apparatus for a pattern array of semiconductor device die
TWI656612B (zh) * 2017-03-16 2019-04-11 佳邦科技股份有限公司 半導體封裝件
TWI664683B (zh) * 2017-03-16 2019-07-01 佳邦科技股份有限公司 半導體封裝件的製造方法
TWI719517B (zh) * 2019-06-27 2021-02-21 立昌先進科技股份有限公司 一種貼片式單顆小尺寸及陣列型之晶片半導體元件之封裝方法
RU193911U1 (ru) * 2019-09-10 2019-11-21 Акционерное общество «Оптрон-Ставрополь» Силовой полупроводниковый диод
CN113035821A (zh) * 2021-03-12 2021-06-25 众联慧合(天津)电子有限公司 一种二极管成型用引线框架及二极管及二极管的制造方法
CN114171422B (zh) * 2022-02-11 2022-06-03 浙江里阳半导体有限公司 半导体器件的制造方法及其蒸镀缺陷的检测方法
CN115216117B (zh) * 2022-09-21 2022-12-16 深圳市板明科技股份有限公司 一种线路板用改性塞孔树脂及其制备方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5939950U (ja) * 1982-09-04 1984-03-14 富士電機株式会社 高圧ダイオ−ドアレ−
US5491111A (en) * 1994-10-26 1996-02-13 Tai; George Method of making a semiconductor diode
JP3466411B2 (ja) * 1997-03-31 2003-11-10 太陽誘電株式会社 チップ抵抗器
JPH11204519A (ja) * 1998-01-08 1999-07-30 Matsushita Electron Corp 半導体装置及びその製造方法
JPH11251477A (ja) * 1998-03-03 1999-09-17 Canon Inc 半導体パッケージ、半導体装置、およびこれらの製造方法
JP3911839B2 (ja) * 1998-04-08 2007-05-09 松下電器産業株式会社 半導体発光装置
JP2000349187A (ja) * 1999-06-01 2000-12-15 Nec Corp 半導体装置及び半導体装置の製造方法
JP3318655B2 (ja) * 1999-08-10 2002-08-26 ニュー・クリエイト株式会社 薄膜積層体の製造方法および製造装置
JP2001352084A (ja) * 2000-06-09 2001-12-21 Fuji Electric Co Ltd 薄膜太陽電池とその製造方法
JP4759791B2 (ja) * 2000-07-27 2011-08-31 日亜化学工業株式会社 光半導体素子とその製造方法
TW521555B (en) 2000-08-25 2003-02-21 Hitachi Aic Inc Electronic device sealing electronic element therein and manufacturing method thereof, and printed wiring board suitable for such electronic device
JP2003031600A (ja) * 2001-07-18 2003-01-31 Sony Corp 半導体チップ・マウント方法および装置
KR100461718B1 (ko) * 2002-03-18 2004-12-14 삼성전기주식회사 칩 패키지 및 그 제조방법
KR100452819B1 (ko) * 2002-03-18 2004-10-15 삼성전기주식회사 칩 패키지 및 그 제조방법
JP4047760B2 (ja) * 2003-04-28 2008-02-13 ローム株式会社 チップ抵抗器およびその製造方法
US8102657B2 (en) * 2003-12-02 2012-01-24 Super Talent Electronics, Inc. Single shot molding method for COB USB/EUSB devices with contact pad ribs
JP2005322773A (ja) * 2004-05-10 2005-11-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006279045A (ja) * 2005-03-28 2006-10-12 Tyco Electronics Corp Ｐｐｔｃ層間に能動素子を備える表面実装多層電気回路保護デバイス
US20070208395A1 (en) * 2005-10-05 2007-09-06 Leclerc Norbert H Phototherapy Device and Method of Providing Phototherapy to a Body Surface
JP5394617B2 (ja) * 2006-06-16 2014-01-22 新光電気工業株式会社 半導体装置及び半導体装置の製造方法及び基板
WO2008078899A1 (en) * 2006-12-23 2008-07-03 Lg Innotek Co., Ltd Semiconductor package and manufacturing method thereof
JP4887170B2 (ja) * 2007-02-13 2012-02-29 ソニー株式会社 半導体装置の製造方法
TWI330868B (en) * 2007-04-13 2010-09-21 Siliconware Precision Industries Co Ltd Semiconductor device and manufacturing method thereof
CN102077341B (zh) * 2008-06-26 2014-04-23 Nxp股份有限公司 封装半导体产品及其制造方法
US20110089557A1 (en) * 2009-10-19 2011-04-21 Jeng-Jye Shau Area reduction for die-scale surface mount package chips
KR101434351B1 (ko) * 2010-10-21 2014-08-26 티디케이가부시기가이샤 코일 부품 및 그 제조 방법
EP2453476A1 (en) * 2010-11-12 2012-05-16 Nxp B.V. Semiconductor device packaging method and semiconductor device package
US8709945B2 (en) * 2011-01-26 2014-04-29 Jeng-Jye Shau Area efficient through-hole connections
JP5927056B2 (ja) * 2012-06-14 2016-05-25 ルネサスエレクトロニクス株式会社 半導体装置
TWM454630U (zh) * 2013-01-22 2013-06-01 Unity Opto Technology Co Ltd 混光發光二極體結構

Also Published As

Publication number Publication date
CN104465553A (zh) 2015-03-25
US9691735B2 (en) 2017-06-27
JP2015133487A (ja) 2015-07-23
CN104465553B (zh) 2017-07-11
DE102015100129B4 (de) 2021-07-15
US20150200147A1 (en) 2015-07-16
US9691736B2 (en) 2017-06-27
TWI501363B (zh) 2015-09-21
KR101650896B1 (ko) 2016-08-24
DE102015100129A1 (de) 2015-07-16
TW201528455A (zh) 2015-07-16
KR20150083781A (ko) 2015-07-20
US20160035697A1 (en) 2016-02-04

Similar Documents

Publication Publication Date Title
JP6125486B2 (ja) 小型ｓｍｄダイオードパッケージおよびその製造プロセス
CN101278383B (zh) 电子电路装置及其制造方法
JP2013080957A (ja) 高密度コンタクトを有するリードレス集積回路パッケージ
JP2014179476A (ja) モジュールおよびその製造方法
US9472528B2 (en) Integrated electronic package and method of fabrication
CN105514053B (zh) 半导体封装件及其制法
US10600703B2 (en) Process for packaging circuit component having copper circuits with solid electrical and thermal conductivities and circuit component thereof
US10062649B2 (en) Package substrate
US10373930B2 (en) Package structure and the method to fabricate thereof
US10529680B2 (en) Encapsulated electronic device mounted on a redistribution layer
KR101474189B1 (ko) 집적회로 패키지
KR101650895B1 (ko) 외부 리드 핀들을 포함하지 않는 칩 스케일 다이오드 패키지 및 이를 생산하기 위한 공정
TWI719517B (zh) 一種貼片式單顆小尺寸及陣列型之晶片半導體元件之封裝方法
US10186503B2 (en) Module and manufacturing method thereof
CN210296344U (zh) 一种无引线框架的半导体封装结构
KR102472045B1 (ko) 반도체 패키지
JP2003007740A (ja) 回路装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160229

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160614

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170405

R150 Certificate of patent or registration of utility model

Ref document number: 6125486

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250