JP6088642B2 - 複数のアナログ信号検出チャネルを有するアナログ信号入力回路 - Google Patents

Description

温度又は圧力等のアナログ入力パラメーターの処理は、特に、処理産業において広く一般的である。これらの信号の多くは、プロセス監視に役立ち、したがって、これらの信号は、このプロセスの安全性に極めて深く関わっている（of decisive relevance）ことが多い。

しかしながら、デジタル信号とは異なり、アナログ技術はかなりの費用を要する。アナログ回路についてそれらの機能を検査する最も簡単な方法は、例えば、基準ソースをアナログ回路に印加し、測定された値を目標値と比較することから構成される。

しかしながら、特に、本出願の時点におけるより高度なセキュリティ完全性レベル（例えば、ＳＩＬ２又はＳＩＬ３）の診断カバレッジの安全性基準ＤＩＮ ＥＮ ９１５０８の要件は、今もなお、莫大な費用を要する回路機構を用いることでしか可能でない。

特に、そのようなより高度な安全完全性基準を満たすために、他の冗長的に実施された信号処理構造及びそれぞれの診断シナリオが従来技術において知られている。従来技術として、ここでは、例えば、同じ出願人の特許文献１、特許文献２、特許文献３、特許文献４、特許文献５、特許文献６、特許文献７、特許文献８、特許文献９、特許文献１０、特許文献１１、特許文献１２、特許文献１３、特許文献１４、特許文献１５、又は特許文献１６が挙げられる。

一般に、そのような冗長的に実施された信号処理構造及び対応する診断シナリオは、通常、試験ユニットが、信号処理構造に対して、安全性に関連した影響を与える場合があり、そのため、遡及効果（retroactive effects）がないことの証明が非常に高い費用につながり、試験ユニットの診断カバレッジが限られる結果となるという不都合、診断ユニットの試験パルスが外部に頻繁に現われ、プロセスを妨害するおそれがあるという不都合、及び／又は試験プロセス中に、影響を受けた信号処理構造が限られた範囲でしか使用の準備ができず及び／又は安全性機能を試験期間の間切り離さなければならないという不都合を示す。

独国特許第１０２００７０６２９７４号 独国特許出願公開第２１０８４９６号 欧州特許出願公開第１６４３３２３号 米国特許出願公開第２００５／２４０８０６号 米国特許第５，８３８，８９９号 米国特許第４，３５８，８２３号 米国特許出願公開第２００２／０１５２４２０号 米国特許出願公開第２００６／００１０３５２号 米国特許第６，９８５，９７５号 欧州特許第２１７５３７１号 欧州特許第２２０７０９７号 欧州特許第２２２８７２３号 欧州特許第２１９６９０８号 米国特許第７９４９８３３号 米国特許第７９７９７４６号 米国特許第８０３７３６４号

本発明の目的は、診断シナリオ又は試験シナリオにおいても安全完全性レベルを満たす、アナログ入力信号を処理するアナログ信号入力回路、特に、プロセスの安全性に関連したアナログ入力信号用のアナログ信号入力回路を実現するための柔軟性のあるデバイス非依存の費用効果がある解決策を提供することである。

本発明は、独立請求項の特徴でこの目的を達成する。有利な実施の形態及び更なる展開は、従属請求項の目的である。

したがって、本発明の１つの解決策は、第１の数のアナログ信号検出チャネルと、少なくとも１つの診断回路とを有するアナログ信号入力回路であって、各アナログ信号検出チャネルは、第２の数のアナログ信号入力のうちの或る特定のアナログ信号入力に印加されるアナログ入力信号を検出し、それに応じて、検出されたアナログ入力信号の出力信号を発行するように実施されている、アナログ信号入力回路を提供する。各アナログ信号検出チャネルは、それぞれ２つのアナログ信号検出回路と、少なくとも１つの第１の接続選択デバイスとを備え、各アナログ信号検出回路は、第１の接続デバイスと、第２の接続デバイスとを備える。アナログ信号検出チャネルのアナログ信号検出回路のそれぞれは、その第１の接続デバイスを用いて、アナログ入力信号を検出するための複数のアナログ信号入力のうちの同じアナログ信号入力に少なくとも連続して接続することができ、アナログ信号検出チャネルの双方のアナログ信号検出回路は、互いに適合する検出されたアナログ入力信号に応答して、互いに適合するそれぞれの出力信号を第２の接続デバイスにおいて発行するように実施されている。複数のアナログ信号入力のうちの或る特定のアナログ信号入力に印加されたアナログ入力信号を検出するとともに、検出されたアナログ入力信号に適合する応答出力信号を発行するための各アナログ信号検出チャネルについて、含まれる２つのアナログ信号検出回路のうちの交互のそれぞれ１つは、このアナログ入力信号を検出するために、このアナログ信号入力を有するその第１の接続デバイスに接続されず、試験目的及び／又は診断目的で或る特定の時間の間選択され、含まれる２つのアナログ信号検出回路のうちのそれぞれ他方のものは、このアナログ入力信号を検出し、検出されたアナログ入力信号に応答して、アナログ信号検出チャネルの出力信号を第２の接続デバイスに出力信号として発行するために、その第１の接続デバイスを用いてこのアナログ信号入力に或る特定の時間の間接続されるように選択される。第１の接続選択デバイスは、少なくとも接続されるアナログ信号入力又は診断回路の選択に応じて、含まれる２つのアナログ信号検出回路のそれぞれ第１の接続デバイスを接続するように実施されている。

ここで、本質的な利点は、アナログ信号検出チャネルによって処理されるアナログ入力信号を検出するためのアナログ信号検出チャネルの処理チェーン内にあり、したがって、アナログ信号検出チャネルを用いて制御されるプロセスの安全チェーンにないアナログ信号検出回路が診断の間、最初の試験及び／又は診断を受けることなく、アナログ信号検出回路がそれぞれ、必要に応じて或る特定の時間の間、少なくとも診断回路を介して試験目的及び／又は診断目的に従うことができるということである。したがって、アナログ信号検出チャネルによる処理中、したがって、アナログ信号検出チャネルを含む安全チェーンの動作中も、本発明でなければ認められないであろう制御試験を実行することもできる。さらに、診断中に、可視的な診断信号が信号入力に印加される可能性もない。したがって、いずれの診断も、アナログ信号検出チャネルの完全な１００パーセントの機能に対してそれを損なう影響を与えない。したがって、本発明は、特に処理産業における仕様に関して高可用性を可能にする。

ここで、接続を選択するため第１のデバイスは、アナログ回路ユニットを含むことができ、各アナログ信号検出回路には、有利には、１つのアナログスイッチ回路が含まれる。

加えて、アナログ信号入力回路が、より高い安全完全性レベルに起因して、例えば、冗長的に動作させることもできるし、冗長ブロックを形成するようにともにスイッチングさせることもできる少なくとも２つの数のアナログ信号検出チャネルを示すとき、まさに同じアナログ信号検出回路のみが相互に交換され、したがって、これらの２つのユニットのうちの常に一方が同じアナログ信号検出チャネルの処理チェーンに統合される一方、他方は、診断目的で同じ診断回路に常に接続することができるという利点が結果として更に得られる。したがって、同じ環境条件を、それぞれアクティブ化及び／又は統合された処理構成要素に関してアナログ信号検出チャネルのアナログ信号検出回路及び診断回路に常に確保することができることから、２つのアナログ信号検出回路間の潜在的な信号ばらつき又は更には誤差をアナログ信号検出回路内で非常に容易に診断することができる。

したがって、本発明は、温度又は圧力等のアナログ入力パラメーター、特に処理産業におけるそれぞれのアナログ入力信号及び特にプロセスの安全性に極めて深く関わっているアナログ入力信号の場合のそれぞれのアナログ入力信号の処理中に、アナログ信号入力回路のアナログ信号検出チャネル及びその結果としてアナログ信号検出チャネルを含む安全チェーンのセキュアな動作の機能が、損なわれることから保護されるだけでなく、それぞれ２つのアナログ信号検出回路がアナログ信号検出チャネルに設けられ、それらのうちの一方がアナログ信号検出チャネルの１００パーセントの機能の余剰分（surplus）であり、したがって、そのようなアナログ信号検出回路のそれぞれ一方のアナログ信号検出回路が様々な診断目的及びそれぞれ他方のアナログ信号検出回路の交換用に利用可能であり、そのため、他方は、その後、様々な診断目的に利用可能であるとき、その機能を１００パーセントの機能についてほぼ完全に監視することもできるという認識に基づいている。

したがって、本発明による概念は、各個々のアナログ信号検出チャネルの機能が冗長処理を必須で提供するのではないが、いずれのアナログ信号検出チャネル内にも安全性に関連した要素の少なくとも２重冗長性が設けられ、おそらく２つ以上のアナログ信号検出チャネルのみが冗長的に動作することができるか又は冗長ブロックを形成するようにともにスイッチングすることができるということに更に基づいている。

ここで、１つの数のアナログ信号入力又は３つ以上のアナログ信号入力が、特許請求の範囲及び本明細書において「複数のアナログ信号入力」及び／又は「第２の数のアナログ信号入力」という表現に含まれ、そのため、数は少なくとも１つであり、そうでない場合には、数は本質的に任意の量とすることができることを指摘しておく。

例えば、特に、より高速及び／又はよりタイムクリティカルなアナログ入力信号を検出するための本発明の別の好ましい解決策は、いずれのアナログ信号検出チャネルも第２の数の少なくとも２つのアナログ信号入力に印加されたアナログ入力信号を検出し、それに応じて、それぞれ検出されたアナログ入力信号の出力信号を発行するように実施されることを提供する。いずれのアナログ信号検出チャネルもそれぞれ、第３の数のアナログ信号検出回路を備え、この第３の数は、少なくとも３つであり、最大で第２の数よりも１つだけ多い。ここでも、アナログ信号検出チャネルのアナログ信号検出回路のそれぞれは、アナログ入力信号を検出するために、第２の数のアナログ信号入力からのそれぞれ１つのアナログ信号入力を有するその第１の接続デバイスに接続可能であり、そうでない場合には、第１の解決策と同等に実施される。第２の数のアナログ信号入力からの信号入力に印加されたアナログ入力信号を検出し、それぞれの出力について、検出されたアナログ入力信号の出力信号を発行するために、アナログ信号検出チャネルごとに、それぞれ１つのアナログ信号検出回路が、或る特定の時間の間、交互に選択され、アナログ入力信号を検出するためのアナログ信号入力を有するその第１の接続デバイスに接続されないが、試験目的及び／又は診断目的に用いられ、含まれるこの第３の数のアナログ信号検出回路を除く全てはそれぞれ、この或る特定の時間の間選択され、これによって、第１の接続デバイスは、第２の数のアナログ信号入力からの或る特定のアナログ信号入力に接続され、アナログ入力信号が検出され、それに応じて、検出されたアナログ入力信号のアナログ信号検出チャネルの出力信号が、それらの第２の接続デバイスにおいて出力信号として発行される。したがって、第１の接続選択デバイスは、ここでも、接続されるアナログ信号入力又は診断回路の少なくともいずれかの選択に応答して、含まれる全てのアナログ信号検出回路のそれぞれ第１の接続デバイスを接続するように実施される。

特に有利な実施の形態は、少なくとも１つのアナログ信号検出チャネルが、デジタル信号も処理するように実施され、このアナログ信号検出チャネルの各アナログ信号検出回路が、アナログ／デジタル変換器を備え、そのデジタル信号接続が、それぞれの第２の接続デバイスにスイッチングされ、そのアナログ信号接続が、第１の接続選択デバイスにスイッチングされることを提供する。

特に有利な実施の形態は、加えて又は代替的に、いずれのアナログ信号検出チャネルも、第１の接続選択デバイスと協調して、第２の接続デバイスを、提供されたアナログ信号検出チャネルの出力信号の更なる処理にそれぞれ選択された処理デバイス又は診断回路に接続するように実施された第２の接続選択デバイスを示すことを提供する。

特に有利な実施の形態は、加えて又は代替的に、第１の接続選択デバイスが、診断回路に接続される或る特定のアナログ信号入力へのそれぞれ第１の接続デバイスの接続を用いて、少なくとも１つの基準電圧又は周辺デバイスの少なくとも１つの供給電圧を選択することができるように実施されることを更に提供する。

特に有利な実施の形態は、加えて又は代替的に、アナログ信号検出回路がアクティブ信号調整デバイスを備え、及び／又はデカップリング回路が第１の接続デバイスに割り当てられること、及び／又は少なくとも１つのアナログ信号入力に入力端子用の入力保護回路及び／又はパッシブ信号調整ユニットが更に設けられることを更に提供する。

本発明の追加の特徴及び利点は、添付図面に基づく好ましい実施形態の以下の説明から認識することができる。

１つのアナログ信号検出チャネルのみを有する好ましい、特に有利な実施形態を示すアナログ信号入力回路の第１の実施形態を示す図である。 ２つのアナログ信号検出チャネルを有する実施形態を示す別の好ましい、アナログ信号入力回路の特に有利な実施形態を示す図である。 ２つのアナログ信号検出チャネルを有する実施形態を示す別の好ましい、アナログ信号入力回路の特に有利な実施形態を示す図である。 １つのアナログ信号検出チャネルのみを有する図１に基づくアナログ信号入力回路別の実施形態であるが、特に、より高速及び／又はタイムクリティカルなアナログ入力信号の検出用のアナログ信号入力回路の別の実施形態の略図である。

最初に図１を参照する。図１には、第１の数のアナログ信号検出チャネル１００と、２つの数のアナログ信号検出回路１１０及び１２０と、少なくとも１つの診断回路１３０とを有するアナログ信号入力回路が非常に単純化した形態で示されている。

アナログ信号検出回路の個々の副機能は、非常に高い費用でかつ或る特定の状況下でしか事前に診断することができないことから、遡及効果のない診断は可能でなく、本発明による解決策によって以下に示すように、アナログ入力を用いてアナログ信号を検出するための提案した解決策によっても、有利には、証明済みのアナログ回路構成要素が用いられる。上記アナログ入力は、回路全体をほぼ１００％試験することができ、したがって、これらのアナログ回路構成要素が安全技術における使用にも適しているように互いにスイッチングされる。この目的のために、アナログ信号検出回路に加えて、アナログ信号検出回路の完全な試験に必要とされる全ての信号を提供することができるように有利に設計された診断回路が設けられる。したがって、これらのアナログ信号検出回路の内部設計は、一般に標準的なアナログモジュールのように実施することができ、必要な診断カバレッジは、診断回路によって確保される。

図１には、複数のアナログ信号入力が更に示され、図１によれば、２つの数のアナログ信号入力２０１及び２０２が示されている。１つの数のアナログ信号入力又は３つ以上の数のアナログ信号入力も「複数のアナログ信号入力」又は「第２の数のアナログ信号入力」という表現の範囲内で提供することができ、したがって、このことは、数を少なくとも１つとすることができ、そうでない場合には、任意の量とすることができるように特許請求の範囲によって包含されることを指摘しておく。

図１による実施形態の以下の説明について、アナログ入力信号は、温度又は圧力等のアナログ入力パラメーターに従って少なくとも１つの信号入力２０１又は２０２に印加されるものと仮定する。このアナログ入力信号は、好ましくは、処理産業においてプロセス監視に役立ち、したがって、本発明の有利な実施形態において、そのようなアナログ入力信号は、一般に、監視されるプロセスの安全性に極めて深く関わっているものと仮定することができる。なお、監視されるプロセスについては、より詳細には示されない。

図１から更に認識することができるように、信号入力２０１は、入力端子２１１を示し、有利な実施形態では、入力端子２１１の下流で電気的にスイッチングされる入力保護回路２２１を更に示している。入力保護回路２２１は、一般に必須ではないが、アナログ信号入力回路の過渡事象を有利に制限することができ、及び／又は雑音濾過を実行することができる。オプションとして有利な代替的追加形態では、信号入力２０１は、入力端子２１１に対して下流で、又は図１において認識することができるように有利な更なる追加形態では、入力保護回路２２１に対して下流で電気的にスイッチングされるパッシブ信号調整ユニット２３１を更に示している。ここでは、パッシブ信号調整ユニット２３１は、入力保護回路２２１に対して下流で電気的に有利にスイッチングされる。パッシブ信号調整ユニット２３１を用いると、電流信号及び／又は電圧信号を共通の測定レベルにすることができる。

同様にして、他のアナログ信号入力が、入力端子に加えて、入力保護回路及び／又はパッシブ信号調整ユニットを示すことができ、それによって、図１による実施形態では、入力端子２１２に加えて、アナログ信号入力２０２は、下流に電気的に配置された入力保護回路２２２と、（この入力保護回路から）下流に電気的に配置された信号調整ユニット２３２とを示している。

アナログ信号検出チャネル１００は、ここでは、アナログ信号入力２０１又は２０２に印加される図示しないアナログ入力信号を検出するように実施され、したがって、以下でより詳細に説明するように、検出されたアナログ入力信号に従って出力信号を発行するように実施されている。

この目的のために、アナログ信号検出チャネル１００は、図１によれば、本発明による解決策において、２つのアナログ信号検出回路１１０及び１２０と、各アナログ信号検出回路に少なくとも１つの第１の接続選択デバイス１１５、１２５とを備える。アナログ信号検出チャネル１００は、診断回路１３０も有利に備える。第１の接続選択デバイスは、アナログスイッチデバイスとして有利に実施され、好ましくは、アナログ信号検出回路１１０及び１２０ごとに、１つのアナログ回路ユニット１１５及び／又は１２５がそれぞれ含まれる。

いずれのアナログ信号検出回路１１０及び１２０も、第１の接続デバイス１１１及び／又は１２１と、第２の接続デバイス１１２及び／又は１２２とを更に示している。アナログ信号検出回路１１０及び１２０のそれぞれは、アナログ入力信号を検出するために、その第１の接続デバイス１１１及び／又は１２１を用いて同じアナログ信号入力、例えば２０１又は２０２に少なくとも連続して接続することができ、双方のアナログ信号検出回路１１０及び１２０は、それらのそれぞれ適合する第２の接続デバイス１１２及び／又は１２２において互いに適合する検出されたアナログ入力信号に従って出力信号を発行するように実施されている。

しかしながら、アナログ信号入力回路の通常動作、したがって、アナログ信号入力２０１又は２０２に印加されるアナログ入力信号の検出の動作及びアナログ信号検出チャネル１００によって検出されたアナログ入力信号に従った出力信号の出力の動作においては、含まれる２つのアナログ信号検出回路１１０及び１２０のうちの一方のみが、或る特定の定められた時間の間、交互に選択され、第１の接続デバイス１１１及び／又は１２１が、このアナログ入力信号を検出するためにこのアナログ信号入力に接続され、それに応じて、検出されたアナログ入力信号について、アナログ信号検出チャネルの出力信号が、その第２の接続デバイス１１２及び／又は１２２において出力信号として発行される。一方で、それぞれ他方のアナログ信号検出回路は、通常動作において、この確定できる時間の間、試験目的及び／又は診断目的に用いられるように選択され、例えば、診断回路１３０に接続され、したがって、この確定できる時間の間、この他方のアナログ信号検出回路は、アナログ入力信号を検出するために、アナログ信号入力を有する第１の接続デバイスに接続されない。第１の接続選択デバイス１１５、１２５は、それぞれ第１の接続デバイス１１１、１２１を、接続されるアナログ信号入力又は診断回路のいずれかに接続する目的で実施される。

したがって、図１に示すような所与の状態では、例えば、アナログ信号検出回路１１０が、印加されたアナログ入力信号を検出するために、その第１の接続デバイス１１１を用いてアナログ信号入力２０１に接続されるとともに、検出されたアナログ入力信号に応答して、その第２の接続デバイス１１２において、アナログ信号検出チャネルの出力信号を出力信号として発行するように選択され及び／又は提供され、アナログ信号検出回路１２０は、診断目的で診断回路１３０に接続されるように提供される。

したがって、図１による実施形態では、第１の接続選択デバイスによって提供されるアナログ回路ユニット１１５及び１２５は、相互に協調して、第１の接続デバイス１１１をアナログ信号入力２０１に接続し、第１の接続デバイス１２１を診断回路１３０に接続する。

第１の接続選択デバイス、又は、図１に設けられているように、第１の接続選択デバイスを提供する２つのアナログ回路ユニット１１５及び１２５は、２つのアナログ信号検出回路１１０又は１２０を必要に応じて同時に同じ信号入力にも接続することを更に可能にするように実施されることが有利である。これは、特に、アナログ信号検出回路１１０及び１２０をスイッチングする場合に行うことができる。なぜならば、双方の入力信号検出回路１１０及び１２０を試験するためのスイッチング中に、それらの入力信号検出回路は、短い時間の間、同じ信号入力において並列に作動され、それらの測定値を比較することができ、その結果、これによって、アナログスイッチの１００％の診断カバレッジが可能になるからである。その結果、この場合、例えば、以下で説明するように、アナログ信号検出デバイス１１０及び１２０によって発行される出力信号は、診断回路１３０に供給される。

１つのデカップリング回路１１３及び／又は１２３が、それぞれ第１の接続デバイス１１１及び１２１に割り当てられることがより有利であり、それによって、アナログ信号検出回路１１０又は１２０のそれぞれ１つの第１の接続デバイス１１１又は１２１を、第１の接続選択デバイスを介して信号入力２０１及び２０２に接続することができる。デカップリング回路１１３及び／１２３は、互いに対する又は信号入力２０１及び２０２に対するアナログ信号検出回路１１０又は１２０のあらゆる遡及効果を防止するだけでなく、相互間での信号入力の遡及効果も防止し、それらのデカップリング回路は、一般にエラープルーフ形式で実施され、通常、診断を必要としない。

したがって、特に診断デバイス１３０を起点とするような、第１の接続選択デバイスにおいてガイドされる追加の信号パスに、アナログ信号検出回路１１０又は１２０の第１の接続デバイス１１１又は１２１を接続することを可能にして、アナログ信号検出回路の診断目的で試験信号及び診断信号を導入するために、上記信号パスは、デカップリング回路１１３及び１２３を介しても有利にガイドされる。電流源及び電圧源を内部監視する場合、必要に応じて、アナログ信号検出回路１１０又は１２０の第１の接続デバイス１１１又は１２１を他の信号パスに接続することを可能にするために、周辺の供給電圧及び診断目的に必要とされる様々な他の基準電圧並びに上記他の信号パスをデカップリング回路１１３及び１２３を介して第１の接続選択デバイスにガイドすることができることも提供される。図１において認識することができるように、図示した例示の実施形態では、診断目的に必要とされるが診断回路１３０に由来しない他の全ての基準電圧は、デカップリング回路１１３及び１２３を介して第１の接続選択デバイスにガイドされない。

図１に示すアナログ回路ユニット１１５及び１２５を用いると、選択された個々のアナログ信号を非常に簡単な方法でそれぞれのアナログ信号検出回路１１０及び／又は１２０に印加することができる。アナログ回路ユニット１１５及び１２５は、印加される信号をスイッチングすることによって、及び診断ユニットを用いた上述した試験によって試験することができる。

双方のアナログ信号検出回路１１０及び１２０が、アナログ信号検出回路１１０及び１２０の上述したスイッチングを試験するために、同じ入力信号を用いて一時的に並列に作動され、出力信号が比較されるとき、これによって、動作中であっても、アナログ回路ユニット１１５及び１２５の１００％の診断カバレッジが可能になる。

図１から更に認識することができるように、アナログ信号検出回路１１０及び１２０のそれぞれは、アクティブ信号調整デバイス１１４及び／又は１２４を有利に示している。それぞれのアナログ信号検出回路１１０及び／又は１２０に印加される個々のアナログ信号は、アナログ信号の用途固有の処理のために当該アナログ信号検出回路に供給されるとともに、おそらくアナログ／デジタル変換器１１６及び／又は１２６に供給される。これらのアナログ／デジタル変換器のそれぞれのデジタル信号接続は、それぞれの第２の接続デバイス１１２及び／又は１２２にスイッチングされ、これらのアナログ／デジタル変換器のそれぞれのアナログ信号接続は、第１の接続選択デバイスに向けた方向にスイッチングされ、したがって、図１に示す例によれば、アクティブ信号調整デバイス１１４及び／又は１２４にスイッチングされる。

適切に選択された第２の接続デバイス１１２及び１２２をおそらく処理デバイス３００とも実際に接続して、特に用途に固有の処理をアナログ信号検出チャネルの出力信号に更に行うか、又はこの処理デバイスを簡単な方法で診断回路１３０に接続するために、アナログ信号検出チャネル１００は、第２の接続選択デバイス１０１を有利に備える。この第２の接続選択デバイスは、特に第１の接続選択デバイスと協調してこれらの接続を実施するように実施される。

アナログ入力信号の検出及び／又は試験目的及び／又は診断目的のために或る特定の時間の間、一方又は他方のアナログ信号入力を接続するのに用いられるとともに存在する第２の接続選択デバイスをおそらく示す、アナログ信号検出回路を交互に選択するための第１の接続選択デバイスの制御は、図面に示されていないことを指摘しておく。ただし、当業者の場合、それ自体既知の手段によってこれを実施することができる。この制御は本発明の本質的な構成要素とみなされていないことから、ここでは、より詳細には説明されない。しかしながら、この制御は、例えば、診断回路１３０自体が行うこともできるし、図１に示すように、例えば、用途固有の処理デバイス３００として設けられたマイクロコントローラーが行うこともできる。別の処理デバイス３００として図１に示すマイクロコントローラーの使用に基づくと、アナログ／デジタル変換器１１６及び／又は１２６の使用並びに図１にデータカプラーで示されたデジタル動作する接続選択デバイス１０１の使用は、実際の用途において特に有利である。

一方、この診断回路１３０は、アナログ信号検出回路１１０及び１２０を試験するための確定された診断カバレッジに必要とされる全ての必要な試験デバイスを有利に備える。それらの制御は、実施形態に応じて、診断回路１３０自体も行うこともできるし、例えば、例として安全性ロジックを備える、処理デバイス３００として略図で示されたマイクロコントローラーに実施された別のデバイスが行うこともできる。ここで、診断機能のタスクの割り当てを、診断回路１３０と、制御に関するマイクロコントローラーとの間で設けることができる。

以下では、図２を参照する。図２は、好ましい、特に有利な実施形態を示すが、２つのアナログ信号検出チャネルを備えるアナログ信号入力回路の別の実施形態を示している。構成要素は、図１を参照して説明したものと本質的に同一であるか又は本質的に同一に動作するか若しくは同じように動作することから、以下では本発明による相違点のみを説明する。

ここで、第１のアナログ信号検出チャネル１００は、図２によれば、鎖線の上に略図で示され、第２のアナログ信号検出チャネル１００’は、鎖線の下に略図で示されている。もちろん、同様に、追加のアナログ信号検出チャネルを設けて、アナログ信号検出チャネルの数がそれに応じて増加するようにすることができる。各アナログ信号検出チャネル１００及び１００’は、２つのアナログ信号検出回路１１０及び１２０及び／又は１１０’及び１２０’と、診断回路１３０及び／又は１３０’とを更に示している。これらのアナログ信号検出回路は、図１を参照して説明したように設計されている。

図２に示す２つの数のアナログ信号検出チャネル１００及び１００’は、冗長的に動作させることもできるし、冗長ブロックを形成するようにともにスイッチングすることもできる。図２と同様に、「Ｋ」の印が付けられた双方向矢印（double arrow）を用いて示すように、この目的のために、例えば、アナログ信号検出チャネル１００に対して下流に配置されたそれぞれ１つの処理デバイス３００は、他方のアナログ信号検出チャネル１００’に対して下流に配置された処理デバイス３００’と通信する。加えて、信号入力は、冗長的に検出することもできる。すなわち、同じ信号が、信号入力２０１及び信号入力２０１’に印加され、同じ信号が、信号入力２０２及び信号入力２０２’にも印加され、したがって、それらの信号は、アナログ信号検出チャネル１００及び１００’を介して冗長的に検出することができる。

双方のアナログ信号検出チャネル１００及び１００’の周辺の電圧供給、又は同様に追加のアナログ信号検出チャネルの周辺の電圧供給は、同じ供給電圧によって又は別々に供給することができ、特に高可用性のデバイスを用いると、２つのアナログ信号検出チャネル１００及び１００’の供給は、互いに独立に有利に実現することができる。個々の電圧の監視は、この場合、それぞれのアナログ信号検出チャネル１００及び／又は１００’の診断回路１３０又は１３０’によって順に行われる。

要約すると、任意の時点において、アナログ入力信号の検出は、（１〜ｎの数字から）それぞれ測定される入力に接続されたアナログ信号検出チャネル１００、１００’ごとのアナログ信号検出回路１１０又は１２０を介して行うことができると言うことができる。

アナログ信号検出チャネル１００、１００’ごとのこのアナログ信号検出回路１１０又は１２０は、個々のアナログ信号入力のステータスを連続して検出するために、信号入力間で更にスイッチングすることができる。したがって、換言すれば、このアクティブアナログ信号検出回路は、入力値を検出するために、個々の信号入力間でスイッチングすることができ、例えば、個々の信号入力の事前の優先順位付けによって信号入力間のスイッチングを制御することが可能である。

この時点において通常動作中は安全性機能に何ら関与していない各アナログ信号検出チャネル１００、１００’の第２のアナログ信号検出回路１２０及び／又は１１０は、その結果、アナログ信号検出チャネル１００、１００’の機能、したがって、それらのチャネルに接続された安全性機能を何ら損なうことなく、診断ユニットによって実行される試験を受けることができる。試験及び／又は診断が終了するとすぐに、試験及び／又は診断されたアナログ信号検出回路を安全チェーンにもう一度含めることができ、他方のアナログ信号検出回路を安全チェーンから取り外して、試験目的で診断ユニットに接続することができる。このアナログ信号検出回路が完全に試験されると、例えば、スイッチングがもう一度行われ、このスイッチングにおいて、元のステータスが再び設定される。加えて、例えば、双方のアナログ信号検出回路の求められた測定値を互いに比較し、このようにして、診断カバレッジを更に改善するために、アナログ信号検出チャネルの双方のアナログ信号検出回路を並列に動作させることが可能である。試験中、試験されるアナログ信号検出回路はどの安全チェーンの一部分でもないことから、各アナログ信号検出回路を１００％試験することができる。その結果、診断／試験パルスは、どの安全性機能も損なう可能性はなく、安全チェーンにおいて動作中に容認されなかったであろう付加的な状況、例えば、増幅のアクティブ信号調整の、例えば、様々な設定を試験することができる。

機能不良の場合、本発明によるアナログ信号入力回路は、アナログ回路のうちのいずれが不良であるのかのセキュアな診断を提供し、したがって、アナログ信号検出チャネルごとの「冗長」なアナログ信号検出回路に基づいて、機能不良の場合に限られた診断能力を用いてセキュアな更なる動作を可能にすることができる。

さらに、本診断回路を用いると、実行中の測定及びデバイス機能の時間的影響及び／又は機能的影響なくアナログ信号検出回路の較正（自己較正）も動作中に実行することができる。このように、診断ユニットを介すると、アナログ信号入力回路全体を動作中に較正することもでき、したがって、本発明によれば、用途に応じて、プルーフ試験（事前の機能試験）を動作中のアナログ信号入力回路の試験及び／又は診断に完全に置き換えることができる。

本診断回路によって実行されるいずれの診断も時間的挙動に影響を与えないことから、アナログ信号入力回路を備えるデバイスに関するものでもなく、アナログ信号が信号入力において検出されるデバイスに関するものでもなく、診断回路によって実行される診断は、例えば、同期信号検出及び重畳ネットワーク（superimposed network）への転送を更に確保する。例えば、試験信号は、信号入力の入力端子において可視的ではない。

したがって、本診断回路によって実行される診断は、入力信号のアクティブ測定において認められていないアナログ信号検出回路の状態の試験を行うこともできる。したがって、試験範囲全体が、従来技術の解決策に対して改善される。その結果として、定量化の結果も同様に改善される。加えて、試験及び／又は診断は、アナログ入力信号の検出と同時に行うことができ、特に、プロセスの安全性に関連したアナログ入力信号の検出と同時に行うこともできる。

本診断回路によって用いられる診断／試験パターンは、例えば、開発プロセスから取ることもでき、診断回路の開発の費用が削減される。加えて、本発明は、費用効果がある実施態様を提供する。なぜならば、２つのアナログ信号検出回路について、それぞれ１つの診断ユニットしか必要とされないからである。

したがって、本発明の本質的な態様は、アナログ信号検出チャネルのアナログ信号検出回路が、アナログ信号入力に印加されたアナログ信号を検出する一方、同じアナログ信号検出チャネルの別のアナログ信号検出回路が、或る特定の時間の間、試験及び／又は診断されることを含む。試験及び／又は診断の後、それらのアナログ信号検出回路は、スイッチングすることができ、またスイッチングされる。すなわち、試験されたアナログ信号検出回路は、変更後の或る特定の時間の間、測定の実行を受け付ける一方、第１のアナログ信号検出回路は試験される。

図１及び図２は、１個〜ｎ個の数のアナログ信号入力と、アナログ検出チャネルごとの２つのアナログ信号検出回路とを用いて特に低速のアナログ入力信号を検出するための解決策の略図を示している。したがって、この解決策では、一方のアナログ信号検出回路は、信号入力間に接続されるのに対して、他方のアナログ信号検出回路は、試験目的で測定を実行するために診断ユニット、又は基準電圧若しくは供給電圧等の追加の信号に接続され、それによって、試験後に、２つのアナログ信号検出回路の交換が行われる。これに対して、図３は、図１に基づくアナログ信号入力回路の追加の実施形態の略図を示し、特により高速及び／又はタイムクリティカルなアナログ入力信号の検出に更に改良された１つのアナログ信号検出チャネルのみを認識することができる。これらの構成要素は、図１又は図２を参照して説明したものと本質的に同一であるか又は同じように動作することから、以下では、本発明に本質的な相違のみを論述する。

図３による解決策では、ここでも、１個〜ｎ個の数のアナログ信号入力が提供される。一方、アナログ信号検出チャネルは、少なくとも３つの数のアナログ信号検出回路と、最大でアナログ信号入力の数よりも１つだけ多い数のアナログ信号検出回路とを備える。

したがって、図３では、アナログ信号入力の数は、２０１、２０２〜ｎで示され、したがって、アナログ信号検出回路の数は、１１０、１２０〜ｎ、ｎ＋１で示されている。したがって、有利には、それぞれのデカップリング回路１１３、１２３〜ｎ、ｎ＋１を、図３には明確に示されていないアナログ信号検出回路及び／又は第１の接続デバイスに割り当てることができる。これによって、アナログ信号検出回路を信号入力、診断ユニット１３０、又は図３には明確に示されていない接続選択デバイスを介して試験目的で測定を実行するための基準電圧及び供給電圧等の追加の信号に接続することができる。アナログ入力信号を検出するために、アナログ信号検出チャネル１００のいずれのアナログ信号検出回路も、その第１の接続デバイスを用いて、複数のアナログ信号入力のうちのそれぞれ１つのアナログ信号入力に接続することができることから、その結果、幾つかの信号入力を、測定を実行するための或る特定のアナログ信号検出回路に同時に接続することができる。したがって、実施形態に応じて、最大でｎ個のアナログ信号検出回路が最大でｎ個の信号入力に利用可能となる。アナログ信号検出回路が交互に或る特定の時間の間接続され、例えば、図３によれば、アナログ信号検出回路「ｎ＋１」が、試験及び／又は診断を受けるために、したがって、例えば診断ユニット１３０に接続される。試験及び／又は診断の後、この場合も、アナログ信号検出回路の切り替えが行われる。すなわち、試験されたアナログ信号検出回路は、入力信号検出の実行を引き継ぎ、したがって、信号入力のうちの１つに接続される一方、この時点まで信号入力に接続されていたアナログ信号検出回路が次に試験される。したがって、この構造は、より高速及び／又はタイムクリティカルな信号を検出するのにより良く適している。図１及び図２による実施形態に基づくと、基準電圧及び供給電圧等の追加の信号を試験目的で更に測定することができ、及び／又は或る特定のアナログ信号検出チャネルを特に冗長的に並列に動作させることもできるし、冗長ブロックを形成するようにともにスイッチングすることもできる。

１００、１００’ アナログ信号検出チャネル
１０１ 第２の接続選択デバイス
１１０、１１０’、１２０、１２０’ アナログ信号検出回路
１１１、１２１ 第１の接続デバイス
１１２、１２２ 第２の接続デバイス
１１３、１２３ デカップリング回路
１１４、１２４ アクティブ信号調整デバイス
１１５、１２５ 第１の接続選択デバイス、特にアナログスイッチングユニット
１１６、１２６ アナログ／デジタル変換器
１３０、１３０’ 診断回路
２０１、２０１’、２０２、２０２’ アナログ信号入力
２１１、２１２ 入力端子
２２１、２２２ 入力保護回路
２３１、２３２ パッシブ信号調整ユニット
３００、３００’ 処理デバイス

Claims (9)

1. プロセスの安全性に関連したアナログ入力信号を処理するアナログ信号入力回路であって、前記アナログ信号入力回路は冗長的に動作させることができるか又は冗長ブロックを形成するように接続することができる第１の数の少なくとも２つのアナログ信号検出チャネル（１００；１００’）を有し、
   各アナログ信号検出チャネル（１００；１００’）は、第２の数のアナログ信号入力（２０１、２０２；２０１’；２０２’）のうちの１つのアナログ信号入力に印加されたアナログ入力信号を検出するように、そして検出されたアナログ入力信号に応答して、出力信号を生成するように構成され、
   各アナログ信号検出チャネル（１００；１００’）はそれぞれ、２つのアナログ信号検出回路（１１０、１２０；１１０’、１２０’）と、少なくとも１つの診断回路（１３０；１３０’）と、少なくとも１つの第１の接続選択デバイス（１１５、１２５）とを含み、
   各アナログ信号検出回路（１１０、１２０；１１０’、１２０’）は、第１の接続デバイス（１１１、１２１）と、第２の接続デバイス（１１２、１２２）とを備え、
   アナログ信号検出チャネル（１００；１００’）の前記アナログ信号検出回路（１１０、１２０；１１０’、１２０’）のそれぞれは、アナログ入力信号を検出するために前記第１の接続デバイス（１１１、１２１）によって前記第２の数のアナログ信号入力（２０１、２０２；２０１’、２０２’）のうちの同じアナログ信号入力と少なくとも一時的に連続して接続することができ、アナログ信号検出チャネル（１００；１００’）の双方のアナログ信号検出回路（１１０、１２０；１１０’、１２０’）は、それらの第２の接続デバイス（１１２、１２２）において、検出された適合するアナログ入力信号に応答して、適合する出力信号を生成するように構成され、
   前記第２の数のアナログ信号入力のうちの１つのアナログ信号入力に印加された前記アナログ入力信号を検出し、前記検出されたアナログ入力信号に応答して前記出力信号を生成するためのアナログ信号検出チャネル（１００；１００’）のそれぞれについて、前記含まれる２つのアナログ信号検出回路のそれぞれ一方は、或る特定の時間の間、交互に選択され、前記アナログ入力信号を検出するために前記第１の接続デバイスによって前記アナログ信号入力と接続されることはなく、試験目的及び／又は診断目的に用いられ、前記含まれる２つのアナログ信号検出回路（１１０、１２０；１１０’、１２０’）のそれぞれもう一方は、前記或る特定の時間の間、選択され、前記アナログ入力信号を検出するために前記第１の接続デバイスによって前記アナログ信号入力と接続され、そして前記検出されたアナログ入力信号に応答して前記第２の接続デバイスにおいて出力信号として前記アナログ信号検出チャネルの前記出力信号を生成し、前記第１の接続選択デバイス（１１５、１２５）は、前記選択に応答して、試験信号及び診断信号を導入するために、前記含まれる２つのアナログ信号検出回路（１１０、１２０；１１０’、１２０’）の前記第１の接続デバイス（１１１、１２１）のそれぞれを、接続される前記アナログ信号入力あるいは前記診断回路の少なくともいずれかと接続するように構成される、アナログ信号入力回路。
   
2. プロセスの安全性に関連したアナログ入力信号を処理するアナログ信号入力回路であって、前記アナログ信号入力回路は冗長的に動作させることができるか又は冗長ブロックを形成するように接続することができる第１の数の少なくとも２つのアナログ信号検出チャネル（１００；１００’）を有し、
   各アナログ信号検出チャネル（１００；１００’）は、第２の数の少なくとも２つのアナログ信号入力（２０１、２０２；２０１’；２０２’）に印加されたアナログ入力信号を検出し、検出されたアナログ入力信号に応答して、出力信号を生成するように構成され、
   各アナログ信号検出チャネル（１００；１００’）はそれぞれ、第３の数のアナログ信号検出回路（１１０、１２０；１１０’、１２０’）と、少なくとも１つの診断回路（１３０；１３０’）と、少なくとも１つの第１の接続選択デバイス（１１５、１２５）とを含み、
   前記第３の数は少なくとも３つであり、最大で前記第２の数よりも１つだけ多く、
   各アナログ信号検出回路（１１０、１２０；１１０’、１２０’）は、第１の接続デバイス（１１１、１２１）と、第２の接続デバイス（１１２、１２２）とを備え、
   アナログ信号検出チャネル（１００；１００’）の前記アナログ信号検出回路（１１０、１２０；１１０’、１２０’）のそれぞれは、アナログ入力信号を検出するために前記第１の接続デバイス（１１１、１２１）によって前記第２の数のアナログ信号入力（２０１、２０２；２０１’、２０２’）のうちのそれぞれ１つのアナログ信号入力と接続することができ、アナログ信号検出チャネル（１００；１００’）の前記アナログ信号検出回路（１１０、１２０；１１０’１２０’）のそれぞれは、アナログ入力信号を検出するために前記第１の接続デバイス（１１１、１２１）によって前記第２の数のアナログ信号入力（２０１、２０２；２０１’、２０２’）の同じアナログ信号入力と少なくとも一時的に連続して接続することが可能であり、アナログ信号検出チャネル（１００；１００’）の前記第３の数のアナログ信号検出回路（１１０、１２０、１１０’、１２０’）の全ては、それらの第２の接続デバイス（１１２、１２２）において、検出された適合するアナログ入力信号に応答して、適合する出力信号を生成するように構成され、
   前記第２の数のアナログ信号入力のうちの複数の信号入力に印加されたアナログ入力信号を検出し、前記検出されたアナログ入力信号に応答して出力信号を生成するためのアナログ信号検出チャネル（１００；１００’）のそれぞれについて、それぞれ１つのアナログ信号検出回路は、或る特定の時間の間、交互に選択され、アナログ入力信号を検出するために前記第１の接続デバイスによってアナログ信号入力と接続されることはなく、試験目的及び／又は診断目的に用いられ、前記第３の数の含まれるアナログ信号検出回路（１１０、１２０；１１０’、１２０’）のうちのこの１つを除く全ては、それぞれ前記或る特定の時間の間、選択され、アナログ入力信号を検出するために前記第１の接続デバイスによって前記第２の数のアナログ信号入力のうちの或る特定のアナログ信号入力と接続され、前記検出されたアナログ入力信号に応答して、前記第２の接続デバイスにおいて、出力信号として前記アナログ信号検出チャネルの前記出力信号を生成し、前記第１の接続選択デバイス（１１５、１２５）は、前記選択に応答して、試験信号及び診断信号を導入するために、すべての含まれるアナログ信号検出回路（１１０、１２０；１１０’、１２０’）の前記第１の接続デバイス（１１１、１２１）のそれぞれを、接続される或る特定のアナログ信号入力又は前記診断回路の少なくともいずれかと接続するように構成される、アナログ信号入力回路。
   
3. 少なくとも１つのアナログ信号検出チャネル（１００、１００’）は、デジタル信号も処理するように構成され、このアナログ信号検出チャネルの各アナログ信号検出回路（１１０、１２０）は、アナログ／デジタル変換器（１１６、１２６）を備え、そのデジタル信号接続は、前記第２の接続デバイス（１１２、１２２）のそれぞれにスイッチングされ、そのアナログ信号接続は、前記第１の接続選択デバイスに向けた方向にスイッチングされる、請求項１又は２に記載のアナログ信号入力回路。
   
4. 各アナログ信号検出チャネルは第２の接続選択デバイス（１０１）を備え、前記第２の接続選択デバイスは前記第１の接続選択デバイス（１１５、１２５）と協調して、それに応じて選択的に、前記第２の接続デバイス（１１２、１２２）を、前記アナログ信号検出チャネルの出力信号の更なる処理のために設けられた１つの処理デバイス（３００）あるいは前記診断回路（１３０）と接続するように構成される、請求項１〜３のいずれか１項に記載のアナログ信号入力回路。
   
5. 前記第１の接続選択デバイス（１１５、１２５）は、接続される前記アナログ信号入力、前記診断回路（１３０）、少なくとも１つの基準電圧、又は周辺デバイスの少なくとも１つの供給電圧とのそれぞれ１つの第１の接続デバイス（１１１、１１２）の接続を選択することを可能にするように構成される、請求項１〜４のいずれか１項に記載のアナログ信号入力回路。
   
6. 前記アナログ信号検出回路は、アクティブ信号調整デバイス（１１４、１２４）を含む、請求項１〜５のいずれか１項に記載のアナログ信号入力回路。
   
7. デカップリング回路（１１３、１２３）が前記第１の接続デバイス（１１１、１１２）に割り当てられる、請求項１〜６のいずれか１項に記載のアナログ信号入力回路。
   
8. 前記第２の数のアナログ信号入力（２０１、２０２、２０１’、２０２’）のうちの少なくとも１つのアナログ信号入力は、入力端子（２１１、２１２）に加えて、入力保護回路（２２１、２２２）及び／又はパッシブ信号調整ユニット（２３１、２３２）を備える、請求項１〜７のいずれか１項に記載のアナログ信号入力回路。
   
9. 前記第１の接続選択デバイスは、アナログ回路ユニット（１１５、１２５）として構成され、１つのそのようなアナログ回路ユニットは、各アナログ信号検出回路（１１０、１２０）に含まれる、請求項１〜８のいずれか１項に記載のアナログ信号入力回路。

Images