[go: up one dir, main page]

JP6087609B2 - 金属化合物膜の成膜方法、成膜装置、および電子製品の製造方法 - Google Patents

金属化合物膜の成膜方法、成膜装置、および電子製品の製造方法 Download PDF

Info

Publication number
JP6087609B2
JP6087609B2 JP2012270670A JP2012270670A JP6087609B2 JP 6087609 B2 JP6087609 B2 JP 6087609B2 JP 2012270670 A JP2012270670 A JP 2012270670A JP 2012270670 A JP2012270670 A JP 2012270670A JP 6087609 B2 JP6087609 B2 JP 6087609B2
Authority
JP
Japan
Prior art keywords
substance
metal compound
processing chamber
compound film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012270670A
Other languages
English (en)
Other versions
JP2014116517A (ja
Inventor
由裕 竹澤
由裕 竹澤
原田　豪繁
豪繁 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2012270670A priority Critical patent/JP6087609B2/ja
Priority to KR1020130153352A priority patent/KR101761449B1/ko
Priority to US14/102,792 priority patent/US9234275B2/en
Publication of JP2014116517A publication Critical patent/JP2014116517A/ja
Application granted granted Critical
Publication of JP6087609B2 publication Critical patent/JP6087609B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28229—Making the insulator by deposition of a layer, e.g. metal, metal compound or poysilicon, followed by transformation thereof into an insulating layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

この発明は、金属化合物膜の成膜方法、成膜装置、および電子製品の製造方法に関する。
半導体集積回路装置の微細化が進んでいる。従来からトランジスタのゲート絶縁膜には、ＳｉＯ２（二酸化シリコン）が用いられてきた。しかし、トランジスタの微細化の進展により、ゲート絶縁膜の厚さが、トンネル効果によって電子がＳｉＯ２を通過し、絶縁性を維持できない厚さにまで薄くなってきた。そこで、ＳｉＯ２よりも比誘電率が高いＨｉｇｈ−ｋ（高誘電率）材料が模索された。ゲート絶縁膜にＨｉｇｈ−ｋ材料を用い、高誘電率化することで、ゲート絶縁膜の実効的な膜厚（ＳｉＯ２換算）を厚くでき、トンネル効果による薄膜化の限界をブレークスルーすることができるからである。
Ｈｉｇｈ−ｋ材料は、金属化合物、例えば、金属酸化物や金属窒化物から選ばれる。代表的なＨｉｇｈ−ｋ材料は、ＨｆＳｉＯｘ（ハフニウムシリケート）である。
ＨｆＳｉＯｘ膜の成膜方法は、例えば、特許文献１に記載されている。特許文献１に記載された成膜方法は、基本的に
（１）Ｈｆ（ハフニウム）前駆体ガス（原料ガス）を供給し、基板上にＨｆ層を形成する。
（２）酸化剤ガスを供給し、Ｈｆ層を酸化してＨｆＯｘ（ハフニウム酸化物）層とする。
（３）Ｓｉ（シリコン）前駆体ガス（原料ガス）を供給し、ＨｆＯｘ層上にＳｉ層を形成する。
（４）酸化剤ガスを供給し、Ｓｉ層を酸化してＳｉＯｘ（シリコン酸化物）層とする。
これら（１）〜（４）工程を繰り返して、ＨｆＯｘ層およびＳｉＯｘ層をラミネートしていく。このラミネートを設計膜厚となるまで繰り返すことで、ＨｆＯｘ層とＳｉＯｘ層とをラミネートしたＨｆＳｉＯｘ膜が成膜される。
また、ＨｆＳｉＯｘに代表されるＨｉｇｈ−ｋ材料は、特許文献２の段落００１４や段落００３５にも記載されているようにゲート絶縁膜の他、キャパシタの誘電体膜としても、その利用が期待されている。
特許文献２に記載された成膜方法は、基本的に
（１）Ｈｆ前駆体ガスおよびＳｉ前駆体ガスを同時又は連続して供給し、Ｈｆ前駆体およびＳｉ前駆体を基板上に吸着させる。なお、特許文献２の段落００２０に、基板表面上に化学吸収及び／又は物理吸収とある。化学吸収とは化学吸着とのことであり、化学吸着された場合には、基板上にはＨｆＳｉｘ（ハフニウムシリサイド）層が形成されるであろう。
（２）酸化剤ガスを供給し、上記吸着層、もしくはＨｆＳｉｘ層を酸化してＨｆＳｉＯｘ層とする。
これら（１）〜（２）工程を繰り返して、ＨｆＳｉＯｘ層をラミネートしていく。このラミネートを設計膜厚となるまで繰り返すことで、ＨｆＳｉＯｘ層をラミネートしたＨｆＳｉＯｘ膜が成膜される。
特表２００９−５４５１３８号公報 特表２００５−５３６０６４号公報
厳密にいえば、ＨｆＳｉＯｘ膜の特性や性質は、ＨｆとＳｉとの組成比によって変わる。組成比の変化に起因した特性や性質の変化は、今日まで許容範囲の範疇であり、問題とはされていなかった。しかし、更なる薄膜化が進むと、わずかな特性や性質の変化が、半導体集積回路装置に大きな影響を与えることが顕著に現れるようになってきた。そこで、ＨｆＳｉＯｘ膜の用途ごとに最適な特性や性質となるように、成膜時にＨｆとＳｉとの組成比を、精度良く、かつ繊細に調整することが要求されつつある。
特許文献１には、組成比を調整する手法に関する記載はない。しかし、もし、組成比を調整するならば、（１）工程で形成されるＨｆ膜の膜厚、並びに（３）工程で形成されるＳｉ膜の膜厚によって調整されるであろう。
同様に、特許文献２にも組成比を調整する手法に関する記載はない。しかし、もし、組成比を調整するならば、（１）工程で供給するＨｆ原料ガスおよびＳｉ原料ガスの導入量によって調整されるであろう。
更なる薄膜化が要求されたゲート絶縁膜やキャパシタの誘電体膜に対してＨｆＳｉＯｘ膜を用いる場合、ＨｆとＳｉとの組成比を、時には大胆に調整しなければならないこともある。
例えば、Ｈｆ：Ｓｉ ＝ ９０：１０〜９５：５のように、極めてＨｆリッチなＨｆＳｉＯｘ膜を得ることである。このようなＨｆＳｉＯｘ膜を得ようとする場合、特許文献１に記載されたＨｆＯｘ層とＳｉＯｘ層とをラミネートしていく手法では、Ｈｆ：Ｓｉの組成比がＳｉ膜の成長レートに律速され、薄い膜厚の元では組成比の限界がでてくる。例えば、Ｓｉ膜の最も薄く成膜可能な膜厚が１ｎｍであったとする。すると、Ｈｆ：Ｓｉの組成比を９０：１０としたい場合には、Ｈｆ膜には９ｎｍの膜厚が必要となる。
つまり、ＨｆＯｘ層とＳｉＯｘ層とをラミネートしていく手法では、Ｈｆ：Ｓｉの組成比が９０：１０のＨｆＳｉＯｘ膜を成膜しようとすると、膜厚は１０ｎｍ（＝１ｎｍ＋９ｎｍ）がおおよその限界となる。さらに、Ｈｆ：Ｓｉの組成比を９５：５に引き上げた場合には、必要なＨｆ膜の膜厚は１９ｎｍとなる。よって、Ｈｆ：Ｓｉの組成比が９５：５のＨｆＳｉＯｘ膜では、膜厚は２０ｎｍ（＝１ｎｍ＋１９ｎｍ）がおおよその限界となる。
また、特許文献２に記載されたＨｆＳｉＯｘ層をラミネートしていく手法では、ＨｆとＳｉとの割合が、ウエハ温度が上昇するにつれてＨｆの割合が減少し、Ｓｉの割合が増加する。このことは、特許文献２の段落００３４に記載されている。特許文献２によれば、ウエハ温度が３５０℃では、ＨｆＳｉＯｘ膜の原子の割合はＨｆ：２０．３％、Ｓｉ：１０．９％であり、ウエハ温度４００℃では、Ｈｆ：１８．５％、Ｓｉ：１３．３％である。このようにＨｆＳｉＯｘ層をラミネートしていく手法では、ウエハ温度を上昇させると、Ｈｆの割合が減少し、Ｓｉの割合が増加する傾向がある。このため、Ｓｉに対してＨｆの割合を大きく増加させることが難しく、組成比の調整に関する自由度が少ない。しかも、特許文献２は、Ｈｆ前駆体ガスおよびＳｉ前駆体ガスＨｆの供給１回毎に酸化を繰り返す。このことから、例えば、Ｈｆ：Ｓｉ＝９０：１０〜９５：５のように、極めてＨｆリッチなＨｆＳｉＯｘ膜を得ることは困難である。
この発明は、薄い膜厚の元であっても組成比の限界を拡げることができ、また、組成比の調整に関する自由度を向上させることも可能な金属化合物膜の成膜方法、およびその成膜方法を実施することが可能な成膜装置、並びにその成膜方法を利用した電子製品の製造方法を提供する。
この発明の第１の態様に係る金属化合物膜の成膜方法は、処理室内で、被処理体上に、いずれか一方が金属である物質Ａと物質Ｂとを含み、前記物質Ａの割合が前記物質Ｂの割合よりも多い所定組成を有する金属化合物膜を成膜する金属化合物膜の成膜方法であって、（１） 前記処理室内に前記物質Ａを含む原料ガスを供給して、前記被処理体上の吸着サイトに部分的に前記物質Ａを吸着させるステップと、前記処理室内をパージするステップとを、前記物質Ａおよび前記物質Ｂの組成比に応じて２回以上繰り返し、前記吸着サイトに所定量の前記物質Ａを吸着させる段階と、（２）前記（１）の段階の後、前記処理室内に前記物質Ｂを含む原料ガスを供給して、前記吸着サイトに部分的に前記物質Ｂを吸着させるステップと、前記処理室内をパージするステップとを、前記物質Ａおよび前記物質Ｂの組成比に応じて１回または２回以上繰り返し、前記吸着サイトの残部に所定量の前記物質Ｂを吸着させる段階と、（３）前記（２）の段階の後、前記処理室内に前記物質Ａ、Ｂとは異なる物質Ｃを供給して、前記物質Ａ、Ｂに前記物質Ｃを化合させるステップと、前記処理室内をパージするステップとを１回または２回以上繰り返す段階とを含み、前記（１）〜（３）の段階により、前記所定組成の前記金属化合物膜を形成し、前記（１）〜（３）の段階を前記所定組成の前記金属化合物膜が設計膜厚となるまで１回または２回以上の所定回数行う。
この発明の第２の態様に係る金属化合物膜の成膜方法は、処理室内で、被処理体上に、金属化合物膜としてＨｆリッチの所定組成のＨｆＳｉＯｘ膜を成膜する金属化合物膜の成膜方法であって、（１）前記処理室内にＨｆを含む原料ガスを供給して、前記被処理体上の吸着サイトに対して部分的にＨｆを吸着させるステップと、前記処理室内をパージするステップとを、ＨｆおよびＳｉの組成比に応じて２回以上繰り返し、前記吸着サイトに所定量のＨｆを吸着させる段階と、（２）前記処理室内にＳｉを含む原料ガスを供給して、被処理体上の前記吸着サイトに部分的にＳｉを吸着させるステップと、前記処理室内をパージするステップとを、ＨｆおよびＳｉの組成比に応じて１回または２回以上繰り返し、前記吸着サイトの残部に所定量のＳｉを吸着させる段階と、（３）前記（１）段階および（２）段階を行った後、前記処理室内にＨｆおよびＳｉを酸化する酸化剤を供給して、ＨｆおよびＳｉを酸化させるステップと、前記処理室内をパージするステップとを１回または２回以上繰り返す段階とを含み、前記（１）〜（３）の段階により前記所定組成のＨｆＳｉＯｘ膜を形成し、前記（１）〜（３）の段階を前記所定組成のＨｆＳｉＯｘ膜が設計膜厚となるまで１回または２回以上の所定回数行う。
この発明の第３の態様に係る成膜装置は、被処理体を収容し、収容した前記被処理体上に対して、いずれか一方が金属である物質Ａと物質Ｂとを含んだ金属化合物膜を成膜する金属化合物膜の成膜装置であって、前記金属化合物膜の成膜処理を施す処理室と、前記処理室内に、前記物質Ａを含むガスを供給する物質Ａ原料ガス供給機構と、前記処理室内に、前記物質Ｂを含むガスを供給する物質Ｂ原料ガス供給機構と、前記処理室内に、前記物質Ａ、Ｂとは異なった物質Ｃを供給する物質Ｃ原料ガス供給機構と、前記処理室内に、パージガスとして不活性ガスを供給する不活性ガス供給機構と、前記処理室内を排気する排気機構と、前記成膜装置を制御する制御装置と、を具備し、前記制御装置が、上記第１の態様に係る金属化合物膜の成膜方法を実施する。
この発明の第４の態様に係る電子製品の製造方法は、金属化合物膜を備えた電子部品の製造方法であって、前記金属化合物膜が、上記第１の態様または上記第２の態様に係る金属化合物膜の成膜方法に従って形成される。
この発明によれば、薄い膜厚の元であっても組成比の限界を拡げることができ、また、組成比の調整の自由度を向上させることも可能な金属化合物膜の成膜方法、およびその成膜方法を実施することが可能な成膜装置、並びにその成膜方法を利用した電子製品の製造方法を提供できる。
この発明の第１の実施形態に係る金属化合物膜の成膜方法の一例を概略的に示す流れ図 この発明の第１の実施形態に係る金属化合物膜の成膜方法の主要な工程を概略的に示す断面図 この発明の第１の実施形態に係る金属化合物膜の成膜方法の主要な工程を概略的に示す断面図 この発明の第１の実施形態に係る金属化合物膜の成膜方法の主要な工程を概略的に示す断面図 この発明の第１の実施形態に係る金属化合物膜の成膜方法の主要な工程を概略的に示す断面図 ＨｆおよびＳｉの第１の吸着モードを模式的に示す図 ＨｆおよびＳｉの第１の吸着モードを模式的に示す図 ＨｆおよびＳｉの第１の吸着モードを模式的に示す図 ＨｆおよびＳｉの第１の吸着モードを模式的に示す図 ＨｆおよびＳｉの第１の吸着モードを模式的に示す図 ＨｆおよびＳｉの第２の吸着モードを模式的に示す図 ＨｆおよびＳｉの第２の吸着モードを模式的に示す図 ＨｆおよびＳｉの第２の吸着モードを模式的に示す図 ＨｆおよびＳｉの第２の吸着モードを模式的に示す図 ＨｆおよびＳｉの第２の吸着モードを模式的に示す図 ＨｆおよびＳｉの第２の吸着モードを模式的に示す図 この発明の第２の実施形態に係る成膜装置の一例を概略的に示す断面図
以下、この発明の実施形態のいくつかを、図面を参照して説明する。なお、全図にわたり、共通の部分には共通の参照符号を付す。
（第１の実施形態）
＜成膜方法＞
図１はこの発明の第１の実施形態に係る金属化合物膜の成膜方法の一例を概略的に示す流れ図、図２Ａ〜図２Ｄはその主要な工程を概略的に示す断面図である。
本例では、金属化合物膜としてハフニウムシリケート（以下ＨｆＳｉＯｘ）を成膜する例を示す。
まず、図１のステップ１および図２Ａに示すように、被処理体を準備する。被処理体の一例は、シリコンウエハＷである。準備したシリコンウエハＷは、成膜装置の処理室に収容される。
次に、図１のステップ２および図２Ｂに示すように、処理室に収容されたシリコンウエハＷに物質Ａを含む原料ガスを供給し、シリコンウエハＷ（被処理体）上に物質Ａを吸着させる。本例では物質Ａはハフニウム（以下Ｈｆ）であり、Ｈｆを含む原料ガスの一例はテトラキス（ジメチルアミノ）ハフニウム（以下ＴＤＭＡＨ）である。これにより、シリコンウエハＷ上にはＨｆ吸着層１が形成される。吸着処理条件の一例は、次の通りである。
原 料 ガ ス： ＴＤＭＡＨ
原料ガス流 量： １ｇ／ｍｉｎ
処 理 圧 力： １３．３Ｐａ〜２６６Ｐａ（０．１〜２Ｔｏｒｒ）
処 理 温 度： ２５０℃
処 理 時 間： ３０ｓｅｃ
（なお、本明細書においては、１Ｔｏｒｒを１３３Ｐａと定義する。）
次に、図１のステップ３に示すように、ステップ２に続けて、ステップ２を行なった処理室内を排気した後、この処理室内を、不活性ガスを用いてパージする。不活性ガスの一例は窒素（以下Ｎ２）ガスである。
次に、図１のステップ４に示すように、ステップ２、３の繰り返し回数が、設定サイクル数か否かを判断する。設定サイクル数に達していない場合（Ｎｏ）には、ステップ２、３を繰り返す。設定サイクル数に達した場合（Ｙｅｓ）には、ステップ５に進む。
図１のステップ５および図２Ｃに示すように、Ｈｆが吸着されたシリコンウエハＷに物質Ｂを含む原料ガスを供給し、Ｈｆが吸着されたシリコンウエハＷ（被処理体）上に物質Ｂを吸着させる。本例では物質Ｂはシリコン（以下Ｓｉ）であり、Ｓｉを含む原料ガスの一例はジイソプロピルアミノシラン（ＤＩＰＡＳ）である。これにより、Ｈｆ吸着層１が形成されたシリコンウエハＷ上にはＳｉ吸着層２が形成される。吸着処理条件の一例は、次の通りである。
原 料 ガ ス： ＤＩＰＡＳ
原料ガス流 量： ２５０ｓｃｃｍ
処 理 圧 力： １３．３Ｐａ〜１３３００Ｐａ（０．１〜１００Ｔｏｒｒ）
処 理 温 度： ２５０℃
処 理 時 間： ３０ｓｅｃ
次に、図１のステップ６に示すように、ステップ５に続けて、ステップ５を行なった処理室内を排気した後、この処理室内を、不活性ガスを用いてパージする。不活性ガスの一例は窒素（以下Ｎ２）ガスである。
次に、図１のステップ７に示すように、ステップ５、６の繰り返し回数が、設定サイクル数か否かを判断する。設定サイクル数に達していない場合（Ｎｏ）には、ステップ５、６を繰り返す。設定サイクル数に達した場合（Ｙｅｓ）には、ステップ８に進む。ステップ７における設定サイクル数は１回でも構わない。
図１のステップ８および図２Ｄに示すように、シリコンウエハＷ上に吸着されたＨｆおよびＳｉに対し、ＨｆおよびＳｉとは異なった物質Ｃを化合させる。本例では物質Ｃは酸素（以下Ｏ）であり、化合は酸化である。酸化剤ガスの一例はオゾン（Ｏ３）ガスである。これにより、Ｈｆ吸着層１およびＳｉ吸着層２は酸化され、ＨｆＳｉＯｘ層３となる。酸化処理条件の一例は、次の通りである。
酸化剤 ガ ス： Ｏ３
酸化剤ガス流量： １００００ｓｃｃｍ
処 理 圧 力： １３．３Ｐａ〜２６６Ｐａ（０．１〜２Ｔｏｒｒ）
処 理 温 度： ２５０℃
処 理 時 間： ６０ｓｅｃ
次に、図１のステップ９に示すように、ステップ８に続けて、ステップ８を行なった処理室内を排気した後、この処理室内を、不活性ガスを用いてパージする。不活性ガスの一例は窒素（以下Ｎ２）ガスである。
ステップ８、９は１回のみで終了させても良いが、１回以上繰り返すことも可能である。１回以上繰り返すシーケンスとする場合には、ステップ１０において、ステップ８、９の繰り返し回数が、設定サイクル数か否かを判断する。設定サイクル数に達していない場合（Ｎｏ）には、ステップ８、９を繰り返す。設定サイクル数に達した場合（Ｙｅｓ）には、ステップ１１に進む。このシーケンスにおいて、ステップ１０における設定サイクル数は１回でも構わない。
次に、図１のステップ１１に示すように、ステップ２〜９の繰り返し回数が、設定サイクル数か否かを判断する。設定サイクル数に達していない場合（Ｎｏ）には、ＨｆＳｉＯｘ層３の膜厚が設計膜厚に達していない、と判断する。よって、ステップ２〜９を繰り返す。設定サイクル数に達した場合（Ｙｅｓ）には、ＨｆＳｉＯｘ層３の膜厚が設計膜厚に達した、と判断する。よって、成膜処理を終了する。ステップ１１における設定サイクル数はもちろん１回でも構わない。
本例において、ステップ２は、目的とするＨｆとＳｉとの組成比に応じて少なくとも２回以上繰り返され、ステップ５もまた、目的とするＨｆとＳｉとの組成比に応じて少なくとも１回以上行う。
このようにステップ２、およびステップ５を行うことにより、Ｈｆ吸着層１、およびＳｉ吸着層２には、目的とするＨｆとＳｉとの組成比に応じた原子数分吸着させることが可能となる。そして、ＨｆＳｉＯｘ膜３が設計膜厚に達するまで、ステップ２〜９を繰り返すことで、金属化合物膜、本例ではＨｆＳｉＯｘ膜３が成膜される。
＜第１の吸着モード＞
図３Ａ〜図３Ｅは、ＨｆおよびＳｉの第１の吸着モードを模式的に示す図である。
まず、図３Ａに示すように、例えば、ステップ２の１回で１原子層分のＨｆ吸着層１が形成される、と仮定する。このステップ２を３回繰り返せば、図３Ｂおよび図３Ｃに示すように、Ｈｆ吸着層１は、Ｈｆ吸着層１−１〜１−３の３原子層分を得ることができる。
次に、図３Ｄに示すように、例えば、ステップ５の１回で１原子層分のＳｉ吸着層２が形成される、と仮定する。このステップ１を、例えば、１回行えば、Ｓｉ吸着層２は、Ｓｉ吸着層２−１の１原子層分を得ることができる。また、特に図示はしないが、２回行えば、２原子層分のＳｉ吸着層２を得ることができる。
このように、例えば、Ｈｆ吸着層１（１−１〜１−３）の積層数およびＳｉ吸着層２（２−１）の積層数を、目的とするＨｆとＳｉとの組成比に応じて設定する。この後、図３Ｅに示すように、ステップ８において、Ｈｆ吸着層１（１−１〜１−３）およびＳｉ吸着層２（２−１）を、例えば、酸化する。
このような吸着モードを持つ成膜方法によれば、例えば、Ｈｆ：Ｓｉ＝９０：１０〜９５：５のように、極めてＨｆリッチなＨｆＳｉＯｘ膜を得ることが可能となる。
また、図３Ａ〜図３Ｅに示す第１の吸着モード１回で、ＨｆＳｉＯｘ膜３の成膜を完了させることも可能であるが、図３Ａ〜図３Ｅに示す第１の吸着モードを、ＨｆＳｉＯｘ膜３が設計された膜厚になるまで繰り返してもよい。いずれにしても、ＨｆリッチなＨｆＳｉＯｘ膜を得ることができる。
＜第２の吸着モード＞
第１の吸着モードにおいては、Ｈｆ吸着層１（１−１〜１−３）の積層数およびＳｉ吸着層２（２−１）の積層数を、目的とするＨｆとＳｉとの組成比に応じて設定した。第１の吸着モードは、ＨｆＳｉＯｘ膜の膜厚が厚い場合であっても適用できるモードである。
第２の吸着モードは、ＨｆＳｉＯｘ膜の膜厚が薄い場合に適用できるモードである。具体的には、第２の吸着モードは、被処理体の表面の吸着サイト、例えば、シリコンウエハＷの表面に存在する限られた数の吸着サイトに、ＨｆおよびＳｉを吸着させていくモードである。
図４Ａ〜図４Ｆは、ＨｆおよびＳｉの第２の吸着モードを模式的に示す図である。
まず、図４Ａに示すように、例えば、ステップ２の１回でシリコンウエハＷの表面の吸着サイトのいくつかにＨｆが吸着される、と仮定する。このステップ２を、例えば３回繰り返していくと、図４Ｂおよび図４Ｃに示すように、ＨｆをシリコンウエハＷの表面の吸着サイトに、順次吸着させていくことができる。
次に、図４Ｄに示すように、ステップ５において、ＳｉをシリコンウエハＷの表面の残された吸着サイトに吸着させる。ステップ２は１回行うだけでもよく、例えば、吸着しきれないならば、図４Ｅに示すように、２回以上行うようにしてもよい。
このように、例えば、被処理体の表面の吸着サイト、例えば、シリコンウエハＷの表面の吸着サイトを、目的とするＨｆとＳｉとの組成比に応じて、ＨｆおよびＳｉで埋めていく。Ｈｆの割合、およびＳｉの割合は、ステップ２の回数、ステップ５の回数に応じて設定することができる。この後、図４Ｆに示すように、ステップ８において、吸着されたＨｆおよびＳｉを、例えば、酸化する。これにより、例えば、Ｈｆ：Ｓｉ
＝ ９０：１０〜９５：５のように、極めてＨｆリッチなＨｆＳｉＯｘ膜を、極めて薄い膜厚で得ることが可能となる。
また、図４Ａ〜図４Ｆに示す第２の吸着モード１回で、ＨｆＳｉＯｘ膜３の成膜を完了させることも可能である。しかし、第１の吸着モードと同様に、図４Ａ〜図４Ｆに示す第２の吸着モードを、ＨｆＳｉＯｘ膜３が設計された膜厚になるまで繰り返してもよい。
なお、第１の吸着モードと第２の吸着モードとは、処理時間や原料ガスの流量等を調整することで切り換えることができる。例えば、処理時間を長くしたり、原料ガスの流量を多くしたりすると第１の吸着モードとなり、処理時間を短くしたり、原料ガスの流量を少なくしたりすると第２の吸着モードとなる。
また、特に、第２の吸着モードからも理解されるように、物質Ａ（本例ではＨｆ）と物質Ｂ（本例ではＳｉ）のうち、金属化合物膜（本例ではＨｆＳｉＯｘ膜）に含まれる割合を多くしたい物質については、先に吸着処理を行う物質Ａとすることがよい。先に吸着処理をした方が、例えば、被処理体の表面の吸着サイトをより多く占有し易くなるためである。第１の実施形態においては、Ｈｆの吸着処理の後、Ｓｉの吸着処理を行う。このため、ＨｆリッチなＨｆＳｉＯｘ膜３が得られる。これを、Ｓｉの吸着処理の後、Ｈｆの吸着処理を行うようにすると、反対にＳｉリッチなＨｆＳｉＯｘ膜３を得ることが可能となる。
このような第１の実施形態に係る金属化合物膜の成膜方法によれば、薄い膜厚の元であっても組成比の限界を拡げることができる。
また、組成比の調整については、上述したように、Ｈｆ吸着層およびＳｉ吸着層の積層数や、例えば、被処理体の表面の吸着サイトへのＨｆおよびＳｉの吸着数で制御することができるので、組成比の調整に関する自由度を向上させることもできる。
（第２の実施形態）
次に、この発明の第１の実施形態に係る金属化合物膜の成膜方法を実施することが可能な成膜装置の例を、この発明の第２の実施形態として説明する。
［成膜装置］
図５はこの発明の第２の実施形態に係る成膜装置の一例を概略的に示す断面図である。
図５に示すように、成膜装置１００は、下端が開口された有天井の円筒体状の処理室１０１を有している。処理室１０１の全体は、例えば、石英により形成されている。処理室１０１内の天井には、石英製の天井板１０２が設けられている。処理室１０１の下端開口部には、例えば、ステンレススチールにより円筒体状に成形されたマニホールド１０３がＯリング等のシール部材１０４を介して連結されている。
マニホールド１０３は処理室１０１の下端を支持している。マニホールド１０３の下方からは、被処理体として複数枚、例えば、５０〜１００枚の半導体基板、本例では、シリコンウエハＷを多段に載置可能な石英製のウエハボート１０５が処理室１０１内に挿入可能となっている。これにより、処理室１０１内にシリコンウエハＷが収容される。ウエハボート１０５は複数本の支柱１０６を有し、支柱１０６に形成された溝により複数枚のシリコンウエハＷが支持されるようになっている。
ウエハボート１０５は、石英製の保温筒１０７を介してテーブル１０８上に載置されている。テーブル１０８は、マニホールド１０３の下端開口部を開閉する、例えば、ステンレススチール製の蓋部１０９を貫通する回転軸１１０上に支持される。回転軸１１０の貫通部には、例えば、磁性流体シール１１１が設けられ、回転軸１１０を気密にシールしつつ回転可能に支持している。蓋部１０９の周辺部とマニホールド１０３の下端部との間には、例えば、Ｏリングよりなるシール部材１１２が介設されている。これにより処理室１０１内のシール性が保持されている。回転軸１１０は、例えば、ボートエレベータ等の昇降機構（図示せず）に支持されたアーム１１３の先端に取り付けられている。これにより、ウエハボート１０５および蓋部１０９等は、一体的に昇降されて処理室１０１内に対して挿脱される。
成膜装置１００は、処理室１０１内に、処理に使用するガスを供給する処理ガス供給機構１１４、及び処理室１０１内に、不活性ガスを供給する不活性ガス供給機構１１５を有している。
本例の処理ガス供給機構１１４は、物質Ａを含む原料ガスとしてＨｆ原料ガス供給源１１７ａ、物質Ｂを含む原料ガスとしてＳｉ原料ガス供給源１１７ｂ、および酸化剤ガス供給源１１７ｃを含んでいる。
不活性ガス供給機構１１５は、不活性ガス供給源１２０を含んでいる。
Ｈｆ原料ガスの一例はＴＤＭＡＨ、Ｓｉ原料ガスの一例はＤＩＰＡＳ、酸化剤ガスの一例はオゾンガスである。不活性ガスの一例は窒素ガスである。不活性ガスは、パージガス等に利用される。
Ｈｆ原料ガス供給源１１７ａは、流量制御器１２１ａ及び開閉弁１２２ａを介して、分散ノズル１２３ａに接続されている。同様に、Ｓｉ原料ガス供給源１１７ｂ、および酸化剤ガス供給源１１７ｃは、流量制御器１２１ｂ、１２１ｃ、および開閉弁１２２ｂ、１２２ｃを介して、分散ノズル１２３ｂ（図５中には示されていないが開閉弁１２２ｂに接続される分散ノズル）、１２３ｃにそれぞれ接続されている。
分散ノズル１２３ａ〜１２３ｃは石英管よりなり、マニホールド１０３の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる。分散ノズル１２３ａ〜１２３ｃの垂直部分には、複数のガス吐出孔１２４が所定の間隔を隔てて形成されている。これにより、各ガスは、ガス吐出孔１２４から水平方向に処理室１０１内に向けて略均一に吐出される。
不活性ガス供給源１２０は、流量制御器１２１ｄ、および開閉弁１２２ｄを介して、ノズル１２８に接続されている。ノズル１２８は、マニホールド１０３の側壁を貫通し、その先端から不活性ガスを、水平方向に処理室１０１内に向けて吐出させる。
処理室１０１内の、分散ノズル１２３ａ〜１２３ｃと反対側の部分には、処理室１０１内を排気するための排気口１２９が設けられている。排気口１２９は処理室１０１の側壁を上下方向へ削りとることによって細長く形成されている。処理室１０１の排気口１２９に対応する部分には、排気口１２９を覆うように断面がコの字状に成形された排気口カバー部材１３０が溶接により取り付けられている。排気口カバー部材１３０は、処理室１０１の側壁に沿って上方に延びており、処理室１０１の上方にガス出口１３１を規定している。ガス出口１３１には、真空ポンプ等を含む排気機構１３２が接続される。排気機構１３２は、処理室１０１内を排気することで処理に使用した処理ガスの排気、及び処理室１０１内の圧力を処理に応じた処理圧力とする。
処理室１０１の外周には筒体状の加熱装置１３３が設けられている。加熱装置１３３は、処理室１０１内に供給されたガスを活性化するとともに、処理室１０１内に収容された被処理体、本例ではシリコンウエハＷを加熱する。
成膜装置１００の各部の制御は、例えばマイクロプロセッサ（コンピュータ）からなるコントローラ１５０により行われる。コントローラ１５０には、オペレータが成膜装置１００を管理するためにコマンドの入力操作等を行うタッチパネルや、成膜装置１００の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース１５１が接続されている。
コントローラ１５０には記憶部１５２が接続されている。記憶部１５２は、成膜装置１００で実行される各種処理をコントローラ１５０の制御にて実現するための制御プログラムや、処理条件に応じて成膜装置１００の各構成部に処理を実行させるためのプログラムすなわちレシピが格納される。レシピは、例えば、記憶部１５２の中の記憶媒体に記憶される。記憶媒体は、ハードディスクや半導体メモリであってもよいし、ＣＤ-ＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。レシピは、必要に応じて、ユーザーインターフェース１５１からの指示等にて記憶部１５２から読み出され、読み出されたレシピに従った処理をコントローラ１５０が実行することで、成膜装置１００は、コントローラ１５０の制御のもと、所望の処理が実施される。
本例では、コントローラ１５０の制御のもと、上記第１の実施形態に係る金属化合物膜の成膜方法にしたがった成膜処理が順次実施される。
上記第１の実施形態に係る金属化合物膜の成膜方法は、図５に示すような成膜装置１００を用いることによって、１台の成膜装置で形成することができる。
また、成膜装置としては図５に示すようなバッチ式に限らず、枚葉式の成膜装置であっても良い。
（第３の実施形態）
次に、この発明の変形例のいくつかを、この発明の第３の実施形態として説明する。
＜パージガスについて＞
まず、パージガスの変形例を説明する。
上記第１の実施形態では、パージガスとして窒素ガスを用いた。これは窒素に限らず、不活性ガスであれば良い。例えば、アルゴンガス等の第１８族元素（希ガス類）を用いることも可能である。
ただし、金属化合物膜として第１の実施形態のように、ＨｆＳｉＯｘ膜を成膜する場合には、パージガスに窒素ガスを用いることが好ましい。これは、ＨｆＳｉＯｘ膜に窒素を含有させることができ、窒素添加ハフニウムシリケート（ＨｆＳｉＯＮ）膜とすることも可能となるためである。ＨｆＳｉＯＮ膜によれば、ＨｆＳｉＯｘ膜に比較して、高温環境化での成分分離が少ない、という利点がある。
＜ステップ８：吸着された物質Ａ、Ｂに物質Ｃを化合させる工程について＞
次に、ステップ８の変形例を説明する。
ステップ８では、物質Ｃとしてオゾンガスを選択し、物質Ａ、Ｂを酸化して金属化合物の酸化物とした。第１の実施形態では、ＨｆＳｉＯｘ膜３とした。
酸化剤としては酸素を含むガスであればよく、オゾンガスの他、酸素（Ｏ２）ガス、水蒸気（Ｈ２Ｏ）等を挙げることができる。
酸化方法としては、第１の実施形態では熱を用いた熱酸化としたが、酸化剤ガスに含まれる酸素をプラズマ（ラジカル）化するプラズマ（ラジカル）酸化等も用いることが可能である。
また、酸化の他、窒化、又は酸窒化とすることも可能である。
窒化剤としては窒素を含むガスであればよく、アンモニア（ＮＨ３）ガス等を挙げることができる。
窒化方法としては、熱窒化の他、窒化剤ガスに含まれる窒素をプラズマ（ラジカル）化するプラズマ（ラジカル）窒化等も用いることができる。
酸窒化剤としては、窒素酸化物（ＮＯｘ）を挙げることができる。また、酸窒化に際しては上記酸化剤および上記窒化剤を同時に処理室内に供給するようにしても良い。
また、酸窒化方法は、酸化および窒化と同様に、熱を用いた熱酸窒化の他、窒素および酸素をプラズマ（ラジカル）化するプラズマ（ラジカル）酸窒化等を用いることができる。
＜金属について＞
次に、金属に関する変形例を説明する。
第１の実施形態では、金属としてＨｆを選んだ。また、Ｈｆ原料ガスとしてＴＤＭＡＨを選んだ。Ｈｆ原料ガスとしては、
ＴＤＭＡＨ（テトラキス（ジメチルアミノ）ハフニウム）
ＴＥＭＡＨ（テトラキス（エチルメチルアミノ）ハフニウム）
ＴＤＥＡＨ（テトラキス（ジエチルアミノ）ハフニウム）
トリス（ジメチルアミノ）シクロペンタジエニルハフニウム
のいずれか一つを含むガスを選ぶことができる。
また、物質Ａおよび物質Ｂの一方の金属としては、
ハフニウム（Ｈｆ）
ジルコニウム（Ｚｒ）
チタン（Ｔｉ）
アルミニウム（Ａｌ）
の少なくともいずれか一つを選ぶことができる。
また、Ｚｒを含む原料ガスとしては、
ＴＥＭＡＺ（テトラキス（エチルメチルアミノ）ジルコニウム）
トリス（ジメチルアミノ）シクロペンタジエニルジルコニウム
のいずれか一つを含むガスを選ぶことができる。
また、Ｔｉを含むガスとしては
ＴｉＣｌ４（四塩化チタン）
ペンタメチルシクロペンタジエニルチタントリメトキシド
メチルシクロペンタジエニルトリスジメチルアミノチタン
のいずれか一つを含むガスを選ぶことができる。
また、Ａｌを含むガスとして
ＴＭＡ（トリメチルアルミニウム）
を含むガスを選ぶことができる。
＜Ｓｉについて＞
第１の実施形態では、物質Ａおよび物質のいずれかにＳｉを用いた。Ｓｉ原料ガスとしては、
２ＤＭＡＳ（ビス（ジメチルアミノ）シラン）
３ＤＭＡＳ（トリス（ジメチルアミノ）シラン）
４ＤＭＡＳ（テトラキス（ジメチルアミノ）シラン）
ＤＩＰＡＳ（ジイソプロピルアミノシラン）
のいずれか一つを含むガスを選ぶことができる。
また、第１の実施形態ではＳｉを選んだが、炭素（Ｃ）、ゲルマニウム（Ｇｅ）などの他の第IV族元素（ＩＵＰＡＣ式長周期表の第１４族元素）に変更することも可能である。
＜金属化合物膜の応用用途＞
次に、第１の実施形態に従って成膜された金属化合物膜の応用用途を説明する。
例えば、ＨｆＳｉＯｘは、ＳｉＯ２に比較して高い比誘電率を持つＨｉｇｈ−ｋ（高誘電率）材料である。このため、電子製品、例えば、半導体集積回路装置やフラットパネルディスプレイのトランジスタのゲート絶縁膜や、キャパシタの誘電体膜として利用することが可能である。特に、第１の実施形態に従って成膜された金属化合物膜、例えば、ＨｆＳｉＯｘ膜は、薄膜化しても、その組成比の限界を拡げることができ、かつ、組成比の調整に関する自由度が高い。このため、非常に薄い、例えば、５０ｎｍ以下の有限値を持つゲート絶縁膜およびキャパシタの誘電体膜としての利用に有利である。
特に、１０ｎｍ未満の有限値を持つゲート絶縁膜およびキャパシタの誘電体膜であっても、第１の実施形態に係る金属化合物膜の成膜方法によれば、Ｈｆ：Ｓｉの組成比が９０：１０のＨｆＳｉＯｘ膜を成膜することもできる。
このように、第１の実施形態に従って成膜された金属化合物膜は、電子製品、例えば、半導体集積回路装置やフラットパネルディスプレイのゲート絶縁膜や、キャパシタの誘電体膜として利用に好適である。
以上、この発明を第１〜第３の実施形態に従って説明したが、この発明は、上記第１〜第３の実施形態に限定されることは無く、その趣旨を逸脱しない範囲で種々変形可能である。
例えば、上記実施形態においては、処理条件を具体的に例示したが、処理条件は、上記具体的な例示に限られるものではなく、例えば、処理室内の容積等に応じて、適宜変更が可能である。
その他、この発明はその要旨を逸脱しない範囲で様々に変形することができる。
Ｗ…シリコンウエハ、１、１−１〜１−３…Ｈｆ吸着層、２、２−１…Ｓｉ吸着層、３…ＨｆＳｉＯｘ膜。

Claims (16)

  1. 処理室内で、被処理体上に、いずれか一方が金属である物質Ａと物質Ｂとを含み、前記物質Ａの割合が前記物質Ｂの割合よりも多い所定組成を有する金属化合物膜を成膜する金属化合物膜の成膜方法であって、
    （１） 前記処理室内に前記物質Ａを含む原料ガスを供給して、前記被処理体上の吸着サイトに部分的に前記物質Ａを吸着させるステップと、前記処理室内をパージするステップとを、前記物質Ａおよび前記物質Ｂの組成比に応じて２回以上繰り返し、前記吸着サイトに所定量の前記物質Ａを吸着させる段階と、
    （２） 前記（１）の段階の後、前記処理室内に前記物質Ｂを含む原料ガスを供給して、前記吸着サイトに部分的に前記物質Ｂを吸着させるステップと、前記処理室内をパージするステップとを、前記物質Ａおよび前記物質Ｂの組成比に応じて１回または２回以上繰り返し、前記吸着サイトの残部に所定量の前記物質Ｂを吸着させる段階と、
    （３） 前記（２）の段階の後、前記処理室内に前記物質Ａ、Ｂとは異なる物質Ｃを供給して、前記物質Ａ、Ｂに前記物質Ｃを化合させるステップと、前記処理室内をパージするステップとを１回または２回以上繰り返す段階と
    を含み、
    前記（１）〜（３）の段階により、前記所定組成の前記金属化合物膜を形成し、前記（１）〜（３）の段階を前記所定組成の前記金属化合物膜が設計膜厚となるまで１回または２回以上の所定回数行うことを特徴とする金属化合物膜の成膜方法。
  2. 前記（３）段階の前記物質Ｃを化合させるステップは、酸化、窒化、および酸窒化のいずれか一つであることを特徴とする請求項１に記載の金属化合物膜の成膜方法。
  3. 前記処理室内をパージするステップは、パージガスとして窒素ガスを用いることを特徴とする請求項１又は請求項２に記載の金属化合物膜の成膜方法。
  4. 前記物質Ａおよび前記物質Ｂの一方に、
    ハフニウム
    ジルコニウム
    チタン
    アルミニウム
    の少なくともいずれか一つが選ばれることを特徴とする請求項１から請求項３のいずれか一項に記載の金属化合物膜の成膜方法。
  5. 前記ハフニウムを含む原料ガスとして
    ＴＤＭＡＨ（テトラキス（ジメチルアミノ）ハフニウム）
    ＴＥＭＡＨ（テトラキス（エチルメチルアミノ）ハフニウム）
    ＴＤＥＡＨ（テトラキス（ジエチルアミノ）ハフニウム）
    トリス（ジメチルアミノ）シクロペンタジエニルハフニウム
    のいずれか一つを含むガスが選ばれ、
    前記ジルコニウムを含む原料ガスとして
    ＴＥＭＡＺ（テトラキス（エチルメチルアミノ）ジルコニウム）
    トリス（ジメチルアミノ）シクロペンタジエニルジルコニウム
    のいずれか一つを含むガスが選ばれ、
    前記チタンを含むガスとして
    ＴｉＣｌ４（四塩化チタン）
    ペンタメチルシクロペンタジエニルチタントリメトキシド
    メチルシクロペンタジエニルトリスジメチルアミノチタン
    のいずれか一つを含むガスが選ばれ、
    前記アルミニウムを含むガスとして
    ＴＭＡ（トリメチルアルミニウム）
    を含むガスが選ばれることを特徴とする請求項４に記載の金属化合物膜の成膜方法。
  6. 前記物質Ａおよび前記物質Ｂの他方に、
    第IV族元素
    の一つが選ばれることを特徴とする請求項４又は請求項５に記載の金属化合物膜の成膜方法。
  7. 前記第IV族元素が、シリコンであることを特徴とする請求項６に記載の金属化合物膜の成膜方法。
  8. 前記シリコンを含む原料ガスとして、
    ２ＤＭＡＳ（ビス（ジメチルアミノ）シラン）
    ３ＤＭＡＳ（トリス（ジメチルアミノ）シラン）
    ４ＤＭＡＳ（テトラキス（ジメチルアミノ）シラン）
    ＤＩＰＡＳ（ジイソプロピルアミノシラン）
    のいずれか一つを含むガスが選ばれることを特徴とする請求項７に記載の金属化合物膜の成膜方法。
  9. 処理室内で、被処理体上に、金属化合物膜としてＨｆリッチの所定組成のＨｆＳｉＯｘ膜を成膜する金属化合物膜の成膜方法であって、
    （１） 前記処理室内にＨｆを含む原料ガスを供給して、前記被処理体上の吸着サイトに対して部分的にＨｆを吸着させるステップと、前記処理室内をパージするステップとを、ＨｆおよびＳｉの組成比に応じて２回以上繰り返し、前記吸着サイトに所定量のＨｆを吸着させる段階と、
    （２） 前記処理室内にＳｉを含む原料ガスを供給して、被処理体上の前記吸着サイトに部分的にＳｉを吸着させるステップと、前記処理室内をパージするステップとを、ＨｆおよびＳｉの組成比に応じて１回または２回以上繰り返し、前記吸着サイトの残部に所定量のＳｉを吸着させる段階と、
    （３） 前記（１）段階および（２）段階を行った後、前記処理室内にＨｆおよびＳｉを酸化する酸化剤を供給して、ＨｆおよびＳｉを酸化させるステップと、前記処理室内をパージするステップとを１回または２回以上繰り返す段階と
    を含み、
    前記（１）〜（３）の段階により前記所定組成のＨｆＳｉＯｘ膜を形成し、前記（１）〜（３）の段階を前記所定組成のＨｆＳｉＯｘ膜が設計膜厚となるまで１回または２回以上の所定回数行うことを特徴とする金属化合物膜の成膜方法。
  10. 前記（１）の段階の繰り返し回数と、前記（２）の段階の繰り返し回数とを、ＨｆＳｉＯｘ膜の組成比がＨｆ：Ｓｉ＝９０：１０〜９５：５になるように設定することを特徴とする請求項９に記載の金属化合物膜の成膜方法。
  11. 前記処理室内をパージするステップは、パージガスとして窒素ガスを用いることを特徴とする請求項９又は請求項１０に記載の金属化合物膜の成膜方法。
  12. 前記ハフニウムを含む原料ガスとして
    ＴＤＭＡＨ（テトラキス（ジメチルアミノ）ハフニウム）
    ＴＥＭＡＨ（テトラキス（エチルメチルアミノ）ハフニウム）
    ＴＤＥＡＨ（テトラキス（ジエチルアミノ）ハフニウム）
    トリス（ジメチルアミノ）シクロペンタジエニルハフニウム
    のいずれか一つを含むガスが選ばれ、
    前記シリコンを含む原料ガスとして、
    ２ＤＭＡＳ（ビス（ジメチルアミノ）シラン）
    ３ＤＭＡＳ（トリス（ジメチルアミノ）シラン）
    ４ＤＭＡＳ（テトラキス（ジメチルアミノ）シラン）
    ＤＩＰＡＳ（ジイソプロピルアミノシラン）
    のいずれか一つを含むガスが選ばれることを特徴とする請求項９から請求項１１のいずれか一項に記載の金属化合物の成膜方法。
  13. 被処理体を収容し、収容した前記被処理体上に対して、いずれか一方が金属である物質Ａと物質Ｂとを含んだ金属化合物膜を成膜する金属化合物膜の成膜装置であって、
    前記金属化合物膜の成膜処理を施す処理室と、
    前記処理室内に、前記物質Ａを含むガスを供給する物質Ａ原料ガス供給機構と、
    前記処理室内に、前記物質Ｂを含むガスを供給する物質Ｂ原料ガス供給機構と、
    前記処理室内に、前記物質Ａ、Ｂとは異なった物質Ｃを供給する物質Ｃ原料ガス供給機構と、
    前記処理室内に、パージガスとして不活性ガスを供給する不活性ガス供給機構と、
    前記処理室内を排気する排気機構と、
    前記成膜装置を制御する制御装置と、
    を具備し、
    前記制御装置が、請求項１から請求項８のいずれか一項に記載の金属化合物膜の成膜方法を実施することを特徴とする成膜装置。
  14. 金属化合物膜を備えた電子部品の製造方法であって、前記金属化合物膜が、請求項１から請求項１２のいずれか一項に記載の金属化合物膜の成膜方法に従って形成されることを特徴とする電子製品の製造方法。
  15. 前記電子製品は、半導体集積回路装置およびフラットパネルディスプレイのいずれかであることを特徴とする請求項１４に記載の電子製品の製造方法。
  16. 前記金属化合物膜は、トランジスタのゲート絶縁膜、およびキャパシタの誘電体膜の少なくともいずれか一方に使用されることを特徴とする請求項１５に記載の電子製品の製造方法。
JP2012270670A 2012-12-11 2012-12-11 金属化合物膜の成膜方法、成膜装置、および電子製品の製造方法 Active JP6087609B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012270670A JP6087609B2 (ja) 2012-12-11 2012-12-11 金属化合物膜の成膜方法、成膜装置、および電子製品の製造方法
KR1020130153352A KR101761449B1 (ko) 2012-12-11 2013-12-10 금속 화합물막의 성막 방법, 성막 장치 및 전자 제품
US14/102,792 US9234275B2 (en) 2012-12-11 2013-12-11 Method and apparatus of forming metal compound film, and electronic product

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012270670A JP6087609B2 (ja) 2012-12-11 2012-12-11 金属化合物膜の成膜方法、成膜装置、および電子製品の製造方法

Publications (2)

Publication Number Publication Date
JP2014116517A JP2014116517A (ja) 2014-06-26
JP6087609B2 true JP6087609B2 (ja) 2017-03-01

Family

ID=50881155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012270670A Active JP6087609B2 (ja) 2012-12-11 2012-12-11 金属化合物膜の成膜方法、成膜装置、および電子製品の製造方法

Country Status (3)

Country Link
US (1) US9234275B2 (ja)
JP (1) JP6087609B2 (ja)
KR (1) KR101761449B1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017086630A1 (ko) * 2015-11-19 2017-05-26 주식회사 유진테크 머티리얼즈 유기 4족 화합물을 포함하는 전구체 조성물 및 이를 이용한 박막 형성 방법
JP7183187B2 (ja) * 2017-05-16 2022-12-05 エーエスエム アイピー ホールディング ビー．ブイ． 誘電体上の酸化物の選択的ｐｅａｌｄ
KR20190005741A (ko) * 2017-07-07 2019-01-16 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법 및 금속 산화물 막의 형성 방법
JP6654232B2 (ja) * 2018-12-25 2020-02-26 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP2021169649A (ja) * 2020-04-15 2021-10-28 東京エレクトロン株式会社 金属窒化膜を成膜する方法、及び装置
JP2022055634A (ja) 2020-09-29 2022-04-08 東京エレクトロン株式会社 成膜方法及び成膜装置
CN112928210B (zh) * 2021-02-03 2022-04-15 长鑫存储技术有限公司 电容结构及其制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385946B1 (ko) * 1999-12-08 2003-06-02 삼성전자주식회사 원자층 증착법을 이용한 금속층 형성방법 및 그 금속층을장벽금속층, 커패시터의 상부전극, 또는 하부전극으로구비한 반도체 소자
US6984591B1 (en) 2000-04-20 2006-01-10 International Business Machines Corporation Precursor source mixtures
EP1256638B1 (en) * 2001-05-07 2008-03-26 Samsung Electronics Co., Ltd. Method of forming a multi-components thin film
KR100474847B1 (ko) * 2001-05-07 2005-03-08 삼성전자주식회사 다성분계 박막 및 그 형성 방법
JP4007044B2 (ja) * 2002-04-19 2007-11-14 ソニー株式会社 原子層蒸着法を用いた薄膜形成方法
TW200408015A (en) 2002-08-18 2004-05-16 Asml Us Inc Atomic layer deposition of high K metal silicates
CN1689147A (zh) 2003-04-17 2005-10-26 富士通株式会社 高电介质膜的形成方法
KR100555543B1 (ko) * 2003-06-24 2006-03-03 삼성전자주식회사 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
US20050056219A1 (en) 2003-09-16 2005-03-17 Tokyo Electron Limited Formation of a metal-containing film by sequential gas exposure in a batch type processing system
JP4059183B2 (ja) 2003-10-07 2008-03-12 ソニー株式会社 絶縁体薄膜の製造方法
US20050252449A1 (en) 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US7651729B2 (en) * 2004-05-14 2010-01-26 Samsung Electronics Co., Ltd. Method of fabricating metal silicate layer using atomic layer deposition technique
JP2007088113A (ja) 2005-09-21 2007-04-05 Sony Corp 半導体装置の製造方法
US8034727B2 (en) * 2005-10-14 2011-10-11 Nec Corporation Method and apparatus for manufacturing semiconductor devices
US7795160B2 (en) 2006-07-21 2010-09-14 Asm America Inc. ALD of metal silicate films
KR101427142B1 (ko) * 2006-10-05 2014-08-07 에이에스엠 아메리카, 인코포레이티드 금속 규산염 막의 원자층 증착
JP2010283040A (ja) * 2009-06-02 2010-12-16 Panasonic Corp 半導体装置及びその製造方法
WO2011093203A1 (ja) * 2010-01-29 2011-08-04 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及び半導体装置
KR101147728B1 (ko) * 2010-08-02 2012-05-25 주식회사 유진테크 사이클릭 박막 증착 방법
JP2012059834A (ja) * 2010-09-07 2012-03-22 Hitachi Kokusai Electric Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2014116517A (ja) 2014-06-26
KR20140075623A (ko) 2014-06-19
US9234275B2 (en) 2016-01-12
US20140161706A1 (en) 2014-06-12
KR101761449B1 (ko) 2017-07-25

Similar Documents

Publication Publication Date Title
JP6087609B2 (ja) 金属化合物膜の成膜方法、成膜装置、および電子製品の製造方法
JP6267080B2 (ja) シリコン窒化物膜の成膜方法および成膜装置
TWI529835B (zh) 膜形成方法及膜形成設備
US9384961B2 (en) Method for manufacturing semiconductor device, method for processing substrate, substrate processing apparatus and recording medium
KR101874667B1 (ko) 실리콘 산탄질화물막, 실리콘 산탄화물막, 실리콘 산질화물막의 성막 방법 및 성막 장치
JP5258229B2 (ja) 成膜方法および成膜装置
TWI552225B (zh) ＳｉＣＮ膜之形成方法及裝置
JP5882075B2 (ja) キャパシタの製造方法、キャパシタ、およびそれに用いられる誘電体膜の形成方法
TWI447257B (zh) 半導體裝置之製造方法，基板處理方法及基板處理裝置
KR100861851B1 (ko) 실리콘 산화막 형성 방법 및 장치
JP5661262B2 (ja) 成膜方法および成膜装置
KR20110009624A (ko) 반도체 처리용의 배치 ｃｖｄ 방법과 장치 및, 컴퓨터 판독 가능한 기억 매체
TW201438061A (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
KR101552856B1 (ko) 성막 방법 및 성막 장치
JP5221089B2 (ja) 成膜方法、成膜装置および記憶媒体
KR20120098440A (ko) 질화 티탄막의 형성 방법, 질화 티탄막의 형성 장치 및 프로그램을 기록한 기록 매체
US20110281443A1 (en) Film formation method and film formation apparatus
KR102068879B1 (ko) TiN계막 및 그 형성 방법
JP5675458B2 (ja) 成膜方法、成膜装置および記憶媒体
KR101501038B1 (ko) 실리콘 산화물막 및 실리콘 질화물막의 적층 방법, 그리고 성막 장치 및 반도체 장치의 제조 방법
JP2016186992A (ja) 基板処理装置、半導体装置の製造方法およびプログラム
JP6452787B2 (ja) シリコン酸炭窒化物膜の成膜方法および成膜装置
JP6345136B2 (ja) 炭素含有シリコン窒化物膜の成膜方法および成膜装置
JP2014064039A (ja) 成膜方法および成膜装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170202

R150 Certificate of patent or registration of utility model

Ref document number: 6087609

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250