JP6070853B2 - 絶縁ゲート型半導体装置 - Google Patents

Description

本発明は、ＩＧＢＴやパワーＭＯＳ-ＦＥＴ等の絶縁ゲート型半導体素子をスイッチングして負荷に電力を供給する絶縁ゲート型半導体装置に関する。

モータ等の負荷を駆動する駆動装置として、トランジスタ等の半導体素子をスイッチング駆動することで入力電力を前記負荷の駆動に適した電力に変換する半導体装置が知られている。図４は、例えば特許文献１に詳しく紹介される、この種の半導体装置１の一例を示す要部概略構成図である。

この半導体装置１は、入力交流電力ＡＣを整流するダイオード・ブリッジ回路ＤＢ、このダイオード・ブリッジ回路ＤＢの出力を所定電圧の直流電力に変換するコンバータ２を備える。更に前記半導体装置１は、前記コンバータ２から得られた直流電力を昇圧して、モータ等の負荷ＲＬに供給するチョッパ回路３を備える。

ちなみに前記コンバータ２は、絶縁トランスＴの一次巻線を介して前記ダイオード・ブリッジ回路ＤＢの出力を所定の周波数でスイッチングする、例えばＭＯＳ-ＦＥＴからなるスイッチング素子Ｓ１を備える。更に前記コンバータ２は、前記絶縁トランスＴの二次巻線に生起された電圧を整流して出力するダイオードＤ１、およびこのダイオードＤ１の出力を平滑化するコンデンサＣ１からなる整流・平滑回路を備える。このように構成されたフライバック型のコンバータ２は、主制御部４により、例えば前記スイッチング素子Ｓ１のオン幅を制御することで、前記絶縁トランスＴの二次巻線に生起する出力電圧を制御する。

また前記チョッパ回路３は、前記コンバータ２の出力電圧が印加されるインダクタＬと、このインダクタＬに流れる電流を制御するスイッチング素子Ｓ２とを備える。このスイッチング素子Ｓ２は、駆動部５から所定のゲート電圧が加えられたときにオン動作して前記インダクタＬに電力エネルギを蓄積する。このインダクタＬに蓄積された電力エネルギは、前記スイッチング素子Ｓ２のオフ動作により該インダクタＬから放出される。そして前記インダクタＬから放出された電力エネルギは、ダイオードＤ２を介してコンデンサＣ２に蓄積された後、直流電圧として前記負荷ＲＬに供給される。ちなみに前記スイッチング素子Ｓ２は、例えば高速追従性の良いユニポーラモードで用いられる接合型ＦＥＴからなる。

ここで前記半導体装置１は、前記チョッパ回路３から負荷ＲＬに供給される出力電流、または前記スイッチング素子Ｓ２に流れる電流を検出する電流検出部６を備える。この電流検出部６は、前記負荷ＲＬに供給される電流が予め設定した閾値を超えるか否か、つまり過電流を検出する役割を担う。また電圧制御部７は、前記電流検出部６にて過電流が検出されたとき、前記駆動部５が出力するゲート電圧を前記スイッチング素子Ｓ２のビルトイン電圧よりも高く設定することで、該スイッチング素子Ｓ２をバイポーラモードで駆動する。このようにして過電流検出時に前記スイッチング素子Ｓ２をバイポーラモードで動作させることにより該スイッチング素子Ｓ２のオン抵抗が低く抑えられる。そして過電流による前記スイッチング素子Ｓ２の過熱破壊が防止される。

尚、図４において８は、抵抗Ｒを介して検出される前記スイッチング素子Ｓ２のゲートに流れる電流から、該スイッチング素子Ｓ２の動作温度を検出する温度モニタ回路である。この温度モニタ部８により検出される前記スイッチング素子Ｓ２の動作温度に応じて前記スイッチング素子Ｓ１,Ｓ２のオン幅がそれぞれフィードバック制御され、前記負荷ＲＬに対する出力電圧が安定化される。

特開２０１０−８８０３６号公報

ところで前記スイッチング素子Ｓ２として接合型ＦＥＴを用いて構成される半導体装置１においては、その出力電力を大きくするには限界がある。これ故、最近では、専ら前記スイッチング素子Ｓ２等として短絡耐量の大きいＩＧＢＴやＭＯＳ-ＦＥＴ等の絶縁ゲート型半導体素子が多く用いられるようになってきた。しかしながら上記絶縁ゲート型半導体素子を用いた装置においては、前述した接合型ＦＥＴとは異なり、前記絶縁ゲート型半導体素子をユニポーラモードとバイポーラモードとを切り替えて動作させることはできない。

一方、前記負荷ＲＬがモータ等の誘導性負荷である場合、例えばモータの起動時に一時的に大きな電流が該モータに流れる。この為、モータの駆動装置としての半導体装置１を設計する場合、一般的には前記モータの起動時に流れる電流を見込んだ短絡耐量の大きい絶縁ゲート型半導体素子を採用することが必要となる。しかし短絡耐量の大きい絶縁ゲート型半導体素子は、大型で高価である。これ故、前記モータの定格電力容量に見合った絶縁ゲート型半導体素子を採用して該モータを駆動する駆動装置を実現することが望まれる。

本発明はこのような事情を考慮してなされたもので、その目的は、入力電力をスイッチングしてモータ等の誘導性負荷に電力を供給する場合でも、負荷に発生する一時的な過電流から絶縁ゲート型半導体素子の過熱破壊を防止することのできる簡易な構成の絶縁ゲート型半導体装置を提供することにある。

上述した目的を達成するべく本発明に係る絶縁ゲート型半導体装置は、
出力仕様に応じて定められた第１のゲート電圧を制御端子に受けてオン動作し、入力電圧をスイッチングして負荷に出力する、ＩＧＢＴまたはパワーＭＯＳ-ＦＥＴからなる絶縁ゲート型半導体素子と、
この絶縁ゲート型半導体素子のスイッチング動作に伴って前記負荷に出力される出力電流を検出する出力電流検出手段と、
前記絶縁ゲート型半導体素子のオン電圧を、前記ＩＧＢＴのコレクタ・エミッタ間電圧Ｖce、または前記パワーＭＯＳ-ＦＥＴのドレイン・ソース間電圧Ｖdsとして検出する電圧検出手段とを備える。

特に本発明に係る絶縁ゲート型半導体装置は、前記出力電流が定格電流値を超え、且つ前記オン電圧が予め定められた第１の閾値電圧よりも低いとき、前記絶縁ゲート型半導体素子の制御端子に加えるゲート電圧を前記第１のゲート電圧よりも高く設定して該絶縁ゲート型半導体素子の発熱量を抑制する発熱量抑制手段を備えることを特徴としている。

即ち、本発明は過電流検出時における前記絶縁ゲート型半導体素子のオン電圧に着目し、そのオン電圧が第１の閾値電圧よりも低いときには、例えばモータの起動時等における一時的な過電流であると判定する。そして前記絶縁ゲート型半導体素子の制御端子に加えるゲート電圧を、前記過電流が生じていない通常動作時に前記絶縁ゲート型半導体素子の制御端子に加える第１のゲート電圧よりも高く設定する。この結果、前記絶縁ゲート型半導体素子のオン抵抗が通常動作時よりも低く設定され、該絶縁ゲート型半導体素子の過熱破壊が防止される。ちなみに前記第１の閾値電圧は、例えば前記出力電流が定格電流であるときの前記絶縁ゲート型半導体素子のオン電圧の略２倍として設定される。

また本発明に係る絶縁ゲート型半導体装置は、更に前記出力電流が定格電流値を超え、且つ前記オン電圧が前記絶縁ゲート型半導体素子の最大定格電圧に応じて定められた第２の閾値電圧よりも高いとき、該絶縁ゲート型半導体素子の制御端子に加えるゲート電圧を前記第１のゲート電圧よりも低く設定して前記出力電流を低減する出力電流低減手段を備えることを特徴としている。

即ち、過電流検出時における前記絶縁ゲート型半導体素子のオン電圧が第２の閾値電圧よりも高いときには、これを負荷の短絡に起因する過電流の発生であると判定する。そしてこの場合には、絶縁ゲート型半導体素子の制御端子に加えるゲート電圧を低く設定することで前記出力電流を絞り込み、或いは遮断することで過電流から前記絶縁ゲート型半導体素子を保護する。ちなみに前記第２の閾値電圧は、例えば前記絶縁ゲート型半導体素子の最大定格電圧の略１／２として設定される。

上記構成の絶縁ゲート型半導体装置においては、絶縁ゲート型半導体素子のオン電圧に着目することで、その出力電流の増加が負荷状態に応じた一時的なものであるか、或いは負荷短絡によるものであるかを判定する。そして前記オン電圧が第１の閾値電圧よりも低く、前記出力電流の増加が一時的なものである場合には、前記絶縁ゲート型半導体素子の制御端子に加えるゲート電圧を高くして該絶縁ゲート型半導体素子のオン抵抗を下げる。この結果、出力電流の増加に起因する前記絶縁ゲート型半導体素子の発熱を防止し、その過熱破壊を防ぐことが可能となる。

従って本発明によれば、負荷状態に応じた一時的な出力電流の増加までを見込んで、例えば定格電流に比較して過剰な電流容量を有する絶縁ゲート型半導体素子を用いて絶縁ゲート型半導体装置を構築する必要がない。しかも一時的な出力電流の増加を、前記絶縁ゲート型半導体素子のオン電圧から検出するので、その検出自体が簡単で信頼性が高い。故に出力仕様に応じた小型で安価な絶縁ゲート型半導体素子を用いて、負荷の一時的な変動に対して安定に動作する絶縁ゲート型半導体装置を簡易に実現することができる。

また負荷が短絡した場合には、前記絶縁ゲート型半導体素子のオン電圧の異常な上昇から前記負荷の短絡を検出する。そしてこの場合には、前記絶縁ゲート型半導体素子の制御端子に加えるゲート電圧を低くすることで前記出力電流を抑え、或いは遮断するので、前記負荷の短絡障害に起因する過電流から前記絶縁ゲート型半導体素子を効果的に保護することができる。

本発明の一実施形態に係る絶縁ゲート型半導体装置の要部概略構成図。 図１に示す絶縁ゲート型半導体装置における絶縁ゲート型半導体素子の駆動装置の概略構成図。 絶縁ゲート型半導体素子の出力特性を示す図。 従来の接合型半導体素子の駆動装置の一例を示す図。

以下、図面を参照して本発明の一実施形態に係る絶縁ゲート型半導体装置について説明する。

本発明に係る絶縁ゲート型半導体装置は、例えば図１に示すように三相交流モータＭに駆動電流を供給するインバータ装置１０として実現される。このインバータ装置１０は、電力容量の大きい絶縁ゲート型半導体素子として、６個のＩＧＢＴ１１ａ,１１ｂ〜１１ｆを備えてパッケージ化されたパワー半導体モジュールを備える。前記６個のＩＧＢＴ１１ａ,１１ｂ〜１１ｆは、負荷としての三相交流モータＭを駆動する前記インバータ装置１０の主体部を構成する。前記インバータ装置１０は、前記複数のＩＧＢＴ１１ａ,１１ｂ〜１１ｆを、図示しない制御回路により互いに関連させてオン・オフ駆動することで前記三相交流モータＭに駆動電流を供給する。

ちなみに前記６個のＩＧＢＴ１１ａ,１１ｂ〜１１ｆは、２個ずつ対をなして直列に接続されて３個のハーフブリッジ回路ＨＢをそれぞれ形成する。また前記各ＩＧＢＴ１１ａ,１１ｂ〜１１ｆには、６個のフリーホイリング・ダイオード１２ａ,１２ｂ〜１２ｆがそれぞれ逆並列に接続されている。これらの３個のハーフブリッジ回路ＨＢは、並列に接続されて前記三相交流モータＭを駆動する三相のフルブリッジ回路を形成する。尚、図中１３ａ,１３ｂ〜１３ｆは、前記ＩＧＢＴ１１ａ,１１ｂ〜１１ｆをそれぞれオン・オフ駆動する駆動装置である。

これらの３個のハーフブリッジ回路ＨＢは、互いに関連させて駆動されることで、前記各ハーフブリッジ回路ＨＢをそれぞれ構成する前記ＩＧＢＴ１１ａ,１１ｄの直列接続点、前記ＩＧＢＴ１１ｂ,１１ｅの直列接続点、および前記ＩＧＢＴ１１ｃ,１１ｆの直列接続点から、位相を１２０°異にするＵ相,Ｖ相,およびＷ相からなる３相の電流を前記三相交流モータＭに供給する。

具体的には前記各ハーフブリッジ回路ＨＢにおける上側アームのＩＧＢＴ１１ａ,１１ｂ,１１ｃおよび下側アームのＩＧＢＴ１１ｄ,１１ｅ,１１ｆは、前記各駆動装置１３ａ,１３ｂ〜１３ｆからパルス幅変調された一定周期のゲート駆動信号を受けてそれぞれオン・オフ駆動される。この結果、前記上側アームのＩＧＢＴ１１ａ（１１ｂ,１１ｃ）を介して前記三相交流モータＭに対して前記ゲート駆動信号のパルス幅に応じた電流が正の半サイクルに亘って供給される。また前記下側アームのＩＧＢＴ１１ｄ（１１ｅ,１１ｆ）を介して前記三相交流モータＭに対して前記制御信号のパルス幅に応じた電流が負の半サイクルに亘って供給される。

即ち、前記各ハーフブリッジ回路ＨＢは、互いに位相が１２０°異なる交流電流を前記三相交流モータＭに対して供給する。尚、前記三相交流モータＭに供給される電流は前記制御信号に同期したパルス電流からなり、このパルス電流は離散的な正弦波電流波形を形成する。

さて前記各ＩＧＢＴ１１（１１ａ,１１ｂ〜１１ｆ）をそれぞれオン・オフ駆動する前記各駆動装置１３（１３ａ,１３ｂ〜１３ｆ）は、その要部概略構成を図２に示すようにゲート制御信号を受けて所定電圧のゲート駆動信号を生成し、該ゲート駆動信号を前記ＩＧＢＴ１１のゲートに印加するゲート駆動回路１４を備える。上記ゲート駆動信号の電圧Ｖ_ＧＥは、一般的にはＩＧＢＴ１１（１１ａ,１１ｂ〜１１ｆ）の出力特性に合わせて１５Ｖとして設定される。

また前記駆動装置１３は、前記ＩＧＢＴ１１から前記三相交流モータＭに供給される出力電流を検出する出力電流検出回路１５を備えると共に、前記ＩＧＢＴ１１のコレクタ・エミッタ間電圧Ｖceを検出する電圧検出回路１６を備える。前記出力電流検出回路１５は、例えば前記ＩＧＢＴ１１が備える電流検出用エミッタに流れる電流から該ＩＧＢＴ１１の出力電流を検出するように構成される。また前記電圧検出回路１６は、前記ＩＧＢＴ１１のコレクタ・エミッタ間電圧Ｖceを該ＩＧＢＴ１１のオン電圧として検出する。

前記駆動装置１３に設けられた負荷状態判定回路１７は、過電流検出部１７ａと電圧判定部１７ｂとを備える。この過電流検出部１７ａは、前記出力電流を所定の電流閾値と比較することで、前記三相交流モータＭに供給される電流が定格電流を超える過電流であるか否かを判定する。また前記電圧判定部１７ｂは、過電流が検出されたときの前記ＩＧＢＴ１１のオン電圧、即ち、前記コレクタ・エミッタ間電圧Ｖceを第１の閾値電圧Ｖth１および第２の閾値電圧Ｖth２とそれぞれ比較する。

ちなみに前記第１の閾値電圧Ｖth１は、例えば前記ＩＧＢＴ１１の出力電流が定格電流の範囲内にある時の該ＩＧＢＴ１１のオン電圧の略２倍として設定される。具体的には定格電流を出力する通常動作時での前記ＩＧＢＴ１１のオン電圧は２〜３Ｖであるので、前記第１の閾値電圧Ｖth１は５Ｖ程度に設定される。また前記第２の閾値電圧Ｖth２は、例えば前記ＩＧＢＴ１１の最大定格電圧の略１／２として設定される。具体的には最大定格電圧が１００ＶのＩＧＢＴ１１の場合には、前記第２の閾値電圧Ｖth２は５０Ｖ程度に設定される。

そして前記負荷状態判定回路１７は、前記過電流検出部１７ａにおいて過電流が検出されたとき、前記電圧判定部１７ｂにて検出された前記コレクタ・エミッタ間電圧Ｖceが前記第１の閾値電圧Ｖth１よりも低い場合、例えば前記三相交流モータＭの起動時に該三相交流モータＭに一時的に過電流が流れている状態であると判定する。これに対して前記電圧判定部１７ｂにて検出された前記コレクタ・エミッタ間電圧Ｖceが前記第２の閾値電圧Ｖth２よりも高い場合には、前記負荷状態判定回路１７は前記三相交流モータＭに短絡が生じたことで過電流が流れている状態であると判定する。

即ち、前記負荷状態判定回路１７は、過電流が検出されたときの前記ＩＧＢＴ１１のコレクタ・エミッタ間電圧Ｖceに着目することで、上記過電流が負荷の運転状態に起因する一時的なものであるか、或いは負荷の短絡に起因するものであるかを判定している。そして前記負荷状態判定回路１７は、その判定結果に基づいてゲート電圧設定回路１８を制御し、以下に説明するように前記ＩＧＢＴ１１に加えるゲート電圧を変更設定している。

さて前記負荷状態判定回路１７の判定結果を受けて動作する前記ゲート電圧設定回路１８は、過電流検出時に前記ゲート駆動回路１４が出力する前記ゲート駆動信号の電圧、即ち、前記ＩＧＢＴ１１に加えるゲート電圧を変更する役割を担う。このゲート電圧設定回路１８は、前記ゲート駆動回路１４が出力するゲート駆動信号の電圧を、通常動作時における第１のゲート電圧よりも高く変更設定することで、ＩＧＢＴ１１の発熱量を抑制する発熱量抑制手段として機能する。また前記ゲート電圧設定回路１８は、前記ゲート駆動信号の電圧を、通常動作時における第１のゲート電圧よりも低く変更設定することで、前記出力電流を低減する出力電流低減手段として機能する。

具体的には前記ゲート電圧設定回路１８は、前記過電流が一時的なものであると判定された場合、通常動作時に前記ゲート駆動回路１４が出力している１５Ｖの第１のゲート駆動信号の電圧を、例えば２０Ｖに高く設定する。これによって前記ＩＧＢＴ１１のゲートには、通常動作時よりも高い２０Ｖのゲート電圧Ｖ_ＧＥが印加され、該ＩＧＢＴ１１のオン抵抗が下げられる。この結果、図３に示すように前記ＩＧＢＴ１１の出力特性が一時的に変更され、該ＩＧＢＴ１１の過度な発熱を招来することなしに通常動作時よりも大きな電流を一時的に流すことが可能となる。

また前記過電流が三相交流モータＭの短絡に起因すると判定された場合には、前記ゲート電圧設定回路１８は、通常動作時に前記ゲート駆動回路１４が出力している前記１５Ｖのゲート駆動信号の電圧を低く設定し、前記ＩＧＢＴ１１を介して出力される電流を抑制する。好ましくは前記ＩＧＢＴ１１のゲートに加えるゲート電圧Ｖ_ＧＥを、例えば０Ｖに設定することで該ＩＧＢＴ１１をオフ動作させ、これによって前記出力電流を遮断して前記過電流から前記ＩＧＢＴ１１を保護する。

尚、このような前記ゲート駆動信号の電圧制御は、前記ゲート駆動回路１４の出力段を構成する図示しないトランジスタ回路の駆動電圧を変更することによって達せられる。

かくして上述した如く構成された駆動装置１３を備えた前記インバータ装置１０によれば、過電流が生じたときの前記ＩＧＢＴ１１のオン電圧、具体的には前記コレクタ・エミッタ間電圧Ｖceに着目して上記過電流が三相交流モータＭの状態に応じた一時的なものであるか否かが判定される。そして一時的な過電流である場合には、前記ＩＧＢＴ１１のゲートに印加するゲート信号の電圧を一時的に高くすることで該ＩＧＢＴ１１のオン抵抗を低下させ、これによって過電流による前記ＩＧＢＴ１１の発熱を抑える。

従って本発明によれば、三相交流モータＭの状態に起因する一時的な過電流の大きさまでを見込んで短絡耐量の大きなＩＧＢＴ１１を選定する必要がなく、定格出力を満足する短絡耐量のＩＧＢＴ１１を用いて前記インバータ装置１０を構築することができる。故に小型で安価なＩＧＢＴ１１の特性を十分に活かして前記インバータ装置１０を安価に実現することができ、その実用的利点が多大である。

尚、本発明は上述した実施形態に限定されるものではない。ここでは絶縁ゲート型半導体装置としてインバータ装置１０を構成した場合を例に説明したが、ＩＧＢＴ１１を用いてチョッパ回路を構成する場合にも本発明を同様に適用可能である。また絶縁ゲート型半導体として、パワーＭＯＳ-ＦＥＴを用いる場合にも本発明を同様に適用可能である。この場合には、パワーＭＯＳ-ＦＥＴのドレイン・ソース間電圧Ｖdsをそのオン電圧として検出して過電流時における前記三相交流モータＭの負荷状態を判定するようにすれば良い。

更にインバータ装置１０を構成する絶縁ゲート型半導体として、Ｓｉ系の半導体だけでなく、例えばＳｉＣ、ＧａＮ、又はダイヤモンド等のワイドバンドギャップ半導体を適用してもよく、絶縁ゲート型半導体の一部のみをワイドバンドギャップ半導体に置き換えてもよい。

また前述した第１の閾値電圧Ｖth１および第２の閾値電圧Ｖth２については、絶縁ゲート型半導体装置の仕様や動作特性、また絶縁ゲート型半導体素子の駆動条件等に応じて設定すれば十分である。更には前記三相交流モータＭ以外の負荷に電力供給する絶縁ゲート型半導体装置においても同様に適用可能なことも言うまでもない。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。

１０ インバータ装置（絶縁ゲート型半導体装置）
１１,１１ａ,１１ｂ〜１１ｆ ＩＧＢＴ（絶縁ゲート型半導体素子）
１２,１２ａ,１２ｂ〜１２ｆ フリーホイリング・ダイオード
１３,１３ａ,１３ｂ〜１３ｆ 駆動装置
１４ ゲート駆動回路
１５ 出力電流検出回路
１６ 電圧検出回路
１７ 負荷状態判定回路
１７ａ 過電流検出部
１７ｂ 電圧判定部
１８ ゲート電圧設定回路（発熱量抑制手段，出力電流低減手段）
Ｍ 三相交流モータ（負荷）

Claims (6)

1. 出力仕様に応じて定められた第１のゲート電圧を制御端子に受けてオン動作し、入力電圧をスイッチングして負荷に出力する絶縁ゲート型半導体素子と、
   この絶縁ゲート型半導体素子のスイッチング動作に伴って前記負荷に出力される出力電流を検出する出力電流検出手段と、
   前記絶縁ゲート型半導体素子のオン電圧を検出する電圧検出手段と、
   前記出力電流が定格電流値を超え、且つ前記オン電圧が予め定められた第１の閾値電圧よりも低いとき、前記絶縁ゲート型半導体素子の制御端子に加えるゲート電圧を前記第１のゲート電圧よりも高く設定して該絶縁ゲート型半導体素子の発熱量を抑制する発熱量抑制手段と
   を具備したことを特徴とする絶縁ゲート型半導体装置。
2. 前記絶縁ゲート型半導体素子はＩＧＢＴであって、前記電圧検出手段は前記ＩＧＢＴのコレクタ・エミッタ間電圧Ｖceを検出するものである請求項１に記載の絶縁ゲート型半導体装置。
3. 前記絶縁ゲート型半導体素子はパワーＭＯＳ-ＦＥＴであって、前記電圧検出手段は前記パワーＭＯＳ-ＦＥＴのドレイン・ソース間電圧Ｖdsを検出するものである請求項１に記載の絶縁ゲート型半導体装置。
4. 前記第１の閾値電圧は、前記出力電流が定格電流であるときの前記絶縁ゲート型半導体素子のオン電圧の略２倍として設定される請求項１に記載の絶縁ゲート型半導体装置。
5. 請求項１〜４のいずれかに記載の絶縁ゲート型半導体装置において、
   更に前記出力電流が定格電流値を超え、且つ前記オン電圧が前記絶縁ゲート型半導体素子の最大定格電圧に応じて定められた第２の閾値電圧よりも高いとき、該絶縁ゲート型半導体素子の制御端子に加えるゲート電圧を前記第１のゲート電圧よりも低く設定して前記出力電流を低減する出力電流低減手段を備えることを特徴とする絶縁ゲート型半導体装置。
   
   
6. 前記第２の閾値電圧は、前記絶縁ゲート型半導体素子の最大定格電圧の略１／２として設定される請求項５に記載の絶縁ゲート型半導体装置。

Images