[go: up one dir, main page]

JP6050602B2 - Liquid crystal display panel and manufacturing method thereof - Google Patents

Liquid crystal display panel and manufacturing method thereof Download PDF

Info

Publication number
JP6050602B2
JP6050602B2 JP2012098760A JP2012098760A JP6050602B2 JP 6050602 B2 JP6050602 B2 JP 6050602B2 JP 2012098760 A JP2012098760 A JP 2012098760A JP 2012098760 A JP2012098760 A JP 2012098760A JP 6050602 B2 JP6050602 B2 JP 6050602B2
Authority
JP
Japan
Prior art keywords
substrate
liquid crystal
mother
wiring
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012098760A
Other languages
Japanese (ja)
Other versions
JP2013228456A (en
Inventor
森 隆弘
隆弘 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2012098760A priority Critical patent/JP6050602B2/en
Publication of JP2013228456A publication Critical patent/JP2013228456A/en
Application granted granted Critical
Publication of JP6050602B2 publication Critical patent/JP6050602B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Description

本発明は、液晶表示パネル及びその製造方法に関し、特に、真空注入法を用いて製造される液晶表示パネル及びその製造方法に関するものである。   The present invention relates to a liquid crystal display panel and a method for manufacturing the same, and more particularly to a liquid crystal display panel manufactured using a vacuum injection method and a method for manufacturing the same.

液晶表示パネルは、例えば、互いに対向するように設けられたTFT(Thin Film Transistor)基板及びCF(Color Filter)基板と、TFT基板及びCF基板の間に設けられた液晶層と、TFT基板及びCF基板を互いに接着すると共に、TFT基板及びCF基板の間に液晶層を封入するために設けられたシール材とを備えている。ここで、TFT基板は、例えば、ガラス基板などの絶縁基板と、絶縁基板に互いに平行に延びるように設けられた複数のゲート線と、各ゲート線と直交する方向に互いに平行に延びるように設けられた複数のソース線と、各ゲート線及び各ソース線の交差する部分にそれぞれ設けられた複数のTFTと、各TFTを覆うように設けられた層間絶縁膜と、層間絶縁膜上にマトリクス状に設けられ、各TFTにそれぞれ接続された複数の画素電極とを備えている。   The liquid crystal display panel includes, for example, a TFT (Thin Film Transistor) substrate and a CF (Color Filter) substrate provided to face each other, a liquid crystal layer provided between the TFT substrate and the CF substrate, a TFT substrate, and a CF substrate. The substrate is bonded to each other, and a sealing material provided for sealing the liquid crystal layer between the TFT substrate and the CF substrate is provided. Here, the TFT substrate is provided so as to extend in parallel to each other in a direction orthogonal to each gate line, for example, an insulating substrate such as a glass substrate, a plurality of gate lines provided on the insulating substrate so as to extend in parallel to each other. A plurality of source lines, a plurality of TFTs provided at the intersections of the gate lines and the source lines, an interlayer insulating film provided so as to cover the TFTs, and a matrix on the interlayer insulating film And a plurality of pixel electrodes respectively connected to the TFTs.

ところで、TFT基板を製造する際には、その製造工程中に発生した静電気の放電(ESD:Electrostatic Discharge)によって、TFTなどが破壊され易いので、例えば、複数のTFT基板を多面取りで製造するための大判のTFT母基板の周端部にショートリングを設けると共に、上記ゲート線やソース線などの表示用配線をショートリングに接続する、というESD対策を講じるのが主流になっている。ここで、ショートリングは、例えば、複数のTFT基板がマトリクス状に配列された大判のTFT母基板と、複数のCF基板がマトリクス状に配列された大判のCF母基板とを貼り合わせた後に、TFT母基板(及びCF母基板)をセル単位に分断する際に除去される。そして、TFT母基板を分断した後には、その分断端面において、ショートリングに接続されていた配線の端面が露出してしまうので、その配線の端面が腐食するおそれがある。   By the way, when manufacturing a TFT substrate, TFTs and the like are easily destroyed by electrostatic discharge (ESD) generated during the manufacturing process. For example, in order to manufacture a plurality of TFT substrates by multi-cavity. It is the mainstream to take ESD countermeasures such as providing a short ring at the peripheral edge of the large TFT substrate and connecting the display wiring such as the gate line and the source line to the short ring. Here, the short ring is formed by, for example, bonding a large TFT mother substrate in which a plurality of TFT substrates are arranged in a matrix and a large CF mother substrate in which a plurality of CF substrates are arranged in a matrix. It is removed when the TFT mother substrate (and CF mother substrate) is divided into cell units. Then, after the TFT mother substrate is divided, the end face of the wiring connected to the short ring is exposed at the divided end face, so that the end face of the wiring may be corroded.

例えば、特許文献1には、アレイ基板上に形成された複数の配線よりなる配線部と、各配線が外部に引き出される引き出し部と、アレイ基板及びカラーフィルター基板の間に形成されたシール材とを備えた液晶表示パネルにおいて、配線部及び引き出し部からの静電気及び水分の浸入による腐食を防ぐために、配線部及び引き出し部の位置にシール材が形成され、配線部及び引き出し部がシール材で覆われようにすることが記載されている。   For example, Patent Document 1 discloses a wiring portion formed of a plurality of wirings formed on an array substrate, a lead portion from which each wiring is drawn to the outside, and a sealing material formed between the array substrate and the color filter substrate. In order to prevent corrosion due to intrusion of static electricity and moisture from the wiring portion and the drawing portion, a sealing material is formed at the position of the wiring portion and the drawing portion, and the wiring portion and the drawing portion are covered with the sealing material. It is described that it will be broken.

特開2003−215605号公報(第1図)JP 2003-215605 A (FIG. 1)

しかしながら、上記特許文献1に開示された液晶表示パネルにおいて、各配線の引き出し部が上記ショートリングに接続されていた配線に相当すると考えると、引き出し部の位置にシール材が形成されていても、基板端面において、引き出し部の端面がシール材で覆われていると限らないので、引き出し部の端面が大気に露出するおそれがある。そうなると、各配線の引き出し部が腐食してしまうので、改善の余地がある。   However, in the liquid crystal display panel disclosed in Patent Document 1, if it is considered that the lead portion of each wire corresponds to the wire connected to the short ring, even if a seal material is formed at the position of the lead portion, Since the end surface of the drawer portion is not necessarily covered with the sealing material on the substrate end surface, the end surface of the drawer portion may be exposed to the atmosphere. If so, there is room for improvement because the lead-out portion of each wiring is corroded.

本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、ショートリングに起因する配線の腐食を確実に抑制することにある。   The present invention has been made in view of this point, and an object of the present invention is to reliably suppress corrosion of wiring caused by a short ring.

上記目的を達成するために、本発明は、表示領域の外側に設けられた外部配線が基板端面で封止材に覆われるようにしたものである。   In order to achieve the above object, according to the present invention, external wiring provided outside the display area is covered with a sealing material at the end face of the substrate.

具体的に本発明に係る液晶表示パネルは、表示領域の外側において基板端面まで到達するように複数の外部配線が設けられた矩形状の第1基板と、上記第1基板に対向するように設けられた矩形状の第2基板と、上記第1基板及び第2基板の間に設けられた液晶層と、上記第1基板及び第2基板の間で上記液晶層を封入するように設けられ、液晶注入口が配置されたシール材と、上記液晶注入口を封止するように設けられた封止材とを備え、上記第1基板の上記表示領域には、互いに平行に延びるように複数の表示用配線が設けられており、上記第1基板において、上記液晶注入口が配置された辺に対向する辺に沿って上記第2基板から突出するように端子領域が規定されており、上記複数の外部配線のうち、上記端子領域が規定された辺以外の辺において基板端面まで到達するように設けられた全ての外部配線の上記基板端面側は、上記液晶注入口の内側で上記封止材に覆われている。 Specifically, the liquid crystal display panel according to the present invention is provided with a rectangular first substrate provided with a plurality of external wirings so as to reach the substrate end surface outside the display region, and to face the first substrate. A rectangular second substrate formed, a liquid crystal layer provided between the first substrate and the second substrate, and the liquid crystal layer provided between the first substrate and the second substrate, A sealing material provided with a liquid crystal injection port; and a sealing material provided to seal the liquid crystal injection port. The display area of the first substrate includes a plurality of display regions extending in parallel to each other. Display wiring is provided, and in the first substrate, a terminal region is defined so as to protrude from the second substrate along a side opposite to a side where the liquid crystal injection port is disposed, Out of the external wiring, the terminal area above the specified side The substrate end face side of all provided so as to reach the substrate end face in the side of the external wiring is covered with the sealing material inside the liquid crystal injection port.

上記の構成によれば、第1基板の表示領域の外側において、外部配線が基板端面まで到達するように設けられているので、例えば、第1基板を含む第1母基板の状態で第1母基板の周端部に設けられたショートリングに外部配線が接続されることにより、第1基板に設けられた素子などのESDによる破壊が抑制される。そして、(ショートリングに接続されていた)外部配線が基板端面でシール材の液晶注入口を封止する封止材に覆われているので、基板端面における外部配線の端面が大気に露出しなくなる。これにより、外部配線の腐食が確実に抑制されるので、ショートリングに起因する配線の腐食が確実に抑制される According to the above configuration, the external wiring is provided outside the display area of the first substrate so as to reach the end surface of the substrate. For example, the first mother in the state of the first mother substrate including the first substrate. By connecting the external wiring to the short ring provided at the peripheral edge of the substrate, the destruction of the elements provided on the first substrate due to ESD is suppressed. Since the external wiring (connected to the short ring) is covered with a sealing material that seals the liquid crystal injection port of the sealing material at the substrate end surface, the end surface of the external wiring at the substrate end surface is not exposed to the atmosphere. . Thereby, since corrosion of external wiring is suppressed reliably, corrosion of wiring resulting from a short ring is controlled reliably .

記外部配線は、上記各表示用配線に接続されていてもよい。 Upper Kigaibu wires may be connected to the respective display lines.

上記の構成によれば、第1基板において、表示領域の外側に設けられた外部配線が、表示領域で互いに平行に延びる複数の表示用配線にそれぞれ接続されているので、例えば、第1基板を含む第1母基板の状態で第1母基板の周端部に設けられたショートリングに外部配線が接続されることにより、第1基板の表示領域に設けられた素子などのESDによる破壊が抑制される。   According to the above configuration, in the first substrate, the external wiring provided outside the display area is connected to the plurality of display wirings extending in parallel with each other in the display area. The external wiring is connected to the short ring provided at the peripheral end portion of the first mother substrate in the state of the first mother substrate including, thereby suppressing the destruction of the elements provided in the display region of the first substrate due to ESD Is done.

上記表示領域には、複数の副画素がマトリクス状に配列され、上記各表示用配線は、上記各副画素に補助容量を付加するための容量線であってもよい。   A plurality of subpixels may be arranged in a matrix in the display area, and each display line may be a capacitor line for adding an auxiliary capacitor to each subpixel.

上記の構成によれば、各表示用配線が一般的に静電気を蓄積し易い容量線であるので、本発明の作用効果が有効に奏される。ここで、各副画素に補助容量を付加するための容量線は、画像表示の際に伝送する電気信号の波形なまりを抑制するために、例えば、ゲート線やソース線などの他の表示用配線よりも幅広に形成されていることが多いので、その平面視での面積に起因して、TFTの破壊を引き起こす程度の量の静電気を蓄積し易い According to said structure, since each display wiring is a capacitance line which is easy to accumulate | store static electricity generally, the effect of this invention is show | played effectively. Here, the capacity line for adding the auxiliary capacity to each sub-pixel is, for example, another display wiring such as a gate line or a source line in order to suppress waveform rounding of an electric signal transmitted at the time of image display. Therefore, it is easy to accumulate an amount of static electricity that causes destruction of the TFT due to the area in plan view .

記表示領域には、上記各表示用配線に沿って互いに平行に延びるように複数のゲート線が設けられていると共に、該各表示用配線と交差する方向に互いに平行に延びるように複数のソース線が設けられ、上記端子領域には、各々、透明導電膜により基板端面まで到達すると共に、上記各ゲート線及び各ソース線にそれぞれ接続するように複数の他の外部配線が設けられていてもよい。 The upper Symbol display region, a plurality of gate lines so as to extend parallel to each other along the respective display lines are provided, the plurality so as to extend parallel to each other in a direction intersecting the respective display wiring A source line is provided, and each of the terminal regions is provided with a plurality of other external wirings so as to reach the substrate end face by a transparent conductive film and to be connected to each of the gate lines and the source lines. Also good.

上記の構成によれば、第1基板において、端子領域に設けられた複数の他の外部配線が、表示領域で互いに交差する各ゲート線及び各ソース線にそれぞれ接続されているので、例えば、第1基板を含む第1母基板の状態で第1母基板の周端部に設けられたショートリングに各他の外部配線が接続されることにより、第1基板の表示領域に設けられた素子などのESDによる破壊がいっそう抑制される。そして、(ショートリングに接続されていた)各他の外部配線の基板端面側が一般的に酸化し難い、酸化物系の透明導電膜により形成されているので、基板端面における各他の外部配線の腐食が抑制される。   According to the above configuration, in the first substrate, the plurality of other external wirings provided in the terminal region are respectively connected to the gate lines and the source lines that intersect with each other in the display region. Elements provided in the display area of the first substrate by connecting each other external wiring to a short ring provided at the peripheral end of the first mother substrate in the state of the first mother substrate including one substrate ESD damage is further suppressed. Since the substrate end face side of each other external wiring (connected to the short ring) is generally formed of an oxide-based transparent conductive film which is hardly oxidized, each other external wiring on the substrate end face is formed. Corrosion is suppressed.

また、本発明に係る液晶表示パネルの製造方法は、表示領域の外側において基板端面まで到達するように複数の外部配線が設けられた矩形状の第1基板を含み、該第1基板の外側の周端部に上記外部配線に接続されたショートリングが設けられた第1母基板を準備する第1母基板準備工程と、上記第1基板に対向する矩形状の第2基板を含む第2母基板を準備する第2母基板準備工程と、上記第1母基板及び第2母基板を液晶注入口が配置されたシール材を介して貼り合わせた後に、上記第1母基板及び第2母基板の各周端部を除去することにより、上記第1基板及び第2基板が上記シール材を介して貼り合わされた空セルを作製するセル作製工程と、上記空セルの内部に上記液晶注入口を介して液晶材料を真空注入法で注入する液晶注入工程と、上記液晶材料が注入された空セルの液晶注入口を封止材を介して封止する封止工程とを備え、上記第1基板の上記表示領域には、互いに平行に延びるように複数の表示用配線が設けられており、上記第1基板において、上記液晶注入口が配置された辺に対向する辺に沿って上記第2基板から突出するように端子領域が規定されており、上記第1母基板準備工程では、上記複数の外部配線のうち、上記端子領域が規定された辺以外の辺において基板端面まで到達するように設けられた全ての外部配線の上記基板端面側が上記シール材の液晶注入口の内側に配置するように、上記第1母基板を準備する。 In addition, the method for manufacturing a liquid crystal display panel according to the present invention includes a rectangular first substrate provided with a plurality of external wirings so as to reach the substrate end surface outside the display region, and the outer side of the first substrate. A first mother board preparation step of preparing a first mother board provided with a short ring connected to the external wiring at the peripheral end, and a second mother board including a rectangular second board facing the first board A second mother substrate preparing step of preparing a substrate, and bonding the first mother substrate and the second mother substrate through a sealing material in which a liquid crystal injection port is disposed, and then the first mother substrate and the second mother substrate. Removing a peripheral edge of each of the first and second substrates, a cell manufacturing step of manufacturing an empty cell in which the first substrate and the second substrate are bonded to each other via the sealing material, and the liquid crystal injection port inside the empty cell. Liquid crystal injector that injects liquid crystal material by vacuum injection method When, a sealing step of sealing through a sealing material a liquid crystal injection port of the empty cell of the liquid crystal material is injected, above the the display region of the first substrate, a plurality so as to extend parallel to each other And a terminal region is defined in the first substrate so as to protrude from the second substrate along a side opposite to the side where the liquid crystal injection port is disposed. In the first mother board preparation step, among the plurality of external wirings, the board end face side of all the external wirings provided so as to reach the board end face in the side other than the side where the terminal region is defined is the sealing material. The first mother substrate is prepared so as to be disposed inside the liquid crystal injection port.

上記の方法によれば、第1母基板準備工程で準備する第1母基板では、第1基板の表示領域の外側において、外部配線が第1基板の基板端面まで到達するように設けられているので、第1母基板において、その周端部に設けられたショートリングに外部配線が接続されることにより、第1基板に設けられた素子などのESDによる破壊が抑制される。また、第1母基板準備工程では、外部配線の基板端面側がシール材の液晶注入口と一致するように第1母基板を準備し、第2母基板準備工程、セル作製工程及び液晶注入工程の後で行う封止工程において、シール材の液晶注入口を封止材を介して封止するので、セル作製工程で第1母基板の周端部を除去するまでショートリングに接続されていた外部配線が基板端面で封止材に覆われることになり、基板端面における外部配線の端面が大気に露出しなくなる。これにより、外部配線の腐食が確実に抑制されるので、ショートリングに起因する配線の腐食が確実に抑制される。   According to the above method, in the first mother substrate prepared in the first mother substrate preparation step, the external wiring is provided so as to reach the substrate end surface of the first substrate outside the display area of the first substrate. Therefore, in the first mother board, the external wiring is connected to the short ring provided at the peripheral end portion thereof, so that the destruction of the elements provided on the first board due to ESD is suppressed. In the first mother substrate preparation process, the first mother substrate is prepared so that the substrate end face side of the external wiring coincides with the liquid crystal injection port of the sealing material, and the second mother substrate preparation process, the cell manufacturing process, and the liquid crystal injection process In the sealing process to be performed later, since the liquid crystal injection port of the sealing material is sealed through the sealing material, the outside connected to the short ring until the peripheral end portion of the first mother substrate is removed in the cell manufacturing process. The wiring is covered with the sealing material at the substrate end surface, and the end surface of the external wiring on the substrate end surface is not exposed to the atmosphere. Thereby, since corrosion of external wiring is suppressed reliably, corrosion of wiring resulting from a short ring is controlled reliably.

上記第1母基板準備工程では、上記第1基板がマトリクス状に複数配列すると共に、上記ショートリングが該複数の第1基板を囲むように、上記第1母基板を準備し、上記第2母基板準備工程では、上記第2基板がマトリクス状に複数配列するように、上記第2母基板を準備してもよい。   In the first mother substrate preparation step, the first mother substrate is prepared such that a plurality of the first substrates are arranged in a matrix and the short ring surrounds the plurality of first substrates, and the second mother substrate is prepared. In the substrate preparation step, the second mother substrate may be prepared such that a plurality of the second substrates are arranged in a matrix.

上記の方法によれば、第1母基板準備工程では、複数の第1基板がマトリクス状に配列された第1母基板を準備し、第2母基板準備工程では、複数の第2基板がマトリクス状に配列された第2母基板を準備するので、多面取りで製造される液晶表示パネルにおいて、本発明の作用効果が具体的に奏される。   According to the above method, in the first mother substrate preparation step, a first mother substrate in which a plurality of first substrates are arranged in a matrix is prepared, and in the second mother substrate preparation step, the plurality of second substrates is a matrix. Since the second mother substrate arranged in a shape is prepared, the effects of the present invention are specifically exhibited in the liquid crystal display panel manufactured by multi-cavity.

本発明によれば、表示領域の外側に設けられた外部配線が基板端面で封止材に覆われているので、ショートリングに起因する配線の腐食を確実に抑制することができる。   According to the present invention, since the external wiring provided outside the display region is covered with the sealing material at the end face of the substrate, the corrosion of the wiring due to the short ring can be reliably suppressed.

実施形態1に係る液晶表示パネルの平面図である。3 is a plan view of the liquid crystal display panel according to Embodiment 1. FIG. 図1中のII−II線に沿った液晶表示パネルの断面図である。It is sectional drawing of the liquid crystal display panel along the II-II line | wire in FIG. 実施形態1に係る液晶表示パネルを多面取りで製造するための大判の貼合体の概略平面図である。It is a schematic plan view of the large-sized bonding body for manufacturing the liquid crystal display panel which concerns on Embodiment 1 by multiple chamfering. 図3の大判の貼合体における1つのセル単位を拡大した平面図である。It is the top view which expanded one cell unit in the large-sized bonding body of FIG. 図4のV−V線に沿った大判の貼合体の断面図である。It is sectional drawing of the large-sized bonding body along the VV line of FIG. 実施形態1に係る液晶表示パネルの第1の変形例の平面図である。6 is a plan view of a first modification of the liquid crystal display panel according to Embodiment 1. FIG. 実施形態1に係る液晶表示パネルの第2の変形例の平面図である。6 is a plan view of a second modification of the liquid crystal display panel according to Embodiment 1. FIG. 実施形態2に係る液晶表示パネルを多面取りで製造するための大判の第1母基板の概略平面図である。FIG. 6 is a schematic plan view of a large first mother board for manufacturing a liquid crystal display panel according to Embodiment 2 by multiple chamfering. 図8の第1母基板を備えた貼合体における1つのセル単位を拡大した平面図である。It is the top view which expanded one cell unit in the bonding body provided with the 1st mother board of Drawing 8. 実施形態3に係る液晶表示パネルを多面取りで製造するための大判の第1母基板の概略平面図である。FIG. 6 is a schematic plan view of a large first mother substrate for manufacturing a liquid crystal display panel according to Embodiment 3 by multiple chamfering. 図10の第1母基板を備えた貼合体における1つのセル単位を拡大した平面図である。It is the top view to which one cell unit in the bonding body provided with the 1st mother board of Drawing 10 was expanded.

以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The present invention is not limited to the following embodiments.

《発明の実施形態1》
図1〜図7は、本発明に係る液晶表示パネル及びその製造方法の実施形態1を示している。ここで、図1は、本実施形態の液晶表示パネル50aの平面図である。また、図2は、図1中のII−II線に沿った液晶表示パネル50aの断面図である。
Embodiment 1 of the Invention
1 to 7 show Embodiment 1 of a liquid crystal display panel and a manufacturing method thereof according to the present invention. Here, FIG. 1 is a plan view of the liquid crystal display panel 50a of the present embodiment. 2 is a cross-sectional view of the liquid crystal display panel 50a along the line II-II in FIG.

液晶表示パネル50aは、図1及び図2に示すように、第1基板として矩形状に設けられたTFT基板20aと、TFT基板20aに対向するように第2基板として矩形状に設けられたCF基板30と、TFT基板20a及びCF基板30の間に設けられた液晶層40と、TFT基板20a及びCF基板30の間で液晶層40を封入するように枠状に設けられ、液晶注入口45cが配置されたシール材45と、シール材45の液晶注入口45cを封止するように設けられた封止材46とを備えている。ここで、液晶表示パネル50aでは、図1に示すように、TFT基板20a及びCF基板30の重なり合う部分において、複数の副画素Pがマトリクス状に配列された画像表示を行う表示領域Dが矩形状に規定されている。また、液晶表示パネル50aでは、図1に示すように、CF基板30から突出するTFT基板20aにおいて、液晶注入口45が配置された辺(図中の上辺)に対向する辺(図中の下辺)に沿って端子領域Tが規定されている。さらに、TFT基板20aの端子領域Tの中央部には、図1に示すように、表示領域Dの図中の下辺に沿うように、駆動用IC(Integrated Circuit)を実装するための実装領域Mが規定されている。   As shown in FIGS. 1 and 2, the liquid crystal display panel 50a includes a TFT substrate 20a provided in a rectangular shape as a first substrate and a CF provided in a rectangular shape as a second substrate so as to face the TFT substrate 20a. A liquid crystal layer 40 provided between the substrate 30, the TFT substrate 20 a and the CF substrate 30, and a frame shape so as to enclose the liquid crystal layer 40 between the TFT substrate 20 a and the CF substrate 30, and a liquid crystal injection port 45 c And a sealing material 46 provided so as to seal the liquid crystal injection port 45c of the sealing material 45. Here, in the liquid crystal display panel 50a, as shown in FIG. 1, a display region D for displaying an image in which a plurality of subpixels P are arranged in a matrix is rectangular in the overlapping portion of the TFT substrate 20a and the CF substrate 30. It is stipulated in. Further, in the liquid crystal display panel 50a, as shown in FIG. 1, in the TFT substrate 20a protruding from the CF substrate 30, the side (lower side in the figure) opposite to the side (upper side in the figure) where the liquid crystal injection port 45 is arranged. ) Defines a terminal region T. Further, in the central portion of the terminal region T of the TFT substrate 20a, as shown in FIG. 1, a mounting region M for mounting a driving IC (Integrated Circuit) along the lower side of the display region D in the drawing. Is stipulated.

TFT基板20aは、図1及び図2に示すように、絶縁基板10aと、表示領域Dにおいて互いに平行に延びるように表示用配線として絶縁基板10a上に設けられた複数のゲート線11aと、表示領域Dにおいて各ゲート線11aの間で互いに平行に延びるように表示用配線として絶縁基板10a上に設けられた複数の容量線11bと、各ゲート線11a及び各容量線11bと直交する方向に互いに平行に延びるように表示用配線として設けられた複数のソース線14aと、各ゲート線11a及び各ソース線14aの交差する部分毎、すなわち、各副画素P毎にそれぞれ設けられた複数のTFT5と、各第TFT5を覆うように設けられた層間絶縁膜15と、層間絶縁膜15上にマトリクス状に設けられ、各TFT5に接続された複数の画素電極16aと、各画素電極16aを覆うように設けられた配向膜17とを備えている。ここで、TFT基板20aでは、図2に示すように、絶縁基板10a上に設けられた容量線11bと、容量線11bを覆うように設けられたゲート絶縁膜12と、ゲート絶縁膜12に積層された層間絶縁膜15と、層間絶縁膜15上に設けられた画素電極16aとより、各副画素P毎に補助容量6が構成されている。また、TFT基板20aでは、図1に示すように、表示領域Dの外側において、後述するCF基板30上の共通電極24に接続するためのコモン転移電極16cが設けられている。   As shown in FIGS. 1 and 2, the TFT substrate 20a includes an insulating substrate 10a, a plurality of gate lines 11a provided on the insulating substrate 10a as display wirings so as to extend in parallel with each other in the display region D, and a display. In the region D, a plurality of capacitor lines 11b provided on the insulating substrate 10a as display wirings so as to extend in parallel between the gate lines 11a, and the gate lines 11a and the capacitor lines 11b in a direction perpendicular to each other. A plurality of source lines 14a provided as display wirings so as to extend in parallel, and a plurality of TFTs 5 provided for each crossing portion of each gate line 11a and each source line 14a, that is, for each subpixel P, An interlayer insulating film 15 provided so as to cover each TFT 5, and a plurality of images provided in a matrix on the interlayer insulating film 15 and connected to each TFT 5. It includes an electrode 16a, and an alignment film 17 provided so as to cover the pixel electrode 16a. Here, in the TFT substrate 20a, as shown in FIG. 2, the capacitor line 11b provided on the insulating substrate 10a, the gate insulating film 12 provided so as to cover the capacitor line 11b, and the gate insulating film 12 are laminated. The auxiliary capacitor 6 is configured for each sub-pixel P by the interlayer insulating film 15 and the pixel electrode 16 a provided on the interlayer insulating film 15. Further, as shown in FIG. 1, the TFT substrate 20 a is provided with a common transition electrode 16 c for connecting to a common electrode 24 on the CF substrate 30 described later, outside the display region D.

TFT5は、図2に示すように、絶縁基板10a上に設けられたゲート電極(11a)と、ゲート電極(11a)を覆うように設けられたゲート絶縁膜12と、ゲート絶縁膜12上にゲート電極(11a)に重なるように島状に設けられた半導体層13と、半導体層13上に互いに離間及び対峙するように設けられたソース電極(14a)及びドレイン電極14bとを備えている。ここで、ゲート電極(11a)は、各ゲート線11aの各副画素P毎の一部分、又は各ゲート線11aが各副画素P毎に側方に突出した部分である。また、ソース電極(14a)は、各ソース線14aの各副画素P毎の一部、又は各ソース線14aが各副画素P毎に側方に突出した部分である。また、ドレイン電極14bは、層間絶縁膜15に各副画素P毎に形成されたコンタクトホールを介して各画素電極16aに接続されている。   As shown in FIG. 2, the TFT 5 includes a gate electrode (11a) provided on the insulating substrate 10a, a gate insulating film 12 provided so as to cover the gate electrode (11a), and a gate on the gate insulating film 12. The semiconductor layer 13 is provided in an island shape so as to overlap the electrode (11a), and the source electrode (14a) and the drain electrode 14b are provided on the semiconductor layer 13 so as to be spaced apart from each other. Here, the gate electrode (11a) is a part of each gate line 11a for each sub-pixel P or a part where each gate line 11a protrudes laterally for each sub-pixel P. In addition, the source electrode (14a) is a part of each source line 14a for each sub-pixel P or a part where each source line 14a protrudes laterally for each sub-pixel P. The drain electrode 14b is connected to each pixel electrode 16a through a contact hole formed in the interlayer insulating film 15 for each subpixel P.

ゲート線11aは、図1に示すように、ソース線14aと同一材料により同一層に形成されたゲート引出配線14cを介して端子領域Tの実装領域Mに引き出されている。   As shown in FIG. 1, the gate line 11a is led out to the mounting region M of the terminal region T through a gate lead wire 14c formed in the same layer with the same material as the source line 14a.

容量線11bは、図1に示すように、後述するショートリング111に接続されていた外部配線11cに接続されていると共に、端子領域Tに引き出されている。そして、端子領域Tに引き出された容量線11bは、図1に示すように、画素電極16aと同一材料により同一層に形成された容量線端子16dに接続されている。ここで、外部配線11cは、図1及び図2に示すように、表示領域Dの外側において基板端面まで到達するように設けられ、その基板端面が封止材46で覆われている。   As shown in FIG. 1, the capacitor line 11 b is connected to an external wiring 11 c that is connected to a short ring 111 described later, and is drawn out to the terminal region T. As shown in FIG. 1, the capacitor line 11b drawn to the terminal region T is connected to a capacitor line terminal 16d formed in the same layer with the same material as the pixel electrode 16a. Here, as shown in FIGS. 1 and 2, the external wiring 11 c is provided so as to reach the substrate end surface outside the display region D, and the substrate end surface is covered with the sealing material 46.

ソース線14aは、図1に示すように、端子領域Tの実装領域Mに引き出されている。   As shown in FIG. 1, the source line 14 a is led out to the mounting region M of the terminal region T.

実装領域Mには、図1に示すように、図中の上側に一列に配列するように複数の入力側端子16fが設けられていると共に、図中の下側に一列に配列するように複数の出力側端子16gが設けられている。   As shown in FIG. 1, the mounting area M is provided with a plurality of input terminals 16f arranged in a line on the upper side in the figure, and a plurality of terminals arranged in a line on the lower side in the figure. The output side terminal 16g is provided.

入力側端子16fは、図1に示すように、画素電極16aと同一材料により同一層に形成され、ゲート線11aやソース線14aなどに接続されている。   As shown in FIG. 1, the input side terminal 16f is formed in the same layer with the same material as the pixel electrode 16a, and is connected to the gate line 11a, the source line 14a, and the like.

出力側端子16gは、図1に示すように、画素電極16aと同一材料により同一層に形成され、ゲート線11aと同一材料により同一層に形成された端子間配線11eを介して、画素電極16aと同一材料により同一層に形成された外部接続端子16hに接続されている。   As shown in FIG. 1, the output side terminal 16g is formed in the same layer with the same material as the pixel electrode 16a, and is connected to the pixel electrode 16a via the inter-terminal wiring 11e formed in the same layer with the same material as the gate line 11a. Are connected to the external connection terminal 16h formed in the same layer with the same material.

コモン転移電極16cは、画素電極16aと同一材料により同一層に形成されている。また、コモン転移電極16cは、図1に示すように、ゲート線11aと同一材料により同一層に形成されたコモン転移配線11dを介して、端子領域Tに引き出されている。そして、端子領域Tに引き出されたコモン転移配線11dは、図1に示すように、画素電極16aと同一材料により同一層に形成されたコモン転移端子16eに接続されている。   The common transition electrode 16c is formed in the same layer with the same material as the pixel electrode 16a. Further, as shown in FIG. 1, the common transition electrode 16c is led out to the terminal region T via a common transition wiring 11d formed in the same layer with the same material as the gate line 11a. As shown in FIG. 1, the common transition wiring 11d drawn to the terminal region T is connected to a common transition terminal 16e formed in the same layer with the same material as the pixel electrode 16a.

外部接続端子16h及びコモン転移端子16eは、図1に示すように、後述するショートリング111に接続されていた他の外部配線16bに接続されている。ここで、他の外部配線16bは、画素電極16aと同一材料により同一層に形成されている。   As shown in FIG. 1, the external connection terminal 16h and the common transition terminal 16e are connected to another external wiring 16b that was connected to a short ring 111 described later. Here, the other external wiring 16b is formed in the same layer with the same material as the pixel electrode 16a.

CF基板30は、図2に示すように、絶縁基板10bと、絶縁基板10b上に格子状に設けられたブラックマトリクス21と、ブラックマトリクス21の各格子間にそれぞれ設けられた赤色層、緑色層及び青色層などの複数の着色層22と、ブラックマトリクス21及び各着色層22を覆うように設けられたオーバーコート膜23と、オーバーコート膜23上に設けられた共通電極24と、共通電極24上に柱状に設けられた複数のフォトスペーサ25と、共通電極24及び各フォトスペーサ25を覆うように設けられた配向膜26とを備えている。   As shown in FIG. 2, the CF substrate 30 includes an insulating substrate 10b, a black matrix 21 provided in a lattice shape on the insulating substrate 10b, and a red layer and a green layer provided between the lattices of the black matrix 21, respectively. And a plurality of colored layers 22 such as a blue layer, an overcoat film 23 provided so as to cover the black matrix 21 and each colored layer 22, a common electrode 24 provided on the overcoat film 23, and a common electrode 24 A plurality of photo spacers 25 provided in a columnar shape on the top, and an alignment film 26 provided so as to cover the common electrode 24 and each photo spacer 25 are provided.

液晶層40は、例えば、電気光学特性を有するネマチックの液晶材料などにより構成されている。   The liquid crystal layer 40 is made of, for example, a nematic liquid crystal material having electro-optical characteristics.

上記構成の液晶表示パネル50aは、TFT基板20a上の各画素電極16aとCF基板30上の共通電極24との間に配置する液晶層40に各副画素P毎に所定の電圧を印加して、液晶層40の配向状態を変えることにより、各副画素P毎にパネル内を透過する光の透過率を調整して、画像表示を行うように構成されている。   The liquid crystal display panel 50a configured as described above applies a predetermined voltage for each subpixel P to the liquid crystal layer 40 disposed between each pixel electrode 16a on the TFT substrate 20a and the common electrode 24 on the CF substrate 30. By changing the alignment state of the liquid crystal layer 40, the transmittance of light transmitted through the panel is adjusted for each sub-pixel P to display an image.

次に、本実施形態の液晶表示パネル50aを製造する方法について説明する。ここで、図3は、液晶表示パネル50aを多面取りで製造するための大判の貼合体150aの概略平面図である。また、図4は、図3の貼合体150aにおける1つのセル単位を拡大した平面図である。また、図5は、図4のV−V線に沿った貼合体150aの断面図である。なお、本実施形態の製造方法は、TFT母基板準備工程、CF母基板準備工程、セル作製工程、液晶注入工程及び封止工程を備える。   Next, a method for manufacturing the liquid crystal display panel 50a of the present embodiment will be described. Here, FIG. 3 is a schematic plan view of a large-sized bonding body 150a for manufacturing the liquid crystal display panel 50a by multi-chamfering. FIG. 4 is an enlarged plan view of one cell unit in the bonded body 150a of FIG. Moreover, FIG. 5 is sectional drawing of the bonding body 150a along the VV line of FIG. The manufacturing method of this embodiment includes a TFT mother substrate preparation step, a CF mother substrate preparation step, a cell manufacturing step, a liquid crystal injection step, and a sealing step.

<TFT母基板準備工程>
まず、ガラス基板(厚さ0.7mm程度)などの大判の絶縁基板110aの基板全体に、スパッタリング法により、例えば、アルミニウム膜などの金属膜を順に成膜し、その金属膜をフォトリソグラフィによりパターニングして、各セル単位(表示領域D)毎に、ゲート線11a、容量線11b、外部配線11c、コモン転移配線11d及び端子間配線11eを、複数のセル単位の外側の周端部にショートリング111を厚さ4000Å程度にそれぞれ形成する。
<TFT mother substrate preparation process>
First, for example, a metal film such as an aluminum film is sequentially formed on the entire substrate of a large insulating substrate 110a such as a glass substrate (thickness of about 0.7 mm) by sputtering, and the metal film is patterned by photolithography. Then, for each cell unit (display area D), the gate line 11a, the capacitor line 11b, the external wiring 11c, the common transfer wiring 11d, and the inter-terminal wiring 11e are short-circuited to the outer peripheral edge of the plurality of cell units. 111 is formed to a thickness of about 4000 mm.

続いて、ゲート線11aなどが形成された基板全体に、プラズマCVD(Chemical Vapor Deposition)法により、例えば、窒化シリコン膜や酸化シリコン膜などの無機絶縁膜を成膜し、その無機絶縁膜をフォトリソグラフィによりパターニングして、ゲート絶縁膜12を厚さ4000Å程度に形成する。   Subsequently, for example, an inorganic insulating film such as a silicon nitride film or a silicon oxide film is formed on the entire substrate on which the gate lines 11a and the like are formed by a plasma CVD (Chemical Vapor Deposition) method. The gate insulating film 12 is formed to a thickness of about 4000 mm by patterning by lithography.

さらに、ゲート絶縁膜12が形成された基板全体に、プラズマCVD法により、例えば、アモルファスシリコン膜及びリンがドープされたn+アモルファスシリコン膜を連続して成膜し、その積層膜をフォトリソグラフィによりゲート電極(11a)上に島状にパターニングして、各セル単位毎に、厚さ2000Å程度のアモルファスシリコン層、及び厚さ500Å程度のn+アモルファスシリコン層が積層された半導体層形成層を形成する。   Further, for example, an amorphous silicon film and an n + amorphous silicon film doped with phosphorus are continuously formed on the entire substrate on which the gate insulating film 12 is formed by plasma CVD, and the stacked film is gated by photolithography. Patterning in an island shape on the electrode (11a) forms a semiconductor layer forming layer in which an amorphous silicon layer having a thickness of about 2000 mm and an n + amorphous silicon layer having a thickness of about 500 mm are stacked for each cell unit.

そして、上記半導体層形成層が形成された基板全体に、スパッタリング法により、例えば、アルミニウム膜や銅膜などの金属膜を成膜し、その金属膜をフォトリソグラフィによりパターニングして、各セル単位毎に、ソース線14a、ドレイン電極14b及びゲート引出配線14cを厚さ2000Å程度に形成する。   Then, for example, a metal film such as an aluminum film or a copper film is formed on the entire substrate on which the semiconductor layer forming layer is formed by sputtering, and the metal film is patterned by photolithography. The source line 14a, the drain electrode 14b, and the gate lead-out wiring 14c are formed to a thickness of about 2000 mm.

続いて、ソース電極(14a)及びドレイン電極14bをマスクとして上記半導体層形成層のn+アモルファスシリコン層をエッチングすることにより、チャネル領域をパターニングして、各セル単位毎に、半導体層13及びそれを備えたTFT5を形成する。   Subsequently, by etching the n + amorphous silicon layer of the semiconductor layer forming layer using the source electrode (14a) and the drain electrode 14b as a mask, the channel region is patterned, and the semiconductor layer 13 and the semiconductor layer 13 are formed for each cell unit. The provided TFT 5 is formed.

さらに、TFT5が形成された基板全体に、例えば、プラズマCVD法により、窒化シリコン膜や酸化シリコン膜などの無機絶縁膜を成膜し、その無機絶縁膜をフォトリソグラフィによりパターニングして、層間絶縁膜15を厚さ4000Å程度に形成する。   Furthermore, an inorganic insulating film such as a silicon nitride film or a silicon oxide film is formed on the entire substrate on which the TFT 5 is formed, for example, by plasma CVD, and the inorganic insulating film is patterned by photolithography to form an interlayer insulating film. 15 is formed to a thickness of about 4000 mm.

そして、層間絶縁膜15上の基板全体に、スパッタリング法により、例えば、ITO(Indium Tin Oxide)膜や酸化スズ膜などの透明導電膜を成膜し、その透明導電膜をフォトリソグラフィによりパターニングして、各セル単位毎に、画素電極16a、他の外部配線16b、コモン転移電極16c、容量線端子16d、コモン転移端子16e、入力側端子16f、出力側端子16g及び外部接続端子16hを厚さ1000Å程度に形成する。   Then, a transparent conductive film such as an ITO (Indium Tin Oxide) film or a tin oxide film is formed on the entire substrate on the interlayer insulating film 15 by sputtering, and the transparent conductive film is patterned by photolithography. For each cell unit, the pixel electrode 16a, other external wiring 16b, common transition electrode 16c, capacitor line terminal 16d, common transition terminal 16e, input side terminal 16f, output side terminal 16g, and external connection terminal 16h are 1000 mm thick. Form to the extent.

最後に、画素電極16aなどが形成された基板全体に、印刷法によりポリイミド樹脂を塗布し、その後、ラビング処理を行って、配向膜17を厚さ1000Å程度に形成する。   Finally, a polyimide resin is applied to the entire substrate on which the pixel electrodes 16a and the like are formed by a printing method, and then a rubbing process is performed to form the alignment film 17 with a thickness of about 1000 mm.

以上のようにして、TFT母基板120aを準備することができる。   As described above, the TFT mother substrate 120a can be prepared.

<CF母基板準備工程>
まず、ガラス基板(厚さ0.7mm程度)などの大判の絶縁基板110bの基板全体に、スピンコート法により、例えば、カーボンなどの微粒子が分散されたアクリル系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光した後に、現像することにより、各パネル単位毎に、ブラックマトリクス21を厚さ1μm程度に形成する。
<CF mother board preparation process>
First, for example, an acrylic photosensitive resin in which fine particles such as carbon are dispersed is applied to the entire substrate of a large insulating substrate 110b such as a glass substrate (thickness of about 0.7 mm) by spin coating. The coated photosensitive resin is exposed through a photomask and then developed to form a black matrix 21 with a thickness of about 1 μm for each panel unit.

続いて、ブラックマトリクス21が形成された基板上に、例えば、赤、緑又は青に着色されたアクリル系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光した後に、現像することによりパターニングして、各セル単位毎に、選択した色の着色層(例えば、赤色層)を厚さ2μm程度に形成する。さらに、他の2色についても同様な工程を繰り返して、各セル単位毎に、他の2色の着色層(例えば、緑色層及び青色層)を厚さ2μm程度に形成する。   Subsequently, for example, an acrylic photosensitive resin colored in red, green, or blue is applied on the substrate on which the black matrix 21 is formed, and the applied photosensitive resin is exposed through a photomask. Subsequently, patterning is performed by developing, and a colored layer (for example, a red layer) of a selected color is formed to a thickness of about 2 μm for each cell unit. Further, the same process is repeated for the other two colors to form another two colored layers (for example, a green layer and a blue layer) with a thickness of about 2 μm for each cell unit.

さらに、各着色層22が形成された基板上に、例えば、スピンコート法により、アクリル樹脂を塗布し、その塗布されたアクリル樹脂を硬化させることにより、オーバーコート膜23を厚さ3μm程度に形成する。   Further, an overcoat film 23 is formed to a thickness of about 3 μm by applying an acrylic resin on the substrate on which each colored layer 22 is formed, for example, by spin coating, and curing the applied acrylic resin. To do.

そして、オーバーコート膜23が形成された基板上に、例えば、スパッタリング法により、ITO膜や酸化スズ膜などの透明導電膜を成膜して、各セル単位毎に、共通電極24を厚さ1000Å程度に形成する。   Then, a transparent conductive film such as an ITO film or a tin oxide film is formed on the substrate on which the overcoat film 23 is formed, for example, by sputtering, and the common electrode 24 has a thickness of 1000 mm for each cell unit. Form to the extent.

その後、共通電極24が形成された基板全体に、スピンコート法により、フェノールノボラック系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光した後に、現像することにより、各セル単位毎に、フォトスペーサ25を厚さ4μm程度に形成する。   Thereafter, a phenol novolac photosensitive resin is applied to the entire substrate on which the common electrode 24 is formed by spin coating, and the applied photosensitive resin is exposed through a photomask and then developed. The photo spacer 25 is formed to a thickness of about 4 μm for each cell unit.

最後に、フォトスペーサ25が形成された基板全体に、印刷法によりポリイミド系樹脂を塗布し、その後、ラビング処理を行って、配向膜26を厚さ1000Å程度に形成する。   Finally, a polyimide resin is applied to the entire substrate on which the photo spacers 25 are formed by a printing method, and then a rubbing process is performed to form the alignment film 26 with a thickness of about 1000 mm.

以上のようにして、CF母基板130を準備することができる。   As described above, the CF mother substrate 130 can be prepared.

<セル作製工程>
まず、例えば、上記CF母基板準備工程で準備されたCF母基板130の各表示領域Dの周囲に、スクリーン印刷により、熱硬化性エポキシ樹脂などからなるシール材45を液晶注入口45cの部分を欠いた枠状パターンに印刷する。
<Cell manufacturing process>
First, for example, a sealing material 45 made of a thermosetting epoxy resin or the like is placed around the display area D of the CF mother substrate 130 prepared in the CF mother substrate preparation step by a screen printing so that the liquid crystal inlet 45c portion is provided. Print on the missing frame pattern.

続いて、シール材45が印刷されたCF母基板130及び上記TFT母基板準備工程で準備されたTFT母基板120aを互いの各表示領域Dが重なり合うように貼り合わせた後に、TFT母基板120a及び対向母基板130の間のシール材45を加熱により硬化させることにより、大判の貼合体150を作製する。   Subsequently, after bonding the CF mother substrate 130 on which the sealing material 45 is printed and the TFT mother substrate 120a prepared in the TFT mother substrate preparation step so that the display areas D overlap each other, the TFT mother substrate 120a and The large-sized bonding body 150 is produced by curing the sealing material 45 between the opposing mother substrates 130 by heating.

さらに、貼合体150のTFT母基板120aの表面において、各TFT基板20aを構成する部分の周囲に沿って、例えば、円盤状の分断刃の刃先を当接させながら、その分断刃を転動させることにより、線状のクラックを形成すると共に、そのクラックを厚さ方向に成長させることにより、TFT母基板120aを各セル単位毎に分断して、TFT基板20aを作製する。   Further, on the surface of the TFT mother substrate 120a of the bonded body 150, for example, the cutting edge of the disk-shaped cutting blade is brought into contact with the periphery of the portion constituting each TFT substrate 20a, and the cutting blade is rolled. Thus, a linear crack is formed, and the crack is grown in the thickness direction, whereby the TFT mother substrate 120a is divided for each cell unit, and the TFT substrate 20a is manufactured.

最後に、TFT母基板120aが分断された貼合体150を表裏反転させた後に、CF母基板130の外表面において、各CF基板30を構成する部分の周囲に沿って、例えば、上記分断刃の刃先を当接させながら、その分断刃を転動させることにより、線状のクラックを形成すると共に、そのクラックを厚さ方向に成長させることにより、CF母基板130を各セル単位毎に分断して、CF基板30を作製する。   Finally, after reversing the bonding body 150 from which the TFT mother substrate 120a has been divided, the outer surface of the CF mother substrate 130, for example, along the periphery of the portion constituting each CF substrate 30, for example, the cutting blade By rolling the cutting blade while abutting the blade edge, a linear crack is formed, and by growing the crack in the thickness direction, the CF mother substrate 130 is cut for each cell unit. Thus, the CF substrate 30 is manufactured.

以上のようにして、TFT基板20a及びCF基板30をシール材45を介して貼り合わせた空セル50eを作製することができる。   As described above, the empty cell 50e in which the TFT substrate 20a and the CF substrate 30 are bonded together with the sealing material 45 can be manufactured.

<液晶注入工程>
上記セル作製工程で作製された空セル50eのTFT基板20a及びCF基板30の間に、液晶注入口45cを介して液晶材料(40)を真空注入法により注入する。
<Liquid crystal injection process>
A liquid crystal material (40) is injected between the TFT substrate 20a and the CF substrate 30 of the empty cell 50e manufactured in the cell manufacturing process via the liquid crystal injection port 45c by a vacuum injection method.

<封止工程>
上記液晶注入工程で液晶材料が注入された空セル50eの液晶注入口45cにUV硬化性樹脂からなる封止材46を塗布した後に、封止材46を硬化させることにより、液晶注入口45cを封止材46を介して封止して、液晶層40を封入(形成)する。
<Sealing process>
After applying the sealing material 46 made of UV curable resin to the liquid crystal injection port 45c of the empty cell 50e into which the liquid crystal material has been injected in the liquid crystal injection process, the liquid crystal injection port 45c is formed by curing the sealing material 46. The liquid crystal layer 40 is sealed (formed) by sealing through the sealing material 46.

以上のようにして、本実施形態の液晶表示パネル50aを製造することができる。   As described above, the liquid crystal display panel 50a of this embodiment can be manufactured.

以上説明したように、本実施形態の液晶表示パネル50a及びその製造方法によれば、TFT母基板準備工程で準備するTFT母基板120aでは、TFT基板20aの表示領域Dの外側において、表示領域Dで互いに平行に延びる複数の容量線11bにそれぞれ接続された外部配線11cがTFT基板20aの基板端面まで到達するように設けられているので、TFT母基板120aにおいて、その周端部に設けられたショートリング111に外部配線11cが接続されることにより、TFT基板20aの表示領域Dに設けられた各TFT5などのESDによる破壊を抑制することができる。また、TFT母基板準備工程では、外部配線11cの基板端面側がシール材45の液晶注入口45cと一致するようにTFT母基板120aを準備し、第2母基板準備工程、セル作製工程及び液晶注入工程の後で行う封止工程において、シール材45の液晶注入口45cを封止材46を介して封止するので、セル作製工程でTFT母基板120aの周端部を除去するまでショートリング111に接続されていた外部配線11cが基板端面で封止材46に覆われることになり、基板端面における外部配線11cの端面が大気に露出しなくなる。これにより、外部配線11cの腐食を確実に抑制することができるので、ショートリング111に起因する配線の腐食を確実に抑制することができる。   As described above, according to the liquid crystal display panel 50a of the present embodiment and the manufacturing method thereof, in the TFT mother substrate 120a prepared in the TFT mother substrate preparation step, the display region D is outside the display region D of the TFT substrate 20a. Since the external wirings 11c connected to the plurality of capacitance lines 11b extending in parallel to each other are provided so as to reach the substrate end surface of the TFT substrate 20a, they are provided at the peripheral end portions of the TFT mother substrate 120a. By connecting the external wiring 11c to the short ring 111, it is possible to suppress the destruction of each TFT 5 and the like provided in the display area D of the TFT substrate 20a due to ESD. In the TFT mother substrate preparation step, the TFT mother substrate 120a is prepared so that the substrate end surface side of the external wiring 11c coincides with the liquid crystal injection port 45c of the sealing material 45, and the second mother substrate preparation step, cell manufacturing step, and liquid crystal injection In the sealing process performed after the process, since the liquid crystal injection port 45c of the sealing material 45 is sealed through the sealing material 46, the short ring 111 is removed until the peripheral edge portion of the TFT mother substrate 120a is removed in the cell manufacturing process. The external wiring 11c connected to is covered with the sealing material 46 at the substrate end surface, and the end surface of the external wiring 11c on the substrate end surface is not exposed to the atmosphere. Thereby, since corrosion of the external wiring 11c can be reliably suppressed, corrosion of the wiring caused by the short ring 111 can be reliably suppressed.

また、本実施形態の液晶表示パネル50aによれば、TFT基板20aにおいて、端子領域Tに設けられた複数の他の外部配線16bが、表示領域Dで互いに交差する各ゲート線11a及び各ソース線14aにそれぞれ接続されているので、複数のTFT基板20aを含むTFT母基板120aにおいて、その周端部に設けられたショートリング111に各他の外部配線16bが接続されることにより、TFT基板20aの表示領域Dに設けられたTFT5などのESDによる破壊をいっそう抑制することができる。そして、ショートリング111に接続されていた各他の外部配線16bの基板端面側が一般的に酸化し難い、ITO膜などの酸化物系の透明導電膜により形成されているので、基板端面における各他の外部配線16bの腐食を抑制することができる。   Further, according to the liquid crystal display panel 50a of the present embodiment, each of the gate lines 11a and the source lines intersecting each other in the display region D with the plurality of other external wirings 16b provided in the terminal region T on the TFT substrate 20a. 14a, the TFT mother substrate 120a including a plurality of TFT substrates 20a is connected to the short ring 111 provided at the peripheral end thereof, thereby connecting each other external wiring 16b to the TFT substrate 20a. It is possible to further suppress the ESD-induced breakdown of the TFT 5 or the like provided in the display area D. Since the substrate end face side of each of the other external wirings 16b connected to the short ring 111 is generally made of an oxide-based transparent conductive film such as an ITO film that hardly oxidizes, each other on the substrate end face Corrosion of the external wiring 16b can be suppressed.

なお、本実施形態では、コモン転移端子16e及び複数の外部接続端子16hが他の外部配線16bを介してショートリング111に接続されていた液晶表示パネル50aを例示したが、例えば、図6の液晶表示パネル50aaや図7の液晶表示パネル50abなどであってもよい。ここで、図6は、液晶表示パネル50aの第1の変形例である液晶表示パネル50aaを製造するための貼合体150aaの平面図である。また、図7は、液晶表示パネル50aの第2の変形例である液晶表示パネル50abを製造するための貼合体150abの平面図である。   In the present embodiment, the liquid crystal display panel 50a in which the common transition terminal 16e and the plurality of external connection terminals 16h are connected to the short ring 111 via the other external wiring 16b is illustrated, but for example, the liquid crystal display of FIG. It may be the display panel 50aa, the liquid crystal display panel 50ab of FIG. Here, FIG. 6 is a plan view of a bonded body 150aa for manufacturing a liquid crystal display panel 50aa which is a first modification of the liquid crystal display panel 50a. FIG. 7 is a plan view of a bonded body 150ab for manufacturing a liquid crystal display panel 50ab which is a second modification of the liquid crystal display panel 50a.

具体的に液晶表示パネル50aaでは、大判の状態で、図6に示すように、複数の外部接続端子16hのうち、出力側端子16gに接続されていないダミーの外部接続端子16hがゲート線11aと同一材料により同一層に形成された他の外部配線11fを介してショートリング111に接続されている。ここで、液晶表示パネル50aaでは、他の外部配線11fに接続された外部接続端子16hが出力側端子16gに接続されていなく、パネル動作に寄与しないので、他の外部配線11fの基板端面で腐食しても、特に問題が発生しない。   Specifically, in the large-sized liquid crystal display panel 50aa, as shown in FIG. 6, among the plurality of external connection terminals 16h, dummy external connection terminals 16h that are not connected to the output side terminal 16g are connected to the gate lines 11a. It is connected to the short ring 111 via another external wiring 11f formed in the same layer with the same material. Here, in the liquid crystal display panel 50aa, the external connection terminal 16h connected to the other external wiring 11f is not connected to the output side terminal 16g and does not contribute to the panel operation, so that corrosion occurs on the substrate end face of the other external wiring 11f. However, no particular problem occurs.

また、液晶表示パネル50abでは、大判の状態で、図7に示すように、コモン転移端子16e及び複数の外部接続端子16hが他の外部配線16bを介してショートリング111に接続されているだけでなく、容量線端子16dも他の外部配線16baを介してショートリング111に接続されている。   Further, in the liquid crystal display panel 50ab, in a large format, as shown in FIG. 7, only the common transition terminal 16e and the plurality of external connection terminals 16h are connected to the short ring 111 via other external wirings 16b. The capacitor line terminal 16d is also connected to the short ring 111 via another external wiring 16ba.

《発明の実施形態2》
図8は、本実施形態の液晶表示パネル50bを多面取りで製造するためのTFT母基板120bの概略平面図である。また、図9は、図8のTFT母基板120bを備えた貼合体150bにおける1つのセル単位を拡大した平面図である。なお、以下の各実施形態において、図1〜図7と同じ部分については同じ符号を付して、その詳細な説明を省略する。
<< Embodiment 2 of the Invention >>
FIG. 8 is a schematic plan view of a TFT mother substrate 120b for manufacturing the liquid crystal display panel 50b of this embodiment by multi-chamfering. FIG. 9 is an enlarged plan view of one cell unit in the bonded body 150b including the TFT mother substrate 120b of FIG. In addition, in each following embodiment, the same code | symbol is attached | subjected about the same part as FIGS. 1-7, and the detailed description is abbreviate | omitted.

上記実施形態1では、単純なショートリング111が設けられたTFT母基板120aを用いて液晶表示パネル50aを製造する方法を例示したが、本実施形態では、検査機能を有するショートリング111が設けられたTFT母基板120bを用いて液晶表示パネル50bを製造する方法を例示する。   In the first embodiment, the method of manufacturing the liquid crystal display panel 50a using the TFT mother substrate 120a provided with the simple short ring 111 is exemplified. However, in the present embodiment, the short ring 111 having an inspection function is provided. A method for manufacturing the liquid crystal display panel 50b using the TFT mother substrate 120b will be described.

複数のTFT基板20bがマトリクス状に配列されたTFT母基板120bでは、図8に示すように、ショートリング111の内側に、ショートリング111と同一材料により同一層に形成され、ショートリング111にそれぞれ接続された第1検査配線111a、第2検査配線111b及び複数の第3検査配線111cが設けられている。   In the TFT mother substrate 120b in which a plurality of TFT substrates 20b are arranged in a matrix, as shown in FIG. 8, the same material as the short ring 111 is formed in the same layer inside the short ring 111. A connected first inspection wiring 111a, second inspection wiring 111b, and a plurality of third inspection wirings 111c are provided.

第1検査配線111aは、図8及び図9に示すように、両端部に画素電極16aと同一材料により同一層に形成された第1検査端子116aを有し、ゲート線11aと同一材料により同一層に形成された外部配線11gを介して、コモン転移電極16cに接続されている。   As shown in FIGS. 8 and 9, the first inspection wiring 111a has first inspection terminals 116a formed in the same layer with the same material as the pixel electrode 16a at both ends, and is the same with the same material as the gate line 11a. It is connected to the common transition electrode 16c through the external wiring 11g formed in one layer.

第2検査配線111bは、図8及び図9に示すように、両端部に画素電極16aと同一材料により同一層に形成された第2検査端子116bを有し、ゲート線11aと同一材料により同一層に形成された外部配線11cを介して、各容量線11bに接続されている。   As shown in FIGS. 8 and 9, the second inspection wiring 111b has second inspection terminals 116b formed in the same layer with the same material as the pixel electrode 16a at both ends, and is the same with the same material as the gate line 11a. Each capacitor line 11b is connected through an external wiring 11c formed in one layer.

複数の第3検査配線111cは、図8及び図9に示すように、両端部に画素電極16aと同一材料により同一層に形成された第1検査端子116cを有し、例えば、奇数番目及び偶数番目のゲート線11a毎に設けられ、それぞれ対応するゲート11aに他の外部配線16bを介して接続されていると共に、赤色表示用、緑色表示用及び青色表示用のソース線14a毎に設けられ、それぞれ対応するソース線14aに他の外部配線16bを介して接続されている。   As shown in FIGS. 8 and 9, the plurality of third inspection wirings 111c have first inspection terminals 116c formed in the same layer with the same material as the pixel electrode 16a at both ends, for example, odd-numbered and even-numbered Provided for each of the second gate lines 11a, connected to the corresponding gate 11a via another external wiring 16b, and provided for each of the source lines 14a for red display, green display and blue display, Each is connected to the corresponding source line 14a via another external wiring 16b.

TFT母基板120bを用いて液晶表示パネル50bを製造するには、上記実施形態1と同様に、TFT母基板準備工程を行った後に、図8中の分断ラインLに沿ってTFT母基板120bを分断することにより、ショートリング111を介する第1検査配線111a、第2検査配線111b、各第3検査配線111cの接続を解除した後に、第1検査端子116a、第2検査端子116b及び各第3検査端子116cを用いて、例えば、電荷検出法によるアレイ検査を行い、その後、上記実施形態1と同様に、CF母基板準備工程、セル作製工程、液晶注入工程及び封止工程を行うことになる。   In order to manufacture the liquid crystal display panel 50b using the TFT mother substrate 120b, the TFT mother substrate 120b is formed along the dividing line L in FIG. By disconnecting, after the connection of the first inspection wiring 111a, the second inspection wiring 111b, and each third inspection wiring 111c via the short ring 111 is released, the first inspection terminal 116a, the second inspection terminal 116b, and each third inspection wiring 111c. For example, an array inspection by a charge detection method is performed using the inspection terminal 116c, and then a CF mother substrate preparation process, a cell manufacturing process, a liquid crystal injection process, and a sealing process are performed as in the first embodiment. .

以上説明したように、本実施形態の液晶表示パネル50b及びその製造方法によれば、上記実施形態1と同様に、ショートリング111に接続されていた外部配線11c及び外部配線11gが基板端面でシール材45の液晶注入口45cを封止する封止材46に覆われているので、基板端面における外部配線11c及び外部配線11gの端面が大気に露出しなくなり、外部配線11c及び外部配線11gの腐食が確実に抑制され、ショートリング111に起因する配線の腐食を確実に抑制することができる。   As described above, according to the liquid crystal display panel 50b and the manufacturing method thereof according to the present embodiment, the external wiring 11c and the external wiring 11g connected to the short ring 111 are sealed at the end face of the substrate as in the first embodiment. Since the end face of the external wiring 11c and the external wiring 11g on the end face of the substrate is not exposed to the atmosphere because the liquid crystal injection port 45c of the material 45 is covered with the sealing material 46, the external wiring 11c and the external wiring 11g are corroded. Is reliably suppressed, and corrosion of the wiring due to the short ring 111 can be reliably suppressed.

《発明の実施形態3》
図10は、本実施形態の液晶表示パネル50cを多面取りで製造するためのTFT母基板120cの概略平面図である。また、図11は、図10のTFT母基板120cを備えた貼合体150cにおける1つのセル単位を拡大した平面図である。
<< Embodiment 3 of the Invention >>
FIG. 10 is a schematic plan view of a TFT mother substrate 120c for manufacturing the liquid crystal display panel 50c of this embodiment by multi-cavity. FIG. 11 is an enlarged plan view of one cell unit in a bonded body 150c including the TFT mother substrate 120c of FIG.

上記実施形態1では、各容量線11bに接続された外部配線11cだけが液晶注入口45cの部分でショートリング111に接続されていた液晶表示パネル50bを例示し、上記実施形態2では、各容量線11bに接続された外部配線11cだけでなくコモン転移電極16cに接続された外部配線11gも液晶注入口45cの部分でショートリング111に接続されていた液晶表示パネル50bを例示したが、本実施形態では、コモン転移電極16cに接続された外部配線11gだけが液晶注入口45cの部分でショートリング111に接続されていた液晶表示パネル50cを例示する。   In the first embodiment, the liquid crystal display panel 50b in which only the external wiring 11c connected to each capacitor line 11b is connected to the short ring 111 at the liquid crystal injection port 45c is illustrated. In the second embodiment, each capacitor The liquid crystal display panel 50b in which not only the external wiring 11c connected to the line 11b but also the external wiring 11g connected to the common transition electrode 16c is connected to the short ring 111 at the liquid crystal injection port 45c is illustrated. In the embodiment, a liquid crystal display panel 50c in which only the external wiring 11g connected to the common transition electrode 16c is connected to the short ring 111 at the portion of the liquid crystal injection port 45c is illustrated.

複数のTFT基板20cがマトリクス状に配列されたTFT母基板120cでは、図10に示すように、ショートリング111の内側に、ショートリング111と同一材料により同一層に形成され、ショートリング111にそれぞれ接続された第1検査配線111d、第2検査配線111e、複数の第3検査配線111f及び第4検査配線111gが設けられている。   In the TFT mother substrate 120c in which a plurality of TFT substrates 20c are arranged in a matrix, as shown in FIG. 10, they are formed in the same layer with the same material as the short ring 111 inside the short ring 111. A connected first inspection wiring 111d, second inspection wiring 111e, a plurality of third inspection wirings 111f, and a fourth inspection wiring 111g are provided.

第1検査配線111dは、図10及び図11に示すように、両端部に画素電極16aと同一材料により同一層に形成された第1検査端子116dを有し、ゲート線11aと同一材料により同一層に形成された外部配線11gを介して、コモン転移電極16cに接続されている。   As shown in FIGS. 10 and 11, the first inspection wiring 111d has first inspection terminals 116d formed in the same layer with the same material as the pixel electrode 16a at both ends, and is the same with the same material as the gate line 11a. It is connected to the common transition electrode 16c through the external wiring 11g formed in one layer.

第2検査配線111eは、図10及び図11に示すように、両端部に画素電極16aと同一材料により同一層に形成された第1検査端子116eを有し、画素電極16aと同一材料により同一層に形成された他の外部配線16bdを介して、図11中の左側の容量線端子16dに接続されている。   As shown in FIGS. 10 and 11, the second inspection wiring 111e has first inspection terminals 116e formed in the same layer with the same material as the pixel electrode 16a at both ends, and is the same with the same material as the pixel electrode 16a. It is connected to the capacitor line terminal 16d on the left side in FIG. 11 through another external wiring 16bd formed in one layer.

複数の第3検査配線111fは、図10及び図11に示すように、両端部に画素電極16aと同一材料により同一層に形成された第1検査端子116fを有し、例えば、奇数番目及び偶数番目のゲート線11a毎に設けられ、それぞれ対応するゲート11aに他の外部配線16bを介して接続されていると共に、赤色表示用、緑色表示用及び青色表示用のソース線14a毎に設けられ、それぞれ対応するソース線14aに他の外部配線16bを介して接続されている。   As shown in FIGS. 10 and 11, the plurality of third inspection wirings 111 f have first inspection terminals 116 f formed in the same layer with the same material as the pixel electrode 16 a at both ends. Provided for each of the second gate lines 11a, connected to the corresponding gate 11a via another external wiring 16b, and provided for each of the source lines 14a for red display, green display and blue display, Each is connected to the corresponding source line 14a via another external wiring 16b.

第4検査配線111gは、図10及び図11に示すように、両端部に画素電極16aと同一材料により同一層に形成された第4検査端子116gを有し、画素電極16aと同一材料により同一層に形成された他の外部配線16beを介して、図11中の右側の容量線端子16dに接続されている。   As shown in FIGS. 10 and 11, the fourth inspection wiring 111g has fourth inspection terminals 116g formed in the same layer with the same material as the pixel electrode 16a at both ends, and is the same with the same material as the pixel electrode 16a. It is connected to the capacitor line terminal 16d on the right side in FIG. 11 through another external wiring 16be formed in one layer.

なお、本実施形態では、図11中の左側の容量線端子16dが第2検査配線111eに接続され、図11中の右側の容量線端子16dが第4検査配線111gに接続された構成を例示したが、第2検査配線111e及び第4検査配線111gの一方が省略された構成であってもよい。   In the present embodiment, the left capacitance line terminal 16d in FIG. 11 is connected to the second inspection wiring 111e, and the right capacitance line terminal 16d in FIG. 11 is connected to the fourth inspection wiring 111g. However, the configuration may be such that one of the second inspection wiring 111e and the fourth inspection wiring 111g is omitted.

TFT母基板120cを用いて液晶表示パネル50cを製造するには、上記実施形態1と同様に、TFT母基板準備工程を行った後に、図10中の分断ラインLに沿ってTFT母基板120bを分断することにより、ショートリング111を介する第1検査配線111d、第2検査配線111e、各第3検査配線111f及び第4検査配線111gの接続を解除した後に、第1検査端子116d、第2検査端子116e、各第3検査端子116f及び第4検査端子116gを用いて、例えば、電荷検出法によるアレイ検査を行い、その後、上記実施形態1と同様に、CF母基板準備工程、セル作製工程、液晶注入工程及び封止工程を行うことになる。   In order to manufacture the liquid crystal display panel 50c using the TFT mother substrate 120c, the TFT mother substrate 120b is formed along the dividing line L in FIG. By separating the first inspection wiring 111d, the second inspection wiring 111e, the third inspection wiring 111f, and the fourth inspection wiring 111g via the short ring 111, the first inspection terminal 116d and the second inspection wiring 111g are disconnected. Using the terminal 116e, each third inspection terminal 116f, and the fourth inspection terminal 116g, for example, an array inspection by a charge detection method is performed, and then, similarly to the first embodiment, a CF mother substrate preparation process, a cell manufacturing process, A liquid crystal injection process and a sealing process are performed.

以上説明したように、本実施形態の液晶表示パネル50c及びその製造方法によれば、上記実施形態2と同様に、ショートリング111に接続されていた外部配線11gが基板端面でシール材45の液晶注入口45cを封止する封止材46に覆われているので、基板端面における外部配線11gの端面が大気に露出しなくなり、外部配線11gの腐食が確実に抑制され、ショートリング111に起因する配線の腐食を確実に抑制することができる。   As described above, according to the liquid crystal display panel 50c and the manufacturing method thereof according to the present embodiment, the external wiring 11g connected to the short ring 111 is the liquid crystal of the sealing material 45 on the substrate end surface, as in the second embodiment. Since it is covered with the sealing material 46 that seals the inlet 45c, the end face of the external wiring 11g on the end face of the substrate is not exposed to the atmosphere, and corrosion of the external wiring 11g is reliably suppressed, resulting from the short ring 111. Wiring corrosion can be reliably suppressed.

なお、上記各実施形態では、液晶注入口が配置する辺と端子領域が配置する辺とが対向する液晶表示パネルを例示したが、本発明は、液晶注入口が配置する辺と端子領域が配置する辺とが隣り合う液晶表示パネルにも適用することができる。   In each of the above embodiments, the liquid crystal display panel in which the side where the liquid crystal injection port is arranged and the side where the terminal region is arranged is illustrated. However, in the present invention, the side where the liquid crystal injection port is arranged and the terminal region are arranged. The present invention can also be applied to a liquid crystal display panel having adjacent sides.

また、上記各実施形態では、画素電極に接続されたTFTの電極をドレイン電極としたTFT基板を例示したが、本発明は、画素電極に接続されたTFTの電極をソース電極と呼ぶTFT基板にも適用することができる。   In each of the above embodiments, the TFT substrate using the TFT electrode connected to the pixel electrode as the drain electrode has been exemplified. However, the present invention is applied to the TFT substrate called the source electrode. Can also be applied.

以上説明したように、本発明は、ショートリングに接続されていた外部配線の腐食を液晶注入口を封止する封止材により抑制するので、真空注入法で製造される液晶表示パネルについて有用である。   As described above, the present invention suppresses the corrosion of the external wiring connected to the short ring by the sealing material that seals the liquid crystal injection port, so that it is useful for the liquid crystal display panel manufactured by the vacuum injection method. is there.

D 表示領域
P 副画素
T 端子領域
6 補助容量
11a ゲート線
11b 容量線(表示用配線)
11c,11g 外部配線
14a ソース線
16b 他の外部配線
20a〜20c TFT基板(第1基板)
30 CF基板(第2基板)
40 液晶層(液晶材料)
45 シール材
45c 液晶注入口
46 封止材
50a,50aa,50ab,50b,50c 液晶表示パネル
50e 空セル
111 ショートリング
120a〜120c TFT母基板(第1母基板)
130 CF母基板(第2母基板)
D Display area P Sub-pixel T Terminal area 6 Auxiliary capacitor 11a Gate line 11b Capacitor line (display wiring)
11c, 11g External wiring 14a Source line 16b Other external wiring 20a-20c TFT substrate (first substrate)
30 CF substrate (second substrate)
40 Liquid crystal layer (Liquid crystal material)
45 Sealing material 45c Liquid crystal inlet 46 Sealing material 50a, 50aa, 50ab, 50b, 50c Liquid crystal display panel 50e Empty cell 111 Short ring 120a-120c TFT mother substrate (first mother substrate)
130 CF mother board (second mother board)

Claims (6)

表示領域の外側において基板端面まで到達するように複数の外部配線が設けられた矩形状の第1基板と、
上記第1基板に対向するように設けられた矩形状の第2基板と、
上記第1基板及び第2基板の間に設けられた液晶層と、
上記第1基板及び第2基板の間で上記液晶層を封入するように設けられ、液晶注入口が配置されたシール材と、
上記液晶注入口を封止するように設けられた封止材とを備え、
上記第1基板の上記表示領域には、互いに平行に延びるように複数の表示用配線が設けられており、
上記第1基板において、上記液晶注入口が配置された辺に対向する辺に沿って上記第2基板から突出するように端子領域が規定されており、
上記複数の外部配線のうち、上記端子領域が規定された辺以外の辺において基板端面まで到達するように設けられた全ての外部配線の上記基板端面側は、上記液晶注入口の内側で上記封止材に覆われている、液晶表示パネル。
A rectangular first substrate provided with a plurality of external wirings so as to reach the end face of the substrate outside the display area;
A rectangular second substrate provided to face the first substrate;
A liquid crystal layer provided between the first substrate and the second substrate;
A sealing material provided to enclose the liquid crystal layer between the first substrate and the second substrate, and having a liquid crystal injection port disposed thereon;
A sealing material provided to seal the liquid crystal injection port,
In the display area of the first substrate, a plurality of display wirings are provided so as to extend in parallel with each other,
In the first substrate, a terminal region is defined so as to protrude from the second substrate along a side opposite to a side where the liquid crystal injection port is disposed,
Among the plurality of external wirings, the substrate end surface side of all the external wirings provided so as to reach the substrate end surface on the side other than the side where the terminal region is defined is sealed inside the liquid crystal injection port. A liquid crystal display panel covered with a stopper.
記外部配線は、上記各表示用配線に接続されている、請求項1に記載の液晶表示パネル。 Upper Kigaibu wiring is connected to each display wiring, the liquid crystal display panel of claim 1. 上記表示領域には、複数の副画素がマトリクス状に配列され、
上記各表示用配線は、上記各副画素に補助容量を付加するための容量線である、請求項2に記載の液晶表示パネル。
In the display area, a plurality of subpixels are arranged in a matrix,
The liquid crystal display panel according to claim 2, wherein each of the display wirings is a capacity line for adding an auxiliary capacity to each of the sub-pixels.
記表示領域には、上記各表示用配線に沿って互いに平行に延びるように複数のゲート線が設けられていると共に、該各表示用配線と交差する方向に互いに平行に延びるように複数のソース線が設けられ、
上記端子領域には、各々、透明導電膜により基板端面まで到達すると共に、上記各ゲート線及び各ソース線にそれぞれ接続するように複数の他の外部配線が設けられている、請求項3に記載の液晶表示パネル。
The upper Symbol display region, a plurality of gate lines so as to extend parallel to each other along the respective display lines are provided, the plurality so as to extend parallel to each other in a direction intersecting the respective display wiring A source line is provided,
The terminal region is provided with a plurality of other external wirings so as to reach the substrate end face by a transparent conductive film and to be connected to the gate lines and the source lines, respectively. LCD display panel.
表示領域の外側において基板端面まで到達するように複数の外部配線が設けられた矩形状の第1基板を含み、該第1基板の外側の周端部に上記外部配線に接続されたショートリングが設けられた第1母基板を準備する第1母基板準備工程と、
上記第1基板に対向する矩形状の第2基板を含む第2母基板を準備する第2母基板準備工程と、
上記第1母基板及び第2母基板を液晶注入口が配置されたシール材を介して貼り合わせた後に、上記第1母基板及び第2母基板の各周端部を除去することにより、上記第1基板及び第2基板が上記シール材を介して貼り合わされた空セルを作製するセル作製工程と、
上記空セルの内部に上記液晶注入口を介して液晶材料を真空注入法で注入する液晶注入工程と、
上記液晶材料が注入された空セルの液晶注入口を封止材を介して封止する封止工程とを備え、
上記第1基板の上記表示領域には、互いに平行に延びるように複数の表示用配線が設けられており、
上記第1基板において、上記液晶注入口が配置された辺に対向する辺に沿って上記第2基板から突出するように端子領域が規定されており、
上記第1母基板準備工程では、上記複数の外部配線のうち、上記端子領域が規定された辺以外の辺において基板端面まで到達するように設けられた全ての外部配線の上記基板端面側が上記シール材の液晶注入口の内側に配置するように、上記第1母基板を準備する、液晶表示パネルの製造方法。
A short ring connected to the external wiring is included at the outer peripheral end of the first substrate including a rectangular first substrate provided with a plurality of external wirings so as to reach the substrate end surface outside the display region. A first mother board preparation step of preparing the provided first mother board;
A second mother substrate preparation step of preparing a second mother substrate including a rectangular second substrate facing the first substrate;
After bonding the first mother substrate and the second mother substrate through a sealing material in which a liquid crystal injection port is disposed, by removing each peripheral edge of the first mother substrate and the second mother substrate, A cell production step of producing an empty cell in which the first substrate and the second substrate are bonded together via the sealing material;
A liquid crystal injection step of injecting a liquid crystal material into the empty cell via the liquid crystal injection port by a vacuum injection method;
A sealing step of sealing the liquid crystal injection port of the empty cell into which the liquid crystal material is injected through a sealing material,
In the display area of the first substrate, a plurality of display wirings are provided so as to extend in parallel with each other,
In the first substrate, a terminal region is defined so as to protrude from the second substrate along a side opposite to a side where the liquid crystal injection port is disposed,
In the first mother board preparation step, among the plurality of external wirings, the board end face side of all the external wirings provided so as to reach the board end face in the side other than the side where the terminal region is defined is the seal. A method for manufacturing a liquid crystal display panel, comprising preparing the first mother substrate so as to be disposed inside a liquid crystal injection port of a material.
上記第1母基板準備工程では、上記第1基板がマトリクス状に複数配列すると共に、上記ショートリングが該複数の第1基板を囲むように、上記第1母基板を準備し、
上記第2母基板準備工程では、上記第2基板がマトリクス状に複数配列するように、上記第2母基板を準備する、請求項5に記載の液晶表示パネルの製造方法。
In the first mother substrate preparing step, the first mother substrate is prepared such that a plurality of the first substrates are arranged in a matrix and the short ring surrounds the plurality of first substrates,
6. The method of manufacturing a liquid crystal display panel according to claim 5, wherein in the second mother substrate preparation step, the second mother substrate is prepared such that a plurality of the second substrates are arranged in a matrix.
JP2012098760A 2012-04-24 2012-04-24 Liquid crystal display panel and manufacturing method thereof Expired - Fee Related JP6050602B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012098760A JP6050602B2 (en) 2012-04-24 2012-04-24 Liquid crystal display panel and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012098760A JP6050602B2 (en) 2012-04-24 2012-04-24 Liquid crystal display panel and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2013228456A JP2013228456A (en) 2013-11-07
JP6050602B2 true JP6050602B2 (en) 2016-12-21

Family

ID=49676171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012098760A Expired - Fee Related JP6050602B2 (en) 2012-04-24 2012-04-24 Liquid crystal display panel and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP6050602B2 (en)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003035910A (en) * 2001-07-25 2003-02-07 Hitachi Ltd Liquid crystal display device
JP3909572B2 (en) * 2001-09-28 2007-04-25 株式会社日立製作所 Display device
JP2003215638A (en) * 2002-01-28 2003-07-30 Matsushita Electric Ind Co Ltd Liquid crystal display panel
JP2004117524A (en) * 2002-09-24 2004-04-15 Sharp Corp Liquid crystal display device
JP2006292846A (en) * 2005-04-06 2006-10-26 Sharp Corp Liquid crystal panel and method for manufacturing the same
JP4911169B2 (en) * 2008-12-25 2012-04-04 三菱電機株式会社 Array substrate and display device
JP5563787B2 (en) * 2009-06-09 2014-07-30 三菱電機株式会社 THIN FILM TRANSISTOR AND METHOD FOR MANUFACTURING SAME, THIN FILM TRANSISTOR ARRAY SUBSTRATE AND DISPLAY DEVICE
US8860920B2 (en) * 2009-07-24 2014-10-14 Sharp Kabushiki Kaisha Liquid-crystal display device and manufacturing method therefor

Also Published As

Publication number Publication date
JP2013228456A (en) 2013-11-07

Similar Documents

Publication Publication Date Title
JP4266793B2 (en) Array substrate for liquid crystal display
KR101352113B1 (en) Liquid Crystal Display Panel Of Horizontal Electronic Fileld Applying Type and Method of Fabricating the same
KR101979011B1 (en) color filter substrate and liquid crystal display device including the same
US9122116B2 (en) Active matrix substrate and display panel including the same
TW200424626A (en) Method of manufacturing liquid crystal display device
KR20130067443A (en) Liquid crystal display device and method of fabricating thereof
KR100752950B1 (en) CIO structure liquid crystal display device and manufacturing method
KR101980774B1 (en) Thin film transistor substrate having color filter and method of fabricating the same
KR101722466B1 (en) Color filter substrate, manufacturing method thereof and display panel using the same
CN104094338A (en) Active matrix substrate and display panel with the active matrix substrate
TW201930970A (en) Display panel
KR20090041337A (en) Liquid crystal display panel
JP2011013618A (en) Liquid crystal display device
US9235091B2 (en) Liquid crystal display device and manufacturing method thereof
KR20080025544A (en) LCD panel and manufacturing method thereof
US11822194B2 (en) Display device
WO2015056791A1 (en) Display device and color filter
KR20100122404A (en) Fringe field switching liquid crystal display device and method of fabricating the same
JP5706838B2 (en) Active matrix substrate and display panel having the same
WO2018051878A1 (en) Mounting substrate and display panel
JPH1195231A (en) Liquid crystal display device
CN103576365A (en) Liquid crystal display device
JP4661060B2 (en) Transistor array substrate and liquid crystal display panel
JP2004053752A (en) Liquid crystal display device
JP6050602B2 (en) Liquid crystal display panel and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161125

R150 Certificate of patent or registration of utility model

Ref document number: 6050602

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees