JP6040868B2 - マイクロコンピュータ - Google Patents

Description

本発明は、外部より動作モード選択端子に与えられるデータに応じて動作モードが切り替わる機能を有するマイクロコンピュータに関する。

マイクロコンピュータ（マイコン）の動作モードを、通常の動作モードと各部の機能をテストするための各種テストモードとの間で切替える構成において、動作モード選択端子を汎用の入／出力端子としても使用可能にすると共に、動作モードの切替えをより柔軟に行なう技術として例えば特許文献１がある。特許文献１によれば、マイクロコンピュータがプリント基板に搭載され、リセット端子がインアクティブレベルに固定される場合であっても、パワーオンリセットの変化によって動作モードを切替えることができる。

特許第４５４４０８１号公報

しかしながら特許文献１の技術では、リセット端子については、マイコンがプリント基板に搭載された際に、インアクティブレベルに固定されることを前提としている。そのため、リセット端子の用途については拡張性がない。
本発明は上記事情に鑑みてなされたものであり、その目的は、動作モードを決定した後において、リセット端子を別の用途に使用できるマイクロコンピュータを提供することにある。

請求項１記載のマイクロコンピュータによれば、タイミング信号出力手段は、パワーオンリセット信号と外部より入力されるリセット信号との変化に基づいて、デコーダに対して、動作モードを確定させるためのタイミング信号を出力する。信号機能選択部は、リセット端子より入力される信号を、内部回路に対してリセット信号として出力するか、リセット信号以外の機能をなす他の信号（非リセット信号）として出力するかを選択可能に構成される。そして、タイミング信号出力手段は、リセット端子に与えられるリセット信号がインアクティブになった後、パワーオンリセット信号が解除されると前記タイミング信号を出力する。また、デコーダは、選択された動作モードが特定の動作モードを示すと、信号機能選択部に前記非リセット信号を出力させるための機能選択信号を出力する。これにより、リセット端子より入力される信号を、内部回路に非リセット信号として出力することが可能になり、マイクロコンピュータの外部入力端子を削減できる。

第１実施形態であり、マイクロコンピュータの構成を示す機能ブロック図 パワーオンリセット発生回路の具体構成例を示す図 モード決定タイミング制御部の具体構成例を示す図 モードデコーダの具体構成例を示す図 機能選択部の具体構成例を示す図 動作タイミングチャート具体構成例を示す図 第２実施形態を示す図１相当図 図６相当図 図３相当図

（第１実施形態）
図１に示すように、マイクロコンピュータ（マイコン）１における内部回路２は、ＣＰＵなどを含んで構成されている。パワーオンリセット発生回路３は、電源端子に与えられる電源電圧の変化に応じてパワーオンリセット（ＰＯＲ）信号を内部回路２及びモード決定タイミング制御部４（タイミング信号出力手段）に出力する。ただし、本実施形態のＰＯＲ信号は、後述するように一般的なＰＯＲ信号とは出力パターンが相違している。

機能選択部５（信号機能選択部）は、モードデコーダ６より入力される機能選択信号に応じて、リセット端子に与えられる信号を、内部回路２に対してリセット信号として出力するか、インストラクション信号（非リセット信号）として出力するかを選択する。ただし、電源投入時の初期状態では、リセット信号を出力するようになっている。尚、「インストラクション信号」とは、マイコン１を特定のテストモードで動作させた場合に有効となり、マイコン１の機能をテストするため内部回路２に入力する命令である。

モードデコーダ６は、複数の動作モード選択端子に与えられる各信号（データ）の値に応じてマイコン１の動作モードをデコードし、内部回路２に出力する。その動作モードは、モード決定タイミング制御部４より出力されるタイミング信号によりラッチされて確定する。ただし、動作モード選択端子の１つは、ユーザモードとテストモードとの切り換えを直接指定する端子（Ｕ／Ｔ）となっている。

図２に示すように、パワーオンリセット発生回路３は、例えばコンパレータ１１と、フリップフロップ１２及び１３とで構成されている。コンパレータ１１の非反転入力端子には電源電圧＋Ｂが与えられており、反転入力端子にはＰＯＲ閾値が与えられている。コンパレータ１１の出力端子はフリップフロップ１２及び１３のクロック端子に接続されている。ただし、フリップフロップ１２側はネガティブエッジトリガである。

また、フリップフロップ１２及び１３の入力端子Ｄは何れもプルアップされている。そして、フリップフロップ１３の出力端子Ｑは、フリップフロップ１２のリセット端子Ｒに接続されており、フリップフロップ１２の出力端子ＱよりＰＯＲ信号が出力される。尚、図示を省略しているが、フリップフロップ１２及び１３は、電源投入時にはリセット状態となるように、リセット端子Ｒが適宜処理されている。

これにより、図６（ａ，ｂ）に示すように、電源投入時から電圧が上昇して最初にＰＯＲ閾値を超えた段階（第１タイミング）ではＰＯＲ信号はアクティブにならず、次にＰＯＲ閾値を下回ったタイミング（第２タイミング）でアクティブ（ハイ）になる。そして、その状態から電源電圧が再びＰＯＲ閾値を超えた段階（第３タイミング）ではＰＯＲ信号はインアクティブとなる。

図３に示すように、モード決定タイミング制御部４は、例えばＡＮＤゲート１４と、フリップフロップ１５とで構成されている。ＡＮＤゲート１４の一方の入力端子には、機能選択部５からのリセット信号が与えられており、他方の入力端子（負論理）には、ＰＯＲ信号が与えられている。ＡＮＤゲート１４の出力端子は、フリップフロップ１５のクロック端子に接続されている。

フリップフロップ１５の入力端子Ｄはプルアップされており、リセット端子Ｒ（負論理）には、上記リセット信号が与えられている。そして、フリップフロップ１５の出力端子Ｑよりタイミング信号が出力される。これにより、図６（ｂ〜ｄ）に示すように、リセット端子に与えられる信号がハイレベルであり、且つＰＯＲ信号がローレベルになるとタイミング信号がハイレベルに変化する。

図４に示すように、モードデコーダ６は、例えばフリップフロップ１６及び１７と、バッファ１８と、サブデコーダ１９とで構成されている（尚、動作モード選択端子の本数を、Ｕ／Ｔを含め「３」とした場合）。フリップフロップ１６及び１７の入力端子Ｄには、Ｕ／Ｔを除く動作モード選択端子が接続されており、出力端子Ｑは、バッファ１８の各入力端子にそれぞれ接続されている。また、フリップフロップ１６及び１７のクロック端子には、モード決定タイミング制御部４からのタイミング信号が与えられている。尚、フリップフロップ１６及び１７が初期状態でリセットされることは、上述と同様である。

３ステートバッファ１８のイネーブル制御は、動作モード選択端子（Ｕ／Ｔ）により行われる。当該端子に与えられる信号がローレベルの場合、バッファ１８の出力端子はハイインピーダンスとなり、これらをプルアップ又はプルダウンしておくことで（図示せず）、内部回路２に入力される動作モードはユーザモードになる。前記端子に与えられる信号がハイレベルになると、バッファ１８はイネーブルとなり、入力端子に与えられているデータ値が出力端子に出力される。この場合の動作モードは、上記のデータ値に応じたテストモードになる。

サブデコーダ１９は、バッファ１８より出力される動作モード信号をデコードして、２ビットで示される最大４つのテストモードのうち特定のテストモードに該当した場合は、機能選択信号をアクティブ（ハイ）にする（図６（ｆ〜ｈ）参照）。尚、モードデコーダ６におけるデコード動作（サブデコーダ１９を除く）は、動作モード選択端子（Ｕ／Ｔ）に与えられる信号に応じてバッファ１８のイネーブル制御を行うことに対応するが、バッファ１８を介して出力される信号を別途デコードしたものを、動作モード信号として内部回路２に出力しても良い。

図５に示すように、機能選択部５は、例えば２つのＮＡＮＤゲート２０及び２１で構成されている。これらの入力端子の一方は、リセット端子に接続されており、入力端子の他方には、モードデコーダ６からの機能選択信号が与えられている。尚、これらの入力端子は、ＮＡＮＤゲート２１の機能選択信号が与えられている端子のみが正論理であり、その他は全て負論理となっている。

すなわち、機能選択信号がローレベルを示す場合、ＮＡＮＤゲート２０の出力端子からは、リセット端子に与えられる信号レベルに応じたリセット信号（ローアクティブ）が、内部回路２及びモード決定タイミング制御部４に出力される。機能選択信号がハイレベルを示すと、ＮＡＮＤゲート２０の出力端子はハイレベルに固定されるので、上記リセット信号の出力は阻止される。

一方、機能選択信号がローレベルを示す場合、ＡＮＤゲート２１の出力端子はハイレベルに固定される。そして、機能選択信号がハイレベルを示すと、ＮＡＮＤゲート２１の出力端子からは、リセット端子に与えられる信号レベルに応じたインストラクション信号が内部回路２に出力されるようになる（図６（ｄ，ｅ，ｈ）参照）。

尚、図６（ｂ），（ｄ）に示すように、ＰＯＲ信号と、リセット端子に与えられる信号がリセット信号として機能する場合とでアクティブレベルが異なっており、図１に示すように、これらの信号は内部回路２に対して独立に入力されている。しかしながら、これらの信号は、内部回路２の内部において論理を一致させて合成されており、ＣＰＵ等に対しては１つのリセット信号として入力される。

次に、図６を参照して、マイクロコンピュータ１の動作モード切り換えを時系列で説明する。マイコン１をユーザモードで起動したい場合には、動作モード選択端子（Ｕ／Ｔ）をローレベルにして電源を投入すれば良い。

テストモードに設定する場合には、図６（ａ）に示すように電源端子に与える電圧を制御する必要がある。すなわち、最初に電圧をＰＯＲ閾値を上回るまで上昇させてから、一旦ＰＯＲ閾値を下回るまで低下させ、再度ＰＯＲ閾値を上回るまで上昇させる。このとき、リセット端子に与えられている信号がハイレベルを示していれば（図６（ｄ）参照）、モード決定タイミング制御部４がタイミング信号をハイレベルにする。すると、モードデコーダ６の内部で動作モード選択端子に与えられている各データ値がラッチされる。そして、動作モード選択端子（Ｕ／Ｔ）をハイレベルにすると上記データ値に対応した動作モード信号が内部回路２に入力され、マイコン１はテストモードに移行する。

上記テストモードが特定のモードに該当すれば、モードデコーダ６は機能選択信号をハイレベルにするので（図６（ｈ）参照）、機能選択部５は、外部よりリセット端子に与えられる信号を、内部回路２にインストラクション信号として出力する。この時、ユーザは、リセット端子に与える二値レベル信号を変化させることで、内部回路２に実行させるインストラクションをシリアルに入力する。
その後、動作モード選択端子（Ｕ／Ｔ）をローレベルにすれば、マイコン１はユーザモードに移行する。それに伴い、機能選択信号がローレベルになるので（図６（ｈ）参照）、ユーザは、リセット端子に与えられる信号により内部回路２をリセットすることができる。

以上のように本実施形態によれば、機能選択部５は、リセット端子より入力される信号を、内部回路２に対してリセット信号として出力するか、インストラクションとして出力するかを選択可能に構成され、モード決定タイミング制御部４は、リセット端子に与えられるリセット信号がインアクティブになった後、ＰＯＲ信号が解除されると、動作モード選択端子に与えられるデータ値をラッチさせ、前記データ値により選択される動作モードを確定するためのタイミング信号を出力する。

そして、モードデコーダ６は、選択された動作モードが特定のテストモードを示すと、機能選択信号をアクティブにして機能選択部５にインストラクション信号を出力させる。これにより、リセット端子より入力される信号を、内部回路２にインストラクション信号としても出力することが可能になり、マイコン１の外部入力端子を削減できる。
また、モードデコーダ６は、動作モード選択端子（Ｕ／Ｔ）に入力される二値レベルに応じて、ユーザモードとテストモードとが切り換わるので、ＰＯＲ信号と独立に、リセット端子より入力される信号の機能を切り換えることができる。

（第２実施形態）
以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図７に示すように、第２実施形態のマイコン３１は、内部回路３２，パワーオンリセット発生回路３３，モード決定タイミング制御部３４，モードデコーダ３５が新たな構成となっており、また、パラレル／シリアル変換回路３６が追加されている。

パワーオンリセット発生回路３３は、図８（ａ〜ｄ）に示すように、第１実施形態と同様に出力されるＰＯＲ信号（ＭＡＸ）とは別に、当該ＰＯＲ信号（ＭＡＸ）がハイレベルを示すアクティブ期間内に、電源電圧を低下させたレベルに応じてＰＯＲ信号を出力する。すなわち、図８（ｃ，ｄ）に示すＰＯＲ信号（Ｓｕｂ１），（Ｓｕｂ２）は（図示の都合により、ｎ＝２とする）、電源電圧が、第１実施形態のＰＯＲ閾値（ＭＡＸ）よりも低いレベルに設定されるＰＯＲ閾値（Ｓｕｂ１），（Ｓｕｂ２）を超えるとハイレベルになる。そして、これらのＰＯＲ信号（Ｓｕｂ１），（Ｓｕｂ２）は、モード決定タイミング制御部３４に入力されている。

図９に示すように、モード決定タイミング制御部３４は、複数のＰＯＲ信号（Ｓｕｂ１〜ｎ）に対応して、初段のフリップフロップ３７（１〜ｎ）と、その次段にシリアルに配置されるフリップフロップ３８（１〜ｎ）とを備えている。フリップフロップ３７は、リセット信号のポジティブエッジでトリガされ、入力端子ＤにＰＯＲ信号（Ｓｕｂ１〜ｎ）が与えられるフリップフロップ３８は、ＰＯＲ信号のネガティブエッジでトリガされる。そして、フリップフロップ３８の出力端子Ｑからは、サブモード信号（動作モード選択信号）がモードデコーダ３５に出力される。

モードデコーダ３５は、動作モード選択端子に与えられる信号に加えて、上記のサブモード信号もタイミング信号によりラッチする。具体的には図示しないが、フリップフロップ１６，１７，…に相当する素子を増設して対応する。したがって、サブモード信号を使用する分だけ、動作モードのバリエーションが増えることになる。

また、パラレル／シリアル変換回路３６は、特定のテストモードにおいて機能選択部５を介してシリアルに出力されるインストラクション信号をパラレルデータに変換して内部回路３２に出力する。そして、内部回路３２は、パラレルデータで入力されるインストラクション信号を読み込むようになっている。
尚、図８（ｂ〜ｆ）に示すように、リセット端子に与える信号は、最初の電源立ち上げ後に一旦ＰＯＲ閾値を下回るまで低下させてから再びＰＯＲ閾値を上回るまでの間にハイレベルに変化させる必要がある。

以上のように第２実施形態によれば、パワーオンリセット発生回路３３は、ＰＯＲ信号（ＭＡＸ）のアクティブ期間における電源電圧レベルに応じて異なるＰＯＲ信号（Ｓｕｂ１〜ｎ）を出力し、モード決定タイミング制御部３４を介して、サブモード号をモードデコーダ３５に出力する。そして、モードデコーダ３５は、動作モード選択端子に与えられる二値信号のレベルと、前記サブモード信号との組合わせに応じて、複数種類のモード信号を内部回路３２に出力する。したがって、動作モードのバリエーションを増やしたり、或いは動作モード選択端子の数を削減してマイコン３１を小型に構成することができる。

本発明は上記した、又は図面に記載した実施形態にのみ限定されるものではなく、以下のような変形又は拡張が可能である。
非リセット信号は、インストラクション信号以外の信号でも良い。
テストモードが１種類しかない場合、動作モード選択端子（Ｕ／Ｔ）に与えられる信号を、機能選択信号としても良い。
動作モード選択端子を１本のみとして、テストモードとユーザモードのみを切り換えても良い。

第１実施形態において、内部回路２を内部回路３２に置き換え、パラレル／シリアル変換回路３６を用いても良い。
また、第２実施形態において、パラレル／シリアル変換回路３６を使用せず、第１実施形態の内部回路２にインストラクション信号をシリアルに入力しても良い。
ＰＯＲ信号と、リセット信号とのアクティブレベルを同一にしても良い。
第２実施形態において、パワーオンリセット回路３３が出力するＰＯＲ信号（Ｓｕｂｎ）の「ｎ」は、個別の設計に応じて適宜変更すればよい。また、ＰＯＲ信号（Ｓｕｂ１）のみを出力しても良い。

図面中、１はマイクロコンピュータ、２は内部回路、３はパワーオンリセット発生回路（パワーオンリセット信号出力回路）、４はモード決定タイミング制御部（タイミング信号出力手段）、５は機能選択部（信号機能選択部）、６はモードデコーダを示す。

Claims (4)

1. 複数の動作モードを選択するためのデータが設定される１つ以上の動作モード選択端子と、
   この動作モード選択端子に設定されるデータをデコードし、選択された動作モードに応じて内部機能を切替えるためのモード信号を出力するデコーダ（６，３５）と、
   入力される電源電圧の変化に応じてパワーオンリセット信号を出力するパワーオンリセット信号出力回路（３，３３）と、
   前記パワーオンリセット信号と外部より入力されるリセット信号との変化に基づいて、前記デコーダに対して、動作モードを確定させるためのタイミング信号を出力するタイミング信号出力手段（４，３４）と、
   リセット端子より入力される信号を、内部回路（２，３２）に対して、前記リセット信号として出力するか、前記リセット信号以外の機能をなす他の信号として出力するかを選択可能に構成される信号機能選択部（５）とを備え、
   前記タイミング信号出力手段は、前記リセット端子に与えられるリセット信号がインアクティブになった後、前記パワーオンリセット信号が解除されると前記タイミング信号を出力し、
   前記デコーダは、前記選択された動作モードが特定の動作モードを示すと、前記信号機能選択部に前記他の信号を出力させるための機能選択信号を出力することを特徴とするマイクロコンピュータ。
2. 前記デコーダは、前記選択された動作モードが特定のテストモードを示すと、前記機能選択信号を出力し、
   前記信号機能選択部は、前記他の信号として、前記テストモードにおいて使用するためのインストラクション信号を前記内部回路に出力することを特徴とする請求項１記載のマイクロコンピュータ。
3. 前記パワーオンリセット信号出力回路（３３）は、電源電圧がリセット閾値を超える第１タイミングの経過後に電源電圧がリセット閾値を下回る第２タイミングから、その後電源電圧が再びリセット閾値を超える第３タイミングまでのアクティブ期間にアクティブとなるパワーオンリセット信号を出力すると共に、前記アクティブ期間における電源電圧レベルに応じて異なるモード選択信号を前記タイミング信号出力手段（３４）に出力し、
   前記タイミング信号出力手段は、前記パワーオンリセット信号が解除されるタイミングで、入力されているモード選択信号のレベルをラッチしたサブモード信号を前記デコーダ（３５）に出力し、
   前記デコーダは、前記動作モード選択端子に与えられる二値信号のレベルと、前記サブモード信号との組合わせに応じて、複数種類のモード信号を選択的に出力することを特徴とする請求項１又は２記載のマイクロコンピュータ。
4. 前記デコーダは、前記動作モード選択端子の１つに入力される二値レベルに応じて、ユーザモードとテストモードとが切り換わるように構成されていることを特徴とする請求項１から３の何れか一項に記載のマイクロコンピュータ。

Images