[go: up one dir, main page]

JP6035919B2 - 送信装置、及び送信方法 - Google Patents

送信装置、及び送信方法 Download PDF

Info

Publication number
JP6035919B2
JP6035919B2 JP2012153971A JP2012153971A JP6035919B2 JP 6035919 B2 JP6035919 B2 JP 6035919B2 JP 2012153971 A JP2012153971 A JP 2012153971A JP 2012153971 A JP2012153971 A JP 2012153971A JP 6035919 B2 JP6035919 B2 JP 6035919B2
Authority
JP
Japan
Prior art keywords
signal
compensation coefficient
distortion compensation
amplifier
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012153971A
Other languages
English (en)
Other versions
JP2014017670A (ja
Inventor
義信 志澤
宏明 前田
洋介 岡▲崎▼
弘毅 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012153971A priority Critical patent/JP6035919B2/ja
Priority to US13/922,914 priority patent/US20140010330A1/en
Publication of JP2014017670A publication Critical patent/JP2014017670A/ja
Application granted granted Critical
Publication of JP6035919B2 publication Critical patent/JP6035919B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • H04B1/0475Circuits with means for limiting noise, interference or distortion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • H04B2001/0408Circuits with power amplifiers
    • H04B2001/0425Circuits with power amplifiers with linearisation using predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Description

本発明は、無線通信装置に関する。
無線通信システムに用いられる増幅器は、無線信号スペクトラム特性の劣化や、信号歪みに起因する伝送特性の劣化を抑えるために、増幅特性(入出力特性)に高い線形性が求められる。また、無線通信システムに用いられる増幅器は、高い電力効率が求められる。線形性と電力効率は、相反する特性であるため、両特性を備えるために、歪補償機能を備えた増幅器がある。
歪補償方式の1つとして、プリディストーション方式がある。プリディストーション方式は、増幅器の入力信号に対して歪補償係数を乗算する。つまり、増幅器の入力信号に対して、増幅器の歪特性と逆の特性を予め付加することにより、増幅器は、歪を抑制した所望の信号を出力する。
無線通信システムの基地局等では、高出力且つ高効率の増幅器として、窒化ガリウム(gallium nitride: GaN)等を材料としたデバイスの適用が進んでいる。
GaNデバイスは、広いバンドギャップや高移動度等の特徴により、LDMOS、GaAs系等のデバイスでは得られない優れた高周波高出力特性が実現可能である。
MOS−FETのホットキャリア劣化は、ゲート酸化膜にホットキャリアが注入・蓄積されることが要因となって、Idq(ドレインバイアス電流)が低下する現象で、比較的長い時間応答でゆるやかに電流が変動する。
一方、GaNデバイスには、Idqドリフトと呼ばれる現象がある。Idqドリフトとは、高いRF(Radio Frequency)信号が入力されたあと、RF信号レベルが低下したときにIdqが低下する現象である。GaNデバイスのIdqドリフトは半導体中の不純物準位にキャリアがトラップされることが要因となってIdqが低下していく現象で、比較的短い時間応答で電流が変動し、その変動量も無線信号強度や環境温度等の動作条件によって大きく異なる。このため、GaNデバイスの場合は装置運用中の無線送信状態の各瞬間での歪補償係数を更新し続け、歪補償係数を最適値に近づけることが望まれる。
図1は、瞬間的に高い信号強度の無線信号が入力されたときのGaNデバイスのIdsの時間変化を示す。Idsは、ドレインとソースとの間を流れる電流である。無線信号が入力される前はIdsが規定値に設定されている。しかし、無線信号が入力された後にIdsは大きく低下し、その後時間経過と共に規定値に戻る。Idsが変動するとGaNデバイスの利得も変動する。このような特性変動は基地局等、増幅回路と歪補償回路とを組み合わせた装置の運用の際に、歪補償性能の劣化や、歪補償の演算複雑化などの問題を引き起こす。
Idqドリフトが生じると増幅器の入出力特性に変化が生じ、これに伴い歪補償回路では歪補償係数を最適化する演算処理が進められる。しかし、Idqドリフトの変化が大きいと歪補償係数の演算収束に時間を要し、演算収束までの間、隣接チャネルへの電力漏洩が大きくなるという問題が生じる。
モニタ用素子で温度を測定し、補正テーブルで回路特性を補償する半導体装置が知られている(例えば、特許文献1参照)。
特開平11−45923号公報
Idqドリフトにより、歪補償特性が劣化する問題や、所望の歪補償係数に収束するまでに時間がかかる問題を解決するため、RF増幅用のGaNデバイスと、モニタ用GaNデバイスとを組み合わせて歪補償を行う回路がある。
しかし、RF増幅用のGaNデバイスと、モニタ用GaNデバイスとを組み合わせて歪補償を行う回路では、RF増幅用GaNデバイスと、モニタ用GaNデバイスとの間の特性のバラツキのため、Idqドリフトを補償する補正精度を上げることができない。
また、GaNデバイスには、温度特性にバラツキがあるため、Idqドリフト特性を補償する補正精度を上げることができない。
開示の送信装置は、Idqドリフトを補償する時間を短縮するとともに、補正精度を改善することを目的とする。
開示の一実施例の送信装置は、
第1の増幅器により増幅された信号に基づいて第1の歪補償係数を演算し、前記増幅前の信号の電力から定まる値と対応付けて前記第1の歪補償係数を第1記憶領域に記憶し、第2の増幅器により増幅された信号に基づいて第2の歪補償係数を演算し、前記増幅前の信号の電力から定まる値と対応付けて前記第2の歪補償係数を第2記憶領域に記憶し、前記第1の歪補償係数に前記第2の歪補償係数を合わせるための第1の補正係数を算出して保持し、前記第1の補正係数により前記第2の歪補償係数を補正し、補正した前記第2の歪補償係数を用いて前記第1記憶領域の第1の歪補償係数を更新し、前記更新した第1記憶領域の第1の歪補償係数に基づいて前記第1の増幅器で増幅される前の送信信号の歪補償処理を行う、デジタル信号処理装置を備え、前記デジタル信号処理装置で歪補償処理を行った送信信号を前記第1の増幅器で増幅して送信する。
開示の実施例によれば、Idqドリフトを補償する時間を短縮できる。
Idqドリフトの一例を示す図である。 基地局の一実施例を示す図である。 送信装置の一実施例を示す図である。 演算処理部の一実施例を示す図である。 歪補償係数の補正の一実施例を示す図である。 第1の補正係数の一実施例を示す図である。 メモリに格納される情報の一実施例を示す図である。 歪補償係数の補正の一実施例を示す図である。 第2の補正係数の一実施例を示す図である。 基地局の動作の一実施例を示すフローチャート(その1)である。 基地局の動作の一実施例を示すフローチャート(その2)である。 基地局の動作の一実施例を示すフローチャート(その3)である。
以下、図面に基づいて、実施例を説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を用い、繰り返しの説明は省略する。
<基地局>
図2は、基地局100の一実施例を示す。図2には、主に、基地局100のハードウェア構成が示される。
基地局100は、ベースバンド処理装置(BBU: Base Band Unit)600と、送信装置200とを有する。送信装置200は、リモートレディオヘッド(RRH: Remote Radio Head)と呼ばれてもよい。図1には、1台の送信装置200が示されているが、2台以上でもよい。ベースバンド処理装置600は、ベースバンド信号処理を行う。具体的には、ベースバンド処理装置600は、ネットワークとの間で送受信されるデータの処理を行う。例えば、ベースバンド処理装置600には、DSP(Digital Signal Processor)が含まれてもよい。また、ベースバンド処理装置600には、FPGA(Field Programmable Gate Array)が含まれてもよい。また、ベースバンド処理装置600には、専用のLSI(Large Scale Integration)が含まれてもよい。
ベースバンド処理装置600は、データを送信装置200に送出する。例えば、ベースバンド処理装置600は、電気信号を光信号へ変換して、光ファイバーを介して、送信装置200へ送出するようにしてもよい。また、ベースバンド処理装置600は、パラレル信号をシリアル信号へ変換して、デジタル信号伝送路を介して、送信装置200へ送出するようにしてもよい。
また、ベースバンド処理装置600は、送信装置200からの光信号を電気信号へ変換し、処理するようにしてもよい。また、ベースバンド処理装置600は、送信装置200からのシリアル信号をパラレル信号へ変換し、処理するようにしてもよい。
送信装置200は、基地局100の無線部である。送信装置200は、デジタル信号処理装置300と、変換装置400と、電力増幅装置500とを備える。
ベースバンド処理装置600からのデータ信号は、デジタル信号処理装置300に入力される。デジタル信号処理装置300は、FPGAや、ASIC(Application Specific Integrated Circuit)により実現されてもよい。ベースバンド処理装置600と、デジタル信号処理装置300との間を接続するコネクタは、例えば、CPRI(Common Public Radio Interface)と呼ばれるもので構成されてもよい。デジタル信号処理装置300は、ベースバンド処理装置600からのデータ信号に対して信号処理を行う。信号処理は、歪を補償する処理を含む。デジタル信号処理装置300は、変換装置400へ、信号処理を行ったデータ信号を入力する。
変換装置400は、デジタル信号処理装置300と接続される。変換装置400は、アナログ信号へ、デジタル信号処理装置300により信号処理が行われたデータ信号を変換する。変換装置400は、電力増幅装置500へ、アナログ信号を入力する。
電力増幅装置500は、変換装置400と接続される。電力増幅装置500は、変換装置400からの信号を電力増幅する。電力増幅装置500は、アンテナ(図示無し)から、電力増幅した信号を送信する。また、電力増幅装置500は、変換装置400へ、電力増幅した信号を入力する。
変換装置400は、電力増幅装置500からの信号をダウンコンバートする。変換装置400は、デジタル信号へ、ダウンコンバートした信号を変換する。変換装置400は、デジタル信号処理装置300へ、デジタル信号へ変換した信号を入力する。
信号処理装置300は、変換装置400からの信号を利用して、歪を補償する処理を行う。
<送信装置200>
図3は、送信装置200の一実施例を示す。送信装置200は、デジタル非線形歪補償方式(DPD: Digital PreDistortion)に従って歪補償を行う。
送信装置200は、ミキサ202及び222と、D/A変換器204と、直交変調部(QMOD)206と、局部発振器208及び224と、方向性結合器210と、切替部212及び220と、第1の増幅器214と、第2の増幅器226とを備える。
送信装置200は、方向性結合器216と、アッテネータ218及び228と、温度モニタ回路230と、制御回路232と、歪補償係数演算回路234と、抵抗260とを有する。
歪補償係数演算回路234は、アドレス生成部236と、LUT(LookUpTable)238と、スイッチ240と、遅延調整部242及び244と、A/D変換器246と、演算処理部250と、歪補償係数演算部252とを備える。歪補償係数演算部252は、サブLUT254と、LUT比較部256と、演算部262と、メモリ258とを備える。歪補償係数演算回路234により実行される処理は、FPGAにより実行されてもよい。
送信装置200の一実施例では、歪補償係数演算回路234は、トレーニング信号により、第2の増幅器226のLUTと、第1の増幅器214のLUTを生成する。トレーニング信号は、ベースバンド処理装置600から入力されてもよいし、他の方法により入力されてもよい。歪補償係数演算回路234は、第2の増幅器226のLUTと、第1の増幅器214のLUTとを比較し、その差分を補正するための第1の補正係数αを求める。歪補償係数演算回路234は、第1の補正係数αを内部のメモリに格納する。第1の補正係数αを求め、格納することにより、常温における、第2の増幅器226のLUTと、第1の増幅器214のLUTとの間の差分を補正できる。第1の補正係数αは、工場での送信装置200の試験の際に求められてもよい。
また、温度変動によりIdqドリフトの程度が変動し、Idqドリフトの変動に伴い出力電力とLUTの特性も変化する。温度によるLUTの変化量は、第2の増幅器226と、第1の増幅器214とで異なる。そこで、送信装置200の一実施例では、温度情報を取得し、第2の増幅器226のLUTと、第1の増幅器214のLUTとの間の差分を補正するための第2の補正係数βを求める。歪補償係数演算回路234は、第2の補正係数βを内部のメモリに格納する。第2の補正係数βを求め、格納することにより、温度が変化した場合における、第2の増幅器226のLUTと、第1の増幅器214のLUTとの間の差分を補正できる。第2の補正係数βは、送信装置200の試作の際に求められてもよい。ここで、歪補償係数演算回路234に格納される第2の補正係数βは、試作の際に、事前に抽出された製品について求められたものであってもよい。試作された全製品について、第2の補正係数βを求めるには、時間を要するためである。つまり、第2の補正係数βの初期値が設定される。
さらに、送信装置200の運用の際には、歪補償係数演算回路234は、温度情報を取得し、第2の増幅器226のLUTと、第1の増幅器214のLUTとの間の差分を補正するための第2の補正係数βを追加する。第2の補正係数βを追加することにより、第2の増幅器226のLUTと、第1の増幅器214のLUTとの間の差分を少なくできる。第2の増幅器226のLUTと、第1の増幅器214のLUTとの間の差分を少なくできるため、Idqドリフト特性の補正精度を高めることができる。Idqドリフト特性の補正精度を高めることができるため、起動された送信装置200の送信開始前後で、歪補償係数のズレを低減できる。送信開始前後で歪補償係数のズレを低減できるため、歪補償の収束時間が短縮できるとともに、GaNデバイスのようにIdqドリフトの影響で利得変動が大きくなるデバイスでも、隣接チャネルへの漏洩電力を低減できる。
<第1の補正係数αを求める処理>
第1の補正係数αを求める処理では、送信装置200へ、トレーニング用テスト信号(以下、「テスト信号」という)が入力される。
例えば、送信装置200を製造する際、送信装置200へ、テスト信号が入力される。送信装置200へ、テスト信号が入力されるときの温度は常温であってもよい。
制御回路232は、切替部212を制御することにより、方向性結合器210の出力信号が抵抗260へ入力されるように切替える。つまり、切替部212において端子1と、端子2とが接続される。換言すれば、制御回路232は、方向性結合器210の出力信号が終端されるように、切替部212を制御する。
また、制御回路232は、切替部220を制御することにより、アッテネータ228の出力信号がミキサ222へ入力されるように切替える。つまり、切替部220において端子1と、端子2とが接続される。
また、制御回路232は、スイッチ240を制御することにより、演算処理部250の出力信号が歪補償係数演算部252へ入力されるように切替える。
送信装置200へ入力されるテスト信号は、D/A変換器204、アドレス生成部236、及び遅延調整部242へ入力される。
D/A変換器204は、アナログ信号へ、テスト信号を変換し、直交変調部(QMOD)206へ入力する。
直交変調部206は、D/A変換器204と接続される。直交変調部206は、局部発信回路208からのキャリアに対して、D/A変換部204からのアナログ信号に応じて直交変調する。直交変調部206は、方向性結合器210へ、直交変調したアナログ信号を入力する。
方向性結合器210は、直交変調部206と接続される。方向性結合器210は、切替部212へ、直交変調部206からの直交変調信号を入力するとともに、第2の増幅器226へ、直交変調部206からの直交変調信号の一部を入力する。
切替部212は、方向性結合器210と接続される。切替部212は、方向性結合器210からの直交変調信号を、抵抗260により終端する。
第2の増幅器226は、方向性結合器210と接続される。第2の増幅器226は、方向性結合器210からの直交変調信号を増幅する。第2の増幅器226は、モニタ用のデバイスである。第2の増幅器226は、GaN、GaAs等を材料としたものであってもよい。また、第2の増幅器226は、LDMOS(Laterally Diffused Metal−Oxide−Semiconductor)であってもよい。第2の増幅器226により増幅された信号は、アッテネータ228に入力される。
アッテネータ228は、第2の増幅器226と接続される。アッテネータ228は、適切な信号レベルに、第2の増幅器226により増幅された信号を減衰させる。アッテネータ228は、切替部220へ、減衰させた信号を入力する。
切替部220は、アッテネータ228と接続される。切替部220は、ミキサ222へ、アッテネータ228からの信号を入力する。
ミキサ222は、切替部220と接続される。ミキサ222は、局部発振器224からのキャリアに対して、切替部220からの信号をダウンコンバートする。ミキサ222は、ダウンコンバートした信号をA/D変換部246へ入力する。
A/D変換器246は、ミキサ222と接続される。A/D変換器246は、デジタル信号へ、ミキサ222からの信号を変換する。A/D変換器246は、遅延調整部244へ、デジタル信号を入力する。
遅延調整部244は、A/D変換器246と接続される。遅延調整部244は、A/D変換器246からのデジタル信号を反転させて、加算器248へ入力する。遅延調整部244は、デジタル信号を反転させて加算器248へ入力する際、遅延調整部242との間で入力するタイミングを調整する。例えば、遅延調整部242から加算部248へデジタル信号が入力されるタイミングと略同一となるように、遅延調整部244は、加算部248へデジタル信号を入力するタイミングを調整する。
遅延調整部242は、加算部248へ、テスト信号を入力する。遅延調整部242は、遅延調整部244から加算部248へデジタル信号が入力されるタイミングと略同一となるように、テスト信号を入力するタイミングを調整する。
加算器248は、遅延調整部242及び244と接続される。加算器248は、遅延調整部242からのテスト信号と、遅延調整部244からのデジタル信号との差分信号を求める。加算器248は、差分信号を演算処理部250へ入力する。
演算処理部250は、加算部248と接続される。演算処理部250は、加算部248からの差分信号に基づいて、入力信号に乗算するための歪補償係数h2n(p)を算出する。ここで、「2」は、第2の増幅器226により増幅された信号に基づく歪補正係数であることを示す。nは繰り返し回数、pは入力信号のパワー(入力電力)であり、p=(I+Q)(IはI信号の値、QはQ信号の値)である。すなわち、歪補償係数h2k(p)(kは1以上の整数)(以降、歪補償係数を代表して表すときh2k(p)と表す。)は、入力信号とフィードバック信号との差分に応じて繰り返し算出される。なお、pは、(I+Q)の代わりに(I+Q)(1/2)を用いてもよい。
アドレス生成部236は、歪補償前の入力信号からパワーpを求め、該パワーpに基づいてアドレス信号を生成する。アドレス信号は、例えば、パワーpのレベルに応じて定まる10ビットのアドレス値(0〜1023のいずれかの値)であってもよい。さらに、アドレス生成部236は、LUT238において歪補償係数を更新する際、アドレス信号を遅延出力する。
<演算処理部250>
図4は、演算処理部250の一実施例を示す。
図4は、n番目の歪補償係数hn(p)を算出する場合について示す。一例として、LMS(Least Mean Square)アルゴリズムを用いた適応信号処理により、歪補償係数hn(p)を算出する場合について説明する。他のアルゴリズムにより、歪補償係数が算出されてもよい。
以下、I信号及びQ信号からなる入力信号を複素数表示でx(t)とし、入力信号に対応するフィードバック信号を複素数表示でy(t)とし、差分信号をe(t)とする。
加算器248は、乗算器402へ、差分信号e(t)を入力する。
乗算器402は、加算器248と接続される。乗算器402は、差分信号e(t)に更新量のステップパラメータサイズを表すμを乗算する。乗算器402は、差分信号e(t)にμが乗算された信号μe(t)を、乗算器404に入力する。
遅延調整部244の出力信号y(t)は、複素共役生成部408に入力される。
複素共役生成部408は、遅延調整部244と接続される。複素共役生成部408は、出力信号y(t)の複素共役y*(t)を生成する。複素共役生成部408は、乗算部410へ、複素共役y*(t)を入力する。
一方、アドレス生成部236から遅延調整部412に、アドレス信号h(p)が入力される。
遅延調整部412は、アドレス生成部236と接続される。遅延調整部412は、加算部406及び乗算部410へ、アドレス信号h(p)を入力する。遅延調整部412は、加算部406へ、アドレス信号h(p)を入力する際、タイミングを調整する。
乗算部410は、遅延調整部412と、複素共役生成部408と接続される。乗算部410は、遅延調整部412からのアドレス信号h(p)と、複素共役生成部408からのy*(t)とを乗算する。乗算部410は、アドレス信号h(p)と、複素共役y*(t)とを乗算した信号h(p)y*(t)を乗算部404に入力する。
乗算器404は、乗算器402及び410と接続される。乗算器404は、乗算部402からの信号μe(t)に、乗算部410からの信号h(p)・y*(t)を乗算する。ここで、y*(t)は、y(t)複素共役である。乗算部404は、加算部406へ、信号μe(t)に、信号h(p)・y*(t)を乗算した信号を入力する。
加算部406は、乗算部404と、遅延調整部412と接続される。乗算部406は、乗算部404の出力信号h(p)・y*(t)・μ・e(t)と、遅延調整部412の出力信号h(p)とを加算することにより、n番目の歪補償係数hn(p)を算出する。加算部406は、スイッチ240へ、n番目の歪補償係数hn(p)を入力する
スイッチ240は、演算処理部250、制御回路232と接続される。スイッチ240は、制御回路232からの制御信号に応じて、LUT238と、サブLUT254との間で、演算処理部240からの歪補正係数の出力先を切替える。ここでは、スイッチ240は、サブLUT254に、演算処理部240からの歪補正係数の出力先を切替える。
サブLUT254は、演算処理部250から出力される歪補償係数を、入力信号のパワーpから定まるアドレス値と対応付けて、歪補償係数h(p)として記録したテーブルである。サブLUT254は、アドレス生成部236からアドレス信号が供給されると、該アドレス信号を用いてサブLUT254の入力信号のパワーpに対応する歪補償係数を参照して取り出し、この歪補償係数をLUT比較部256に出力する。
また、制御回路232は、切替部212を制御することにより、方向性結合器210の出力信号が第1の増幅器214へ入力されるように切替える。つまり、切替部212において端子1と、端子3とが接続される。
さらに、制御回路232は、切替部220を制御することにより、アッテネータ218の出力信号がミキサ222へ入力されるように切替える。つまり、切替部220において端子1と、端子3とが接続される。
D/A変換器204は、アナログ信号へ、テスト信号を変換し、直交変調部206へ入力する。
直交変調部206は、局部発信回路208からのキャリアに対して、D/A変換部204からのアナログ信号に応じて直交変調する。直交変調部206は、方向性結合器210へ、直交変調したアナログ信号を入力する。
方向性結合器210は、切替部212へ、直交変調部206からの直交変調信号を入力するとともに、第2の増幅器226へ、直交変調部206からの直交変調信号の一部を入力する。
第2の増幅器226へ入力された直交変調信号の一部は、アッテネータ228に入力される。アッテネータ228は、直交変調信号を減衰させ、切替部220の端子2に入力する。しかし、切替部220では、端子1と、端子3とが接続されているため、アッテネータ228からの信号は、ミキサ222へは入力されない。
切替部212は、方向性結合器210からの直交変調信号を、第1の増幅器214に入力する。
第1の増幅器214は、切替部212と接続される。第1の増幅器214には、RF増幅用のGaNデバイスが含まれる。第1の増幅器214は、方向性結合器210からの直交変調信号を増幅する。第1の増幅器214は、方向性結合器216に、増幅した直交変調信号を入力する。
方向性結合器216は、第1の増幅器214からの信号を出力するとともに、その一部の信号をアッテネータ218へ入力する。
アッテネータ218は、方向性結合器216と接続される。アッテネータ218は、適切な信号レベルに、第1の増幅器214により増幅された信号を減衰させる。アッテネータ218は、切替部220へ、減衰させた信号を入力する。
切替部220は、アッテネータ218と接続される。切替部220は、ミキサ222へ、アッテネータ218からの信号を入力する。
ミキサ222は、局部発振器224からのキャリアに対して、切替部220からの信号をダウンコンバートする。ミキサ222は、ダウンコンバートした信号をA/D変換部246へ入力する。
A/D変換器246は、デジタル信号へ、ミキサ222からの信号を変換する。A/D変換器246は、遅延調整部244へ、デジタル信号を入力する。
遅延調整部244は、A/D変換器246からのデジタル信号を反転させて、加算器248へ入力する。遅延調整部244は、デジタル信号を反転させて加算器248へ入力する際、遅延調整部242との間で入力するタイミングを調整する。例えば、遅延調整部242から加算部248へデジタル信号が入力されるタイミングと略同一となるように、遅延調整部244は、加算部248へデジタル信号を入力するタイミングを調整する。
遅延調整部242は、加算部248へ、テスト信号を入力する。遅延調整部242は、遅延調整部244から加算部248へデジタル信号が入力されるタイミングと略同一となるように、テスト信号を入力するタイミングを調整する。
加算器248は、遅延調整部242からのテスト信号と、遅延調整部244からのデジタル信号との差分信号を求める。加算器248は、差分信号を演算処理部250へ入力する。
演算処理部250は、加算部248からの差分信号に基づいて、入力信号に乗算するための歪補償係数h1n(p)を算出する。ここで、「1」は、第1の増幅器226により増幅された信号に基づく歪補正係数であることを示す。nは繰り返し回数、pは入力信号のパワー(入力電力)であり、p=(I+Q)(IはI信号の値、QはQ信号の値)である。すなわち、歪補償係数h1k(p)(kは1以上の整数)(以降、歪補償係数を代表して表すときh1k(p)と表す。)は、入力信号とフィードバック信号との差分に応じて繰り返し算出される。なお、pは、(I+Q)の代わりに(I+Q)(1/2)を用いてもよい。
演算処理部250は、スイッチ240に、歪補償係数h1n(p)を入力する。
スイッチ240は、制御回路232からの制御信号に応じて、LUT238に、演算処理部250からの歪補正係数の出力先を切替える。
スイッチ240は、LUT238に、演算処理部250からの歪補償係数h1n(p)を入力する。
LUT238は、演算処理部250からの歪補償係数を、入力信号のパワーpから定まるアドレス値と対応付けて、歪補償係数h(p)として記録したテーブルである。LUT238は、アドレス生成部236からアドレス信号が供給されると、該アドレス信号を用いてLUT238の入力信号のパワーpに対応する歪補償係数h(p)を参照して取り出し、この歪補償係数h(p)をLUT比較部256に出力する。
LUT比較部256は、サブLUT254からの歪補償係数と、LUT238からの歪補償係数に基づいて、補正係数(以下、「第1の補正係数α」という)を算出する。具体的には、LUT比較部256は、LUT238からの歪補償係数に、サブLUT254からの歪補償係数を合わせるための第1の補正係数αを計算する。例えば、LUT比較部256は、第1の増幅器212の歪補償係数と、第2の増幅器226の歪補償係数との間の差分を求めることにより第1の補正係数αを求める。差分を求めるのは一例であり、他の方法により第1の補正係数αを求めるようにしてもよい。
図5は、LUT比較部256の処理を説明するための図である。
図5において、横軸は電力、縦軸は歪補償係数である。
図5には、入力信号の電力に対して、第1の増幅器214の歪補償係数、第2の増幅器226の歪補償係数、及び補正後の第2の増幅器226の歪補償係数が示される。
図5によれば、第1の増幅器214の歪補償係数と、第2の増幅器226の歪補償係数との間で、低電力から高電力のいずれでもずれが生じているのが分かる。また、高電力よりも、低電力でずれが大きいのが分かる。
また、第1の補正係数αで、第2の増幅器226の歪補償係数を補正することにより、第1の増幅器214の補正係数に近づけることができる。図5に示される例では、主に動作電力近傍の歪補償係数が近づいている。
図6は、第1の補正係数αの設定の一実施例を示す。
第1の補正係数αは、電力に対して略同一の値が設定される。第1の補正係数αにより主に、高電力側における歪補償係数が補正される。
LUT比較部256は、メモリ258に、第1の補正係数αを格納する。
<第2の補正係数βを求める処理>
Idqドリフト特性は温度によって変動する。また、Idqドリフトの温度特性は、増幅器による個体差(バラツキ)がある。Idqドリフト特性の温度変動により、第1の補正係数αによる補正にも限界がある。
そこで、温度変動による特性変化に対応するため第2の補正係数βを用いる。第2の補正係数βの初期値は、メモリ258に格納される。第2の補正係数の初期値は、事前に抽出した複数サンプルの製品試験結果を用いて設定されてもよい。
第2の補正係数βは、温度に対応して、複数設定されてもよい。温度に対応して、複数の第2の補正係数βl−m、βl、βl+m等が設定される。
図7は、メモリ258に格納される補正係数の一実施例を示す。
メモリ258に格納される補正係数には、第1の補正係数α、第2の補正係数βの初期値、第2の補正係数βl−m、・・・、第2の補正係数βl、・・・、第2の補正係数βl+m、・・・が含まれる。
第2の補正係数β、βl−m、・・・、βl、・・・、βl+m、・・・を求める場合には、送信装置200へ、テスト信号が入力される。
制御回路232は、切替部212を制御することにより、方向性結合器210の出力信号が抵抗260へ入力されるように切替える。
また、制御回路232は、切替部220を制御することにより、アッテネータ228の出力信号がミキサ222へ入力されるように切替える。
また、制御回路232は、スイッチ240を制御することにより、演算処理部250の出力信号が歪補償係数演算部252へ入力されるように切替える。
送信装置200へ入力されるテスト信号は、D/A変換器204、アドレス生成部236、及び遅延調整部242へ入力される。
D/A変換器204は、アナログ信号へ、テスト信号を変換し、直交変調部206へ入力する。
直交変調部206は、局部発信回路208からのキャリアに対して、D/A変換部204からのアナログ信号に応じて直交変調する。直交変調部206は、方向性結合器210へ、直交変調したアナログ信号を入力する。
方向性結合器210は、切替部212へ、直交変調部206からの直交変調信号を入力するとともに、第2の増幅器226へ、直交変調部206からの直交変調信号の一部を入力する。
切替部212は、方向性結合器210からの直交変調信号を、抵抗260により終端する。
第2の増幅器226は、方向性結合器210からの直交変調信号を増幅する。第2の増幅器226により増幅された信号は、アッテネータ228に入力される。
アッテネータ228は、適切な信号レベルに、第2の増幅器226により増幅された信号を減衰させる。アッテネータ228は、切替部220へ、減衰させた信号を入力する。
切替部220は、ミキサ222へ、アッテネータ228からの信号を入力する。
ミキサ222は、局部発振器224からのキャリアに対して、切替部220からの信号をダウンコンバートする。ミキサ222は、ダウンコンバートした信号をA/D変換部246へ入力する。
A/D変換器246は、デジタル信号へ、ミキサ222からの信号を変換する。A/D変換器246は、遅延調整部244へ、デジタル信号を入力する。
遅延調整部244は、A/D変換器246からのデジタル信号を反転させて、加算器248へ入力する。遅延調整部244は、デジタル信号を反転させて加算器248へ入力する際、遅延調整部242との間で入力するタイミングを調整する。例えば、遅延調整部242から加算部248へデジタル信号が入力されるタイミングと略同一となるように、遅延調整部244は、加算部248へデジタル信号を入力するタイミングを調整する。
遅延調整部242は、加算部248へ、テスト信号を入力する。遅延調整部242は、遅延調整部244から加算部248へデジタル信号が入力されるタイミングと略同一となるように、テスト信号を入力するタイミングを調整する。
加算器248は、遅延調整部242からのテスト信号と、遅延調整部244からのデジタル信号との差分信号を求める。加算器248は、差分信号を演算処理部250へ入力する。
演算処理部250は、加算部248と接続される。演算処理部250は、加算部248からの差分信号に基づいて、入力信号に乗算するための歪補償係数h2n(p)を算出する。演算処理部250は、スイッチ240へ、歪補償係数h2n(p)を入力する
スイッチ240は、制御回路232からの制御信号に応じて、サブLUT254に、演算処理部250からの歪補正係数の出力先を切替える。
サブLUT254は、アドレス生成部236から供給されるアドレス信号を用いてサブLUT254の入力信号のパワーpに対応する歪補償係数を参照して取り出し、この歪補償係数をLUT比較部256に出力する。
LUT比較部256は、温度モニタ回路230から温度情報を取得する。LUT比較部256は、メモリ258から、温度情報に対応する第2の補正係数を選択する。例えば、LUT比較部256は、温度情報に近い温度に対応する第2の補正係数を選択するようにしてもよい。LUT比較部256は、第1の補正係数αと、選択した第2の補正係数βとにより、サブLUT254からの歪補償係数h2n(p)を補正する。例えば、LUT比較部256は、歪補償係数h2n(p)に、第1の補正係数α、選択した第2の補正係数βを加算するようにしてもよい。加算は一例であり、他の方法により補正してもよい。LUT比較部256は、補正した歪補償係数を保持する。
また、制御回路232は、切替部212を制御することにより、方向性結合器210の出力信号が第1の増幅器214へ入力されるように切替える
さらに、制御回路232は、切替部220を制御することにより、アッテネータ218の出力信号がミキサ222へ入力されるように切替える。
D/A変換器204は、アナログ信号へ、テスト信号を変換し、直交変調部206へ入力する。
直交変調部206は、局部発信回路208からのキャリアに対して、D/A変換部204からのアナログ信号に応じて直交変調する。直交変調部206は、方向性結合器210へ、直交変調したアナログ信号を入力する。
方向性結合器210は、切替部212、第2の増幅器226へ、直交変調部206からの直交変調信号の一部を入力する。
切替部212は、方向性結合器210からの直交変調信号を、第1の増幅器214に入力する。
第1の増幅器214は、方向性結合器210からの直交変調信号を増幅する。第1の増幅器214は、方向性結合器216に、増幅した直交変調信号を入力する。
方向性結合器216は、第1の増幅器214からの信号を出力するとともに、その一部の信号をアッテネータ218へ入力する。
アッテネータ218は、方向性結合器216と接続される。アッテネータ218は、適切な信号レベルに、第1の増幅器214により増幅された信号を減衰させる。アッテネータ218は、切替部220へ、減衰させた信号を入力する。
切替部220は、アッテネータ218と接続される。切替部220は、ミキサ222へ、アッテネータ218からの信号を入力する。
ミキサ222は、局部発振器224からのキャリアに対して、切替部220からの信号をダウンコンバートする。ミキサ222は、ダウンコンバートした信号をA/D変換部246へ入力する。
A/D変換器246は、デジタル信号へ、ミキサ222からの信号を変換する。A/D変換器246は、遅延調整部244へ、デジタル信号を入力する。
遅延調整部244は、A/D変換器246からのデジタル信号を反転させて、加算器248へ入力する。遅延調整部244は、デジタル信号を反転させて加算器248へ入力する際、遅延調整部242との間で入力するタイミングを調整する。例えば、遅延調整部242から加算部248へデジタル信号が入力されるタイミングと略同一となるように、遅延調整部244は、加算部248へデジタル信号を入力するタイミングを調整する。
遅延調整部242は、加算部248へ、テスト信号を入力する。遅延調整部242は、遅延調整部244から加算部248へデジタル信号が入力されるタイミングと略同一となるように、テスト信号を入力するタイミングを調整する。
加算器248は、遅延調整部242及び244と接続される。加算器248は、遅延調整部242からのテスト信号と、遅延調整部244からのデジタル信号との差分信号を求める。加算器248は、差分信号を演算処理部250へ入力する。
演算処理部250は、加算部248からの差分信号に基づいて、入力信号に乗算するための歪補償係数h1n(p)を算出する。演算処理部250は、スイッチ240に、歪補償係数h1n(p)を入力する。
スイッチ240は、制御回路232からの制御信号に応じて、LUT238に、演算処理部250からの歪補正係数の出力先を切替える。
スイッチ240は、LUT238に、演算処理部250からの歪補償係数h1n(p)を入力する。
LUT238は、アドレス生成部236から供給されるアドレス信号を用いてLUT238の入力信号のパワーpに対応する歪補償係数を参照して取り出し、LUT比較部256に出力する。
LUT比較部256は、保持しているサブLUT254からの歪補償係数と、LUT238からの歪補償係数に基づいて、第2の補正係数βを算出する。具体的には、LUT比較部256は、LUT238からの歪補償係数に、サブLUT254からの歪補償係数を合わせるための第2の補正係数βを計算する。LUT比較部256は、例えば、LUT238からの歪補償係数と、サブLUT254からの歪補償係数との間の差分を求めることにより第2の補正係数βを求める。差分を求めるのは一例であり、他の方法により第2の補正係数βを求めるようにしてもよい。
図8は、LUT比較部256の処理を説明するための図である。
図8において、横軸は電力、縦軸は歪補償係数である。
図8には、入力信号の電力に対して、第1の増幅器214の歪補償係数、第2の増幅器226の歪補償係数、及び補正後の第2の増幅器226の歪補償係数が示される。
図8によれば、第1の増幅器214の歪補償係数と、第2の増幅器226の歪補償係数との間で、低電力から高電力でずれが生じているのが分かる。また、高電力よりも、低電力でずれが大きいのが分かる。
また、第2の補正係数βで、第2の増幅器226の歪補償係数を補正することにより、第1の増幅器214の補正係数に近づけることができる。
第2の補正係数βは、メモリ258に、温度モニタ回路230により検出された温度に対応する第2の補正係数が記憶されていない場合に求められてもよい。この場合、所定の温度幅について、第2の補正係数が対応付けられてもよい。
メモリ258に、温度モニタ回路230により検出された温度に対応する第2の補正係数βが記憶されている場合について説明する。演算処理部250により加算部248からの差分信号に基づいて、入力信号に乗算するための歪補償係数h1n(p)が算出される。演算処理部250は、スイッチ240に、歪補償係数h1n(p)を入力する
スイッチ240は、制御回路232からの制御信号に応じて、サブLUT254に、演算処理部250からの歪補正係数の出力先を切替える。
スイッチ240は、サブLUT254に、演算処理部250からの歪補償係数h1n(p)を入力する。
サブLUT254は、アドレス生成部236から供給されるアドレス信号を用いてサブLUT254の入力信号のパワーpに対応する歪補償係数を参照して取り出し、演算部262に出力する。
演算部262は、メモリ258から、温度モニタ回路230により検出された温度に対応する第2の補正係数を取得し、サブLUT254からの歪補償係数に対して演算することにより補正する。演算部262は、LUT238に、補正した歪補償係数を出力する。
LUT238は、演算部262からの歪補償係数に基づいて、処理を行う。
図9は、第2の補正係数βの設定の一実施例を示す。
第2の補正係数βは、電力に対して、低電力側の方が高電力側よりも高い値となるような値が設定される。換言すれば、高電力側の方が低電力側よりも低い値となるような値が設定される。第2の補正係数βは、温度によって異なるものであってもよい。
LUT比較部256は、メモリ258に、第2の補正係数βを格納する。
<基地局100の動作>
図10−図13は、基地局100の動作の一実施例を示す。
図10は、第1の補正係数αを設定する処理の一実施例を示す。この処理は、基地局100を試験する際に実行されてもよい。例えば、工場で実施されてもよい。
ステップS1002では、送信装置200の電源がオンにされる。
ステップS1004では、PA(Power Amplifier)部の電源がオンにされる。つまり、送信装置200の電力増幅装置500の電源がオンにされる。
ステップS1006では、制御部232は、切替部212の端子1と端子2とが接続されるように切替える。
ステップS1008では、送信装置200へ、トレーニング用テスト信号を入力する。
ステップS1010では、歪補償係数演算回路234は、サブLUT254を生成する。
ステップS1012では、制御部232は、切替部212の端子1と端子3とが接続されるように切替える。
ステップS1014では、送信信号のループで、テスト信号を出力させる。
ステップS1016では、歪補償係数演算回路234は、LUT238を生成する。
ステップS1018では、歪補償係数演算回路234は、サブLUT254と、LUT238とを比較する。歪補償係数演算回路234は、サブLUT254と、LUT238との間の差分を補正する第1の補正係数αを算出する。
ステップS1020では、歪補償係数演算回路234は、メモリ258に、第1の補正係数αを格納する。
第1の補正係数αにより歪補償係数を補正することにより、増幅器の特性のばらつきを補正できる。FET等のデバイスは素子により特性のばらつきが存在する。つまり、第1の増幅器214と、第2の増幅器226との間で、特性のばらつきが存在する。このばらつきを工場で行なう常温での全数試験において補正できる。
図11は、第2の補正係数βを設定する処理の一実施例を示す。
この処理は、基地局100の運用開始の際に実行されてもよい。
ステップS1102では、送信装置200の電源がオンにされる。
ステップS1104では、PA(Power Amplifier)部の電源がオンにされる。つまり、送信装置200の電力増幅装置500の電源がオンにされる。
ステップS1106では、歪補償係数演算回路234は、温度モニタ回路230から、温度情報を取得する。
ステップS1108では、制御部232は、切替部212の端子1と端子2とが接続されるように切替える。
ステップS1110では、送信装置200へ、トレーニング用テスト信号を入力する。
ステップS1112では、歪補償係数演算回路234は、サブLUT254を生成する。
ステップS1114では、歪補償係数演算回路234は、温度情報に基づいて、予めメモリ258に格納された第2の補正係数から、最も温度が近いものを選択する。
ステップS1116では、歪補償係数演算回路234は、第1の補正係数αと、第2の補正係数βを用いて、サブLUTを補正する。
ステップS1118では、制御部232は、切替部212の端子1と端子3とが接続されるように切替える。
ステップS1120では、送信信号のループで、テスト信号を出力させる。
ステップS1122では、歪補償係数演算回路234は、LUT238を更新する。
ステップS1124では、歪補償係数演算回路234は、サブLUT254と、LUT238とを比較する。
ステップS1126では、歪補償係数演算回路234は、サブLUT254と、LUT238との間の差分を補正する第2の補正係数βを算出する。
ステップS1128では、歪補償係数演算回路234は、メモリ258に、温度と関連付けて第2の補正係数βを格納する。
Idqドリフト特性は温度変動によって変化し、その温度特性にもデバイスによる個体差(バラツキ)がある。つまり、個々のデバイスによって、温度特性が異なる場合がある。
従って、第1の補正係数αでは、第2の増幅器のサブLUT、第1の増幅器のLUTの補正にも限界がある。
そこで、第2の補正係数βにより温度変動により生じる場合がある特性変化を補正する。例えば、第2の補正係数βは、事前に抽出した複数サンプル製品の試験結果を用いて、その初期値が設定される。第2の補正係数βの初期値は、メモリに格納される。第2の補正係数βの初期値は、温度に対応して、複数設定されてもよい。
また、第1の補正係数αにより、常温における送信装置毎の特性が補正される。このようにすることにより、工場で、温度試験を実施する装置の台数を減少させることができる。
送信装置の運用が開始される際に、メモリに格納した第2の補正係数βの初期値を利用して、第1の増幅器のLUTと、第2の増幅器のLUTとの間の差分を補正するための第2の補正係数を求める。
図12は、第2の補正係数βを設定する処理の一実施例を示す。
この処理は、基地局100の運用中に実行されてもよい。また、基地局100の運用中に一時的に停止し、再度立ち上げる場合に実行されてもよい。
ステップS1202では、送信装置200の電源がオンにされる。
ステップS1204では、PA(Power Amplifier)部の電源がオンにされる。つまり、送信装置200の電力増幅装置500の電源がオンにされる。
ステップS1206では、歪補償係数演算回路234は、温度モニタ回路230から、温度情報を取得する。
ステップS1208では、制御部232は、切替部212の端子1と端子2とが接続されるように切替える。
ステップS1210では、送信装置200へ、トレーニング用テスト信号を入力する。
ステップS1212では、歪補償係数演算回路234は、サブLUT254を生成する。
ステップS1214では、歪補償係数演算回路234は、温度情報に基づいて、予めメモリ258に格納された第2の補正係数から、最も温度が近いものを選択する。
ステップS1216では、歪補償係数演算回路234は、第2の補正係数βを用いて、サブLUTを補正する。
ステップS1218では、制御部232は、切替部212の端子1と端子3とが接続されるように切替える。
ステップS1220では、送信信号のループで、テスト信号を出力させる。
ステップS1222では、歪補償係数演算回路234は、LUT238を更新する。
ステップS1224では、歪補償係数演算回路234は、サブLUT254と、LUT238とを比較する。
ステップS1226では、歪補償係数演算回路234は、サブLUT254と、LUT238との間の差分を補正する第2の補正係数βを算出する。
ステップS1228では、歪補償係数演算回路234は、メモリ258に、温度と関連付けて第2の補正係数βを格納する。
送信装置200の運用の際には、温度の変動に応じて、第1の増幅器214のLUTと、第2の増幅器226のLUTとの間の差分を補正するための第2の補正係数βを求め、メモリに追加する。メモリに追加する際には、温度情報と対応付ける。
第2の補正係数βを追加していくこにより、第2の増幅器226のLUTと、第1の増幅器214のLUTとの間の差分を低減する。第2の増幅器226のLUTと、第1の増幅器214のLUTとの間の差分を低減することにより、Idqドリフト特性の補正精度を高めることができる。
Idqドリフト特性の補正精度を高めることにより、送信装置200が起動された際、送信開始前後における歪補償係数のずれを低減できる。送信開始前後における歪補償係数のずれを低減できるため、収束時間を短縮でき、GaNデバイスのようにIdqドリフトの影響で利得変動が大きくなるデバイスでも、隣接チャネルへの漏洩電力を低減できる。
以上の動作を運用中に繰り返すことで、第2の補正係数βを追加できるため、Idqドリフトの影響を補正する精度を上げることができる。また、歪補償の収束時間を短縮できるため、GaNデバイスのようにIdqドリフトの影響で利得変動が大きくなるデバイスでも、隣接チャネルへの漏洩電力を低減できる。
以上、歪補償係数を補正する送信装置を実施例を用いて詳細に説明したが、当業者にとっては、本明細書中に説明した実施例に限定されるものではないということは明らかである。特許請求の範囲の記載により定まる趣旨及び範囲を逸脱することなく修正及び変更態様として実施することができる。従って、本明細書の記載は、例示説明を目的とするものであり、本発明に対して何ら制限的な意味を有するものではない。
以上の実施例を含む実施形態に関し、更に以下の付記を開示する。
(付記1)
第1の増幅器により増幅された信号に基づいて第1の歪補償係数を演算し、前記増幅前の信号の電力と、前記第1の歪補償係数に基づいて、前記増幅前の信号に歪補償を行う際に使用する歪補償係数の第1の参照範囲を設定し、
第2の増幅器により増幅された信号に基づいて第2の歪補償係数を演算し、前記増幅前の信号の電力と、前記第2の歪補償係数に基づいて、前記増幅前の信号に歪補償を行う際に使用する歪補償係数の第2の参照範囲を設定し、
前記第1及び第2の参照範囲に基づいて、前記第2の補償係数を補正する補正係数を算出するデジタル信号処理装置
を有する、送信装置。
(付記2)
前記デジタル信号処理装置は、前記第1及び第2増幅器により増幅されたトレーニング信号に基づく第1及び第2参照範囲に基づいて、前記第2補償係数を補正する補正係数を算出する、付記1に記載の送信装置。
(付記3)
温度を取得する温度モニタ回路
を有し、
前記デジタル信号処理装置は、前記温度モニタ回路により取得された温度毎に、前記補正係数を算出する、付記1又は2に記載の送信装置。
(付記4)
前記デジタル信号処理装置は、前記補正係数により補正された歪補償係数に基づいて、歪補償係数の参照範囲を設定し、前記増幅前の信号の歪補償処理を行う、付記1ないし3のいずれか1項に記載の送信装置。
(付記5)
第1の増幅器により増幅された信号に基づいて第1の歪補償係数を演算し、前記増幅前の信号の電力と、前記第1の歪補償係数に基づいて、前記増幅前の信号に歪補償を行う際に使用する歪補償係数の第1の参照範囲を設定し、
第2の増幅器により増幅された信号に基づいて第2の歪補償係数を演算し、前記増幅前の信号の電力と、前記第2の歪補償係数に基づいて、前記増幅前の信号に歪補償を行う際に使用する歪補償係数の第2の参照範囲を設定し、
前記第1及び第2の参照範囲に基づいて、前記第2の補償係数を補正する補正係数を算出する、送信装置における送信方法。
(付記6)
付記1ないし4のいずれか1項に記載の送信装置を有する基地局。
(付記7)
前記第1及び第2の増幅器には、GaNデバイスが含まれる、付記1ないし4のいずれか1項に記載の送信装置。
(付記8)
前記第1及び第2の増幅器のドリフト特性は、略同一である、付記1ないし4のいずれか1項に記載の送信装置。
100 基地局
200 送信装置
234 歪補償係数演算回路
252 歪補償係数演算部
254 サブLUT
256 LUT比較部
258 メモリ
300 デジタル信号処理装置
400 変換装置
500 電力増幅装置
600 ベースバンド処理装置

Claims (5)

  1. 第1の増幅器により増幅された信号に基づいて第1の歪補償係数を演算し、前記増幅前の信号の電力から定まる値と対応付けて前記第1の歪補償係数を第1記憶領域に記憶し、
    第2の増幅器により増幅された信号に基づいて第2の歪補償係数を演算し、前記増幅前の信号の電力から定まる値と対応付けて前記第2の歪補償係数を第2記憶領域に記憶し、
    前記第1の歪補償係数に前記第2の歪補償係数を合わせるための第1の補正係数を算出して保持し
    前記第1の補正係数により前記第2の歪補償係数を補正し、補正した前記第2の歪補償係数を用いて前記第1記憶領域の第1の歪補償係数を更新し、前記更新した第1記憶領域の第1の歪補償係数に基づいて前記第1の増幅器で増幅される前の送信信号の歪補償処理を行う、
    デジタル信号処理装置を備え、
    前記デジタル信号処理装置で歪補償処理を行った送信信号を前記第1の増幅器で増幅して送信する、送信装置。
  2. 前記デジタル信号処理装置は、前記第1の増幅器により増幅されたトレーニング信号に基づく第1の歪補償係数と、前記第2の増幅器により増幅されたトレーニング信号に基づく第2の歪補償係数を用いて、前記第1の補正係数を算出する
    請求項1記載の送信装置。
  3. 温度を取得する温度モニタ回路
    を有し、
    前記デジタル信号処理装置は、前記温度モニタ回路により取得された温度毎に、前記第の歪補償係数に前記第の歪補償係数を合わせるための第2の補正係数を算出して保持し
    前記温度モニタ回路により取得された温度に応じた第2の補正係数を取得し、前記第1の補正係数と取得した第2の補正係数を用いて前記第2の歪補償係数を補正し、補正した前記第2の歪補償係数を用いて前記第1記憶領域の第1の歪補償係数を更新し、前記更新した第1記憶領域の第1の歪補償係数に基づいて前記第1の増幅器で増幅される前の送信信号の歪補償処理を行う、
    請求項2に記載の送信装置。
  4. 前記デジタル信号処理装置は、前記第1の増幅器により増幅されたトレーニング信号に基づく第1の歪補償係数と、前記第2の増幅器により増幅されたトレーニング信号に基づく第2の歪補償係数を用いて、前記第2の補正係数を算出する
    請求項3記載の送信装置。
  5. 第1の増幅器により増幅された信号に基づいて第1の歪補償係数を演算し、前記増幅前の信号の電力から定まる値と対応付けて前記第1の歪補償係数を第1記憶領域に記憶し、
    第2の増幅器により増幅された信号に基づいて第2の歪補償係数を演算し、前記増幅前の信号の電力から定まる値と対応付けて前記第2の歪補償係数を第2記憶領域に記憶し、
    前記第1の歪補償係数に前記第2の歪補償係数を合わせるための第1の補正係数を算出して保持し
    前記第1の補正係数により前記第2の歪補償係数を補正し、補正した前記第2の歪補償係数を用いて前記第1記憶領域の第1の歪補償係数を更新し、前記更新した第1記憶領域の第1の歪補償係数に基づいて前記第1の増幅器で増幅される前の送信信号の歪補償処理を行い、
    前記歪補償処理を行った送信信号を前記第1の増幅器で増幅して送信する、送信装置の送信方法。
JP2012153971A 2012-07-09 2012-07-09 送信装置、及び送信方法 Expired - Fee Related JP6035919B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012153971A JP6035919B2 (ja) 2012-07-09 2012-07-09 送信装置、及び送信方法
US13/922,914 US20140010330A1 (en) 2012-07-09 2013-06-20 Transmission device and transmission method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012153971A JP6035919B2 (ja) 2012-07-09 2012-07-09 送信装置、及び送信方法

Publications (2)

Publication Number Publication Date
JP2014017670A JP2014017670A (ja) 2014-01-30
JP6035919B2 true JP6035919B2 (ja) 2016-11-30

Family

ID=49878516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012153971A Expired - Fee Related JP6035919B2 (ja) 2012-07-09 2012-07-09 送信装置、及び送信方法

Country Status (2)

Country Link
US (1) US20140010330A1 (ja)
JP (1) JP6035919B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101445551B1 (ko) * 2011-12-27 2014-09-29 한라비스테온공조 주식회사 차량용 공조장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6657595B2 (ja) * 2015-05-13 2020-03-04 富士通株式会社 歪み補償装置及び歪み補償方法
JP7389953B2 (ja) 2020-03-30 2023-12-01 住友電気工業株式会社 モデル装置、演算方法、及びコンピュータプログラム
JP7393741B2 (ja) 2020-03-30 2023-12-07 住友電気工業株式会社 歪補償装置、歪補償方法、コンピュータプログラム、及び通信装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4183364B2 (ja) * 1999-12-28 2008-11-19 富士通株式会社 歪補償装置
US7720171B2 (en) * 2003-06-13 2010-05-18 Alcatel-Lucent Usa Inc. Coefficient estimation method and apparatus
JP5242024B2 (ja) * 2006-06-08 2013-07-24 株式会社東芝 歪補償装置、増幅装置、送信装置、歪補償方法
JP5375683B2 (ja) * 2010-03-10 2013-12-25 富士通株式会社 通信装置および電力補正方法
JP5708417B2 (ja) * 2011-09-29 2015-04-30 富士通株式会社 増幅装置
JP5861521B2 (ja) * 2012-03-19 2016-02-16 富士通株式会社 送信装置及びルックアップテーブルの更新方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101445551B1 (ko) * 2011-12-27 2014-09-29 한라비스테온공조 주식회사 차량용 공조장치

Also Published As

Publication number Publication date
JP2014017670A (ja) 2014-01-30
US20140010330A1 (en) 2014-01-09

Similar Documents

Publication Publication Date Title
JP5206526B2 (ja) 増幅装置および送信装置
JP4855267B2 (ja) 信号取出回路およびそれを有する歪み補償増幅器
JP5742186B2 (ja) 増幅装置
US6504425B1 (en) Method and apparatus for modeling and estimating the characteristics of a power amplifier by retaining even-order terms in estimating characteristics
US9124324B2 (en) Dual loop digital predistortion for power amplifiers
US6794936B2 (en) Equalizer system and method for predistortion
EP2011231B1 (en) Output networks in combination with chireix system
JP2000196372A (ja) 線形電力増幅装置とその出力電力を調整する方法
US9106188B2 (en) Amplifying device and method for controlling the same
US20120194270A1 (en) Broadband Linearization Module And Method
CA2921898C (en) Amplifying stage working point determination
US20160301432A1 (en) Wireless apparatus
JP6035919B2 (ja) 送信装置、及び送信方法
US8385857B2 (en) Wireless communication apparatus
JP2015076720A (ja) 歪補償装置および歪補償方法
JP2015026968A (ja) 歪補償装置および歪補償方法
JPH09246873A (ja) 歪み補償回路
US20130243117A1 (en) Apparatus and method for a flexible digital predistortion architecture for coarse-to-fine compensation
TW423232B (en) Method for adaptively controlling amplifier linearization devices
JP5708417B2 (ja) 増幅装置
JP2003078360A (ja) 歪み補償装置
US8633769B2 (en) Dual loop adaptation digital predistortion architecture for power amplifiers
CN1478321A (zh) 放大器线性化
US10622953B1 (en) Amplification device, radio communication apparatus, and amplification control method
JP2009290283A (ja) 増幅回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161017

R150 Certificate of patent or registration of utility model

Ref document number: 6035919

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees