JP6034697B2 - ビデオフレームの同期化 - Google Patents

Description

本発明の実施形態は、概してデータ通信の分野に関し、具体的には、ビデオフレームの同期化に関する。

あるシステムにおいて、データのストリームは、ストリームデータを使用し又は再送信するシンク（sink）又はリピータ（repeater）装置を含むデータソース装置と受信装置との間のデータリンクを介して送信されうる。ある実施例では、シンク又はリピータ装置は、多重ポートを備え、２つ以上のそのようなポートでデータストリームを受信する。例えば、ビデオシステムは、別々のポートでデータストリームを受信する。

しかし、装置の変動、距離、及び送信プロトコルのため、ビデオストリームは、シンク又はリピータ装置にビデオストリームが到達した時にお互いに適切に整合されず、または同期されない場合がある。タイミングにおける不整合は、ビデオストリームを利用する上で困難性又はエラーを引き起こし、不整合はオーバータイムを変えうる。お互いにおけるソース装置の同期化は、一般に、このようなソース装置間の通信を必要とし、ソース装置のための膨大な量の計算オーバーヘッドを必要とする。

本発明の実施形態は、概して、ビデオフレームの同期化に関する。

本発明の第１の態様において、方法の実施形態は、多重ポート装置の第１のポートで第１のソースからの第１のデータストリームを受信し、その第１のデータストリームの第１のフレームが第１の到達時間で第１のポートに到達し、多重ポート装置の第２のポートで第２のソースからの第２のデータストリームを受信し、その第２のデータストリームの第２のフレームが第２の到達時間で第２のポートに到達することを含む。この方法は、さらに、第１の到達時間と第２の到達時間との間のオフセットを判定し、少なくとも部分的にそのオフセットに基づいて１つ又は複数の補正ファクタを決定することを含み、その１つ又は複数の補正ファクタは、第１のソースの第１の補正ファクタを含み、第１のソースに第１のコマンドを送信し、その補正ファクタを使用して、第１のフレームに続く第３のフレームの第１のソースによる送信時間を変更する。

本発明の第２の態様において、方法の実施形態は、多重ポート装置のポートに送信するためのビデオフレームのデータストリームを生成し、出力タイミングジェネレータでのビデオフレームのタイミング送信を含む多重ポート装置にビデオフレームを送信することを含む。その方法は、さらに、多重ポート装置からの１つ又は複数のアライメントコマンドを受信することを含み、各アライメントコマンドは、多重ポート装置の１つ又は複数の他のポートに到達するビデオフレームとの整合を調整するために、次に続くビデオフレームの送信のための補正ファクタを含み、各コマンド内に含まれる補正ファクタに基づいて次に続くビデオフレームのための送信時間を調整することを含む。

本発明の実施形態が、実例として示されるが、類似の参照符号が同様の要素に表示されている添付図面の図に限定されない。

閉ループコマンドを使用する多重ポートのベデオフレーム同期化の実施形態を示す図である。 ベデオフレーム同期化の処理の実施形態を示すフローチャートである。 当該フレームの到達を同期化するためにビデオフレームの送信の時間を変更する処理の実施形態を示すフローチャートである。 多重ポートから生成された表示画像の生成の同期化の実施形態を示す図である。 シンク又はリピータ装置の実施形態を示す図である。 ソース装置の実施形態を示す図である。 ベデオフレーム同期化の実施形態のアライメントコマンドを示す図である。 ベデオフレーム同期化の実施形態のインターフェイスを示す図である。 ベデオフレーム同期化に供される装置の実施形態のエレメントを示す図である。

本発明の実施形態は、概して、ビデオフレームの同期化に関する。

ある実施形態において、方法、装置、又はシステムは、多重ポートすべてにわたってデータアライメントの調整を可能にするビデオフレーム同期化を提供する。ある実施形態において、方法、装置、又はシステムは、装置又はシステムの多重ポートすべてにわたってビデオフレームの同期化を提供するために閉ループデジタルタイミングコマンドを使用しうる。ここで使用されるように、同期化とは、データ到達に関するタイミングの調整を意味し、ビデオフレームの到達を共通時間に整合させるための調整、またはビデオフレームの到達における所望のオフセットを提供するための調整を含む。

多重ポート間のフレームタイミングの閉ループ制御を提供する方法、装置、又はシステムにより、ＤＴＶ（digital television）のような装置において、ポストスイッチング時間（post-switching time）が改善し、ピクチャインピクチャ表示（picture-in-picture display）のような他の性能が改善する。ある実施形態において、方法、装置、又はシステムは、多重ポートを有するＤＴＶの制御下のＡ／Ｖ（audio/visual）データストリームの同期化のような、受信装置の制御下のデジタル接続のためのビデオフレームの同期化を提供する。ある実施形態において、受信装置は、受信データを利用する装置（以下、「シンク（sink）」という。）、または仲介の装置又はスイッチ（以下、「リピータ（repeater）」という。）でありうる。

ビデオフレームのストリームの形態のビデオデータは、装置によって受信される。ビデオデータストリームは、例えば、ＭＰＥＧ−２（Moving Pictures Expert Group）、ＭＰＥＧ−４、又はビジュアルコーディングエクスパートグループ（ＶＣＥＧ）のＨ．２６４のような標準を含む圧縮されたデータを有するデコーディングコンプレストビデオ（decoding compressed video）によって生成される。一実施形態において、ソースシステム内のデコーダは、圧縮されたビデオ情報の連続的なブロックを読み取り、圧縮されていないビデオを次のリピータ又はシンク装置へ出力するために、ピクセル情報の実際のフレーム及びＨＳＹＮＣ（horizontal synchronization）及びＶＳＹＮＣ（vertical synchronization）タイミングを生成する。

しかし、デコーダにおいて、復号化ロジックは、１セットのクロックで動作するが、フレーム出力エレメント（フレーム出力ステートマシン）は、異なるクロックセットで動作する。このようなデコーダにおいて、フレーム出力ステートマシンは、送信されるべきビデオフレームデータ（以下、「ピクセルデータ」という。）を、デコーダのメモリアーキテクチャの一部であるラストフレームバッファ（last frame buffer）からフレームごとに読み出す。ある実施形態において、フレーム出力ステートマシンは、デコーダステートマシンのタイミングにロックされないので、ラストフレームバッファから読み出される時に応じてフレームの開始時間を調整することが可能である。ある実施形態において、この柔軟性により、フレーム出力ステートマシンは、いずれかの絶対的時間と比較して、任意に早い又は遅い時点にそのＶＳＹＮＣエッジを有する圧縮されていないビデオストリームを生成しうる。

本明細書において、ソースは、ビデオデータストリームを提供する装置であり、シンク装置は、ビデオデータストリームを利用する装置であり、リピータは、ビデオデータストリームを他の装置へ転送する（又は繰り返す）装置である。一実施例において、絶対時間（ここでＴ_ZEROとして表す）が、ＤＴＶ（digital television）又はビデオデータ用の他の同様な構成要素のようなシンク又はリピータ装置上の多重入力ポートの１つにおけるビデオフレームの最近の到達時間である場合、すべての他の入力ポートにおけるビデオフレームの到達時間は、Ｔ_ZEROよりも早くなるであろう。すべてのストリームがＴ_ZERO近辺で到達するように、またはすべてのストリームがお互いに所定のオフセットを持って到達するように、各ポートの到達時間を所定量だけ遅らせることによって、ポートのビデオストリームの到達時間をお互いに同期化させることが可能になる。

しかし、ＶＳＹＮＣの立ち上がりエッジに基づくフレームタイミングは、例えば、１つのビデオ解像度でのビデオの連続的なストリームであっても一定ではない。例えば、全フレーム時間が６０分の１秒（１／６０）の場合（６０ヘルツの垂直リフレッシュレートに対応する）、理想的な条件のもと、Ｎ番目のフレームは、１番目のフレームの到達時間に対して、正確にＮ／６０秒で到達するであろう。しかし、ビデオパイプラインの変動は、このタイミングの変動をもたらし、したがって、ビデオフレームの到達時間の変動をもたらす。

ある実施形態において、ポートフレームタイミングの調整が、１回の補正ではなく、連続的に提供される。ある実施形態において、連続的な補正を実行するために、ビデオソースからシンク（又はリピータ）上の入力ポートへのインターフェイスが、タイミング補正の閉ループコマンド通信を提供する。動作中、各ソース装置からのビデオフレームが、シンク又はリピータの多重入力ポートの１つに到達する。ある実施形態において、シンク又はリピータのロジックが、一定クロック信号に対する各フレームの到達時間を測定する。ある実施形態において、シンク又はリピータが、補正ファクタを決定し、コマンド又は他の同様なデータを各ソースに返送し、多重ポートのそれぞれにおけるビデオフレームの到達時間の必要なアライメント（整合）を提供するために、ビデオフレームの送信時間が、どの程度調整されるべきかをソースに知らせる。したがって、一実施形態による方法、装置、又はシステムは、複数の同時並行的な圧縮されていないビデオストリームのような複数のビデオデータストリームの閉ループタイミング補正を提供する。

ビデオデータストリームを受信するポートに関連するリンククロック（ビデオストリームデータのピクセルクロックとも称される）は、他のポートのビデオストリームのリンクククロックに関して非同期でありうる。ある実施形態において、シンク又はリピータにおけるビデオフレームの到達時間は、入力されるピクセルクロックの１つを使用して、または、入力されるピクセルクロックの１つとして同一周波数のシンク又はリピータで生成されたクロックを使用して測定される。ピクセルクロック周波数の使用は、ソース装置がその出力ビデオフレームを、ピクセルクロック周期の整数倍だけ進ませたり遅らせたりすることを可能にし、それは、適切な調整感度を提供するのに利用される。ある実施形態において、非同期ポートのタイミングの間の残存ミスマッチが、マルチポートメモリ、ＦＩＦＯ（First In First Out）バッファ、又はシンク又はリピータの他のメモリエレメントを使用して補正される。

ある実施形態において、すべてのビデオストリームが、ＶＳＹＮＣ立ち上がりエッジとほぼ同時に到達するような、多重ポートのビデオストリームの到達時間の補正は、シンク又はリピータが、関連フレームタイミングを気にする必要なく、ポートのビデオコンテンツのいずれか１つをサンプリングし、一方から他方へスイッチングすることを可能にする。したがって、すべてのポートのビデオフレームは、ゆるやかに一緒にロックされる。

ある実施形態において、追加的なタイミング調整は、１つのポートのフレームタイミングと他のポートのフレームタイミングを意図的にオフセットするのに使用される。一例において、リピータが４つの入力ポート（ポート＃１−４）を含み、ポート＃１からのビデオが出力フレームの右上４分の１で出力される；ポート＃２からのビデオは左上で；ポート＃３からのビデオは左下で；ポート＃４からのビデオは右下で。ある実施形態において、ポート＃１からのポート＃２，＃３及び＃４のオフセット（この例では、もっとも早いストリーム）は、スイッチが各ポートのビデオをオンザフライ（on-the-fly）でサンプリングし、各入力フレームのコンテンツの左上４分の１からなる１つの出力フレームを構成することを提供する。しかし、実施形態は、出力がこれらの複数の出力エレメントを含む方法、装置、又はシステムに限定されない。他の実施形態は、柔軟な入力タイミング調整を有する追加的な構成を備えうる。ある実施形態において、タイミング補正情報を各ソースへ送り返す閉ループ構成は、他への１つのデジタルインターコネクト標準とは異なる。一例において、ＨＤＭＩ（登録商標）（High-Definition Multimedia Interface）データの送信用に、リピータ又はシンクからソースへ遅延調整値を送信するのにＣＥＣ（Consumer Electronics Control）バスコマンドが使用される。２番目の例において、ＭＨＬ（登録商標）（Mobile High-Definition Link）データ用に、リピータ又はシンクからソースへ遅延調整値を送信するのにＣＢＵＳコマンドが使用される。種々のインターコネクト標準の使用は、各データストリーム用に異なるタイミングを必要とするかもしれない。

ある実施形態において、使用される各通信チャンネルは、例えば６０ヘルツのスピードでインターフェイスが動作するようにフレームごとに少なくとも１回のコマンドを送信することを可能にするために、少ないレイテンシー（latency；待ち時間）（フレームタイムより非常に小さい）と十分な帯域を有する。しかし、実施形態は、このような通信チャンネルに限定されない。ある実施形態において、フレームからフレームへ高速なフレームレートがよく変化しないで、Ｎフレームごとに１つのコマンドを伝送し、そのコマンドは、フレームの立ち上がりエッジＶＳＹＮＣのドリフトの制御を維持するのに十分な頻度で送られることが仮定される。ある実施形態において、コマンドの頻度は、シンク又はリピータのメモリ構成によって影響される。シンク又はリピータ内のマルチポートメモリ又はＦＩＦＯバッファのようなメモリエレメントの深さは、制御の度数に影響し、より深いメモリが、浅いメモリより大きくフレームがドリフトすることを可能にするところの、フレーム間のタイミングにおけるオーバードリフトを有することがシステムは必要とされる。

ある実施形態において、ソース側のメモリコントローラは、出力フレームタイミングを補正するレイテンシーを最小化するために、送られたコマンドに対して即座に反応可能である。ある実施形態において、そのメモリコントローラは、個々のピクセルクロックカウントのような小さいインクリメントで「フレームスタート」タイミング（フレームバッファへの）を移動するようにプログラム可能である。

ある実施形態において、方法、装置又はシステムは、入力ビデオストリームが、７２０ｐ／６０（６０ヘルツ・リフレッシュレートで７２０水平順次（ノンインターレース）スキャンラインを有するＨＤＴＶ（High Definition Television）モード）又は１０８０ｐ／６０モードのようなすべて同じビデオモードにあるときに、シンク又はリピータ上の多重ポートに適用されている。ある実施形態において、ビデオストリームを受信する各ポートは、共通の周波数ピクセル（又はリンク）クロックを有するが、位相、ドリフト、及びジッターがポート間で異なるかもしれない。同じ周波数の独立したシンク側クロックを有するマルチポートメモリ又はＦＩＦＯバッファのようなメモリエレメントは、ピクセルストリームをさらに再同期化にするのに使用される。

ある実施形態において、方法、装置又はシステムは、入力ストリームが、異なるピクセルクロック周波数を有する異なるビデオモードのときに、シンク又はリピータ上の多重ポートに適用されているが、さらなる再同期化が、ピクセル繰り返し（低い解像度ビデオモードで書かれたＦＩＦＯバッファから１回以上、同一のピクセルを読み出す）で、またはデータのスケーリングで実施される。

ある実施形態において、タイミング補正ファクタを伝送するフィードバックコマンドは、データストリームを識別するためのストリームネーム、ポートインデックス（シンク又はリピータの観点から）、調整される絶対時間（例えば、ピクセルクロックサイクルの単位）、及び調整の維持に関する他のフィールド（調整期間のような）を含む。ある実施形態において、それらのパラメータのそれぞれは、シンク側ロジックによって確認されるので、ソースシステムの負担が少ない。ある実施形態において、各ソースシステムは、入力フィードバックコマンドを読み、出力タイミングジェネレータを調整して新しいフレームタイミングを作成する。

例えば、チャンネルの変更又はユーザリクエスト上のビデオモードの変更によって、ソースシステムがそのビデオストリームを変更するとき、出力ビデオストリームは通常、新しいフレームタイミングと新しいピクセル周波数を有するであろう。ある実施形態において、シンク又はリピータ装置は、この変更を認識して反応し、フィードバックコマンドを各ソースに送信し、フレーム同期化を再調整する。あるデジタルインターフェイスのために、新しいビデオモード又は新しいチャンネルへの変更の通知が先を見越して通信され、シンク又はリピータが、必要な測定及び補正の決定を準備することを可能にする。ある実施形態において、シンク又はリピータが、ドリフトを見積もるためにポートからポートへのフレームタイミングをモニターする責任を負うので、シンクは、同様に、チャンネル変更又はビデオモード変更に反応するのに同じメカニズムを使用する。

ＨＤＭＩ、ＤＶＩ（Digital Visual Interface）、及びＭＨＬデータのストリームのようなビデオデータのストリームが暗号化されうる。ある実施形態において、データストリーム内に含まれるビデオフレームは、ストリームのビデオコンテンツにアクセスすることなく、暗号化されたフォームで、測定されて同期化される。ある実施形態において、ビデオフレームの暗号化は、到達時間の測定と、多重ポート装置又はシステムの異なるポートに到達するフレーム間のオフセットの補正に影響を与えない。

ある実施形態において、シンクの入力ポートのいずれかが「マスター」として選択され、シンクの他のすべてのポートのフレームタイミングがマスターポートに同期化させる。ある実施形態において、フレームタイミングが「垂直リフレッシュレート」で繰り返されるので、他のポートと比較して到達するのが最も遅いと思われるポートは、その代わりに、次ぎのフレームと比較したときに、最も早く到達するものと考えられる。このようにして、各ポートタイミングは、マスターポートのタイミングに対して測定されて調整される。

一実施形態による方法、装置、又はシステムは、フレームロック及びジェンロック（Generator Lock）のような、従来のアナログシステムとは違うデジタル補正を提供し、その実施形態は、以下のものを備える。

（ａ）ソース装置のリンククロックを使用するフレームタイミングオフセットのクロックデジタル測定；

（ｂ）各ソースへ補正ファクタを伝達するコマンドバスの利用；

（ｃ）シンク又はリピータで、フレームの異なる部分がオーバーラップするように、タイミングを意図的にオフセットする機能；

（ｄ）単一、デジタル測定及び通信フィードバックループを使用した、変化する信号態様（ビデオ解像度又はフレームレート）を有する入力への適応。

図１は、閉ループコマンドを使用する多重ポート用のビデオフレーム同期化の一実施形態を示す図である。この実施形態において、種々のソースが、ソース＃１（１１０）、ソース＃２（１２０）、ソース＃３（１３０）及びソース＃４（１４０）として、ここで示されている。図１は、各ビデオデータストリーム用の個別のソースを示しているが、ある実施形態においては、１つのソースが複数のビデオデータストリームを多重ポートに提供するかもしれない。図１に示されるように、リピータ又はシンク装置１５０は、４つのポートを備えているが、ソース又はリピータは任意の数の複数のポートを有していてもよい。図１には、ビデオフレームのストリームをポート＃１（１６０）へ供給するソース＃１（１１０）、ビデオフレームのストリームをポート＃２（１７０）へ供給するソース＃１（１２０）、ビデオフレームのストリームをポート＃３（１８０）へ供給するソース＃１（１３０）、及びビデオフレームのストリームをポート＃４（１９０）へ供給するソース＃１（１４０）が図示されている。

図１に示された実施例において、各ソースによって送信された第１のビデオフレームは、それぞれ異なるタイミングで到達し、ソース＃１（１１０）からのフレーム１Ａ（１１２）がＴ₁に到達し、ソース＃３（１３０）からのフレーム３Ａ（１３２）がＴ₂に到達し、ソース＃２（１２０）からのフレーム２Ａ（１２２）とソース＃４（１４０）からのフレーム４Ａ（１４２）がＴ₃に到達している。ビデオフレームは、暗号化フォームであっても非暗号化フォームであってもよい。ある実施形態において、リピータ又はシンク１５０及びソースは、フレームの望ましいアライメント（整合）を提供するために、ビデオフレームの到達を同期化するのに閉ループコマンドを使用する。ある実施形態において、リピータ又はシンク１５０は、アライメントを変更するために、ソースの１つ又は複数にフィードバックアライメントコマンドを送信し、そのようなソースからのビデオフレームの送信時間を修正する。この実施例において、コマンド１（１６５）がソース＃１（１１０）に送信され、コマンド２（１７５）がソース＃２（１２０）に送信され、コマンド３（１８５）がソース＃３（１３０）に送信され、コマンド４（１９５）がソース＃４（１４０）に送信される。ある実施形態において、ソースは、受信したコマンドに従って、次の（第２の）ビデオフレームの送信を修正する。ある実施形態において、リピータ及びシンクは、続いて、第２のビデオフレームのために到達時間を測定し、１つ又は複数の新しいアライメントコマンドをソースに送信し、閉フィードバックループを継続する。アライメントコマンドの結果は、ここでＴ₄として示された統一時間に近づいて到達するフレーム１Ｂ（１１４）、フレーム２Ｂ（１２４）、フレーム３Ｂ（１３４）、フレーム４Ｂ（１４４）として示された、次のフレーム・セットの近いアライメントをもたらす同期化における補正でありうる。図１に示された実施例におけるビデオフレームの同期化及びアライメントは、同時に又は同時近くに到達するフレームを提供するが、本発明の実施形態は、このアライメントのみに限定されるものではない。異なる実施例のために異なるアライメントが望まれ、例えば、図４で説明されるアライメントも含まれる。図１は、すべてのソースにアライメントを送信するリピータ又はシンク１５０を示しているが、ある実施形態において、アライメントコマンドは、同期化の変更を必要とするソースのみに送信されうる。

図２は、ビデオフレームの同期化のプロセスの一実施形態を示すフローチャートである。ある実施形態において、複数のビデオデータストリームが、１つ又は複数のソースで生成され（２０２）、各データストリームのビデオフレームが、多重ポートのシンク又はリピータ装置のポートで受信される（２０４）。各ポートにおける各フレームの到達時間が、多重ポートのシンク又はリピータ装置によって検出される（２０６）。シンク又はリピータ装置は、フレーム到達時間と、絶対時間値のような時間リファレンスとの間の差を確認する（２０８）。シンク又はリピータ装置は、各ソース用に補正ファクタを決定し、各ポートにおけるビデオフレームのアライメントを修正する。ある実施形態において、補正ファクタは、ソースによる送信ポイントの調整を単純化するためにデータ期間の整数でありうる（２１０）。

ある実施形態において、シンク又はリピータ装置は、各ソース装置におけるビデオフレームの送信用の補正ファクタに関するコマンドを１つ又は複数のソース装置へ送信する（２１２）。データのアライメントのために追加の補正が必要な場合（２１４）、シンク又はリピータ装置のマルチポートの記憶エレメントを使用してタイミング補正が提供される（２１６）。そして、閉フィードバックループが、多重ポートのシンク又はリピータ装置の各ポートにおける各ビデオフレームの到達時間の検出に戻る（２０６）。

図３は、フレームの到達を同期化するためにビデオフレームの送信時間を修正するためのプロセスの一実施形態を示すフローチャートである。ある実施形態において、ビデオデータフレームのストリームがソース装置で生成される（３０２）。ある実施形態において、データフレームの生成は、デバイスデコーディング圧縮ビデオデータ（device decoding compressed video data）のようなデータ符号化されたデータを復号するデコーダの使用を含む。他の実施形態において、ソースは、例えば、ゲームコンソール又は同様の装置又はシステムによるビデオフレームの生成のようなデコーディングなしのビデオフレームを生成する。生成されたビデオフレームは、次のフレームバッファ内にビデオフレームを記憶するなどして、送信用にメモリに記憶される（３０４）。ある実施形態において、次の送信用のフレームが、次のフレームバッファから取得され（３０６）、ビデオフレームが、多重ポート装置又はシステムへ送信されることが意図され、その多重ポート装置又はシステムは、シンク又はリピータ・エレメントである。アライメントコマンドが受信されない場合（３０８）、プロセスが継続され、次のビデオフレームの送信時間を確立し（３１２）、決定された送信時間でフレームが送信される（３１４）。そして、プロセスは、次のビデオフレームについて継続する（３０６）。しかし、アライメントコマンドが受信された場合（３０８）、ビデオフレームの送信時間の確立（３１２）に使用されるアライメントコマンドから補正ファクタが取得され（３１０）、それによって、ソース装置が他のソース装置とデータ送信を調整する必要なく、多重ポート装置におけるデータフレームの到達の同期化が可能になる。

図４は、多重ポートから生成された表示画像の生成のための同期化の一実施形態を示す図である。この図において、リピータ装置４００が、ソース＃１（４５０）からデータポート＃１（４１０）に到達するビデオフレーム、ソース＃２（４５２）からデータポート＃２（４１２）に到達するビデオフレーム、ソース＃３（４５４）からデータポート＃３（４１４）に到達するビデオフレーム、及びソース＃４（４５６）からデータポート＃４（４１６）に到達するビデオフレームなどのビデオフレームのストリームを多重ポートで受信する。この図において、ビデオフレームがディスプレイ４３０に供給され、各ポートからのデータストリームは、ディスプレイ４３０の一部を生成するのに利用される。この図において、データポート＃１（４１０）は、右上部分Ｑ１（４４０）用のビデオデータを供給し、データポート＃２（４１２）は、左上部分Ｑ２（４４２）用のビデオデータを供給し、データポート＃３（４１４）は、左下部分Ｑ３（４４４）用のビデオデータを供給し、データポート＃４（４１６）は、右下部分Ｑ４（４４６）用のビデオデータを供給する。ある実施形態において、リピータ装置４００は、１つ又は複数のソースに閉ループアライメントコマンド４６０〜４６６を供給する。ある実施形態において、アライメントコマンドは、各ポートのフレームタイミングを意図的にオフセットするのに利用され、出力を作成する過程で各フレームからサンプリングするのを可能にする。

図５は、シンク又はリピータ装置の一実施形態を示す図である。この図において、シンク又は、データポート＃１（５１０）からデータポート＃ｎ（５１５）として図示されているリピータ装置５００複数のデータポートを備えている（ｎは２以上の任意の整数である。）。各データポートは、データポート＃１（５１０）用のピクセルクロック＃１（５２０）、データポート＃ｎ（５１５）用のピクセルクロック＃ｎ（５２５）などのビデオデータ用のピクセルクロック（Pixel Clock）と称されるクロックを有する。ある実施形態において、各ポートは、ソースからのデータストリームを受信するものであり、装置５００は、ビデオフレームの到達時間と送信される閉ループコマンドとの差を確認し、入力されるビデオフレーム間のアライメントを調整・維持する。このことは、ソース＃１（５５０）が、データポート＃１（５１０）にデータストリームを供給し、アライメントコマンド（５５５）を受信し、ソース＃ｎ（５６０）が、データポート＃ｎ（５１５）にデータストリームを供給し、アライメントコマンド（５６５）を受信するものとして、図５に図示されている。

ある実施形態において、装置５００は、さらに、データ受信用の１つ又は複数の受信機５３０、到達するビデオフレーム間のタイミングの差を確認し、１つ又は複数のソースの必要な補正を確認するためのフィードバックロジック５３４、ビデオフレームの到達時間の差を確認するのに使用されるクロック５３６、データのアライメントのさらなる修正を提供するマルチポートメモリ又はＦＩＦＯバッファ５３２などのメモリエレメント（クロック５３６と同じ周波数の独立のクロック５３３からクロック信号を受信する。）を有する。メモリエレメント５３２は、これに限定されるものではないが、ビデオデータのラインを記憶するためのラインバッファなど、ビデオフレームのすべて又は一部を記憶するためのバッファを有する。一実施形態において、ラインバッファは、ビデオデータのラインの送信の時間に基づいてタイミングを同期化することを可能にするために実装される（例えば、＋／−ライン時間の半分）。当該装置は、必要なデータを記憶するためのデータストレージ５０２、装置５００の動作を制御するためのコントローラ又はプロセッサ５０４、他のエレメントにデータを送信（１つ又は複数のポート５４４からシンク装置５７０への送信など）するための１つ又は複数の送信機５０６など、他のエレメントを備えていてもよい。暗号化データを処理するために、装置５００は、受信データを解読するための解読エンジン５４６、送信の前にデータを暗号化するための暗号化エンジン５４８を備えていてもよい。装置５００がシンク装置の場合、装置５００は、例えば、マルチメディアデータの提示のためのビデオディスプレイ５４０及びオーディオスピーカ５４２などの１つ又は複数の提示装置を備えていてもよい。

図６は、ソース装置の一実施形態を示す図である。この図において、ソース装置６１０は、１つ又は複数のデータポート６２０から、図５に図示されたシンク又はリピータ装置５００のようなシンク又はリピータ装置６５０にビデオフレームのビデオデータストリームを供給する。ソース装置６１０は、最後のフレームバッファ６２６内にバッファされるビデオフレームを生成するためにデコーダクロックによってクロックされるデコーダ６２４を有する。他の実施形態において、ソース装置６１０は、デコーダ無しでビデオフレームを生成する。ある実施形態において、ソース装置６１０は、伝送からのフレームを用意するための出力ステートマシン６２８、ビデオフレームの伝送の時間を合わせるための出力クロック６３２からのクロック信号を使用する出力タイミングジェネレータ６３４を有する。ある実施形態において、出力タイミングジェネレータ６３４は、シンク又はリピータ６５０から受信された閉ループアライメントコマンド６５２に基づいてビデオフレームの伝送のためのタイミングを修正する。ある実施形態において、出力タイミングジェネレータは、ビデオフレームのアライメントを他のデータストリームのビデオフレームと調整・維持するために、アライメントコマンド６５２を使用してタイミングを絶えず調整するであろう。ソース装置６１０は、必要に応じてあるデータを記憶するためのデータストレージ６１２、装置６１０の動作を制御するためのコントローラ又はプロセッサ６１４、他のエレメントにデータを送信するための１つ又は複数の送信機６１４など、他のエレメントを備えていてもよい。暗号化されたデータを処理するために、装置６１０は、受信されたデータを解読するための解読エンジン６１９、伝送の前にデータを暗号化するための暗号化エンジン６１８を備えていてもよい。装置６１０は、さらに、外部のデータソース６４０からデータを受信するための１つ又は複数の受信機６３０を備えていてもよい。

図７は、ビデオフレームの同期化の一実施形態のためのアライメントコマンドを示す図である。ある実施形態において、ソース装置は、閉ループフィードバック内の一連のアライメントコマンドを送信し、シンク又はリピータ装置の多重ポートに到達するビデオフレームの維持アライメントを調整する。ある実施形態において、コマンド７０５は、データストリームを特定するためのストリーム名７１５、データストリームが受信されるところのシンク又はリピータ装置のポートを特定するためのポートインデックス７２０、調整されるべきビデオフレームの送信のための絶対時間値（例えば、ピクセルクロック単位での調整）、及び調整期間などのビデオフレーム送信の調整の維持に関する他のフィールド７３０を有する。

図８は、ビデオフレームの同期化の一実施形態のためのインターフェイスを示す図である。この実施形態において、インターフェイスケーブル＃１（８２０）を介してポート＃１（８６０）と接続されたソース＃１（８１０）、インターフェイスケーブル＃２（８２２）を介してポート＃２（８６２）と接続されたソース＃２（８１２）、及びインターフェイスケーブル＃ｎ（８２６）を介してポート＃ｎ（８６６）と接続されたソース＃ｎ（８１６）などのインターフェイスを介して、１つ又は複数のソースが、多重ポートのシンク又はリピータ装置８５０の１つ又は複数のポートにリンクしている。リピータ装置８５０は、さらに、１つ又は複数のポートを介して、シンク装置８７０と接続されている。

この図において、ソース８１０〜８１６は、種々のプロトコルを使用してポート８６０〜８６６とデータ及びコマンドを交換する。この実施例において、ソース＃１（８１０）は、ＨＤＭＩインターフェイス８２０によってポート＃１（８６０）と接続されている。この図において、インターフェイス８２０は、データ０＋線８３１、データ０−線８３２、データ１＋線８３３、データ１−線８３４、データ２＋線８３５、データ２−線８３６を介して送信されたＨＤＭＩ差分信号を含む。インターフェイスは、さらに、差分クロック線（クロック＋８３７及びクロック−８３８）；家電コントロール（ＣＥＣ）コントロールバス８３９；表示データチャンネル（ＤＤＣ）バス８４０；＋５ボルト電源８４１、ＣＥＣ／ＤＤＣグランド８４２；ホットプラグ（活線挿抜）検知８４３；及び差分信号用の４本のシールド線８４４を含む。ある実施形態において、シンク又はリピータ装置８５０は、ソース＃１（８１０）へ閉ループフィードバックコマンドを送信するためにＣＥＣコントロールバス８３９を使用する。

他の実施形態において、ソース＃２（８１２）は、ＭＨＬインターフェイス８２２でポート＃２（８６２）と接続されている。この図において、インターフェイス８２２は、データ＋線８４５及びデータ−線８４６、差分クロック線（クロック＋８４７及びクロック−８４８）；及びコントロールバスＣＢＵＳ８４９を介して送信されたＭＨＬ差分信号を含む。

図９は、ビデオフレームの同期化用に供される装置の実施形態のエレメントを示す図である。この図において、本明細書に密接に関係がない標準的及び周知の部品は示されていない。ある実施形態において、装置９００は、ソース装置、リピータ装置、又はシンク装置である。

ある実施形態において、装置９００は、インターコネクト（interconnect）又はクロスバー９０５、又はデータ伝送用の他の通信手段を有する。データは、オーディオビジュアルデータ及び関連制御データを含む。装置９００は、インターコネクト９０５に接続された情報処理用の１つ又は複数のプロセッサ９１０などの処理手段を有する。プロセッサ９１０は、１つ又は複数の物理的なプロセッサ及び１つ又は複数の論理的なプロセッサを含む。さらに、各プロセッサ９１０は、多重プロセッサコアを有する。インターコネクト９０５は、簡単化のために単一のインターコネクトとして示されているが、複数の異なるインターコネクト又はバスであってもよく、このようなインターコネクトへの部品接続は、種々変更可能である。図９に示されたインターコネクト９０５は、任意の１つ又は複数の個別の物理的バス、ポイント・ツー・ポイント接続、又は適当なブリッジ、アダプタ、又はコントローラによって接続されたその両方を表す概念図である。インターコネクト９０５は、例えば、システムバス、ＰＣＩ又はＰＣＩｅバス、ハイパートランスポート（HyperTransport）又はインダストリスタンダードアーキテクチャ（ＩＳＡ；industry standard architecture）バス、スモールコンピュータシステムインターフェイス（ＳＣＳＩ；small computer system interface）バス、ＩＩＣ（Ｉ２Ｃ）バス、又は時々「ファイアワイア（Firewire）」として称されるインスティテュートオブエレクトリカルアンドエレクトロニクスエンジニア（ＩＥＥＥ；Institute of Electrical and Electronics Engineers）標準１３９４バス（「ハイパフォーマンスシリアルアバスの標準」１３９４−１９９５、ＩＥＥＥ、１９９６年８月３０日発行、及び補足）を含む。装置９００は、さらに、１つ又は複数のＵＳＢ互換性接続に取り付けられるＵＳＢバス９７０のようなシリアルバスを有する。

ある実施形態において、装置９００は、さらに、情報、又はプロセッサ９１０によって実行される命令を記憶するメインメモリ９２０として、ランダムアクセスメモリ（ＲＡＭ）又は他のダイナミック記憶装置を有する。メインメモリ９２０は、また、データストリームのデータを記憶するのに使用される。ＲＡＭメモリには、メモリ内容のリフレッシュが必要なダイナミックランダムアクセスメモリ（ＤＲＡＭ）、及び内容のリフレッシュが不必要であるがコスト増加となるスタティックランダムアクセスメモリ（ＳＲＡＭ）が含まれる。ＤＲＡＭメモリには、信号を制御するクロック信号を有する同期式ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）、及びエクテンディドデータオウトダイナミックランダムアクセスメモリ（ＥＤＯ−ＤＲＡＭ）が含まれる。ある実施形態において、システムのメモリは、特定のレジスタ又は他の特定用途のメモリである。装置９００は、また、リードオンリーメモリ（ＲＯＭ）９２５、又は静的な情報又はプロセッサ９１０用の命令を記憶するための他の静的記憶装置を有する。装置９００は、特定の要素を記憶するための１つ又は複数の不揮発性のメモリエレメント９３０を有する。

また、データ記憶装置９３５が、情報及び命令を記憶するために、装置９００のインターコネクト９０５に接続されている。データ記憶装置９３５には、磁気ディスク、光ディスク及びその対応ドライブ、又は他のメモリ装置が含まれる。このようなエレメントは、一緒の又は別個の部品であり、装置９００の他のエレメントの部分を利用する。

また、装置９００は、インターコネクト９０５を介して表示又は提示の装置９４０に接続されている。ある実施形態において、表示装置には、液晶ディスプレイ（ＬＣＤ）、プラズマディスプレイ、カソードレイチューブ（ＣＲＴ）ディスプレイ、又は情報又はコンテンツをエンドユーザに向けて表示するための任意の他のディスプレイ技術が含まれる。ある実施形態において、ディスプレイ９４０は、テレビ番組を表示するのに利用される。ある実施形態において、ディスプレイ９４０は、入力デバイスの少なくとも一部としても利用されるタッチスクリーンを有する。ある実施形態において、ディスプレイ９４０は、テレビ番組のオーディオ部分を含むオーディオ情報を提供するためのスピーカのようなオーディオ装置であり、又はそのオーディオ装置を有する。入力装置９４５が、情報通信及び／又はプロセッサ９１０に対するコマンド選択のためにインターコネクト９０５に接続されている。種々の実施形態において、入力装置９４５は、キーボード、キーパッド、タッチスクリーン及びスタイラス、音声起動システム、又は他の入力装置、又はそのような装置の組み合わせである。含まれる可能性のある他の種類のユーザ入力装置は、マウス、トラックボール、又は方向情報及び１つ又は複数のプロセッサ９１０に対するコマンド選択を通信するための、またはディスプレイ９４０上のカーソルの動きを制御するためのカーソル方向キーなどのカーソル制御装置９５０である。

また、１つ又は複数の送信機又は受信機９５５が、インターコネクト９０５に接続されている。ある実施形態において、装置９００は、データの受信又は送信のための１つ又は複数のポート９８０を有する。受信又は送信されるデータには、ＨＤＭＩ、ＤＶＩ、及びＭＨＬデータのようなビデオデータ又はオーディオビデオデータが含まれ、ＨＤＣＰ（High-Bandwidth Digital-Content Protection）暗号化データのように送信のために暗号化される。ある実施形態において、装置は、コンテンツデータ９８５の転送のためのデータの送信及び／又は受信のための１つ又は複数のポート９８０を有する。さらに、装置９００は、ＵＳＢ（Universal Serial Bus）９７０を有する。

さらに、装置９００は、無線信号を介してデータを受信するための１つ又は複数のアンテナ９５８を有する。また、装置９００は、電源、バッテリ、太陽電池、燃料電池、又は電力を供給し又は電力を生成するための他のシステム又は装置を備えた電力装置又は電力システム９６０を有する。電力装置又は電力システム９６０によって供給される電力は、装置９００のエレメントに必要に応じて分配される。

上記において、説明目的のために、本発明の十分な理解を提供するために多くの特定の説明が記載された。しかし、当業者にとって、本発明が、それらのいくつかの特定の説明なしに実施されうることが明らかであろう。他の例において、周知の構造又は装置がブロック図の形態で示されている。図示された部品間で中間的な構造が存在しうる。本明細書に記載された部品又は図示された部品は、図示又は記載されていない追加の入力又は出力を有しうる。また、図示されたエレメント又は部品は、任意の領域の再配列又は領域サイズの修正を含む、異なる編成又は配列で構成されうる。

本発明は、種々のプロセスを含む。本発明のプロセスは、ハードウェア部品によって実施され、またはコンピュータが読み取り可能な命令で具体化されうるが、それは、一般的な目的又は特定目的のプロセッサ又はロジック回路がそのプロセスを実行する命令でプログラムされるのに使用されうる。もしくは、そのプロセスは、ハードウェア及びソフトウェアの組み合わせによって実施されうる。

本発明の一部分は、コンピュータプログラム命令が記憶されたコンピュータ読み取り可能な媒体を含み、本発明によるプロセスを実施するようにコンピュータ（又は他の電子装置）をプログラムするのに使用される、コンピュータプログラム製品として提供されうる。これに限定されるものではないが、コンピュータ読み取り可能な媒体には、フロッピー（登録商標）ディスケット、光ディスク、ＣＤ−ＲＯＭ（compact disk read-only memory）、及び磁気光ディスク、ＲＯＭ（read-only memory）、ＲＡＭ（random access memory）、ＥＰＲＯＭ（erasable programmable read-only memory）、ＥＥＰＲＯＭ（electrically-erasable programmable read-only memory）、磁気カード、光カード、フラッシュメモリ、又は電子命令を記憶するのに適した他の種類の媒体／コンピュータ読み取り可能な媒体が含まれる。さらにまた、本発明は、コンピュータプログラム製品としてダウンロードされうるが、その場合、リモート（遠隔）コンピュータからリクエスティング（要求）コンピュータへプログラムが転送されうる。

最も基本的な形態で、多くの方法が説明されたが、本発明の基本的な範囲から逸脱することなく、どんな方法に対してもプロセスが追加又は省略され、どんな詳細メッセージに対しても情報が追加又は省略されうる。多くの更なる変更及び適応がなされうることは、当業者にとって明らかであろう。特定の実施形態は、本発明を限定するために提供されたものではなく、例示するために提供されたものである。

エレメント「Ａ」がエレメント「Ｂ」に接続されていると記載されている場合、エレメントＡは、エレメントＢに直接的に接続され、または、例えばエレメントＣを介して間接的に接続されている。本明細書において、部品、特徴、構造、プロセス又は特性Ａが、部品、特徴、構造、プロセス又は特性Ｂを「もたらす（causes）」と記載されているとき、「Ａ」が「Ｂ」の少なくとも部分的な原因であることを意味するが、「Ｂ」をもたらすことを助ける少なくとも１つの他の部品、特徴、構造、プロセス又は特性が存在しうる。本明細書において、部品、特徴、構造、プロセス又は特性が含まれ「うる（may）」、「かもしれない（might）」又は「る可能性がある（could）」と示されているとき、その特定の部品、特徴、構造、プロセス又は特性は、必須ではない。本明細書において、「１つの（a）」、「１つの（an）」エレメントと称されている場合、これは、記載されたエレメントがたった１つだけ存在することを意味するものではない。

一実施形態は、本発明の一実現化又は一例である。本明細書において、「一実施形態（an embodiment）」、「１つの実施形態（one embodiment）」、「ある実施形態（some embodiments）」又は「他の実施形態（other embodiments）」という語句は、実施形態に関連して記載された特定の特徴、構造、又は特性が、必ずしもすべての実施形態ではなく、少なくともいくつかの実施形態に含まれることを意味する。「一実施形態（an embodiment）」、「１つの実施形態（one embodiment）」又は「ある実施形態（some embodiments）」の態様は、必ずしもすべて同一の実施形態に言及しているわけではない。当然のことながら、本発明の例示的実施形態の上記説明において、開示の簡素化を目的として、かつ１つ又は複数の種々の進歩的様相の理解を容易にするため、本発明の種々の特徴が、時々、１つの実施形態、図面、又はそれらの説明に一緒にグループ化されている。

Claims (20)

1. 多重ポート装置の第１のポートで第１のソースからの第１のデータストリームを受信するステップであって、前記第１のデータストリームの第１のビデオフレームが第１の到達時間で前記第１のポートに到達する、ステップと、
   前記多重ポート装置の第２のポートで第２のソースからの第２のデータストリームを受信するステップであって、前記第２のデータストリームの第２のビデオフレームが第２の到達時間で前記第２のポートに到達する、ステップと、
   前記第１の到達時間と前記第２の到達時間との間のオフセットを判定するステップと、
   少なくとも部分的に前記オフセットに基づいて１つ又は複数の補正ファクタを決定するステップであって、前記１つ又は複数の補正ファクタは、前記第１のソースの第１の補正ファクタを含む、ステップと、
   前記第１のソースによって前記第１のビデオフレームの後に送信される第３のビデオフレームの送信時間を変更するために使用される前記補正ファクタを示すデジタルコマンドであり、かつ前記第１のビデオフレームが特定されているデジタルコマンドを、前記第１のソースに送信するステップと、を有し、
   前記補正ファクタは、前記第３のビデオフレームの送信時間の変更量を含む、ことを特徴とする方法。
2. ビデオデータは、ＨＤＭＩ（登録商標）（High-Definition Multimedia Interface）互換性データ及びＭＨＬ（Mobile High-Definition Link）互換性データの１つ又は２つ以上であることを特徴とする請求項１に記載の方法。
3. 前記デジタルコマンドは、前記多重ポート装置と前記第１のソースとの間で、コマンドバスを介して送信されることを特徴とする請求項１に記載の方法。
4. 前記デジタルコマンドは、前記第２のソースによって送信された前記第２のビデオフレームの後の第４のビデオフレームの到達と、前記第３のビデオフレームの到達の整合を調整するものであることを特徴とする請求項１に記載の方法。
5. 前記デジタルコマンドは、前記第１のポートにおける前記第３のビデオフレームの前記到達と、前記第２のポートにおける前記第４のビデオフレームの前記到達との共通時間での同期化を提供するものであることを特徴とする請求項４に記載の方法。
6. 前記デジタルコマンドは、前記第１のポートにおける前記第３のビデオフレームの前記到達と、前記第２のポートにおける前記第４のビデオフレームの前記到達との特定のオフセットを有する同期化を提供するものであることを特徴とする請求項４に記載の方法。
7. 前記第３のビデオフレームは第３の到達時間で前記第１のポートに到達し、前記第４のビデオフレームは第４の到達時間で前記第２のポートに到達し、
   さらに、前記第３の到達時間と前記第４の到達時間との間の第２のオフセットを判定するステップを有することを特徴とする請求項４に記載の方法。
8. さらに、少なくとも部分的に前記第２のオフセットに基づいて、１つ又は複数の補正ファクタを決定するステップを有し、
   前記１つ又は複数の補正ファクタは、前記第１のソースのための１つ又は複数の第２の補正ファクタと、前記第２のソースのための第３の補正ファクタとを含むことを特徴とする請求項７に記載の方法。
9. 前記第１のビデオフレーム及び前記第２のビデオフレームの１つ又は２つ以上は、暗号化されており、
   オフセットの判定及び１つ又は複数の補正ファクタの決定が、前記第１のビデオフレーム又は前記第２のビデオフレームを解読することなく実施されることを特徴とする請求項１に記載の方法。
10. 第１のデータソースから第１のビデオデータストリームを受信する第１のポートと、
    第２のデータソースから第２のビデオデータストリームを受信する第２のポートと、
    前記第１のビデオデータストリームの第１のビデオフレームが前記第１のポートに到達する第１の到達時間、及び前記第２のビデオデータストリームの第２のビデオフレームが前記第２のポートに到達する第２の到達時間の計測に利用されるクロック信号と、
    前記第１の到達時間と前記第２の到達時間との間のオフセットを判定し、少なくとも部分的に前記オフセットに基づいて１つ又は複数の補正ファクタを生成するロジック回路と、
    前記第１のデータソース及び前記第２のデータソースのセットに対する１つ又は複数のバス接続を有するインターフェイスと、を有し、
    前記１つ又は複数の補正ファクタは、前記第１のデータソースの第１の補正ファクタを含み、
    前記１つ又は複数の補正ファクタに基づいて、前記第１のデータソースによって前記第１のビデオフレームの後に送信される第３のビデオフレームの送信時間を変更するために使用される前記補正ファクタを示すデジタルコマンドであり、かつ前記第１のビデオフレームが特定されているデジタルコマンドを、前記１つ又は複数のバス接続を介して、前記第１のデータソースに送信し、
    前記補正ファクタは、前記第３のビデオフレームの送信時間の変更量を含む、ことを特徴とする装置。
11. 前記第１のデータソース及び前記第２のデータソースに閉ループフィードバックを提供するために一連の前記デジタルコマンドを送信する、ことを特徴とする請求項１０に記載の装置。
12. 前記デジタルコマンドは、前記第２のデータソースによって送信された前記第２のビデオフレームの後の第４のビデオフレームの到達と、前記第３のビデオフレームの到達を共通時間に整合させるものである、ことを特徴とする請求項１０に記載の装置。
13. 前記デジタルコマンドは、前記第１のポート及び前記第２のポートのそれぞれにおけるビデオフレームの到達を互いに特定のオフセットをもって整合させるものである、ことを特徴とする請求項１０に記載の装置。
14. 前記第１のポート及び前記第２のポートのそれぞれのためのリンククロックを有し、
    前記クロック信号は、前記第１のポート及び前記第２のポートの内のいずれか１つのリンククロックによって生成される、ことを特徴とする請求項１０に記載の装置。
15. 共通クロックを有し、
    前記クロック信号は、前記共通クロックによって生成され、
    前記共通クロックは、前記第１のポート及び前記第２のポートの内のいずれか１つのリンククロックと同じ周波数を有する、ことを特徴とする請求項１０に記載の装置。
16. 前記１つ又は複数の補正ファクタのそれぞれは、時間ファクタによって、ビデオフレームの伝送を早める又は遅くするものである、ことを特徴とする請求項１０に記載の装置。
17. 前記時間ファクタはリンククロック期間の回数を示す整数値である、ことを特徴とする請求項１６に記載の装置。
18. ビデオフレーム又はビデオフレームの一部分を記憶するためのメモリエレメントを有し、
    前記装置は、前記第１のポート及び前記第２のポートにおけるビデオフレームの到達時間の残留するミスマッチを補正するために前記メモリエレメントを使用する、ことを特徴とする請求項１０に記載の装置。
19. 前記装置は、１つ又は複数の暗号化されたビデオフレームを受信するように構成され、
    前記ロジック回路は、ビデオフレームの到達時間を比較し、オフセット値を判定し、前記１つ又は複数の暗号化されたビデオフレームを解読することなく前記補正ファクタを生成するように構成されている、ことを特徴とする請求項１０に記載の装置。
20. 命令シーケンスを表すデータが記録されたコンピュータ読み取り可能な媒体であって、
    プロセッサによって前記命令シーケンスが実行されたときに、前記プロセッサに、
    多重ポート装置の第１のポートで第１のソースからの第１のデータストリームを受信するステップであって、前記第１のデータストリームの第１のビデオフレームが第１の到達時間で前記第１のポートに到達する、ステップと、
    前記多重ポート装置の第２のポートで第２のソースからの第２のデータストリームを受信するステップであって、前記第２のデータストリームの第２のビデオフレームが第２の到達時間で前記第２のポートに到達する、ステップと、
    前記第１の到達時間と前記第２の到達時間との間のオフセットを判定するステップと、
    少なくとも部分的に前記オフセットに基づいて１つ又は複数の補正ファクタを決定するステップであって、前記１つ又は複数の補正ファクタは、前記第１のソースの第１の補正ファクタを含む、ステップと、
    前記第１のソースによって前記第１のビデオフレームの後に送信される第３のビデオフレームの送信時間を変更するために使用される前記第１の補正ファクタを含むデジタルコマンドであり、かつ前記第１のビデオフレームが特定されているデジタルコマンドを、前記第１のソースに送信するステップと、を含む動作を実行させ、
    前記第１の補正ファクタは、前記第３のビデオフレームの変更量を示す、ことを特徴とするコンピュータ読み取り可能な媒体。

Images