JP6006975B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP6006975B2 JP6006975B2 JP2012107270A JP2012107270A JP6006975B2 JP 6006975 B2 JP6006975 B2 JP 6006975B2 JP 2012107270 A JP2012107270 A JP 2012107270A JP 2012107270 A JP2012107270 A JP 2012107270A JP 6006975 B2 JP6006975 B2 JP 6006975B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide semiconductor
- oxygen
- semiconductor film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 972
- 238000000034 method Methods 0.000 title claims description 197
- 238000004519 manufacturing process Methods 0.000 title description 65
- 229910052760 oxygen Inorganic materials 0.000 claims description 529
- 239000001301 oxygen Substances 0.000 claims description 528
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 142
- 238000010438 heat treatment Methods 0.000 claims description 125
- 239000013078 crystal Substances 0.000 claims description 58
- 238000005468 ion implantation Methods 0.000 claims description 26
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 4
- 239000010408 film Substances 0.000 description 1531
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 513
- 239000010410 layer Substances 0.000 description 292
- 239000000758 substrate Substances 0.000 description 136
- 239000000203 mixture Substances 0.000 description 98
- 239000012535 impurity Substances 0.000 description 92
- 239000000463 material Substances 0.000 description 92
- 229910052739 hydrogen Inorganic materials 0.000 description 91
- 239000001257 hydrogen Substances 0.000 description 87
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 75
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 74
- 229910052814 silicon oxide Inorganic materials 0.000 description 74
- 238000004544 sputter deposition Methods 0.000 description 64
- 230000008569 process Effects 0.000 description 46
- 239000007789 gas Substances 0.000 description 44
- 239000011701 zinc Substances 0.000 description 44
- 230000002829 reductive effect Effects 0.000 description 42
- 230000006870 function Effects 0.000 description 41
- 239000004973 liquid crystal related substance Substances 0.000 description 41
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 41
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 36
- -1 oxygen radicals Chemical class 0.000 description 33
- 229910052782 aluminium Inorganic materials 0.000 description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 28
- 229910052710 silicon Inorganic materials 0.000 description 28
- 239000010703 silicon Substances 0.000 description 28
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 27
- 125000004429 atom Chemical group 0.000 description 24
- 230000015572 biosynthetic process Effects 0.000 description 24
- 230000000903 blocking effect Effects 0.000 description 24
- 229910052751 metal Inorganic materials 0.000 description 23
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 22
- 239000012298 atmosphere Substances 0.000 description 22
- 239000002356 single layer Substances 0.000 description 22
- 239000002184 metal Substances 0.000 description 21
- 229910052757 nitrogen Inorganic materials 0.000 description 21
- 229910052581 Si3N4 Inorganic materials 0.000 description 19
- 230000000052 comparative effect Effects 0.000 description 19
- 238000005530 etching Methods 0.000 description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 19
- 239000010936 titanium Substances 0.000 description 19
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 18
- 229910052786 argon Inorganic materials 0.000 description 18
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 18
- 230000001681 protective effect Effects 0.000 description 18
- 239000012071 phase Substances 0.000 description 17
- 238000012360 testing method Methods 0.000 description 17
- 229910052719 titanium Inorganic materials 0.000 description 17
- 238000002425 crystallisation Methods 0.000 description 16
- 230000008025 crystallization Effects 0.000 description 16
- 239000011521 glass Substances 0.000 description 16
- 229910052721 tungsten Inorganic materials 0.000 description 16
- 239000003990 capacitor Substances 0.000 description 15
- 239000002245 particle Substances 0.000 description 15
- 238000005401 electroluminescence Methods 0.000 description 14
- 238000000151 deposition Methods 0.000 description 13
- 239000002019 doping agent Substances 0.000 description 13
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 13
- 229910052738 indium Inorganic materials 0.000 description 13
- 229910044991 metal oxide Inorganic materials 0.000 description 13
- 150000004706 metal oxides Chemical class 0.000 description 13
- 239000010949 copper Substances 0.000 description 12
- 230000018044 dehydration Effects 0.000 description 12
- 238000006297 dehydration reaction Methods 0.000 description 12
- 238000006356 dehydrogenation reaction Methods 0.000 description 12
- 150000002431 hydrogen Chemical class 0.000 description 12
- 125000004430 oxygen atom Chemical group O* 0.000 description 12
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 11
- 238000009832 plasma treatment Methods 0.000 description 11
- 229910007541 Zn O Inorganic materials 0.000 description 10
- 229910052805 deuterium Inorganic materials 0.000 description 10
- 229910052733 gallium Inorganic materials 0.000 description 10
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 10
- 229920005989 resin Polymers 0.000 description 10
- 239000011347 resin Substances 0.000 description 10
- 239000010937 tungsten Substances 0.000 description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 9
- 230000007547 defect Effects 0.000 description 9
- 230000008021 deposition Effects 0.000 description 9
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 9
- 229910001195 gallium oxide Inorganic materials 0.000 description 9
- 229910003437 indium oxide Inorganic materials 0.000 description 9
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 9
- 229910052750 molybdenum Inorganic materials 0.000 description 9
- 239000011787 zinc oxide Substances 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 8
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 8
- 229910052735 hafnium Inorganic materials 0.000 description 8
- 238000002513 implantation Methods 0.000 description 8
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 229910052725 zinc Inorganic materials 0.000 description 8
- 206010021143 Hypoxia Diseases 0.000 description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 7
- 238000004458 analytical method Methods 0.000 description 7
- 239000011651 chromium Substances 0.000 description 7
- 239000004020 conductor Substances 0.000 description 7
- 229910001882 dioxygen Inorganic materials 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 7
- 229910052734 helium Inorganic materials 0.000 description 7
- 239000001307 helium Substances 0.000 description 7
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 7
- 239000011810 insulating material Substances 0.000 description 7
- 239000011368 organic material Substances 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- 230000003746 surface roughness Effects 0.000 description 7
- 229910052715 tantalum Inorganic materials 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 6
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 6
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 6
- 229910000449 hafnium oxide Inorganic materials 0.000 description 6
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 6
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 6
- 239000000123 paper Substances 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 239000000565 sealant Substances 0.000 description 6
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 6
- 229910001930 tungsten oxide Inorganic materials 0.000 description 6
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 5
- 229910052779 Neodymium Inorganic materials 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000007654 immersion Methods 0.000 description 5
- 239000003094 microcapsule Substances 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 239000003381 stabilizer Substances 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 229910018137 Al-Zn Inorganic materials 0.000 description 4
- 229910018573 Al—Zn Inorganic materials 0.000 description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 229910003902 SiCl 4 Inorganic materials 0.000 description 4
- 229910020923 Sn-O Inorganic materials 0.000 description 4
- 229910020994 Sn-Zn Inorganic materials 0.000 description 4
- 229910006404 SnO 2 Inorganic materials 0.000 description 4
- 229910009069 Sn—Zn Inorganic materials 0.000 description 4
- 239000012300 argon atmosphere Substances 0.000 description 4
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 description 4
- 150000004678 hydrides Chemical class 0.000 description 4
- 239000011261 inert gas Substances 0.000 description 4
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229910052754 neon Inorganic materials 0.000 description 4
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 229910052706 scandium Inorganic materials 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 4
- 229910001887 tin oxide Inorganic materials 0.000 description 4
- 239000004925 Acrylic resin Substances 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 229920001940 conductive polymer Polymers 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 229910052748 manganese Inorganic materials 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 239000011259 mixed solution Substances 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 150000002894 organic compounds Chemical class 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 229920003023 plastic Polymers 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229920000915 polyvinyl chloride Polymers 0.000 description 3
- 239000004800 polyvinyl chloride Substances 0.000 description 3
- 229920002620 polyvinyl fluoride Polymers 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910018120 Al-Ga-Zn Inorganic materials 0.000 description 2
- PAYRUJLWNCNPSJ-UHFFFAOYSA-N Aniline Chemical compound NC1=CC=CC=C1 PAYRUJLWNCNPSJ-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-ZSJDYOACSA-N Heavy water Chemical compound [2H]O[2H] XLYOFNOQVPJJNP-ZSJDYOACSA-N 0.000 description 2
- 229910004129 HfSiO Inorganic materials 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 2
- KAESVJOAVNADME-UHFFFAOYSA-N Pyrrole Chemical compound C=1C=CNC=1 KAESVJOAVNADME-UHFFFAOYSA-N 0.000 description 2
- 238000001237 Raman spectrum Methods 0.000 description 2
- 229910020868 Sn-Ga-Zn Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- YTPLMLYBLZKORZ-UHFFFAOYSA-N Thiophene Chemical compound C=1C=CSC=1 YTPLMLYBLZKORZ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052790 beryllium Inorganic materials 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- DQXBYHZEEUGOBF-UHFFFAOYSA-N but-3-enoic acid;ethene Chemical compound C=C.OC(=O)CC=C DQXBYHZEEUGOBF-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003098 cholesteric effect Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000005038 ethylene vinyl acetate Substances 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000011152 fibreglass Substances 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052743 krypton Inorganic materials 0.000 description 2
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920006267 polyester film Polymers 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 229910052990 silicon hydride Inorganic materials 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000012798 spherical particle Substances 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 238000005477 sputtering target Methods 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- 150000003608 titanium Chemical class 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- UWCWUCKPEYNDNV-LBPRGKRZSA-N 2,6-dimethyl-n-[[(2s)-pyrrolidin-2-yl]methyl]aniline Chemical compound CC1=CC=CC(C)=C1NC[C@H]1NCCC1 UWCWUCKPEYNDNV-LBPRGKRZSA-N 0.000 description 1
- VUFNLQXQSDUXKB-DOFZRALJSA-N 2-[4-[4-[bis(2-chloroethyl)amino]phenyl]butanoyloxy]ethyl (5z,8z,11z,14z)-icosa-5,8,11,14-tetraenoate Chemical compound CCCCC\C=C/C\C=C/C\C=C/C\C=C/CCCC(=O)OCCOC(=O)CCCC1=CC=C(N(CCCl)CCCl)C=C1 VUFNLQXQSDUXKB-DOFZRALJSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 238000012935 Averaging Methods 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 239000004986 Cholesteric liquid crystals (ChLC) Substances 0.000 description 1
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical group [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 108091006149 Electron carriers Proteins 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910052693 Europium Inorganic materials 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 206010052128 Glare Diseases 0.000 description 1
- 239000005264 High molar mass liquid crystal Substances 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 108010083687 Ion Pumps Proteins 0.000 description 1
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 1
- 229910052765 Lutetium Inorganic materials 0.000 description 1
- 239000004983 Polymer Dispersed Liquid Crystal Substances 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000004990 Smectic liquid crystal Substances 0.000 description 1
- 229910020833 Sn-Al-Zn Inorganic materials 0.000 description 1
- 229910020944 Sn-Mg Inorganic materials 0.000 description 1
- 229910052771 Terbium Inorganic materials 0.000 description 1
- 239000004974 Thermotropic liquid crystal Substances 0.000 description 1
- 229910052775 Thulium Inorganic materials 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 229910009369 Zn Mg Inorganic materials 0.000 description 1
- 229910007573 Zn-Mg Inorganic materials 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 125000000484 butyl group Chemical group [H]C([*])([H])C([H])([H])C([H])([H])C([H])([H])[H] 0.000 description 1
- 150000001721 carbon Chemical group 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- KBQHZAAAGSGFKK-UHFFFAOYSA-N dysprosium atom Chemical compound [Dy] KBQHZAAAGSGFKK-UHFFFAOYSA-N 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- OGPBJKLSAFTDLK-UHFFFAOYSA-N europium atom Chemical compound [Eu] OGPBJKLSAFTDLK-UHFFFAOYSA-N 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- KJZYNXUDTRRSPN-UHFFFAOYSA-N holmium atom Chemical compound [Ho] KJZYNXUDTRRSPN-UHFFFAOYSA-N 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 238000001307 laser spectroscopy Methods 0.000 description 1
- 229910001416 lithium ion Inorganic materials 0.000 description 1
- OHSVLFRHMCKCQY-UHFFFAOYSA-N lutetium atom Chemical compound [Lu] OHSVLFRHMCKCQY-UHFFFAOYSA-N 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 238000000838 magnetophoresis Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 150000002736 metal compounds Chemical group 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- 238000007645 offset printing Methods 0.000 description 1
- 239000012788 optical film Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052696 pnictogen Inorganic materials 0.000 description 1
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000003505 polymerization initiator Substances 0.000 description 1
- 229920000128 polypyrrole Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- PUDIUYLPXJFUGB-UHFFFAOYSA-N praseodymium atom Chemical compound [Pr] PUDIUYLPXJFUGB-UHFFFAOYSA-N 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000011002 quantification Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- KZUNJOHGWZRPMI-UHFFFAOYSA-N samarium atom Chemical compound [Sm] KZUNJOHGWZRPMI-UHFFFAOYSA-N 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- GZCRRIHWUXGPOV-UHFFFAOYSA-N terbium atom Chemical compound [Tb] GZCRRIHWUXGPOV-UHFFFAOYSA-N 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229930192474 thiophene Natural products 0.000 description 1
- FRNOGLGSGLTDKL-UHFFFAOYSA-N thulium atom Chemical compound [Tm] FRNOGLGSGLTDKL-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
- H10D30/6756—Amorphous oxide semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/40—Crystalline structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Electroluminescent Light Sources (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Recrystallisation Techniques (AREA)
Description
半導体装置及び半導体装置の作製方法に関する。 The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。 Note that in this specification, a semiconductor device refers to all devices that can function by utilizing semiconductor characteristics, and an electro-optical device, a semiconductor circuit, and an electronic device are all semiconductor devices.
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ(薄膜トランジスタ(TFT)ともいう)を構成する技術が注目されている。該トランジスタは集積回路(IC)や画像表示装置(表示装置)のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。 A technique for forming a transistor (also referred to as a thin film transistor (TFT)) using a semiconductor thin film formed over a substrate having an insulating surface has attracted attention. The transistor is widely applied to electronic devices such as an integrated circuit (IC) and an image display device (display device). A silicon-based semiconductor material is widely known as a semiconductor thin film applicable to a transistor, but an oxide semiconductor has attracted attention as another material.
例えば、トランジスタの活性層として、電子キャリア濃度が1018/cm3未満であるインジウム(In)、ガリウム(Ga)、及び亜鉛(Zn)を含む非晶質酸化物を用いたトランジスタが開示されている(特許文献1参照)。 For example, a transistor using an amorphous oxide containing indium (In), gallium (Ga), and zinc (Zn) having an electron carrier concentration of less than 10 18 / cm 3 as an active layer of the transistor is disclosed. (See Patent Document 1).
しかし、酸化物半導体は薄膜形成工程において、化学量論的組成からのずれや、電子供与体を形成する水素や水分の混入などが生じると、その電気伝導度が変化してしまう。このような現象は、酸化物半導体を用いたトランジスタにとって電気的特性の変動要因となる。 However, when the oxide semiconductor is deviated from the stoichiometric composition or mixed with hydrogen or moisture forming an electron donor in the thin film formation process, its electrical conductivity changes. Such a phenomenon becomes a variation factor of electrical characteristics for a transistor including an oxide semiconductor.
このような問題に鑑み、酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、高信頼性化することを目的の一とする。 In view of such problems, an object is to provide a semiconductor device including an oxide semiconductor with stable electrical characteristics and high reliability.
酸化物半導体膜を含むトランジスタの作製工程において、非晶質酸化物半導体膜を形成し、非晶質酸化物半導体膜に酸素を導入して酸素を過剰に含む非晶質酸化物半導体膜を形成する。該非晶質酸化物半導体膜上に酸化アルミニウム膜を形成した後、加熱処理を行い該非晶質酸化物半導体膜の少なくとも一部を結晶化させて、結晶を含む酸化物半導体膜(結晶性酸化物半導体膜ともいう)を形成する。 In a manufacturing process of a transistor including an oxide semiconductor film, an amorphous oxide semiconductor film is formed, and oxygen is introduced into the amorphous oxide semiconductor film to form an amorphous oxide semiconductor film containing excess oxygen. To do. After an aluminum oxide film is formed over the amorphous oxide semiconductor film, heat treatment is performed to crystallize at least part of the amorphous oxide semiconductor film, so that an oxide semiconductor film containing a crystal (crystalline oxide (Also referred to as a semiconductor film).
非晶質酸化物半導体膜への酸素(少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む)の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。 As an introduction method of oxygen (including at least one of oxygen radicals, oxygen atoms, and oxygen ions) into the amorphous oxide semiconductor film, an ion implantation method, an ion doping method, a plasma immersion ion implantation method, plasma Processing etc. can be used.
結晶性酸化物半導体膜は、結晶を含み、結晶性を有する酸化物半導体膜である。結晶性酸化物半導体膜における結晶状態は、結晶軸の方向が無秩序な状態でも、一定の配向性を有する状態であってもよい。 The crystalline oxide semiconductor film is an oxide semiconductor film that includes crystals and has crystallinity. The crystalline state of the crystalline oxide semiconductor film may be a state in which the directions of crystal axes are disordered or a state having a certain orientation.
本明細書に開示する発明の一形態においては、酸素が導入され、かつ酸化アルミニウム膜に覆われた非晶質酸化物半導体膜に、加熱処理を行い該非晶質酸化物半導体膜の少なくとも一部を結晶化させて、表面に概略垂直なc軸を有している結晶を含む酸化物半導体膜(結晶性酸化物半導体膜)を形成することができる。 In one embodiment of the invention disclosed in this specification, at least a part of the amorphous oxide semiconductor film is formed by performing heat treatment on the amorphous oxide semiconductor film in which oxygen is introduced and the aluminum oxide film is covered. Can be crystallized to form an oxide semiconductor film containing a crystal having a c-axis substantially perpendicular to the surface (crystalline oxide semiconductor film).
表面に概略垂直なc軸を有している結晶を含む酸化物半導体膜は、単結晶構造ではなく、非晶質構造でもない構造であり、c軸配向を有した結晶性酸化物半導体(C Axis Aligned Crystalline Oxide Semiconductor; CAAC−OSともいう)膜である。 An oxide semiconductor film including a crystal having a c-axis substantially perpendicular to a surface has a structure which is not a single crystal structure or an amorphous structure, and is a crystalline oxide semiconductor having a c-axis orientation (C Axis aligned Crystalline Oxide Semiconductor (also referred to as CAAC-OS) film.
CAAC−OSとは、c軸配向し、かつab面、表面または界面の方向から見て三角形状または六角形状の原子配列を有し、c軸においては、金属原子が層状または金属原子と酸素原子とが層状に配列しており、ab面(あるいは表面または界面)においては、a軸またはb軸の向きが異なる(c軸を中心に回転した)結晶を含む酸化物半導体のことである。 The CAAC-OS has c-axis orientation and a triangular or hexagonal atomic arrangement as viewed from the ab plane, surface, or interface direction. In the c-axis, a metal atom is a layered structure or a metal atom and an oxygen atom. Is an oxide semiconductor including crystals with different a-axis or b-axis orientations (rotated about the c-axis) on the ab plane (or surface or interface).
広義に、CAAC−OSとは、非単結晶であって、そのab面に垂直な方向から見て、三角形もしくは六角形、または正三角形もしくは正六角形の原子配列を有し、かつc軸方向に垂直な方向から見て金属原子が層状または金属原子と酸素原子が層状に配列した相を含む材料をいう。 In a broad sense, CAAC-OS is a non-single crystal and has a triangular or hexagonal or equilateral triangular or hexagonal atomic arrangement when viewed from the direction perpendicular to the ab plane, and in the c-axis direction. A material containing a phase in which metal atoms are layered or metal atoms and oxygen atoms are arranged in layers as viewed from the vertical direction.
CAAC−OSは単結晶ではないが、非晶質のみから形成されているものでもない。また、CAAC−OSは結晶化した部分(結晶部分)を含むが、1つの結晶部分と他の結晶部分の境界を明確に判別できないこともある。 A CAAC-OS is not a single crystal but is not formed of only an amorphous substance. Further, although the CAAC-OS includes a crystallized portion (crystal portion), the boundary between one crystal portion and another crystal portion may not be clearly distinguished.
CAAC−OSを構成する酸素の一部は窒素で置換されてもよい。また、CAAC−OSを構成する個々の結晶部分のc軸は一定の方向(例えば、CAAC−OS膜が形成される基板面やCAAC−OS膜の表面や膜面、界面等に垂直な方向)に揃っていてもよい。あるいは、CAAC−OSを構成する個々の結晶部分のab面の法線は一定の方向(例えば、基板面、表面、膜面、界面等に垂直な方向)を向いていてもよい。 Part of oxygen included in the CAAC-OS may be replaced with nitrogen. In addition, the c-axis of each crystal part included in the CAAC-OS has a certain direction (eg, a direction perpendicular to a substrate surface on which the CAAC-OS film is formed, the surface, film surface, interface, or the like of the CAAC-OS film). It may be arranged. Alternatively, the normal line of the ab plane of each crystal part included in the CAAC-OS may face a certain direction (eg, a direction perpendicular to the substrate surface, the surface, the film surface, the interface, or the like).
該結晶性酸化物半導体膜とすることで、可視光や紫外光の照射によるトランジスタの電気的特性変化をより抑制し、信頼性の高い半導体装置とすることができる。 By using the crystalline oxide semiconductor film, a change in electrical characteristics of the transistor due to irradiation with visible light or ultraviolet light can be further suppressed, and a highly reliable semiconductor device can be obtained.
酸素の導入工程により、酸化物半導体膜(非晶質酸化物半導体膜及び結晶性酸化物半導体膜)は、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている。この場合、酸素の含有量は、酸化物半導体の化学量論的組成比を超える程度とする。あるいは、酸素の含有量は、単結晶の場合の酸素の量を超える程度とする。酸化物半導体の格子間に酸素が存在する場合もある。このような酸化物半導体の組成はInGaZnmOm+3x(x>1)で表すことができる。例えば、m=1であるとき、酸化物半導体の組成はInGaZnO1+3x(x>1)となり、酸素過剰である場合には、1+3xが4を越える値を示す。 Oxygen content of the oxide semiconductor film (amorphous oxide semiconductor film and crystalline oxide semiconductor film) is excessive with respect to the stoichiometric composition ratio in the crystalline state due to the oxygen introduction process. Are included. In this case, the oxygen content is set to exceed the stoichiometric composition ratio of the oxide semiconductor. Alternatively, the oxygen content is set to exceed the amount of oxygen in the case of a single crystal. Oxygen may exist between lattices of the oxide semiconductor. The composition of such an oxide semiconductor can be represented by InGaZn m O m + 3x (x> 1). For example, when m = 1, the composition of the oxide semiconductor is InGaZnO 1 + 3x (x> 1). When oxygen is excessive, 1 + 3x exceeds 4.
酸化物半導体膜中において、酸素が脱離した箇所では酸素欠損が存在する。酸素を過剰に含まない酸化物半導体は、酸素欠損が生じてもその欠損部分を他の酸素で補うことができない。しかしながら、開示する発明の一形態に係る結晶性酸化物半導体膜は、酸素を過剰に含む結晶性酸化物半導体膜(例えば、CAAC−OS膜)であり、該結晶性酸化物半導体膜は、酸素欠損が生じたとしても、膜中に過剰の酸素(好ましくは化学量論的組成比より過剰の酸素)を含有することで、この過剰酸素が欠損部分に作用して、直ちに酸素を欠損部分に補填することができる。 In the oxide semiconductor film, oxygen vacancies exist where oxygen is released. An oxide semiconductor that does not contain excess oxygen cannot be supplemented with other oxygen even if oxygen vacancies occur. However, a crystalline oxide semiconductor film according to one embodiment of the disclosed invention is a crystalline oxide semiconductor film containing excess oxygen (eg, a CAAC-OS film), and the crystalline oxide semiconductor film includes oxygen Even if a defect occurs, the excess oxygen in the film (preferably an excess of oxygen relative to the stoichiometric composition ratio) causes the excess oxygen to act on the defect part and immediately convert the oxygen to the defect part. Can be compensated.
酸化物半導体膜上に設けられた酸化アルミニウム膜は、水素、水分、水酸基又は水素化物(水素化合物ともいう)などの不純物、及び酸素の両方に対して膜を透過させない遮断効果(ブロック効果)が高い。 The aluminum oxide film provided over the oxide semiconductor film has a blocking effect (blocking effect) that prevents the film from permeating both oxygen, impurities such as hydrogen, moisture, a hydroxyl group, or a hydride (also referred to as a hydrogen compound) and oxygen. high.
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。 Therefore, an aluminum oxide film is a mixture of impurities such as hydrogen and moisture, which cause fluctuations, in an oxide semiconductor film during and after the manufacturing process, and an oxide of oxygen that is a main component material of the oxide semiconductor. It functions as a protective film that prevents emission from the semiconductor film.
また、非晶質酸化物半導体膜を結晶化させる加熱処理を、非晶質酸化物半導体膜を酸化アルミニウム膜によって覆った状態で行うため、結晶化のための加熱処理によって非晶質酸化物半導体膜から酸素が放出されるのを防止することができる。よって、得られる結晶性酸化物半導体膜は、非晶質酸化物半導体膜の含む酸素量を維持し、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む膜とすることができる。 In addition, since the heat treatment for crystallizing the amorphous oxide semiconductor film is performed in a state where the amorphous oxide semiconductor film is covered with the aluminum oxide film, the amorphous oxide semiconductor is obtained by the heat treatment for crystallization. Oxygen can be prevented from being released from the film. Therefore, the obtained crystalline oxide semiconductor film maintains the oxygen content of the amorphous oxide semiconductor film, and the oxide semiconductor has an excessive oxygen content with respect to the stoichiometric composition ratio in the crystalline state. The film can include a region.
従って、形成される結晶性酸化物半導体膜は、水素、水分などの不純物の混入、及び過剰に導入された酸素の放出が酸化アルミニウム膜によって防止されるため、高純度であり、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む。 Therefore, the formed crystalline oxide semiconductor film has high purity because impurities such as hydrogen and moisture and the release of excessively introduced oxygen are prevented by the aluminum oxide film. A region where the oxygen content is excessive relative to the stoichiometric composition ratio in the crystalline state is included.
よって、該結晶性酸化物半導体膜をトランジスタに用いることで、酸素欠損に起因するトランジスタのしきい値電圧Vthのばらつき、しきい値電圧のシフトΔVthを低減することができる。 Therefore, when the crystalline oxide semiconductor film is used for a transistor, variation in threshold voltage Vth of the transistor due to oxygen vacancies and shift ΔVth in threshold voltage can be reduced.
また、酸化アルミニウム膜の形成前に非晶質酸化物半導体膜に水素原子または水などの水素原子を含む不純物などの不純物を酸化物半導体膜より意図的に排除する加熱処理による脱水化または脱水素化処理を行うことが好ましい。 In addition, dehydration or dehydrogenation by heat treatment in which impurities such as hydrogen atoms or impurities including hydrogen atoms such as water are intentionally excluded from the oxide semiconductor film before the formation of the aluminum oxide film is performed. It is preferable to perform the conversion treatment.
水素を酸化物半導体から除去し、不純物が極力含まれないように高純度化し、酸素欠損を補填することによりI型(真性)の酸化物半導体、又はI型(真性)に限りなく近い酸化物半導体とすることができる。すなわち、水素や水等の不純物を極力除去し、酸素欠損を補填したことにより、高純度化されたI型(真性半導体)又はそれに近づけることができる。そうすることにより、酸化物半導体のフェルミ準位(Ef)を真性フェルミ準位(Ei)と同じレベルにまですることができる。 Hydrogen is removed from the oxide semiconductor, purified so as not to contain impurities as much as possible, and filled with oxygen vacancies to make it an I-type (intrinsic) oxide semiconductor, or an oxide close to I-type (intrinsic) It can be a semiconductor. That is, by removing impurities such as hydrogen and water as much as possible and filling oxygen vacancies, highly purified type I (intrinsic semiconductor) or the like can be obtained. By doing so, the Fermi level (Ef) of the oxide semiconductor can be brought to the same level as the intrinsic Fermi level (Ei).
本明細書で開示する発明の構成の一形態は、絶縁膜と、酸化アルミニウム膜と、前記絶縁膜及び前記酸化アルミニウム膜に挟まれている非晶質酸化物半導体膜を形成し、前記非晶質酸化物半導体膜に加熱処理を行い少なくとも一部を結晶化させて結晶を含む酸化物半導体膜を形成し、前記非晶質酸化物半導体膜は、酸素を注入され、該酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている半導体装置の作製方法である。 One embodiment of the structure of the invention disclosed in this specification includes an insulating film, an aluminum oxide film, an amorphous oxide semiconductor film sandwiched between the insulating film and the aluminum oxide film, and the amorphous film. A heat treatment is performed on the crystalline oxide semiconductor film to crystallize at least part thereof to form an oxide semiconductor film containing crystals. The amorphous oxide semiconductor film is implanted with oxygen, and the oxide semiconductor is crystallized. This is a method for manufacturing a semiconductor device in which a region where the oxygen content is excessive with respect to the stoichiometric composition ratio in the state is included.
本明細書で開示する発明の構成の一形態は、絶縁膜を形成し、前記絶縁膜上に非晶質酸化物半導体膜を形成し、前記非晶質酸化物半導体膜に酸素を注入し、前記酸素を注入した非晶質酸化物半導体膜上に酸化アルミニウム膜を形成し、前記酸素を注入した非晶質酸化物半導体膜に、加熱処理を行い少なくとも一部を結晶化させて結晶を含む酸化物半導体膜を形成し、前記酸素を注入した非晶質酸化物半導体膜は、該酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている半導体装置の作製方法である。 In one embodiment of the structure of the invention disclosed in this specification, an insulating film is formed, an amorphous oxide semiconductor film is formed over the insulating film, oxygen is injected into the amorphous oxide semiconductor film, An aluminum oxide film is formed over the oxygen-implanted amorphous oxide semiconductor film, and the amorphous oxide semiconductor film into which oxygen has been implanted is subjected to heat treatment to crystallize at least part thereof to include crystals. The amorphous oxide semiconductor film into which the oxide semiconductor film is formed and oxygen is implanted includes a region in which the oxygen content is excessive with respect to the stoichiometric composition ratio in the crystalline state. This is a method for manufacturing a semiconductor device.
本明細書で開示する発明の構成の一形態は、絶縁膜を形成し、前記絶縁膜上に非晶質酸化物半導体膜を形成し、前記非晶質酸化物半導体膜上に酸化アルミニウム膜を形成し、前記酸化アルミニウム膜を通過して前記非晶質酸化物半導体膜に酸素を注入し、前記酸素を注入した非晶質酸化物半導体膜に、加熱処理を行い少なくとも一部を結晶化させて結晶を含む酸化物半導体膜を形成し、前記酸素を注入した非晶質酸化物半導体膜は、該酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている半導体装置の作製方法である。 In one embodiment of the structure of the invention disclosed in this specification, an insulating film is formed, an amorphous oxide semiconductor film is formed over the insulating film, and an aluminum oxide film is formed over the amorphous oxide semiconductor film. Forming, passing through the aluminum oxide film, injecting oxygen into the amorphous oxide semiconductor film, and subjecting the amorphous oxide semiconductor film into which oxygen has been injected to heat treatment to crystallize at least a part thereof. In the amorphous oxide semiconductor film in which oxygen is implanted, the oxide semiconductor has an oxygen content that is excessive with respect to the stoichiometric composition ratio in the crystalline state. This is a method for manufacturing a semiconductor device including a region.
本発明の一形態は、トップゲート構造、又はボトムゲート構造、それらのスタガ型、若しくはプレーナ型など、様々な構造のトランジスタを有する半導体装置を作製することができる。また、非晶質酸化物半導体膜への酸素の導入工程は、露出された非晶質酸化物半導体膜へ直接酸素を導入してもよく、非晶質酸化物半導体膜上に他の膜を形成し、該膜に酸素を通過させて非晶質酸化物半導体膜へ導入してもよい。該トランジスタの構造によって、半導体装置の作製工程における非晶質酸化物半導体膜への酸素の導入工程は、露出した非晶質酸化物半導体膜に対してであっても、非晶質酸化物半導体膜上に絶縁膜(ゲート絶縁膜、絶縁膜(酸化アルミニウム膜を含む)、若しくはゲート絶縁膜及び絶縁膜(酸化アルミニウム膜を含む)の積層)、又はゲート絶縁膜及びゲート電極層の積層が形成された非晶質酸化物半導体膜に対してであっても行うことができる。 In one embodiment of the present invention, a semiconductor device including transistors with various structures such as a top gate structure, a bottom gate structure, a staggered structure, or a planar structure can be manufactured. Further, in the step of introducing oxygen into the amorphous oxide semiconductor film, oxygen may be directly introduced into the exposed amorphous oxide semiconductor film, and another film may be formed on the amorphous oxide semiconductor film. Alternatively, oxygen may be passed through the film and introduced into the amorphous oxide semiconductor film. Depending on the structure of the transistor, even if the step of introducing oxygen into the amorphous oxide semiconductor film in the manufacturing process of the semiconductor device is performed on the exposed amorphous oxide semiconductor film, the amorphous oxide semiconductor An insulating film (a gate insulating film, an insulating film (including an aluminum oxide film), or a stacked layer of a gate insulating film and an insulating film (including an aluminum oxide film)), or a stacked layer of a gate insulating film and a gate electrode layer is formed over the film. This can be performed even for the amorphous oxide semiconductor film formed.
上記構成において、加熱処理による結晶化によって得られる結晶を含む酸化物半導体膜は、表面に概略垂直なc軸を有している結晶を含む、結晶性酸化物半導体(CAAC−OS)膜であることが好ましい。 In the above structure, the oxide semiconductor film including a crystal obtained by crystallization by heat treatment is a crystalline oxide semiconductor (CAAC-OS) film including a crystal having a c-axis substantially perpendicular to the surface. It is preferable.
また、絶縁膜において、非晶質酸化物半導体膜が接して形成される領域は、表面粗さの低減された表面であることが好ましい。具体的には、絶縁膜表面の平均面粗さが1nm以下、好ましくは0.3nm以下、より好ましくは0.1nm以下であると好ましい。表面粗さの低減された絶縁膜表面に酸化物半導体膜を形成することで、安定及び良好な結晶性を有する酸化物半導体膜を得ることができる。 In the insulating film, a region formed in contact with the amorphous oxide semiconductor film is preferably a surface with reduced surface roughness. Specifically, the average surface roughness of the insulating film surface is 1 nm or less, preferably 0.3 nm or less, more preferably 0.1 nm or less. By forming the oxide semiconductor film on the surface of the insulating film with reduced surface roughness, an oxide semiconductor film having stable and favorable crystallinity can be obtained.
また、上記構成において、ゲート電極層と、酸化アルミニウム膜との間に酸化絶縁膜を形成してもよい。また、酸化アルミニウム膜の形成前に、ゲート電極層の側面を覆うサイドウォール構造の側壁絶縁層を形成してもよい。 In the above structure, an oxide insulating film may be formed between the gate electrode layer and the aluminum oxide film. A sidewall insulating layer having a sidewall structure that covers the side surface of the gate electrode layer may be formed before the formation of the aluminum oxide film.
また、上記構成において、酸素導入工程及び酸化アルミニウム膜の形成工程前の非晶質酸化物半導体膜に水素若しくは水分を放出させる加熱処理を行ってもよい。 In the above structure, heat treatment for releasing hydrogen or moisture may be performed on the amorphous oxide semiconductor film before the oxygen introduction step and the aluminum oxide film formation step.
このように、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜を有するトランジスタは、電気的特性変動が抑制されており、電気的に安定である。よって安定した電気的特性を有する酸化物半導体を用いた信頼性の高い半導体装置を提供することができる。 In this manner, a transistor including a crystalline oxide semiconductor film which is highly purified and contains oxygen excessively to fill oxygen vacancies is suppressed in electrical characteristics and is electrically stable. Thus, a highly reliable semiconductor device including an oxide semiconductor having stable electrical characteristics can be provided.
酸化物半導体膜に含まれる過剰な酸素が加熱処理で放出されないように酸化アルミニウム膜を結晶性酸化物半導体膜上に設けることにより、結晶性酸化物半導体中及びその上下で接する層との界面で欠陥が生成され、また欠陥が増加することを防ぐことができる。すなわち、結晶性酸化物半導体膜に含ませた過剰な酸素が、酸素空孔欠陥を埋めるように作用するので、安定した電気特性を有する信頼性の高い半導体装置を提供することができる。 By providing an aluminum oxide film over the crystalline oxide semiconductor film so that excess oxygen contained in the oxide semiconductor film is not released by heat treatment, the interface between the crystalline oxide semiconductor and a layer that is in contact with the upper and lower layers is provided. It is possible to prevent defects from being generated and increasing. That is, excess oxygen contained in the crystalline oxide semiconductor film acts to fill oxygen vacancy defects, so that a highly reliable semiconductor device having stable electric characteristics can be provided.
よって、開示する発明の一形態は、安定した電気特性を有するトランジスタを作製することができる。 Thus, according to one embodiment of the disclosed invention, a transistor having stable electrical characteristics can be manufactured.
また、開示する発明の一形態は、電気特性が良好で信頼性の高い半導体装置を作製することができる。 Further, according to one embodiment of the disclosed invention, a highly reliable semiconductor device with favorable electrical characteristics can be manufactured.
以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。ただし、本明細書に開示する発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本明細書に開示する発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、第1、第2として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。 Hereinafter, embodiments of the invention disclosed in this specification will be described in detail with reference to the drawings. However, the invention disclosed in this specification is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed. Further, the invention disclosed in this specification is not construed as being limited to the description of the embodiments below. In addition, the ordinal numbers attached as the first and second are used for convenience and do not indicate the order of steps or the order of lamination. In addition, a specific name is not shown as a matter for specifying the invention in this specification.
(実施の形態1)
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図1を用いて説明する。本実施の形態では、半導体装置の一例として酸化物半導体膜を有するトランジスタを示す。
(Embodiment 1)
In this embodiment, one embodiment of a semiconductor device and a method for manufacturing the semiconductor device will be described with reference to FIGS. In this embodiment, a transistor including an oxide semiconductor film is described as an example of a semiconductor device.
トランジスタの構造は特に限定されず、例えばトップゲート構造、又はボトムゲート構造のスタガ型及びプレーナ型などを用いることができる。また、トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、2つ形成されるダブルゲート構造もしくは3つ形成されるトリプルゲート構造であってもよい。また、チャネル領域の上下にゲート絶縁膜を介して配置された2つのゲート電極層を有する、デュアルゲート型でもよい。 There is no particular limitation on the structure of the transistor, and a top gate structure, a bottom gate structure, a staggered type, a planar type, or the like can be used, for example. The transistor may have a single gate structure in which one channel formation region is formed, a double gate structure in which two channel formation regions are formed, or a triple gate structure in which three channel formation regions are formed. Alternatively, a dual gate type having two gate electrode layers disposed above and below the channel region with a gate insulating film interposed therebetween may be used.
図1(E)に示すように、トランジスタ410は、絶縁表面を有する基板400上に、ゲート電極層401、ゲート絶縁膜402、結晶性酸化物半導体膜403、ソース電極層405a、ドレイン電極層405bを含む。トランジスタ410上には、絶縁膜407が形成されている。
As illustrated in FIG. 1E, the
また、絶縁膜407は単層でも積層でもよいが、酸化アルミニウム膜を含む構造とする。本実施の形態では、ゲート絶縁膜402は酸化シリコン膜であり、絶縁膜407は酸化アルミニウム膜である。
The insulating
結晶性酸化物半導体膜403は、結晶を含む結晶性酸化物半導体膜である。結晶性酸化物半導体膜403としては、表面に平行なa−b面を有し、該表面に対して概略垂直なc軸を有している結晶を含む酸化物半導体膜であって、単結晶構造ではなく、非晶質構造でもない構造であり、c軸配向を有した結晶性酸化物半導体(CAAC)であることが好ましい。結晶性酸化物半導体膜とすることで、可視光や紫外光の照射によるトランジスタ410の電気的特性変化をより抑制し、信頼性の高い半導体装置とすることができる。
The crystalline
図1(A)乃至(E)にトランジスタ410の作製方法の一例を示す。
FIGS. 1A to 1E illustrate an example of a method for manufacturing the
まず、絶縁表面を有する基板400上に導電膜を形成した後、第1のフォトリソグラフィ工程によりゲート電極層401を形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
First, after a conductive film is formed over the
絶縁表面を有する基板400に使用することができる基板に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、SOI基板などを適用することもでき、これらの基板上に半導体素子が設けられたものを、基板400として用いてもよい。
There is no particular limitation on a substrate that can be used as the
また、基板400として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有する半導体装置を作製するには、可撓性基板上に結晶性酸化物半導体膜403を含むトランジスタ410を直接作製してもよいし、他の作製基板に結晶性酸化物半導体膜403を含むトランジスタ410を作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体膜を含むトランジスタとの間に剥離層を設けるとよい。
Alternatively, a semiconductor device may be manufactured using a flexible substrate as the
下地膜となる絶縁膜を基板400とゲート電極層401との間に設けてもよい。下地膜は、基板400からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。
An insulating film serving as a base film may be provided between the
また、ゲート電極層401の材料は、プラズマCVD法又はスパッタリング法等により、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
The
また、ゲート電極層401の材料は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料、また透光性を有する導電性材料の窒化物を適用することもできる。また、上記透光性を有する導電性材料と、上記金属材料の積層構造とすることもできる。
The material of the
また、ゲート電極層401を積層構造とし、その一層として、In−Sn−O系、In−Sn−Zn−O系、In−Al−Zn−O系、Sn−Ga−Zn−O系、Al−Ga−Zn−O系、Sn−Al−Zn−O系、In−Zn−O系、Sn−Zn−O系、Al−Zn−O系、In−O系、Sn−O系、Zn−O系の金属酸化物を用いてもよい。ゲート電極層401を積層構造とし、その一層として特に仕事関数の大きな材料であるインジウム、ガリウム、及び亜鉛を含む酸窒化物膜(IGZON膜とも呼ぶ)を用いることが好ましい。インジウム、ガリウム、及び亜鉛を含む酸窒化物膜は、アルゴン及び窒素の混合ガス雰囲気下で成膜することにより得られる。
In addition, the
例えば、ゲート電極層401として基板400側から銅膜と、タングステン膜と、インジウム、ガリウム、及び亜鉛を含む酸窒化物膜(IGZON膜)との積層構造、タングステン膜と、窒化タングステン膜と、銅膜と、チタン膜との積層構造などを用いることができる。
For example, a stacked structure of a copper film, a tungsten film, and an oxynitride film (IGZON film) containing indium, gallium, and zinc as the
次いで、ゲート電極層401上にプラズマCVD法又はスパッタリング法等により、ゲート絶縁膜402を形成する。ゲート絶縁膜402の材料としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜を用いて形成することができる。
Next, the
また、ゲート絶縁膜402の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート(HfSixOy(x>0、y>0))、窒素が添加されたハフニウムシリケート(HfSiOxNy(x>0、y>0))、ハフニウムアルミネート(HfAlxOy(x>0、y>0))、酸化ランタンなどのhigh−k材料を用いることでゲートリーク電流を低減できる。
As materials for the
ゲート絶縁膜402は単層でも積層でもよいが、結晶性酸化物半導体膜403に接する膜としては、酸化物絶縁膜が好ましい。本実施の形態では、ゲート絶縁膜402として酸化シリコン膜を用いる。
Although the
ゲート絶縁膜402は、結晶性酸化物半導体膜403と接するため、膜中(バルク中)に少なくとも化学量論比を超える量の酸素が存在することが好ましい。このような酸素の含有量が過剰な領域(酸素過剰領域)は、ゲート絶縁膜402の一部(界面も含む)に存在していればよい。例えば、ゲート絶縁膜402として、酸化シリコン膜を用いる場合には、SiO2+α(ただし、α>0)とする。
Since the
結晶性酸化物半導体膜403と接する酸化シリコン膜を、酸素を多く含む状態とすることによって、酸化物半導体膜へ酸素を供給する供給源として好適に機能させることができる。
By setting the silicon oxide film in contact with the crystalline
よって、このようなゲート絶縁膜402を用いることで、結晶性酸化物半導体膜403に酸素を供給することができ、特性を良好にすることができる。結晶性酸化物半導体膜403へ酸素を供給することにより、膜中の酸素欠損を補填することができる。
Therefore, by using such a
酸素の供給源となる酸素を多く(過剰に)含むゲート絶縁膜402を結晶性酸化物半導体膜403と接して設けることによって、該ゲート絶縁膜402から結晶性酸化物半導体膜403へ酸素を供給することができる。例えば、結晶性酸化物半導体膜403及びゲート絶縁膜402を少なくとも一部が接した状態で加熱工程を行うことによって結晶性酸化物半導体膜403への酸素の供給を行うことができる。
A
また、ゲート絶縁膜402、ゲート絶縁膜402上に形成される酸化物半導体膜に水素、水酸基及び水分がなるべく含まれないようにするために、酸化物半導体膜の成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極層401が形成された基板400、又はゲート絶縁膜402までが形成された基板400を予備加熱し、基板400に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、絶縁膜407の成膜前に、ソース電極層405a及びドレイン電極層405bまで形成した基板400にも同様に行ってもよい。
In order to prevent hydrogen, a hydroxyl group, and moisture from being contained in the
なお、非晶質酸化物半導体膜491をスパッタリング法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行い、ゲート絶縁膜402の表面に付着している粉状物質(パーティクル、ごみともいう)を除去することが好ましい。逆スパッタリングとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
Note that before the amorphous
次いで、ゲート絶縁膜402上に、膜厚2nm以上200nm以下、好ましくは5nm以上30nm以下の非晶質酸化物半導体膜491を形成する(図1(A)参照)。
Next, an amorphous
非晶質酸化物半導体膜491の成膜方法は、スパッタリング法、MBE(Molecular Beam Epitaxy)法、CVD法、パルスレーザ堆積法、ALD(Atomic Layer Deposition)法等を適宜用いることができる。また、非晶質酸化物半導体膜491は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置、所謂CPスパッタ装置(Columnar Plasma Sputtering system)を用いて成膜してもよい。
As a method for forming the amorphous
非晶質酸化物半導体膜491に用いる酸化物半導体としては、少なくともインジウム(In)あるいは亜鉛(Zn)を含むことが好ましい。特にInとZnを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム(Ga)を有することが好ましい。また、スタビライザーとしてスズ(Sn)を有することが好ましい。また、スタビライザーとしてハフニウム(Hf)を有することが好ましい。また、スタビライザーとしてアルミニウム(Al)を有することが好ましい。
An oxide semiconductor used for the amorphous
また、他のスタビライザーとして、ランタノイドである、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ルテチウム(Lu)のいずれか一種あるいは複数種を有してもよい。 Other stabilizers include lanthanoids such as lanthanum (La), cerium (Ce), praseodymium (Pr), neodymium (Nd), samarium (Sm), europium (Eu), gadolinium (Gd), and terbium (Tb). , Dysprosium (Dy), holmium (Ho), erbium (Er), thulium (Tm), ytterbium (Yb), or lutetium (Lu).
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるIn−Zn系酸化物、Sn−Zn系酸化物、Al−Zn系酸化物、Zn−Mg系酸化物、Sn−Mg系酸化物、In−Mg系酸化物、In−Ga系酸化物、三元系金属の酸化物であるIn−Ga−Zn系酸化物(IGZOとも表記する)、In−Al−Zn系酸化物、In−Sn−Zn系酸化物、Sn−Ga−Zn系酸化物、Al−Ga−Zn系酸化物、Sn−Al−Zn系酸化物、In−Hf−Zn系酸化物、In−La−Zn系酸化物、In−Ce−Zn系酸化物、In−Pr−Zn系酸化物、In−Nd−Zn系酸化物、In−Sm−Zn系酸化物、In−Eu−Zn系酸化物、In−Gd−Zn系酸化物、In−Tb−Zn系酸化物、In−Dy−Zn系酸化物、In−Ho−Zn系酸化物、In−Er−Zn系酸化物、In−Tm−Zn系酸化物、In−Yb−Zn系酸化物、In−Lu−Zn系酸化物、四元系金属の酸化物であるIn−Sn−Ga−Zn系酸化物、In−Hf−Ga−Zn系酸化物、In−Al−Ga−Zn系酸化物、In−Sn−Al−Zn系酸化物、In−Sn−Hf−Zn系酸化物、In−Hf−Al−Zn系酸化物を用いることができる。 For example, as an oxide semiconductor, indium oxide, tin oxide, zinc oxide, binary metal oxides such as In—Zn oxide, Sn—Zn oxide, Al—Zn oxide, Zn—Mg oxide Oxides, Sn—Mg oxides, In—Mg oxides, In—Ga oxides, In—Ga—Zn oxides (also referred to as IGZO) which are oxides of ternary metals, In— Al-Zn oxide, In-Sn-Zn oxide, Sn-Ga-Zn oxide, Al-Ga-Zn oxide, Sn-Al-Zn oxide, In-Hf-Zn oxide In-La-Zn-based oxide, In-Ce-Zn-based oxide, In-Pr-Zn-based oxide, In-Nd-Zn-based oxide, In-Sm-Zn-based oxide, In-Eu -Zn oxide, In-Gd-Zn oxide, In-Tb-Zn oxide, n-Dy-Zn-based oxide, In-Ho-Zn-based oxide, In-Er-Zn-based oxide, In-Tm-Zn-based oxide, In-Yb-Zn-based oxide, In-Lu-Zn -Based oxides, In-Sn-Ga-Zn-based oxides that are oxides of quaternary metals, In-Hf-Ga-Zn-based oxides, In-Al-Ga-Zn-based oxides, In-Sn- An Al—Zn-based oxide, an In—Sn—Hf—Zn-based oxide, or an In—Hf—Al—Zn-based oxide can be used.
なお、ここで、例えば、In−Ga−Zn系酸化物とは、InとGaとZnを主成分として有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素が入っていてもよい。 Note that here, for example, an In—Ga—Zn-based oxide means an oxide containing In, Ga, and Zn as its main components, and there is no limitation on the ratio of In, Ga, and Zn. Moreover, metal elements other than In, Ga, and Zn may be contained.
また、酸化物半導体として、InMO3(ZnO)m(m>0、且つ、mは整数でない)で表記される材料を用いてもよい。なお、Mは、Ga、Fe、Mn及びCoから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、In2SnO5(ZnO)n(n>0、且つ、nは整数)で表記される材料を用いてもよい。 Alternatively, a material represented by InMO 3 (ZnO) m (m> 0 is satisfied, and m is not an integer) may be used as the oxide semiconductor. Note that M represents one metal element or a plurality of metal elements selected from Ga, Fe, Mn, and Co. Alternatively, a material represented by In 2 SnO 5 (ZnO) n (n> 0 is satisfied, and n is an integer) may be used as the oxide semiconductor.
例えば、In:Ga:Zn=1:1:1(=1/3:1/3:1/3)あるいはIn:Ga:Zn=2:2:1(=2/5:2/5:1/5)の原子比のIn−Ga−Zn系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、In:Sn:Zn=1:1:1(=1/3:1/3:1/3)、In:Sn:Zn=2:1:3(=1/3:1/6:1/2)あるいはIn:Sn:Zn=2:1:5(=1/4:1/8:5/8)の原子比のIn−Sn−Zn系酸化物やその組成の近傍の酸化物を用いるとよい。 For example, In: Ga: Zn = 1: 1: 1 (= 1/3: 1/3: 1/3) or In: Ga: Zn = 2: 2: 1 (= 2/5: 2/5: 1). / 5) atomic ratio In—Ga—Zn-based oxides and oxides in the vicinity of the composition can be used. Alternatively, In: Sn: Zn = 1: 1: 1 (= 1/3: 1/3: 1/3), In: Sn: Zn = 2: 1: 3 (= 1/3: 1/6: 1) / 2) or In: Sn: Zn = 2: 1: 5 (= 1/4: 1/8: 5/8) atomic ratio In—Sn—Zn-based oxide or an oxide in the vicinity of the composition. Use it.
しかし、これらに限られず、必要とする半導体特性(移動度、しきい値、ばらつき等)に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度等を適切なものとすることが好ましい。 However, the composition is not limited thereto, and a material having an appropriate composition may be used depending on required semiconductor characteristics (mobility, threshold value, variation, etc.). In order to obtain the required semiconductor characteristics, it is preferable that the carrier concentration, impurity concentration, defect density, atomic ratio of metal element to oxygen, interatomic bond distance, density, and the like are appropriate.
例えば、In−Sn−Zn系酸化物では比較的容易に高い移動度が得られる。 For example, high mobility can be obtained relatively easily with an In—Sn—Zn-based oxide.
なお、例えば、In、Ga、Znの原子数比がIn:Ga:Zn=a:b:c(a+b+c=1)である酸化物の組成が、原子数比がIn:Ga:Zn=A:B:C(A+B+C=1)の酸化物の組成の近傍であるとは、a、b、cが、(a―A)2+(b―B)2+(c―C)2≦r2を満たすことを言い、rは、例えば、0.05とすればよい。他の酸化物でも同様である。 Note that for example, the composition of an oxide in which the atomic ratio of In, Ga, and Zn is In: Ga: Zn = a: b: c (a + b + c = 1) has an atomic ratio of In: Ga: Zn = A: B: being in the vicinity of the oxide composition of C (A + B + C = 1), a, b and c are (a−A) 2 + (b−B) 2 + (c−C) 2 ≦ r 2 R may be 0.05, for example. The same applies to other oxides.
結晶性を有する酸化物半導体である結晶性酸化物半導体膜403は、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ(Ra)が1nm以下、好ましくは0.3nm以下、より好ましくは0.1nm以下の表面上に形成するとよい。
The crystalline
なお、Raは、JIS B0601で定義されている中心線平均粗さを面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」と表現でき、以下の式にて定義される。 Ra is a three-dimensional extension of the centerline average roughness defined in JIS B0601 so that it can be applied to a surface. “A value obtained by averaging the absolute values of deviations from a reference surface to a specified surface” "And is defined by the following equation.
なお、上記において、S0は、測定面(座標(x1,y1)(x1,y2)(x2,y1)(x2,y2)で表される4点によって囲まれる長方形の領域)の面積を指し、Z0は測定面の平均高さを指す。Raは原子間力顕微鏡(AFM:Atomic Force Microscope)にて評価可能である。 In the above, S 0 is surrounded by four points represented by the measurement plane (coordinates (x 1 , y 1 ) (x 1 , y 2 ) (x 2 , y 1 ) (x 2 , y 2 )). (Rectangular region) indicates the area, and Z 0 indicates the average height of the measurement surface. Ra can be evaluated with an atomic force microscope (AFM).
よって、ゲート絶縁膜402において結晶性酸化物半導体膜403(図1(A)においては非晶質酸化物半導体膜491)が接して形成される領域に、平坦化処理を行ってもよい。平坦化処理としては、特に限定されないが、研磨処理(例えば、化学的機械研磨(Chemical Mechanical Polishing:CMP)法)、ドライエッチング処理、プラズマ処理を用いることができる。
Therefore, planarization treatment may be performed on a region where the crystalline oxide semiconductor film 403 (the amorphous
プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行うことができる。 As the plasma treatment, for example, reverse sputtering in which an argon gas is introduced to generate plasma can be performed.
平坦化処理として、研磨処理、ドライエッチング処理、プラズマ処理は複数回行ってもよく、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順も特に限定されず、ゲート絶縁膜402表面の凹凸状態に合わせて適宜設定すればよい。
As the planarization treatment, the polishing treatment, the dry etching treatment, and the plasma treatment may be performed a plurality of times or in combination. In the case of performing the combination, the order of steps is not particularly limited, and may be set as appropriate in accordance with the uneven state of the surface of the
本実施の形態では、非晶質酸化物半導体膜491をIn−Ga−Zn系金属酸化物ターゲットを用いてスパッタリング法により成膜する。また、非晶質酸化物半導体膜491を成膜する際の雰囲気としては、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下において行うことができる。
In this embodiment, the amorphous
なお、非晶質酸化物半導体膜491は、成膜時に酸素が多く含まれるような条件(例えば、酸素100%の雰囲気下でスパッタリング法により成膜を行うなど)で成膜して、酸素を多く含む(好ましくは酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている)膜とすることが好ましい。
Note that the amorphous
酸化物半導体膜をスパッタリング法で作製するためのターゲットとしては、例えば、組成比として、In2O3:Ga2O3:ZnO=1:1:2[mol比]の酸化物ターゲットを用い、In−Ga−Zn膜を成膜する。また、このターゲットの材料及び組成に限定されず、例えば、In2O3:Ga2O3:ZnO=1:1:1[mol比]の金属酸化物ターゲットを用いてもよい。 As a target for forming the oxide semiconductor film by a sputtering method, for example, an oxide target having a composition ratio of In 2 O 3 : Ga 2 O 3 : ZnO = 1: 1: 2 [mol ratio] is used. An In—Ga—Zn film is formed. Without limitation to the material and the composition of the target, for example, In 2 O 3: Ga 2 O 3: ZnO = 1: 1: 1 may be used a metal oxide target [mol ratio].
また、金属酸化物ターゲットの充填率は90%以上100%以下、好ましくは95%以上99.9%以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜とすることができる。 The filling rate of the metal oxide target is 90% to 100%, preferably 95% to 99.9%. By using a metal oxide target with a high filling rate, the formed oxide semiconductor film can be a dense film.
酸化物半導体膜を、成膜する際に用いるスパッタリングガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。 As a sputtering gas used for forming the oxide semiconductor film, a high-purity gas from which impurities such as hydrogen, water, a hydroxyl group, or hydride are removed is preferably used.
減圧状態に保持された成膜室内に基板を保持する。そして、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板400上に非晶質酸化物半導体膜491を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水(H2O)など水素原子を含む化合物(より好ましくは炭素原子を含む化合物も)等が排気されるため、当該成膜室で成膜した非晶質酸化物半導体膜491に含まれる不純物の濃度を低減できる。
The substrate is held in a film formation chamber held in a reduced pressure state. Then, a sputtering gas from which hydrogen and moisture are removed is introduced while moisture remaining in the deposition chamber is removed, and an amorphous
また、ゲート絶縁膜402と非晶質酸化物半導体膜491とを大気に解放せずに連続的に形成することが好ましい。ゲート絶縁膜402と非晶質酸化物半導体膜491とを大気に曝露せずに連続して形成すると、ゲート絶縁膜402表面に水素や水分などの不純物が吸着することを防止することができる。
The
また、非晶質酸化物半導体膜491に過剰な水素(水や水酸基を含む)を除去(脱水化または脱水素化)するための加熱処理を行ってもよい。加熱処理の温度は、非晶質酸化物半導体膜が結晶化しない温度とし、代表的には250℃以上400℃以下、好ましくは300℃以下とする。
Further, heat treatment for removing (dehydrating or dehydrogenating) excess hydrogen (including water and a hydroxyl group) may be performed on the amorphous
なお、脱水化又は脱水素化のための加熱処理は、非晶質酸化物半導体膜491の形成後、非晶質酸化物半導体膜491へ酸素の導入工程前であれば、トランジスタ410の作製工程においてどのタイミングで行ってもよい。
Note that the heat treatment for dehydration or dehydrogenation is performed after the formation of the amorphous
また、脱水化又は脱水素化のための加熱処理は、非晶質酸化物半導体膜491が島状に加工される前に行うと、ゲート絶縁膜402に含まれる酸素が加熱処理によって放出されるのを防止することができるため好ましい。
In addition, when the heat treatment for dehydration or dehydrogenation is performed before the amorphous
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N(99.9999%)以上好ましくは7N(99.99999%)以上(即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。 Note that in the heat treatment, it is preferable that water, hydrogen, or the like be not contained in nitrogen or a rare gas such as helium, neon, or argon. Alternatively, the purity of nitrogen or a rare gas such as helium, neon, or argon introduced into the heat treatment apparatus is 6N (99.9999%) or more, preferably 7N (99.99999%) or more (that is, the impurity concentration is 1 ppm or less, preferably Is preferably 0.1 ppm or less).
また、加熱処理で非晶質酸化物半導体膜491を加熱した後、同じ炉に高純度の酸素ガス、高純度の二窒化酸素ガス、又は超乾燥エア(CRDS(キャビティリングダウンレーザー分光法)方式の露点計を用いて測定した場合の水分量が20ppm(露点換算で−55℃)以下、好ましくは1ppm以下、好ましくは10ppb以下の空気)を導入してもよい。酸素ガスまたは二窒化酸素ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガスまたは二窒化酸素ガスの純度を、6N以上好ましくは7N以上(即ち、酸素ガスまたは二窒化酸素ガス中の不純物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。酸素ガス又は二窒化酸素ガスの作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった非晶質酸化物半導体を構成する主成分材料である酸素を供給することによって、非晶質酸化物半導体膜を高純度化及び電気的にI型(真性)化することができる。
In addition, after the amorphous
次に、非晶質酸化物半導体膜491に酸素431(少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む)を導入して、非晶質酸化物半導体膜491に酸素の供給を行う。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。
Next, oxygen 431 (including at least one of oxygen radicals, oxygen atoms, and oxygen ions) is introduced into the amorphous
本実施の形態におけるトランジスタ410の作製工程において、酸素の導入工程は、非晶質酸化物半導体膜491の形成後、絶縁膜407として酸化アルミニウム膜が形成される前までに行う。なお、脱水化または脱水素化するための加熱処理は、酸素の導入工程の前に行う。また、酸素の導入工程は、非晶質酸化物半導体膜に直接導入してもよいし、ゲート絶縁膜や絶縁膜などの他の膜を通過して非晶質酸化物半導体膜へ導入してもよい。酸素を非晶質酸化物半導体膜に他の膜を通過して導入する場合は、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いればよいが、本実施の形態のように酸素を露出された非晶質酸化物半導体膜491へ直接導入する場合は、プラズマ処理なども用いることができる。
In the manufacturing process of the
本実施の形態では、イオン注入法により非晶質酸化物半導体膜491に酸素431を注入する。酸素431の注入工程により、非晶質酸化物半導体膜491は、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている非晶質酸化物半導体膜441となる(図1(B)参照)。
In this embodiment,
例えば、酸素431の導入工程によって導入された非晶質酸化物半導体膜441における酸素濃度を1×1018/cm3以上3×1021/cm3以下とするのが好ましい。なお、酸素過剰領域は、非晶質酸化物半導体膜441の一部(界面も含む)に存在していればよい。よって、酸素431を導入することにより、ゲート絶縁膜402、非晶質酸化物半導体膜441、及び絶縁膜407の積層において、ゲート絶縁膜402と非晶質酸化物半導体膜441との界面、非晶質酸化物半導体膜441中、又は非晶質酸化物半導体膜441と絶縁膜407との界面の少なくとも一に酸素を含有させる。
For example, it is preferable that the oxygen concentration in the amorphous
非晶質酸化物半導体膜441は、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている。この場合、酸素の含有量は、酸化物半導体の化学量論的組成比を超える程度とする。あるいは、酸素の含有量は、単結晶の場合の酸素の量を超える程度とする。酸化物半導体の格子間に酸素が存在する場合もある。このような酸化物半導体の組成はInGaZnmOm+3x(x>1)で表すことができる。例えば、m=1であるとき、酸化物半導体の組成はInGaZnO1+3x(x>1)となり、酸素過剰である場合には、1+3xが4を越える値を示す。
The amorphous
供給された酸素431によって、非晶質酸化物半導体膜441中に存在する酸素欠損を補填することができる。
Oxygen vacancies existing in the amorphous
なお、酸素431の導入工程により、非晶質酸化物半導体膜441中の非晶質状態を、より均一化することができる。
Note that the amorphous state in the amorphous
なお、酸化物半導体において、酸素は主たる成分材料の一つである。このため、酸化物半導体膜中の酸素濃度を、SIMS(Secondary Ion Mass Spectrometry)などの方法を用いて、正確に見積もることは難しい。つまり、酸化物半導体膜に酸素が意図的に添加されたか否かを判別することは困難であるといえる。 Note that oxygen is one of main component materials in an oxide semiconductor. Therefore, it is difficult to accurately estimate the oxygen concentration in the oxide semiconductor film using a method such as SIMS (Secondary Ion Mass Spectrometry). That is, it can be said that it is difficult to determine whether oxygen is intentionally added to the oxide semiconductor film.
ところで、酸素には17Oや18Oといった同位体が存在し、自然界におけるこれらの存在比率はそれぞれ酸素原子全体の0.037%、0.204%程度であることが知られている。つまり、酸化物半導体膜中におけるこれら同位体の濃度は、SIMSなどの方法によって見積もることができる程度になるから、これらの濃度を測定することで、酸化物半導体膜中の酸素濃度をより正確に見積もることが可能な場合がある。よって、これらの濃度を測定することで、酸化物半導体膜に意図的に酸素が添加されたか否かを判別してもよい。 By the way, it is known that oxygen has isotopes such as 17 O and 18 O, and their abundance ratios in the natural world are about 0.037% and 0.204% of the whole oxygen atom, respectively. In other words, since the concentration of these isotopes in the oxide semiconductor film can be estimated by a method such as SIMS, the oxygen concentration in the oxide semiconductor film can be more accurately measured by measuring these concentrations. It may be possible to estimate. Therefore, it may be determined whether oxygen is intentionally added to the oxide semiconductor film by measuring these concentrations.
本実施の形態のように、酸素431を直接非晶質酸化物半導体膜441へ導入する場合は、非晶質酸化物半導体膜441と接する絶縁膜(ゲート絶縁膜402、絶縁膜407など)を、必ずしも酸素を多く含む膜とする必要はないが、非晶質酸化物半導体膜441と接する絶縁膜(ゲート絶縁膜402、絶縁膜407など)を、酸素を多く含む膜とし、さらに酸素431を直接非晶質酸化物半導体膜441に導入し、複数の酸素供給方法を行ってもよい。
In the case where
次いで、非晶質酸化物半導体膜441を第2のフォトリソグラフィ工程により島状の非晶質酸化物半導体膜443に加工する(図1(C)参照)。また、島状の非晶質酸化物半導体膜443を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
Next, the amorphous
なお、開示する発明の一形態において、酸化物半導体膜(非晶質酸化物半導体膜及び結晶性酸化物半導体膜)は、本実施の形態で示すように島状に加工してもよいし、形状を加工せず、膜状のまままでもよい。 Note that in one embodiment of the disclosed invention, an oxide semiconductor film (an amorphous oxide semiconductor film and a crystalline oxide semiconductor film) may be processed into an island shape as described in this embodiment, The shape may be left as it is without being processed.
また、ゲート絶縁膜402にコンタクトホールを形成する場合、その工程は非晶質酸化物半導体膜443の加工時に同時に行うことができる。
In the case where a contact hole is formed in the
なお、ここでの非晶質酸化物半導体膜441のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。例えば、非晶質酸化物半導体膜441のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ITO07N(関東化学社製)を用いてもよい。
Note that etching of the amorphous
次いで、ゲート絶縁膜402、及び非晶質酸化物半導体膜443上に、ソース電極層及びドレイン電極層(これと同じ層で形成される配線を含む)となる導電膜を形成する。該導電膜は後の加熱処理に耐えられる材料を用いる。ソース電極層、及びドレイン電極層に用いる導電膜としては、例えば、Al、Cr、Cu、Ta、Ti、Mo、Wから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜(窒化チタン膜、窒化モリブデン膜、窒化タングステン膜)等を用いることができる。また、Al、Cuなどの金属膜の下側又は上側の一方または双方にTi、Mo、Wなどの高融点金属膜またはそれらの金属窒化物膜(窒化チタン膜、窒化モリブデン膜、窒化タングステン膜)を積層させた構成としてもよい。また、ソース電極層、及びドレイン電極層に用いる導電膜としては、導電性の金属酸化物で形成してもよい。導電性の金属酸化物としては酸化インジウム(In2O3)、酸化スズ(SnO2)、酸化亜鉛(ZnO)、酸化インジウム酸化スズ(In2O3―SnO2)、酸化インジウム酸化亜鉛(In2O3―ZnO)またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
Next, a conductive film to be a source electrode layer and a drain electrode layer (including a wiring formed using the same layer) is formed over the
第3のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層405a、ドレイン電極層405bを形成した後、レジストマスクを除去する。
A resist mask is formed over the conductive film by a third photolithography step, and selective etching is performed to form the
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。 In order to reduce the number of photomasks used in the photolithography process and the number of processes, the etching process may be performed using a resist mask formed by a multi-tone mask that is an exposure mask in which transmitted light has a plurality of intensities. Good. A resist mask formed using a multi-tone mask has a shape with a plurality of thicknesses, and the shape can be further deformed by etching. Therefore, the resist mask can be used for a plurality of etching processes for processing into different patterns. . Therefore, a resist mask corresponding to at least two kinds of different patterns can be formed by using one multi-tone mask. Therefore, the number of exposure masks can be reduced, and the corresponding photolithography process can be reduced, so that the process can be simplified.
なお、導電膜のエッチングの際に、非晶質酸化物半導体膜443がエッチングされ、分断することのないようエッチング条件を最適化することが望まれる。しかしながら、導電膜のみをエッチングし、非晶質酸化物半導体膜443を全くエッチングしないという条件を得ることは難しく、導電膜のエッチングの際に非晶質酸化物半導体膜443は一部のみがエッチングされ、溝部(凹部)を有する酸化物半導体膜となることもある。
Note that it is preferable that etching conditions be optimized so as not to etch and divide the amorphous
本実施の形態では、導電膜としてTi膜を用い、非晶質酸化物半導体膜443にはIn−Ga−Zn系酸化物半導体を用いたので、エッチング液としてアンモニア過水(アンモニア、水、過酸化水素水の混合液)を用いる。
In this embodiment, a Ti film is used as the conductive film and an In—Ga—Zn-based oxide semiconductor is used for the amorphous
次いで、非晶質酸化物半導体膜443の一部に接する絶縁膜407を形成する(図1(D)参照)。絶縁膜407は単層でも積層でもよいが、酸化アルミニウム膜を含む構造とする。
Next, an insulating
絶縁膜407に含まれる酸化アルミニウム膜の膜厚は、30nm以上500nm以下、好ましくは50nm以上200nm以下とする。絶縁膜407は、スパッタリング法など、絶縁膜407に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。絶縁膜407に水素が含まれると、その水素の酸化物半導体膜への侵入、又は水素による酸化物半導体膜中の酸素の引き抜きが生じ酸化物半導体膜のバックチャネルが低抵抗化(N型化)してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁膜407はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。
The thickness of the aluminum oxide film included in the insulating
酸化アルミニウム膜も、該酸化アルミニウムが結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれていることが好ましい。この場合、酸素の含有量は、酸化アルミニウムの化学量論的組成比を超える程度とする。あるいは、酸素の含有量は、単結晶の場合の酸素の量を超える程度とする。酸化アルミニウムの格子間に酸素が存在する場合もある。組成がAlOx(x>0)で表現される場合、xは3/2を超える酸素過剰領域を有する酸化アルミニウム膜を用いることが好ましい。このような酸素過剰領域は、酸化アルミニウム膜の一部(界面も含む)に存在していればよい。 The aluminum oxide film also preferably includes a region where the oxygen content is excessive with respect to the stoichiometric composition ratio in the crystalline state of the aluminum oxide. In this case, the oxygen content is set to exceed the stoichiometric composition ratio of aluminum oxide. Alternatively, the oxygen content is set to exceed the amount of oxygen in the case of a single crystal. Oxygen may be present between the aluminum oxide lattices. When the composition is expressed by AlO x (x> 0), it is preferable to use an aluminum oxide film having an oxygen excess region where x exceeds 3/2. Such an oxygen-excess region may be present in a part (including the interface) of the aluminum oxide film.
本実施の形態では、絶縁膜407として膜厚100nmの酸化アルミニウム膜を、スパッタリング法を用いて成膜する。酸化アルミニウム膜のスパッタリング法による成膜は、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下において行うことができる。
In this embodiment, an aluminum oxide film with a thickness of 100 nm is formed as the insulating
酸化物半導体膜の成膜時と同様に、絶縁膜407の成膜室内の残留水分を除去するためには、吸着型の真空ポンプ(クライオポンプなど)を用いることが好ましい。クライオポンプを用いて排気した成膜室で成膜した絶縁膜407に含まれる不純物の濃度を低減できる。また、絶縁膜407の成膜室内の残留水分を除去するための排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。
In the same manner as in the formation of the oxide semiconductor film, an adsorption vacuum pump (such as a cryopump) is preferably used in order to remove residual moisture in the deposition chamber of the insulating
絶縁膜407を、成膜する際に用いるスパッタガスとしては、水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
As a sputtering gas used for forming the insulating
絶縁膜407を積層する場合、酸化アルミニウム膜の他に、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、又は酸化ガリウム膜などの無機絶縁膜を用いることができる。図10(A)にトランジスタ410において、絶縁膜407を絶縁膜407a、絶縁膜407bの積層構造とするトランジスタ410aの例を示す。
In the case where the insulating
図10(A)に示すように、結晶性酸化物半導体膜403、ソース電極層405a、ドレイン電極層405b上に絶縁膜407bを形成し、絶縁膜407b上に絶縁膜407aを形成する。絶縁膜407bは酸素の含有量が過剰な領域が含まれている酸化物絶縁膜を用いると、結晶性酸化物半導体膜403への酸素の供給源となるために好ましい。例えば、本実施の形態では、絶縁膜407bとして、酸化シリコンが結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている酸化シリコン膜を用い、絶縁膜407aとして酸化アルミニウム膜を用いる。
As shown in FIG. 10 (A), the crystalline
次に非晶質酸化物半導体膜443に加熱処理を行い、該非晶質酸化物半導体膜443の少なくとも一部を結晶化させて、結晶を含む結晶性酸化物半導体膜403を形成する。本実施の形態では、結晶性酸化物半導体膜403は、表面に概略垂直なc軸を有している結晶を含む。
Next, heat treatment is performed on the amorphous
非晶質酸化物半導体膜443上に絶縁膜407として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果(ブロック効果)が高い。
The aluminum oxide film provided as the insulating
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜(非晶質酸化物半導体膜443及び結晶性酸化物半導体膜403)への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜(非晶質酸化物半導体膜443及び結晶性酸化物半導体膜403)からの放出を防止する保護膜として機能する。
Therefore, the aluminum oxide film is formed into an oxide semiconductor film (amorphous
非晶質酸化物半導体膜443を結晶化させる加熱処理を、絶縁膜407として設けられた酸化アルミニウム膜によって非晶質酸化物半導体膜443が覆われた状態で行うため、結晶化のための加熱処理によって非晶質酸化物半導体膜443から酸素が放出されるのを防止することができる。従って、得られる結晶性酸化物半導体膜403は、非晶質酸化物半導体膜443の含む酸素量を維持し、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む膜とすることができる。
Since heat treatment for crystallizing the amorphous
結晶性酸化物半導体膜403中において、酸素が脱離した箇所では酸素欠損が存在する。酸素を過剰に含まない酸化物半導体は、酸素欠損が生じてもその欠損部分を他の酸素で補うことができない。しかしながら、開示する発明の一形態に係る結晶性酸化物半導体膜403は、酸素を過剰に含む結晶性酸化物半導体膜(本実施の形態では表面に概略垂直なc軸を有している結晶を含む半導体(CAAC−OS)膜)であり、結晶性酸化物半導体膜403は、酸素欠損が生じたとしても、膜中に過剰の酸素(好ましくは化学量論的組成比より過剰の酸素)を含有することで、この過剰酸素が欠損部分に作用して、直ちに酸素を欠損部分に補填することができる。
In the crystalline
よって、該結晶性酸化物半導体膜403をトランジスタ410に用いることで、酸素欠損に起因するトランジスタ410のしきい値電圧Vthのばらつき、しきい値電圧のシフトΔVthを低減することができる。
Therefore, when the crystalline
非晶質酸化物半導体膜443の少なくとも一部を結晶化させる加熱処理の温度は、250℃以上700℃以下、好ましくは400℃以上、より好ましくは500℃、さらに好ましくは550℃以上とする。
The temperature of heat treatment for crystallizing at least part of the amorphous
例えば、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜に対して酸素雰囲気下450℃において1時間の加熱処理を行う。 For example, a substrate is introduced into an electric furnace which is one of heat treatment apparatuses, and the oxide semiconductor film is subjected to heat treatment at 450 ° C. for 1 hour in an oxygen atmosphere.
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、GRTA(Gas Rapid Thermal Anneal)装置、LRTA(Lamp Rapid Thermal Anneal)装置等のRTA(Rapid Thermal Anneal)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。 Note that the heat treatment apparatus is not limited to an electric furnace, and an apparatus for heating an object to be processed by heat conduction or heat radiation from a heating element such as a resistance heating element may be used. For example, a rapid thermal annealing (RTA) device such as a GRTA (Gas Rapid Thermal Anneal) device or an LRTA (Lamp Rapid Thermal Anneal) device can be used. The LRTA apparatus is an apparatus that heats an object to be processed by radiation of light (electromagnetic waves) emitted from a lamp such as a halogen lamp, a metal halide lamp, a xenon arc lamp, a carbon arc lamp, a high pressure sodium lamp, or a high pressure mercury lamp. The GRTA apparatus is an apparatus that performs heat treatment using a high-temperature gas. As the high-temperature gas, an inert gas that does not react with an object to be processed by heat treatment, such as nitrogen or a rare gas such as argon, is used.
例えば、加熱処理として、650℃〜700℃の高温に加熱した不活性ガス中に基板を入れ、数分間加熱した後、基板を不活性ガス中から出すGRTAを行ってもよい。 For example, as the heat treatment, GRTA may be performed in which the substrate is placed in an inert gas heated to a high temperature of 650 ° C. to 700 ° C., heated for several minutes, and then the substrate is taken out of the inert gas.
なお、結晶化のための加熱処理として、レーザ光やランプ光などによる光照射による加熱処理を用いてもよい。例えば、非晶質酸化物半導体膜が吸収する波長のレーザ光を照射し、非晶質酸化物半導体膜の結晶化を行うことができる。 Note that as the heat treatment for crystallization, heat treatment by light irradiation with laser light, lamp light, or the like may be used. For example, the amorphous oxide semiconductor film can be crystallized by irradiation with laser light having a wavelength that is absorbed by the amorphous oxide semiconductor film.
加熱処理は、窒素、酸素、超乾燥空気(水の含有量が20ppm以下、好ましくは1ppm以下、好ましくは10ppb以下の空気)、または希ガス(アルゴン、ヘリウムなど)の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥空気、または希ガス等の雰囲気に水、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、酸素、または希ガスの純度を、6N(99.9999%)以上好ましくは7N(99.99999%)以上(即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。 The heat treatment may be performed in an atmosphere of nitrogen, oxygen, ultra-dry air (air with a water content of 20 ppm or less, preferably 1 ppm or less, preferably 10 ppb or less), or a rare gas (such as argon or helium). It is preferable that water, hydrogen, etc. are not contained in the atmosphere of nitrogen, oxygen, ultra-dry air, or rare gas. Further, the purity of nitrogen, oxygen, or a rare gas introduced into the heat treatment apparatus is 6N (99.9999%) or more, preferably 7N (99.99999%) or more (that is, the impurity concentration is 1 ppm or less, preferably 0.1 ppm). Or less).
高純度化され、酸素欠損が補填された結晶性酸化物半導体膜403は、水素、水などの不純物が十分に除去されており、結晶性酸化物半導体膜403中の水素濃度は5×1019/cm3以下、好ましくは5×1018/cm3以下である。なお、結晶性酸化物半導体膜403中の水素濃度は、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)で測定されるものである。
In the crystalline
このような結晶性酸化物半導体膜403中にはキャリアが極めて少なく(ゼロに近い)、キャリア濃度は1×1014/cm3未満、好ましくは1×1012/cm3未満、さらに好ましくは1×1011/cm3未満である。
Such a crystalline
以上の工程でトランジスタ410が形成される(図1(E)参照)。トランジスタ410は、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜を有するトランジスタである。よって、トランジスタ410は、電気的特性変動が抑制されており、電気的に安定である。
Through the above process, the
本実施の形態を用いて作製した、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜403を用いたトランジスタ410は、オフ状態における電流値(オフ電流値)を、チャネル幅1μm当たり室温にて100zA/μm(1zA(ゼプトアンペア)は1×10−21A)以下、好ましくは10zA/μm以下、より好ましくは1zA/μm以下、さらに好ましくは100yA/μm以下レベルにまで低くすることができる。
A
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供することができる。よって、信頼性の高い半導体装置を提供することができる。 As described above, a semiconductor device including an oxide semiconductor having stable electrical characteristics can be provided. Therefore, a highly reliable semiconductor device can be provided.
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。 This embodiment can be implemented in appropriate combination with any of the other embodiments.
(実施の形態2)
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図2を用いて説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
(Embodiment 2)
In this embodiment, another embodiment of a semiconductor device and a method for manufacturing the semiconductor device will be described with reference to FIGS. The same portions as those in the above embodiment or portions and processes having similar functions can be performed in the same manner as in the above embodiment, and repeated description is omitted. Detailed descriptions of the same parts are omitted.
本実施の形態では、開示する発明に係る半導体装置の作製方法において、非晶質酸化物半導体膜への酸素導入工程を、トランジスタ410上に設けられた絶縁膜を通過して行う例を示す。
In this embodiment, an example in which the oxygen introduction step into the amorphous oxide semiconductor film is performed through the insulating film provided over the
図2(A)乃至(E)に本実施の形態におけるトランジスタ410の作製方法の一例を示す。
2A to 2E illustrate an example of a method for manufacturing the
絶縁表面を有する基板400上に導電膜を形成した後、ゲート電極層401を形成する。
After a conductive film is formed over the
次いで、ゲート電極層401上にプラズマCVD法又はスパッタリング法等により、ゲート絶縁膜402を形成する。
Next, the
次いで、ゲート絶縁膜402上に、膜厚2nm以上200nm以下、好ましくは5nm以上30nm以下の非晶質酸化物半導体膜491を形成する(図2(A)参照)。
Next, an amorphous
また、非晶質酸化物半導体膜491に過剰な水素(水や水酸基を含む)を除去(脱水化または脱水素化)するための加熱処理を行ってもよい。
Further, heat treatment for removing (dehydrating or dehydrogenating) excess hydrogen (including water and a hydroxyl group) may be performed on the amorphous
次いで、非晶質酸化物半導体膜491をフォトリソグラフィ工程により島状の非晶質酸化物半導体膜492に加工する(図2(B)参照)。
Next, the amorphous
次いで、ゲート絶縁膜402、及び非晶質酸化物半導体膜492上に、ソース電極層405a及びドレイン電極層405bを形成する。
Next, the
次いで、非晶質酸化物半導体膜492の一部に接する絶縁膜407を形成する(図2(C)参照)。絶縁膜407も単層でも積層でもよいが、酸化アルミニウム膜を含む構造とする。
Next, an insulating
本実施の形態では、絶縁膜407として膜厚100nmの酸化アルミニウム膜を、スパッタリング法を用いて成膜する。
In this embodiment, an aluminum oxide film with a thickness of 100 nm is formed as the insulating
次に、非晶質酸化物半導体膜492に酸素431(少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む)を導入して、非晶質酸化物半導体膜492に酸素の供給を行う。
Next, oxygen 431 (including at least one of oxygen radicals, oxygen atoms, and oxygen ions) is introduced into the amorphous
本実施の形態では、絶縁膜407の形成後に、イオン注入法により絶縁膜407を通過して、非晶質酸化物半導体膜492に酸素431を注入する。酸素431の注入工程により、非晶質酸化物半導体膜492は、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている非晶質酸化物半導体膜443となる(図2(D)参照)。
In this embodiment, after the insulating
供給された酸素431によって、非晶質酸化物半導体膜443中に存在する酸素欠損を補填することができる。
Oxygen vacancies existing in the amorphous
なお、酸素の導入条件によっては、絶縁膜を通過して、非晶質酸化物半導体膜へ酸素を導入する際、酸素を絶縁膜の一部(及び絶縁膜と非晶質酸化物半導体膜との界面)へも導入することができる。例えば、絶縁膜を酸化物絶縁膜(例えば酸化シリコン膜)と酸化アルミニウム膜との積層構造とする場合、非晶質酸化物半導体膜に酸素を導入する際に非晶質酸化物半導体膜と接する酸化物絶縁膜、非晶質酸化物半導体膜及び酸化物絶縁膜との界面にも酸素を導入し、非晶質酸化物半導体膜及び酸化物絶縁膜との積層において、酸素過剰な領域を形成することができる。 Note that depending on oxygen introduction conditions, oxygen may be introduced into part of the insulating film (and the insulating film and the amorphous oxide semiconductor film) when oxygen is introduced into the amorphous oxide semiconductor film through the insulating film. It is also possible to introduce it to the interface). For example, in the case where the insulating film has a stacked structure of an oxide insulating film (eg, a silicon oxide film) and an aluminum oxide film, the amorphous oxide semiconductor film is in contact with oxygen when it is introduced into the amorphous oxide semiconductor film. Oxygen is also introduced into the interface between the oxide insulating film, the amorphous oxide semiconductor film, and the oxide insulating film, and an oxygen-excess region is formed in the stack of the amorphous oxide semiconductor film and the oxide insulating film. can do.
次に非晶質酸化物半導体膜443に加熱処理を行い、該非晶質酸化物半導体膜443の少なくとも一部を結晶化させて、結晶性酸化物半導体膜403を形成する。
Next, the amorphous
本実施の形態では、結晶性酸化物半導体膜403として、表面に概略垂直なc軸を有している結晶を含む結晶性酸化物半導体膜403を形成する。
In this embodiment, as the crystalline
非晶質酸化物半導体膜443上に絶縁膜407として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果(ブロック効果)が高い。
The aluminum oxide film provided as the insulating
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜(非晶質酸化物半導体膜443及び結晶性酸化物半導体膜403)への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜(非晶質酸化物半導体膜443及び結晶性酸化物半導体膜403)からの放出を防止する保護膜として機能する。
Therefore, the aluminum oxide film is formed into an oxide semiconductor film (amorphous
非晶質酸化物半導体膜443を結晶化させる加熱処理を、絶縁膜407として設けられた酸化アルミニウム膜によって非晶質酸化物半導体膜443が覆われた状態で行うため、結晶化のための加熱処理によって非晶質酸化物半導体膜443から酸素が放出されるのを防止することができる。よって、得られる結晶性酸化物半導体膜403は、非晶質酸化物半導体膜443の含む酸素量を維持し、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む膜とすることができる。
Since heat treatment for crystallizing the amorphous
従って、形成される結晶性酸化物半導体膜403は、水素、水分などの不純物の混入、及び過剰に導入された酸素の放出が酸化アルミニウム膜によって防止されるため、高純度であり、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む。
Accordingly, the formed crystalline
結晶性酸化物半導体膜403中において、酸素が脱離した箇所では酸素欠損が存在する。酸素を過剰に含まない酸化物半導体は、酸素欠損が生じてもその欠損部分を他の酸素で補うことができない。しかしながら、開示する発明の一形態に係る結晶性酸化物半導体膜403は、酸素を過剰に含む膜(本実施の形態では酸素を過剰に含むCAAC−OS膜)であり、結晶性酸化物半導体膜403は、酸素欠損が生じたとしても、膜中に過剰の酸素(好ましくは化学量論的組成比より過剰の酸素)を含有することで、この過剰酸素が欠損部分に作用して、直ちに酸素を欠損部分に補填することができる。
In the crystalline
以上の工程でトランジスタ410が形成される(図2(E)参照)。トランジスタ410は、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜を有するトランジスタである。よって、トランジスタ410は、電気的特性変動が抑制されており、電気的に安定である。
Through the above steps, the
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供することができる。よって、信頼性の高い半導体装置を提供することができる。 As described above, a semiconductor device including an oxide semiconductor having stable electrical characteristics can be provided. Therefore, a highly reliable semiconductor device can be provided.
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。 This embodiment can be implemented in appropriate combination with any of the other embodiments.
(実施の形態3)
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を図3を用いて説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
(Embodiment 3)
In this embodiment, another embodiment of a semiconductor device and a method for manufacturing the semiconductor device will be described with reference to FIGS. The same portions as those in the above embodiment or portions and processes having similar functions can be performed in the same manner as in the above embodiment, and repeated description is omitted. Detailed descriptions of the same parts are omitted.
図3(A)乃至(E)に示すトランジスタ430は、ボトムゲート構造のトランジスタの例である。
A
トランジスタ430は、絶縁表面を有する基板400上に、ゲート電極層401、ゲート絶縁膜402、ソース電極層405a、ドレイン電極層405b、及び結晶性酸化物半導体膜403を含む。また、トランジスタ430を覆い、絶縁膜407が形成されている。
The
図3(A)乃至(E)にトランジスタ430の作製方法の一例を示す。
3A to 3E illustrate an example of a method for manufacturing the
まず、絶縁表面を有する基板400上にゲート電極層401を形成する(図3(A)参照)。
First, the
ゲート電極層401上にゲート絶縁膜402を形成する。本実施の形態では、ゲート絶縁膜402は、酸化シリコン膜を用いる。
A
結晶性酸化物半導体膜403に接する酸化シリコン膜は該酸化シリコンが結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれていることが好ましい。
The silicon oxide film in contact with the crystalline
結晶性酸化物半導体膜403と接する酸化シリコン膜を、酸素を多く含む状態とすることによって、酸化物半導体膜へ酸素を供給する供給源として好適に機能させることができる。
By setting the silicon oxide film in contact with the crystalline
次にゲート絶縁膜402上にソース電極層405a、ドレイン電極層405bを形成する。
Next, a
次いで、ゲート絶縁膜402、ソース電極層405a、及びドレイン電極層405b上に、非晶質酸化物半導体膜を形成し、島状に加工して非晶質酸化物半導体膜492を形成する(図3(B)参照)。
Next, an amorphous oxide semiconductor film is formed over the
非晶質酸化物半導体膜492として、本実施の形態では、In−Ga−Zn系酸化物ターゲットを用いてスパッタリング法によりIn−Ga−Zn系酸化物膜を成膜する。
In this embodiment, as the amorphous
また、非晶質酸化物半導体膜492に過剰な水素(水や水酸基を含む)を除去(脱水化または脱水素化)するための加熱処理を行ってもよい。加熱処理の温度は、非晶質酸化物半導体膜492が結晶化しない温度とし、代表的には250℃以上400℃以下、好ましくは300℃以下とする。
Further, heat treatment for removing (dehydrating or dehydrogenating) excess hydrogen (including water and a hydroxyl group) may be performed on the amorphous
脱水化又は脱水素化のための加熱処理は、非晶質酸化物半導体膜492に島状に加工される前に行ってもよい。
Heat treatment for dehydration or dehydrogenation may be performed before the amorphous
次に、非晶質酸化物半導体膜492に酸素431(少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む)を導入して、非晶質酸化物半導体膜492に酸素の供給を行う。
Next, oxygen 431 (including at least one of oxygen radicals, oxygen atoms, and oxygen ions) is introduced into the amorphous
本実施の形態では、イオン注入法により、露出した非晶質酸化物半導体膜492に酸素431を注入する。酸素431の注入工程により、非晶質酸化物半導体膜492は、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている非晶質酸化物半導体膜443となる(図3(C)参照)。
In this embodiment,
供給された酸素431によって、非晶質酸化物半導体膜443中に存在する酸素欠損を補填することができる。
Oxygen vacancies existing in the amorphous
次いで、非晶質酸化物半導体膜443上に絶縁膜407を形成する(図3(D)参照)。絶縁膜407は単層でも積層でもよいが、酸化アルミニウム膜を含む構造とする。
Next, an insulating
絶縁膜407に含まれる酸化アルミニウム膜の膜厚は、30nm以上500nm以下、好ましくは50nm以上200nm以下とする。
The thickness of the aluminum oxide film included in the insulating
酸化アルミニウム膜も、該酸化アルミニウムが結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれていることが好ましい。 The aluminum oxide film also preferably includes a region where the oxygen content is excessive with respect to the stoichiometric composition ratio in the crystalline state of the aluminum oxide.
本実施の形態では、絶縁膜407として膜厚100nmの酸化アルミニウム膜を、スパッタリング法を用いて成膜する。
In this embodiment, an aluminum oxide film with a thickness of 100 nm is formed as the insulating
次に非晶質酸化物半導体膜443に加熱処理を行い、該非晶質酸化物半導体膜443の少なくとも一部を結晶化させて、結晶性酸化物半導体膜403を形成する。
Next, the amorphous
非晶質酸化物半導体膜443の少なくとも一部を結晶化させる加熱処理の温度は、250℃以上700℃以下、好ましくは400℃以上、より好ましくは500℃、さらに好ましくは550℃以上とする。
The temperature of heat treatment for crystallizing at least part of the amorphous
本実施の形態では、結晶性酸化物半導体膜403として、表面に概略垂直なc軸を有している結晶を含む結晶性酸化物半導体膜403を形成する。
In this embodiment, as the crystalline
非晶質酸化物半導体膜443上に絶縁膜407として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果(ブロック効果)が高い。
The aluminum oxide film provided as the insulating
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜(非晶質酸化物半導体膜443及び結晶性酸化物半導体膜403)への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜(非晶質酸化物半導体膜443及び結晶性酸化物半導体膜403)からの放出を防止する保護膜として機能する。
Therefore, the aluminum oxide film is formed into an oxide semiconductor film (amorphous
非晶質酸化物半導体膜443を結晶化させる加熱処理を、絶縁膜407として設けられた酸化アルミニウム膜によって非晶質酸化物半導体膜443が覆われた状態で行うため、結晶化のための加熱処理によって非晶質酸化物半導体膜443から酸素が放出されるのを防止することができる。よって、得られる結晶性酸化物半導体膜403は、非晶質酸化物半導体膜443の含む酸素量を維持し、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む膜とすることができる。
Since heat treatment for crystallizing the amorphous
従って、形成される結晶性酸化物半導体膜403は、水素、水分などの不純物の混入、及び過剰に導入された酸素の放出が酸化アルミニウム膜によって防止されるため、高純度であり、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む。
Accordingly, the formed crystalline
結晶性酸化物半導体膜403中において、酸素が脱離した箇所では酸素欠損が存在する。酸素を過剰に含まない酸化物半導体は、酸素欠損が生じてもその欠損部分を他の酸素で補うことができない。しかしながら、開示する発明の一形態に係る結晶性酸化物半導体膜403は、酸素を過剰に含む膜(本実施の形態では酸素を過剰に含むCAAC−OS膜)であり、結晶性酸化物半導体膜403は、酸素欠損が生じたとしても、膜中に過剰の酸素(好ましくは化学量論的組成比より過剰の酸素)を含有することで、この過剰酸素が欠損部分に作用して、直ちに酸素を欠損部分に補填することができる。
In the crystalline
よって、該結晶性酸化物半導体膜403をトランジスタ430に用いることで、酸素欠損に起因するトランジスタ430のしきい値電圧Vthのばらつき、しきい値電圧のシフトΔVthを低減することができる。
Therefore, when the crystalline
以上の工程でトランジスタ430が形成される(図3(E)参照)。トランジスタ430は、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜を有するトランジスタである。よって、トランジスタ430は、電気的特性変動が抑制されており、電気的に安定である。
Through the above steps, the
本実施の形態を用いて作製した、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜403を用いたトランジスタ430は、オフ状態における電流値(オフ電流値)を、チャネル幅1μm当たり室温にて100zA/μm(1zA(ゼプトアンペア)は1×10−21A)以下、好ましくは10zA/μm以下、より好ましくは1zA/μm以下、さらに好ましくは100yA/μm以下レベルにまで低くすることができる。
A
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供することができる。よって、信頼性の高い半導体装置を提供することができる。 As described above, a semiconductor device including an oxide semiconductor having stable electrical characteristics can be provided. Therefore, a highly reliable semiconductor device can be provided.
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。 This embodiment can be implemented in appropriate combination with any of the other embodiments.
(実施の形態4)
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図4を用いて説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
(Embodiment 4)
In this embodiment, another embodiment of a semiconductor device and a method for manufacturing the semiconductor device will be described with reference to FIGS. The same portions as those in the above embodiment or portions and processes having similar functions can be performed in the same manner as in the above embodiment, and repeated description is omitted. Detailed descriptions of the same parts are omitted.
本実施の形態では、開示する発明に係る半導体装置の作製方法において、非晶質酸化物半導体膜への酸素導入工程を、トランジスタ430上に設けられた絶縁膜を通過して行う例を示す。
In this embodiment, an example in which the oxygen introduction step into the amorphous oxide semiconductor film is performed through the insulating film provided over the
図4(A)乃至(E)に示すトランジスタ430は、ボトムゲート構造のトランジスタの例である。図4(A)乃至(E)にトランジスタ430の作製方法の一例を示す。
A
まず、絶縁表面を有する基板400上にゲート電極層401を形成する(図4(A)参照)。
First, the
ゲート電極層401上にゲート絶縁膜402を形成する。本実施の形態では、ゲート絶縁膜402は、酸化シリコン膜を用いる。
A
結晶性酸化物半導体膜403に接する酸化シリコン膜は該酸化シリコンが結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれていることが好ましい。
The silicon oxide film in contact with the crystalline
結晶性酸化物半導体膜403と接する酸化シリコン膜を、酸素を多く含む状態とすることによって、酸化物半導体膜へ酸素を供給する供給源として好適に機能させることができる。
By setting the silicon oxide film in contact with the crystalline
次にゲート絶縁膜402上にソース電極層405a、ドレイン電極層405bを形成する。
Next, a
次いで、ゲート絶縁膜402、ソース電極層405a、及びドレイン電極層405b上に、非晶質酸化物半導体膜を形成し、島状に加工して非晶質酸化物半導体膜492を形成する(図4(B)参照)。
Next, an amorphous oxide semiconductor film is formed over the
非晶質酸化物半導体膜492として、本実施の形態では、In−Ga−Zn系酸化物ターゲットを用いてスパッタリング法によりIn−Ga−Zn系酸化物膜を成膜する。
In this embodiment, as the amorphous
また、非晶質酸化物半導体膜492に過剰な水素(水や水酸基を含む)を除去(脱水化または脱水素化)するための加熱処理を行ってもよい。加熱処理の温度は、非晶質酸化物半導体膜492が結晶化しない温度とし、代表的には250℃以上400℃以下、好ましくは300℃以下とする。
Further, heat treatment for removing (dehydrating or dehydrogenating) excess hydrogen (including water and a hydroxyl group) may be performed on the amorphous
脱水化又は脱水素化のための加熱処理は、非晶質酸化物半導体膜492に島状に加工される前に行ってもよい。
Heat treatment for dehydration or dehydrogenation may be performed before the amorphous
次いで、非晶質酸化物半導体膜492上に絶縁膜407を形成する(図4(C)参照)。絶縁膜407は単層でも積層でもよいが、酸化アルミニウム膜を含む構造とする。
Next, an insulating
絶縁膜407に含まれる酸化アルミニウム膜の膜厚は、30nm以上500nm以下、好ましくは50nm以上200nm以下とする。
The thickness of the aluminum oxide film included in the insulating
酸化アルミニウム膜も、該酸化アルミニウムが結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれていることが好ましい。 The aluminum oxide film also preferably includes a region where the oxygen content is excessive with respect to the stoichiometric composition ratio in the crystalline state of the aluminum oxide.
本実施の形態では、絶縁膜407として膜厚100nmの酸化アルミニウム膜を、スパッタリング法を用いて成膜する。
In this embodiment, an aluminum oxide film with a thickness of 100 nm is formed as the insulating
次に、非晶質酸化物半導体膜492に酸素431(少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む)を導入して、非晶質酸化物半導体膜492に酸素の供給を行う。
Next, oxygen 431 (including at least one of oxygen radicals, oxygen atoms, and oxygen ions) is introduced into the amorphous
本実施の形態では、絶縁膜407の形成後に、イオン注入法により絶縁膜407を通過して、非晶質酸化物半導体膜492に酸素431を注入する。酸素431の注入工程により、非晶質酸化物半導体膜492は、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている非晶質酸化物半導体膜443となる(図4(D)参照)。
In this embodiment, after the insulating
供給された酸素431によって、非晶質酸化物半導体膜443中に存在する酸素欠損を補填することができる。
Oxygen vacancies existing in the amorphous
次に非晶質酸化物半導体膜443に加熱処理を行い、該非晶質酸化物半導体膜443の少なくとも一部を結晶化させて、結晶性酸化物半導体膜403を形成する。
Next, the amorphous
非晶質酸化物半導体膜443の少なくとも一部を結晶化させる加熱処理の温度は、250℃以上700℃以下、好ましくは400℃以上、より好ましくは500℃、さらに好ましくは550℃以上とする。
The temperature of heat treatment for crystallizing at least part of the amorphous
本実施の形態では、結晶性酸化物半導体膜403として、表面に概略垂直なc軸を有している結晶を含む結晶性酸化物半導体膜403を形成する。
In this embodiment, as the crystalline
非晶質酸化物半導体膜443上に絶縁膜407として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果(ブロック効果)が高い。
The aluminum oxide film provided as the insulating
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜(非晶質酸化物半導体膜443及び結晶性酸化物半導体膜403)への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜(非晶質酸化物半導体膜443及び結晶性酸化物半導体膜403)からの放出を防止する保護膜として機能する。
Therefore, the aluminum oxide film is formed into an oxide semiconductor film (amorphous
非晶質酸化物半導体膜443を結晶化させる加熱処理を、絶縁膜407として設けられた酸化アルミニウム膜によって非晶質酸化物半導体膜443が覆われた状態で行うため、結晶化のための加熱処理によって非晶質酸化物半導体膜443から酸素が放出されるのを防止することができる。よって、得られる結晶性酸化物半導体膜403は、非晶質酸化物半導体膜443の含む酸素量を維持し、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む膜とすることができる。
Since heat treatment for crystallizing the amorphous
従って、形成される結晶性酸化物半導体膜403は、水素、水分などの不純物の混入、及び過剰に導入された酸素の放出が酸化アルミニウム膜によって防止されるため、高純度であり、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む。
Accordingly, the formed crystalline
結晶性酸化物半導体膜403中において、酸素が脱離した箇所では酸素欠損が存在する。酸素を過剰に含まない酸化物半導体は、酸素欠損が生じてもその欠損部分を他の酸素で補うことができない。しかしながら、開示する発明の一形態に係る結晶性酸化物半導体膜403は、酸素を過剰に含む膜(本実施の形態では酸素を過剰に含むCAAC−OS膜)であり、結晶性酸化物半導体膜403は、酸素欠損が生じたとしても、膜中に過剰の酸素(好ましくは化学量論的組成比より過剰の酸素)を含有することで、この過剰酸素が欠損部分に作用して、直ちに酸素を欠損部分に補填することができる。
In the crystalline
以上の工程でトランジスタ430が形成される(図4(E)参照)。トランジスタ430は、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜を有するトランジスタである。よって、トランジスタ430は、電気的特性変動が抑制されており、電気的に安定である。
Through the above steps, the
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供することができる。よって、信頼性の高い半導体装置を提供することができる。 As described above, a semiconductor device including an oxide semiconductor having stable electrical characteristics can be provided. Therefore, a highly reliable semiconductor device can be provided.
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。 This embodiment can be implemented in appropriate combination with any of the other embodiments.
(実施の形態5)
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図5を用いて説明する。本実施の形態では、半導体装置の一例として酸化物半導体膜を有するトランジスタを示す。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
(Embodiment 5)
In this embodiment, one embodiment of a semiconductor device and a method for manufacturing the semiconductor device will be described with reference to FIGS. In this embodiment, a transistor including an oxide semiconductor film is described as an example of a semiconductor device. The same portions as those in the above embodiment or portions and processes having similar functions can be performed in the same manner as in the above embodiment, and repeated description is omitted. Detailed descriptions of the same parts are omitted.
図5(A)乃至(F)に示すトランジスタ440は、トップゲート構造のトランジスタの例である。
A
図5(F)に示すように、トランジスタ440は、絶縁膜436が設けられた絶縁表面を有する基板400上に、ソース電極層405a、ドレイン電極層405b、結晶性酸化物半導体膜403、ゲート絶縁膜402、ゲート電極層401を含む。トランジスタ440上には、絶縁膜407が形成されている。
As shown in FIG. 5F, a
絶縁膜407は単層でも積層でもよいが、酸化アルミニウム膜を含む構造とする。本実施の形態では、絶縁膜407は酸化アルミニウム膜を用いる。
The insulating
また、結晶性酸化物半導体膜403は、結晶性を有する酸化物半導体膜であり、本実施の形態では、表面に平行なa−b面を有し、該表面に対して概略垂直なc軸を有している結晶を含む酸化物半導体膜であって、単結晶構造ではなく、非晶質構造でもない構造であり、c軸配向を有した結晶性酸化物半導体(CAAC−OS)である。結晶性酸化物半導体膜とすることで、可視光や紫外光の照射によるトランジスタの電気的特性変化をより抑制し、信頼性の高い半導体装置とすることができる。
The crystalline
図5(A)乃至(F)にトランジスタ440の作製方法の一例を示す。
5A to 5F illustrate an example of a method for manufacturing the
まず、絶縁表面を有する基板400上に絶縁膜436を形成する。
First, the insulating
絶縁膜436としては、プラズマCVD法又はスパッタリング法等により、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ガリウム、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム、又はこれらの混合材料を用いて形成することができる。
As the insulating
絶縁膜436は、単層でも積層でもよいが、結晶性酸化物半導体膜403に接する膜には酸化物絶縁膜を用いることが好ましい。本実施の形態では絶縁膜436としてスパッタリング法を用いて形成する酸化シリコン膜を用いる。
Although the insulating
次に、絶縁膜436上に非晶質酸化物半導体膜491を形成する(図5(A)参照)。
Next, an amorphous
絶縁膜436は、非晶質酸化物半導体膜491と接するため、膜中(バルク中)に少なくとも化学量論的組成比を超える量の酸素が存在することが好ましい。例えば、絶縁膜436として、酸化シリコン膜を用いる場合には、SiO2+α(ただし、α>0)とする。このような絶縁膜436を用いることで、非晶質酸化物半導体膜491に酸素を供給することができ、特性を良好にすることができる。非晶質酸化物半導体膜491へ酸素を供給することにより、膜中の酸素欠損を補填することができる。
Since the insulating
例えば、酸素の供給源となる酸素を多く(過剰に)含む絶縁膜436を非晶質酸化物半導体膜491と接して設けることによって、該絶縁膜436から非晶質酸化物半導体膜491へ酸素を供給することができる。非晶質酸化物半導体膜491及び絶縁膜436を少なくとも一部が接した状態で加熱工程を行うことによって結晶性酸化物半導体膜403への酸素の供給を行ってもよい。
For example, by providing the insulating
また、絶縁膜436において、結晶性酸化物半導体膜403(図5(A)の工程では非晶質酸化物半導体膜491)が接して形成される領域は、表面粗さの低減された表面であることが好ましい。具体的には、表面の平均面粗さは1nm以下、好ましくは0.3nm以下、より好ましくは0.1nm以下であると好ましい。表面粗さの低減された表面に結晶性酸化物半導体膜403(図5(A)の工程では非晶質酸化物半導体膜491)を形成することで、安定及び良好な結晶性を有する結晶性酸化物半導体膜403を得ることができる。
In the insulating
よって、絶縁膜436において結晶性酸化物半導体膜403(図5(A)の工程では非晶質酸化物半導体膜491)が接して形成される領域に、平坦化処理を行ってもよい。平坦化処理としては、特に限定されないが、研磨処理(例えば、化学的機械研磨(Chemical Mechanical Polishing:CMP)法)、ドライエッチング処理、プラズマ処理を用いることができる。
Therefore, planarization treatment may be performed on a region in the insulating
プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリングを行うと、絶縁膜436の表面に付着している粉状物質(パーティクル、ごみともいう)を除去することができる。
As the plasma treatment, for example, reverse sputtering in which an argon gas is introduced to generate plasma can be performed. Inverse sputtering is a method in which a surface is modified by forming a plasma near the substrate by applying a voltage to the substrate side using an RF power source in an argon atmosphere. Note that nitrogen, helium, oxygen, or the like may be used instead of the argon atmosphere. When reverse sputtering is performed, powdery substances (also referred to as particles or dust) attached to the surface of the insulating
平坦化処理として、研磨処理、ドライエッチング処理、プラズマ処理は複数回行ってもよく、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順も特に限定されず、絶縁膜436表面の凹凸状態に合わせて適宜設定すればよい。
As the planarization treatment, the polishing treatment, the dry etching treatment, and the plasma treatment may be performed a plurality of times or in combination. Further, in the case of performing the combination, the order of steps is not particularly limited, and may be set as appropriate in accordance with the uneven state of the surface of the insulating
非晶質酸化物半導体膜491の形成工程において、非晶質酸化物半導体膜491に水素、又は水がなるべく含まれないようにするために、非晶質酸化物半導体膜491の成膜の前処理として、スパッタリング装置の予備加熱室で絶縁膜436が形成された基板を予備加熱し、基板及び絶縁膜436に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。
In the step of forming the amorphous
非晶質酸化物半導体膜491の膜厚は、1nm以上200nm以下(好ましくは5nm以上30nm以下)とし、スパッタリング法、MBE(Molecular Beam Epitaxy)法、CVD法、パルスレーザ堆積法、ALD(Atomic Layer Deposition)法等を適宜用いることができる。
The thickness of the amorphous
また、非晶質酸化物半導体膜491に、過剰な水素(水や水酸基を含む)を除去(脱水化または脱水素化)するための加熱処理を行ってもよい。加熱処理の温度は、非晶質酸化物半導体膜が結晶化しない温度とし、代表的には250℃以上400℃以下、好ましくは300℃以下とする。
Further, the amorphous
加熱処理は減圧下又は窒素雰囲気下などで行うことができる。例えば、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜に対して窒素雰囲気下450℃において1時間の加熱工程を行う。加熱処理で非晶質酸化物半導体膜491を加熱した後、同じ炉に高純度の酸素ガス、高純度の二窒化酸素ガス、又は超乾燥エアを導入してもよい。酸素ガス又は二窒化酸素ガスの作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった非晶質酸化物半導体を構成する主成分材料である酸素を供給することができる。
The heat treatment can be performed under reduced pressure or a nitrogen atmosphere. For example, the substrate is introduced into an electric furnace which is one of heat treatment apparatuses, and the oxide semiconductor film is subjected to a heating process at 450 ° C. for 1 hour in a nitrogen atmosphere. After the amorphous
脱水化又は脱水素化のための加熱工程を、非晶質酸化物半導体膜491が非晶質酸化物半導体膜492へ島状に加工される前に行うと、絶縁膜436に含まれる酸素が加熱工程によって放出されるのを防止することができるため好ましい。
When the heating step for dehydration or dehydrogenation is performed before the amorphous
なお、非晶質酸化物半導体膜491は、島状に加工してもよいし、形状を加工せず、膜状のままでもよい。また、非晶質酸化物半導体膜491を素子ごとに分離する絶縁膜からなる素子分離領域を設けてもよい。
Note that the amorphous
本実施の形態では、非晶質酸化物半導体膜491をフォトリソグラフィ工程により島状の非晶質酸化物半導体膜492に加工する。
In this embodiment, the amorphous
なお、非晶質酸化物半導体膜491のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。例えば、非晶質酸化物半導体膜491のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ITO07N(関東化学社製)を用いてもよい。
Note that the amorphous
次いで、非晶質酸化物半導体膜492を覆うゲート絶縁膜442を形成する(図5(B)参照)。
Next, a
なお、非晶質酸化物半導体膜492上に形成するゲート絶縁膜442の被覆性を向上させるために、非晶質酸化物半導体膜492表面にも上記平坦化処理を行ってもよい。特にゲート絶縁膜442として膜厚の薄い絶縁膜を用いる場合、非晶質酸化物半導体膜492表面の平坦性が良好であることが好ましい。
Note that the planarization treatment may be performed on the surface of the amorphous
ゲート絶縁膜442の膜厚は、1nm以上100nm以下とし、スパッタリング法、MBE法、CVD法、パルスレーザ堆積法、ALD法等を適宜用いることができる。また、ゲート絶縁膜442は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置、所謂CPスパッタ装置を用いて成膜してもよい。
The thickness of the
ゲート絶縁膜442の材料としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜を用いて形成することができる。ゲート絶縁膜442は、非晶質酸化物半導体膜492と接する部分において酸素を含むことが好ましい。特に、ゲート絶縁膜442は、膜中(バルク中)に少なくとも化学量論的組成比を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁膜442として、酸化シリコン膜を用いる場合には、SiO2+α(ただし、α>0)とする。本実施の形態では、ゲート絶縁膜442として、SiO2+α(ただし、α>0)である酸化シリコン膜を用いる。この酸化シリコン膜をゲート絶縁膜442として用いることで、非晶質酸化物半導体膜492に酸素を供給することができ、特性を良好にすることができる。さらに、ゲート絶縁膜442は、作製するトランジスタのサイズやゲート絶縁膜442の段差被覆性を考慮して形成することが好ましい。
As a material of the
また、ゲート絶縁膜442の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート(HfSixOy(x>0、y>0))、窒素が添加されたハフニウムシリケート(HfSiOxNy(x>0、y>0))、ハフニウムアルミネート(HfAlxOy(x>0、y>0))、酸化ランタンなどのhigh−k材料を用いることでゲートリーク電流を低減できる。さらに、ゲート絶縁膜442は、単層構造としてもよいし、積層構造としてもよい。
Further, as a material of the
次に、非晶質酸化物半導体膜492に酸素431(少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む)を導入して、非晶質酸化物半導体膜492に酸素の供給を行う。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。
Next, oxygen 431 (including at least one of oxygen radicals, oxygen atoms, and oxygen ions) is introduced into the amorphous
本実施の形態におけるトランジスタ440の作製工程において、酸素の導入工程は、非晶質酸化物半導体膜491の形成後、絶縁膜407として酸化アルミニウム膜が形成される前までに行う。なお、脱水化または脱水素化するための加熱処理は、酸素の導入工程の前に行う。また、酸素の導入工程は、非晶質酸化物半導体膜に直接導入してもよいし、ゲート絶縁膜や絶縁膜などの他の膜を通過して非晶質酸化物半導体膜へ導入してもよい。酸素を非晶質酸化物半導体膜に他の膜を通過して導入する場合は、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いればよいが、酸素を露出された非晶質酸化物半導体膜(例えば、非晶質酸化物半導体膜491形成後、非晶質酸化物半導体膜492形成後)へ直接導入する場合は、プラズマ処理なども用いることができる。
In the manufacturing process of the
本実施の形態では、イオン注入法によりゲート絶縁膜442を通過して、非晶質酸化物半導体膜492に酸素431を注入する。酸素431の注入工程により、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている非晶質酸化物半導体膜443となる(図5(C)参照)。
In this embodiment,
なお、酸素431の導入工程により、非晶質酸化物半導体膜443中の非晶質状態を、より均一化することができる。
Note that the amorphous state in the amorphous
例えば、酸素431の導入工程によって導入された非晶質酸化物半導体膜443における酸素濃度を1×1018/cm3以上3×1021/cm3以下とするのが好ましい。なお、酸素過剰領域は、非晶質酸化物半導体膜443の一部(界面も含む)に存在していればよい。よって、酸素431を導入することにより、絶縁膜436と非晶質酸化物半導体膜443との界面、非晶質酸化物半導体膜443中、又は非晶質酸化物半導体膜443とゲート絶縁膜442との界面の少なくとも一に酸素を含有させる。
For example, the oxygen concentration in the amorphous
非晶質酸化物半導体膜443は、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている。この場合、酸素の含有量は、酸化物半導体の化学量論的組成比を超える程度とする。あるいは、酸素の含有量は、単結晶の場合の酸素の量を超える程度とする。酸化物半導体の格子間に酸素が存在する場合もある。このような酸化物半導体の組成はInGaZnmOm+3x(x>1)で表すことができる。例えば、m=1であるとき、酸化物半導体の組成はInGaZnO1+3x(x>1)となり、酸素過剰である場合には、1+3xが4を越える値を示す。
The amorphous
供給された酸素431によって、非晶質酸化物半導体膜443中に存在する酸素欠損を補填することができる。
Oxygen vacancies existing in the amorphous
本実施の形態のように、酸素を直接非晶質酸化物半導体膜へ導入する場合は、非晶質酸化物半導体膜と接する絶縁膜を、必ずしも酸素を多く含む膜とする必要はないが、非晶質酸化物半導体膜と接する絶縁膜を、酸素を多く含む膜とし、さらに酸素を直接非晶質酸化物半導体膜に導入し、複数の酸素供給方法を行ってもよい。 In the case where oxygen is directly introduced into an amorphous oxide semiconductor film as in this embodiment, the insulating film in contact with the amorphous oxide semiconductor film is not necessarily a film containing a large amount of oxygen. The insulating film in contact with the amorphous oxide semiconductor film may be a film containing much oxygen, and oxygen may be directly introduced into the amorphous oxide semiconductor film to perform a plurality of oxygen supply methods.
そして、ゲート電極層401をゲート絶縁膜442上に形成する。ゲート電極層401の材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。また、ゲート電極層401としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどのシリサイド膜を用いてもよい。ゲート電極層401は、単層構造としてもよいし、積層構造としてもよい。
Then, the
また、ゲート電極層401の材料は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導電性材料と、上記金属材料の積層構造とすることもできる。
The material of the
また、ゲート絶縁膜442と接するゲート電極層401の一層として、窒素を含む金属酸化物、具体的には、窒素を含むIn−Ga−Zn−O膜や、窒素を含むIn−Sn−O膜や、窒素を含むIn−Ga−O膜や、窒素を含むIn−Zn−O膜や、窒素を含むSn−O膜や、窒素を含むIn−O膜や、金属窒化膜(InN、SnNなど)を用いることができる。これらの膜は5電子ボルト、好ましくは5.5電子ボルト以上の仕事関数を有し、ゲート電極層として用いた場合、トランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。
Further, as one layer of the
ゲート電極層401の側面にサイドウォール構造の側壁絶縁層412a、412b、ゲート絶縁膜402を形成する。側壁絶縁層412a、412bは、ゲート電極層401を覆う絶縁膜を形成した後、これをRIE(Reactive ion etching:反応性イオンエッチング)法による異方性のエッチングによって絶縁膜を加工し、ゲート電極層401の側壁に自己整合的にサイドウォール構造の側壁絶縁層412a、412bを形成すればよい。ここで、絶縁膜について特に限定はないが、例えば、TEOS(Tetraethyl−Ortho−Silicate)若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性のよい酸化シリコンを用いることができる。絶縁膜は熱CVD、プラズマCVD、常圧CVD、バイアスECRCVD、スパッタリング等の方法によって形成することができる。また、低温酸化(LTO:Low Temperature Oxidation)法により形成する酸化シリコンを用いてもよい。
ゲート絶縁膜402はゲート電極層401、及び側壁絶縁層412a、412bをマスクとしてゲート絶縁膜442をエッチングして形成することができる。
The
また、本実施の形態では、絶縁膜をエッチングする際、ゲート電極層401上の絶縁膜を除去し、ゲート電極層401を露出させるが、絶縁膜をゲート電極層401上に残すような形状に側壁絶縁層412a、412bを形成してもよい。また、後工程でゲート電極層401上に保護膜を形成してもよい。このようにゲート電極層401を保護することによって、エッチング加工する際、ゲート電極層の膜減りを防ぐことができる。なお、エッチング方法は、ドライエッチング法でもウェットエッチング法でもよく、種々のエッチング方法を用いることができる。
In this embodiment, when the insulating film is etched, the insulating film over the
次いで、側壁絶縁層412a、412bの一部、及び非晶質酸化物半導体膜443上に、ソース電極層及びドレイン電極層(これと同じ層で形成される配線を含む)となる導電膜を形成する。該導電膜は後の加熱処理に耐えられる材料を用いる。ソース電極層、及びドレイン電極層に用いる導電膜としては、例えば、Al、Cr、Cu、Ta、Ti、Mo、Wから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜(窒化チタン膜、窒化モリブデン膜、窒化タングステン膜)等を用いることができる。また、Al、Cuなどの金属膜の下側又は上側の一方または双方にTi、Mo、Wなどの高融点金属膜またはそれらの金属窒化物膜(窒化チタン膜、窒化モリブデン膜、窒化タングステン膜)を積層させた構成としてもよい。また、ソース電極層、及びドレイン電極層に用いる導電膜としては、導電性の金属酸化物で形成してもよい。導電性の金属酸化物としては酸化インジウム(In2O3)、酸化スズ(SnO2)、酸化亜鉛(ZnO)、酸化インジウム酸化スズ(In2O3―SnO2)、酸化インジウム酸化亜鉛(In2O3―ZnO)またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
Next, a conductive film to be a source electrode layer and a drain electrode layer (including a wiring formed using the same layer) is formed over part of the
フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層405a、ドレイン電極層405bを形成した後、レジストマスクを除去する(図5(D)参照)。
A resist mask is formed over the conductive film by a photolithography process, and selective etching is performed to form the
次いで、ゲート電極層401、側壁絶縁層412a、412b、ソース電極層405a、ドレイン電極層405b上に、絶縁膜407を形成する(図5(E)参照)。絶縁膜407は単層でも積層でもよいが、酸化アルミニウム膜を含む構造とする。
Next, an insulating
絶縁膜407に含まれる酸化アルミニウム膜の膜厚は、30nm以上500nm以下、好ましくは50nm以上200nm以下とする。絶縁膜407は、スパッタリング法など、絶縁膜407に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。絶縁膜407に水素が含まれると、その水素の酸化物半導体膜への侵入、又は水素による酸化物半導体膜中の酸素の引き抜きが生じ酸化物半導体膜が低抵抗化(N型化)してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁膜407はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。
The thickness of the aluminum oxide film included in the insulating
酸化アルミニウム膜も、該酸化アルミニウムが結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれていることが好ましい。この場合、酸素の含有量は、酸化アルミニウムの化学量論的組成比を超える程度とする。あるいは、酸素の含有量は、単結晶の場合の酸素の量を超える程度とする。酸化アルミニウムの格子間に酸素が存在する場合もある。組成がAlOx(x>0)で表現される場合、xは3/2を超える酸素過剰領域を有する酸化アルミニウム膜を用いることが好ましい。このような酸素過剰領域は、酸化アルミニウム膜の一部(界面も含む)に存在していればよい。 The aluminum oxide film also preferably includes a region where the oxygen content is excessive with respect to the stoichiometric composition ratio in the crystalline state of the aluminum oxide. In this case, the oxygen content is set to exceed the stoichiometric composition ratio of aluminum oxide. Alternatively, the oxygen content is set to exceed the amount of oxygen in the case of a single crystal. Oxygen may be present between the aluminum oxide lattices. When the composition is expressed by AlO x (x> 0), it is preferable to use an aluminum oxide film having an oxygen excess region where x exceeds 3/2. Such an oxygen-excess region may be present in a part (including the interface) of the aluminum oxide film.
本実施の形態では、絶縁膜407として膜厚100nmの酸化アルミニウム膜を、スパッタリング法を用いて成膜する。酸化アルミニウム膜のスパッタリング法による成膜は、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下において行うことができる。
In this embodiment, an aluminum oxide film with a thickness of 100 nm is formed as the insulating
酸化物半導体膜の成膜時と同様に、絶縁膜407の成膜室内の残留水分を除去するためには、吸着型の真空ポンプ(クライオポンプなど)を用いることが好ましい。クライオポンプを用いて排気した成膜室で成膜した絶縁膜407に含まれる不純物の濃度を低減できる。また、絶縁膜407の成膜室内の残留水分を除去するための排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。
In the same manner as in the formation of the oxide semiconductor film, an adsorption vacuum pump (such as a cryopump) is preferably used in order to remove residual moisture in the deposition chamber of the insulating
絶縁膜407を、成膜する際に用いるスパッタガスとしては、水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
As a sputtering gas used for forming the insulating
絶縁膜407を積層する場合、酸化アルミニウム膜の他に、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、又は酸化ガリウム膜などの無機絶縁膜を用いることができる。図10(B)にトランジスタ440において、絶縁膜407を絶縁膜407a、絶縁膜407bの積層構造とする例としてトランジスタ440aを示す。
In the case where the insulating
図10(B)に示すように、ゲート電極層401、側壁絶縁層412a、412b、ソース電極層405a、ドレイン電極層405b上に絶縁膜407aを形成し、絶縁膜407a上に絶縁膜407bを形成する。例えば、本実施の形態では、絶縁膜407aとして、酸化シリコンとして結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている酸化シリコン膜を用い、絶縁膜407bとして酸化アルミニウム膜を用いる。
As illustrated in FIG. 10B, the insulating
次に非晶質酸化物半導体膜443に加熱処理を行い、該非晶質酸化物半導体膜443の少なくとも一部を結晶化させて、表面に概略垂直なc軸を有している結晶を含む結晶性酸化物半導体膜403を形成する。
Next, heat treatment is performed on the amorphous
非晶質酸化物半導体膜443上に絶縁膜407として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果(ブロック効果)が高い。
The aluminum oxide film provided as the insulating
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜(非晶質酸化物半導体膜443及び結晶性酸化物半導体膜403)への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜(非晶質酸化物半導体膜443及び結晶性酸化物半導体膜403)からの放出を防止する保護膜として機能する。
Therefore, the aluminum oxide film is formed into an oxide semiconductor film (amorphous
非晶質酸化物半導体膜443を結晶化させる加熱処理を、絶縁膜407として設けられた酸化アルミニウム膜によって非晶質酸化物半導体膜443が覆われた状態で行うため、結晶化のための加熱処理によって非晶質酸化物半導体膜443から酸素が放出されるのを防止することができる。よって、得られる結晶性酸化物半導体膜403は、非晶質酸化物半導体膜443の含む酸素量を維持し、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む膜とすることができる。
Since heat treatment for crystallizing the amorphous
従って、形成される結晶性酸化物半導体膜403は、水素、水分などの不純物の混入、及び過剰に導入された酸素の放出が酸化アルミニウム膜によって防止されるため、高純度であり、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む。
Accordingly, the formed crystalline
結晶性酸化物半導体膜403中において、酸素が脱離した箇所では酸素欠損が存在する。酸素を過剰に含まない酸化物半導体は、酸素欠損が生じてもその欠損部分を他の酸素で補うことができない。しかしながら、開示する発明の一形態に係る結晶性酸化物半導体膜403は、酸素を過剰に含む膜(本実施の形態では酸素を過剰に含むCAAC−OS膜)であり、結晶性酸化物半導体膜403は、酸素欠損が生じたとしても、膜中に過剰の酸素(好ましくは化学量論的組成比より過剰の酸素)を含有することで、この過剰酸素が欠損部分に作用して、直ちに酸素を欠損部分に補填することができる。
In the crystalline
よって、該結晶性酸化物半導体膜403をトランジスタ440に用いることで、酸素欠損に起因するトランジスタのしきい値電圧Vthのばらつき、しきい値電圧のシフトΔVthを低減することができる。
Therefore, when the crystalline
非晶質酸化物半導体膜443の少なくとも一部を結晶化させる加熱処理の温度は、300℃以上700℃以下、好ましくは450℃以上650℃以下、より好ましくは500℃、さらに好ましくは550℃以上とする。
The temperature of heat treatment for crystallizing at least part of the amorphous
例えば、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜に対して酸素雰囲気下450℃において1時間の加熱処理を行う。 For example, a substrate is introduced into an electric furnace which is one of heat treatment apparatuses, and the oxide semiconductor film is subjected to heat treatment at 450 ° C. for 1 hour in an oxygen atmosphere.
高純度化され、酸素欠損が補填された結晶性酸化物半導体膜403は、水素、水などの不純物が十分に除去されており、結晶性酸化物半導体膜403中の水素濃度は5×1019/cm3以下、好ましくは5×1018/cm3以下である。
In the crystalline
このような結晶性酸化物半導体膜403中にはキャリアが極めて少なく(ゼロに近い)、キャリア濃度は1×1014/cm3未満、好ましくは1×1012/cm3未満、さらに好ましくは1×1011/cm3未満である。
Such a crystalline
以上の工程でトランジスタ440が形成される(図5(F)参照)。トランジスタ440は、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜を有するトランジスタである。よって、トランジスタ440は、電気的特性変動が抑制されており、電気的に安定である。
Through the above steps, the
本実施の形態を用いて作製した、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜403を用いたトランジスタ440は、オフ状態における電流値(オフ電流値)を、チャネル幅1μm当たり室温にて100zA/μm(1zA(ゼプトアンペア)は1×10−21A)以下、好ましくは10zA/μm以下、より好ましくは1zA/μm以下、さらに好ましくは100yA/μm以下レベルにまで低くすることができる。
A
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供することができる。よって、信頼性の高い半導体装置を提供することができる。 As described above, a semiconductor device including an oxide semiconductor having stable electrical characteristics can be provided. Therefore, a highly reliable semiconductor device can be provided.
(実施の形態6)
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図6を用いて説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
(Embodiment 6)
In this embodiment, another embodiment of a semiconductor device and a method for manufacturing the semiconductor device will be described with reference to FIGS. The same portions as those in the above embodiment or portions and processes having similar functions can be performed in the same manner as in the above embodiment, and repeated description is omitted. Detailed descriptions of the same parts are omitted.
本実施の形態では、開示する発明に係る半導体装置の作製方法において、非晶質酸化物半導体膜への酸素導入工程を、ゲート電極層を形成後にゲート絶縁膜を通過して行う例を示す。 In this embodiment, an example in which the oxygen introduction step into the amorphous oxide semiconductor film is performed through the gate insulating film after the gate electrode layer is formed in the method for manufacturing a semiconductor device according to the disclosed invention.
図6(A)乃至(E)に本実施の形態におけるトランジスタ440の作製方法の一例を示す。
6A to 6E illustrate an example of a method for manufacturing the
まず、基板400上に絶縁膜436を形成する。そして絶縁膜436上に非晶質酸化物半導体膜492を形成する。非晶質酸化物半導体膜492を覆うようにゲート絶縁膜442を形成する。
First, the insulating
そして、ゲート電極層401をゲート絶縁膜442上に形成する(図6(A)参照)。
Then, the
また、非晶質酸化物半導体膜492に過剰な水素(水や水酸基を含む)を除去(脱水化または脱水素化)するための加熱処理を行ってもよい。
Further, heat treatment for removing (dehydrating or dehydrogenating) excess hydrogen (including water and a hydroxyl group) may be performed on the amorphous
次に、非晶質酸化物半導体膜492に酸素431(少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む)を導入して、非晶質酸化物半導体膜492に酸素の供給を行う。
Next, oxygen 431 (including at least one of oxygen radicals, oxygen atoms, and oxygen ions) is introduced into the amorphous
本実施の形態では、ゲート電極層401の形成後に、イオン注入法によりゲート絶縁膜442を通過して、非晶質酸化物半導体膜492に酸素431を注入する。酸素431の注入工程により、非晶質酸化物半導体膜492は、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている非晶質酸化物半導体膜443となる(図6(B)参照)。
In this embodiment, after the
酸素導入の際、ゲート電極層401がマスクとなり、ゲート電極層401が重畳する非晶質酸化物半導体膜492の領域には酸素431が直接導入されない場合があるが、ゲート電極層401の幅は狭い(例えばサブミクロンレベル)ため、非晶質酸化物半導体膜443の結晶化のための加熱処理によって、非晶質酸化物半導体膜443中に導入された酸素を、ゲート電極層401が重畳する非晶質酸化物半導体膜443の領域にも拡散させることができる。
When oxygen is introduced, the
供給された酸素431によって、非晶質酸化物半導体膜443中に存在する酸素欠損を補填することができる。
Oxygen vacancies existing in the amorphous
ゲート電極層401の側面にサイドウォール構造の側壁絶縁層412a、412b、ゲート絶縁膜402を形成する。
ゲート絶縁膜402はゲート電極層401、及び側壁絶縁層412a、412bをマスクとしてゲート絶縁膜442をエッチングして形成することができる。
The
次いで、側壁絶縁層412a、412bの一部、及び非晶質酸化物半導体膜443上に、ソース電極層及びドレイン電極層(これと同じ層で形成される配線を含む)となる導電膜を形成する。
Next, a conductive film to be a source electrode layer and a drain electrode layer (including a wiring formed using the same layer) is formed over part of the
フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層405a、ドレイン電極層405bを形成した後、レジストマスクを除去する(図6(C)参照)。
A resist mask is formed over the conductive film by a photolithography process and selective etching is performed to form the
次いで、ゲート電極層401、側壁絶縁層412a、412b、ソース電極層405a、ドレイン電極層405b上に、絶縁膜407を形成する(図6(D)参照)。絶縁膜407は単層でも積層でもよいが、酸化アルミニウム膜を含む構造とする。
Next, an insulating
本実施の形態では、絶縁膜407として膜厚100nmの酸化アルミニウム膜を、スパッタリング法を用いて成膜する。
In this embodiment, an aluminum oxide film with a thickness of 100 nm is formed as the insulating
次に非晶質酸化物半導体膜443に加熱処理を行い、該非晶質酸化物半導体膜443の少なくとも一部を結晶化させて、結晶性酸化物半導体膜403を形成する。さらにこの加熱処理によって、非晶質酸化物半導体膜443全体に酸素が拡散し、膜全体にわたって酸素が供給される。
Next, the amorphous
本実施の形態では、結晶性酸化物半導体膜403として、表面に概略垂直なc軸を有している結晶を含む結晶性酸化物半導体膜403を形成する。
In this embodiment, as the crystalline
非晶質酸化物半導体膜443上に絶縁膜407として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果(ブロック効果)が高い。
The aluminum oxide film provided as the insulating
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜(非晶質酸化物半導体膜443及び結晶性酸化物半導体膜403)への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜(非晶質酸化物半導体膜443及び結晶性酸化物半導体膜403)からの放出を防止する保護膜として機能する。
Therefore, the aluminum oxide film is formed into an oxide semiconductor film (amorphous
非晶質酸化物半導体膜443を結晶化させる加熱処理を、絶縁膜407として設けられた酸化アルミニウム膜によって非晶質酸化物半導体膜443が覆われた状態で行うため、結晶化のための加熱処理によって非晶質酸化物半導体膜443から酸素が放出されるのを防止することができる。よって、得られる結晶性酸化物半導体膜403は、非晶質酸化物半導体膜443の含む酸素量を維持し、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む膜とすることができる。
Since heat treatment for crystallizing the amorphous
従って、形成される結晶性酸化物半導体膜403は、水素、水分などの不純物の混入、及び過剰に導入された酸素の放出が酸化アルミニウム膜によって防止されるため、高純度であり、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む。
Accordingly, the formed crystalline
結晶性酸化物半導体膜403中において、酸素が脱離した箇所では酸素欠損が存在する。酸素を過剰に含まない酸化物半導体は、酸素欠損が生じてもその欠損部分を他の酸素で補うことができない。しかしながら、開示する発明の一形態に係る結晶性酸化物半導体膜403は、酸素を過剰に含む膜(本実施の形態では酸素を過剰に含むCAAC−OS膜)であり、結晶性酸化物半導体膜403は、酸素欠損が生じたとしても、膜中に過剰の酸素(好ましくは化学量論的組成比より過剰の酸素)を含有することで、この過剰酸素が欠損部分に作用して、直ちに酸素を欠損部分に補填することができる。
In the crystalline
よって、該結晶性酸化物半導体膜403をトランジスタ440に用いることで、酸素欠損に起因するトランジスタのしきい値電圧Vthのばらつき、しきい値電圧のシフトΔVthを低減することができる。
Therefore, when the crystalline
以上の工程でトランジスタ440が形成される(図6(E)参照)。トランジスタ440は、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜を有するトランジスタである。よって、トランジスタ440は、電気的特性変動が抑制されており、電気的に安定である。
Through the above process, the
本実施の形態を用いて作製した、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜403を用いたトランジスタ440は、オフ状態における電流値(オフ電流値)を、チャネル幅1μm当たり室温にて100zA/μm(1zA(ゼプトアンペア)は1×10−21A)以下、好ましくは10zA/μm以下、より好ましくは1zA/μm以下、さらに好ましくは100yA/μm以下レベルにまで低くすることができる。
A
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供することができる。よって、信頼性の高い半導体装置を提供することができる。 As described above, a semiconductor device including an oxide semiconductor having stable electrical characteristics can be provided. Therefore, a highly reliable semiconductor device can be provided.
(実施の形態7)
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図7を用いて説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
(Embodiment 7)
In this embodiment, another embodiment of a semiconductor device and a method for manufacturing the semiconductor device will be described with reference to FIGS. The same portions as those in the above embodiment or portions and processes having similar functions can be performed in the same manner as in the above embodiment, and repeated description is omitted. Detailed descriptions of the same parts are omitted.
本実施の形態では、開示する発明に係る半導体装置の作製方法において、非晶質酸化物半導体膜への酸素導入工程を、トランジスタ上に設けられた絶縁膜を通過して行う例を示す。 In this embodiment, an example in which the step of introducing oxygen into an amorphous oxide semiconductor film is performed through an insulating film provided over a transistor in the method for manufacturing a semiconductor device according to the disclosed invention will be described.
図7(A)乃至(E)に本実施の形態におけるトランジスタ420の作製方法の一例を示す。
7A to 7E illustrate an example of a method for manufacturing the
まず、基板400上に絶縁膜436を形成する。そして絶縁膜436上に非晶質酸化物半導体膜492を形成する。非晶質酸化物半導体膜492を覆うようにゲート絶縁膜442を形成する。
First, the insulating
そして、ゲート電極層401をゲート絶縁膜442上に形成する(図7(A)参照)。
Then, the
なお、本実施の形態では、サイドウォール構造の側壁絶縁層を形成せず、ゲート絶縁膜も島状に加工せず、連続膜として設けられるゲート絶縁膜442を用いる例を示す。
Note that in this embodiment, an example is described in which a
また、非晶質酸化物半導体膜492に過剰な水素(水や水酸基を含む)を除去(脱水化または脱水素化)するための加熱処理を行ってもよい。
Further, heat treatment for removing (dehydrating or dehydrogenating) excess hydrogen (including water and a hydroxyl group) may be performed on the amorphous
次いで、ゲート絶縁膜442及びゲート電極層401上に、絶縁膜407を形成する(図7(B)参照)。絶縁膜407は単層でも積層でもよいが、酸化アルミニウム膜を含む構造とする。
Next, an insulating
本実施の形態では、絶縁膜407として膜厚100nmの酸化アルミニウム膜を、スパッタリング法を用いて成膜する。
In this embodiment, an aluminum oxide film with a thickness of 100 nm is formed as the insulating
次に、非晶質酸化物半導体膜492に酸素431(少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む)を導入して、非晶質酸化物半導体膜492に酸素の供給を行う。
Next, oxygen 431 (including at least one of oxygen radicals, oxygen atoms, and oxygen ions) is introduced into the amorphous
本実施の形態では、絶縁膜407の形成後に、イオン注入法によりゲート絶縁膜442及び絶縁膜407を通過して、非晶質酸化物半導体膜492に酸素431を注入する。酸素431の注入工程により、非晶質酸化物半導体膜492は、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている非晶質酸化物半導体膜443となる(図7(C)参照)。
In this embodiment, after the insulating
酸素導入の際、ゲート電極層401がマスクとなり、ゲート電極層401が重畳する非晶質酸化物半導体膜492の領域には酸素431が直接導入されない場合があるが、ゲート電極層401の幅は狭い(例えば0.35μm)ため、非晶質酸化物半導体膜443の結晶化のための加熱処理によって、非晶質酸化物半導体膜443中に導入された酸素を、ゲート電極層401が重畳する非晶質酸化物半導体膜443の領域にも拡散させることができる。
When oxygen is introduced, the
供給された酸素431によって、非晶質酸化物半導体膜443中に存在する酸素欠損を補填することができる。
Oxygen vacancies existing in the amorphous
次に非晶質酸化物半導体膜443に加熱処理を行い、該非晶質酸化物半導体膜443の少なくとも一部を結晶化させて、結晶性酸化物半導体膜403を形成する(図7(D)参照)。さらにこの加熱処理によって、非晶質酸化物半導体膜443全体に酸素が拡散し、膜全体にわたって酸素が供給される。
Next, heat treatment is performed on the amorphous
本実施の形態では、結晶性酸化物半導体膜403として、表面に概略垂直なc軸を有している結晶を含む結晶性酸化物半導体膜403を形成する。
In this embodiment, as the crystalline
非晶質酸化物半導体膜443上に絶縁膜407として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果(ブロック効果)が高い。
The aluminum oxide film provided as the insulating
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜(非晶質酸化物半導体膜443及び結晶性酸化物半導体膜403)への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜(非晶質酸化物半導体膜443及び結晶性酸化物半導体膜403)からの放出を防止する保護膜として機能する。
Therefore, the aluminum oxide film is formed into an oxide semiconductor film (amorphous
非晶質酸化物半導体膜443を結晶化させる加熱処理を、絶縁膜407として設けられた酸化アルミニウム膜によって非晶質酸化物半導体膜443が覆われた状態で行うため、結晶化のための加熱処理によって非晶質酸化物半導体膜443から酸素が放出されるのを防止することができる。よって、得られる結晶性酸化物半導体膜403は、非晶質酸化物半導体膜443の含む酸素量を維持し、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む膜とすることができる。
Since heat treatment for crystallizing the amorphous
従って、形成される結晶性酸化物半導体膜403は、水素、水分などの不純物の混入、及び過剰に導入された酸素の放出が酸化アルミニウム膜によって防止されるため、高純度であり、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む。
Accordingly, the formed crystalline
結晶性酸化物半導体膜403中において、酸素が脱離した箇所では酸素欠損が存在する。酸素を過剰に含まない酸化物半導体は、酸素欠損が生じてもその欠損部分を他の酸素で補うことができない。しかしながら、開示する発明の一形態に係る結晶性酸化物半導体膜403は、酸素を過剰に含む膜(本実施の形態では酸素を過剰に含むCAAC−OS膜)であり、結晶性酸化物半導体膜403は、酸素欠損が生じたとしても、膜中に過剰の酸素(好ましくは化学量論的組成比より過剰の酸素)を含有することで、この過剰酸素が欠損部分に作用して、直ちに酸素を欠損部分に補填することができる。
In the crystalline
よって、該結晶性酸化物半導体膜403をトランジスタ420に用いることで、酸素欠損に起因するトランジスタのしきい値電圧Vthのばらつき、しきい値電圧のシフトΔVthを低減することができる。
Therefore, when the crystalline
また、トランジスタ起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン系樹脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料(low−k材料)等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。 Further, a planarization insulating film may be formed in order to reduce surface unevenness due to the transistor. As the planarization insulating film, an organic material such as polyimide, acrylic, or benzocyclobutene resin can be used. In addition to the organic material, a low dielectric constant material (low-k material) or the like can be used. Note that the planarization insulating film may be formed by stacking a plurality of insulating films formed using these materials.
本実施の形態では、絶縁膜407上に平坦化絶縁膜415を形成する。また、ゲート絶縁膜442、絶縁膜407、及び平坦化絶縁膜415に結晶性酸化物半導体膜403に達する開口を形成し、開口に結晶性酸化物半導体膜403と電気的に接続するソース電極層405a、ドレイン電極層405bを形成する。
In this embodiment, a
以上の工程でトランジスタ420が形成される(図7(E)参照)。トランジスタ420は、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜を有するトランジスタである。よって、トランジスタ420は、電気的特性変動が抑制されており、電気的に安定である。
Through the above process, the
また、絶縁膜407を積層する場合、酸化アルミニウム膜の他に、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、又は酸化ガリウム膜などの無機絶縁膜を用いることができる。図10(C)にトランジスタ420において、絶縁膜407を絶縁膜407a、絶縁膜407bの積層構造とする例としてトランジスタ420aを示す。
In the case where the insulating
図10(C)に示すように、ゲート絶縁膜402及びゲート電極層401上に絶縁膜407aを形成し、絶縁膜407a上に絶縁膜407bを形成する。例えば、本実施の形態では、絶縁膜407aとして、酸化シリコンが結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている酸化シリコン膜を用い、絶縁膜407bとして酸化アルミニウム膜を用いる。
As shown in FIG. 10C, an insulating
絶縁膜407が絶縁膜407a、407bの積層構造の場合、非晶質酸化物半導体膜492への酸素導入工程は、積層する絶縁膜407a、407bを通過して行うことができる。
In the case where the insulating
本実施の形態を用いて作製した、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜403を用いたトランジスタ420は、オフ状態における電流値(オフ電流値)を、チャネル幅1μm当たり室温にて100zA/μm(1zA(ゼプトアンペア)は1×10−21A)以下、好ましくは10zA/μm以下、より好ましくは1zA/μm以下、さらに好ましくは100yA/μm以下レベルにまで低くすることができる。
A
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供することができる。よって、信頼性の高い半導体装置を提供することができる。 As described above, a semiconductor device including an oxide semiconductor having stable electrical characteristics can be provided. Therefore, a highly reliable semiconductor device can be provided.
(実施の形態8)
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図8を用いて説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
(Embodiment 8)
In this embodiment, another embodiment of a semiconductor device and a method for manufacturing the semiconductor device will be described with reference to FIGS. The same portions as those in the above embodiment or portions and processes having similar functions can be performed in the same manner as in the above embodiment, and repeated description is omitted. Detailed descriptions of the same parts are omitted.
本実施の形態では、上記実施の形態5とソース電極層及びドレイン電極層と結晶性酸化物半導体膜との接続構造が異なるトランジスタの作製方法の例を示す。 In this embodiment, an example of a method for manufacturing a transistor in which the connection structure between the source and drain electrode layers and the crystalline oxide semiconductor film is different from that in Embodiment 5 will be described.
図8(A)乃至(F)に本実施の形態におけるトランジスタ450の作製方法の一例を示す。
8A to 8F illustrate an example of a method for manufacturing the
まず、基板400上に絶縁膜436を形成する。
First, the insulating
次いで、絶縁膜436上に、ソース電極層及びドレイン電極層(これと同じ層で形成される配線を含む)となる導電膜を形成する。
Next, a conductive film to be a source electrode layer and a drain electrode layer (including a wiring formed using the same layer) is formed over the insulating
フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層405a、ドレイン電極層405bを形成した後、レジストマスクを除去する(図8(A)参照)。
A resist mask is formed over the conductive film by a photolithography step, and selective etching is performed to form the
そして絶縁膜436、ソース電極層405a、及びドレイン電極層405b上に非晶質酸化物半導体膜492を形成する(図8(B)参照)。非晶質酸化物半導体膜492を覆うようにゲート絶縁膜402を形成する(図8(C)参照)。
Then, an amorphous
また、非晶質酸化物半導体膜492に過剰な水素(水や水酸基を含む)を除去(脱水化または脱水素化)するための加熱処理を行ってもよい。
Further, heat treatment for removing (dehydrating or dehydrogenating) excess hydrogen (including water and a hydroxyl group) may be performed on the amorphous
次に、非晶質酸化物半導体膜492に酸素431(少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む)を導入して、非晶質酸化物半導体膜492に酸素の供給を行う。
Next, oxygen 431 (including at least one of oxygen radicals, oxygen atoms, and oxygen ions) is introduced into the amorphous
本実施の形態では、イオン注入法によりゲート絶縁膜402を通過して、非晶質酸化物半導体膜492に酸素431を注入する。酸素431の注入工程により、非晶質酸化物半導体膜492は、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている非晶質酸化物半導体膜443となる(図8(D)参照)。
In this embodiment,
供給された酸素431によって、非晶質酸化物半導体膜443中に存在する酸素欠損を補填することができる。
Oxygen vacancies existing in the amorphous
そして、ゲート電極層401をゲート絶縁膜402上に形成する。
Then, the
本実施の形態では、ゲート電極層401の側面にサイドウォール構造の側壁絶縁層を設けない例を示すが、実施の形態5で示すようにサイドウォール構造の側壁絶縁層を設け、ゲート絶縁膜402を島状に加工してもよい。
In this embodiment, an example in which a sidewall insulating layer having a sidewall structure is not provided on a side surface of the
次いで、ゲート絶縁膜402、及びゲート電極層401上に、絶縁膜407を形成する(図8(E)参照)。絶縁膜407は単層でも積層でもよいが、酸化アルミニウム膜を含む構造とする。
Next, an insulating
本実施の形態では、絶縁膜407として膜厚100nmの酸化アルミニウム膜を、スパッタリング法を用いて成膜する。
In this embodiment, an aluminum oxide film with a thickness of 100 nm is formed as the insulating
次に非晶質酸化物半導体膜443に加熱処理を行い、該非晶質酸化物半導体膜443の少なくとも一部を結晶化させて、結晶性酸化物半導体膜403を形成する。
Next, the amorphous
本実施の形態では、結晶性酸化物半導体膜403として、表面に概略垂直なc軸を有している結晶を含む結晶性酸化物半導体膜403を形成する。
In this embodiment, as the crystalline
非晶質酸化物半導体膜443上に絶縁膜407として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果(ブロック効果)が高い。
The aluminum oxide film provided as the insulating
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜(非晶質酸化物半導体膜443及び結晶性酸化物半導体膜403)への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜(非晶質酸化物半導体膜443及び結晶性酸化物半導体膜403)からの放出を防止する保護膜として機能する。
Therefore, the aluminum oxide film is formed into an oxide semiconductor film (amorphous
非晶質酸化物半導体膜443を結晶化させる加熱処理を、絶縁膜407として設けられた酸化アルミニウム膜によって非晶質酸化物半導体膜443が覆われた状態で行うため、結晶化のための加熱処理によって非晶質酸化物半導体膜443から酸素が放出されるのを防止することができる。よって、得られる結晶性酸化物半導体膜403は、非晶質酸化物半導体膜443の含む酸素量を維持し、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む膜とすることができる。
Since heat treatment for crystallizing the amorphous
従って、形成される結晶性酸化物半導体膜403は、水素、水分などの不純物の混入、及び過剰に導入された酸素の放出が酸化アルミニウム膜によって防止されるため、高純度であり、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む。
Accordingly, the formed crystalline
結晶性酸化物半導体膜403中において、酸素が脱離した箇所では酸素欠損が存在する。酸素を過剰に含まない酸化物半導体は、酸素欠損が生じてもその欠損部分を他の酸素で補うことができない。しかしながら、開示する発明の一形態に係る結晶性酸化物半導体膜403は、酸素を過剰に含む膜(本実施の形態では酸素を過剰に含むCAAC−OS膜)であり、結晶性酸化物半導体膜403は、酸素欠損が生じたとしても、膜中に過剰の酸素(好ましくは化学量論的組成比より過剰の酸素)を含有することで、この過剰酸素が欠損部分に作用して、直ちに酸素を欠損部分に補填することができる。
In the crystalline
よって、該結晶性酸化物半導体膜403をトランジスタ450に用いることで、酸素欠損に起因するトランジスタのしきい値電圧Vthのばらつき、しきい値電圧のシフトΔVthを低減することができる。
Therefore, when the crystalline
また、絶縁膜407を積層する場合、酸化アルミニウム膜の他に、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、又は酸化ガリウム膜などの無機絶縁膜を用いることができる。図10(D)にトランジスタ450において、絶縁膜407を絶縁膜407a、絶縁膜407bの積層構造とする例としてトランジスタ450aを示す。
In the case where the insulating
図10(D)に示すように、ゲート絶縁膜402及びゲート電極層401上に絶縁膜407aを形成し、絶縁膜407a上に絶縁膜407bを形成する。例えば、本実施の形態では、絶縁膜407aとして、酸化シリコンが結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている酸化シリコン膜を用い、絶縁膜407bとして酸化アルミニウム膜を用いる。
As shown in FIG. 10D, an insulating
以上の工程でトランジスタ450が形成される(図8(F)参照)。トランジスタ450は、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜を有するトランジスタである。よって、トランジスタ450は、電気的特性変動が抑制されており、電気的に安定である。
Through the above steps, the
本実施の形態を用いて作製した、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜403を用いたトランジスタ450は、オフ状態における電流値(オフ電流値)を、チャネル幅1μm当たり室温にて100zA/μm(1zA(ゼプトアンペア)は1×10−21A)以下、好ましくは10zA/μm以下、より好ましくは1zA/μm以下、さらに好ましくは100yA/μm以下レベルにまで低くすることができる。
A
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供することができる。よって、信頼性の高い半導体装置を提供することができる。 As described above, a semiconductor device including an oxide semiconductor having stable electrical characteristics can be provided. Therefore, a highly reliable semiconductor device can be provided.
(実施の形態9)
本実施の形態では、半導体装置の作製方法の他の一形態を説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
(Embodiment 9)
In this embodiment, another embodiment of a method for manufacturing a semiconductor device will be described. The same portions as those in the above embodiment or portions and processes having similar functions can be performed in the same manner as in the above embodiment, and repeated description is omitted. Detailed descriptions of the same parts are omitted.
なお、本実施の形態では、実施の形態8で示したトランジスタ450の作製工程において、適用可能な酸素導入工程の例を、トランジスタ450cを用いて示す。
Note that in this embodiment, an example of an oxygen introduction step that can be used in the manufacturing process of the
図9(A)は、図8(B)の工程後、非晶質酸化物半導体膜492に直接酸素431を導入する例である。酸素431の導入工程により、非晶質酸化物半導体膜492は、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている非晶質酸化物半導体膜443となる。供給された酸素431によって、非晶質酸化物半導体膜443中に存在する酸素欠損を補填することができる。なお、図9(A)のように、露出された非晶質酸化物半導体膜492に直接酸素を導入する場合、プラズマ処理を用いることができる。
FIG. 9A illustrates an example in which
本発明の一形態によって作製することのできるトランジスタにおいて、ゲート電極層401と、ソース電極層405a及びドレイン電極層405bとの位置関係は、ゲート絶縁膜402を間に介して、重畳せずに形成されても、一部重畳して形成されてもよい。
In the transistor that can be manufactured according to one embodiment of the present invention, the positional relationship between the
例えば、実施の形態8において図8に示したトランジスタ450は、ソース電極層405a、ドレイン電極層405bと、ゲート電極層401とが、ゲート絶縁膜402、及び結晶性酸化物半導体膜403を間に介して一部重畳する構造の例である。
For example, in the
本実施の形態において図9(B)(C)に示すトランジスタ450cは、ソース電極層405a、ドレイン電極層405bと、ゲート電極層401とが、ゲート絶縁膜402、及び結晶性酸化物半導体膜403を間に介して重畳しない構造の例である。
In this embodiment, the
図9(B)は、ゲート絶縁膜402上にゲート電極層401を形成後、非晶質酸化物半導体膜492にゲート絶縁膜402を通過して酸素431を導入する例である。酸素431の導入工程により、非晶質酸化物半導体膜492は、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている非晶質酸化物半導体膜443となる。供給された酸素431によって、非晶質酸化物半導体膜443中に存在する酸素欠損を補填することができる。
FIG. 9B illustrates an example in which after the
図9(C)は、ゲート絶縁膜402及びゲート電極層401上に絶縁膜407を形成後、非晶質酸化物半導体膜492にゲート絶縁膜402及び絶縁膜407を通過して酸素431を導入する例である。酸素431の導入工程により、非晶質酸化物半導体膜492は、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている非晶質酸化物半導体膜443となる。供給された酸素431によって、非晶質酸化物半導体膜443中に存在する酸素欠損を補填することができる。
In FIG. 9C, after an
図9(B)(C)のように、非晶質酸化物半導体膜492への酸素431の導入工程をゲート絶縁膜402及びゲート電極層401の形成後に行う場合、ゲート電極層401と、ソース電極層405a及びドレイン電極層405bとが重畳しない構造であると、ゲート電極層401と、ソース電極層405a及びドレイン電極層405bとの間に位置する非晶質酸化物半導体膜492への酸素431の導入を比較的容易に行うことができる。
9B and 9C, when the step of introducing
このように、結晶性酸化物半導体膜への酸素の導入工程は、脱水化又は脱水素化処理を行った後であればよく、特に限定されない。また、上記脱水化又は脱水素化処理を行った酸化物半導体膜への酸素の導入は複数回行ってもよい。 As described above, the step of introducing oxygen into the crystalline oxide semiconductor film may be performed after dehydration or dehydrogenation treatment, and is not particularly limited. Further, oxygen may be introduced into the oxide semiconductor film subjected to the dehydration or dehydrogenation treatment a plurality of times.
以上の工程で作製されるトランジスタは、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜を有するトランジスタである。よって、トランジスタは、電気的特性変動が抑制されており、電気的に安定である。 The transistor manufactured through the above steps is a transistor having a crystalline oxide semiconductor film that is highly purified and contains oxygen in excess to fill oxygen vacancies. Therefore, the transistor has stable electrical characteristics with less variation in electrical characteristics.
安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供することができる。よって、信頼性の高い半導体装置を提供することができる。 A semiconductor device including an oxide semiconductor having stable electrical characteristics can be provided. Therefore, a highly reliable semiconductor device can be provided.
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。 This embodiment can be implemented in appropriate combination with any of the other embodiments.
(実施の形態10)
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図11を用いて説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
(Embodiment 10)
In this embodiment, another embodiment of a semiconductor device and a method for manufacturing the semiconductor device will be described with reference to FIGS. The same portions as those in the above embodiment or portions and processes having similar functions can be performed in the same manner as in the above embodiment, and repeated description is omitted. Detailed descriptions of the same parts are omitted.
本実施の形態では、開示する発明に係る半導体装置の作製方法において、結晶性酸化物半導体膜にソース領域及びドレイン領域として機能する不純物領域を形成する例である。ソース領域及びドレイン領域として機能する不純物領域は、結晶性酸化物半導体膜への導電率を変化させる不純物(ドーパントともいう)を導入して形成することができる。 This embodiment is an example in which an impurity region functioning as a source region and a drain region is formed in a crystalline oxide semiconductor film in the method for manufacturing a semiconductor device according to the disclosed invention. The impurity regions functioning as a source region and a drain region can be formed by introducing an impurity (also referred to as a dopant) that changes conductivity into the crystalline oxide semiconductor film.
ソース領域及びドレイン領域として機能する不純物領域におけるドーパントの濃度は、5×1018/cm3以上1×1022/cm3以下であることが好ましい。 The concentration of the dopant in the impurity regions functioning as the source region and the drain region is preferably 5 × 10 18 / cm 3 or more and 1 × 10 22 / cm 3 or less.
導入するドーパントは、15族元素およびホウ素とし、具体的にはリン、砒素、およびアンチモンならびにホウ素のいずれかから選択される一以上とする。また、結晶性酸化物半導体膜にドーパントを導入する方法として、イオンドーピング法またはイオン注入法を用いることができる。
The dopant to be introduced is a
イオンドーピング法またはイオン注入法によりドーパントを導入する際に、基板を加熱しながら行ってもよい。 When the dopant is introduced by the ion doping method or the ion implantation method, the substrate may be heated.
なお、結晶性酸化物半導体膜にドーパントを導入する処理は、複数回行ってもよく、ドーパントの種類も複数種用いてもよい。 Note that the treatment for introducing the dopant into the crystalline oxide semiconductor film may be performed a plurality of times, and a plurality of types of dopant may be used.
ドーパントを導入した不純物領域は、ドーパントの導入により、一部非晶質化する場合がある。この場合、ドーパントの導入後に加熱処理を行うことによって、結晶性を回復することができる。 The impurity region into which the dopant is introduced may be partially made amorphous by the introduction of the dopant. In this case, crystallinity can be recovered by performing heat treatment after the introduction of the dopant.
図11(A)に実施の形態5又は実施の形態6で示したトランジスタ440において、結晶性酸化物半導体膜403にソース領域又はドレイン領域として機能する不純物領域404a、404bを設けたトランジスタ440bの例を示す。不純物領域404a、404bは、ゲート電極層401、側壁絶縁層412a、412bをマスクとしてソース電極層405a、ドレイン電極層405bの形成前に結晶性酸化物半導体膜403にドーパントを導入することで形成することができる。
FIG. 11A illustrates an example of the
図11(B)に実施の形態7で示したトランジスタ420において、結晶性酸化物半導体膜403にソース領域又はドレイン領域として機能する不純物領域404a、404bを設けたトランジスタ420bの例を示す。不純物領域404a、404bは、ゲート電極層401をマスクとして結晶性酸化物半導体膜403にドーパントを導入することで形成することができる。
FIG. 11B illustrates an example of the
図11(C)に実施の形態8で示したトランジスタ450において、結晶性酸化物半導体膜403にソース領域又はドレイン領域として機能する不純物領域404a、404bを設けたトランジスタ450bの例を示す。不純物領域404a、404bは、ゲート電極層401をマスクとして結晶性酸化物半導体膜403にドーパントを導入することで形成することができる。
FIG. 11C illustrates an example of the
ソース領域又はドレイン領域として機能する不純物領域を設けることによって、不純物領域の間に形成されるチャネル形成領域に加わる電界を緩和させることができる。また、不純物領域において結晶性酸化物半導体膜と電極層とを電気的に接続させることによって、結晶性酸化物半導体膜と電極層との接触抵抗を低減することができる。従って、トランジスタの電気特性を向上させることができる。 By providing an impurity region functioning as a source region or a drain region, an electric field applied to a channel formation region formed between the impurity regions can be reduced. In addition, by electrically connecting the crystalline oxide semiconductor film and the electrode layer in the impurity region, contact resistance between the crystalline oxide semiconductor film and the electrode layer can be reduced. Accordingly, the electrical characteristics of the transistor can be improved.
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。 This embodiment can be implemented in appropriate combination with any of the other embodiments.
(実施の形態11)
実施の形態1乃至10のいずれかで一例を示したトランジスタを用いて表示機能を有する半導体装置(表示装置ともいう)を作製することができる。また、トランジスタを含む駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
(Embodiment 11)
A semiconductor device having a display function (also referred to as a display device) can be manufactured using the transistor described as an example in any of Embodiments 1 to 10. In addition, part or the whole of a driver circuit including a transistor can be formed over the same substrate as the pixel portion to form a system-on-panel.
図13(A)において、第1の基板4001上に設けられた画素部4002を囲むようにして、シール材4005が設けられ、第2の基板4006によって封止されている。図13(A)においては、第1の基板4001上のシール材4005によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された走査線駆動回路4004、信号線駆動回路4003が実装されている。また別途形成された信号線駆動回路4003と、走査線駆動回路4004または画素部4002に与えられる各種信号及び電位は、FPC(Flexible printed circuit)4018a、4018bから供給されている。
In FIG. 13A, a
図13(B)(C)において、第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004とを囲むようにして、シール材4005が設けられている。また画素部4002と、走査線駆動回路4004の上に第2の基板4006が設けられている。よって画素部4002と、走査線駆動回路4004とは、第1の基板4001とシール材4005と第2の基板4006とによって、表示素子と共に封止されている。図13(B)(C)においては、第1の基板4001上のシール材4005によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路4003が実装されている。図13(B)(C)においては、別途形成された信号線駆動回路4003と、走査線駆動回路4004または画素部4002に与えられる各種信号及び電位は、FPC4018から供給されている。
13B and 13C, a
また図13(B)(C)においては、信号線駆動回路4003を別途形成し、第1の基板4001に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装してもよいし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装してもよい。
13B and 13C illustrate an example in which the signal
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、COG(Chip On Glass)方法、ワイヤボンディング方法、或いはTAB(Tape Automated Bonding)方法などを用いることができる。図13(A)は、COG方法により信号線駆動回路4003、走査線駆動回路4004を実装する例であり、図13(B)は、COG方法により信号線駆動回路4003を実装する例であり、図13(C)は、TAB方法により信号線駆動回路4003を実装する例である。
Note that a connection method of a driver circuit which is separately formed is not particularly limited, and a COG (Chip On Glass) method, a wire bonding method, a TAB (Tape Automated Bonding) method, or the like can be used. FIG. 13A illustrates an example in which the signal
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むIC等を実装した状態にあるモジュールとを含む。 The display device includes a panel in which the display element is sealed, and a module in which an IC including a controller is mounted on the panel.
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源(照明装置含む)を指す。また、コネクター、例えばFPCもしくはTABテープもしくはTCPが取り付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュール、または表示素子にCOG方式によりIC(集積回路)が直接実装されたモジュールも全て表示装置に含むものとする。 Note that a display device in this specification means an image display device, a display device, or a light source (including a lighting device). Further, an IC (integrated circuit) is directly mounted on a connector, for example, a module with an FPC or TAB tape or TCP attached, a module with a printed wiring board provided on the end of the TAB tape or TCP, or a display element by the COG method. All modules are included in the display device.
また第1の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、実施の形態1乃至10のいずれかで一例を示したトランジスタを適用することができる。 In addition, the pixel portion and the scan line driver circuit provided over the first substrate include a plurality of transistors, and the transistor shown as an example in any of Embodiments 1 to 10 can be used.
表示装置に設けられる表示素子としては液晶素子(液晶表示素子ともいう)、発光素子(発光表示素子ともいう)、を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Electro Luminescence)、有機EL等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。 As a display element provided in the display device, a liquid crystal element (also referred to as a liquid crystal display element) or a light-emitting element (also referred to as a light-emitting display element) can be used. The light-emitting element includes, in its category, an element whose luminance is controlled by current or voltage, and specifically includes inorganic EL (Electro Luminescence), organic EL, and the like. In addition, a display medium whose contrast is changed by an electric effect, such as electronic ink, can be used.
半導体装置の一形態について、図13及び図14を用いて説明する。図14は、図13(A)のM−Nにおける断面図に相当する。 One embodiment of a semiconductor device is described with reference to FIGS. FIG. 14 corresponds to a cross-sectional view taken along line MN in FIG.
図13及び図14で示すように、半導体装置は接続端子電極4015及び端子電極4016を有しており、接続端子電極4015及び端子電極4016はFPC4018が有する端子と異方性導電膜4019を介して、電気的に接続されている。
As shown in FIGS. 13 and 14, the semiconductor device includes a
接続端子電極4015は、第1の電極層4030と同じ導電膜から形成され、端子電極4016は、トランジスタ4010、4011のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
The
また第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004は、トランジスタを複数有しており、図14では、画素部4002に含まれるトランジスタ4010と、走査線駆動回路4004に含まれるトランジスタ4011とを例示している。図14(A)では、トランジスタ4010、4011上には絶縁膜4020、絶縁膜4032が設けられ、図14(B)ではさらに、絶縁膜4021が設けられている。なお、絶縁膜4023は下地膜として機能する絶縁膜である。
In addition, the
トランジスタ4010、トランジスタ4011としては、実施の形態1乃至10のいずれかで示したトランジスタを適用することができる。本実施の形態では、実施の形態1で示したトランジスタ410と同様な構造を有するトランジスタを適用する例を示す。
As the
トランジスタ4010及びトランジスタ4011は高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜を有するトランジスタである。よって、トランジスタ4010及びトランジスタ4011は、電気的特性変動が抑制されており、電気的に安定である。
The
よって、図13及び図14で示す本実施の形態の半導体装置として信頼性の高い半導体装置を提供することができる。 Therefore, a highly reliable semiconductor device can be provided as the semiconductor device of this embodiment illustrated in FIGS.
また、本実施の形態では、絶縁膜上において駆動回路用のトランジスタ4011の結晶性酸化物半導体膜のチャネル形成領域と重なる位置に導電層が設けられている例である。導電層を結晶性酸化物半導体膜のチャネル形成領域と重なる位置に設けることによって、バイアス−熱ストレス試験(BT試験)前後におけるトランジスタ4011のしきい値電圧の変化量をさらに低減することができる。また、導電層は、電位がトランジスタ4011のゲート電極層と同じでもよいし、異なっていても良く、第2のゲート電極層として機能させることもできる。また、導電層の電位がGND、0V、或いはフローティング状態であってもよい。
In this embodiment, the conductive layer is provided over the insulating film so as to overlap with the channel formation region of the crystalline oxide semiconductor film of the
また、該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部(トランジスタを含む回路部)に作用しないようにする機能(特に静電気に対する静電遮蔽機能)も有する。導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な特性が変動することを防止することができる。 The conductive layer also has a function of shielding an external electric field, that is, preventing the external electric field from acting on the inside (a circuit portion including a transistor) (particularly, an electrostatic shielding function against static electricity). With the shielding function of the conductive layer, the electrical characteristics of the transistor can be prevented from changing due to the influence of an external electric field such as static electricity.
画素部4002に設けられたトランジスタ4010は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。
A
図14(A)に表示素子として液晶素子を用いた液晶表示装置の例を示す。図14(A)において、表示素子である液晶素子4013は、第1の電極層4030、第2の電極層4031、及び液晶層4008を含む。なお、液晶層4008を挟持するように配向膜として機能する絶縁膜4032、4033が設けられている。第2の電極層4031は第2の基板4006側に設けられ、第1の電極層4030と第2の電極層4031とは液晶層4008を介して積層する構成となっている。
FIG. 14A illustrates an example of a liquid crystal display device using a liquid crystal element as a display element. In FIG. 14A, a
また4035は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層4008の膜厚(セルギャップ)を制御するために設けられている。なお球状のスペーサを用いていてもよい。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料(液晶組成物)は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。 When a liquid crystal element is used as the display element, a thermotropic liquid crystal, a low molecular liquid crystal, a polymer liquid crystal, a polymer dispersed liquid crystal, a ferroelectric liquid crystal, an antiferroelectric liquid crystal, or the like can be used. These liquid crystal materials (liquid crystal compositions) exhibit a cholesteric phase, a smectic phase, a cubic phase, a chiral nematic phase, an isotropic phase, and the like depending on conditions.
また、液晶層4008に、配向膜を用いないブルー相を発現する液晶組成物を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は、液晶及びカイラル剤を混合させた液晶組成物を用いて発現させることができる。また、ブルー相が発現する温度範囲を広げるために、ブルー相を発現する液晶組成物に重合性モノマー及び重合開始剤などを添加し、高分子安定化させる処理を行って液晶層を形成することもできる。ブルー相を発現する液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。酸化物半導体膜を用いるトランジスタは、静電気の影響によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よって酸化物半導体膜を用いるトランジスタを有する液晶表示装置にブルー相を発現する液晶組成物を用いることはより効果的である。
Alternatively, a liquid crystal composition exhibiting a blue phase for which an alignment film is unnecessary may be used for the
また、液晶材料の固有抵抗は、1×109Ω・cm以上であり、好ましくは1×1011Ω・cm以上であり、さらに好ましくは1×1012Ω・cm以上である。なお、本明細書における固有抵抗の値は、20℃で測定した値とする。 The specific resistance of the liquid crystal material is 1 × 10 9 Ω · cm or more, preferably 1 × 10 11 Ω · cm or more, and more preferably 1 × 10 12 Ω · cm or more. In addition, the value of the specific resistance in this specification shall be the value measured at 20 degreeC.
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大きさは、トランジスタのオフ電流等を考慮して設定すればよい。高純度の結晶性酸化物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して1/3以下、好ましくは1/5以下の容量の大きさを有する保持容量を設ければ充分である。 The size of the storage capacitor provided in the liquid crystal display device is set so that charges can be held for a predetermined period in consideration of a leakage current of a transistor arranged in the pixel portion. The size of the storage capacitor may be set in consideration of the off-state current of the transistor. By using a transistor having a high-purity crystalline oxide semiconductor film, it is sufficient to provide a storage capacitor having a capacity of 1/3 or less, preferably 1/5 or less of the liquid crystal capacity of each pixel. It is.
本実施の形態で用いる高純度化された結晶性酸化物半導体膜を用いたトランジスタは、オフ状態における電流値(オフ電流値)を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。 In the transistor including the highly purified crystalline oxide semiconductor film used in this embodiment, the current value in an off state (off-state current value) can be reduced. Therefore, the holding time of an electric signal such as an image signal can be increased, and the writing interval can be set longer in the power-on state. Therefore, since the frequency of the refresh operation can be reduced, there is an effect of suppressing power consumption.
また、本実施の形態で用いる高純度化された結晶性酸化物半導体膜を用いたトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバートランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。 In addition, a transistor including a highly purified crystalline oxide semiconductor film used in this embodiment can have a relatively high field-effect mobility, and thus can be driven at high speed. For example, by using such a transistor capable of high-speed driving for a liquid crystal display device, the switching transistor in the pixel portion and the driver transistor used in the driver circuit portion can be formed over the same substrate. That is, since it is not necessary to use a semiconductor device formed of a silicon wafer or the like as a separate drive circuit, the number of parts of the semiconductor device can be reduced. In the pixel portion, a high-quality image can be provided by using a transistor that can be driven at high speed.
液晶表示装置には、TN(Twisted Nematic)モード、IPS(In−Plane−Switching)モード、FFS(Fringe Field Switching)モード、ASM(Axially Symmetric aligned Micro−cell)モード、OCB(Optical Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モードなどを用いることができる。 The liquid crystal display device includes a TN (Twisted Nematic) mode, an IPS (In-Plane-Switching) mode, an FFS (Fringe Field Switching) mode, an ASM (Axially Symmetrical Micro-cell) mode, and an OCB mode. An FLC (Ferroelectric Liquid Crystal) mode, an AFLC (Anti Ferroelectric Liquid Crystal) mode, or the like can be used.
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向(VA)モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、MVA(Multi−Domain Vertical Alignment)モード、PVA(Patterned Vertical Alignment)モード、ASV(Advanced Super View)モードなどを用いることができる。また、VA型の液晶表示装置にも適用することができる。VA型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。VA型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。また、画素(ピクセル)をいくつかの領域(サブピクセル)に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。 Alternatively, a normally black liquid crystal display device such as a transmissive liquid crystal display device employing a vertical alignment (VA) mode may be used. There are several examples of the vertical alignment mode. For example, an MVA (Multi-Domain Vertical Alignment) mode, a PVA (Patterned Vertical Alignment) mode, an ASV (Advanced Super View) mode, and the like can be used. The present invention can also be applied to a VA liquid crystal display device. A VA liquid crystal display device is a type of a method for controlling the alignment of liquid crystal molecules of a liquid crystal display panel. The VA liquid crystal display device is a method in which liquid crystal molecules face a vertical direction with respect to a panel surface when no voltage is applied. Further, a method called multi-domain or multi-domain design in which pixels (pixels) are divided into several regions (sub-pixels) and molecules are tilted in different directions can be used.
また、表示装置において、ブラックマトリクス(遮光層)、偏光部材、位相差部材、反射防止部材などの光学部材(光学基板)などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。 In the display device, a black matrix (light shielding layer), a polarizing member, a retardation member, an optical member (an optical substrate) such as an antireflection member, and the like are provided as appropriate. For example, circularly polarized light using a polarizing substrate and a retardation substrate may be used. Further, a backlight, a sidelight, or the like may be used as the light source.
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、RGB(Rは赤、Gは緑、Bは青を表す)の三色に限定されない。例えば、RGBW(Wは白を表す)、又はRGBに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。 As a display method in the pixel portion, a progressive method, an interlace method, or the like can be used. Further, the color elements controlled by the pixels when performing color display are not limited to three colors of RGB (R represents red, G represents green, and B represents blue). For example, there is RGBW (W represents white) or RGB in which one or more colors of yellow, cyan, magenta, etc. are added. The size of the display area may be different for each dot of the color element. Note that the disclosed invention is not limited to a display device for color display, and can be applied to a display device for monochrome display.
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機EL素子、後者は無機EL素子と呼ばれている。 In addition, as a display element included in the display device, a light-emitting element utilizing electroluminescence can be used. A light-emitting element using electroluminescence is distinguished depending on whether the light-emitting material is an organic compound or an inorganic compound. Generally, the former is called an organic EL element and the latter is called an inorganic EL element.
有機EL素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア(電子および正孔)が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。 In the organic EL element, by applying a voltage to the light emitting element, electrons and holes are respectively injected from the pair of electrodes into the layer containing the light emitting organic compound, and a current flows. Then, these carriers (electrons and holes) recombine, whereby the light-emitting organic compound forms an excited state, and emits light when the excited state returns to the ground state. Due to such a mechanism, such a light-emitting element is referred to as a current-excitation light-emitting element.
無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機EL素子を用いて説明する。 Inorganic EL elements are classified into a dispersion-type inorganic EL element and a thin-film inorganic EL element depending on the element structure. The dispersion-type inorganic EL element has a light-emitting layer in which particles of a light-emitting material are dispersed in a binder, and the light emission mechanism is donor-acceptor recombination light emission using a donor level and an acceptor level. The thin-film inorganic EL element has a structure in which a light emitting layer is sandwiched between dielectric layers and further sandwiched between electrodes, and the light emission mechanism is localized light emission utilizing inner-shell electron transition of metal ions. Note that description is made here using an organic EL element as a light-emitting element.
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用することができる。 In order to extract light emitted from the light-emitting element, at least one of the pair of electrodes may be light-transmitting. Then, a transistor and a light emitting element are formed over the substrate, and a top emission that extracts light from a surface opposite to the substrate, a bottom emission that extracts light from a surface on the substrate side, and a surface opposite to the substrate side and the substrate. There is a light-emitting element having a dual emission structure in which light emission is extracted from the light-emitting element, and any light-emitting element having an emission structure can be applied.
図14(B)に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素子4513は、画素部4002に設けられたトランジスタ4010と電気的に接続している。なお発光素子4513の構成は、第1の電極層4030、電界発光層4511、第2の電極層4031の積層構造であるが、示した構成に限定されない。発光素子4513から取り出す光の方向などに合わせて、発光素子4513の構成は適宜変えることができる。
FIG. 14B illustrates an example of a light-emitting device using a light-emitting element as a display element. A light-emitting
隔壁4510は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第1の電極層4030上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
A
電界発光層4511は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでもよい。
The
発光素子4513に酸素、水素、水分、二酸化炭素等が侵入しないように、第2の電極層4031及び隔壁4510上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、DLC膜等を形成することができる。また、第1の基板4001、第2の基板4006、及びシール材4005によって封止された空間には充填材4514が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム(貼り合わせフィルム、紫外線硬化樹脂フィルム等)やカバー材でパッケージング(封入)することが好ましい。
A protective film may be formed over the
充填材4514としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)を用いることができる。例えば充填材として窒素を用いればよい。 In addition to an inert gas such as nitrogen or argon, an ultraviolet curable resin or a thermosetting resin can be used as the filler 4514. PVC (polyvinyl chloride), acrylic, polyimide, epoxy resin, silicone resin, PVB (polyvinyl chloride) Butyl) or EVA (ethylene vinyl acetate) can be used. For example, nitrogen may be used as the filler.
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板(楕円偏光板を含む)、位相差板(λ/4板、λ/2板)、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。 If necessary, an optical film such as a polarizing plate, a circular polarizing plate (including an elliptical polarizing plate), a retardation plate (λ / 4 plate, λ / 2 plate), a color filter, or the like is provided on the light emitting element exit surface. You may provide suitably. Further, an antireflection film may be provided on the polarizing plate or the circularly polarizing plate. For example, anti-glare treatment can be performed that diffuses reflected light due to surface irregularities and reduces reflection.
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能である。電子ペーパーは、電気泳動表示装置(電気泳動ディスプレイ)とも呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。 In addition, as a display device, electronic paper that drives electronic ink can be provided. Electronic paper is also called an electrophoretic display device (electrophoretic display), and has the same readability as paper, low power consumption compared to other display devices, and the advantage that it can be made thin and light. ing.
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第1の粒子と、マイナスの電荷を有する第2の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第1の粒子または第2の粒子は染料を含み、電界がない場合において移動しないものである。また、第1の粒子の色と第2の粒子の色は異なるもの(無色を含む)とする。 The electrophoretic display device may have various forms, and a plurality of microcapsules including first particles having a positive charge and second particles having a negative charge are dispersed in a solvent or a solute. By applying an electric field to the microcapsule, the particles in the microcapsule are moved in opposite directions to display only the color of the particles assembled on one side. Note that the first particle or the second particle contains a dye and does not move in the absence of an electric field. In addition, the color of the first particles and the color of the second particles are different (including colorless).
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。 As described above, the electrophoretic display device is a display using a so-called dielectrophoretic effect in which a substance having a high dielectric constant moves to a high electric field region.
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。 A solution in which the above microcapsules are dispersed in a solvent is referred to as electronic ink. This electronic ink can be printed on a surface of glass, plastic, cloth, paper, or the like. Color display is also possible by using particles having color filters or pigments.
なお、マイクロカプセル中の第1の粒子および第2の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。 Note that the first particle and the second particle in the microcapsule are a conductor material, an insulator material, a semiconductor material, a magnetic material, a liquid crystal material, a ferroelectric material, an electroluminescent material, an electrochromic material, or a magnetophoresis. A kind of material selected from the materials or a composite material thereof may be used.
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することができる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第1の電極層及び第2の電極層の間に配置し、第1の電極層及び第2の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。 In addition, a display device using a twisting ball display system can be used as the electronic paper. The twist ball display method is a method in which spherical particles separately painted in white and black are arranged between a first electrode layer and a second electrode layer which are electrode layers used for a display element, and the first electrode layer and the second electrode layer are arranged. In this method, display is performed by controlling the orientation of spherical particles by generating a potential difference between the two electrode layers.
なお、図13及び図14において、第1の基板4001、第2の基板4006としては、ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチック基板などを用いることができる。プラスチックとしては、FRP(Fiberglass−Reinforced Plastics)板、PVF(ポリビニルフルオライド)フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、透光性が必要でなければ、アルミニウムやステンレスなどの金属基板(金属フィルム)を用いてもよい。例えば、アルミニウムホイルをPVFフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
13 and 14, as the
本実施の形態では、絶縁膜4020として酸化アルミニウム膜を用いる。絶縁膜4020はスパッタリング法やプラズマCVD法によって形成することができる。 In this embodiment, an aluminum oxide film is used as the insulating film 4020. The insulating film 4020 can be formed by a sputtering method or a plasma CVD method.
酸化物半導体膜上に絶縁膜4020として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を透過させない遮断効果(ブロック効果)が高い。 The aluminum oxide film provided as the insulating film 4020 over the oxide semiconductor film has a high blocking effect (blocking effect) that prevents the film from permeating both impurities such as hydrogen and moisture and oxygen.
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。 Therefore, an aluminum oxide film is a mixture of impurities such as hydrogen and moisture, which cause fluctuations, in an oxide semiconductor film during and after the manufacturing process, and an oxide of oxygen that is a main component material of the oxide semiconductor. It functions as a protective film that prevents emission from the semiconductor film.
トランジスタ4010及びトランジスタ4011は、結晶性酸化物半導体膜を酸素の導入工程により酸素過剰とした非晶質酸化物半導体膜を結晶化した結晶性酸化物半導体膜を有する。非晶質酸化物半導体膜を結晶化させる加熱処理を、酸化アルミニウム膜に覆われた状態で行うため、結晶化のための加熱処理によって非晶質酸化物半導体膜から酸素が放出されるのを防止することができる。従って、得られる結晶性酸化物半導体膜は、非晶質酸化物半導体膜の含む酸素量を維持し、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む膜とすることができる。
The
従って、形成される結晶性酸化物半導体膜は、水素、水分などの不純物が混入しないため高純度であり、酸素放出が防止されるため酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む膜とすることができる。よって、該結晶性酸化物半導体膜をトランジスタ4010及びトランジスタ4011に用いることで、酸素欠損に起因するトランジスタのしきい値電圧Vthのばらつき、しきい値電圧のシフトΔVthを低減することができる。
Therefore, the formed crystalline oxide semiconductor film has high purity because impurities such as hydrogen and moisture are not mixed, and oxygen release is prevented, so that the oxide semiconductor has a stoichiometric composition ratio in a crystalline state. , A film including a region having an excessive oxygen content can be obtained. Therefore, when the crystalline oxide semiconductor film is used for the
また、平坦化絶縁膜として機能する絶縁膜4021は、アクリル、ポリイミド、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料(low−k材料)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス)等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜を形成してもよい。 The insulating film 4021 functioning as a planarization insulating film can be formed using a heat-resistant organic material such as acrylic, polyimide, benzocyclobutene resin, polyamide, or epoxy. In addition to the organic material, a low dielectric constant material (low-k material), a siloxane resin, PSG (phosphorus glass), BPSG (phosphorus boron glass), or the like can be used. Note that the insulating film may be formed by stacking a plurality of insulating films formed using these materials.
絶縁膜4021の形成法は、特に限定されず、その材料に応じて、スパッタリング法、SOG法、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法等)、印刷法(スクリーン印刷、オフセット印刷等)、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。 There is no particular limitation on the formation method of the insulating film 4021. Depending on the material, a sputtering method, an SOG method, spin coating, dip coating, spray coating, a droplet discharge method (such as an inkjet method), or a printing method (screen printing or offset). Printing, etc.), doctor knives, roll coaters, curtain coaters, knife coaters and the like.
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して透光性とする。 The display device performs display by transmitting light from a light source or a display element. Therefore, thin films such as a substrate, an insulating film, and a conductive film provided in the pixel portion where light is transmitted have light-transmitting properties with respect to light in the visible wavelength region.
表示素子に電圧を印加する第1の電極層及び第2の電極層(画素電極層、共通電極層、対向電極層などともいう)においては、取り出す光の方向、電極層が設けられる場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。 In the first electrode layer and the second electrode layer (also referred to as a pixel electrode layer, a common electrode layer, a counter electrode layer, or the like) that applies a voltage to the display element, the direction of light to be extracted, the place where the electrode layer is provided, and What is necessary is just to select translucency and reflectivity by the pattern structure of an electrode layer.
第1の電極層4030、第2の電極層4031は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材料を用いることができる。
The
また、第1の電極層4030、第2の電極層4031はタングステン(W)、モリブデン(Mo)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、クロム(Cr)、コバルト(Co)、ニッケル(Ni)、チタン(Ti)、白金(Pt)、アルミニウム(Al)、銅(Cu)、銀(Ag)等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することができる。
The
また、第1の電極層4030、第2の電極層4031として、導電性高分子(導電性ポリマーともいう)を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはアニリン、ピロールおよびチオフェンの2種以上からなる共重合体若しくはその誘導体などがあげられる。
Alternatively, the
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。 In addition, since the transistor is easily broken by static electricity or the like, it is preferable to provide a protective circuit for protecting the driving circuit. The protection circuit is preferably configured using a non-linear element.
以上のように実施の形態1乃至10のいずれかで示したトランジスタを適用することで、様々な機能を有する半導体装置を提供することができる。 As described above, by using any of the transistors described in any of Embodiments 1 to 10, a semiconductor device having various functions can be provided.
(実施の形態12)
実施の形態1乃至10のいずれかで一例を示したトランジスタを用いて、対象物の情報を読み取るイメージセンサ機能を有する半導体装置を作製することができる。
(Embodiment 12)
A semiconductor device having an image sensor function of reading information on an object can be manufactured using the transistor described as an example in any of Embodiments 1 to 10.
図15(A)に、イメージセンサ機能を有する半導体装置の一例を示す。図15(A)はフォトセンサの等価回路であり、図15(B)はフォトセンサの一部を示す断面図である。 FIG. 15A illustrates an example of a semiconductor device having an image sensor function. FIG. 15A is an equivalent circuit of a photosensor, and FIG. 15B is a cross-sectional view illustrating part of the photosensor.
フォトダイオード602は、一方の電極がフォトダイオードリセット信号線658に、他方の電極がトランジスタ640のゲートに電気的に接続されている。トランジスタ640は、ソース又はドレインの一方がフォトセンサ基準信号線672に、ソース又はドレインの他方がトランジスタ656のソース又はドレインの一方に電気的に接続されている。トランジスタ656は、ゲートがゲート信号線659に、ソース又はドレインの他方がフォトセンサ出力信号線671に電気的に接続されている。
In the
なお、本明細書における回路図において、酸化物半導体膜を用いるトランジスタと明確に判明できるように、酸化物半導体膜を用いるトランジスタの記号には「OS」と記載している。図15(A)において、トランジスタ640、トランジスタ656は実施の形態1乃至10に示したトランジスタが適用でき、結晶性酸化物半導体膜を用いるトランジスタである。本実施の形態では、実施の形態1で示したトランジスタ410と同様な構造を有するトランジスタを適用する例を示す。
Note that in a circuit diagram in this specification, a symbol of a transistor using an oxide semiconductor film is described as “OS” so that the transistor can be clearly identified as a transistor using an oxide semiconductor film. In FIG. 15A, the transistor described in any of Embodiments 1 to 10 can be applied to the
図15(B)は、フォトセンサにおけるフォトダイオード602及びトランジスタ640に示す断面図であり、絶縁表面を有する基板601(TFT基板)上に、センサとして機能するフォトダイオード602及びトランジスタ640が設けられている。フォトダイオード602、トランジスタ640の上には接着層608を用いて基板613が設けられている。
FIG. 15B is a cross-sectional view of the
トランジスタ640上には絶縁膜631、絶縁膜632、層間絶縁膜633、層間絶縁膜634が設けられている。フォトダイオード602は、層間絶縁膜633上に設けられ、層間絶縁膜633上に形成した電極層641と、層間絶縁膜634上に設けられた電極層642との間に、層間絶縁膜633側から順に第1半導体膜606a、第2半導体膜606b、及び第3半導体膜606cを積層した構造を有している。
An insulating
電極層641は、層間絶縁膜634に形成された導電層643と電気的に接続し、電極層642は電極層641を介して導電層645と電気的に接続している。導電層645は、トランジスタ640のゲート電極層と電気的に接続しており、フォトダイオード602はトランジスタ640と電気的に接続している。
The
ここでは、第1半導体膜606aとしてp型の導電型を有する半導体膜と、第2半導体膜606bとして高抵抗な半導体膜(I型半導体膜)、第3半導体膜606cとしてn型の導電型を有する半導体膜を積層するpin型のフォトダイオードを例示している。
Here, a semiconductor film having a p-type conductivity type as the
第1半導体膜606aはp型半導体膜であり、p型を付与する不純物元素を含むアモルファスシリコン膜により形成することができる。第1半導体膜606aの形成には13族の不純物元素(例えばボロン(B))を含む半導体材料ガスを用いて、プラズマCVD法により形成する。半導体材料ガスとしてはシラン(SiH4)を用いればよい。または、Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、LPCVD法、気相成長法、又はスパッタリング法等を用いればよい。第1半導体膜606aの膜厚は10nm以上50nm以下となるよう形成することが好ましい。
The
第2半導体膜606bは、I型半導体膜(真性半導体膜)であり、アモルファスシリコン膜により形成する。第2半導体膜606bの形成には、半導体材料ガスを用いて、アモルファスシリコン膜をプラズマCVD法により形成する。半導体材料ガスとしては、シラン(SiH4)を用いればよい。または、Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等を用いてもよい。第2半導体膜606bの形成は、LPCVD法、気相成長法、スパッタリング法等により行ってもよい。第2半導体膜606bの膜厚は200nm以上1000nm以下となるように形成することが好ましい。
The
第3半導体膜606cは、n型半導体膜であり、n型を付与する不純物元素を含むアモルファスシリコン膜により形成する。第3半導体膜606cの形成には、15族の不純物元素(例えばリン(P))を含む半導体材料ガスを用いて、プラズマCVD法により形成する。半導体材料ガスとしてはシラン(SiH4)を用いればよい。または、Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、LPCVD法、気相成長法、又はスパッタリング法等を用いればよい。第3半導体膜606cの膜厚は20nm以上200nm以下となるよう形成することが好ましい。
The
また、第1半導体膜606a、第2半導体膜606b、及び第3半導体膜606cは、アモルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶(セミアモルファス(Semi Amorphous Semiconductor:SAS))半導体を用いて形成してもよい。
In addition, the
微結晶半導体は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定状態に属するものである。すなわち、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対して法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す520cm−1よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す520cm−1とアモルファスシリコンを示す480cm−1の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手(ダングリングボンド)を終端するため水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる。 A microcrystalline semiconductor belongs to a metastable state between an amorphous state and a single crystal state in consideration of Gibbs free energy. That is, it is a semiconductor having a third state that is stable in terms of free energy, and has a short-range order and lattice distortion. Columnar or needle-like crystals grow in the normal direction with respect to the substrate surface. Microcrystalline silicon which is a typical example of a microcrystalline semiconductor has a Raman spectrum shifted to a lower wave number side than 520 cm −1 indicating single crystal silicon. That is, the peak of the Raman spectrum of microcrystalline silicon is between 520 cm −1 indicating single crystal silicon and 480 cm −1 indicating amorphous silicon. In addition, at least 1 atomic% or more of hydrogen or halogen is contained to terminate dangling bonds (dangling bonds). Further, by adding a rare gas element such as helium, argon, krypton, or neon to further promote lattice distortion, stability can be improved and a good microcrystalline semiconductor film can be obtained.
この微結晶半導体膜は、周波数が数十MHz〜数百MHzの高周波プラズマCVD法、または周波数が1GHz以上のマイクロ波プラズマCVD装置により形成することができる。代表的には、SiH4、Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4などの珪素を含む化合物を水素で希釈して形成することができる。また、珪素を含む化合物(例えば水素化珪素)及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成することができる。これらのときの珪素を含む化合物(例えば水素化珪素)に対して水素の流量比を5倍以上200倍以下、好ましくは50倍以上150倍以下、更に好ましくは100倍とする。さらには、シリコンを含む気体中に、CH4、C2H6等の炭化物気体、GeH4、GeF4等のゲルマニウム化気体、F2等を混入させてもよい。 This microcrystalline semiconductor film can be formed by a high-frequency plasma CVD method with a frequency of several tens to several hundreds of MHz or a microwave plasma CVD apparatus with a frequency of 1 GHz or more. Typically, a silicon-containing compound such as SiH 4 , Si 2 H 6 , SiH 2 Cl 2 , SiHCl 3 , SiCl 4 , or SiF 4 can be formed by diluting with hydrogen. In addition to a compound containing silicon (eg, silicon hydride) and hydrogen, the microcrystalline semiconductor film can be formed by dilution with one or more kinds of rare gas elements selected from helium, argon, krypton, and neon. . At this time, the flow rate ratio of hydrogen to the compound containing silicon (for example, silicon hydride) is 5 to 200 times, preferably 50 to 150 times, and more preferably 100 times. Furthermore, carbide gas such as CH 4 and C 2 H 6 , germanium gas such as GeH 4 and GeF 4 , F 2 and the like may be mixed in a gas containing silicon.
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、pin型のフォトダイオードはp型の半導体膜側を受光面とする方がよい特性を示す。ここでは、pin型のフォトダイオードが形成されている基板601の面からフォトダイオード602が受ける光を電気信号に変換する例を示す。また、受光面とした半導体膜側とは逆の導電型を有する半導体膜側からの光は外乱光となるため、電極層は遮光性を有する導電膜を用いるとよい。また、n型の半導体膜側を受光面として用いることもできる。
Further, since the mobility of holes generated by the photoelectric effect is smaller than the mobility of electrons, the pin type photodiode exhibits better characteristics when the p type semiconductor film side is the light receiving surface. Here, an example is shown in which light received by the
絶縁膜632、層間絶縁膜633、層間絶縁膜634としては、絶縁性材料を用いて、その材料に応じて、スパッタリング法、プラズマCVD法、SOG法、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法等)、印刷法(スクリーン印刷、オフセット印刷等)、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いて形成することができる。
As the insulating
本実施の形態では、絶縁膜631として酸化アルミニウム膜を用いる。絶縁膜631はスパッタリング法やプラズマCVD法によって形成することができる。
In this embodiment, an aluminum oxide film is used as the insulating
酸化物半導体膜上に絶縁膜631として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を透過させない遮断効果(ブロック効果)が高い。
The aluminum oxide film provided as the insulating
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。 Therefore, an aluminum oxide film is a mixture of impurities such as hydrogen and moisture, which cause fluctuations, in an oxide semiconductor film during and after the manufacturing process, and an oxide of oxygen that is a main component material of the oxide semiconductor. It functions as a protective film that prevents emission from the semiconductor film.
本実施の形態において、トランジスタ640は、酸素を過剰に導入された非晶質酸化物半導体膜を結晶化した結晶性酸化物半導体膜を有する。非晶質酸化物半導体膜を結晶化させる加熱処理を、酸化アルミニウム膜に覆われた状態で行うため、結晶化のための加熱処理によって非晶質酸化物半導体膜から酸素が放出されるのを防止することができる。従って、得られる結晶性酸化物半導体膜は、非晶質酸化物半導体膜の含む酸素量を維持し、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む膜とすることができる。
In this embodiment, the
従って、形成される結晶性酸化物半導体膜は、水素、水分などの不純物が混入せず、酸素放出が防止されるため、高純度であり、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む膜とすることができる。よって、該結晶性酸化物半導体膜をトランジスタ640に用いることで、酸素欠損に起因するトランジスタのしきい値電圧Vthのばらつき、しきい値電圧のシフトΔVthを低減することができる。
Accordingly, a crystalline oxide semiconductor film to be formed has high purity because impurities such as hydrogen and moisture are not mixed and oxygen release is prevented, and the oxide semiconductor has a stoichiometric composition ratio in a crystalline state. On the other hand, a film including a region where the oxygen content is excessive can be obtained. Therefore, when the crystalline oxide semiconductor film is used for the
絶縁膜632としては、無機絶縁材料としては、酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、又は酸化窒化アルミニウム層などの酸化物絶縁膜、窒化シリコン層、窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウム層などの窒化物絶縁膜の単層、又は積層を用いることができる。
As the insulating
層間絶縁膜633、634としては、表面凹凸を低減するため平坦化絶縁膜として機能する絶縁膜が好ましい。層間絶縁膜633、634としては、例えばポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機絶縁材料を用いることができる。また上記有機絶縁材料の他に、低誘電率材料(low−k材料)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス)等の単層、又は積層を用いることができる。
As the
フォトダイオード602に入射する光を検出することによって、被検出物の情報を読み取ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いることができる。
By detecting light incident on the
以上のように、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜を有するトランジスタは、トランジスタの電気的特性変動が抑制されており、電気的に安定である。よって、該トランジスタを用いることで信頼性の高い半導体装置を提供することができる。 As described above, a transistor including a crystalline oxide semiconductor film which is highly purified and contains oxygen excessively to fill oxygen vacancies is electrically stable because variation in electrical characteristics of the transistor is suppressed. Therefore, a highly reliable semiconductor device can be provided by using the transistor.
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。 This embodiment can be implemented in appropriate combination with the structures described in the other embodiments.
(実施の形態13)
実施の形態1乃至10のいずれかで一例を示したトランジスタは、複数のトランジスタを積層する集積回路を有する半導体装置に好適に用いることができる。本実施の形態では、半導体装置の一例として、記憶媒体(メモリ素子)の例を示す。
(Embodiment 13)
The transistor whose example is described in any of Embodiments 1 to 10 can be favorably used for a semiconductor device including an integrated circuit in which a plurality of transistors are stacked. In this embodiment, an example of a storage medium (memory element) is shown as an example of a semiconductor device.
実施の形態では、単結晶半導体基板に作製された第1のトランジスタであるトランジスタ140と絶縁膜を介してトランジスタ140の上方に半導体膜を用いて作製された第2のトランジスタであるトランジスタ162を含む半導体装置を作製する。実施の形態1乃至10のいずれかで一例を示したトランジスタは、トランジスタ162に好適に用いることができる。本実施の形態では、トランジスタ162として実施の形態5で示したトランジスタ440と同様な構造を有するトランジスタを用いる例を示す。
The embodiment includes a
積層するトランジスタ140、トランジスタ162の半導体材料、及び構造は、同一でもよいし異なっていてもよい。本実施の形態では、記憶媒体(メモリ素子)の回路に好適な材料及び構造のトランジスタをそれぞれ用いる例である。
The semiconductor materials and structures of the stacked
図12は、半導体装置の構成の一例である。図12(A)には、半導体装置の断面を、図12(B)には、半導体装置の平面を、それぞれ示す。ここで、図12(A)は、図12(B)のC1−C2およびD1−D2における断面に相当する。また、図12(C)には、上記半導体装置をメモリ素子として用いる場合の回路図の一例を示す。図12(A)および図12(B)に示される半導体装置は、下部に第1の半導体材料を用いたトランジスタ140を有し、上部に第2の半導体材料を用いたトランジスタ162を有する。本実施の形態では、第1の半導体材料を酸化物半導体以外の半導体材料とし、第2の半導体材料を酸化物半導体とする。酸化物半導体以外の半導体材料としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いるのが好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。
FIG. 12 illustrates an example of a structure of a semiconductor device. 12A illustrates a cross section of the semiconductor device, and FIG. 12B illustrates a plan view of the semiconductor device. Here, FIG. 12A corresponds to a cross section taken along lines C1-C2 and D1-D2 in FIG. FIG. 12C illustrates an example of a circuit diagram in the case where the above semiconductor device is used as a memory element. The semiconductor device illustrated in FIGS. 12A and 12B includes a
図12における半導体装置の作製方法を図12(A)乃至(C)を用いて説明する。 A method for manufacturing the semiconductor device in FIGS. 12A to 12C is described with reference to FIGS.
トランジスタ140は、半導体材料(例えば、シリコンなど)を含む基板185に設けられたチャネル形成領域116と、チャネル形成領域116を挟むように設けられた不純物領域120と、不純物領域120に接する金属化合物領域124と、チャネル形成領域116上に設けられたゲート絶縁膜108と、ゲート絶縁膜108上に設けられたゲート電極110とを有する。
The
半導体材料を含む基板185は、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、SOI基板などを適用することができる。なお、一般に「SOI基板」は、絶縁表面上にシリコン半導体膜が設けられた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料からなる半導体膜が設けられた構成の基板も含む。つまり、「SOI基板」が有する半導体膜は、シリコン半導体膜に限定されない。また、SOI基板には、ガラス基板などの絶縁基板上に絶縁膜を介して半導体膜が設けられた構成のものが含まれるものとする。
As the
SOI基板の作製方法としては、鏡面研磨ウェハーに酸素イオンを注入した後、高温加熱することにより、表面から一定の深さに酸化層を形成させるとともに、表面層に生じた欠陥を消滅させて作る方法、水素イオン照射により形成された微小ボイドの熱処理による成長を利用して半導体基板を劈開する方法や、絶縁表面上に結晶成長により単結晶半導体膜を形成する方法等を用いることができる。 As a method for manufacturing an SOI substrate, oxygen ions are implanted into a mirror-polished wafer and then heated at a high temperature to form an oxide layer at a certain depth from the surface and to eliminate defects generated in the surface layer. A method, a method of cleaving a semiconductor substrate using growth by heat treatment of microvoids formed by hydrogen ion irradiation, a method of forming a single crystal semiconductor film by crystal growth on an insulating surface, or the like can be used.
例えば、単結晶半導体基板の一つの面からイオンを添加して、単結晶半導体基板の一つの面から一定の深さに脆弱化層を形成し、単結晶半導体基板の一つの面上、又は素子基板上のどちらか一方に絶縁膜を形成する。単結晶半導体基板と素子基板を、絶縁膜を挟んで重ね合わせた状態で、脆弱化層に亀裂を生じさせ、単結晶半導体基板を脆弱化層で分離する熱処理を行い、単結晶半導体基板より半導体膜として単結晶半導体膜を素子基板上に形成する。上記方法を用いて作製されたSOI基板も好適に用いることができる。 For example, ions are added from one surface of a single crystal semiconductor substrate to form a weakened layer at a certain depth from one surface of the single crystal semiconductor substrate, and one element of the single crystal semiconductor substrate or element An insulating film is formed on one of the substrates. In a state where the single crystal semiconductor substrate and the element substrate are overlapped with an insulating film interposed therebetween, a crack is generated in the weakened layer, and heat treatment is performed to separate the single crystal semiconductor substrate with the weakened layer, and the semiconductor is removed from the single crystal semiconductor substrate. A single crystal semiconductor film is formed over the element substrate as a film. An SOI substrate manufactured by using the above method can also be preferably used.
基板185上にはトランジスタ140を囲むように素子分離絶縁層106が設けられている。なお、高集積化を実現するためには、図12に示すようにトランジスタ140がサイドウォールとなる側壁絶縁層を有しない構成とすることが望ましい。一方で、トランジスタ140の特性を重視する場合には、ゲート電極110の側面にサイドウォールとなる側壁絶縁層を設け、不純物濃度が異なる領域を含む不純物領域120を設けてもよい。
An element
単結晶半導体基板を用いたトランジスタ140は、高速動作が可能である。このため、当該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速に行うことができる。トランジスタ140を覆うように絶縁膜を2層形成する。トランジスタ162および容量素子164の形成前の処理として、該絶縁膜2層にCMP処理を施して、平坦化した絶縁膜128、絶縁膜130を形成し、同時にゲート電極110の上面を露出させる。
The
絶縁膜128、絶縁膜130は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。絶縁膜128、絶縁膜130は、プラズマCVD法又はスパッタリング法等を用いて形成することができる。
The insulating film 128 and the insulating
また、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料(low−k材料)等を用いることができる。有機材料を用いる場合、スピンコート法、印刷法などの湿式法によって絶縁膜128、絶縁膜130を形成してもよい。
Alternatively, an organic material such as polyimide, acrylic resin, or benzocyclobutene resin can be used. In addition to the organic material, a low dielectric constant material (low-k material) or the like can be used. In the case of using an organic material, the insulating film 128 and the insulating
なお、絶縁膜130において、半導体膜と接する膜は酸化シリコン膜を用いる。
Note that a silicon oxide film is used as the insulating
本実施の形態では、絶縁膜128としてスパッタリング法により膜厚50nmの酸化窒化シリコン膜を形成し、絶縁膜130としてスパッタリング法により膜厚550nmの酸化シリコン膜を形成する。
In this embodiment, a 50-nm-thick silicon oxynitride film is formed as the insulating film 128 by a sputtering method, and a 550-nm-thick silicon oxide film is formed as the insulating
CMP処理により十分に平坦化した絶縁膜130上に半導体膜を形成する。本実施の形態では、半導体膜としてIn−Ga−Zn系酸化物ターゲットを用いてスパッタリング法により酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む非晶質酸化物半導体膜を形成する。
A semiconductor film is formed over the insulating
次に非晶質酸化物半導体膜を選択的にエッチングして島状の非晶質酸化物半導体膜を形成し、非晶質酸化物半導体膜に酸素導入工程を行う。非晶質酸化物半導体膜上にゲート絶縁膜146、ゲート電極層148、側壁絶縁層136a、136bを形成する。
Next, the amorphous oxide semiconductor film is selectively etched to form an island-shaped amorphous oxide semiconductor film, and an oxygen introduction step is performed on the amorphous oxide semiconductor film. A
ゲート絶縁膜146として、プラズマCVD法又はスパッタリング法等を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜、又は酸化ガリウム膜を形成することができる。
As the
ゲート電極層148は、ゲート絶縁膜146上に導電層を形成した後に、当該導電層を選択的にエッチングすることによって形成することができる。
The
次に、ゲート電極110、絶縁膜128、絶縁膜130などの上に導電層を形成し、該導電層を選択的にエッチングして、ソース電極またはドレイン電極142a、ソース電極またはドレイン電極142bを形成する。
Next, a conductive layer is formed over the
導電層は、スパッタリング法をはじめとするPVD法や、プラズマCVD法などのCVD法を用いて形成することができる。また、導電層の材料としては、Al、Cr、Cu、Ta、Ti、Mo、Wから選ばれた元素や、上述した元素を成分とする合金等を用いることができる。Mn、Mg、Zr、Be、Nd、Scのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。 The conductive layer can be formed by a PVD method such as a sputtering method or a CVD method such as a plasma CVD method. As a material for the conductive layer, an element selected from Al, Cr, Cu, Ta, Ti, Mo, and W, an alloy containing the above-described element as a component, or the like can be used. Any of Mn, Mg, Zr, Be, Nd, Sc, or a material obtained by combining a plurality of these may be used.
導電層は、単層構造であってもよいし、2層以上の積層構造としてもよい。例えば、チタン膜や窒化チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜が積層された2層構造、窒化チタン膜上にチタン膜が積層された2層構造、チタン膜とアルミニウム膜とチタン膜とが積層された3層構造などが挙げられる。なお、導電層を、チタン膜や窒化チタン膜の単層構造とする場合には、テーパー形状を有するソース電極またはドレイン電極142a、およびソース電極またはドレイン電極142bへの加工が容易であるというメリットがある。
The conductive layer may have a single layer structure or a stacked structure of two or more layers. For example, a single-layer structure of a titanium film or a titanium nitride film, a single-layer structure of an aluminum film containing silicon, a two-layer structure in which a titanium film is laminated on an aluminum film, or a two-layer structure in which a titanium film is laminated on a titanium nitride film Examples thereof include a three-layer structure in which a titanium film, an aluminum film, and a titanium film are stacked. Note that in the case where the conductive layer has a single-layer structure of a titanium film or a titanium nitride film, there is a merit that processing into the source or
次に、非晶質酸化物半導体膜、ゲート絶縁膜146、ゲート電極層148、側壁絶縁層136a、136b上に、酸化アルミニウム膜を含む絶縁膜150を形成する。絶縁膜150を積層構造とする場合、プラズマCVD法又はスパッタリング法等を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜、又は酸化ガリウム膜を酸化アルミニウム膜と積層して形成してもよい。
Next, the insulating
次に非晶質酸化物半導体膜に加熱処理を行い、該非晶質酸化物半導体膜の少なくとも一部を結晶化させて、表面に概略垂直なc軸を有している結晶を含む結晶性酸化物半導体膜144を形成する。
Next, heat treatment is performed on the amorphous oxide semiconductor film, and at least a part of the amorphous oxide semiconductor film is crystallized to include crystalline oxide including crystals having a c-axis substantially perpendicular to the surface. A
酸化物半導体膜上に絶縁膜150として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果(ブロック効果)が高い。
The aluminum oxide film provided as the insulating
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。 Therefore, an aluminum oxide film is a mixture of impurities such as hydrogen and moisture, which cause fluctuations, in an oxide semiconductor film during and after the manufacturing process, and an oxide of oxygen that is a main component material of the oxide semiconductor. It functions as a protective film that prevents emission from the semiconductor film.
非晶質酸化物半導体膜を結晶化させる加熱処理を、絶縁膜150として設けられた酸化アルミニウム膜に覆われた状態で行うため、結晶化のための加熱処理によって非晶質酸化物半導体膜から酸素が放出されるのを防止することができる。従って、得られる結晶性酸化物半導体膜144は、非晶質酸化物半導体膜の含む酸素量を維持し、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む膜とすることができる。
Since the heat treatment for crystallizing the amorphous oxide semiconductor film is performed in a state of being covered with the aluminum oxide film provided as the insulating
従って、形成される結晶性酸化物半導体膜144は、水素、水分などの不純物が混入しないため高純度であり、酸素放出が防止されるため酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む。よって、該結晶性酸化物半導体膜144をトランジスタ162に用いることで、酸素欠損に起因するトランジスタのしきい値電圧Vthのばらつき、しきい値電圧のシフトΔVthを低減することができる。
Accordingly, the formed crystalline
非晶質酸化物半導体膜の少なくとも一部を結晶化させる加熱処理の温度は、250℃以上700℃以下、好ましくは400℃以上、より好ましくは500℃、さらに好ましくは550℃以上とする。 The temperature of heat treatment for crystallizing at least part of the amorphous oxide semiconductor film is 250 ° C to 700 ° C, preferably 400 ° C or more, more preferably 500 ° C, and further preferably 550 ° C or more.
絶縁膜150上において、ソース電極またはドレイン電極142aと重畳する領域に電極層153を形成する。
Over the insulating
次にトランジスタ162、及び絶縁膜150上に、絶縁膜152を形成する。絶縁膜152は、スパッタリング法やCVD法などを用いて形成することができる。また、酸化シリコン、酸化窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム等の無機絶縁材料を含む材料を用いて形成することができる。
Next, the insulating
次に、ゲート絶縁膜146、絶縁膜150、及び絶縁膜152に、ソース電極またはドレイン電極142bにまで達する開口を形成する。当該開口の形成は、マスクなどを用いた選択的なエッチングにより行われる。
Next, an opening reaching the source or
その後、上記開口にソース電極またはドレイン電極142bに接する配線156を形成する。なお、図12にはソース電極またはドレイン電極142bと配線156との接続箇所は図示していない。
After that, a
配線156は、スパッタリング法をはじめとするPVD法や、プラズマCVD法などのCVD法を用いて導電層を形成した後、当該導電層をエッチング加工することによって形成される。また、導電層の材料としては、Al、Cr、Cu、Ta、Ti、Mo、Wから選ばれた元素や、上述した元素を成分とする合金等を用いることができる。Mn、Mg、Zr、Be、Nd、Scのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。詳細は、ソース電極またはドレイン電極142aなどと同様である。
The
以上の工程でトランジスタ162及び容量素子164が完成する。トランジスタ162は、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜144を有するトランジスタである。よって、トランジスタ162は、電気的特性変動が抑制されており、電気的に安定である。容量素子164は、ソース電極またはドレイン電極142a、結晶性酸化物半導体膜144、ゲート絶縁膜146、および電極層153、で構成される。
Through the above process, the
なお、図12の容量素子164では、結晶性酸化物半導体膜144とゲート絶縁膜146を積層させることにより、ソース電極またはドレイン電極142aと、電極層153との間の絶縁性を十分に確保することができる。もちろん、十分な容量を確保するために、結晶性酸化物半導体膜144を有しない構成の容量素子164を採用してもよい。また、絶縁膜を有する構成の容量素子164を採用してもよい。さらに、容量が不要の場合は、容量素子164を設けない構成とすることも可能である。
Note that in the
図12(C)には、上記半導体装置をメモリ素子として用いる場合の回路図の一例を示す。図12(C)において、トランジスタ162のソース電極またはドレイン電極の一方と、容量素子164の電極の一方と、トランジスタ140のゲート電極と、は電気的に接続されている。また、第1の配線(1st Line:ソース線とも呼ぶ)とトランジスタ140のソース電極とは、電気的に接続され、第2の配線(2nd Line:ビット線とも呼ぶ)とトランジスタ140のドレイン電極とは、電気的に接続されている。また、第3の配線(3rd Line:第1の信号線とも呼ぶ)とトランジスタ162のソース電極またはドレイン電極の他方とは、電気的に接続され、第4の配線(4th Line:第2の信号線とも呼ぶ)と、トランジスタ162のゲート電極とは、電気的に接続されている。そして、第5の配線(5th Line:ワード線とも呼ぶ)と、容量素子164の電極の他方は電気的に接続されている。
FIG. 12C illustrates an example of a circuit diagram in the case where the above semiconductor device is used as a memory element. In FIG. 12C, one of the source electrode and the drain electrode of the
酸化物半導体を用いたトランジスタ162は、オフ電流が極めて小さいという特徴を有しているため、トランジスタ162をオフ状態とすることで、トランジスタ162のソース電極またはドレイン電極の一方と、容量素子164の電極の一方と、トランジスタ140のゲート電極とが電気的に接続されたノード(以下、ノードFG)の電位を極めて長時間にわたって保持することが可能である。そして、容量素子164を有することにより、ノードFGに与えられた電荷の保持が容易になり、また、保持された情報の読み出しが容易になる。
Since the
半導体装置に情報を記憶させる場合(書き込み)は、まず、第4の配線の電位を、トランジスタ162がオン状態となる電位にして、トランジスタ162をオン状態とする。これにより、第3の配線の電位が、ノードFGに供給され、ノードFGに所定量の電荷が蓄積される。ここでは、異なる二つの電位レベルを与える電荷(以下、ロー(Low)レベル電荷、ハイ(High)レベル電荷という)のいずれかが与えられるものとする。その後、第4の配線の電位を、トランジスタ162がオフ状態となる電位にして、トランジスタ162をオフ状態とすることにより、ノードFGが浮遊状態となるため、ノードFGには所定の電荷が保持されたままの状態となる。以上のように、ノードFGに所定量の電荷を蓄積及び保持させることで、メモリセルに情報を記憶させることができる。
In the case of storing information in the semiconductor device (writing), first, the potential of the fourth wiring is set to a potential at which the
トランジスタ162のオフ電流は極めて小さいため、ノードFGに供給された電荷は長時間にわたって保持される。したがって、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となり、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。
Since the off-state current of the
記憶された情報を読み出す場合(読み出し)は、第1の配線に所定の電位(定電位)を与えた状態で、第5の配線に適切な電位(読み出し電位)を与えると、ノードFGに保持された電荷量に応じて、トランジスタ140は異なる状態をとる。一般に、トランジスタ140をnチャネル型とすると、ノードFGにHighレベル電荷が保持されている場合のトランジスタ140の見かけのしきい値Vth_Hは、ノードFGにLowレベル電荷が保持されている場合のトランジスタ140の見かけのしきい値Vth_Lより低くなるためである。ここで、見かけのしきい値とは、トランジスタ140を「オン状態」とするために必要な第5の配線の電位をいうものとする。したがって、第5の配線の電位をVth_HとVth_Lの間の電位V0とすることにより、ノードFGに保持された電荷を判別できる。例えば、書き込みにおいて、Highレベル電荷が与えられていた場合には、第5の配線の電位がV0(>Vth_H)となれば、トランジスタ140は「オン状態」となる。Lowレベル電荷が与えられていた場合には、第5の配線の電位がV0(<Vth_L)となっても、トランジスタ140は「オフ状態」のままである。このため、第5の配線の電位を制御して、トランジスタ140のオン状態またはオフ状態を読み出す(第2の配線の電位を読み出す)ことで、記憶された情報を読み出すことができる。
When reading stored information (reading), when a predetermined potential (constant potential) is applied to the first wiring and an appropriate potential (reading potential) is applied to the fifth wiring, the data is held in the node FG. Depending on the amount of charge made, the
また、記憶させた情報を書き換える場合においては、上記の書き込みによって所定量の電荷を保持したノードFGに、新たな電位を供給することで、ノードFGに新たな情報に係る電荷を保持させる。具体的には、第4の配線の電位を、トランジスタ162がオン状態となる電位にして、トランジスタ162をオン状態とする。これにより、第3の配線の電位(新たな情報に係る電位)が、ノードFGに供給され、ノードFGに所定量の電荷が蓄積される。その後、第4の配線の電位をトランジスタ162がオフ状態となる電位にして、トランジスタ162をオフ状態とすることにより、ノードFGには、新たな情報に係る電荷が保持された状態となる。すなわち、ノードFGに第1の書き込みによって所定量の電荷が保持された状態で、第1の書き込みと同様の動作(第2の書き込み)を行うことで、記憶させた情報を上書きすることが可能である。
In addition, in the case of rewriting stored information, a new potential is supplied to the node FG that holds a predetermined amount of charge by the above writing, whereby the charge related to the new information is held in the node FG. Specifically, the potential of the fourth wiring is set to a potential at which the
本実施の形態で示すトランジスタ162は、高純度化され、酸素を過剰に含む酸化物半導体膜を結晶性酸化物半導体膜144に用いることで、トランジスタ162のオフ電流を十分に低減することができる。そして、このようなトランジスタを用いることで、極めて長期にわたり記憶内容を保持することが可能な半導体装置が得られる。
In the
以上のように、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜を有するトランジスタは、トランジスタの電気的特性変動が抑制されており、電気的に安定である。よって、該トランジスタを用いることで信頼性の高い半導体装置を提供することができる。 As described above, a transistor including a crystalline oxide semiconductor film which is highly purified and contains oxygen excessively to fill oxygen vacancies is electrically stable because variation in electrical characteristics of the transistor is suppressed. Therefore, a highly reliable semiconductor device can be provided by using the transistor.
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。 The structures, methods, and the like described in this embodiment can be combined as appropriate with any of the structures, methods, and the like described in the other embodiments.
(実施の形態14)
本明細書に開示する半導体装置は、さまざまな電子機器(遊技機も含む)に適用することができる。電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビジョン受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう)、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。上記実施の形態で説明した半導体装置を具備する電子機器の例について説明する。
(Embodiment 14)
The semiconductor device disclosed in this specification can be applied to a variety of electronic devices (including game machines). Examples of the electronic device include a television device (also referred to as a television or a television receiver), a monitor for a computer, a camera such as a digital camera or a digital video camera, a digital photo frame, a mobile phone (a mobile phone or a mobile phone). Large-sized game machines such as portable game machines, portable information terminals, sound reproduction apparatuses, and pachinko machines. Examples of electronic devices each including the semiconductor device described in any of the above embodiments will be described.
図16(A)は、ノート型のパーソナルコンピュータであり、本体3001、筐体3002、表示部3003、キーボード3004などによって構成されている。実施の形態1乃至13のいずれかで示した半導体装置を表示部3003に適用することにより、信頼性の高いノート型のパーソナルコンピュータとすることができる。
FIG. 16A illustrates a laptop personal computer, which includes a
図16(B)は、携帯情報端末(PDA)であり、本体3021には表示部3023と、外部インターフェイス3025と、操作ボタン3024等が設けられている。また操作用の付属品としてスタイラス3022がある。実施の形態1乃至13のいずれかで示した半導体装置を表示部3023に適用することにより、より信頼性の高い携帯情報端末(PDA)とすることができる。
FIG. 16B illustrates a personal digital assistant (PDA). A
図16(C)は、電子書籍の一例を示している。例えば、電子書籍は、筐体2701および筐体2703の2つの筐体で構成されている。筐体2701および筐体2703は、軸部2711により一体とされており、該軸部2711を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
FIG. 16C illustrates an example of an electronic book. For example, the electronic book includes two housings, a
筐体2701には表示部2705が組み込まれ、筐体2703には表示部2707が組み込まれている。表示部2705および表示部2707は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部(図16(C)では表示部2705)に文章を表示し、左側の表示部(図16(C)では表示部2707)に画像を表示することができる。実施の形態1乃至13のいずれかで示した半導体装置を表示部2705、表示部2707に適用することにより、信頼性の高い電子書籍とすることができる。表示部2705として半透過型、又は反射型の液晶表示装置を用いる場合、比較的明るい状況下での使用も予想されるため、太陽電池を設け、太陽電池による発電、及びバッテリーでの充電を行えるようにしてもよい。なおバッテリーとしては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。
A
また、図16(C)では、筐体2701に操作部などを備えた例を示している。例えば、筐体2701において、電源2721、操作キー2723、スピーカ2725などを備えている。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子(イヤホン端子、USB端子など)、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍は、電子辞書としての機能を持たせた構成としてもよい。
FIG. 16C illustrates an example in which the
また、電子書籍は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。 Further, the electronic book may have a configuration capable of transmitting and receiving information wirelessly. It is also possible to adopt a configuration in which desired book data or the like is purchased and downloaded from an electronic book server wirelessly.
図16(D)は、携帯電話であり、筐体2800及び筐体2801の二つの筐体で構成されている。筐体2801には、表示パネル2802、スピーカー2803、マイクロフォン2804、ポインティングデバイス2806、カメラ用レンズ2807、外部接続端子2808などを備えている。また、筐体2800には、携帯電話の充電を行う太陽電池セル2810、外部メモリスロット2811などを備えている。また、アンテナは筐体2801内部に内蔵されている。実施の形態1乃至13のいずれかで示した半導体装置を表示パネル2802に適用することにより、信頼性の高い携帯電話とすることができる。
FIG. 16D illustrates a mobile phone, which includes two housings, a
また、表示パネル2802はタッチパネルを備えており、図16(D)には映像表示されている複数の操作キー2805を点線で示している。なお、太陽電池セル2810で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
In addition, the
表示パネル2802は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル2802と同一面上にカメラ用レンズ2807を備えているため、テレビ電話が可能である。スピーカー2803及びマイクロフォン2804は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体2800と筐体2801は、スライドし、図16(D)のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
In the
外部接続端子2808はACアダプタ及びUSBケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット2811に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。
The
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。 In addition to the above functions, an infrared communication function, a television reception function, or the like may be provided.
図16(E)は、デジタルビデオカメラであり、本体3051、表示部(A)3057、接眼部3053、操作スイッチ3054、表示部(B)3055、バッテリー3056などによって構成されている。実施の形態1乃至13のいずれかで示した半導体装置を表示部(A)3057、表示部(B)3055に適用することにより、信頼性の高いデジタルビデオカメラとすることができる。
FIG. 16E illustrates a digital video camera which includes a
図16(F)は、テレビジョン装置の一例を示している。テレビジョン装置は、筐体9601に表示部9603が組み込まれている。表示部9603により、映像を表示することが可能である。また、ここでは、スタンド9605により筐体9601を支持した構成を示している。実施の形態1乃至13のいずれかで示した半導体装置を表示部9603に適用することにより、信頼性の高いテレビジョン装置とすることができる。
FIG. 16F illustrates an example of a television set. In the television device, a
テレビジョン装置の操作は、筐体9601が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
The television device can be operated with an operation switch provided in the
なお、テレビジョン装置は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向(送信者から受信者)または双方向(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。 Note that the television device is provided with a receiver, a modem, and the like. General TV broadcasts can be received by a receiver, and connected to a wired or wireless communication network via a modem, so that it can be unidirectional (sender to receiver) or bidirectional (sender and receiver). It is also possible to perform information communication between each other or between recipients).
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。 This embodiment can be implemented in appropriate combination with the structures described in the other embodiments.
本実施例では、開示する発明に係る半導体装置において用いる酸化アルミニウム膜のバリア膜としての特性について評価を行った。図17乃至図20に結果を示す。評価方法としては、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)と、TDS(Thermal Desorption Spectroscopy:昇温脱離ガス分光法)分析法を用いた。 In this example, the characteristics of an aluminum oxide film used as a barrier film in a semiconductor device according to the disclosed invention were evaluated. The results are shown in FIGS. As an evaluation method, secondary ion mass spectrometry (SIMS) and TDS (Thermal Desorption Spectroscopy) analysis were used.
まず、SIMS分析によって行った評価を示す。試料は、比較例としてガラス基板上にスパッタリング法による酸化シリコン膜が膜厚100nm形成された比較例試料Aと、実施例としてガラス基板上にスパッタリング法により酸化シリコン膜が膜厚100nm形成され、酸化シリコン膜上にスパッタリング法により酸化アルミニウム膜が膜厚100nm形成された実施例試料Aを作製した。 First, the evaluation performed by SIMS analysis is shown. As a comparative example, a comparative example sample A in which a silicon oxide film by a sputtering method was formed on a glass substrate as a comparative example by a thickness of 100 nm, and a silicon oxide film by a sputtering method in a thickness of 100 nm by a sputtering method as an example. Example Sample A in which an aluminum oxide film having a thickness of 100 nm was formed on a silicon film by sputtering was prepared.
比較例試料A及び実施例試料Aにおいて、酸化シリコン膜の成膜条件は、ターゲットとして酸化シリコン(SiO2)ターゲットを用い、ガラス基板とターゲットの間との距離を60mm、圧力0.4Pa、電源1.5kW、酸素(酸素流量50sccm)雰囲気下、基板温度100℃とした。
In Comparative Sample A and Example Sample A, the silicon oxide film was formed using a silicon oxide (SiO 2 ) target as a target, a distance between the glass substrate and the target of 60 mm, a pressure of 0.4 Pa, and a power source. The substrate temperature was set to 100 ° C. in an atmosphere of 1.5 kW and oxygen (
実施例試料Aにおいて、酸化アルミニウム膜の成膜条件は、ターゲットとして酸化アルミニウム(Al2O3)ターゲットを用い、ガラス基板とターゲットの間との距離を60mm、圧力0.4Pa、電源1.5kW、アルゴン及び酸素(アルゴン流量25sccm:酸素流量25sccm)雰囲気下、基板温度250℃とした。
In Example Sample A, the aluminum oxide film was formed under the conditions of using an aluminum oxide (Al 2 O 3 ) target as a target, a distance between the glass substrate and the target of 60 mm, a pressure of 0.4 Pa, and a power source of 1.5 kW. The substrate temperature was 250 ° C. in an atmosphere of argon and oxygen (
比較例試料A及び実施例試料Aにプレッシャークッカー試験(PCT:Pressure Cooker Test)を行った。本実施例ではPCT試験として、温度130℃、湿度85%、H2O(水):D2O(重水)=3:1雰囲気、2.3気圧(0.23MPa)の条件で比較例試料A及び実施例試料Aを100時間保持した。 A pressure cooker test (PCT) was performed on the comparative sample A and the example sample A. In this example, as a PCT test, a sample of a comparative example was obtained under the conditions of a temperature of 130 ° C., a humidity of 85%, H 2 O (water): D 2 O (heavy water) = 3: 1 atmosphere, 2.3 atm (0.23 MPa). A and Example Sample A were held for 100 hours.
SIMS分析としてSSDP(Substrate Side Depth Profile)−SIMSを用いて、PCT試験前とPCT試験後の比較例試料A及び実施例試料Aに対して、各試料のH原子及びD(重水素)原子の濃度を測定した。なお、D原子とは、元素記号2Hで表される水素の同位体の1つである。 Using SSDP (Substrate Side Depth Profile) -SIMS as the SIMS analysis, the H atom and D (deuterium) atom of each sample were compared with the comparative sample A and the example sample A before and after the PCT test. Concentration was measured. Note that the D atom is one of the isotopes of hydrogen, represented by chemical symbol 2 H.
図17(A1)に比較例試料AのPCT試験前、図17(A2)に比較例試料AのPCT試験後のSIMSによるH原子及びD原子の濃度プロファイルを示す。図17(A1)及び図17(A2)において、D原子expectedプロファイルは、D原子の存在比が0.015%としてH原子のプロファイルから算出した自然界に存在するD原子の濃度プロファイルである。よって、PCT試験によって試料中に混入したD原子量は、実測のD原子濃度とD原子expected濃度との差分となる。実測のD原子濃度からD原子expected濃度を差し引いたD原子の濃度プロファイルを、PCT試験前を図17(B1)、PCT試験後を図17(B2)に示す。 FIG. 17A1 shows the concentration profiles of H and D atoms by SIMS before the PCT test of Comparative Sample A, and FIG. 17A2 after the PCT test of Comparative Sample A. In FIG. 17A1 and FIG. 17A2, the D atom expected profile is a concentration profile of D atoms present in the natural world calculated from the profile of H atoms when the abundance ratio of D atoms is 0.015%. Therefore, the amount of D atoms mixed in the sample by the PCT test is the difference between the actually measured D atom concentration and the D atom expected concentration. A concentration profile of D atoms obtained by subtracting the D atom expected concentration from the actually measured D atom concentration is shown in FIG. 17B1 before the PCT test and in FIG. 17B2 after the PCT test.
同様に、図18(A1)に実施例試料AのPCT試験前、図18(A2)に実施例試料AのPCT試験後のSIMSによるH原子及びD原子の濃度プロファイルを示す。また、実測のD原子濃度からD原子expected濃度を差し引いたD原子の濃度プロファイルを、PCT試験前を図18(B1)、PCT試験後を図18(B2)に示す。 Similarly, FIG. 18A1 shows the concentration profiles of H and D atoms by SIMS before the PCT test of Example Sample A and FIG. 18A2 after the PCT test of Example Sample A. Further, a concentration profile of D atoms obtained by subtracting the D atom expected concentration from the actually measured D atom concentration is shown in FIG. 18B1 before the PCT test and in FIG. 18B2 after the PCT test.
なお、本実施例のSIMS分析結果は、すべて酸化シリコン膜の標準試料により定量した結果を示している。 The SIMS analysis results of this example all show the results of quantification using a standard sample of a silicon oxide film.
図17に示すように、PCT試験前は重なっていた実測のD原子の濃度プロファイルとD原子expectedプロファイルが、PCT試験後は実測のD原子の濃度プロファイルが高濃度に増大しており、酸化シリコン膜中にD原子が混入したことがわかる。従って、比較例試料の酸化シリコン膜は、外部からの水分(H2O、D2O)に対し、バリア性が低いことが確認できた。 As shown in FIG. 17, the actually measured D atom concentration profile and the D atom expected profile which overlapped before the PCT test increased to a high concentration after the PCT test. It can be seen that D atoms are mixed in the film. Therefore, it was confirmed that the silicon oxide film of the comparative example sample had a low barrier property against moisture (H 2 O, D 2 O) from the outside.
一方、図18に示すように、酸化シリコン膜上に酸化アルミニウム膜を積層した実施例試料Aは、PCT試験後でも酸化アルミニウム膜表面にややD原子の侵入が見られるだけで、酸化アルミニウム膜深さ30nm付近以降、及び酸化シリコン膜にはD原子の侵入が見られない。従って、酸化アルミニウム膜は外部からの水分(H2O、D2O)に対し、バリア性が高いことが確認できた。 On the other hand, as shown in FIG. 18, the sample A in which the aluminum oxide film is laminated on the silicon oxide film shows that only a slight amount of D atoms enter the surface of the aluminum oxide film even after the PCT test. No penetration of D atoms is observed after about 30 nm and in the silicon oxide film. Therefore, it was confirmed that the aluminum oxide film has a high barrier property against moisture (H 2 O, D 2 O) from the outside.
次に、TDS分析によって行った評価を示す。試料は、実施例として、ガラス基板上にスパッタリング法により酸化シリコン膜が膜厚100nm形成され、酸化シリコン膜上にスパッタリング法により酸化アルミニウム膜が膜厚20nm形成された実施例試料Bを作製した。また、比較例として、実施例試料BをTDS分析によって測定後、実施例試料Bから酸化アルミニウム膜を除去し、ガラス基板上に酸化シリコン膜のみが形成された比較例試料Bを作製した。 Next, the evaluation performed by TDS analysis is shown. As a sample, an example sample B in which a silicon oxide film was formed to a thickness of 100 nm on a glass substrate by a sputtering method and an aluminum oxide film was formed to a thickness of 20 nm on the silicon oxide film by a sputtering method was prepared. In addition, as a comparative example, after measuring the example sample B by TDS analysis, the aluminum oxide film was removed from the example sample B, and the comparative example sample B in which only the silicon oxide film was formed on the glass substrate was produced.
比較例試料B及び実施例試料Bにおいて、酸化シリコン膜の成膜条件は、ターゲットとして酸化シリコン(SiO2)ターゲットを用い、ガラス基板とターゲットの間との距離を60mm、圧力0.4Pa、電源1.5kW、酸素(酸素流量50sccm)雰囲気下、基板温度100℃とした。
In Comparative Sample B and Example Sample B, the silicon oxide film was formed using a silicon oxide (SiO 2 ) target as a target, a distance between the glass substrate and the target of 60 mm, a pressure of 0.4 Pa, and a power source. The substrate temperature was set to 100 ° C. in an atmosphere of 1.5 kW and oxygen (
実施例試料Bにおいて、酸化アルミニウム膜の成膜条件は、ターゲットとして酸化アルミニウム(Al2O3)ターゲットを用い、ガラス基板とターゲットの間との距離を60mm、圧力0.4Pa、電源1.5kW、アルゴン及び酸素(アルゴン流量25sccm:酸素流量25sccm)雰囲気下、基板温度250℃とした。
In Example Sample B, the aluminum oxide film was formed using an aluminum oxide (Al 2 O 3 ) target as a target, a distance between the glass substrate and the target of 60 mm, a pressure of 0.4 Pa, and a power source of 1.5 kW. The substrate temperature was 250 ° C. in an atmosphere of argon and oxygen (
比較例試料B及び実施例試料Bにおいて、さらに300℃加熱処理、450℃加熱処理、600℃加熱処理の条件で、それぞれ窒素雰囲気下で1時間処理を行い、試料を作成した。 In Comparative Example Sample B and Example Sample B, samples were further prepared under conditions of 300 ° C. heat treatment, 450 ° C. heat treatment, and 600 ° C. heat treatment for 1 hour in a nitrogen atmosphere.
比較例試料B及び実施例試料Bにおいて、加熱処理なし、300℃加熱処理、450℃加熱処理、600℃加熱処理と4つの条件で作製された試料にそれぞれTDS分析を行った。比較例試料B及び実施例試料Bにおいて、図19(A)及び図20(A)に加熱処理なし、図19(B)及び図20(B)に300℃加熱処理、図19(C)及び図20(C)に450℃加熱処理、図19(D)及び図20(D)に600℃加熱処理を行った各試料の測定されたM/z=32(O2)のTDS結果を示す。 In Comparative Sample B and Example Sample B, TDS analysis was performed on samples prepared under four conditions: no heat treatment, 300 ° C. heat treatment, 450 ° C. heat treatment, and 600 ° C. heat treatment. In Comparative Sample B and Example Sample B, heat treatment was not performed in FIGS. 19A and 20A, heat treatment was performed at 300 ° C. in FIGS. 19B and 20B, and FIGS. FIG. 20C shows TDS results of measured M / z = 32 (O 2 ) of each sample subjected to 450 ° C. heat treatment, and FIGS. 19D and 20D show heat treatment at 600 ° C. .
図19(A)乃至(D)に示すように、比較例試料Bは加熱処理なしの図19(A)では酸化シリコン膜から酸素の放出が見られるが、図19(B)の300℃加熱処理を行った試料では酸素の放出量が大きく減少し、図19(C)の450℃加熱処理を行った試料及び図19(D)の600℃加熱処理を行った試料においては、TDS測定のバックグラウンド以下となってしまった。 As shown in FIGS. 19A to 19D, the comparative sample B shows no oxygen release from the silicon oxide film in FIG. 19A without heat treatment, but is heated at 300 ° C. in FIG. 19B. In the sample subjected to the treatment, the amount of released oxygen was greatly reduced. In the sample subjected to the 450 ° C. heat treatment in FIG. 19C and the sample subjected to the 600 ° C. heat treatment in FIG. It became below the background.
図19(A)乃至(D)の結果から、酸化シリコン膜中に含まれる過剰酸素の9割以上が300℃の加熱処理によって酸化シリコン膜中から外部へ放出され、450℃、600℃の加熱処理によってはほぼ全ての酸化シリコン膜中に含まれる過剰酸素が酸化シリコン膜外部へ放出されたことがわかる。従って、酸化シリコン膜は酸素に対するバリア性が低いことが確認できた。 19A to 19D, 90% or more of the excess oxygen contained in the silicon oxide film is released from the silicon oxide film to the outside by the heat treatment at 300 ° C., and heated at 450 ° C. and 600 ° C. It can be seen that excess oxygen contained in almost all of the silicon oxide film was released to the outside of the silicon oxide film depending on the treatment. Therefore, it was confirmed that the silicon oxide film has a low barrier property against oxygen.
一方、図20(A)乃至(D)に示すように、酸化シリコン膜上に酸化アルミニウム膜を形成した実施例試料Bにおいては、300℃、450℃、600℃の加熱処理を行った試料においても、加熱処理なしの試料と同等の量の酸素の放出が見られた。 On the other hand, as shown in FIGS. 20A to 20D, in Example Sample B in which an aluminum oxide film is formed on a silicon oxide film, the samples subjected to heat treatment at 300 ° C., 450 ° C., and 600 ° C. However, an oxygen release equivalent to that of the sample without heat treatment was observed.
図20(A)乃至(D)の結果から、酸化アルミニウム膜を酸化シリコン膜上に形成することで、加熱処理を行っても酸化シリコン膜中に含まれる過剰酸素は容易に外部へ放出されず、酸化シリコン膜中に含有した状態がかなりの程度保持されることがわかる。従って酸化アルミニウム膜は酸素に対するバリア性が高いことが確認できた。 20A to 20D, by forming an aluminum oxide film over the silicon oxide film, excess oxygen contained in the silicon oxide film is not easily released to the outside even when heat treatment is performed. It can be seen that the state contained in the silicon oxide film is maintained to a considerable extent. Therefore, it was confirmed that the aluminum oxide film has a high barrier property against oxygen.
以上の結果から、酸化アルミニウム膜は水素及び水分に対するバリア性と、酸素に対するバリア性の両方を有しており、水素、水分、及び酸素に対するバリア膜として好適に機能することが確認できた。 From the above results, it was confirmed that the aluminum oxide film has both a barrier property against hydrogen and moisture and a barrier property against oxygen, and functions suitably as a barrier film against hydrogen, moisture, and oxygen.
従って、酸化アルミニウム膜は、酸化物半導体膜を含むトランジスタの作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能することができる。 Therefore, the aluminum oxide film is a mixture of impurities such as hydrogen and moisture, which are factors of fluctuation, into the oxide semiconductor film and a main component of the oxide semiconductor during and after the manufacturing process of the transistor including the oxide semiconductor film. It can function as a protective film for preventing release of oxygen, which is a component material, from the oxide semiconductor film.
従って、形成される結晶性酸化物半導体膜は、水素、水分などの不純物が混入しないため高純度であり、酸素放出が防止されるため酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む。よって、該結晶性酸化物半導体膜をトランジスタに用いることで、酸素欠損に起因するトランジスタのしきい値電圧Vthのばらつき、しきい値電圧のシフトΔVthを低減することができる。 Therefore, the formed crystalline oxide semiconductor film has high purity because impurities such as hydrogen and moisture are not mixed, and oxygen release is prevented, so that the oxide semiconductor has a stoichiometric composition ratio in a crystalline state. Including the region where the oxygen content is excessive. Therefore, when the crystalline oxide semiconductor film is used for a transistor, variation in threshold voltage Vth of the transistor due to oxygen vacancies and shift ΔVth in threshold voltage can be reduced.
Claims (2)
前記絶縁膜上に酸化物半導体膜を形成し、
前記酸化物半導体膜に、イオン注入法を用いて酸素を導入し、
酸素を導入後に、前記酸化物半導体膜上にソース電極及びドレイン電極を形成し、
前記ソース電極及び前記ドレイン電極上に酸化アルミニウム膜を形成し、
前記酸化アルミニウム膜を形成後、前記酸化物半導体膜に加熱処理を行い結晶化させて、結晶を含む酸化物半導体膜を形成することを特徴とする半導体装置の作製方法。 Forming an insulating film,
Forming an oxide semiconductor film on the insulating film;
Introducing oxygen into the oxide semiconductor film using an ion implantation method ,
After introducing oxygen, a source electrode and a drain electrode are formed on the oxide semiconductor film ,
Forming an aluminum oxide film on the source electrode and the drain electrode;
After forming the aluminum oxide film, the oxide semiconductor film is subjected to heat treatment to be crystallized to form an oxide semiconductor film including crystals.
前記絶縁膜上に酸化物半導体膜を形成し、Forming an oxide semiconductor film on the insulating film;
前記酸化物半導体膜に、イオン注入法を用いて酸素を導入し、Introducing oxygen into the oxide semiconductor film using an ion implantation method,
酸素を導入後に、前記酸化物半導体膜上にソース電極及びドレイン電極を形成し、After introducing oxygen, a source electrode and a drain electrode are formed on the oxide semiconductor film,
前記ソース電極及び前記ドレイン電極上に酸化物絶縁膜を形成し、Forming an oxide insulating film on the source electrode and the drain electrode;
前記酸化物絶縁膜上に酸化アルミニウム膜を形成し、Forming an aluminum oxide film on the oxide insulating film;
前記酸化アルミニウム膜を形成後、前記酸化物半導体膜に加熱処理を行い結晶化させて、結晶を含む酸化物半導体膜を形成することを特徴とする半導体装置の作製方法。After forming the aluminum oxide film, the oxide semiconductor film is subjected to heat treatment to be crystallized to form an oxide semiconductor film including crystals.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012107270A JP6006975B2 (en) | 2011-05-19 | 2012-05-09 | Method for manufacturing semiconductor device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011112837 | 2011-05-19 | ||
JP2011112837 | 2011-05-19 | ||
JP2012107270A JP6006975B2 (en) | 2011-05-19 | 2012-05-09 | Method for manufacturing semiconductor device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016177836A Division JP6310978B2 (en) | 2011-05-19 | 2016-09-12 | Method for manufacturing semiconductor device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012256871A JP2012256871A (en) | 2012-12-27 |
JP2012256871A5 JP2012256871A5 (en) | 2015-06-18 |
JP6006975B2 true JP6006975B2 (en) | 2016-10-12 |
Family
ID=47155451
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012107270A Expired - Fee Related JP6006975B2 (en) | 2011-05-19 | 2012-05-09 | Method for manufacturing semiconductor device |
JP2016177836A Active JP6310978B2 (en) | 2011-05-19 | 2016-09-12 | Method for manufacturing semiconductor device |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016177836A Active JP6310978B2 (en) | 2011-05-19 | 2016-09-12 | Method for manufacturing semiconductor device |
Country Status (5)
Country | Link |
---|---|
US (1) | US9117920B2 (en) |
JP (2) | JP6006975B2 (en) |
KR (1) | KR101980515B1 (en) |
CN (1) | CN102790095B (en) |
TW (1) | TWI534908B (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101842796B1 (en) * | 2016-11-02 | 2018-03-28 | 경희대학교 산학협력단 | Oxide semiconductor transistor having dual gate structure and method of manufacturing the same |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI624878B (en) | 2011-03-11 | 2018-05-21 | 半導體能源研究所股份有限公司 | Semiconductor device manufacturing method |
US8709922B2 (en) | 2011-05-06 | 2014-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9117920B2 (en) * | 2011-05-19 | 2015-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device using oxide semiconductor |
KR102100425B1 (en) | 2011-12-27 | 2020-04-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and method for manufacturing the same |
KR20130130913A (en) * | 2012-05-23 | 2013-12-03 | 성균관대학교산학협력단 | Touch panel and producing method of the same |
TWI664731B (en) | 2013-05-20 | 2019-07-01 | 半導體能源研究所股份有限公司 | Semiconductor device |
KR102281300B1 (en) * | 2013-09-11 | 2021-07-26 | 삼성디스플레이 주식회사 | Thin film transistor, method of manufacturing the same, and display device including the same |
KR102270823B1 (en) * | 2013-10-22 | 2021-06-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and manufacturing method of the same |
CN104051675B (en) * | 2014-06-06 | 2016-04-13 | 昆山工研院新型平板显示技术中心有限公司 | Display device and nation thereof determine method |
US10032888B2 (en) | 2014-08-22 | 2018-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method for manufacturing semiconductor device, and electronic appliance having semiconductor device |
CN106605294B (en) * | 2014-08-26 | 2020-01-21 | 株式会社尼康 | Element manufacturing method and transfer substrate |
US9976230B2 (en) * | 2014-09-19 | 2018-05-22 | Corning Incorporated | Method for forming a scratch resistant crystallized layer on a substrate and article formed therefrom |
US9431244B2 (en) | 2014-09-24 | 2016-08-30 | Qualcomm Mems Technologies, Inc. | Laser annealing technique for metal oxide TFT |
US10043917B2 (en) * | 2016-03-03 | 2018-08-07 | United Microelectronics Corp. | Oxide semiconductor device and method of manufacturing the same |
US10700011B2 (en) | 2016-12-07 | 2020-06-30 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming an integrated SIP module with embedded inductor or package |
KR102755727B1 (en) * | 2016-12-30 | 2025-01-15 | 엘지디스플레이 주식회사 | Oxide tft, method of manufacturing the same, and display panel and display apparatus using the same |
JP6856398B2 (en) * | 2017-02-10 | 2021-04-07 | 株式会社半導体エネルギー研究所 | How to make a display device |
CN107239632B (en) * | 2017-06-20 | 2020-12-25 | 上海华力微电子有限公司 | Model for simulating penetration depth of ion implantation photoresist and modeling method thereof |
US10396256B2 (en) | 2017-08-18 | 2019-08-27 | Industrial Technology Research Institute | Electronic device package |
TWI634468B (en) | 2017-08-18 | 2018-09-01 | 財團法人工業技術研究院 | Transparent display device |
CN109411417B (en) | 2017-08-18 | 2020-09-11 | 财团法人工业技术研究院 | Electronic component package and display panel |
JP6763093B2 (en) | 2017-09-05 | 2020-09-30 | 株式会社アルバック | Manufacturing method of semiconductor devices |
TWI648844B (en) | 2017-11-06 | 2019-01-21 | Industrial Technology Research Institute | Thin film transistor and method of manufacturing same |
JP7022592B2 (en) * | 2018-01-11 | 2022-02-18 | 株式会社ジャパンディスプレイ | Display device |
CN109638081B (en) * | 2018-12-04 | 2020-05-22 | 武汉华星光电半导体显示技术有限公司 | Flexible substrate with high dielectric constant film and method of making the same |
CN110061011B (en) * | 2019-03-25 | 2022-04-05 | 北海惠科光电技术有限公司 | Thin film transistor substrate and preparation method thereof |
JP7603005B2 (en) | 2019-05-10 | 2024-12-19 | 株式会社半導体エネルギー研究所 | Method for manufacturing a semiconductor device |
JP7385255B2 (en) | 2019-10-08 | 2023-11-22 | 株式会社ベスト | Gypsum board base and article mounting structure |
US12080768B2 (en) * | 2021-08-19 | 2024-09-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Transistor, semiconductor structure, and manufacturing method thereof |
Family Cites Families (129)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60198861A (en) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | Thin film transistor |
JPH0244256B2 (en) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | INGAZN2O5DESHIMESARERUROTSUHOSHOKEINOSOJOKOZOOJUSURUKAGOBUTSUOYOBISONOSEIZOHO |
JPS63210023A (en) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | Compound having a hexagonal layered structure represented by InGaZn↓4O↓7 and its manufacturing method |
JPH0244258B2 (en) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | INGAZN3O6DESHIMESARERUROTSUHOSHOKEINOSOJOKOZOOJUSURUKAGOBUTSUOYOBISONOSEIZOHO |
JPH0244260B2 (en) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | INGAZN5O8DESHIMESARERUROTSUHOSHOKEINOSOJOKOZOOJUSURUKAGOBUTSUOYOBISONOSEIZOHO |
JPH0244262B2 (en) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | INGAZN6O9DESHIMESARERUROTSUHOSHOKEINOSOJOKOZOOJUSURUKAGOBUTSUOYOBISONOSEIZOHO |
JPH0244263B2 (en) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | INGAZN7O10DESHIMESARERUROTSUHOSHOKEINOSOJOKOZOOJUSURUKAGOBUTSUOYOBISONOSEIZOHO |
JPH05251705A (en) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | Thin-film transistor |
JP3479375B2 (en) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | Metal oxide semiconductor device in which a pn junction is formed with a thin film transistor made of a metal oxide semiconductor such as cuprous oxide, and methods for manufacturing the same |
KR100394896B1 (en) | 1995-08-03 | 2003-11-28 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | A semiconductor device including a transparent switching element |
JP3625598B2 (en) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | Manufacturing method of liquid crystal display device |
JP4170454B2 (en) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | Article having transparent conductive oxide thin film and method for producing the same |
JP2000150861A (en) | 1998-11-16 | 2000-05-30 | Tdk Corp | Oxide thin film |
JP3276930B2 (en) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | Transistor and semiconductor device |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
JP4089858B2 (en) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | Semiconductor device |
KR20020038482A (en) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | Thin film transistor array, method for producing the same, and display panel using the same |
US6759313B2 (en) * | 2000-12-05 | 2004-07-06 | Semiconductor Energy Laboratory Co., Ltd | Method of fabricating a semiconductor device |
JP3997731B2 (en) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | Method for forming a crystalline semiconductor thin film on a substrate |
JP2002289859A (en) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | Thin film transistor |
JP4090716B2 (en) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | Thin film transistor and matrix display device |
JP3925839B2 (en) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | Semiconductor memory device and test method thereof |
JP4164562B2 (en) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | Transparent thin film field effect transistor using homologous thin film as active layer |
US7061014B2 (en) | 2001-11-05 | 2006-06-13 | Japan Science And Technology Agency | Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP4083486B2 (en) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | Method for producing LnCuO (S, Se, Te) single crystal thin film |
US7049190B2 (en) | 2002-03-15 | 2006-05-23 | Sanyo Electric Co., Ltd. | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
JP3933591B2 (en) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | Organic electroluminescent device |
US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
JP2004022625A (en) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | Semiconductor device and method of manufacturing the semiconductor device |
US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
JP4166105B2 (en) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | Semiconductor device and manufacturing method thereof |
JP2004273732A (en) | 2003-03-07 | 2004-09-30 | Sharp Corp | Active matrix substrate and its producing process |
JP4108633B2 (en) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE |
US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
US20070194379A1 (en) | 2004-03-12 | 2007-08-23 | Japan Science And Technology Agency | Amorphous Oxide And Thin Film Transistor |
US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
KR100656495B1 (en) * | 2004-08-13 | 2006-12-11 | 삼성에스디아이 주식회사 | Thin film transistor and its manufacturing method |
JP2006100760A (en) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | Thin film transistor and manufacturing method thereof |
US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
JP5126729B2 (en) | 2004-11-10 | 2013-01-23 | キヤノン株式会社 | Image display device |
CA2585071A1 (en) | 2004-11-10 | 2006-05-18 | Canon Kabushiki Kaisha | Field effect transistor employing an amorphous oxide |
US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
EP1810335B1 (en) | 2004-11-10 | 2020-05-27 | Canon Kabushiki Kaisha | Light-emitting device |
US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
KR100998527B1 (en) | 2004-11-10 | 2010-12-07 | 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 | Amorphous oxide and field effect transistor |
US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
TWI562380B (en) | 2005-01-28 | 2016-12-11 | Semiconductor Energy Lab Co Ltd | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
TWI481024B (en) | 2005-01-28 | 2015-04-11 | Semiconductor Energy Lab | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
JP2006344849A (en) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | Thin film transistor |
US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
KR100711890B1 (en) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | OLED display and manufacturing method thereof |
JP2007059128A (en) | 2005-08-23 | 2007-03-08 | Canon Inc | Organic EL display device and manufacturing method thereof |
JP4280736B2 (en) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | Semiconductor element |
JP5116225B2 (en) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | Manufacturing method of oxide semiconductor device |
JP4850457B2 (en) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | Thin film transistor and thin film diode |
JP2007073705A (en) | 2005-09-06 | 2007-03-22 | Canon Inc | Oxide semiconductor channel thin film transistor and method for manufacturing the same |
JP5064747B2 (en) * | 2005-09-29 | 2012-10-31 | 株式会社半導体エネルギー研究所 | Semiconductor device, electrophoretic display device, display module, electronic device, and method for manufacturing semiconductor device |
EP3614442A3 (en) | 2005-09-29 | 2020-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor layer and manufactoring method thereof |
JP5037808B2 (en) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | Field effect transistor using amorphous oxide, and display device using the transistor |
KR101117948B1 (en) | 2005-11-15 | 2012-02-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method of Manufacturing a Liquid Crystal Display Device |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
JP4977478B2 (en) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnO film and method of manufacturing TFT using the same |
US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
JP5015470B2 (en) * | 2006-02-15 | 2012-08-29 | 財団法人高知県産業振興センター | Thin film transistor and manufacturing method thereof |
KR20070101595A (en) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
JP5028033B2 (en) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | Oxide semiconductor film dry etching method |
JP4609797B2 (en) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | Thin film device and manufacturing method thereof |
JP4999400B2 (en) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | Oxide semiconductor film dry etching method |
JP4404881B2 (en) * | 2006-08-09 | 2010-01-27 | 日本電気株式会社 | Thin film transistor array, manufacturing method thereof, and liquid crystal display device |
JP5128792B2 (en) * | 2006-08-31 | 2013-01-23 | 財団法人高知県産業振興センター | Thin film transistor manufacturing method |
JP4332545B2 (en) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | Field effect transistor and manufacturing method thereof |
JP4274219B2 (en) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | Electronic devices, organic electroluminescence devices, organic thin film semiconductor devices |
JP5164357B2 (en) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | Semiconductor device and manufacturing method of semiconductor device |
US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (en) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | Color el display, and its manufacturing method |
KR101303578B1 (en) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | Etching method of thin film |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
KR100851215B1 (en) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | Thin film transistor and organic light emitting display device using same |
JP5197058B2 (en) * | 2007-04-09 | 2013-05-15 | キヤノン株式会社 | Light emitting device and manufacturing method thereof |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (en) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | Thin film transistor substrate and manufacturing method thereof |
KR20080094300A (en) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | Thin film transistors and methods of manufacturing the same and flat panel displays comprising thin film transistors |
KR101334181B1 (en) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | Thin Film Transistor having selectively crystallized channel layer and method of manufacturing the same |
US8274078B2 (en) | 2007-04-25 | 2012-09-25 | Canon Kabushiki Kaisha | Metal oxynitride semiconductor containing zinc |
KR101345376B1 (en) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | Fabrication method of ZnO family Thin film transistor |
KR101270174B1 (en) * | 2007-12-03 | 2013-05-31 | 삼성전자주식회사 | Method of manufacturing oxide semiconductor thin film transistor |
JP5215158B2 (en) | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | Inorganic crystalline alignment film, method for manufacturing the same, and semiconductor device |
WO2009091013A1 (en) * | 2008-01-17 | 2009-07-23 | Idemitsu Kosan Co., Ltd. | Field effect transistor, semiconductor device and semiconductor device manufacturing method |
JP5584960B2 (en) * | 2008-07-03 | 2014-09-10 | ソニー株式会社 | Thin film transistor and display device |
US8129718B2 (en) * | 2008-08-28 | 2012-03-06 | Canon Kabushiki Kaisha | Amorphous oxide semiconductor and thin film transistor using the same |
US9082857B2 (en) * | 2008-09-01 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising an oxide semiconductor layer |
JP5627071B2 (en) * | 2008-09-01 | 2014-11-19 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
JP4623179B2 (en) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | Thin film transistor and manufacturing method thereof |
JP5552753B2 (en) * | 2008-10-08 | 2014-07-16 | ソニー株式会社 | Thin film transistor and display device |
JP5451280B2 (en) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | Wurtzite crystal growth substrate, manufacturing method thereof, and semiconductor device |
JP2010182819A (en) * | 2009-02-04 | 2010-08-19 | Sony Corp | Thin-film transistor, and display device |
EP2256795B1 (en) | 2009-05-29 | 2014-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method for oxide semiconductor device |
JP4415062B1 (en) * | 2009-06-22 | 2010-02-17 | 富士フイルム株式会社 | THIN FILM TRANSISTOR AND METHOD FOR PRODUCING THIN FILM TRANSISTOR |
JP5663214B2 (en) * | 2009-07-03 | 2015-02-04 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
TWI596741B (en) * | 2009-08-07 | 2017-08-21 | 半導體能源研究所股份有限公司 | Semiconductor device and method of manufacturing same |
KR101693544B1 (en) * | 2009-09-24 | 2017-01-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Oxide semiconductor film and semiconductor device |
KR101291485B1 (en) | 2009-12-04 | 2013-07-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Manufacturing method of semiconductor device |
WO2011068033A1 (en) | 2009-12-04 | 2011-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
WO2011132625A1 (en) * | 2010-04-23 | 2011-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
US9473714B2 (en) * | 2010-07-01 | 2016-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Solid-state imaging device and semiconductor display device |
TWI521612B (en) * | 2011-03-11 | 2016-02-11 | 半導體能源研究所股份有限公司 | Semiconductor device manufacturing method |
TWI624878B (en) | 2011-03-11 | 2018-05-21 | 半導體能源研究所股份有限公司 | Semiconductor device manufacturing method |
CN105931967B (en) | 2011-04-27 | 2019-05-03 | 株式会社半导体能源研究所 | Manufacturing method of semiconductor device |
US9117920B2 (en) * | 2011-05-19 | 2015-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device using oxide semiconductor |
-
2012
- 2012-05-09 US US13/467,493 patent/US9117920B2/en not_active Expired - Fee Related
- 2012-05-09 JP JP2012107270A patent/JP6006975B2/en not_active Expired - Fee Related
- 2012-05-11 TW TW101116851A patent/TWI534908B/en not_active IP Right Cessation
- 2012-05-17 KR KR1020120052391A patent/KR101980515B1/en active IP Right Grant
- 2012-05-18 CN CN201210158073.4A patent/CN102790095B/en active Active
-
2016
- 2016-09-12 JP JP2016177836A patent/JP6310978B2/en active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101842796B1 (en) * | 2016-11-02 | 2018-03-28 | 경희대학교 산학협력단 | Oxide semiconductor transistor having dual gate structure and method of manufacturing the same |
WO2018084421A1 (en) * | 2016-11-02 | 2018-05-11 | 경희대학교산학협력단 | Oxide semiconductor transistor with dual gate structure and method for manufacturing same |
US11107927B2 (en) | 2016-11-02 | 2021-08-31 | University-Industry Cooperation Group Of Kyung Hee University | Oxide semiconductor transistor having dual gate structure and method of fabricating the same |
US11843057B2 (en) | 2016-11-02 | 2023-12-12 | University-Industry Cooperation Group Of Kyung Hee University | Oxide semiconductor transistor having dual gate structure and method of fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
KR20120129795A (en) | 2012-11-28 |
KR101980515B1 (en) | 2019-08-28 |
CN102790095B (en) | 2017-03-01 |
US20120295397A1 (en) | 2012-11-22 |
JP2012256871A (en) | 2012-12-27 |
JP6310978B2 (en) | 2018-04-11 |
CN102790095A (en) | 2012-11-21 |
TWI534908B (en) | 2016-05-21 |
JP2016225651A (en) | 2016-12-28 |
US9117920B2 (en) | 2015-08-25 |
TW201310544A (en) | 2013-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7354220B2 (en) | semiconductor equipment | |
JP6310978B2 (en) | Method for manufacturing semiconductor device | |
JP6276819B2 (en) | Method for manufacturing semiconductor device | |
JP6401805B2 (en) | Semiconductor device | |
JP6330066B2 (en) | Semiconductor device | |
JP6262823B2 (en) | Method for manufacturing semiconductor device | |
JP5951341B2 (en) | Method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150424 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150424 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160830 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160912 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6006975 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |