[go: up one dir, main page]

JP5972922B2 - 半導体デバイスおよびそれを製造するための方法 - Google Patents

半導体デバイスおよびそれを製造するための方法 Download PDF

Info

Publication number
JP5972922B2
JP5972922B2 JP2014044272A JP2014044272A JP5972922B2 JP 5972922 B2 JP5972922 B2 JP 5972922B2 JP 2014044272 A JP2014044272 A JP 2014044272A JP 2014044272 A JP2014044272 A JP 2014044272A JP 5972922 B2 JP5972922 B2 JP 5972922B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
semiconductor device
layer
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014044272A
Other languages
English (en)
Other versions
JP2014179605A (ja
Inventor
アントン マウダー，
アントン マウダー，
ラルフ オトレンバ，
ラルフ オトレンバ，
シュルツェ，ハンス−ヨアヒム
Original Assignee
インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト
インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト, インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト filed Critical インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト
Publication of JP2014179605A publication Critical patent/JP2014179605A/ja
Application granted granted Critical
Publication of JP5972922B2 publication Critical patent/JP5972922B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Description

本明細書に記載の実施形態は、基板上に製造される半導体デバイスに関し、詳細には、ＳｉＣを含む基板上にこのような半導体デバイスを製造するための方法に関する。
ＳｉＣを利用する半導体デバイスは、基板の価格が高いので普通は高価であり、通常この価格が、製造された製品の価格にとって主要な要因になる。この欠点は普通、製品のロスを小さくすることなど他の改善で埋め合わせることができない。
ＳｉＣウェーハからＳｉＣの薄い層を分離して、それをカーボンまたは金属のキャリア・プレート上に接合し、結果として、ウェーハ製造を介して全体として積層を得ることに関する考え方がいくつかある。サイクル数が無制限でのＳｉＣエピタキシャル層の場合でも、元のＳｉＣウェーハは再使用可能になるはずなので、この場合、基本的な材料のコストの額を著しく削減することもできる。しかし、キャリア・スタックは、ＳｉＣウェーハデバイス処理の高温に絶えることができなければならず、プロセス化学、取扱いなどとの相互作用は可能にならないはずである。
第１の態様では、半導体デバイスを製造するための方法が提供される。この方法は、半導体基板を設けるステップと、この半導体基板と向き合わない裏面およびこの半導体基板に向き合う正面を有する、少なくとも１つの半導体デバイスを基板上に設けるステップと、半導体デバイスの裏面に接触層を設けるステップと、この接触層を補助キャリアに接合するステップと、この少なくとも１つの半導体デバイスを基板から分離するステップとを含む。
一実施形態によれば、半導体デバイスの製造における中間生成物がもたらされる。この中間生成物は、半導体基板と、この半導体基板と向き合わない裏面およびこの半導体基板に向き合う正面を有する、基板上の半導体デバイスと、この半導体デバイスの裏面の接触層と、この接触層に接合された補助キャリアとを含む。
本発明のさらなる態様、利点、および特徴は、従属クレーム、説明、および添付図面から明らかである。
最良の形態を含む、当業者への完全で実施可能な程度の開示を、添付図への言及も含めて本明細書の以下でより具体的に説明する。
各実施形態による半導体デバイスの製造プロセスを示す。 各実施形態による半導体デバイスの製造プロセスを示す。 各実施形態による半導体デバイスの製造プロセスを示す。 各実施形態による半導体デバイスの製造プロセスを示す。 各実施形態による半導体デバイスの製造プロセスを示す。 各実施形態による半導体デバイスの製造プロセスを示す。 各実施形態による中間生成物の分離を示す。 各実施形態による中間生成物の分離を示す。 各実施形態によるさらなる製造ステップを示す。 各実施形態によるさらなる製造ステップを示す。 各実施形態による中間生成物を示す。 各実施形態による中間生成物の分離を示す。 各実施形態による方法を概略的に示す。
各図における構成要素は必ずしも縮尺通りではなく、代わりに本発明の原理を説明することに重点が置かれている。さらに、各図において、同じ参照番号は対応する部品を示す。
次に、様々な実施形態を詳細に説明するが、それらのうち１つまたは複数の例が各図に示してある。各例は、説明のために示したものであって、限定することを意味してはいない。たとえば、一実施形態の一部として図示または説明されている特徴を、他の実施形態上で、または他の実施形態とともに使用して、さらなる実施形態を生み出すことができる。本開示は、このような修正形態および変更形態を含むことを意図している。
この点に関しては、「頂部」、「底部」、「前部」、「後部」など方向を表す用語は、説明している（１つまたは複数の）図の向きに関して使用されている。各実施形態の構成要素は複数の異なる向きに配置することができるので、方向を表す用語は、説明するために使用されるものであって、限定するものではない。本発明の範囲から逸脱することなく、他の実施形態を利用してもよく、構造的または論理的な変更を加えてもよいことを理解されたい。したがって、以下の詳細な説明は限定的な意味にとらえるべきではなく、本発明の範囲は添付特許請求の範囲によって定義される。説明されている各実施形態では具体的な文言を使用しているが、これらの文言は、添付特許請求の範囲に記載の範囲を限定するものと解釈すべきではない。特に記載のない限り、各実施形態を組み合わせることができる。各図面は、縮尺通りに描かれてはいない。
本明細書において、「オーム接触で」、「電気接触で」、「接触して」、「オーム接続で」、および「電気的接続で」などの用語は、半導体デバイスの２つの領域、部分もしくは部品の間、または１つもしくは複数のデバイスの互いに異なる端子の間、または半導体デバイスの端子もしくはメタライゼーションと半導体デバイスの一部分もしくは部品との間に、オーム電気接続またはオーム電流経路が存在することを表すことを意図している。
本明細書で使用される用語「横方向」は、半導体基板の第１の主表面に平行な向きを示すものである。
本明細書で使用される用語「垂直方向」は、半導体基板の第１の表面に垂直に配置された向きを示すものである。用語「縦型パワー半導体デバイス」は、ドリフト領域での電荷担体のドリフトが垂直、すなわち、半導体基板の第１の表面に直交しているパワー半導体装置を表す。
本明細書では、半導体基板の第２の表面は、下面または裏側面によって形成されると考えられ、第１の表面は、半導体基板の上面、正面または主表面によって形成されると考えられる。したがって、本明細書で使用されている用語「上の（ａｂｏｖｅ）」、「上方の（ｕｐｐｅｒ）」、「最上の（ｕｐｐｅｒｍｏｓｔ）」、「上の（ｏｖｅｒ）」、「上の（ｏｎ）」、ならびに「下の（ｂｅｌｏｗ）」、「下方の（ｌｏｗｅｒ）」、「最下の（ｌｏｗｅｒｍｏｓｔ）」、および「下方の（ｕｎｄｅｒ）」は、この向きを考慮した、別の構造上の特徴に対するある構造上の特徴の相対的な空間的位置を示す。用語「真上にある（ｄｉｒｅｃｔｌｙ ａｂｏｖｅ）」、「直ぐ上にある（ｄｉｒｅｃｔｌｙ ｏｖｅｒ）」、「直上にある（ｄｉｒｅｃｔｌｙ ｏｎ）」、「真下にある（ｄｉｒｅｃｔｌｙ ｂｅｌｏｗ）」、「直ぐ下にある（ｄｉｒｅｃｔｌｙ ｕｎｄｅｒ）」、「隣接した」、および「接続している／接続された」は、２つの層、膜、領域、区域、区間、または他の要素に対して使用されるとき、これらの対象物が少なくとも物理的に互いに接触していることを表すものである。
本開示の実施形態は、縦型半導体デバイス、より具体的には、ダイオード、ショットキー・ダイオード、マージドＰＩＮショットキー・ダイオード、ＪＦＥＴ、ＭＯＳＦＥＴなど、ＳｉＣベースのデバイスに関し、これらは、ＳｉＣを含む半導体基板上に逆の順番で製造される。製造プロセスの最終段階では、基板と反対側の半導体デバイスの表面に裏面コンタクトが加えられる。続いて、この裏面コンタクトは補助キャリアに接合され、このデバイスは基板から分離される。それにより、通常ドーパントの著しい拡散が生じないというＳｉＣの特性が利用される。
分離については、各実施形態において様々な方法が利用される。例としては、基板と半導体デバイスとの間の境界領域へのイオン注入と、それに続く加熱ステップがある。この結果、注入されたイオンのガス抜きと、それに続いて境界領域での分離が実現する。他の分離法は、境界領域にレーザ光を加えて、局部的に過熱させて分離する方法を含む。他の変形形態は、多孔質層や単結晶層などの様々な改変を施して、ＳｉＣの様々な層を集積する方法を含み、これらの層は、高圧流体ジェットたとえばジェット水流によって、後の時点で分離される。
図１には、例示的な半導体デバイス７５、すなわち各実施形態によるショットキー・ダイオードまたはマージドＰＩＮショットキー・ダイオードの製造プロセスの第１のステップが示してある。マージドＰＩＮショットキー・ダイオードまたはＰＩＮダイオードは、各実施形態においてｐｎ−ｎ構造およびｐｐ−ｎ構造を含んでもよい。ＳｉＣ基板１０が設けられ、この上に、これ以降は第１の層２０と呼ばれる、ＳｉＣを含む第１の半導体層２０がエピタキシャルに堆積する。ＳｉＣ基板１０と半導体層２０との間の境界領域は、後に半導体デバイス７５の正面１５を形成することになり、これはプロセス中に製造される。
図２には、マージドＰＩＮショットキー・ダイオードの場合での、ダイオードの横方向終端システム用またはアノード強化用のＰドープ領域３０が、第１の層２０に注入される様子が示してある。場合によっては、続いてＰドープ領域３０がアニール処理されて、欠陥が減少してもよい。
図３には、これ以降は第２の層４０と呼ばれる、ＳｉＣを含む第２の半導体層４０の後続のエピタキシャル堆積が示してあり、この層では、半導体デバイスのドリフト領域にドーピングされている。場合によっては、堆積の持続時間とともにドーピング速度が増加して、フィールド・ストップを実現する。基板１０から離れる方向にある第２の層４０の表面は、ショットキー・ダイオード７５の裏面２５を形成してもよい。
図４では、カソード接触領域が第２の層４０に注入される。続いてこの接触領域がアニール処理され、金属接触領域５０が第２の層４０に設けられる。
図５には、ターゲットとなる材料の単位面積当たりのイオン線量が相対的に高い状態で、半導体基板１０と第１の層２０との間の境界領域にどのようにしてイオン６０が注入されるのかが概略的に示してある。これらのイオンは、好ましくは３００ｋｅＶ〜１．５ＭｅＶのエネルギーを有する陽子であり、より好ましくは５００ｋｅＶ〜１．２ＭｅＶの間であり、通常これらは、接触層５０の側から加えられる。各実施形態では、これらのイオンは、あるいはアルファ粒子を含んでもよい。この場合、注入のエネルギーは、陽子と比較して増やしてもよい。一般に、注入エネルギーは、少なくともＰドープ領域３０の深さにまで達するような注入イオンの投影飛程を実現するように選択しなければならない。イオン注入の後に、補助キャリア７０が、金属接触層５０に設けられる。補助キャリアは、シリコン、金属、カーボン、セラミック、およびガラス、または他の適切な材料を含んでもよい。
図６には、予め生成された半導体デバイス７５のその後の分離が示してあり、この実施形態において、この半導体デバイスは、ショットキー・ダイオードであり、過熱によってＳｉＣ基板１０から得られる。イオン線量が十分に選択されて加えられると、過熱することにより、注入されたイオン６０から水素が蓄積し、それによって半導体基板１０とその上に生成される半導体素子７５との間の接合部を微小気泡が局所的に破壊する。図６には、基板１０と半導体デバイス７５との間の分離が、第１の層２０と基板１０との間の境界領域そのものにおいて発生しないことがあり、層２０の薄い残留層２２が基板１０上に残ることがあることが示してある。実用上、分離の正確な位置は、境界領域へのイオン６０の堆積によって影響されることがある。残留層２２は、他の図では説明するために示されていないが、各実施形態においては、分離プロセスの選択された詳細な特徴に応じて存在してもよい。
図７に概略的に示した各実施形態では、前に説明したイオン注入を実行することなく、半導体基板１０と、ここではショットキー・ダイオードである半導体デバイス７５との間の境界領域上に集束度の高いレーザ光１００を加えることによって分離を実行してもよい。この光によって、通常はＳｉＣを含む半導体基板１０と、先に説明したように生成される半導体デバイス７５との間の境界領域内の材料に局所的な過熱が生じる。図８には、結果として半導体基板１０の分離が生じる様子が示してあり、それにより、図９に示すように補助キャリア７０とともに分離された半導体デバイス７５が得られる。
図１０には、この後に続く、補助キャリア層７０の任意選択の分離が示してある。
図１１に示す実施形態では、ＳｉＣ半導体基板１０上に多孔質ＳｉＣ層１２を堆積させることによって分離プロセスを実行することもでき、続いて、このＳｉＣ層が単結晶ＳｉＣ層１４によって覆われ、この単結晶ＳｉＣの上に半導体デバイス７５が生成される。先に説明したイオン６０またはレーザによって誘導される分離の代わりに、図１２に概略的に示すように高圧のジェット水流１１０によって多孔質ＳｉＣ層１２を破壊して、その結果、所望の分離を実現してもよい。半導体デバイスの正面１５は、分離プロセスによって曝露され、次いで通常さらなる処理を受けるが、この処理は、メタライゼーションおよびパッシベーションの形成のうち少なくとも一方を含む。メタライゼーションに先立って、半導体デバイスの曝露された正面１５を処理してもよい。この処理は、研磨などの機械的処理、および／もしくはエッチングなどの化学処理、ならびに／または化学的機械的研磨（ＣＭＰ）など機械処理と化学処理との組合せを含んでもよい。場合によっては、図１０について示したように、半導体デバイスを補助キャリア７０から分離してもよい。
さらなる半導体デバイスを製造するためのさらなるプロセス・サイクルのために、分離されたＳｉＣ半導体基板１０を引き続いて再使用してもよい。各実施形態では、再使用に先立って基板の表面を表面処理してもよく、ここでこの処理は、研磨などの機械的処理、および／もしくはエッチングなどの化学処理、ならびに／または化学的機械的研磨（ＣＭＰ）など機械処理と化学処理との組合せ、ならびに／またはエピタキシャル堆積ステップを含んでもよい。
通常ＳｉＣを含む少なくとも１つの層を備える半導体デバイス７５は、通常ＳｉＣを含む半導体基板１０上に製造され、各実施形態において、ダイオード、先に述べたショットキー・ダイオード、ＪＦＥＴ、およびＭＯＳＦＥＴのうちの１つでもよい。実施形態によっては、半導体デバイスはゲート酸化膜を含まない。
各実施形態では、半導体基板１０は、厚さが０．２ｍｍ〜１．０ｍｍ、より好ましくは０．４ｍｍ〜０．８ｍｍでもよい。
半導体デバイス７５を製造するプロセスにおいて、半導体基板１０のシステムは、そこに形成される半導体デバイスとともに、製造プロセスにおける中間生成物と考えられる。半導体デバイス７５は、半導体基板１０と向き合わない裏面２５および半導体基板１０に向き合う正面１５、半導体デバイス７５の裏面２５にある接触層５０、ならびに、通常は、接触層５０に接合された補助キャリア７０を有する。
図１３には、各実施形態による半導体デバイス７５を製造するための方法３００が示してある。この方法は、半導体基板を設けるステップ（ブロック３０１）と、この半導体基板と向き合わない裏面およびこの半導体基板に向き合う正面を有する、少なくとも１つの半導体デバイスを基板上に設けるステップ（ブロック３０２）と、半導体デバイスの裏面に接触層を設けるステップ（ブロック３０３）と、この接触層を補助キャリアに接合するステップ（ブロック３０４）と、この少なくとも１つの半導体デバイスを基板から分離するステップ（ブロック３０５）とを含む。
半導体デバイスを製造するためのシステムおよび方法の例示的な実施形態が、これまでに詳細に説明してある。これらのシステムおよび方法は、本明細書に記載の具体的な実施形態に限定されるものではなく、各システムの構成要素および／または各方法のステップは、本明細書に記載の他の構成要素および／またはステップから独立して、またそれらとは別々に利用してもよい。たとえば、他のタイプの半導体デバイスは、説明された方法によって製造してもよく、本明細書に記載の半導体デバイスによってのみ実施することに限定されるものではない。むしろ、他の多くの半導体デバイスとともに、例示的な実施形態を実施し、利用することができる。
本発明の様々な実施形態の具体的な特徴は、図面によっては示すことができ、図面によっては示すことができないが、これは便宜上のことに過ぎない。本発明の原理によれば、図面の任意の特徴は、他の任意の図面の任意の特徴と組み合わせて参照および／または主張してもよい。
記載されたこの説明では、最良の形態を含め、本発明を開示するための、かつ、任意の装置またはシステムを作製および使用し、組み込まれた任意の方法を実行するステップを含め、当業者が本発明を実施できるようにするための、いくつかの例を使用する。様々な具体的な実施形態をこれまで開示してきたが、特許請求の範囲に記載の精神および範囲は、等しく有効な修正形態を考慮に入れることが当業者には理解されよう。特に、前述の各実施形態の相互に非排他的な特徴を互いに組み合わせてもよい。本発明の特許性のある範囲は、特許請求の範囲によって定義され、当業者が思いつく他の例を含んでもよい。このような他の例は、特許請求の範囲の記載内容と異ならない構造要素を有する場合、または特許請求の範囲の記載内容との差が重要でない均等な構造要素を含む場合には、特許請求の範囲に記載の範囲に存在するものであることが意図される。
１０ ＳｉＣ半導体基板
１２ 多孔質ＳｉＣ層
１４ 単結晶ＳｉＣ層
１５ 正面
２０ 第１の半導体層
２２ 薄い残留層
２５ 裏面
３０ Ｐドープ領域
４０ 第２の半導体層
５０ 金属接触領域
６０ イオン
７０ 補助キャリア
７５ 半導体デバイス
１００ レーザ光
１１０ ジェット水流
３０１〜３０５ ステップ

Claims (20)

  1. 半導体デバイスを製造する方法であって、
    ＳｉＣを含む半導体基板を設けるステップと、
    前記半導体基板と向き合わない裏面および前記半導体基板に向き合う正面を有する、少なくとも１つの半導体デバイスを前記半導体基板上に設けるステップと、
    前記半導体デバイスの前記裏面に接触層を設けるステップと、
    前記接触層を補助キャリアに接合するステップと、
    前記半導体基板から前記少なくとも１つの半導体デバイスを分離するステップと
    を含み、
    少なくとも１つの半導体デバイスを前記半導体基板上に設けるステップは、前記半導体基板上にＳｉＣを含む第１の層（２０）を形成することを含み、前記半導体基板の周縁部に対応する前記第１の層（２０）の周縁部にＰドープト領域（３０）が形成される、方法。
  2. 前記半導体デバイスの前記正面が、前記半導体基板から分離された後に後処理され、前記後処理が、メタライゼーションを形成するステップと、パッシベーションを形成するステップとのうちの少なくとも１つを含む、請求項１に記載の方法。
  3. 前記半導体基板が、前記半導体デバイスから分離された後に、さらなる半導体デバイスを製造するために再使用される、請求項１に記載の方法。
  4. 前記半導体基板が、前記再使用の前に表面処理される、請求項３に記載の方法。
  5. 前記補助キャリアから前記半導体デバイスを分離するステップをさらに含む、請求項１に記載の方法。
  6. 前記少なくとも１つの半導体デバイスが、ゲート酸化膜を含まない、請求項１に記載の方法。
  7. 前記補助キャリアが、シリコン、金属、カーボン、セラミック、およびガラスからなる群から選択される要素のうちの少なくとも１つを含む、請求項１に記載の方法。
  8. 前記半導体デバイスが、ダイオード、ショットキー・ダイオード、マージドＰＩＮショットキー・ダイオード、ＪＦＥＴ、およびＭＯＳＦＥＴのうちの少なくとも１つである、請求項１に記載の方法。
  9. 前記少なくとも１つの半導体デバイスと前記半導体基板との間に境界領域が存在し、分離を引き起こすガスの微小気泡を生成するために、前記境界領域にイオンを注入することと、それに続いて前記境界領域を加熱することとによって前記分離するステップが実行される、請求項１に記載の方法。
  10. 前記イオンが陽子を含む、請求項９に記載の方法。
  11. 前記イオンが陽子を含み、前記陽子の注入エネルギーは、前記少なくとも１つの半導体デバイスと前記半導体基板との間の前記境界領域に前記陽子が堆積するように適合される、請求項９に記載の方法。
  12. 前記イオンが、３００ｋｅＶ〜１．５ＭｅＶのエネルギーを有する陽子を含む、請求項９に記載の方法。
  13. 前記半導体基板から前記少なくとも１つの半導体デバイスを分離するステップが、分離を引き起こす局所的な加熱を実現するために、前記基板を介して、前記少なくとも１つの半導体デバイスと前記半導体基板との間の前記境界領域にレーザ光を加えるステップを含む、請求項１に記載の方法。
  14. 前記半導体基板から前記少なくとも１つの半導体デバイスを分離するステップが、
    前記半導体基板と前記少なくとも１つの半導体デバイスとの間に中間層を設けるステップと、
    それに続いて前記中間層を機械的に操作するステップと
    を含む、請求項１に記載の方法。
  15. 前記中間層が、多孔質ＳｉＣおよび単結晶層のうちの少なくとも１つを含み、流体ジェットを用いて前記中間層を操作することによって、前記半導体基板が前記半導体デバイスから分離される、請求項１４に記載の方法。
  16. 前記半導体基板の厚さが０．２〜１．０ｍｍである、請求項１に記載の方法。
  17. 少なくとも１つの半導体デバイスを前記半導体基板上に設けるステップは、前記半導体基板上にＳｉＣを含む第１の層（２０）を第１のエピタキシャル層として堆積すること、および第２のエピタキシャル層を前記第１のエピタキシャル層上に堆積させることとを含む、請求項１に記載の方法。
  18. 半導体デバイスを製造するための中間生成物であって、
    ＳｉＣを含む半導体基板と、
    前記半導体基板と向き合わない裏面および前記半導体基板に向き合う正面を有する、前記半導体基板上の半導体デバイスと、
    前記半導体デバイスの前記裏面の接触層と、
    前記接触層に接合された補助キャリアと
    を含み、
    前記半導体デバイスは、前記半導体基板上に形成されるＳｉＣを含む第１の層（２０）を含み、前記半導体基板の周縁部に対応する前記第１の層（２０）の周縁部にＰドープト領域（３０）が形成される、中間生成物。
  19. イオン注入によって高い不純物原子濃度を示す、前記半導体デバイスと前記半導体基板との間の中間領域をさらに含む、請求項１８に記載の中間生成物。
  20. 前記イオンが陽子を含む、請求項１９に記載の中間生成物。
JP2014044272A 2013-03-08 2014-03-06 半導体デバイスおよびそれを製造するための方法 Active JP5972922B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/791,071 US9875935B2 (en) 2013-03-08 2013-03-08 Semiconductor device and method for producing the same
US13/791,071 2013-03-08

Publications (2)

Publication Number Publication Date
JP2014179605A JP2014179605A (ja) 2014-09-25
JP5972922B2 true JP5972922B2 (ja) 2016-08-17

Family

ID=51409676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014044272A Active JP5972922B2 (ja) 2013-03-08 2014-03-06 半導体デバイスおよびそれを製造するための方法

Country Status (4)

Country Link
US (1) US9875935B2 (ja)
JP (1) JP5972922B2 (ja)
CN (1) CN104037070B (ja)
FR (1) FR3003086B1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11721547B2 (en) 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
DE102017119568B4 (de) * 2017-08-25 2024-01-04 Infineon Technologies Ag Siliziumkarbidbauelemente und Verfahren zum Herstellen von Siliziumkarbidbauelementen
DE102019106124A1 (de) 2018-03-22 2019-09-26 Infineon Technologies Ag Bilden von Halbleitervorrichtungen in Siliciumcarbid
DE102019111377A1 (de) * 2018-05-28 2019-11-28 Infineon Technologies Ag Verfahren zum Verarbeiten eines Siliziumkarbid-Wafers und ein Siliziumkarbid-Halbleiterbauelement
DE102018116051A1 (de) * 2018-07-03 2020-01-09 Infineon Technologies Ag Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102019004261A1 (de) * 2019-06-18 2020-12-24 lnfineon Technologies AG Verfahren zum Bearbeiten einer Substratanordnung und Wafer-Verbundstruktur
CN114423890B (zh) * 2019-09-27 2024-10-25 学校法人关西学院 SiC半导体装置的制造方法和SiC半导体装置
DE102020215007A1 (de) 2020-11-30 2022-06-02 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines vertikalen Leistungshalbleiterbauelements
CN113178383A (zh) * 2021-03-10 2021-07-27 华为技术有限公司 一种碳化硅基板、碳化硅器件及其基板减薄方法
CN113690183B (zh) * 2021-07-06 2024-06-25 华为数字能源技术有限公司 晶圆的减薄方法
WO2023067386A1 (en) * 2021-10-22 2023-04-27 Infineon Technologies Ag Manufacturing and reuse of semiconductor substrates

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050280155A1 (en) * 2004-06-21 2005-12-22 Sang-Yun Lee Semiconductor bonding and layer transfer method
US6180444B1 (en) * 1998-02-18 2001-01-30 International Business Machines Corporation Semiconductor device having ultra-sharp P-N junction and method of manufacturing the same
JP4802380B2 (ja) 2001-03-19 2011-10-26 株式会社デンソー 半導体基板の製造方法
FR2834123B1 (fr) 2001-12-21 2005-02-04 Soitec Silicon On Insulator Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report
FR2835097B1 (fr) 2002-01-23 2005-10-14 Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil
JP2004311955A (ja) 2003-03-25 2004-11-04 Sony Corp 超薄型電気光学表示装置の製造方法
FR2860249B1 (fr) * 2003-09-30 2005-12-09 Michel Bruel Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium
US7476594B2 (en) 2005-03-30 2009-01-13 Cree, Inc. Methods of fabricating silicon nitride regions in silicon carbide and resulting structures
KR20130086057A (ko) 2005-09-16 2013-07-30 크리 인코포레이티드 실리콘 카바이드 전력 소자들을 그 상에 가지는 반도체 웨이퍼들의 가공방법들
US7635635B2 (en) * 2006-04-06 2009-12-22 Fairchild Semiconductor Corporation Method for bonding a semiconductor substrate to a metal substrate
US8993410B2 (en) * 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
KR101588019B1 (ko) 2006-09-20 2016-02-12 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 전사가능한 반도체 구조들, 디바이스들 및 디바이스 컴포넌트들을 만들기 위한 릴리스 방안들
JP2009060142A (ja) 2008-12-01 2009-03-19 Sanyo Electric Co Ltd 窒化物系半導体発光素子
JP2011243651A (ja) 2010-05-14 2011-12-01 Sumitomo Electric Ind Ltd 半導体装置、貼り合せ基板およびそれらの製造方法
WO2012016377A1 (en) * 2010-08-03 2012-02-09 Industrial Technology Research Institute Light emitting diode chip, light emitting diode package structure, and method for forming the same
US8822306B2 (en) 2010-09-30 2014-09-02 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
US8163581B1 (en) * 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US8916451B2 (en) * 2013-02-05 2014-12-23 International Business Machines Corporation Thin film wafer transfer and structure for electronic devices

Also Published As

Publication number Publication date
CN104037070A (zh) 2014-09-10
US9875935B2 (en) 2018-01-23
FR3003086B1 (fr) 2018-03-16
CN104037070B (zh) 2018-05-04
JP2014179605A (ja) 2014-09-25
US20140252373A1 (en) 2014-09-11
FR3003086A1 (fr) 2014-09-12

Similar Documents

Publication Publication Date Title
JP5972922B2 (ja) 半導体デバイスおよびそれを製造するための方法
JP6567118B2 (ja) Ｉｉｉ−ｖ族半導体ダイオード
CN102054876B (zh) 快速恢复二极管
CN103208492B (zh) 半导体装置
CN106463504A (zh) 半导体装置以及半导体装置的制造方法
JP6611532B2 (ja) 半導体装置および半導体装置の製造方法
KR20180054591A (ko) 반도체 기판 본체와 그 상부의 기능층을 분리하기 위한 방법
WO2015087622A1 (ja) 半導体装置の製造方法
KR101273108B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
TW201230181A (en) Process for cleaving a substrate
CN108493114A (zh) 半导体装置的制造方法
US20210151555A1 (en) Semiconductor device, and method for manufacturing semiconductor device
JP2023126260A (ja) シリコンカーバイド部品とシリコンカーバイド部品を製造する方法
JP6467882B2 (ja) 半導体装置、および、半導体装置の製造方法
US10559664B2 (en) Method of manufacturing semiconductor device by removing a bulk layer to expose an epitaxial-growth layer and by removing portions of a supporting-substrate to expose portions of the epitaxial-growth layer
CN103531465B (zh) 快恢复二极管制备方法
US20160005843A1 (en) Semiconductor device and manufacturing method thereof
JP5497409B2 (ja) 半導体装置の製造方法
JP6570599B2 (ja) スタック状のショットキーダイオード
JP6930746B2 (ja) 半導体素子の製造方法及び半導体基板
JP2017112335A (ja) 半導体素子の製造方法
JP6013817B2 (ja) ジャンクションバリアショットキーダイオードの製造方法
JP2019201209A (ja) 半導体構成素子製造方法および半導体構成素子
JP2015041720A (ja) 半導体装置の製造方法
JP2006229135A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160713

R150 Certificate of patent or registration of utility model

Ref document number: 5972922

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250