[go: up one dir, main page]

JP5964683B2 - Method for manufacturing photoelectric conversion device - Google Patents

Method for manufacturing photoelectric conversion device Download PDF

Info

Publication number
JP5964683B2
JP5964683B2 JP2012166633A JP2012166633A JP5964683B2 JP 5964683 B2 JP5964683 B2 JP 5964683B2 JP 2012166633 A JP2012166633 A JP 2012166633A JP 2012166633 A JP2012166633 A JP 2012166633A JP 5964683 B2 JP5964683 B2 JP 5964683B2
Authority
JP
Japan
Prior art keywords
buffer layer
photoelectric conversion
layer
semiconductor layer
conversion device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012166633A
Other languages
Japanese (ja)
Other versions
JP2014027120A (en
Inventor
順次 荒浪
順次 荒浪
信哉 石川
信哉 石川
学 久蔵
学 久蔵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2012166633A priority Critical patent/JP5964683B2/en
Publication of JP2014027120A publication Critical patent/JP2014027120A/en
Application granted granted Critical
Publication of JP5964683B2 publication Critical patent/JP5964683B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/541CuInSe2 material PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Photovoltaic Devices (AREA)

Description

本発明は、光吸収層上に硫化インジウムを含むバッファ層を接合した光電変換装置の製造方法に関するものである。   The present invention relates to a method for manufacturing a photoelectric conversion device in which a buffer layer containing indium sulfide is bonded on a light absorption layer.

太陽光発電等に使用される光電変換装置として、CISやCIGS等の化合物半導体から成る光吸収層上に硫化インジウム系材料を用いたバッファ層が形成されたものがある。このような光電変換装置は、例えば特許文献1に記載されている。   As a photoelectric conversion device used for solar power generation or the like, there is one in which a buffer layer using an indium sulfide-based material is formed on a light absorption layer made of a compound semiconductor such as CIS or CIGS. Such a photoelectric conversion device is described in Patent Document 1, for example.

このようなバッファ層を用いた光電変換装置は、まず、裏面電極上に化合物半導体からなる光吸収層が形成される。次に、この光吸収層の上に、バッファ層が、塩化インジウムとチオアセドアミドの水溶液を用いたCBD法によって形成される。そして、このバッファ層の上に、透明導電膜から成る上部電極層が形成される。   In a photoelectric conversion device using such a buffer layer, first, a light absorption layer made of a compound semiconductor is formed on a back electrode. Next, a buffer layer is formed on the light absorption layer by a CBD method using an aqueous solution of indium chloride and thioacedamide. Then, an upper electrode layer made of a transparent conductive film is formed on the buffer layer.

特開2003−282909号公報JP 2003-282909 A

光電変換装置には、光電変換効率の向上が常に要求される。この光電変換効率は、光電変換装置において太陽光のエネルギーが電気エネルギーに変換される割合を示し、例えば、光電変換装置から出力される電気エネルギーの値が、光電変換装置に入射される太陽光のエネルギーの値で除されて、100が乗じられることで導出される。   A photoelectric conversion device is always required to improve photoelectric conversion efficiency. This photoelectric conversion efficiency indicates the rate at which sunlight energy is converted into electric energy in the photoelectric conversion device. For example, the value of the electric energy output from the photoelectric conversion device is the amount of sunlight incident on the photoelectric conversion device. Divided by the value of energy and derived by multiplying by 100.

本発明は、上記課題に鑑みてなされたものであり、光電変換装置における光電変換効率の向上を目的とする。   This invention is made | formed in view of the said subject, and aims at the improvement of the photoelectric conversion efficiency in a photoelectric conversion apparatus.

本発明の一実施形態に係る光電変換装置の製造方法は、化合物半導体を含む光吸収層の上側主面をインジウム化合物および硫黄化合物が溶解した第1水溶液に接触させることによって前記光吸収層の上側主面上に硫化インジウムを含む第1バッファ層を形成する工程
と、該第1バッファ層の上部を酸性水溶液またはアルカリ性水溶液でエッチングした後、前記第1バッファ層の上側主面をインジウム化合物および硫黄化合物が溶解した第2水溶液に接触させることによって前記第1バッファ層の上側主面上に硫化インジウムを含む第2バッファ層を形成する工程とを具備する。
In the method for manufacturing a photoelectric conversion device according to an embodiment of the present invention, an upper main surface of a light absorption layer containing a compound semiconductor is brought into contact with a first aqueous solution in which an indium compound and a sulfur compound are dissolved. Forming a first buffer layer containing indium sulfide on the main surface; and etching an upper portion of the first buffer layer with an acidic aqueous solution or an alkaline aqueous solution ; then, forming an upper main surface of the first buffer layer with an indium compound and sulfur. Forming a second buffer layer containing indium sulfide on the upper main surface of the first buffer layer by contacting with a second aqueous solution in which the compound is dissolved .

本発明によれば、光電変換装置の光電変換効率を高めることができる。   ADVANTAGE OF THE INVENTION According to this invention, the photoelectric conversion efficiency of a photoelectric conversion apparatus can be improved.

本発明の一実施形態に係る光電変換装置の製造方法を用いて作製した光電変換装置の一例を示す斜視図である。It is a perspective view which shows an example of the photoelectric conversion apparatus produced using the manufacturing method of the photoelectric conversion apparatus which concerns on one Embodiment of this invention. 図1の光電変換装置の断面図である。It is sectional drawing of the photoelectric conversion apparatus of FIG. 光電変換装置の製造途中の様子を模式的に示す断面図である。It is sectional drawing which shows typically the mode in the middle of manufacture of a photoelectric conversion apparatus. 光電変換装置の製造途中の様子を模式的に示す断面図である。It is sectional drawing which shows typically the mode in the middle of manufacture of a photoelectric conversion apparatus. 光電変換装置の製造途中の様子を模式的に示す断面図である。It is sectional drawing which shows typically the mode in the middle of manufacture of a photoelectric conversion apparatus. 光電変換装置の製造途中の様子を模式的に示す断面図である。It is sectional drawing which shows typically the mode in the middle of manufacture of a photoelectric conversion apparatus. 光電変換装置の製造途中の様子を模式的に示す断面図である。It is sectional drawing which shows typically the mode in the middle of manufacture of a photoelectric conversion apparatus. 光電変換装置の製造途中の様子を模式的に示す断面図である。It is sectional drawing which shows typically the mode in the middle of manufacture of a photoelectric conversion apparatus. 光電変換装置の製造途中の様子を模式的に示す断面図である。It is sectional drawing which shows typically the mode in the middle of manufacture of a photoelectric conversion apparatus. 光電変換装置の製造途中の様子を模式的に示す断面図である。It is sectional drawing which shows typically the mode in the middle of manufacture of a photoelectric conversion apparatus. 本発明の一実施形態に係る光電変換装置の製造方法を用いて作製した第2の半導体層のラマンスペクトル結果である。It is a Raman spectrum result of the 2nd semiconductor layer produced using the manufacturing method of the photoelectric conversion device concerning one embodiment of the present invention. 比較例としての光電変換装置の製造方法を用いて作製した第2の半導体層のラマンスペクトル結果である。It is a Raman spectrum result of the 2nd semiconductor layer produced using the manufacturing method of the photoelectric conversion apparatus as a comparative example.

以下、本発明の一実施形態に係る光電変換装置の製造方法について、図面を参照しながら詳細に説明する。なお、図面においては同様な構成および機能を有する部分については同一符号が付されており、下記説明では重複説明が省略される。また、図面は模式的に示されたものであり、各図における各種構造のサイズおよび位置関係等は正確に図示されたものではない。   Hereinafter, the manufacturing method of the photoelectric conversion apparatus which concerns on one Embodiment of this invention is demonstrated in detail, referring drawings. In the drawings, parts having similar configurations and functions are denoted by the same reference numerals, and redundant description is omitted in the following description. Further, the drawings are schematically shown, and the sizes, positional relationships, and the like of various structures in the drawings are not accurately illustrated.

<光電変換装置の構成>
図1は、本発明の一実施形態に係る光電変換装置の製造方法を用いて作製した光電変換装置11の一例を示す斜視図である。図2は、図1の光電変換装置11のXZ断面図である。なお、図1から図10には、光電変換セル10の配列方向(図1の図面視左右方向)をX軸方向とする右手系のXYZ座標系が付されている。
<Configuration of photoelectric conversion device>
FIG. 1 is a perspective view showing an example of a photoelectric conversion device 11 manufactured by using a method for manufacturing a photoelectric conversion device according to an embodiment of the present invention. FIG. 2 is an XZ sectional view of the photoelectric conversion device 11 of FIG. 1 to 10 are provided with a right-handed XYZ coordinate system in which the arrangement direction of photoelectric conversion cells 10 (the horizontal direction in the drawing in FIG. 1) is the X-axis direction.

光電変換装置11は、基板1の上に複数の光電変換セル10が並設された構成を有している。図1では、図示の都合上、2つの光電変換セル10のみが示されているが、実際の光電変換装置11には、図面のX軸方向、或いは更に図面のY軸方向に、多数の光電変換セル10が平面的に(二次元的に)配列されている。   The photoelectric conversion device 11 has a configuration in which a plurality of photoelectric conversion cells 10 are arranged in parallel on a substrate 1. In FIG. 1, only two photoelectric conversion cells 10 are shown for convenience of illustration, but an actual photoelectric conversion device 11 has a large number of photoelectric conversion cells in the X-axis direction of the drawing or further in the Y-axis direction of the drawing. The conversion cells 10 are arranged two-dimensionally (two-dimensionally).

各光電変換セル10は、下部電極層2、第1の半導体層3(光吸収層)、第2の半導体層4(バッファ層)、上部電極層5、および集電電極7を主に備えている。光電変換装置11では、上部電極層5および集電電極7が設けられた側の主面が受光面となっている。また、光電変換装置11には、第1〜3溝部P1,P2,P3といった3種類の溝部が設けられている。   Each photoelectric conversion cell 10 mainly includes a lower electrode layer 2, a first semiconductor layer 3 (light absorption layer), a second semiconductor layer 4 (buffer layer), an upper electrode layer 5, and a collecting electrode 7. Yes. In the photoelectric conversion device 11, the main surface on the side where the upper electrode layer 5 and the collecting electrode 7 are provided is a light receiving surface. In addition, the photoelectric conversion device 11 is provided with three types of groove portions such as first to third groove portions P1, P2, and P3.

基板1は、複数の光電変換セル10を支持するものであり、例えば、ガラス、セラミックス、樹脂、または金属等の材料で構成されている。具体例として、例えば、基板1として、1〜3mm程度の厚さを有する青板ガラス(ソーダライムガラス)が用いられてもよい。   The substrate 1 supports the plurality of photoelectric conversion cells 10 and is made of, for example, a material such as glass, ceramics, resin, or metal. As a specific example, for example, a blue plate glass (soda lime glass) having a thickness of about 1 to 3 mm may be used as the substrate 1.

下部電極層2は、基板1の一主面の上に設けられた導電層であり、例えば、モリブデン(Mo)、アルミニウム(Al)、チタン(Ti)、タンタル(Ta)、または金(Au)等の金属、あるいはこれらの金属の積層構造体からなる。また、下部電極層2は、0.2〜1μm程度の厚さを有し、例えば、スパッタリング法または蒸着法等の公知の薄膜形成方法によって形成される。   The lower electrode layer 2 is a conductive layer provided on one main surface of the substrate 1. For example, molybdenum (Mo), aluminum (Al), titanium (Ti), tantalum (Ta), or gold (Au). Or a laminated structure of these metals. The lower electrode layer 2 has a thickness of about 0.2 to 1 μm and is formed by a known thin film forming method such as a sputtering method or a vapor deposition method.

光吸収層としての第1の半導体層3は、下部電極層2の+Z側の主面(一主面とも言う)の上に設けられた、第1の導電型(ここではp型の導電型)を有する半導体層である。第1の半導体層3は、化合物半導体を主として含み、1〜3μm程度の厚さを有している。第1の半導体層3に含まれる化合物半導体としては、例えば、II−VI族化合物やI−III−VI族化合物、I−II−IV−VI族化合物等の金属カルコゲナイドが挙げられる。   The first semiconductor layer 3 as the light absorption layer is provided with a first conductivity type (here, p-type conductivity type) provided on the main surface (also referred to as one main surface) on the + Z side of the lower electrode layer 2. ). The first semiconductor layer 3 mainly includes a compound semiconductor and has a thickness of about 1 to 3 μm. Examples of the compound semiconductor included in the first semiconductor layer 3 include metal chalcogenides such as II-VI group compounds, I-III-VI group compounds, and I-II-IV-VI group compounds.

II−VI族化合物は、II−B族元素(12族元素ともいう)とVI−B族元素(16族元素ともいう)との化合物である。また、I−III−VI族化合物は、I−B族元素(11族元
素ともいう)とIII−B族元素(13族元素ともいう)とVI−B族元素との化合物である
。また、I−II−IV−VI族化合物は、I−B族元素とII−B族元素とIV−B族元素(14族元素ともいう)とVI−B族元素との化合物である。
The II-VI group compound is a compound of a II-B group element (also referred to as a group 12 element) and a VI-B group element (also referred to as a group 16 element). The I-III-VI group compound is a compound of a group IB element (also referred to as group 11 element), a group III-B element (also referred to as group 13 element), and a group VI-B element. Further, the I-II-IV-VI group compound is a compound of a group IB element, a group II-B element, a group IV-B element (also referred to as a group 14 element), and a group VI-B element.

I−III−VI族化合物としては、例えば、CuInSe(二セレン化銅インジウム、
CISともいう)、Cu(In,Ga)Se(二セレン化銅インジウム・ガリウム、CIGSともいう)、Cu(In,Ga)(Se,S)(二セレン・イオウ化銅インジウム・ガリウム、CIGSSともいう)等が挙げられる。なお、第1の半導体層3は、複数層の積層体であってもよく、例えば、薄膜のCIGSS層を表面層として有するCIGS層にて構成されていてもよい。第1の半導体層3がI−III−VI族化合物を含む場合、硫
化インジウムを含む第2の半導体層4と同様に、第1の半導体層3がIII−B族元素およ
びVI−B族元素を含むため、第1の半導体層3と第2の半導体層4との電気的な接合がより良好となる。
Examples of the I-III-VI group compound include CuInSe 2 (indium diselenide,
CIS), Cu (In, Ga) Se 2 (also called copper indium gallium selenide, CIGS), Cu (In, Ga) (Se, S) 2 (diselen copper indium gallium indium gallium, CIGSS)). In addition, the 1st semiconductor layer 3 may be a laminated body of a several layer, for example, may be comprised by the CIGS layer which has a thin CIGSS layer as a surface layer. When the first semiconductor layer 3 includes an I-III-VI group compound, the first semiconductor layer 3 includes the III-B group element and the VI-B group element as in the second semiconductor layer 4 including indium sulfide. Therefore, the electrical connection between the first semiconductor layer 3 and the second semiconductor layer 4 becomes better.

また、I−II−IV−VI族化合物としては、例えば、CuZnSnS(CZTSともいう)、CuZnSn(S,Se)(CZTSSeともいう)、およびCuZnSnSe(CZTSeともいう)等が挙げられる。また、II−VI族化合物としては、例えば、CdTe等が挙げられる。 Examples of the I-II-IV-VI group compound include Cu 2 ZnSnS 4 (also referred to as CZTS), Cu 2 ZnSn (S, Se) 4 (also referred to as CZTSSe), and Cu 2 ZnSnSe 4 (also referred to as CZTSe). ) And the like. Moreover, as a II-VI group compound, CdTe etc. are mentioned, for example.

バッファ層としての第2の半導体層4は、第1の半導体層3に接合した、硫化インジウム(In)を含む半導体層である。第2の半導体層4は、第1の半導体層3の導電型とは異なる導電型(ここではn型の導電型)を有していてもよい。なお、導電型が異なる半導体とは、伝導担体(キャリア)が異なる半導体のことである。上記のように第1の半導体層3の導電型がp型である場合、第2の半導体層4の導電型は、n型またはi型であってもよい。また、第1の半導体層3の導電型がn型またはi型であり、第2の半導体層4の導電型がp型である態様も有り得る。 The second semiconductor layer 4 as a buffer layer is a semiconductor layer containing indium sulfide (In 2 S 3 ) bonded to the first semiconductor layer 3. The second semiconductor layer 4 may have a conductivity type (here, n-type conductivity type) different from the conductivity type of the first semiconductor layer 3. Note that semiconductors having different conductivity types are semiconductors having different conductive carriers. As described above, when the conductivity type of the first semiconductor layer 3 is p-type, the conductivity type of the second semiconductor layer 4 may be n-type or i-type. There may also be a mode in which the conductivity type of the first semiconductor layer 3 is n-type or i-type and the conductivity type of the second semiconductor layer 4 is p-type.

第2の半導体層4は、第1の半導体層3上にインジウム化合物および硫黄化合物が溶解した水溶液が接触されることによって第1の半導体層3上に析出した、硫化インジウムを含む皮膜である。第2の半導体層4は硫化インジウムに加え、水酸化インジウムおよび酸化インジウムの少なくとも一方を含んだ混晶化合物であってもよい。   The second semiconductor layer 4 is a film containing indium sulfide deposited on the first semiconductor layer 3 when an aqueous solution in which an indium compound and a sulfur compound are dissolved is brought into contact with the first semiconductor layer 3. The second semiconductor layer 4 may be a mixed crystal compound containing at least one of indium hydroxide and indium oxide in addition to indium sulfide.

また、第2の半導体層4は、第1の半導体層3の一主面の法線方向に厚さを有する。この厚さは、例えば10〜200nmである。   The second semiconductor layer 4 has a thickness in the normal direction of one main surface of the first semiconductor layer 3. This thickness is, for example, 10 to 200 nm.

上部電極層5は、第2の半導体層4の上に設けられた、第2の導電型(ここではn型の導電型)を有する透明導電膜であり、第1の半導体層3において生じた電荷を取り出す電極である。上部電極層5は、第2の半導体層4よりも低い抵抗率を有する物質によって構成されている。上部電極層5には、いわゆる窓層と呼ばれるものも含まれ、この窓層に加えて更に透明導電膜が設けられる場合には、これらが一体の上部電極層5とみなされても良い。   The upper electrode layer 5 is a transparent conductive film having a second conductivity type (here, n-type conductivity type) provided on the second semiconductor layer 4, and is generated in the first semiconductor layer 3. It is an electrode for extracting electric charge. The upper electrode layer 5 is made of a material having a lower resistivity than the second semiconductor layer 4. The upper electrode layer 5 includes what is called a window layer, and when a transparent conductive film is further provided in addition to the window layer, these may be regarded as an integrated upper electrode layer 5.

上部電極層5は、禁制帯幅が広く且つ透明で低抵抗の材料を主に含んでいる。このような材料としては、例えば、ZnO、InおよびSnO等の金属酸化物半導体等が採用され得る。これらの金属酸化物半導体には、Al、B、Ga、In、Sn、SbおよびF等の元素が含まれても良い。このような元素が含まれた金属酸化物半導体の具体例としては、例えば、AZO(Aluminum Zinc Oxide)、GZO(Gallium Zinc Oxide)、I
ZO(Indium Zinc Oxide)、ITO(Indium Tin Oxide)、FTO(Fluorine tin Oxid
e)等がある。
The upper electrode layer 5 mainly includes a material having a wide forbidden band, transparent, and low resistance. As such a material, for example, a metal oxide semiconductor such as ZnO, In 2 O 3 and SnO 2 can be adopted. These metal oxide semiconductors may contain elements such as Al, B, Ga, In, Sn, Sb, and F. Specific examples of the metal oxide semiconductor containing such an element include, for example, AZO (Aluminum Zinc Oxide), GZO (Gallium Zinc Oxide), I
ZO (Indium Zinc Oxide), ITO (Indium Tin Oxide), FTO (Fluorine tin Oxide)
e) etc.

上部電極層5は、スパッタ法、蒸着法、または化学的気相成長(CVD)法等によって、0.05〜3.0μmの厚さを有するように形成される。ここで、第1の半導体層3から電荷が良好に取り出される観点から言えば、上部電極層5は、1Ω・cm以下の抵抗率と、50Ω/□以下のシート抵抗とを有するものとすることができる。   The upper electrode layer 5 is formed to have a thickness of 0.05 to 3.0 μm by sputtering, vapor deposition, chemical vapor deposition (CVD), or the like. Here, from the viewpoint of good charge extraction from the first semiconductor layer 3, the upper electrode layer 5 has a resistivity of 1Ω · cm or less and a sheet resistance of 50Ω / □ or less. Can do.

第2の半導体層4および上部電極層5は、第1の半導体層3が吸収する光の波長領域に対して光を透過させ易い性質(光透過性とも言う)を有する素材によって構成され得る。これにより、第2の半導体層4と上部電極層5とが設けられることで生じる、第1の半導体層3における光の吸収効率の低下が低減される。   The second semiconductor layer 4 and the upper electrode layer 5 may be made of a material having a property (also referred to as light transmission property) that allows light to easily pass through the wavelength region of light absorbed by the first semiconductor layer 3. Thereby, a decrease in light absorption efficiency in the first semiconductor layer 3 caused by providing the second semiconductor layer 4 and the upper electrode layer 5 is reduced.

また、光透過性が高められると同時に、光電変換によって生じた電流が良好に伝送される観点から言えば、上部電極層5は、0.05〜0.5μmの厚さとなるようにすることができる。   Further, from the viewpoint of improving the light transmittance and at the same time, transmitting the current generated by the photoelectric conversion well, the upper electrode layer 5 should have a thickness of 0.05 to 0.5 μm. it can.

集電電極7は、Y軸方向に離間して設けられ、それぞれがX軸方向に延在している。集電電極7は、導電性を有する電極であり、例えば、銀(Ag)等の金属からなる。   The collecting electrodes 7 are spaced apart in the Y-axis direction, and each extend in the X-axis direction. The collector electrode 7 is an electrode having conductivity, and is made of a metal such as silver (Ag), for example.

集電電極7は、第1の半導体層3において発生して上部電極層5において取り出された電荷を集電する役割を担う。集電電極7が設けられれば、上部電極層5の薄層化が可能となる。   The collecting electrode 7 plays a role of collecting charges generated in the first semiconductor layer 3 and taken out in the upper electrode layer 5. If the current collecting electrode 7 is provided, the upper electrode layer 5 can be thinned.

集電電極7および上部電極層5によって集電された電荷は、第2溝部P2に設けられた接続導体6を通じて、隣の光電変換セル10に伝達される。接続導体6は、例えば、図2に示されるように集電電極7のY軸方向への延在部分によって構成されている。これにより、光電変換装置11においては、隣り合う光電変換セル10の一方の下部電極層2と、他方の集電電極7とが、第2溝部P2に設けられた接続導体6を介して電気的に直列に接続されている。なお、接続導体6は、これに限定されず、上部電極層5の延在部分によって構成されていてもよい。   The charges collected by the collector electrode 7 and the upper electrode layer 5 are transmitted to the adjacent photoelectric conversion cell 10 through the connection conductor 6 provided in the second groove portion P2. For example, the connection conductor 6 is constituted by a portion extending in the Y-axis direction of the current collecting electrode 7 as shown in FIG. Thereby, in the photoelectric conversion apparatus 11, one lower electrode layer 2 of the adjacent photoelectric conversion cell 10 and the other collector electrode 7 are electrically connected via the connection conductor 6 provided in the second groove portion P2. Connected in series. In addition, the connection conductor 6 is not limited to this, You may be comprised by the extension part of the upper electrode layer 5. FIG.

集電電極5は、良好な導電性が確保されつつ、第1の半導体層3への光の入射量を左右する受光面積の低下が最小限にとどめられるように、50〜400μmの幅を有するものとすることができる。   The current collecting electrode 5 has a width of 50 to 400 μm so that good conductivity is ensured and a decrease in the light receiving area that affects the amount of light incident on the first semiconductor layer 3 is minimized. Can be.

<光電変換装置の製造方法>
図3から図10は、光電変換装置11の製造途中の様子をそれぞれ模式的に示す断面図である。なお、図3から図9で示される各断面図は、図2で示された断面に対応する部分の製造途中の様子を示す。
<Method for Manufacturing Photoelectric Conversion Device>
3 to 10 are cross-sectional views schematically showing a state during the manufacture of the photoelectric conversion device 11. Each of the cross-sectional views shown in FIGS. 3 to 9 shows a state in the middle of manufacturing a portion corresponding to the cross-section shown in FIG.

まず、洗浄された基板1の略全面に、スパッタ法等を用いて、Mo等からなる下部電極層2を成膜する。そして、下部電極層2の上面のうちのY方向に沿った直線状の形成対象位置からその直下の基板1の上面にかけて、第1溝部P1を形成する。第1溝部P1は、例えば、YAGレーザー等によるレーザー光を走査しつつ形成対象位置に照射することで溝加工を行なう、スクライブ加工によって形成することができる。図3は、第1溝部P1を形成した後の状態を示す図である。   First, the lower electrode layer 2 made of Mo or the like is formed on substantially the entire surface of the cleaned substrate 1 using a sputtering method or the like. Then, the first groove portion P1 is formed from the linear formation target position along the Y direction on the upper surface of the lower electrode layer 2 to the upper surface of the substrate 1 immediately below the formation position. The first groove portion P1 can be formed by, for example, a scribe process in which a groove process is performed by irradiating a formation target position while scanning a laser beam by a YAG laser or the like. FIG. 3 is a diagram illustrating a state after the first groove portion P1 is formed.

第1溝部P1を形成した後、下部電極層2の上に、第1の半導体層3を形成する。第1の半導体層3は、スパッタリング法、蒸着法などのいわゆる真空プロセスによって形成可能であるほか、いわゆる塗布法あるいは印刷法と称されるプロセスによって形成すること
もできる。塗布法あるいは印刷法と称されるプロセスは、第1の半導体層3の構成元素の錯体溶液を下部電極層2の上に塗布し、その後、乾燥・熱処理を行うプロセスである。図5は、第1の半導体層3を形成した後の状態を示す図である。
After forming the first groove portion P <b> 1, the first semiconductor layer 3 is formed on the lower electrode layer 2. The first semiconductor layer 3 can be formed by a so-called vacuum process such as a sputtering method or an evaporation method, or can be formed by a process called a coating method or a printing method. A process referred to as a coating method or a printing method is a process in which a complex solution of constituent elements of the first semiconductor layer 3 is applied onto the lower electrode layer 2 and then dried and heat-treated. FIG. 5 is a diagram illustrating a state after the first semiconductor layer 3 is formed.

第1の半導体層3を形成した後、第1の半導体層3の上に第2の半導体層4を形成する。第2の半導体層4は、以下に示すように、第1バッファ層4aの形成後、第2バッファ層4bの形成を行なうことによって形成する。まず、第1の半導体層3の上側主面をインジウム化合物および硫黄化合物が溶解した水溶液(以下、インジウム化合物および硫黄化合物が溶解した水溶液をバッファ層形成溶液という)に接触させることによって第1の半導体層3の上側主面上に硫化インジウムを含む第1バッファ層4aを形成する。   After forming the first semiconductor layer 3, the second semiconductor layer 4 is formed on the first semiconductor layer 3. As shown below, the second semiconductor layer 4 is formed by forming the second buffer layer 4b after the formation of the first buffer layer 4a. First, an upper main surface of the first semiconductor layer 3 is brought into contact with an aqueous solution in which an indium compound and a sulfur compound are dissolved (hereinafter, an aqueous solution in which an indium compound and a sulfur compound are dissolved is referred to as a buffer layer forming solution). A first buffer layer 4 a containing indium sulfide is formed on the upper main surface of the layer 3.

第1の半導体層3の上側主面とバッファ層形成溶液との接触は、例えば、第1の半導体層3を具備する基板1をバッファ層形成溶液に浸漬することによって、あるいは、第1の半導体層3の上側主面にバッファ層形成溶液を塗布することによって、行なうことができる。   The contact between the upper main surface of the first semiconductor layer 3 and the buffer layer forming solution is performed, for example, by immersing the substrate 1 including the first semiconductor layer 3 in the buffer layer forming solution, or the first semiconductor layer 3. This can be done by applying a buffer layer forming solution to the upper main surface of the layer 3.

バッファ層形成溶液に用いるインジウム化合物としては、溶液中でインジウムイオンを生じる化合物であればよく、例えば、塩化インジウムや硝酸インジウム、酢酸インジウム等を用いることができる。バッファ層形成溶液中のインジウム化合物のモル濃度は、インジウム原子のモル濃度が例えば1〜10mMとなる濃度であればよい。   The indium compound used for the buffer layer forming solution may be any compound that generates indium ions in the solution. For example, indium chloride, indium nitrate, indium acetate, or the like can be used. The molar concentration of the indium compound in the buffer layer forming solution may be a concentration at which the molar concentration of indium atoms is, for example, 1 to 10 mM.

また、バッファ層形成溶液に用いる硫黄化合物としては、溶液中で電離あるいは加水分解して硫化物イオンまたは硫化水素イオンを生じやすいものであればよく、例えば、硫化ナトリウムや硫化カリウム等のアルカリ金属の硫化物、硫化水素、チオ尿素やチオアセトアミド等のチオアミド誘導体等が挙げられる。バッファ層形成溶液中の硫黄化合物の濃度は、硫黄原子のモル濃度が例えば1〜100mMとなる濃度であればよい。   The sulfur compound used in the buffer layer forming solution is not particularly limited as long as it is easily ionized or hydrolyzed in the solution to generate sulfide ions or hydrogen sulfide ions. For example, an alkali metal such as sodium sulfide or potassium sulfide can be used. Examples thereof include sulfides, hydrogen sulfide, thioamide derivatives such as thiourea and thioacetamide. The concentration of the sulfur compound in the buffer layer forming solution may be a concentration at which the molar concentration of sulfur atoms is, for example, 1 to 100 mM.

バッファ層形成溶液に用いる溶媒としては、水やメタノール等の極性溶媒を用いることができる。なお、バッファ層形成溶液は、塩酸やアンモニア等を用いて酸性あるいはアルカリ性としてもよい。また、バッファ層形成溶液は、硫化インジウムの生成反応を適度に促進させるため、例えば、40〜80℃としてもよい。   As a solvent used for the buffer layer forming solution, a polar solvent such as water or methanol can be used. The buffer layer forming solution may be acidic or alkaline using hydrochloric acid, ammonia, or the like. Further, the buffer layer forming solution may be set at 40 to 80 ° C., for example, in order to appropriately promote the indium sulfide formation reaction.

第1の半導体層3の上側主面とバッファ層形成溶液との接触によって、第1の半導体層3の上側主面に硫化インジウムを含む第1バッファ層4aが結晶成長する。第1バッファ層4aの結晶成長は、初期においては良好なエピ成長が進行するが、数10nmの厚さになってくると、配向性が乱れ、ランダムな方向に結晶成長が進む傾向がある。第1バッファ層4aの厚みが10〜50nm程度となったところで第1バッファ層4aの形成工程を終える。図5は第1バッファ層4aを形成した後の状態を示す図である。   Due to the contact between the upper main surface of the first semiconductor layer 3 and the buffer layer forming solution, the first buffer layer 4 a containing indium sulfide grows on the upper main surface of the first semiconductor layer 3. As for the crystal growth of the first buffer layer 4a, good epi growth progresses in the initial stage. However, when the thickness becomes several tens of nm, the orientation is disturbed and the crystal growth tends to proceed in a random direction. When the thickness of the first buffer layer 4a reaches about 10 to 50 nm, the formation process of the first buffer layer 4a is finished. FIG. 5 is a diagram showing a state after the first buffer layer 4a is formed.

次に、第1バッファ層4aの上部をエッチングして、配向性が乱れた表面部分を除去する。第1バッファ層4aのエッチングに用いるエッチング液としては、塩酸等の酸性水溶液やアンモニア水等のアルカリ性水溶液を用いることができる。第1バッファ層4aの上部エッチングすることによって、第1バッファ層4aの厚みを4〜20nm程度にする。これによって、全体において配向性の高い結晶構造を有する第1バッファ層4aとすることができる。図6は第1バッファ層4aの上部をエッチングした後の状態を示す図である。   Next, the upper portion of the first buffer layer 4a is etched to remove the surface portion where the orientation is disturbed. As an etchant used for etching the first buffer layer 4a, an acidic aqueous solution such as hydrochloric acid or an alkaline aqueous solution such as ammonia water can be used. By etching the upper portion of the first buffer layer 4a, the thickness of the first buffer layer 4a is set to about 4 to 20 nm. Thus, the first buffer layer 4a having a crystal structure with high orientation as a whole can be obtained. FIG. 6 is a view showing a state after the upper portion of the first buffer layer 4a is etched.

次に、このエッチング後の第1バッファ層4aの上側主面をバッファ層形成溶液に接触させることによって第1バッファ層4aの上側主面上に硫化インジウムを含む第2バッファ層4bを形成する。なお、第2バッファ層4bの形成は第1バッファ層4aの形成と同様の条件で行なってもよく、異なる条件で行なってもよい。例えば、第2バッファ層4bの形成に用いるバッファ層形成溶液と、第1バッファ層4aの形成に用いるバッファ層形成溶液とは、インジウム化合物の種類、インジウム化合物の濃度、硫黄化合物の種類、硫黄化合物の濃度、pHまたは液温等が同じであってもよく、異なっていてもよい。第2バッファ層4bの厚みは5〜30nm程度とすることができる。   Next, the second buffer layer 4b containing indium sulfide is formed on the upper main surface of the first buffer layer 4a by bringing the upper main surface of the first buffer layer 4a after the etching into contact with the buffer layer forming solution. The formation of the second buffer layer 4b may be performed under the same conditions as the formation of the first buffer layer 4a or may be performed under different conditions. For example, the buffer layer forming solution used for forming the second buffer layer 4b and the buffer layer forming solution used for forming the first buffer layer 4a include the type of indium compound, the concentration of indium compound, the type of sulfur compound, and the sulfur compound. The concentration, pH, liquid temperature, etc. may be the same or different. The thickness of the second buffer layer 4b can be about 5 to 30 nm.

以上のような工程によって、第1バッファ層4aおよび第2バッファ層4bの積層体から成る第2の半導体層4が構成される。なお、第2の半導体層4は、第1バッファ層4aと第2バッファ層4bの2層だけでなく、上記方法を複数回繰り返して、3層以上の積層体で構成してもよい。このような工程で第2の半導体層4を形成することによって、第2の半導体層4を緻密で配向性の高いものとすることができ、第1の半導体層3と第2の半導体層4との接合が良好となって、光電変換装置11の光電変換効率を高めることができる。図7は、第2の半導体層4を形成した後の状態を示す図である。   The second semiconductor layer 4 composed of a stacked body of the first buffer layer 4a and the second buffer layer 4b is formed by the processes as described above. Note that the second semiconductor layer 4 may be formed not only by two layers of the first buffer layer 4a and the second buffer layer 4b but also by a laminate of three or more layers by repeating the above method a plurality of times. By forming the second semiconductor layer 4 in such a process, the second semiconductor layer 4 can be made dense and highly oriented, and the first semiconductor layer 3 and the second semiconductor layer 4 can be made. As a result, the photoelectric conversion efficiency of the photoelectric conversion device 11 can be increased. FIG. 7 is a view showing a state after the second semiconductor layer 4 is formed.

ここで、第1バッファ層4aの形成工程からエッチング工程を経て第2バッファ層4bの形成工程へ、円滑に工程を進めるという観点からは、第1バッファ層4aの形成に用いるバッファ層形成溶液、第1バッファ層4aの上部のエッチングに用いるエッチング液、および第2バッファ層4bの形成に用いるバッファ層形成溶液として、いずれも酸性水溶液を用いてもよい。これにより、洗浄工程が簡略化でき、円滑に工程を進めることができる。   Here, from the viewpoint of smoothly proceeding from the formation process of the first buffer layer 4a through the etching process to the formation process of the second buffer layer 4b, a buffer layer forming solution used for forming the first buffer layer 4a, An acidic aqueous solution may be used for both the etching solution used for etching the upper portion of the first buffer layer 4a and the buffer layer forming solution used for forming the second buffer layer 4b. Thereby, a cleaning process can be simplified and a process can be advanced smoothly.

また、第2バッファ層4bを形成する工程の後に、第1バッファ層4aおよび第2バッファ層4bをアニールする工程をさらに具備していてもよい。このアニール温度としては、例えば100〜250℃とすることができる。また、アニール時間としては、例えば10〜180分とすることができる。このようなアニール工程を行なうことで、さらに光電変換効率が高くなる。   Further, after the step of forming the second buffer layer 4b, a step of annealing the first buffer layer 4a and the second buffer layer 4b may be further included. The annealing temperature can be set to 100 to 250 ° C., for example. The annealing time can be 10 to 180 minutes, for example. By performing such an annealing step, the photoelectric conversion efficiency is further increased.

第2の半導体層4を形成した後、第2の半導体層4の上に上部電極層5を形成する。上部電極層5は、例えば、Snが含まれた酸化インジウム(ITO)やAlが含まれた酸化亜鉛(AZO)等を主成分とする透明導電膜であり、スパッタリング法、蒸着法、またはCVD法等で形成することができる。図8は、上部電極層5を形成した後の状態を示す図である。   After forming the second semiconductor layer 4, the upper electrode layer 5 is formed on the second semiconductor layer 4. The upper electrode layer 5 is a transparent conductive film mainly composed of, for example, indium oxide (ITO) containing Sn or zinc oxide (AZO) containing Al, and is formed by sputtering, vapor deposition, or CVD. Etc. can be formed. FIG. 8 is a view showing a state after the upper electrode layer 5 is formed.

上部電極層5を形成した後、上部電極層5の上面のうちのY方向に沿った直線状の形成対象位置からその直下の下部電極層2の上面にかけて、第2溝部P2を形成する。第2溝部P2は、例えば、40〜50μm程度のスクライブ幅のスクライブ針を用いたスクライビングを行なうことで形成できる。図9は、第2溝部P2を形成した後の状態を示す図である。第2溝部P2は、第1溝部P1よりも若干X方向(図中では+X方向)にずれた位置に形成する。   After the upper electrode layer 5 is formed, the second groove portion P2 is formed from the linear formation target position along the Y direction on the upper surface of the upper electrode layer 5 to the upper surface of the lower electrode layer 2 immediately below it. The second groove portion P2 can be formed, for example, by performing scribing using a scribe needle having a scribe width of about 40 to 50 μm. FIG. 9 is a diagram illustrating a state after the second groove portion P2 is formed. The second groove portion P2 is formed at a position slightly deviated in the X direction (+ X direction in the drawing) from the first groove portion P1.

第2溝部P2を形成した後、集電電極7および接続導体6を形成する。集電電極7および接続導体6については、例えば、Ag等の金属粉が樹脂バインダー等に分散されている導電性を有するペースト(導電ペーストとも言う)を、所望のパターンを描くように印刷し、これを固化されることで形成できる。図10は、集電電極7および接続導体6を形成した後の状態を示す図である。   After forming the second groove P2, the current collecting electrode 7 and the connection conductor 6 are formed. For the collector electrode 7 and the connecting conductor 6, for example, a conductive paste in which a metal powder such as Ag is dispersed in a resin binder or the like (also referred to as a conductive paste) is printed so as to draw a desired pattern, This can be formed by solidifying. FIG. 10 is a diagram illustrating a state after the current collecting electrode 7 and the connection conductor 6 are formed.

集電電極7および接続導体6を形成した後、上部電極層5の上面のうちの直線状の形成対象位置からその直下の下部電極層2の上面にかけて、第3溝部P3を形成する。第3溝部P3の幅は、例えば、40〜1000μm程度とすることができる。また、第3溝部P3は、第2溝部P2と同様に、メカニカルスクライビングによって形成できる。このよう
にして、第3溝部P3の形成によって、図1および図2で示された光電変換装置11を製作したことになる。
After forming the current collection electrode 7 and the connection conductor 6, the 3rd groove part P3 is formed from the linear formation object position of the upper surface of the upper electrode layer 5 to the upper surface of the lower electrode layer 2 just under it. The width | variety of the 3rd groove part P3 can be about 40-1000 micrometers, for example. Moreover, the 3rd groove part P3 can be formed by mechanical scribing similarly to the 2nd groove part P2. In this way, the photoelectric conversion device 11 shown in FIGS. 1 and 2 is manufactured by forming the third groove portion P3.

なお、本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良などが可能である。   The present invention is not limited to the above-described embodiment, and various changes and improvements can be made without departing from the scope of the present invention.

次に、光電変換装置11の製造方法について、具体例を示して説明する。   Next, a method for manufacturing the photoelectric conversion device 11 will be described with a specific example.

(評価試料の作製)
まず、第1の半導体層3を形成するための原料溶液を作製した。原料溶液としては、米国特許第6992202号明細書に基づいて作製した単一源前駆体をピリジンに溶解したものを用いた。なお、この単一源前駆体としては、CuとInとフェニルセレノールとが1つの錯体分子を形成したものと、CuとGaとフェニルセレノールとが1つの錯体分子を形成したものとの混合体を用いた。
(Preparation of evaluation sample)
First, a raw material solution for forming the first semiconductor layer 3 was produced. As the raw material solution, a solution obtained by dissolving a single source precursor prepared in accordance with US Pat. No. 6,992,202 in pyridine was used. In addition, as this single source precursor, Cu, In, and phenyl selenol formed one complex molecule, and Cu, Ga, and phenyl selenol formed one complex molecule. Using the body.

次に、ガラスによって構成される基板1の表面にMoからなる下部電極層2が成膜されたものを用意し、この下部電極層2の上に原料溶液をブレード法によって塗布して皮膜を形成した。   Next, a substrate having a lower electrode layer 2 made of Mo is prepared on the surface of a substrate 1 made of glass, and a raw material solution is applied onto the lower electrode layer 2 by a blade method to form a film. did.

次に、この皮膜を、水素ガス中にセレン蒸気が分圧比で20ppmv含まれる雰囲気において、550℃で1時間加熱して主としてCIGSを含み、厚さが2μmの第1の半導体層3を形成した。   Next, this film was heated at 550 ° C. for 1 hour in an atmosphere in which selenium vapor was contained in hydrogen gas at a partial pressure ratio of 20 ppmv to form a first semiconductor layer 3 mainly containing CIGS and having a thickness of 2 μm. .

次に、第1の半導体層3の上に第2の半導体層4を以下のようにして形成した。まず、第1の半導体層3までが形成された各基板を、8.5mMの塩化インジウムと27mMのチオアセトアミドと4mMの塩酸とが溶解された水溶液に浸漬することで、第1の半導体層3の上に、第1バッファ層4aを40nmの厚みに形成した。次に、この第1バッファ層4aを32mMの塩酸が溶解された水溶液に浸漬することで、第1バッファ層4aの表面をエッチングして第1バッファ層4aを11nmの厚みにした。次に、このエッチング後の第1バッファ層4aを、上記の8.5mMの塩化インジウムと27mMのチオアセトアミドと4mMの塩酸とが溶解された水溶液に浸漬することで、第1バッファ層4aの上に第2バッファ層4bを20nmの厚みに形成した。これにより、第1バッファ層4aと第2バッファ層4bから成る第2の半導体層4が形成されたことになる。   Next, the second semiconductor layer 4 was formed on the first semiconductor layer 3 as follows. First, each substrate on which the layers up to the first semiconductor layer 3 are formed is immersed in an aqueous solution in which 8.5 mM indium chloride, 27 mM thioacetamide, and 4 mM hydrochloric acid are dissolved. On top of this, the first buffer layer 4a was formed to a thickness of 40 nm. Next, by immersing the first buffer layer 4a in an aqueous solution in which 32 mM hydrochloric acid was dissolved, the surface of the first buffer layer 4a was etched to make the first buffer layer 4a 11 nm thick. Next, the first buffer layer 4a after this etching is immersed in an aqueous solution in which 8.5 mM indium chloride, 27 mM thioacetamide and 4 mM hydrochloric acid are dissolved, so that the top surface of the first buffer layer 4a is The second buffer layer 4b was formed to a thickness of 20 nm. As a result, the second semiconductor layer 4 including the first buffer layer 4a and the second buffer layer 4b is formed.

このように作製した第2の半導体層4のラマンスペクトル(励起波長266nm)の測定結果を図11に示す。図11より、297cm−1、357cm−1および622cm−1にピークを有していることが分かる。 FIG. 11 shows the measurement result of the Raman spectrum (excitation wavelength: 266 nm) of the second semiconductor layer 4 thus fabricated. Than 11, it is found to have a peak at 297cm -1, 357cm -1 and 622cm -1.

そして、この第2の半導体層4の上に、スパッタリング法によってAlがドープされたZnOからなる上部電極層5を形成して評価試料としての光電変換装置11とした。   Then, the upper electrode layer 5 made of ZnO doped with Al was formed on the second semiconductor layer 4 by a sputtering method to obtain a photoelectric conversion device 11 as an evaluation sample.

(比較試料の作製)
次に、比較試料を作製した。比較試料は、第2の半導体層の作製以外は上記評価試料の作製と同様にして作製した。比較試料の第2の半導体層の作製は、以下のようにして作製した。第1の半導体層までが形成された基板を、8.5mMの塩化インジウムと27mMのチオアセトアミドと4mMの塩酸とが溶解された水溶液に浸漬することで、第1の半導体層の上に、第2の半導体層を30nmの厚みに形成した。
(Production of comparative sample)
Next, a comparative sample was produced. The comparative sample was manufactured in the same manner as the evaluation sample except that the second semiconductor layer was manufactured. The second semiconductor layer of the comparative sample was manufactured as follows. The substrate on which the first semiconductor layer is formed is immersed in an aqueous solution in which 8.5 mM indium chloride, 27 mM thioacetamide, and 4 mM hydrochloric acid are dissolved, so that the first semiconductor layer is formed on the first semiconductor layer. Two semiconductor layers were formed to a thickness of 30 nm.

このように作製した第2の半導体層のラマンスペクトル(励起波長266nm)の測定
結果を図12に示す。図12より、312cm−1および622cm−1にピークを有していることが分かる。
FIG. 12 shows the measurement result of the Raman spectrum (excitation wavelength: 266 nm) of the second semiconductor layer thus fabricated. FIG. 12 shows that there are peaks at 312 cm −1 and 622 cm −1 .

(光電変換効率の測定)
このようにして作製した評価試料および比較試料の光電変換効率の測定を以下のように実施した。いわゆる定常光ソーラシミュレーターを用いて、光電変換装置の受光面に対する光の照射強度が100mW/cm2であり且つAM(エアマス)が1.5である条件下
での光電変換効率を測定した。その結果、比較試料の光電変換効率は15.0%であったのに対し、評価試料の光電変換効率は15.7%であり、高くなっていることが分かった。
(Measurement of photoelectric conversion efficiency)
The photoelectric conversion efficiency of the thus prepared evaluation sample and comparative sample was measured as follows. Using a so-called steady light solar simulator, the photoelectric conversion efficiency was measured under the conditions where the light irradiation intensity on the light receiving surface of the photoelectric conversion device was 100 mW / cm 2 and AM (air mass) was 1.5. As a result, it was found that the photoelectric conversion efficiency of the comparative sample was 15.0%, whereas the photoelectric conversion efficiency of the evaluation sample was 15.7%, which was high.

1:基板
2:下部電極層
3:第1の半導体層
4:第2の半導体層
5:上部電極層
6:接続導体
7:集電電極
10:光電変換セル
11:光電変換装置
1: Substrate 2: Lower electrode layer 3: First semiconductor layer 4: Second semiconductor layer 5: Upper electrode layer 6: Connection conductor 7: Current collecting electrode 10: Photoelectric conversion cell 11: Photoelectric conversion device

Claims (5)

化合物半導体を含む光吸収層の上側主面をインジウム化合物および硫黄化合物が溶解した第1水溶液に接触させることによって前記光吸収層の上側主面上に硫化インジウムを含む第1バッファ層を形成する工程と、
該第1バッファ層の上部を酸性水溶液またはアルカリ性水溶液でエッチングした後、前記第1バッファ層の上側主面をインジウム化合物および硫黄化合物が溶解した第2水溶液に接触させることによって前記第1バッファ層の上側主面上に硫化インジウムを含む第2バッファ層を形成する工程と
を具備する光電変換装置の製造方法。
Forming the first buffer layer containing indium sulfide on the upper main surface of the light absorption layer by bringing the upper main surface of the light absorption layer containing the compound semiconductor into contact with a first aqueous solution in which an indium compound and a sulfur compound are dissolved. When,
After the upper portion of the first buffer layer is etched with an acidic aqueous solution or an alkaline aqueous solution, the upper main surface of the first buffer layer is brought into contact with a second aqueous solution in which an indium compound and a sulfur compound are dissolved to thereby form the first buffer layer. And a step of forming a second buffer layer containing indium sulfide on the upper main surface.
前記第1バッファ層の上部をエッチングする工程に酸性水溶液を用い、前記第1水溶液および前記第2水溶液として酸性水溶液を用いる、請求項1に記載の光電変換装置の製造方法。 2. The method of manufacturing a photoelectric conversion device according to claim 1 , wherein an acidic aqueous solution is used in the step of etching the upper portion of the first buffer layer, and the acidic aqueous solution is used as the first aqueous solution and the second aqueous solution . 前記第2バッファ層を形成する工程の後に、前記第1バッファ層および前記第2バッファ層をアニールする工程をさらに具備する、請求項1または2に記載の光電変換装置の製造方法。   The method for manufacturing a photoelectric conversion device according to claim 1, further comprising a step of annealing the first buffer layer and the second buffer layer after the step of forming the second buffer layer. 前記第1バッファ層と前記第2バッファ層との積層体は、ラマンスペクトルにおいて297cm−1、357cm−1および622cm−1にピークを有している、請求項1乃至3のいずれかに記載の光電変換装置の製造方法。   The stacked body of the first buffer layer and the second buffer layer has a peak at 297 cm-1, 357 cm-1, and 622 cm-1 in a Raman spectrum. A method for manufacturing a photoelectric conversion device. 前記化合物半導体としてI−III−VI族化合物を用いる、請求項1乃至4のいずれかに
記載の光電変換装置の製造方法。
The method for manufacturing a photoelectric conversion device according to claim 1, wherein an I-III-VI group compound is used as the compound semiconductor.
JP2012166633A 2012-07-27 2012-07-27 Method for manufacturing photoelectric conversion device Expired - Fee Related JP5964683B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012166633A JP5964683B2 (en) 2012-07-27 2012-07-27 Method for manufacturing photoelectric conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012166633A JP5964683B2 (en) 2012-07-27 2012-07-27 Method for manufacturing photoelectric conversion device

Publications (2)

Publication Number Publication Date
JP2014027120A JP2014027120A (en) 2014-02-06
JP5964683B2 true JP5964683B2 (en) 2016-08-03

Family

ID=50200509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012166633A Expired - Fee Related JP5964683B2 (en) 2012-07-27 2012-07-27 Method for manufacturing photoelectric conversion device

Country Status (1)

Country Link
JP (1) JP5964683B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6306388B2 (en) * 2014-03-24 2018-04-04 京セラ株式会社 Method for manufacturing photoelectric conversion device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009557A (en) * 2009-06-26 2011-01-13 Kyocera Corp Photoelectric conversion cell and photoelectric conversion module
JP2012151432A (en) * 2010-06-28 2012-08-09 Kyocera Corp Photoelectric conversion element and photoelectric conversion device, and method of manufacturing photoelectric conversion element
JP5641850B2 (en) * 2010-09-30 2014-12-17 京セラ株式会社 Photoelectric conversion element and manufacturing method thereof
JP5488436B2 (en) * 2010-12-07 2014-05-14 株式会社豊田中央研究所 Photoelectric element

Also Published As

Publication number Publication date
JP2014027120A (en) 2014-02-06

Similar Documents

Publication Publication Date Title
JP5815848B2 (en) Method for manufacturing photoelectric conversion device
JP5837196B2 (en) Method for manufacturing photoelectric conversion device
JP5964683B2 (en) Method for manufacturing photoelectric conversion device
JPWO2013111443A1 (en) Photoelectric conversion device
JP2014067745A (en) Method for manufacturing photoelectric conversion device
JP5918042B2 (en) Method for manufacturing photoelectric conversion device
JPWO2013099947A1 (en) Photoelectric conversion device
JP2012114251A (en) Manufacturing method of photoelectric conversion device
JP6306388B2 (en) Method for manufacturing photoelectric conversion device
JP6162592B2 (en) Method for manufacturing photoelectric conversion device
JP2014022676A (en) Method of manufacturing photoelectric conversion device
JP2015191931A (en) Method for manufacturing photoelectric conversion device
JP2015176890A (en) Method for manufacturing photoelectric conversion device
JP5791802B2 (en) Method for manufacturing photoelectric conversion device
JP2015095591A (en) Photoelectric conversion device
JP2015153950A (en) Method for manufacturing photoelectric conversion device
JP2014127509A (en) Buffer layer formation solution and method of manufacturing photoelectric conversion device
JP2013229488A (en) Photoelectric conversion device
JP2014116585A (en) Method for manufacturing photoelectric converter
JP2014165207A (en) Photoelectric conversion device
JP2012156423A (en) Method of manufacturing photoelectric conversion device
JP2014143249A (en) Solution for forming buffer layer and method of manufacturing photoelectric conversion device
JP2015122389A (en) Photoelectric conversion device
JP2015159237A (en) Method for manufacturing photoelectric conversion device
JP2014103200A (en) Photoelectric conversion device manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160630

R150 Certificate of patent or registration of utility model

Ref document number: 5964683

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees