JP5955098B2 - 液晶表示装置、データ線駆動回路、および液晶表示装置の駆動方法 - Google Patents

Description

本発明は、液晶表示装置に関し、特に、低周波駆動を行う液晶表示装置、その液晶表示装置で使用されるデータ線駆動回路、およびその液晶表示装置の駆動方法に関する。

従来から、液晶表示装置などの表示装置において、消費電力の低減が求められている。そこで、例えば特許文献１には、液晶表示装置のゲートライン（走査線）を順次に選択して、ソースラインに印加される電圧（以下「ソースラインの電圧」という場合がある。）の画素電極への書き込みを行う書き込み期間の後に、全てのゲートラインを非走査状態にする休止期間を設ける表示装置の駆動方法が開示されている。休止期間は書き込み期間よりも長く設定され、書き込み期間と休止期間との和は１フレーム期間（１垂直期間ともいう。）に設定される。休止期間では、例えば、ゲートドライバおよび／またはソースドライバに制御用の信号などを与えないようにすることができる。これにより、ゲートドライバおよび／またはソースドライバの動作を休止させることができるので低消費電力化を図ることができる。特許文献１に記載の駆動方法のように、書き込み期間の後に休止期間を設けることにより行う駆動は、例えば「低周波駆動」と呼ばれる。

特開２００３−１３１６３２号公報

ところで、画素電極とソースラインとの間には寄生容量が形成されることが知られている。ソースラインで電位変動が生じると、寄生容量を介して、非選択状態のゲートラインに対応した画素電極にその電位変動が伝達する。このため、画素電極の電位（以下「画素電位」という。）が変動する。上述の特許文献１に記載の表示装置では、休止期間中にソースラインの電圧をどのような値に設定するが言及されていない。したがって、休止期間中のソースラインの電圧値の設定によっては、書き込み期間から休止期間への切り替わり時にソースラインの電圧が大きく変化して画素電位が大きく変動する。これにより、休止期間における表示輝度と次フレーム期間の書き込み期間における表示輝度との差が大きくなる。それゆえに、休止期間から書き込み期間への切り替わり時（フレーム期間の切り替わり時）に大きなフリッカが生じ、結果として表示品位が低下する。

そこで、本発明は、低周波駆動を行う際の表示品位の低下を従来よりも抑制する液晶表示装置、その液晶表示装置で使用されるデータ線駆動回路、およびその液晶表示装置の駆動方法を提供することを目的とする。

本発明の第１の局面は、複数の走査線が順次選択される書き込み期間と、前記書き込み期間以上の長さであり且つ前記複数の走査線のいずれもが非選択状態となる休止期間とが、前記書き込み期間と前記休止期間とからなる第１駆動フレーム期間を周期として交互に現れる第１駆動モードで液晶表示部を駆動可能な液晶表示装置であって、
複数のデータ線と、前記複数の走査線と、前記複数のデータ線と前記複数の走査線とに対応してマトリクス状に配置された複数の画素電極と、前記複数の画素電極に対応して設けられた共通電極とを含む前記液晶表示部と、
前記複数のデータ線を介して前記複数の画素電極にデータ信号を与え、前記書き込み期間毎に前記データ信号の極性を反転させるデータ線駆動回路と、
前記複数の走査線を駆動する走査線駆動回路とを備え、
前記データ線駆動回路は、
前記書き込み期間において、複数の正極性の階調電圧のいずれかまたは複数の負極性の階調電圧のいずれかを前記データ信号の電圧とし、
前記休止期間において、前記データ信号の電圧を、前記複数の正極性の階調電圧の中の最大階調を示す階調電圧と、前記複数の負極性の階調電圧の中の最大階調を示す階調電圧と、前記複数の正極性の階調電圧の中の最小階調を示す階調電圧と、前記複数の負極性の階調電圧の中の最小階調を示す階調電圧との平均値とすることを特徴とする。

本発明の第２の局面は、本発明の第１の局面において、
前記データ線駆動回路および前記走査線駆動回路を制御し、前記書き込み期間からなる第２駆動フレーム期間を周期とする第２駆動モードと前記第１駆動モードとを切り替える表示制御回路をさらに備えることを特徴とする。

本発明の第３の局面は、本発明の第２の局面において、
前記共通電極に共通電位を与える共通電位供給回路をさらに備え、
前記共通電位供給回路は、前記第１駆動モードと前記第２駆動モードとで前記共通電位を互いに同じ値にすることを特徴とする。

本発明の第４の局面は、本発明の第１の局面において、
前記データ線駆動回路は、前記休止期間におけるデータ信号の電圧を示す休止期間用電圧信号を受け取るための第１端子と、前記書き込み期間と前記休止期間との切り替えを示す切り替え信号を受け取るための第２端子とを含むことを特徴とする。

本発明の第５の局面は、本発明の第４の局面において、
前記第１端子および前記第２端子にそれぞれ前記休止期間用電圧信号および前記切り替え信号を与え、前記データ線駆動回路および前記走査線駆動回路を制御する表示制御回路をさらに備えることを特徴とする。

本発明の第６の局面は、本発明の第１の局面から第５の局面までのいずれかにおいて、
前記液晶表示部は、各画素電極と当該画素電極に対応するデータ線とを互いに接続し且つチャネル層が酸化物半導体により形成された薄膜トランジスタをさらに含むことを特徴とする。

本発明の第７の局面は、複数のデータ線と、複数の走査線と、前記複数のデータ線と前記複数の走査線とに対応してマトリクス状に配置された複数の画素電極と、前記複数の画素電極に対応して設けられた共通電極とを含む液晶表示部を備え、前記複数の走査線が順次選択される書き込み期間と、前記書き込み期間以上の長さであり且つ前記複数の走査線のいずれもが非選択状態となる休止期間とが、前記書き込み期間と前記休止期間とからなる第１駆動フレーム期間を周期として交互に現れる第１駆動モードで液晶表示部を駆動可能な液晶表示装置で使用され、前記複数のデータ線を介して前記複数の画素電極にデータ信号を与え、前記書き込み期間毎に前記データ信号の極性を反転させるデータ線駆動回路であって、
前記休止期間におけるデータ信号の電圧を示す休止期間用電圧信号を受け取るための第１端子と、
前記書き込み期間と前記休止期間との切り替えを示す切り替え信号を受け取るための第２端子と、
前記切り替え信号に基づき、前記書き込み期間において、複数の正極性の階調電圧のいずれかまたは複数の負極性の階調電圧のいずれかを前記データ信号の電圧とし、前記休止期間において、前記休止期間用電圧信号が示す電圧を前記データ信号の電圧とする電圧切り替え回路とを備え、
前記休止期間用電圧信号が示す電圧は、前記複数の正極性の階調電圧の中の最大階調を示す階調電圧と、前記複数の負極性の階調電圧の中の最大階調を示す階調電圧と、前記複数の正極性の階調電圧の中の最小階調を示す階調電圧と、前記複数の負極性の階調電圧の中の最小階調を示す階調電圧との平均値であることを特徴とする。

本発明の第８の局面は、複数のデータ線と、複数の走査線と、前記複数のデータ線と前記複数の走査線とに対応してマトリクス状に配置された複数の画素電極と、前記複数の画素電極に対応して設けられた共通電極とを含む液晶表示部を備え、前記複数の走査線が順次選択される書き込み期間と、前記書き込み期間以上の長さであり且つ前記複数の走査線のいずれもが非選択状態となる休止期間とが、前記書き込み期間と前記休止期間とからなる第１駆動フレーム期間を周期として交互に現れる第１駆動モードで液晶表示部を駆動可能な液晶表示装置の駆動方法であって、
前記複数のデータ線を介して前記複数の画素電極にデータ信号を与え、前記書き込み期間毎に前記データ信号の極性を反転させるデータ線駆動ステップを備え、
前記データ線駆動ステップは、
前記書き込み期間において、複数の正極性の階調電圧のいずれかまたは複数の負極性の階調電圧のいずれかを前記データ信号の電圧とするステップと、
前記休止期間において、前記データ信号の電圧を、前記複数の正極性の階調電圧の中の最大階調を示す階調電圧と、前記複数の負極性の階調電圧の中の最大階調を示す階調電圧と、前記複数の正極性の階調電圧の中の最小階調を示す階調電圧と、前記複数の負極性の階調電圧の中の最小階調を示す階調電圧との平均値とするステップとを含むことを特徴とする。

本発明の第１の局面によれば、休止期間におけるデータ信号の電圧が、複数の正極性の階調電圧の中の最大階調を示す階調電圧（最大階調正極性電圧）、複数の負極性の階調電圧の中の最大階調を示す階調電圧（最大階調負極性電圧）、正極性階調電圧の中の最小階調を示す階調電圧（最小階調正極性電圧）、および前記複数の負極性の階調電圧の中の最小階調を示す階調電圧（最小階調負極性電圧）の平均値になる。このため、各画素電極に対応するデータ線と当該画素電極との間に形成される寄生容量と、各画素電極に対応するデータ線に当該画素電極を挟んで隣接するデータ線と当該画素電極との間に形成される寄生容量との存在により、書き込み期間から休止期間への切り替わり時に生じる画素電位の変動は次のようになる。なお、以下の発明の効果についての説明では、低周波駆動を行う従来の液晶表示装置は休止期間中のデータ電圧を階調電圧範囲外の電圧に設定するものとする。本発明の第１の局面によれば、休止期間におけるデータ信号の電圧が上記平均値になることにより、書き込み期間から休止期間への切り替わり時のデータ線の電位変動が従来よりも小さくなる。このため、書き込み期間から休止期間への切り替わり時に生じる画素電位の変動が従来よりも小さくなる。これにより、休止期間における表示輝度と次フレーム期間の書き込み期間における表示輝度との差が従来よりも小さくなる。したがって、休止期間から書き込み期間への切り替わり時（フレーム期間の切り替わり時）に生じるフリッカが従来よりも抑制される。その結果、表示品位の低下を従来よりも抑制できる。また、休止期間におけるデータ信号の電圧が上記平均値になるため、正極性と負極性とで、休止期間から書き込み期間への切り替わり時の画素電位の変動が略均一化される。これにより、表示品位低下の抑制効果を高めることができる。

本発明の第２の局面によれば、第１駆動モードと第２駆動モードとを切り替え可能になるので、用途に応じた表示を行うことができる。

本発明の第３の局面によれば、第１駆動モードと第２駆動モードとを切り替え可能な液晶表示装置において、第１駆動モードと第２駆動モードとで共通電位が同じ値になるので、駆動モードの切り替えに応じて共通電位を切り替える必要がない。このため、表示品位の低下を簡易な構成で抑制できる。

本発明の第４の局面によれば、第１端子および第２端子を含むデータ線駆動回路を用いて、低周波駆動を行う際の表示品位の低下を抑制可能な液晶表示装置を実現できる。

本発明の第５の局面によれば、休止期間電圧信号および前記切り替え信号を表示制御回路がデータ線駆動回路に与えることにより、本発明の第１の局面と同様の効果を奏することができる。

本発明の第６の局面によれば、チャネル層が酸化物半導体により形成された薄膜トランジスタが用いられる。このため、画素電位を十分に保持できる。これにより、書き込み期間以上の長さの休止期間を設けても、表示品位の低下が生じにくくなる。

本発明の第７の局面によれば、当該第７の局面に係るデータ線駆動回路を、第１駆動モードで液晶表示部を駆動可能な液晶表示装置で使用することにより、本発明の第１の局面と同様の効果を奏することができる。

本発明の第８の局面によれば、液晶表示装置の駆動方法において、本発明の第１の局面と同様の効果を奏することができる。

本発明の第１の実施形態に係る液晶表示装置の全体構成を示すブロック図である。 図１に示す液晶表示装置における画素形成部に形成される寄生容量について説明するための回路図である。 フリッカパターンについて説明するための図である。（Ａ）は、フリッカパターンを示す図である。（Ｂ）は、第Ｎフレームでの極性を示す図である。（Ｃ）は、第Ｎ＋１フレームでの極性を示す図である。 従来例に係る液晶表示装置により得られる表示輝度について説明するための図である。（Ａ）は、ソースラインＳＬｊの電圧を示す波形図である。（Ｂ）は、ソースラインＳＬｊに対応するｉ行ｊ列目の画素形成部１１０における画素電位を示す波形図である。（Ｃ）は、ｉ行ｊ列目の画素形成部１１０における表示輝度を示す波形図である。 図４（Ｃ）に示す表示輝度のシミュレーション結果を示す図である。 上記第１の実施形態に係る液晶表示装置により得られる表示輝度について説明するための図である。（Ａ）は、ソースラインＳＬｊの電圧を示す波形図である。（Ｂ）は、ソースラインＳＬｊに対応するｉ行ｊ列目の画素形成部１１０における画素電位を示す波形図である。（Ｃ）は、ｉ行ｊ列目の画素形成部１１０における表示輝度を示す波形図である。 従来例に係る液晶表示装置により得られる表示輝度と上記第１の実施形態に係る液晶表示装置により得られる表示輝度を比較した図である。（Ａ）は、従来例に係る液晶表示装置により得られる表示輝度を示す図である。（Ｂ）は、上記第１の実施形態に係る液晶表示装置により得られる表示輝度を示す図である。 従来例に係る液晶表示装置の通常駆動モードでの動作について説明するための図である。（Ａ）は、ソースラインＳＬｊの電圧を示す波形図である。（Ｂ）は、ソースラインＳＬｊに対応するｉ行ｊ列目の画素形成部１１０における画素電位を示す波形図である。 本発明の第２の実施形態に係る液晶表示装置の通常駆動モードでの動作について説明するための図である。（Ａ）は、ソースラインＳＬｊの電圧を示す波形図である。（Ｂ）は、ソースラインＳＬｊに対応するｉ行ｊ列目の画素形成部１１０における画素電位を示す波形図である。 本発明の第３の実施形態におけるソースドライバの構成について説明するためのブロック図である。

以下、添付図面を参照しながら、本発明の第１〜第３の実施形態について説明する。以下では、電圧，電位，容量に関する符号それ自体で当該電圧，電位，容量の大きさを表すことがある。また、以下では、ｍ，ｎのそれぞれは２以上の整数を表す。

＜１．第１の実施形態＞
＜１．１ 全体構成および動作概要＞
図１は、本発明の第１の実施形態に係るアクティブマトリクス型の液晶表示装置１０の構成を示すブロック図である。図１に示すように、液晶表示装置１０は、液晶表示部１００、表示制御回路２００、ソースドライバ（データ線駆動回路）３００、ゲートドライバ（走査線駆動回路）４００、共通電位供給回路５００、および基準電圧生成回路６００を備えている。ソースドライバ３００、ゲートドライバ４００、共通電位供給回路５００、および基準電圧生成回路６００のそれぞれには、図示しない電源回路から電源が供給されている。本実施形態に係る液晶表示装置１０は、低周波駆動で動作可能な液晶表示装置である。以下では、低周波駆動（１フレーム期間が書き込み期間および休止期間からなる駆動）が行われるモードのことを「低周波駆動モード」といい、通常駆動（１フレーム期間が書き込み期間からなる駆動）が行われるモードのことを「通常駆動モード」という。低周波駆動モードおよび通常駆動モードはそれぞれ第１駆動モードおよび第２駆動モードに相当する。また、低周波駆動モードにおける各フレーム期間および通常駆動モードにおける各フレーム期間はそれぞれ第１駆動フレーム期間および第２駆動フレーム期間に相当する。本実施形態に係る液晶表示装置１０は、例えば低周波駆動モードと通常駆動モードとを切り替え可能となっているが、少なくとも低周波駆動モードで動作可能となっていれば良い。また、本実施形態および後述の各実施形態に係る液晶表示装置では、液晶の劣化防止のために極性反転駆動が行われる。

液晶表示部１００には、ｎ本のソースライン（データ線）ＳＬ１〜ＳＬｎ、ｍ本のゲートライン（走査線）ＧＬ１〜ＧＬｍ、これらのｎ本のソースラインＳＬ１〜ＳＬｎとｍ本のゲートラインＧＬ１〜ＧＬｍとの交差点に対応して設けられた複数個（ｍ×ｎ個）の画素形成部１１０とが設けられている。１つの画素形成部１１０により１つの画素（カラー表示の場合には１つのサブ画素）が形成される。図１では、ソースラインＳＬｊとゲートラインＧＬｉとの交差点に対応して設けられたｉ行ｊ列目の画素形成部１１０を示している（ｉ＝１〜ｍ、ｊ＝１〜ｎ）。１つの画素形成部１１０は、対応する交差点を通過するゲートラインＧＬｉにゲート端子が接続されると共に、当該交差点を通過するソースラインＳＬｊにソース端子が接続されたＴＦＴ（Thin Film Transistor）１１１と、当該ＴＦＴ１１１のドレイン端子に接続された画素電極１１２と、ｍ×ｎ個の画素形成部１１０に対応して共通的に設けられた共通電極（対向電極とも言う。）１１３と、補助電極１１４と、画素電極１１２と共通電極１１３との間に挟持された液晶層とにより構成されている。補助電極１１４は、例えば各ゲートラインに沿って設けられている。そして、画素電極１１２および共通電極１１３により液晶容量Ｃｌｃが形成され、画素電極１１２および補助電極１１４により補助容量Ｃｓｔが形成されている。本実施形態では、共通電極１１３および補助電極１１４には互いに同じ電位が与えられるものとする。ただし、例えば、補助電極１１４が行毎に駆動されても良い。また、本実施形態における液晶表示部１００はノーマリブラック方式であるとする。なお、本実施形態における液晶表示部１００は、縦電界方式および横電界方式のいずれであっても良い。

本実施形態では、ＴＦＴ１１１として酸化物ＴＦＴが用いられる。より詳細には、ＴＦＴ１１１のチャネル層は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、および酸素（Ｏ）を主成分とするＩＧＺＯ（ＩｎＧａＺｎＯｘ）により形成されている。以下では、ＩＧＺＯをチャネル層に用いたＴＦＴのことを「ＩＧＺＯ−ＴＦＴ」という。シリコン系のＴＦＴ（アモルファスシリコンなどをチャネル層に用いたＴＦＴをいう。）はオフリーク電流が比較的大きいので、シリコン系のＴＦＴをＴＦＴ１１１として用いた場合には、画素容量に保持された電荷が当該ＴＦＴ１１１を介して漏れ出し、結果としてオフ状態時に保持すべき電圧が変動してしまう。しかし、ＩＧＺＯ−ＴＦＴは、シリコン系のＴＦＴに比べてオフリーク電流が遙かに小さい。このため、画素容量に書き込んだ電圧をより長い期間保持することができる。なお、ＩＧＺＯ以外の酸化物半導体として、例えばインジウム、ガリウム、亜鉛、銅（Ｃｕ）、シリコン（Ｓｉ）、錫（Ｓｎ）、アルミニウム（Ａｌ）、カルシウム（Ｃａ）、ゲルマニウム（Ｇｅ）、および鉛（Ｐｂ）のうち少なくとも１つを含んだ酸化物半導体をチャネル層に用いた場合でも同様の効果が得られる。

表示制御回路２００は、外部から送られる画像信号ＤＡＴと水平同期信号や垂直同期信号などのタイミング信号群ＴＧとを受け取り、書き込み期間では、デジタル映像信号ＤＶ、液晶表示部１００における画像表示を制御するためのソーススタートパルスＳＳＰ、ソースクロックＳＣＫ、ラッチストローブ信号ＬＳ、極性信号ＰＯＬ、切り換え信号ＳＷ、ゲートスタートパルスＧＳＰ、およびゲートクロックＧＣＫを出力する。切り替え信号ＳＷは、低周波駆動モードにおける書き込み期間と休止期間との切り替えを示す。また、表示制御回路２００は、休止期間では、例えば、デジタル映像信号ＤＶ、ソーススタートパルスＳＳＰ、ソースクロックＳＣＫ、ラッチストローブ信号ＬＳ、極性信号ＰＯＬ、ゲートスタートパルスＧＳＰ、およびゲートクロックＧＣＫの出力を停止するか、あるいはそれらを固定電位とする。

ソースドライバ３００は、表示制御回路２００から出力されるデジタル映像信号ＤＶ、ソーススタートパルスＳＳＰ、ソースクロックＳＣＫ、ラッチストローブ信号ＬＳ、極性信号ＰＯＬ、および切り替え信号ＳＷを受け取り、各ソースラインにデータ信号を供給する。ソースドライバ３００は、切り替え信号ＳＷに基づいて、書き込み期間または休止期間に応じた動作が可能になっている。書き込み期間では、ソースドライバ３００は、ソースクロックＳＣＫのパルスが発生するタイミングで、各ソースラインに印加すべきデータ電圧に対応する階調値を示すデジタル映像信号ＤＶを順次に保持する。そして、ソースドライバ３００は、ラッチストローブ信号ＬＳのパルスが発生するタイミングで、上記極性信号ＰＯＬに応じて、上記保持されたデジタル映像信号ＤＶをアナログ電圧である階調電圧に変換し、変換後の階調電圧（データ電圧）を示すデータ信号を全ソースラインに供給する。各ソースラインの電圧の極性が極性信号ＰＯＬに応じて反転することにより、極性反転駆動が行われる。一方、休止期間では、ソースドライバ３００は全ソースラインに休止期間用電圧Ｖ＿ｍを印加する。このように、ソースドライバ３００は、書き込み期間においては、データ信号の極性を正極性または負極性とすべきときに複数の正極性の階調電圧のいずれかまたは複数の負極性の階調電圧のいずれかをデータ電圧とし、休止期間においては、休止期間用電圧Ｖ＿ｍをデータ電圧とするように構成されている。本実施形態では、休止期間用電圧Ｖ＿ｍはソースドライバ３００内で生成されても良く、ソースドライバ３００外部（例えば表示制御回路２００）から与えられても良い。休止期間用電圧Ｖ＿ｍについての詳しい説明は後述する。ソースドライバ３００は、低周波駆動モードにおいて、以上のような書き込み期間での動作と休止期間での動作とを１フレーム期間を周期として繰り返す。

基準電圧生成回路６００は、ソースドライバ３００において、液晶表示部１００に所定の階調を表示するデータ信号が生成されるときの基準となる複数の基準電圧信号ＶＲを生成し、生成された複数の基準電圧信号ＶＲをソースドライバ３００に与える。

ゲートドライバ４００は、書き込み期間において、表示制御回路２００から出力されるゲートスタートパルスＧＳＰおよびゲートクロックＧＣＫに基づいて、アクティブな走査信号のゲートラインＧＬ１〜ＧＬｍそれぞれへの印加を行うことにより、当該ゲートラインＧＬ１〜ＧＬｍの走査を行う。また、ゲートドライバ４００は、休止期間において、ゲートラインＧＬ１〜ＧＬｍの走査を行わない。ゲートドライバ４００は、低周波駆動モードにおいて、以上のような書き込み期間での動作と休止期間での動作とを１フレーム期間を周期として繰り返す。

共通電位供給回路５００は、共通電極１１３および補助電極１１４のそれぞれに所定の共通電位Ｖｃｏｍを与える。上記画素容量には、上記画素電位と共通電位Ｖｃｏｍとの電位差に相当する電圧が保持される。なお、上述のように各補助電極１１４が個別に駆動される場合には、共通電位供給回路５００は共通電極１１３にのみ共通電位Ｖｃｏｍを与え、各補助電極１１４には例えば補助電極駆動回路から所定の電位が与えられる。

以上のようにして、液晶表示装置１０の外部から送信された画像信号ＤＡＴに基づく画像が液晶表示部１００に表示される。

＜１．２ 従来例の検討＞
本実施形態に係る液晶表示装置１０の動作について説明する前に、低周波駆動を行う従来の液晶表示装置（以下「従来例」という場合がある。）の動作について検討する。なお、休止期間でのソースドライバ３００の動作を除き、従来例の基本的な構成および動作は、本実施形態におけるものと同様であるとする。

図２は、図１に示す液晶表示装置１０における画素形成部１１０に形成される寄生容量について説明するための回路図である。ｉ行ｊ列目の画素形成部１１０では、図２に示すように、画素電極１１２とｉ行目のゲートラインＧＬｉとの間に寄生容量Ｃｇｄ（以下「第１寄生容量」という。）が形成され、画素電極１１２とｊ列目のソースラインＳＬｊとの間に寄生容量Ｃｓａ（以下「第２寄生容量」という。）が形成され、画素電極１１２とｊ＋１列目ソースラインＳＬｊ＋１との間に寄生容量Ｃｓｂ（以下「第３寄生容量」という。）が形成される。

ここで、図２に示すような寄生容量が形成された状態において、フリッカパターンを表示させる場合を考える。フリッカパターンとは、モノクロ表示の場合には、図３（Ａ）に示すように、白階調または中間階調（以下、単に「白階調」という。）の表示と黒階調の表示とが画素２０毎に交互に行われるパターンをいう。なお、カラー表示のようにＲ（赤）、Ｇ（緑）、およびＢ（青）のサブ画素が存在する場合には、サブ画素毎に白階調の表示と黒階調の表示とが交互に行われるが、ここでは説明の便宜上モノクロ表示であるものとする。

図３（Ｂ）および図３（Ｃ）はそれぞれ、ドット反転駆動を行ってフリッカパターンを表示させた場合の第Ｎフレーム期間（Ｎは自然数）における各画素の極性とおよび第Ｎ＋１フレーム期間における各画素２０の極性を示す図である。図３（Ｂ）および図３（Ｃ）に示すように、水平方向および垂直方向のそれぞれで１つの画素２０毎に極性が反転すると共に、１フレーム期間毎に各画素２０の極性が反転する。図３（Ａ）〜図３（Ｃ）に示すフリッカパターンでは、白階調の画素２０については、各フレームですべて同一極性となり且つ１フレーム期間毎に極性が反転する。このようなフリッカパターンは、極性間での輝度差を調べる用途に好適である。

図４は、従来例に係る液晶表示装置により得られる表示輝度について説明するための図である。より詳細には、図４（Ａ）はソースラインＳＬｊの電圧（データ電圧）を示す波形図であり、図４（Ｂ）はソースラインＳＬｊに対応するｉ行ｊ列目の画素形成部１１０における画素電位を示す波形図であり、図４（Ｃ）はｉ行ｊ列目の画素形成部１１０における表示輝度を示す波形図である。図４（Ａ）〜図４（Ｃ）では、図３（Ａ）〜図３（Ｃ）に示すフリッカパターンを表示させるものとしている。図４（Ｃ）に示す表示輝度は、図４（Ｂ）に示す画素電位と共通電位Ｖｃｏｍとの電位差に応じて変化する。なお、図４（Ｂ）に示す共通電位Ｖｃｏｍの値は単なる例示であり、当該値に限定されるものではない。また、図４（Ａ）〜図４（Ｃ）における波形鈍りおよび各期間の長さなどは模式的に示したものである点に留意されたい（後述の図６（Ａ）〜図６（Ｃ）、図８（Ａ），図８（Ｂ）、および図９（Ａ），図９（Ｂ）でも同様）。

図４（Ａ）〜図４（Ｃ）では、第Ｎ〜第Ｎ＋２フレーム期間をそれぞれ「Ｆ（Ｎ）〜Ｆ（Ｎ＋２）」で表し、ｉ行ｊ列目の画素形成部１１０に正極性のデータ電圧を書き込むべき期間（以下「正極性書き込み期間」という。）を「ＨＷＰ」で表し、ｉ行ｊ列目の画素形成部１１０に負極性のデータ電圧を書き込むべき期間（以下「負極性書き込み期間」という。）を「ＬＷＰ」で表し、休止期間を「ＳＰ」で表している。正極性書き込み期間ＨＷＰは、言い換えると、上記フリッカパターンにおいて正極性の白階調表示および負極性の黒階調表示を行うための書き込み期間である。負極性書き込み期間ＬＷＰは、言い換えると、上記フリッカパターンにおいて負極性の白階調表示および正極性の黒階調表示を行うための書き込み期間である。各フレーム期間は、書き込み期間および休止期間からなっている。また、各フレーム期間の長さは２００ｍｓであり、各書き込み期間の長さは１６．７ｍｓ、休止期間ＳＰの長さは１８３．３ｍｓである。すなわち、リフレッシュレートは５Ｈｚである。なお、休止期間ＳＰが各書き込み期間以上の長さであれば良く、各期間の長さおよびリフレッシュレートはここで示す例に限定されるものではない。

図４（Ａ）では、複数の正極性の階調電圧の中の最大階調を示す階調電圧（以下「最大階調正極性電圧」という。）を「Ｖ＿ｈｍａｘ」で表し、複数の負極性の階調電圧の中の最大階調を示す階調電圧（以下「最大階調負極性電圧」という。）を「Ｖ＿ｌｍａｘ」で表し、複数の正極性の階調電圧の中の最小階調を示す階調電圧（以下「最小階調正極性電圧」という。）を「Ｖ＿ｈｍｉｎ」で表し、複数の負極性の階調電圧の中の最小階調を示す階調電圧（以下「最小階調負極性電圧」という。）を「Ｖ＿ｌｍｉｎ」で表している。ノーマリブラック方式を採用する本実施形態において、最大階調正極性電圧Ｖ＿ｈｍａｘは複数の正極性の階調電圧の中の最大電圧であり、最大階調負極性電圧Ｖ＿ｌｍａｘは複数の負極性の階調電圧の中の最小電圧であり、最小階調正極性電圧Ｖ＿ｈｍｉｎは複数の正極性の階調電圧の中の最小電圧であり、最小階調負極性電圧Ｖ＿ｌｍｉｎは複数の負極性の階調電圧の中の最大電圧である。最大階調正極性電圧Ｖ＿ｈｍａｘ、最大階調負極性電圧Ｖ＿ｌｍａｘ、最小階調正極性電圧Ｖ＿ｈｍｉｎ、および最小階調負極性電圧Ｖ＿ｌｍｉｎの大小関係は次式（１）で与えられる。
V＿hmax > V＿hmin > V＿lmin > V＿lmax …（１）

まず、第Ｎフレーム期間Ｆ（Ｎ）での動作について説明する。上述のように垂直方向で１つの画素２０毎に極性および白黒階調が反転するので、正極性書き込み期間ＨＷＰでは、ｊ列目のソースラインＳＬｊの電圧は最大階調正極性電圧Ｖ＿ｈｍａｘと最小階調負極性電圧Ｖ＿ｌｍｉｎとを１水平期間毎に繰り返す。また、水平方向でも１つの画素２０毎に極性および白黒階調が反転するので、ｊ＋１列目のソースラインＳＬｊ＋１の電圧は最大階調正極性電圧Ｖ＿ｈｍａｘと最小階調負極性電圧Ｖ＿ｌｍｉｎとを１水平期間毎に、ｊ列目のソースラインＳＬｊの電圧と逆の順序で繰り返す。正極性書き込み期間ＨＷＰでは、ゲートスタートパルスＧＳＰおよびゲートクロックＧＣＫに基づいてゲートラインＧＬ１〜ＧＬｍが走査される（順次選択される。）。なお、正極性書き込み期間ＨＷＰにおいてｉ行ｊ列目の画素形成部１１０に実際にデータ電圧の書き込みが行われる前の動作については、第Ｎフレーム期間Ｆ（Ｎ＋２）での動作説明で後述する。

ｉ行目のゲートラインＧＬｉが選択されると、ｉ行ｊ列目の画素形成部１１０内のＴＦＴ１１１がターンオンし、ｊ列目のソースラインＳＬｊを介して最大階調正極性電圧Ｖ＿ｍａｘが画素電極１１２に印加される。ｉ行目のゲートラインＧＬｉの選択が終了し、ＴＦＴ１１１がターンオフするときに、第１寄生容量Ｃｇｄを介してゲートラインＧＬｉの電位変動が画素電極１１２に伝達する。このようにして画素電極１１２で生じるフィールドスルー電圧ΔＶｇｄは、次式（２）で与えられる。
ΔVgd = (Cgd / ΣC)(Vgh - Vgl) …（２）
ここで、ΣＣは画素電極１１２に寄与する全容量の総計を表し、ＶｇｈはゲートラインＧＬｉのハイレベル（選択時のレベル）、ＶｇｌはゲートラインＧＬｉのローレベル（非選択時のレベル）を表す。

また、上記フリッカパターンを表示させる際には、ｊ列目のソースラインＳＬｊとｊ＋１列目のソースラインＳＬｊ＋１とは互いに逆極性で１水平期間毎に変化している。ｉ行目のゲートラインＧＬｉの非選択時には、ｊ列目のソースラインＳＬｊおよびｊ＋１列目のソースラインＳＬｊ＋１の電位変動がそれぞれ第２寄生容量Ｃｓａおよび第３寄生容量Ｃｓｂを介して画素電極１１２に伝達する。このようにして生じる画素電位の変動ΔＶｇ＿ｓ（以下「書き込み期間での書き込み後におけるソースラインに関する画素電位の変動」という。）は、次式（３）で与えられる。
ΔVg＿s = (Csa / ΣC)ΔVsa + (Csb / ΣC)ΔVsb …（３）
ここで、ΔＶｓａはｊ列目のソースラインＳＬｊの電位変動を表し、ΔＶｓｂはｊ＋１列目のソースラインＳＬｊ＋１の電位変動を表す。なお、上記フリッカパターンを表示させる際には、ΔＶｓａ，ΔＶｓｂは互いに正負逆になる。

以上より、正極性書き込み期間ＨＷＰにおける書き込み終了後の平均的な画素電位ＶＧｈｗａ（以下「正極性書き込み後の平均画素電位」という。）は、次式（４）で与えられる。
VGhwa = Vs - ΔVgd + ΔVg＿s …（４）
ここで、Ｖｓはｉ行ｊ列目の画素形成部１１０に書き込まれるデータ電圧を表し、上記フリッカパターンの例ではＶｓ＝Ｖ＿ｈｍａｘである。また、式（４）におけるΔＶｇ＿ｓは実際には平均値である。

第Ｎフレーム期間Ｆ（Ｎ）の休止期間ＳＰでは、ゲートラインＧＬ１〜ＧＬｍの走査が停止する。従来例では、図４（Ａ）に示すように、ソースラインＳＬｊの電圧は例えば０Ｖに設定されるものとする。このような休止期間ＳＰを書き込み期間以上の長さに設定することにより、リフレッシュレートを十分に下げることができる。このため、消費電力が低減される。

ところで、正極性書き込み期間ＨＷＰから休止期間ＳＰへの切り替わり時に、図４（Ａ）に示すように、ｊ列目のソースラインＳＬｊおよびｊ＋１列目のソースラインＳＬｊ＋１の電圧のそれぞれは０Ｖに変化する。このため、ｊ列目のソースラインＳＬｊおよびｊ＋１列目のソースラインＳＬｊ＋１の電位変動がそれぞれ第２寄生容量Ｃｓａおよび第３寄生容量Ｃｓｂを介して画素電極１１２に伝達する。このようにして生じる、正極性書き込み期間ＨＷＰから休止期間ＳＰへの切り替わり時の画素電位の変動ΔＶ＿ｈｓは、近似的に次式（５）で与えられる。
ΔV＿hs = [(Csa / ΣC)(V＿hmax + V＿lmin) / 2
+ (Csb / ΣC)(V＿hmax + V＿lmin) / 2] / 2 …（５）
ここで、「（Ｖ＿ｈｍａｘ＋Ｖ＿ｌｍｉｎ）／２」は正極性書き込み期間ＨＷＰ終了時のｊ列目のソースラインＳＬｊの電圧およびｊ＋１列目のソースラインＳＬｊ＋１の電圧を近似的に表したものであり、実際には表示すべき画像によって値が変化する点に留意されたい。

正極性書き込み期間ＨＷＰ後の休止期間ＳＰ（以下「正極性休止期間」という場合がある。）の画素電位ＶＧｈｓは、次式（６）で与えられる。
VGhs = VGhwa - ΔV＿hs …（６）
図４（Ｃ）に示すように、正極性書き込み期間ＨＷＰから休止期間ＳＰへの切り替わり時の電位変動ΔＶ＿ｈｓにより、画素電位と共通電位Ｖｃｏｍとの電位差（画素容量に保持される電圧）が小さくなる。このため、正極性書き込み期間ＨＷＰ後の休止期間ＳＰでは、正極性書き込み期間ＨＷＰの終了時よりも表示輝度が低下する。なお、ＴＦＴ１１１として酸化物ＴＦＴを用いた場合にはオフリーク電流が極めて小さいので、本実施形態の説明については、正極性休止期間では画素電位ＶＧｈｓの値は変化しないものとする。

休止期間ＳＰから負極性書き込み期間ＬＷＰへの切り替わり時（第Ｎフレーム期間Ｆ（Ｎ）から第Ｎ＋１フレーム期間Ｆ（Ｎ＋１）への切り替わり時）に、図４（Ａ）に示すように、ｊ列目のソースラインＳＬｊの電圧は０Ｖから最大階調負極性電圧Ｖ＿ｌｍａｘに変化する。また、ｊ＋１列目のソースラインＳＬｊ＋１は０Ｖから最小階調正極性電圧Ｖ＿ｈｍｉｎに変化する（不図示）。このため、ｊ列目のソースラインＳＬｊおよびｊ＋１列目のソースラインＳＬｊ＋１の電位変動がそれぞれ第２寄生容量Ｃｓａおよび第３寄生容量Ｃｓｂを介して画素電極１１２に伝達する。このようにして、休止期間ＳＰから負極性書き込み期間ＬＷＰへの切り替わり時に画素電位の変動が生じる。以下では、休止期間ＳＰから負極性書き込み期間ＬＷＰへの切り替わり時に生じる画素電位の変動のことを「負極性書き込み期間遷移時の画素電位の変動」という。

第Ｎ＋１フレーム期間Ｆ（Ｎ＋１）の負極性書き込み期間ＬＷＰでは、ｊ列目のソースラインＳＬｊの電圧は最大階調負極性電圧Ｖ＿ｌｍａｘと最小階調正極性電圧Ｖ＿ｈｍｉｎとを１水平期間毎に繰り返す。また、ｊ＋１列目のソースラインＳＬｊ＋１の電圧は最大階調負極性電圧Ｖ＿ｌｍａｘと最小階調正極性電圧Ｖ＿ｈｍｉｎとを１水平期間毎に、ｊ列目のソースラインＳＬｊの電圧と逆の順序で繰り返す。ｉ行目のゲートラインＧＬｉが選択されるまで、ｊ列目のソースラインＳＬｊおよびｊ＋１列目のソースラインＳＬｊ＋１の電位変動がそれぞれ第２寄生容量Ｃｓａおよび第３寄生容量Ｃｓｂを介して画素電極１１２に伝達する。このようにして生じる、負極性書き込み期間ＬＷＰにおいてｉ行ｊ列目の画素形成部１１０に実際にデータ電圧の書き込みが行われる前の画素電位の変動（以下「負極性書き込み前の画素電位の変動」という。）と負極性書き込み期間遷移時の画素電位の変動とによって、負極性書き込み期間ＬＷＰにおいてｉ行ｊ列目の画素形成部１１０に実際にデータ電圧の書き込みが行われる前の平均的な画素電位ＶＧｌｗｂ（以下「負極性書き込み前の平均画素電位」という。）が決定される。このような負極性書き込み前の平均画素電位ＶＧｌｗｂは、図４（Ｂ）に示すように、正極性休止期間の画素電位ＶＧｈｓよりも高くなる。このため、負極性書き込み前の平均画素電位ＶＧｌｗｂと共通電位Ｖｃｏｍとの電位差は、正極性休止期間の画素電位ＶＧｈｓと共通電位Ｖｃｏｍとの電位差よりも大きくなる。これにより、図４（Ｃ）に示すように、第Ｎフレーム期間Ｆ（Ｎ）から第Ｎ＋１フレーム期間Ｆ（Ｎ＋１）への切り替わり時に、急峻な輝度変化（輝度上昇）が生じる。その結果、フリッカが生じる。

その後、ｉ行目のゲートラインＧＬｉが選択されると、上記正極性書き込み期間ＨＷＰと同様の動作により、ｉ行ｊ列目の画素形成部１１０内の画素電極１１２にｊ列目のソースラインＳＬｊを介して負極性最大階調電圧Ｖ＿ｌｍａｘが印加される。負極性書き込み期間ＬＷＰにおいても、正極性書き込み期間ＨＷＰと同様に、ｉ行目のゲートラインＧＬｉの選択が終了し、ＴＦＴ１１１がターンオフするときにフィールドスルー電圧ΔＶｇｄが生じ、且つ、書き込み期間での書き込み後におけるソースラインに関する画素電位の変動ΔＶｇ＿ｓが生じる。なお、負極性書き込み期間ＬＷＰにおける書き込み終了後の平均的な画素電位ＶＧｈｗａ（以下「負極性書き込み後の平均画素電位」という。）は、正極性書き込み期間ＨＷＰにおけるものと同様に上記式（４）で与えられる。ここで、負極性書き込み後の平均画素電位ＶＧｈｗａと共通電位Ｖｃｏｍとの電位差は、負極性書き込み前の平均画素電位ＶＧｌｗｂと共通電位Ｖｃｏｍとの電位差よりも比較的大きくなる。このため、上述の第Ｎフレーム期間Ｆ（Ｎ）から第Ｎ＋１フレーム期間Ｆ（Ｎ＋１）への切り替わり時の輝度変化のみならず、負極性書き込み期間ＬＷＰでの書き込み前後の輝度変化（輝度低下）も比較的大きくなっている。これにより、フリッカの程度がさらに悪化する。

負極性書き込み期間ＬＷＰから休止期間ＳＰへの切り替わり時には、図４（Ａ）に示すように、ｊ列目のソースラインＳＬｊおよびｊ＋１列目のソースラインＳＬｊ＋１の電圧のそれぞれが０Ｖに変化する。このため、ｊ列目のソースラインＳＬｊおよびｊ＋１列目のソースラインＳＬｊ＋１の電位変動がそれぞれ第２寄生容量Ｃｓａおよび第３寄生容量Ｃｓｂを介して画素電極１１２に伝達する。このようにして生じる、負極性書き込み期間ＬＷＰから休止期間ＳＰへの切り替わり時の画素電位の変動ΔＶ＿ｌｓは、近似的に次式（７）で与えられる。
ΔV＿ls = [(Csa / ΣC)(V＿lmax + V＿hmin) / 2
+ (Csb / ΣC)(V＿lmax + V＿hmin) / 2] / 2 …（７）
ここで、「（Ｖ＿ｌｍａｘ＋Ｖ＿ｈｍｉｎ）／２」は負極性書き込み期間ＬＷＰ終了時のｊ列目のソースラインＳＬｊの電圧およびｊ＋１列目のソースラインＳＬｊ＋１の電圧を近似的に表したものであり、実際には表示すべき画像によって値が変化する点に留意されたい。

負極性書き込み期間ＬＷＰ後の休止期間ＳＰ（以下「負極性休止期間」という場合がある。）の画素電位ＶＧｌｓは、次式（８）で与えられる。
VGls = VGlwa - ΔV＿ls …（８）
図４（Ｃ）に示すように、負極性書き込み期間ＬＷＰから休止期間ＳＰへの切り替わり時の画素電位の変動ΔＶ＿ｌｓにより、画素電位と共通電位Ｖｃｏｍとの電位差が大きくなる。このため、負極性書き込み期間ＬＷＰ後の休止期間ＳＰでは、負極性書き込み期間ＬＷＰの終了時よりも表示輝度が上昇する。なお、ＴＦＴ１１１として酸化物ＴＦＴを用いた場合にはオフリーク電流が極めて小さいので、本実施形態の説明については、負極性休止期間では画素電位ＶＧｌｓの値は変化しないものとする。

休止期間ＳＰから正極性書き込み期間ＨＷＰへの切り替わり時（第Ｎ＋１フレーム期間Ｆ（Ｎ＋１）から第Ｎ＋２フレーム期間Ｆ（Ｎ＋２）への切り替わり時）に、図４（Ａ）に示すように、ｊ列目のソースラインＳＬｊの電圧は０Ｖから最大階調正極性電圧Ｖ＿ｈｍａｘに変化する。また、ｊ＋１列目のソースラインＳＬｊ＋１は０Ｖから最小階調負極性電圧Ｖ＿ｌｍｉｎに変化する（不図示）。このため、ｊ列目のソースラインＳＬｊおよびｊ＋１列目のソースラインＳＬｊ＋１の電位変動がそれぞれ第２寄生容量Ｃｓａおよび第３寄生容量Ｃｓｂを介して画素電極１１２に伝達する。このようにして、休止期間ＳＰか正極性書き込み期間ＨＷＰへの切り替わり時に画素電位の変動が生じる。以下では、休止期間ＳＰから正極性書き込み期間ＨＷＰへの切り替わり時に生じる画素電位の変動のことを「正極性書き込み期間遷移時の画素電位の変動」という。

第Ｎ＋２フレーム期間Ｆ（Ｎ＋２）の正極性書き込み期間ＨＷＰでは、ｊ列目のソースラインＳＬｊの電圧は最大階調正極性電圧Ｖ＿ｈｍａｘと最小階調負極性電圧Ｖ＿ｌｍｉｎとを１水平期間毎に繰り返す。また、ｊ＋１列目のソースラインＳＬｊ＋１の電圧は最大階調正極性電圧Ｖ＿ｈｍａｘと最小階調負極性電圧Ｖ＿ｌｍｉｎとを１水平期間毎に、ｊ列目のソースラインＳＬｊの電圧と逆の順序で繰り返す。ｉ行目のゲートラインＧＬｉが選択されるまで、ｊ列目のソースラインＳＬｊおよびｊ＋１列目のソースラインＳＬｊ＋１の電位変動がそれぞれ第２寄生容量Ｃｓａおよび第３寄生容量Ｃｓｂを介して画素電極１１２に伝達する。このようにして生じる、正極性書き込み期間ＨＷＰにおいてｉ行ｊ列目の画素形成部１１０に実際にデータ電圧の書き込みが行われる前の画素電位の変動（以下「正極性書き込み前の画素電極の変動」という。）と正極性書き込み期間遷移時の画素電極の変動とによって、正極性書き込み期間ＨＷＰにおいてｉ行ｊ列目の画素形成部１１０に実際にデータ電圧の書き込みが行われる前の平均的な画素電位ＶＧｈｗｂ（以下「正極性書き込み前の平均画素電位」という。）が決定される。このような正極性書き込み前の平均画素電位ＶＧｈｗｂは、図４（Ｂ）に示すように、負極性休止期間の画素電位ＶＧｌｓよりも高くなる。このため、正極性書き込み前の平均画素電位ＶＧｈｗｂと共通電位Ｖｃｏｍとの電位差は、負極性休止期間の画素電位ＶＧｌｓと共通電位Ｖｃｏｍとの電位差よりも大きくなる。これにより、図４（Ｃ）に示すように、第Ｎ＋１フレーム期間Ｆ（Ｎ＋１）から第Ｎ＋２フレーム期間Ｆ（Ｎ＋２）への切り替わり時に、急峻な輝度変化（輝度低下）が生じる。その結果、フリッカが生じる。

また、正極性書き込み期間ＨＷＰにおける上述の動作により、正極性書き込み後の平均画素電位ＶＧｈｗａと共通電位との電位差は、正極性書き込み前の平均画素電位ＶＧｈｗｂと共通電位Ｖｃｏｍとの電位差よりも比較的大きくなる。このため、上述の第Ｎ＋１フレーム期間Ｆ（Ｎ＋１）から第Ｎ＋２フレーム期間Ｆ（Ｎ＋２）への切り替わり時の輝度変化のみならず、正極性書き込み期間ＨＷＰでの書き込み前後の輝度変化（輝度上昇）も比較的大きくなっている。これにより、フリッカの程度がさらに悪化する。

図５は、図４（Ｃ）に示す表示輝度のシミュレーション結果を示す図である。図５において、横軸は時間ｔ［ｍｓ」、縦軸は表示輝度Ｌ［ｃｄ／ｍ²］である。図５に示すように、フレーム期間の切り替わり時に特に大きなフリッカが生じることがわかる。このようなフリッカは、表示品位の低下の要因となる。

以上のように、従来例では、フレーム期間の切り替わり時に画素電位が大きく変動することにより、大きなフリッカが生じることがわかる。この原因は、次のように考えられる。各書き込み期間から休止期間への切り替わり時に画素電位が大きく変動すると、休止期間における画素電位と次の書き込み期間での書き込み前の平均画素電位（寄生容量の影響により変動した画素電位の平均値）との差が大きくなる。このため、フレーム期間の切り替わり時に画素電位が大きく変動し、休止期間における表示輝度と次フレーム期間の書き込み期間における表示輝度との差が大きくなる。これにより、休止期間から書き込み期間への切り替わり時（フレーム期間の切り替わり時）に大きなフリッカが生じる。そこで、本実施形態では、各書き込み期間から休止期間への切り替わり時の画素電位の変動を抑制するために、休止期間ＳＰにおける各ソースラインの電圧（データ電圧）を上記休止期間用電圧Ｖ＿ｍに設定する。

なお、従来例では、図４（Ｃ）に示すように、正極性書き込み期間ＨＷＰと負極性書き込み期間ＬＷＰとでも互いに輝度差が生じている。この原因、次のように考えられる。従来例では、休止期間ＳＰでのデータ電圧が階調電圧範囲外の電圧である０Ｖとなっている。このため、正極性書き込み期間ＨＷＰでのデータ電圧と休止期間ＳＰでのデータ電圧との差が、負極性書き込み期間ＬＷＰでのデータ電圧と休止期間ＳＰでのデータ電圧との差と大幅に異なる大きさになる。これにより、休止期間ＳＰから正極性書き込み期間ＨＷＰへの切り替わり時と休止期間ＳＰから負極性書き込み期間ＬＷＰへの切り替わり時とで画素電位の変動の大きさが互いに異なる。したがって、正極性書き込み期間ＨＷＰと負極性書き込み期間ＬＷＰとでも互いに輝度差が生じる。上記休止期間用電圧Ｖ＿ｍの設定は、この輝度差をも抑制するものである。

＜１．３ 動作＞
図６は、本実施形態に係る液晶表示装置１０により得られる表示輝度について説明するための図である。より詳細には、図６（Ａ）はソースラインＳＬｊの電圧（データ電圧）を示す波形図であり、図６（Ｂ）はソースラインＳＬｊに対応するｉ行ｊ列目の画素形成部１１０における画素電位を示す波形図であり、図６（Ｃ）はｉ行ｊ列目の画素形成部１１０における表示輝度を示す波形図である。図６（Ａ）〜図６（Ｃ）では、図４（Ａ）〜図４（Ｃ）と同様に、図３（Ａ）〜図３（Ｃ）に示すフリッカパターンを表示させるものとしている。図６（Ｃ）に示す表示輝度は、図６（Ｂ）に示す画素電位と共通電位Ｖｃｏｍとの電位差に応じて変化する。なお、図６（Ｂ）に示す共通電位Ｖｃｏｍの値は単なる例示であり、当該値に限定されるものではない。なお、上記従来の液晶表示装置の動作と共通する部分（特に各書き込み期間での動作）については、適宜説明を省略する。上述のように、各フレーム期間の長さは２００ｍｓであり、書き込み期間の長さは１６．７ｍｓ、休止期間の長さは１８３．３ｍｓである。すなわち、リフレッシュレートは５Ｈｚである。なお、休止期間ＳＰが各書き込み期間以上の長さであれば良く、各期間の長さおよびリフレッシュレートはここで示す例に限定されるものではない。

第Ｎフレーム期間Ｆ（Ｎ）の正極性書き込み期間ＨＷＰでの動作は上述のとおりであり、正極性書き込み後の平均画素電位ＶＧｈｗａは、上記式（４）で与えられる。

本実施形態では、休止期間ＳＰにおける各ソースラインの電圧は、休止期間用電圧Ｖ＿ｍになる。このため、正極性書き込み期間ＨＷＰから休止期間ＳＰへの切り替わり時に、図６（Ａ）に示すように、ｊ列目のソースラインＳＬｊおよびｊ＋１列目のソースラインＳＬｊ＋１の電圧のそれぞれは休止期間用電圧Ｖ＿ｍに変化する。ここで、休止期間用電圧Ｖ＿ｍの値は、最大階調正極性電圧Ｖ＿ｈｍａｘを上限とし、最大階調負極性電圧Ｖ＿ｌｍａｘを下限とする範囲内の値である。好ましくは、休止期間用電圧Ｖ＿ｍは、次の第１〜第４休止期間用電圧のいずれかの値をとる。

第１休止期間用電圧は、次式（９）で与えられる。
V＿m = (V＿hmax + V＿lmax + V＿hmin + V＿lmin) / 4 …（９）

第２休止期間用電圧は、次式（１０）で与えられる。
V＿m = (V＿hmax + V＿lmax) / 2 …（１０）

第３休止期間用電圧は、次式（１１）で与えられる。
V＿m = (V＿hmin + V＿lmin) / 2 …（１１）

第４休止期間用電圧は、最小階調正極性電圧Ｖ＿ｈｍｉｎを上限とし、最小階調負極性電圧Ｖ＿ｌｍｉｎを下限とする範囲内の値である。

休止期間ＳＰにおける各ソースラインの電圧を休止期間用電圧Ｖ＿ｍとすることにより、休止期間ＳＰにおける各ソースラインの電圧を０Ｖとする従来例と比べて、正極性書き込み期間ＨＷＰから休止期間ＳＰへの切り替わり時のｊ列目のソースラインＳＬｊおよびｊ＋１列目のソースラインＳＬｊ＋１のそれぞれの電位変動が小さくなる。このため、本実施形態では、正極性書き込み期間ＨＷＰから休止期間ＳＰへの切り替わり時の画素電位の変動ΔＶ＿ｈｓが従来例に比べて小さくなる。具体的には、本実施形態における正極性書き込み期間ＨＷＰから休止期間ＳＰへの切り替わり時の画素電位の変動ΔＶ＿ｈｓは次式（１２）で与えられる。
ΔV＿hs = [(Csa / ΣC)[(V＿hmax + V＿lmin) / 2 - V＿m]
+ (Csb / ΣC)[(V＿hmax + V＿lmin) / 2 - V＿m]] / 2 …（１２）
これにより、本実施形態における正極性休止期間の画素電位ＶＧｈｓは、従来例に比べて正極性書き込み後の平均画素電位ＶＧｈｗａに近い値になる。

休止期間ＳＰから負極性書き込み期間ＬＷＰへの切り替わり時（第Ｎフレーム期間Ｆ（Ｎ）から第Ｎ＋１フレーム期間Ｆ（Ｎ＋１）への切り替わり時）に、図６（Ａ）に示すように、ｊ列目のソースラインＳＬｊの電圧は休止期間用電圧Ｖ＿ｍから最大階調負極性電圧Ｖ＿ｌｍａｘに変化する。また、ｊ＋１列目のソースラインＳＬｊ＋１は休止期間用電圧Ｖ＿ｍから最小階調正極性電圧Ｖ＿ｈｍｉｎに変化する（不図示）。このため、休止期間ＳＰにおける各ソースラインの電圧を０Ｖとする従来例と比べて、休止期間ＳＰから負極性書き込み期間ＬＷＰへの切り替わり時のｊ列目のソースラインＳＬｊおよびｊ＋１列目のソースラインＳＬｊ＋１のそれぞれの電位変動が小さくなる。これにより、本実施形態における負極性書き込み期間遷移時の画素電位の変動は、従来例に比べて小さくなる。

第Ｎ＋１フレーム期間Ｆ（Ｎ＋１）の負極性書き込み期間ＬＷＰでの動作は上述のとおりであり、負極性書き込み期間遷移時の画素電位の変動と負極性書き込み前の画素電位の変動とによって負極性書き込み前の平均画素電位ＶＧｌｗｂが決定される。本実施形態における負極性書き込み期間遷移時の画素電位の変動は上述のとおり従来例に比べて小さくなるので、本実施形態における負極性書き込み前の平均画素電位ＶＧｌｗｂは、従来例に比べて正極性休止期間の画素電位ＶＧｈｓに近い値になる。このため、本実施形態における負極性書き込み前の平均画素電位ＶＧｌｗｂと共通電位Ｖｃｏｍとの電位差と、正極性休止期間の画素電位ＶＧｈｓと共通電位Ｖｃｏｍとの電位差とは、従来例に比べて互いに近い大きさになる。これにより、図６（Ｃ）に示すように、本実施形態における第Ｎフレーム期間Ｆ（Ｎ）から第Ｎ＋１フレーム期間Ｆ（Ｎ＋１）への切り替わり時の輝度変化は、従来例に比べて小さくなる。その結果、従来例に比べてフリッカが抑制される。なお、従来例と異なり、本実施形態では第Ｎフレーム期間Ｆ（Ｎ）から第Ｎ＋１フレーム期間Ｆ（Ｎ＋１）への切り替わり時の表示輝度は低下する方向に変化する。

負極性書き込み後の平均画素電位ＶＧｌｗａは、従来例と同様に上記式（４）で与えられる。本実施形態では、上述のように負極性書き込み期間遷移時の画素電位の変動が従来例に比べて小さくなっているので、負極性書き込み前の平均画素電位ＶＧｌｗｂと共通電位Ｖｃｏｍとの電位差と、負極性書き込み後の平均画素電位ＶＧｌｗａと共通電位Ｖｃｏｍとの電位差とが従来例に比べて互いに近い大きさになる。このため、本実施形態では、上述の第Ｎフレーム期間Ｆ（Ｎ）から第Ｎ＋１フレーム期間Ｆ（Ｎ＋１）への切り替わり時の輝度変化のみならず、負極性書き込み期間ＬＷＰでの書き込み前後の輝度変化も従来例に比べて小さくなる。これにより、負極性書き込み期間ＬＷＰでのフリッカが十分に抑制される。

負極性書き込み期間ＬＷＰから休止期間ＳＰへの切り替わり時には、図６（Ａ）に示すように、ｊ列目のソースラインＳＬｊおよびｊ＋１列目のソースラインＳＬｊ＋１の電圧のそれぞれは休止期間用電圧Ｖ＿ｍに変化する。このため、休止期間ＳＰにおける各ソースラインの電圧を０Ｖとする従来例と比べて、負極性書き込み期間ＬＷＰから休止期間ＳＰへの切り替わり時のｊ列目のソースラインＳＬｊおよびｊ＋１列目のソースラインＳＬｊ＋１のそれぞれの電位変動が小さくなる。これにより、本実施形態では、負極性書き込み期間ＬＷＰから休止期間ＳＰへの切り替わり時の画素電位の変動ΔＶ＿ｌｓが従来例に比べて小さくなる。具体的には、本実施形態における、負極性書き込み期間ＬＷＰから休止期間ＳＰへの切り替わり時の画素電位の変動ΔＶ＿ｌｓは次式（１３）で与えられる。
ΔV＿ls = [(Csa / ΣC)[(V＿lmax + V＿hmin) / 2 - V＿m]
+ (Csb / ΣC)[(V＿lmax + V＿hmin) / 2 - V＿m] ] / 2 …（１３）
これにより、本実施形態における負極性休止期間の画素電位ＶＧｌｓは、従来例に比べて負極性書き込み後の平均画素電位ＶＧｌｗａに近い値になる。なお、上記第１〜第４休止期間用電圧のいずれかを用いた場合、ΔＶ＿ｈｓとΔＶ＿ｌｓとは典型的には互いに異符号になる。ただし、最大階調正極性電圧Ｖ＿ｈｍａｘ、最大階調負極性電圧Ｖ＿ｌｍａｘ、最小階調正極性電圧Ｖ＿ｈｍｉｎ、および最小階調負極性電圧Ｖ＿ｌｍｉｎの設定などによってはΔＶ＿ｈｓとΔＶ＿ｌｓとが互いに同符号となる場合もある点に留意されたい。

休止期間ＳＰから正極性書き込み期間ＨＷＰへの切り替わり時（第Ｎ＋１フレーム期間Ｆ（Ｎ＋１）から第Ｎ＋２フレーム期間Ｆ（Ｎ＋２）への切り替わり時）に、図６（Ａ）に示すように、ｊ列目のソースラインＳＬｊの電圧は休止期間用電圧Ｖ＿ｍから最大階調正極性電圧Ｖ＿ｈｍａｘに変化する。また、ｊ＋１列目のソースラインＳＬｊ＋１は休止期間用電圧Ｖ＿ｍから最小階調負極性電圧Ｖ＿ｌｍｉｎに変化する（不図示）。このため、休止期間ＳＰにおける各ソースラインの電圧を０Ｖとする従来例と比べて、休止期間ＳＰから正極性書き込み期間ＨＷＰへの切り替わり時のｊ列目のソースラインＳＬｊおよびｊ＋１列目のソースラインＳＬｊ＋１のそれぞれの電位変動が小さくなる。これにより、本実施形態における正極性書き込み期間遷移時の画素電位の変動は、従来例に比べて小さくなる。

第Ｎ＋２フレーム期間Ｆ（Ｎ＋２）の正極性書き込み期間ＨＷＰでの動作は上述のとおりであり、正極性書き込み期間遷移時の画素電位の変動と正極性書き込み前の画素電位の変動とによって正極性書き込み前の平均画素電位ＶＧｈｗｂが決定される。本実施形態における正極性書き込み期間遷移時の画素電位の変動は上述のとおり従来例に比べて小さくなるので、本実施形態における正極性書き込み前の平均画素電位ＶＧｈｗｂは、従来例に比べて負極性休止期間の画素電位ＶＧｌｓに近い値になる。このため、本実施形態における正極性書き込み前の平均画素電位ＶＧｈｗｂと共通電位Ｖｃｏｍとの電位差と、負極性休止期間の画素電位ＶＧｌｓと共通電位Ｖｃｏｍとの電位差とは、従来例に比べて互いに近い大きさになる。これにより、図６（Ｃ）に示すように、本実施形態における第Ｎ＋１フレーム期間Ｆ（Ｎ＋１）から第Ｎ＋２フレーム期間Ｆ（Ｎ＋２）への切り替わり時の輝度変化は、従来例に比べて小さくなる。その結果、従来例に比べてフリッカが抑制される。なお、本実施形態では、本実施形態における第Ｎ＋１フレーム期間Ｆ（Ｎ＋１）から第Ｎ＋２フレーム期間Ｆ（Ｎ＋２）への切り替わり時の表示輝度と第Ｎフレーム期間Ｆ（Ｎ）から第Ｎ＋１フレーム期間Ｆ（Ｎ＋１）への切り替わり時の表示輝度とは互いに同じ方向（低下する方向）に変化する。

正極性書き込み後の平均画素電位ＶＧｌｗａは、上述のように上記式（４）で与えられる。本実施形態では、上述のように正極性書き込み期間遷移時の画素電位の変動が従来例に比べて小さくなっているので、正極性書き込み前の平均画素電位ＶＧｈｗｂと共通電位Ｖｃｏｍとの電位差と、正極性書き込み後の平均画素電位ＶＧｈｗａと共通電位Ｖｃｏｍとの電位差とが従来例に比べて互いに近い大きさになる。このため、本実施形態では、上述の第Ｎ＋１フレーム期間Ｆ（Ｎ＋１）から第Ｎ＋２フレーム期間Ｆ（Ｎ＋２）への切り替わり時の輝度変化のみならず、正極性書き込み期間ＨＷＰでの書き込み前後の輝度変化も従来例に比べて小さくなる。これにより、正極性書き込み期間ＨＷＰでのフリッカが十分に抑制される。

図７は、従来例に係る液晶表示装置により得られる表示輝度と本実施形態に係る液晶表示装置１０により得られる表示輝度を比較した図である。より詳細には、図７（Ａ）は、従来例に係る液晶表示装置により得られる表示輝度を示す図である。図７（Ｂ）は、本実施形態に係る液晶表示装置１０により得られる表示輝度を示す図である。なお、図７（Ａ）および図７（Ｂ）はそれぞれ図４（Ｃ）および図６（Ｃ）に相当する。図７（Ａ）および図７（Ｂ）に示すように、従来例ではおおよそ±５ｃｄ／ｍ²のフリッカが存在するのに対し、本実施形態ではフリッカはおおよそ±１ｃｄ／ｍ²に抑制される。

＜１．４ 効果＞
本実施形態によれば、低周波駆動モードの休止期間ＳＰにおいて、休止期間用電圧Ｖ＿ｍが各ソースラインに供給される。このため、主として第２，第３寄生容量Ｃｓａ，Ｃｓｂの存在により、各書き込み期間から休止期間ＳＰへの切り替わり時に生じる画素電位の変動は次のようになる。休止期間ＳＰにおけるソースラインの電圧が休止期間用電圧Ｖ＿ｍになることにより、正極性書き込み期間ＨＷＰから休止期間ＳＰへの切り替わり時のｊ列目のソースラインＳＬｊおよびｊ＋１列目のソースラインＳＬｊ＋１のそれぞれの電位変動が従来例に比べて小さくなる。このため、正極性書き込み期間ＨＷＰから休止期間ＳＰへの切り替わり時の画素電位の変動ΔＶ＿ｈｓが従来例に比べて小さくなる。これにより、休止期間ＳＰにおける表示輝度と次フレーム期間の負極性書き込み期間ＬＷＰにおける表示輝度との差が従来よりも小さくなる。したがって、正極性書き込み期間ＨＷＰを含むフレーム期間から負極性書き込み期間ＬＷＰを含むフレーム期間への切り替わり時に生じるフリッカが従来例に比べて抑制される。また、休止期間ＳＰにおけるソースラインの電圧が休止期間用電圧Ｖ＿ｍになることにより、負極性書き込み期間ＬＷＰから休止期間ＳＰへの切り替わり時のｊ列目のソースラインＳＬｊおよびｊ＋１列目のソースラインＳＬｊ＋１のそれぞれが従来例に比べて小さくなる。このため、負極性書き込み期間ＬＷＰから休止期間ＳＰへの切り替わり時の画素電位の変動ΔＶ＿ｌｓが従来例に比べて小さくなる。これにより、休止期間ＳＰにおける表示輝度と次フレーム期間の正極性書き込み期間ＨＷＰにおける表示輝度との差が従来よりも小さくなる。したがって、負極性書き込み期間ＬＷＰを含むフレーム期間から正極性書き込み期間ＨＷＰを含むフレーム期間への切り替わり時に生じるフリッカも従来例に比べて抑制される。以上のようにして、表示品位の低下を従来例に比べて抑制できる。

また、本実施形態によれば、正極性書き込み期間ＨＷＰでのデータ電圧と休止期間ＳＰでのデータ電圧との差と、負極性書き込み期間ＬＷＰでのデータ電圧と休止期間ＳＰでのデータ電圧との差とが従来例に比べて互いに近い大きさになる。このため、休止期間ＳＰから正極性書き込み期間ＨＷＰへの切り替わり時の画素電位の変動と休止期間ＳＰから負極性書き込み期間ＬＷＰへの切り替わり時の画素電位の変動との差が従来例に比べて小さくなり、表示品位低下の抑制効果を高めることができる。なお、このような効果は、上記第１〜第４休止期間用電圧を採用することにより、十分に高めることができる。すなわち、最小階調負極性電圧Ｖ＿ｌｍｉｎと休止期間ＳＰでのデータ電圧との差が最小階調正極性電圧Ｖ＿ｈｍｉｎと休止期間ＳＰでのデータ電圧との差と略同じ大きさになり、最小階調負極性電圧Ｖ＿ｌｍｉｎと休止期間ＳＰでのデータ電圧との差が最小階調正極性電圧Ｖ＿ｈｍｉｎと休止期間ＳＰでのデータ電圧との差と略同じ大きさになる。これにより、休止期間ＳＰから正極性書き込み期間ＨＷＰへの切り替わり時の画素電位の変動と休止期間ＳＰから負極性書き込み期間ＬＷＰへの切り替わり時の画素電位の変動とが略均一化される。このようにして、表示品位低下の抑制効果を高めることができる。

＜２．第２の実施形態＞
＜２．１ 動作概要＞
本発明の第２の実施形態に係る液晶表示装置１０は、低周波駆動モードと通常駆動モードとを切り替え可能に構成されている。なお、本実施形態に係る液晶表示装置１０の基本的な構成は上記第１の実施形態におけるものと同様であり、本実施形態の構成要素のうち上記第１の実施形態と同一の要素については、同一の参照符号を付して適宜説明を省略する。低周波駆動モードと通常駆動モードとの切り替えは、表示制御回路２００が制御する。低周波駆動モードにおいて、表示制御回路２００は、上述の書き込み期間での動作と休止期間での動作とを１フレーム期間を周期として繰り返す。一方、通常駆動モードにおいて、表示制御回路２００は、上述の書き込み期間での動作を１フレーム期間を周期として繰り返す。なお、通常駆動モードでは、表示制御回路２００は切り替え信号ＳＷを出力しなくても良い。

＜２．２ 従来例における共通電位の設定＞
ところで、従来例で低周波駆動を行う場合、上述のように、書き込み期間から休止期間ＳＰへの切り替わり時に比較的大きな電位変動（ΔＶ＿ｈｓ，ΔＶ＿ｌｓ）が存在するために、休止期間ＳＰでの画素電位は書き込み期間におけるものと大きく異なる値になる。一方、通常駆動を行う場合には、上述のような書き込み期間から休止期間ＳＰへの切り替わり時の電位変動は存在しない。このため、従来例が低周波駆動モードと通常駆動モードとを切り替え可能となっている場合、低周波駆動モードに適した共通電位および通常駆動モードに適した共通電位は互いに異なる値になる。仮に、低周波駆動モードと通常駆動モードとで同じ値の共通電位を用いるとすると、表示品位の低下を招くことになる。なお、共通電位の切り替えは、例えば表示制御回路２００により制御される。

図８は、従来例に係る液晶表示装置の通常駆動モードでの動作について説明するための図である。より詳細には、図８（Ａ）はソースラインＳＬｊの電圧（データ電圧）を示す波形図であり、図８（Ｂ）はソースラインＳＬｊに対応するｉ行ｊ列目の画素形成部１１０における画素電位を示す波形図である。図８（Ｂ）では、通常駆動モードにおける共通電位（以下「通常共通電位」という。）を「Ｖｃｏｍｎ」で表し、低周波駆動モードにおける共通電位（以下「低周波共通電位」という。）を「Ｖｃｏｍｌ」で表す。なお、図８（Ｂ）に示す低周波共通電位Ｖｃｏｍｌは、図４（Ｂ）に示す共通電位Ｖｃｏｍと同じ値である。

図８（Ａ）および図８（Ｂ）に示すように、各フレーム期間は書き込み期間からなっており、１フレーム期間毎に正極性書き込み期間ＨＷＰおよび負極性書き込み期間ＬＷＰが順に繰り返されている。通常駆動モードでは、各フレーム期間に休止期間ＳＰが含まれないので、上述のような書き込み期間から休止期間ＳＰへの切り替わり時の電位変動は存在しない。このような通常駆動モードにおいて、通常共通電位Ｖｃｏｍｎは例えば次式（１４）のように設定される。
Vcomn = [(V＿hmax - ΔVgd) + (V＿lmax - ΔVgd)] / 2
= (V＿hmax + V＿lmax) / 2 - ΔVgd …（１４）

ところで、低周波駆動モードにおける低周波共通電位Ｖｃｏｍｌの設定の際しては、上述の正極性書き込み期間ＨＷＰから休止期間ＳＰへの切り替わり時の画素電位の変動ΔＶ＿ｈｓと負極性書き込み期間ＬＷＰから休止期間ＳＰへの切り替わり時の画素電位の変動ΔＶ＿ｌｓの他、休止期間ＳＰの長さ（以下では、符号ＳＰそれ自体で休止期間ＳＰの長さをも表すことがある。）をも考慮することが望ましい。これは、ＴＦＴ１１１として酸化物ＴＦＴを用いた場合であっても僅かにオフリーク電流が流れ、休止期間ＳＰの長さに応じて画素電位の変動が異なるためである。このため、通常共通電位Ｖｃｏｍｎと低周波共通電位Ｖｃｏｍｌとの差ΔＶｍｏｄは、次式（１５）で与えられる。
ΔVmod = (Vcomn - Vcomlw)(WP / F) + (Vcomn - Vcomls)(SP / F) …（１５）
ここで、Ｖｃｏｍｌｗ，Ｖｃｏｍｌｓはそれぞれ書き込み期間および休止期間ＳＰにおける低周波共通電位を表し、ＷＰは書き込み期間の長さを表し、Ｆは１フレーム期間の長さを表す。なお、通常駆動モードにおける書き込み期間と低周波駆動モードにおける書き込み期間とでは、駆動周波数のみが互いに異なり、フィールドスルー電圧ΔＶｇｄは互いに同じ値になる。このため、式（１５）は次式（１６）に書き換えられる。
ΔVmod = (Vcomn - Vcomls)(SP / F) …（１６）

式（１６）における「Ｖｃｏｍｎ−Ｖｃｏｍｌｓ」は次式（１７）で与えられる。
Vcomn - Vcomls = (ΔV＿hs + ΔV＿ls) / 2 …（１７）
ここで、ΔＶ＿ｈｓは上記式（５）で与えられ、ΔＶ＿ｌｓは上記式（７）で与えられるので、式（１７）は次式（１８）に書き換えられる。
Vcomn - Vcomls = [(Csa / 2ΣC)(V＿hmax + V＿lmax + V＿hmin + V＿lmin)
+ (Csb / 2ΣC)(V＿hmax + V＿lmax + V＿hmin + V＿lmin)] / 2
= (V＿hmax + V＿lmax + V＿hmin + V＿lmin)(Csa + Csb) / 4ΣC
…（１８）

式（１６）および式（１８）により、通常共通電位Ｖｃｏｍｎと低周波共通電位Ｖｃｏｍｌとの差ΔＶｍｏｄは次式（１９）で与えられる。
ΔVmod = (V＿hmax + V＿lmax + V＿hmin + V＿lmin)(Csa + Csb)(SP / F) / 4ΣC …（１９）
式（１９）に示す通りΔＶｍｏｄは０でないので、従来例では、通常共通電位Ｖｃｏｍｎと低周波共通電位Ｖｃｏｍｌとを互いに別の値に設定する必要がある。この場合、単一の共通電位を用いる場合に比べて回路構成が複雑になる。

＜２．３ 第２の実施形態における共通電位の設定＞
図９は、本実施形態に係る液晶表示装置１０の通常駆動モードでの動作について説明するための図である。より詳細には、図９（Ａ）はソースラインＳＬｊの電圧（データ電圧）を示す波形図であり、図９（Ｂ）はソースラインＳＬｊに対応するｉ行ｊ列目の画素形成部１１０における画素電位を示す波形図である。図９（Ａ）および図９（Ｂ）に示すように、本実施形態におけるソースラインＳＬｊの電圧を示す波形およびソースラインＳＬｊに対応するｉ行ｊ列目の画素形成部１１０における画素電位を示す波形のそれぞれは従来例におけるものと同様である。しかしながら、図９（Ｂ）に示すように、本実施形態では低周波駆動モードおよび通常駆動モードの双方で互いに同じ値の共通電位Ｖｃｏｍが用いられる。なお、本実施形態における低周波駆動モードでの動作は上記第１の実施形態におけるものと同様である。

本実施形態では、休止期間用電圧Ｖ＿ｍとして第１休止期間用電圧が用いられるものとする。本実施形態におけるΔＶ＿ｈｓは上記式（１２）で与えられ、ΔＶ＿ｌｓは上記式（１３）で与えられるので、上記式（１７）は次式（２０）に書き換えられる。
Vcomn - Vcomls
= [(Csa / 2ΣC)[(V＿hmax + V＿lmax + V＿hmin + V＿lmin) - 4V＿m]
+ (Csb / 2ΣC)[(V＿hmax + V＿lmax + V＿hmin + V＿lmin) - 4V＿m] / 2
= (V＿hmax + V＿lmax + V＿hmin + V＿lmin - 4V＿m)(Csa + Csb) / 4ΣC
…（２０）

上述のように、休止期間用電圧Ｖ＿ｍは第１休止期間用電圧であるので、上記式（９）で与えられるＶ＿ｍを式（２０）に代入すると「Ｖｃｏｍｎ−Ｖｃｏｍｌｓ」は０になる。その結果、ΔＶｍｏｄも０になる。すなわち、低周波駆動モードと通常駆動モードとで共通電位を同じ値（図９（Ｂ）に示すＶｃｏｍ）にすることができる。

＜２．４ 効果＞
本実施形態によれば、低周波駆動モードと通常駆動モードとを切り替え可能な液晶表示装置１０において、低周波駆動モードと通常駆動モードとで共通電位が同じ値になるので、駆動モードの切り替えに応じて共通電位を切り替える必要がない。このため、表示品位の低下を簡易な構成で抑制できる。

なお、上述の説明では休止期間用電圧Ｖ＿ｍとして第１休止期間用電圧を用いるものとしたが、本発明はこれに限定されるものではない。なお、第１休止期間用電圧以外の休止期間用電圧Ｖ＿ｍでも、従来例に比べるとΔＶｍｏｄが小さくなるので（上記（１６）および式（２０）を参照）。このため、低周波駆動モードと通常駆動モードとで共通電位を同じ値にしたとしても、従来例において低周波駆動モードと通常駆動モードとで共通電位を同じ値する表示品位の低下が抑制される。

＜３．第３の実施形態＞
＜３．１ ソースドライバの構成＞
図１０は、本発明の第３の実施形態におけるソースドライバ３００の構成について説明するためのブロック図である。本実施形態に係る液晶表示装置１０は、表示制御回路２００からソースドライバ３００に、休止期間用電圧Ｖ＿ｍを示す休止期間用電圧信号ＶＭを供給するように構成されている。なお、他の構成については、上記第１の実施形態におけるものと同様であるので説明を省略する。本実施形態は、上記第１の実施形態および第２の実施形態のいずれとも組み合わせて用いることができる。

表示制御回路２００は、デジタル映像信号ＤＶ、ソーススタートパルスＳＳＰ、ソースクロックＳＣＫ、ラッチストローブ信号ＬＳ、極性信号ＰＯＬ、切り換え信号ＳＷ、ゲートスタートパルスＧＳＰ、ゲートクロックＧＣＫ、および休止期間用電圧信号ＶＭをソースドライバ３００に対して出力する。基準電圧生成回路６００は、複数の基準電圧信号ＶＲをソースドライバ３００に対して出力する。

ソースドライバ３００は、第１〜第８入力端子ＩＴ１〜ＩＴ８、第１〜第ｍ出力端子ＯＴ１〜ＯＴｎ、シフトレジスタ３１０、サンプリング回路３２０、ラッチ回路３３０、階調電圧生成回路３４０、Ｄ／Ａ変換回路３５０、電圧切り替え回路３６０、および出力回路３７０を備えている。本実施形態では、第７入力端子ＩＴ７により第１端子が実現され、第６入力端子ＩＴ６により第２端子が実現されている。

第１入力端子ＩＴ１は、ソーススタートパルスＳＳＰを受け取るための端子である。第２入力端子ＩＴ２は、ソースクロックＳＣＫを受け取るための端子である。第３入力端子ＩＴ３は、デジタル映像信号ＤＶを受け取るための端子である。第４入力端子ＩＴ４は、ラッチストローブ信号ＬＳを受け取るための端子である。第５入力端子ＩＴ５は、極性信号ＰＯＬを受け取るための端子である。第６入力端子ＩＴ６は、切り換え信号ＳＷを受け取るための端子である。第７入力端子は、休止期間用電圧信号ＶＭを受け取るための端子である。第８入力端子ＩＴ８は、基準電圧信号ＶＲを受け取るための端子である。なお、デジタル映像信号ＤＶがパラレルに伝送される場合には、第３入力端子ＩＴ３は複数設けられる。また、第８入力端子ＩＴ８は実際には基準電圧信号ＶＲの数と同じ数だけ設けられるが、便宜上１つであるものとして図示している。第１〜第ｍ出力端子ＯＴ１〜ＯＴｎは、ソースラインＳＬ１〜ＳＬｎに対してそれぞれデータ電圧を出力するための端子である。

シフトレジスタ３１０は、表示制御回路２００から出力されるソーススタートパルスＳＳＰに同期して、当該表示制御回路２００から出力されるソーススタートパルスＳＳＰを順次転送することにより所定のサンプリングパルスを順次出力する。

サンプリング回路３２０は、表示制御回路２００から出力されるデジタル映像信号ＤＶが示す１行分の階調値を、上記サンプリングパルスのタイミングで順次記憶する。

ラッチ回路３３０は、サンプリング回路３２０に記憶された１行分の階調値を、表示制御回路２００から出力されるラッチストローブ信号ＬＳに応じて取り込み保持すると共に、その保持している１行分の階調値を１列毎（すなわち１画素毎）に階調信号としてＤ／Ａ変換回路３５０に出力する。なお、ラッチ回路３３０から出力される階調信号は実際には所定のレベルシフタにより昇圧された後にＤ／Ａ変換回路３５０に与えられるが、ここでは便宜上その説明を省略する。

階調電圧生成回路３４０は、基準電圧生成回路６００から出力される複数の基準電圧ＶＲと、表示制御回路２００から出力される極性信号ＰＯＬに基づいて、極性に応じた複数の階調電圧を生成すると共に、当該複数の階調電圧をＤ／Ａ変換回路３５０に出力する。なお、上述のドット反転駆動などを行う場合には、極性信号ＰＯＬは１列毎に異なる極性を示す。

Ｄ／Ａ変換回路３５０は、階調電圧生成回路３４０から出力された複数の階調電圧の中から１列毎に階調値に応じた階調電圧を選択すると共に、選択した階調電圧を電圧切り替え回路３６０に出力する。

電圧切り替え回路３６０は、表示制御回路２００から出力された切り替え信号ＳＷに基づき、出力回路３７０に出力すべき電圧を切り替える。具体的には、電圧切り替え回路３６０は、書き込み信号において、Ｄ／Ａ変換回路３５０から出力された１列毎の階調電圧（データ電圧）を出力回路３７０に対して出力する。また、電圧切り替え回路３６０は、休止期間において、表示制御回路２００から出力された休止期間用電圧信号ＶＭが示す休止期間用電圧Ｖ＿ｍ（データ電圧）を１列毎に出力回路３７０に対して出力する。このように、電圧切り替え回路３６０は、切り替え信号ＳＷに基づき、書き込み期間においては、データ信号の極性を正極性または負極性とすべきときに複数の正極性の階調電圧のいずれかまたは複数の負極性の階調電圧のいずれかをデータ電圧とし、休止期間においては、休止期間用電圧信号ＶＭが示す休止期間用電圧Ｖ＿ｍをデータ電圧とするように構成されている。なお、休止期間用電圧信号ＶＭの電圧そのものが休止期間用電圧Ｖ＿ｍである必要はなく、電圧切り替え回路３６０が休止期間用電圧信号ＶＭに対して所定の変換処理を施すことにより休止期間用電圧Ｖ＿ｍを取得可能となっていても良い。

出力回路３７０は、電圧切り替え回路３６０から出力された１列毎の階調電圧または休止期間用電圧Ｖ＿ｍを対応するソースラインＳＬ１〜ＳＬｎのそれぞれに印加する。出力回路３７０は、例えば、ｎ個のボルテージフォロワ回路により構成されている。

ここで示したソースドライバ３００の構成は単なる一例である。ソースドライバ３００は、少なくとも第６端子ＩＴ６および第７入力端子ＩＴ７を備え、第６入力端子ＩＴ６を介して受け取った切り替え信号ＳＷに基づいて書き込み期間と休止期間とで各ソースラインに印加すべきデータ電圧を切り替え可能であり、且つ、休止期間において第７端子ＩＴ７から受け取った休止期間用電圧信号ＶＭが示す休止期間用電圧Ｖ＿ｍを各ソースラインに印加可能となっていれば、他のいかなる構成であっても良い。

＜３．２ 効果＞
本実施形態によれば、第６，第７端子ＩＴ６，ＩＴ７および電圧切り替え回路３６０を備えるソースドライバ３００を用いて、上記第１の実施形態または第２の実施形態と同様の効果を奏することができる。

＜４．その他＞
上記各実施形態では、ノーマリブラック方式を採用するものとして説明したが、ノーマリホワイト方式を採用しても良い。この場合、上記説明において、最大階調正極性電圧Ｖ＿ｈｍａｘと最小階調正極性電圧Ｖ＿ｈｍｉｎとを入れ替え、且つ最大階調負極性電圧Ｖ＿ｌｍａｘと最小階調負極性電圧Ｖ＿ｌｍｉｎとを入れ替えることより、同様の議論が成り立つ。また、上記各実施形態ではフリッカパターンを表示させる例を挙げて説明したが、その他の表示を行う場合であっても上述の効果が得られる。その他、本発明の趣旨を逸脱しない範囲で上記各実施形態を種々変形して実施することができる。

１０…液晶表示装置
１００…液晶表示部
１１０…画素形成部
１１１…ＴＦＴ（薄膜トランジスタ）
１１２…画素電極
１１３…共通電極
２００…表示制御回路
３００…ソースドライバ（データ線駆動回路）
３６０…電圧切り替え回路
４００…ゲートドライバ（走査線駆動回路）
５００…共通電位供給回路
６００…基準電圧生成回路
ＳＬｊ（ｊ＝１〜ｎ）…ソースライン（データ線）
ＧＬｉ（ｉ＝１〜ｍ）…ゲートライン（走査線）
Ｃｌｃ…液晶容量
Ｃｓｔ…補助容量
Ｃｇｄ…第１寄生容量
Ｃｓａ…第２寄生容量
Ｃｓｂ…第３寄生容量
ＩＴ１〜ＩＴ８…第１〜第８入力端子
ＯＴ１〜ＯＴｎ…第１〜第ｎ出力端子
ＰＯＬ…極性信号
ＳＷ…切り替え信号
Ｖ＿ｈｍａｘ…最大階調正極性電圧
Ｖ＿ｈｍｉｎ…最小階調正極性電圧
Ｖ＿ｌｍａｘ…最大階調負極性電圧
Ｖ＿ｌｍｉｎ…最小階調負極性電圧
Ｖ＿ｍ…休止期間用電圧
ＶＭ…休止期間用電圧信号
Ｆ…フレーム期間
ＨＷＰ…正極性書き込み期間
ＬＷＰ…負極性書き込み期間
ＳＰ…休止期間

Claims (8)

1. 複数の走査線が順次選択される書き込み期間と、前記書き込み期間以上の長さであり且つ前記複数の走査線のいずれもが非選択状態となる休止期間とが、前記書き込み期間と前記休止期間とからなる第１駆動フレーム期間を周期として交互に現れる第１駆動モードで液晶表示部を駆動可能な液晶表示装置であって、
   複数のデータ線と、前記複数の走査線と、前記複数のデータ線と前記複数の走査線とに対応してマトリクス状に配置された複数の画素電極と、前記複数の画素電極に対応して設けられた共通電極とを含む前記液晶表示部と、
   前記複数のデータ線を介して前記複数の画素電極にデータ信号を与え、前記書き込み期間毎に前記データ信号の極性を反転させるデータ線駆動回路と、
   前記複数の走査線を駆動する走査線駆動回路とを備え、
   前記データ線駆動回路は、
   前記書き込み期間において、複数の正極性の階調電圧のいずれかまたは複数の負極性の階調電圧のいずれかを前記データ信号の電圧とし、
   前記休止期間において、前記データ信号の電圧を、前記複数の正極性の階調電圧の中の最大階調を示す階調電圧と、前記複数の負極性の階調電圧の中の最大階調を示す階調電圧と、前記複数の正極性の階調電圧の中の最小階調を示す階調電圧と、前記複数の負極性の階調電圧の中の最小階調を示す階調電圧との平均値とすることを特徴とする、液晶表示装置。
2. 前記データ線駆動回路および前記走査線駆動回路を制御し、前記書き込み期間からなる第２駆動フレーム期間を周期とする第２駆動モードと前記第１駆動モードとを切り替える表示制御回路をさらに備えることを特徴とする、請求項１に記載の液晶表示装置。
3. 前記共通電極に共通電位を与える共通電位供給回路をさらに備え、
   前記共通電位供給回路は、前記第１駆動モードと前記第２駆動モードとで前記共通電位を互いに同じ値にすることを特徴とする、請求項２に記載の液晶表示装置。
4. 前記データ線駆動回路は、前記休止期間におけるデータ信号の電圧を示す休止期間用電圧信号を受け取るための第１端子と、前記書き込み期間と前記休止期間との切り替えを示す切り替え信号を受け取るための第２端子とを含むことを特徴とする、請求項１に記載の液晶表示装置。
5. 前記第１端子および前記第２端子にそれぞれ前記休止期間用電圧信号および前記切り替え信号を与え、前記データ線駆動回路および前記走査線駆動回路を制御する表示制御回路をさらに備えることを特徴とする、請求項４に記載の液晶表示装置。
6. 前記液晶表示部は、各画素電極と当該画素電極に対応するデータ線とを互いに接続し且つチャネル層が酸化物半導体により形成された薄膜トランジスタをさらに含むことを特徴とする、請求項１から５までのいずれか１項に記載の液晶表示装置。
7. 複数のデータ線と、複数の走査線と、前記複数のデータ線と前記複数の走査線とに対応してマトリクス状に配置された複数の画素電極と、前記複数の画素電極に対応して設けられた共通電極とを含む液晶表示部を備え、前記複数の走査線が順次選択される書き込み期間と、前記書き込み期間以上の長さであり且つ前記複数の走査線のいずれもが非選択状態となる休止期間とが、前記書き込み期間と前記休止期間とからなる第１駆動フレーム期間を周期として交互に現れる第１駆動モードで液晶表示部を駆動可能な液晶表示装置で使用され、前記複数のデータ線を介して前記複数の画素電極にデータ信号を与え、前記書き込み期間毎に前記データ信号の極性を反転させるデータ線駆動回路であって、
   前記休止期間におけるデータ信号の電圧を示す休止期間用電圧信号を受け取るための第１端子と、
   前記書き込み期間と前記休止期間との切り替えを示す切り替え信号を受け取るための第２端子と、
   前記切り替え信号に基づき、前記書き込み期間において、複数の正極性の階調電圧のいずれかまたは複数の負極性の階調電圧のいずれかを前記データ信号の電圧とし、前記休止期間において、前記休止期間用電圧信号が示す電圧を前記データ信号の電圧とする電圧切り替え回路とを備え、
   前記休止期間用電圧信号が示す電圧は、前記複数の正極性の階調電圧の中の最大階調を示す階調電圧と、前記複数の負極性の階調電圧の中の最大階調を示す階調電圧と、前記複数の正極性の階調電圧の中の最小階調を示す階調電圧と、前記複数の負極性の階調電圧の中の最小階調を示す階調電圧との平均値であることを特徴とする、データ線駆動回路。
8. 複数のデータ線と、複数の走査線と、前記複数のデータ線と前記複数の走査線とに対応してマトリクス状に配置された複数の画素電極と、前記複数の画素電極に対応して設けられた共通電極とを含む液晶表示部を備え、前記複数の走査線が順次選択される書き込み期間と、前記書き込み期間以上の長さであり且つ前記複数の走査線のいずれもが非選択状態となる休止期間とが、前記書き込み期間と前記休止期間とからなる第１駆動フレーム期間を周期として交互に現れる第１駆動モードで液晶表示部を駆動可能な液晶表示装置の駆動方法であって、
   前記複数のデータ線を介して前記複数の画素電極にデータ信号を与え、前記書き込み期間毎に前記データ信号の極性を反転させるデータ線駆動ステップを備え、
   前記データ線駆動ステップは、
   前記書き込み期間において、複数の正極性の階調電圧のいずれかまたは複数の負極性の階調電圧のいずれかを前記データ信号の電圧とするステップと、
   前記休止期間において、前記データ信号の電圧を、前記複数の正極性の階調電圧の中の最大階調を示す階調電圧と、前記複数の負極性の階調電圧の中の最大階調を示す階調電圧と、前記複数の正極性の階調電圧の中の最小階調を示す階調電圧と、前記複数の負極性の階調電圧の中の最小階調を示す階調電圧との平均値とするステップとを含むことを特徴とする、駆動方法。

Images