[go: up one dir, main page]

JP5952645B2 - Wafer inspection interface and wafer inspection apparatus - Google Patents

Wafer inspection interface and wafer inspection apparatus Download PDF

Info

Publication number
JP5952645B2
JP5952645B2 JP2012128712A JP2012128712A JP5952645B2 JP 5952645 B2 JP5952645 B2 JP 5952645B2 JP 2012128712 A JP2012128712 A JP 2012128712A JP 2012128712 A JP2012128712 A JP 2012128712A JP 5952645 B2 JP5952645 B2 JP 5952645B2
Authority
JP
Japan
Prior art keywords
wafer
bellows
probe card
wafer inspection
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012128712A
Other languages
Japanese (ja)
Other versions
JP2013254812A (en
Inventor
浩史 山田
浩史 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2012128712A priority Critical patent/JP5952645B2/en
Priority to CN201380029802.9A priority patent/CN104380449B/en
Priority to PCT/JP2013/065766 priority patent/WO2013183740A1/en
Priority to US14/405,601 priority patent/US9689894B2/en
Priority to KR1020147034173A priority patent/KR101658816B1/en
Priority to TW102120161A priority patent/TWI593981B/en
Publication of JP2013254812A publication Critical patent/JP2013254812A/en
Application granted granted Critical
Publication of JP5952645B2 publication Critical patent/JP5952645B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、プローブカードを備えるウエハ検査用インターフェース及びウエハ検査装置に関する。   The present invention relates to a wafer inspection interface including a probe card and a wafer inspection apparatus.

ウエハ検査装置として、例えば、ウエハに形成された複数の半導体デバイスについて電気的特性検査を行うプローブ装置やバーンイン検査装置が知られている。   As a wafer inspection apparatus, for example, a probe apparatus and a burn-in inspection apparatus that perform electrical characteristic inspection on a plurality of semiconductor devices formed on a wafer are known.

図7は、従来のプローブ装置の概略構成を示す断面図である。   FIG. 7 is a cross-sectional view showing a schematic configuration of a conventional probe apparatus.

図7において、プローブ装置100は、ウエハWを搬送する搬送領域を形成するローダ室101と、ウエハWに形成された複数の半導体デバイスの電気的特性検査を行う検査室102とを備え、ローダ室101及び検査室102内の各種の機器を制御装置によって制御して半導体デバイスの電気的特性検査を行うように構成されている。検査室102は、ローダ室101から搬送アーム103によって搬入されたウエハWを載置し、X、Y、Z及びθ方向に移動する載置台106と、載置台106の上方に配置されたポゴフレーム109と、ポゴフレーム109に支持されたプローブカード108と、載置台106と協働してプローブカード108に設けられた複数のプローブ(検査針)とウエハWに形成された複数の半導体デバイスの各電極とのアライメント(位置合わせ)を行うアライメント機構110とを備える。アライメント機構110と載置台106との協働によってウエハWとプローブカード108のアライメントが行われてプローブカード108の各プローブとウエハWの各電極とがそれぞれ当接し、ウエハWに形成された複数の半導体デバイスの電気的特性検査が行われる(例えば、特許文献1参照)。   In FIG. 7, the probe apparatus 100 includes a loader chamber 101 that forms a transfer region for transferring a wafer W, and an inspection chamber 102 that performs an electrical characteristic inspection of a plurality of semiconductor devices formed on the wafer W. 101 and various devices in the inspection room 102 are controlled by a control device to inspect the electrical characteristics of the semiconductor device. The inspection chamber 102 mounts the wafer W loaded from the loader chamber 101 by the transfer arm 103 and moves in the X, Y, Z, and θ directions, and a pogo frame disposed above the mounting table 106. 109, a probe card 108 supported by the pogo frame 109, a plurality of probes (inspection needles) provided on the probe card 108 in cooperation with the mounting table 106, and a plurality of semiconductor devices formed on the wafer W. And an alignment mechanism 110 that performs alignment (positioning) with the electrodes. The alignment of the wafer W and the probe card 108 is performed by the cooperation of the alignment mechanism 110 and the mounting table 106, and each probe of the probe card 108 and each electrode of the wafer W are in contact with each other, and a plurality of formed on the wafer W. An electrical characteristic inspection of the semiconductor device is performed (for example, see Patent Document 1).

このプローブ装置又は複数の検査室を備えた従来のウエハ検査装置においては、検査室内において、ウエハ支持体とプローブカードとの間の空間が減圧されることによってウエハがプローブカードへ引き寄せられ、該ウエハに設けられた半導体デバイスの電極とプローブカードに設けられたプローブとが当接する構成となっているものがある(例えば、特許文献2参照)。   In this probe apparatus or a conventional wafer inspection apparatus provided with a plurality of inspection chambers, the space between the wafer support and the probe card is reduced in the inspection chamber, and the wafer is drawn to the probe card. In some cases, the electrode of the semiconductor device provided on the probe and the probe provided on the probe card come into contact with each other (see, for example, Patent Document 2).

特開2004−140241号公報JP 2004-140241 A 特開2012−063227号公報JP 2012-063227 A

しかしながら、従来のウエハ検査装置においては、プローブカードと、該プローブカードに対向するウエハ支持体との間の空間(以下、「当接空間」という。)を外部からシールするシール部材としてウエハ支持体の上面外周部に設けられたリップ状のOリングが用いられていたために、プローブの長さが異なる複数のプローブカードに追従することができず、例えば、プローブが短いプローブカードを適用した場合は、Oリングを過剰に圧縮してプローブと半導体デバイスの電極とを確実に当接させるために、当接空間を過度に減圧する必要が生じるが、このときウエハの変形又はウエハに設けられた半導体デバイスにおけるプローブ跡(針跡)のズレが生じて半導体デバイスの品質が低下するという問題があった。   However, in the conventional wafer inspection apparatus, the wafer support is used as a seal member for sealing the space between the probe card and the wafer support facing the probe card (hereinafter referred to as “contact space”) from the outside. For example, when a probe card with a short probe is used, it is impossible to follow a plurality of probe cards having different probe lengths. In order to compress the O-ring excessively so that the probe and the electrode of the semiconductor device are securely contacted, it is necessary to excessively reduce the contact space. At this time, the deformation of the wafer or the semiconductor provided on the wafer There is a problem in that the quality of the semiconductor device is deteriorated due to the deviation of the probe trace (needle trace) in the device.

本発明の課題は、プローブカードにおけるプローブ長さの影響を受けることがなく、ウエハに設けられた半導体デバイスの電極とプローブカードのプローブとを良好に当接させることができるウエハ検査用インターフェース及びウエハ検査装置を提供することにある。   SUMMARY OF THE INVENTION An object of the present invention is to provide a wafer inspection interface and wafer capable of satisfactorily abutting an electrode of a semiconductor device provided on a wafer and a probe of the probe card without being affected by the probe length in the probe card. It is to provide an inspection device.

上記課題を解決するために、請求項1記載のウエハ検査用インターフェースは、ウエハとの対向面に該ウエハに形成された複数の半導体デバイスの電極に対応して設けられた複数のプローブを備えたプローブカードと、該プローブカードの前記プローブが形成された面とは逆の面を支持する支持プレートと、前記ウエハを挟んで前記プローブカードに対向する台状のチャック部材と、該チャック部材と前記支持プレートとの間の空間を密封し、前記支持プレートに一端が固定され、他端が前記チャック部材に当接する筒状の蛇腹部材と、該蛇腹部材の長さを調節する長さ調節機構と、前記蛇腹部材の移動を案内する案内部材と、前記空間を減圧する減圧経路と、を有することを特徴とする。   In order to solve the above-mentioned problem, the wafer inspection interface according to claim 1 includes a plurality of probes provided on the surface facing the wafer corresponding to the electrodes of the plurality of semiconductor devices formed on the wafer. A probe card; a support plate that supports a surface opposite to the surface on which the probe of the probe card is formed; a table-like chuck member that faces the probe card across the wafer; the chuck member; A cylindrical bellows member whose one end is fixed to the support plate and whose other end is in contact with the chuck member, and a length adjusting mechanism for adjusting the length of the bellows member; And a guide member for guiding the movement of the bellows member, and a decompression path for decompressing the space.

請求項2記載のウエハ検査用インターフェースは、請求項1記載のウエハ検査用インターフェースにおいて、前記長さ調節機構は、前記蛇腹部材の長さを、前記プローブカードの厚さと前記ウエハの厚さとの和から所定のオーバードライブ量を差し引いた長さに調節することを特徴とする。   The wafer inspection interface according to claim 2, wherein the length adjusting mechanism is configured such that the length of the bellows member is a sum of the thickness of the probe card and the thickness of the wafer. The length is adjusted by subtracting a predetermined amount of overdrive from the above.

請求項3記載のウエハ検査用インターフェースは、請求項2記載のウエハ検査用インターフェースにおいて、前記所定のオーバードライブ量は、10μm〜150μmであることを特徴とする。   According to a third aspect of the present invention, there is provided the wafer inspection interface according to the second aspect, wherein the predetermined overdrive amount is 10 μm to 150 μm.

請求項4記載のウエハ検査用インターフェースは、請求項1乃至3の何れか1項に記載のウエハ検査用インターフェースにおいて、前記蛇腹部材は前記他端にフランジ部を有し、該フランジ部によって前記チャック部材に当接することを特徴とする。   5. The wafer inspection interface according to claim 4, wherein the bellows member has a flange portion at the other end, and the chuck portion is used to form the chuck. It contacts the member.

請求項5記載のウエハ検査用インターフェースは、請求項4記載のウエハ検査用インターフェースにおいて、前記フランジ部と、前記チャック部材との当接面を吸引して前記フランジ部と前記チャック部材とを密着させる吸引経路を有することを特徴とする。   The wafer inspection interface according to claim 5 is the wafer inspection interface according to claim 4, wherein the contact surface between the flange portion and the chuck member is sucked to bring the flange portion and the chuck member into close contact with each other. It has a suction path.

請求項6記載のウエハ検査用インターフェースは、請求項1乃至5の何れか1項に記載のウエハ検査用インターフェースにおいて、前記蛇腹部材は、同心状に2つの蛇腹部材が配置された二重構造を呈していることを特徴とする。   The wafer inspection interface according to claim 6 is the wafer inspection interface according to any one of claims 1 to 5, wherein the bellows member has a double structure in which two bellows members are arranged concentrically. It is characterized by presenting.

請求項7記載のウエハ検査用インターフェースは、請求項6記載のウエハ検査用インターフェースにおいて、前記二重構造の蛇腹部材における蛇腹部材相互間の圧力を調整する圧力調整機構を有することを特徴とする。   According to a seventh aspect of the present invention, there is provided the wafer inspection interface according to the sixth aspect, further comprising a pressure adjusting mechanism for adjusting a pressure between the bellows members of the double structure bellows member.

請求項8記載のウエハ検査用インターフェースは、請求項1乃至7の何れか1項に記載のウエハ検査用インターフェースにおいて、前記蛇腹部材は、金属製又は合成樹脂性のベローズであることを特徴とする。   The wafer inspection interface according to claim 8, wherein the bellows member is a metal or synthetic resin bellows according to any one of claims 1 to 7. .

上記課題を解決するために、請求項9記載のウエハ検査装置は、ウエハに形成された半導体デバイスの電気的特性を検査する検査室と、該検査室への前記ウエハの搬出入を行う搬送機構とを備えるウエハ検査装置において、前記検査室はウエハ検査用インターフェースを有し、該ウエハ検査用インターフェースは、ウエハとの対向面に該ウエハに形成された複数の半導体デバイスの電極に対応して設けられた複数のプローブを備えたプローブカードと、該プローブカードの前記プローブが形成された面とは逆の面を支持する支持プレートと、前記ウエハを挟んで前記プローブカードに対向する台状のチャック部材と、該チャック部材と前記支持プレートとの間の空間を密封し、前記支持プレートに一端が固定され、他端が前記チャック部材に当接する筒状の蛇腹部材と、該蛇腹部材の長さを調節する長さ調節機構と、前記蛇腹部材の移動を案内する案内部材と、前記空間を減圧する減圧経路と、を有することを特徴とする。   In order to solve the above problems, a wafer inspection apparatus according to claim 9 includes an inspection chamber for inspecting electrical characteristics of a semiconductor device formed on the wafer, and a transfer mechanism for carrying the wafer into and out of the inspection chamber. In the wafer inspection apparatus, the inspection chamber has a wafer inspection interface, and the wafer inspection interface is provided on the surface facing the wafer corresponding to the electrodes of a plurality of semiconductor devices formed on the wafer. A probe card having a plurality of probes, a support plate for supporting the surface of the probe card opposite to the surface on which the probe is formed, and a trapezoidal chuck facing the probe card with the wafer interposed therebetween The member and the space between the chuck member and the support plate are sealed, one end is fixed to the support plate, and the other end is connected to the chuck member. It has a cylindrical bellows member that contacts, a length adjusting mechanism that adjusts the length of the bellows member, a guide member that guides the movement of the bellows member, and a decompression path that decompresses the space. To do.

本発明によれば、チャック部材と支持プレートとの間に、該チャック部材と支持プレートとの間の空間を密封し、支持プレートに一端が固定され他端がチャック部材に当接する筒状の蛇腹部材を設けたので、該蛇腹部材の長さを長さ調節機構により、所定の長さ、例えばプローブカードの厚さとウエハの厚さとの和から所定のオーバードライブ量を差し引いた長さに調整することによって、ウエハを載置したチャック部材を蛇腹部材の他端に当接させた際、ウエハに設けられた半導体デバイスの複数の電極とプローブカードの複数のプローブとがそれぞれ当接するようになり、これによって、プローブカードにおけるプローブの長さの影響を受けることなく、ウエハに設けられた半導体デバイスの電極とプローブカードのプローブとを確実に当接させることができる。   According to the present invention, a cylindrical bellows that seals a space between the chuck member and the support plate between the chuck member and the support plate, has one end fixed to the support plate and the other end in contact with the chuck member. Since the member is provided, the length of the bellows member is adjusted by a length adjustment mechanism to a predetermined length, for example, a length obtained by subtracting a predetermined overdrive amount from the sum of the probe card thickness and the wafer thickness. By this, when the chuck member on which the wafer is placed is brought into contact with the other end of the bellows member, the plurality of electrodes of the semiconductor device provided on the wafer and the plurality of probes of the probe card come into contact with each other, This ensures that the electrode of the semiconductor device provided on the wafer and the probe of the probe card are secured without being affected by the length of the probe in the probe card. It is possible to contact.

本発明の第1の実施の形態に係るウエハ検査装置の概略構成を示す平面図である。1 is a plan view showing a schematic configuration of a wafer inspection apparatus according to a first embodiment of the present invention. 図1におけるウエハ検査装置のII−II線に沿う断面図である。It is sectional drawing which follows the II-II line of the wafer inspection apparatus in FIG. 図2における検査部に配置されたウエハ検査用インターフェースの構成を概略的に示す断面図である。It is sectional drawing which shows schematically the structure of the interface for wafer inspection arrange | positioned at the test | inspection part in FIG. 図3のウエハ検査装置を用いたウエハに設けられた半導体デバイスの電気的特性検査の工程を示す図である。It is a figure which shows the process of the electrical property test | inspection of the semiconductor device provided in the wafer using the wafer test | inspection apparatus of FIG. 図4におけるウエハ検査用インターフェースよりも短いプローブを有するプローブカードを適用したウエハ検査装置を用いたウエハに設けられた半導体デバイスの電気的特性検査の工程を示す図である。FIG. 5 is a diagram showing a process of electrical characteristic inspection of a semiconductor device provided on a wafer using a wafer inspection apparatus to which a probe card having a probe shorter than the wafer inspection interface in FIG. 4 is applied. 本発明の第2の実施の形態に係るウエハ検査装置のウエハ検査用インターフェースの断面図である。It is sectional drawing of the interface for wafer inspection of the wafer inspection apparatus which concerns on the 2nd Embodiment of this invention. 従来のプローブ装置の概略構成を示す断面図である。It is sectional drawing which shows schematic structure of the conventional probe apparatus.

以下、本発明の実施の形態について図面を参照しながら詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

図1は、本発明の第1の実施の形態に係るウエハ検査用インターフェースを備えたウエハ検査装置の概略構成を示す平面図、図2は、図1におけるウエハ検査装置のII−IIに沿う断面図である。このウエハ検査装置は、ウエハに設けられた全半導体デバイスの全電極をプローブカードの全プローブに対して一度に当接させて電気的特性検査を実行する一括接触型の検査装置である。   FIG. 1 is a plan view showing a schematic configuration of a wafer inspection apparatus including a wafer inspection interface according to the first embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along II-II of the wafer inspection apparatus in FIG. FIG. This wafer inspection apparatus is a collective contact type inspection apparatus that performs electrical characteristic inspection by bringing all electrodes of all semiconductor devices provided on a wafer into contact with all probes of a probe card at once.

図1において、ウエハ検査装置70は、ウエハに設けられた半導体デバイスの電気的特性検査を行う検査領域S30と、当該ウエハ検査装置70にウエハ、ウエハトレイ、プローブカード等の搬出入を行う搬出入領域S10と、該搬出入領域S10と検査領域S30との間に設けられた搬送領域S20とから主として構成されている。   In FIG. 1, a wafer inspection apparatus 70 includes an inspection area S30 for inspecting electrical characteristics of a semiconductor device provided on the wafer, and a carry-in / out area for carrying in / out wafers, wafer trays, probe cards, and the like to / from the wafer inspection apparatus 70. It is mainly composed of S10 and a transfer area S20 provided between the carry-in / out area S10 and the inspection area S30.

搬出入領域S10は、複数の単位搬出入領域11に仕切られている。各単位搬出入領域11には、例えば、フープFの受け入れ機構が設けられている。なお、単位搬出入領域11の一部に隣接して仮位置合わせ装置(プレアライナー)又は検査後のウエハに対して針跡検査を行う針跡検査装置(共に図示省略)を設けることもできる。   The carry-in / out area S <b> 10 is divided into a plurality of unit carry-in / out areas 11. Each unit carry-in / out area 11 is provided with a FOUP F receiving mechanism, for example. A temporary alignment device (pre-aligner) or a needle trace inspection device (both not shown) for performing a needle trace inspection on a wafer after inspection can be provided adjacent to a part of the unit carry-in / out area 11.

搬送領域S20にはウエハの搬出入機構21が設けられており、該搬出入機構21は、搬出入領域S10から受け取った検査前のウエハを搬送領域S20に沿って搬送し、検査領域S30の後述する搬送機構32に受け渡すと共に、検査後のウエハを検査領域S30の搬送機構32から受け取って搬出入領域S10まで搬送する。   A wafer carry-in / out mechanism 21 is provided in the transfer area S20. The carry-in / out mechanism 21 carries the wafer before inspection received from the carry-in / out area S10 along the transfer area S20, and the inspection area S30 will be described later. In addition to the transfer to the transfer mechanism 32, the wafer after inspection is received from the transfer mechanism 32 in the inspection area S30 and transferred to the carry-in / out area S10.

検査領域S30には、複数の検査部31(テスター)が設けられている。隣接する検査部31相互は特に区画されておらず、連続する空間に、それぞれウエハ検査用インターフェースを備えた複数の検査部31が配列されている。   In the inspection area S30, a plurality of inspection units 31 (testers) are provided. Adjacent inspection sections 31 are not particularly partitioned, and a plurality of inspection sections 31 each having a wafer inspection interface are arranged in a continuous space.

図2において、ウエハ検査装置70における検査領域S30は、複数階、図2中3階に分かれており、各階に、例えば、同数の検査部31が設けられ、該検査部31相互間を移動する搬送機構32並びに図示省略した位置合わせ装置及び位置合わせ用カメラがそれぞれ設けられている。搬送機構32は、搬送領域S20を移動する搬出入機構21から受け取った検査前のウエハを載置して対応する検査部31に搬送すると共に、検査部31から受け取った検査後のウエハを、搬送領域S20を移動する搬出入機構21に受け渡す。   2, the inspection area S30 in the wafer inspection apparatus 70 is divided into a plurality of floors and the third floor in FIG. 2. For example, the same number of inspection units 31 are provided on each floor and move between the inspection units 31. A transport mechanism 32, a positioning device and a positioning camera (not shown) are provided. The transport mechanism 32 places the uninspected wafer received from the carry-in / out mechanism 21 moving in the transport area S20 and transports it to the corresponding inspection unit 31, and transports the inspected wafer received from the inspection unit 31. The region S20 is transferred to the moving in / out mechanism 21 that moves.

図3は、図2における検査部31に配置されたウエハ検査用インターフェースの構成を概略的に示す断面図である。   FIG. 3 is a cross-sectional view schematically showing a configuration of a wafer inspection interface arranged in the inspection unit 31 in FIG.

図3において、ウエハ検査用インターフェース40は、検査部31の天井部に配された板状部材からなるヘッドプレート41と、該ヘッドプレート41の下面を構成する支持プレート(以下、「ポゴフレーム」という。)42と、該ポゴフレーム42の下面に配置されたプローブカード43と、検査部31の底部から立設されて図3中、上下方向に伸縮する棒状の昇降機構(以下、「リフター」という。)44と、該リフター44の頂部に設けられた台状のチャック部材45とを有する。   In FIG. 3, a wafer inspection interface 40 includes a head plate 41 made of a plate-like member disposed on the ceiling portion of the inspection unit 31 and a support plate (hereinafter referred to as “pogo frame”) constituting the lower surface of the head plate 41. .) 42, a probe card 43 disposed on the lower surface of the pogo frame 42, and a rod-like lifting mechanism (hereinafter referred to as "lifter") that is erected from the bottom of the inspection unit 31 and expands and contracts in the vertical direction in FIG. .) 44 and a table-like chuck member 45 provided on the top of the lifter 44.

プローブカード43は、基板43aと、該基板43aのウエハWとの対向面に設けられた複数のプローブ43bとから主として構成されており、ポゴフレーム42に、例えば吸着、保持されている。ポゴフレーム42の下面には、プローブカード43の外周部を囲むように、例えば円筒状の蛇腹部材としてベローズ46が配置されている。ベローズ46の一端である上端部はフランジ46aを介してポゴフレーム42に固定されており、他端である下端部には下部フランジ46bが取り付けられている。ベローズ46は下部フランジ46bを介してチャック部材45の上面に当接する。   The probe card 43 is mainly composed of a substrate 43a and a plurality of probes 43b provided on the surface of the substrate 43a facing the wafer W, and is adsorbed and held on the pogo frame 42, for example. On the lower surface of the pogo frame 42, for example, a bellows 46 is disposed as a cylindrical bellows member so as to surround the outer periphery of the probe card 43. An upper end portion which is one end of the bellows 46 is fixed to the pogo frame 42 via a flange 46a, and a lower flange 46b is attached to a lower end portion which is the other end. The bellows 46 contacts the upper surface of the chuck member 45 via the lower flange 46b.

ベローズ46は、伸縮自在であり、下部フランジ46bを変位することによって長さL(ポゴフレーム42からフランジ46bの下面までの距離L)を変更する。距離Lを変更する際、フランジ46bの移動を案内する案内部材(以下、「ガイド部材」という。)47がフランジ46bと一体に設けられており、ガイド部材47は支柱48に沿って上下動することによって下部フランジ46bの図3中、上下方向の移動をガイドする。また、ガイド部材47には、ベローズ46の長さ調節機構としての駆動手段(図示省略)が設けられており、該駆動手段を駆動することによってガイド部材47及びベローズ46の下部フランジ46bが移動してベローズ46の長さを調節する。   The bellows 46 is extendable, and changes the length L (the distance L from the pogo frame 42 to the lower surface of the flange 46b) by displacing the lower flange 46b. When changing the distance L, a guide member (hereinafter referred to as “guide member”) 47 for guiding the movement of the flange 46 b is provided integrally with the flange 46 b, and the guide member 47 moves up and down along the support column 48. This guides the movement of the lower flange 46b in the vertical direction in FIG. The guide member 47 is provided with drive means (not shown) as a mechanism for adjusting the length of the bellows 46, and the guide member 47 and the lower flange 46b of the bellows 46 are moved by driving the drive means. Adjust the length of the bellows 46.

ベローズ46の長さは、例えば、プローブカード43の厚さとウエハWの厚さとの和から、所定のオーバードライブ量を差し引いた長さに調整される。オーバードライブ量とは、ウエハWに設けられた半導体デバイスの電極をプローブカード43のプローブ43bに当接たさせ後、さらにウエハWをプローブカード43に向かって移動させて(以下、この移動を「オーバードライブ」という。)半導体デバイスの複数の電極とプローブカード43の複数のプローブ43bを確実に当接させるため移動量をいう。オーバードライブ量は、例えば10〜150μmであり、電気的特性検査の検査対象であるウエハWに設けられた半導体デバイスの種類、検査条件等によって決定される。   The length of the bellows 46 is adjusted to a length obtained by subtracting a predetermined overdrive amount from the sum of the thickness of the probe card 43 and the thickness of the wafer W, for example. The amount of overdrive means that the electrode of the semiconductor device provided on the wafer W is brought into contact with the probe 43b of the probe card 43, and then the wafer W is further moved toward the probe card 43 (hereinafter, this movement is referred to as “ This is referred to as “overdrive”.) The amount of movement to ensure contact between the plurality of electrodes of the semiconductor device and the plurality of probes 43b of the probe card 43. The amount of overdrive is, for example, 10 to 150 μm, and is determined by the type of semiconductor device provided on the wafer W to be inspected for electrical characteristic inspection, the inspection conditions, and the like.

ベローズ46の長さLを上述したように調節することによって、ウエハWを載置したチャック部材45をベローズ46の下部フランジ46bに当接させると、ウエハWに設けられた半導体デバイスの複数の電極とプローブカード43に設けられた複数のプローブ43bの先端部とがそれぞれ確実に当接するようになる。   By adjusting the length L of the bellows 46 as described above, when the chuck member 45 on which the wafer W is placed is brought into contact with the lower flange 46b of the bellows 46, a plurality of electrodes of the semiconductor device provided on the wafer W And the tips of the plurality of probes 43b provided on the probe card 43 come into contact with each other reliably.

チャック部材45は搬送機構32(図2参照)の移動に伴って移動し、搬出入機構21から(図1参照)から未検査のウエハWを受け取り、例えば、検査部31に隣接する位置まで移動した位置合わせ装置49に搬送し、チャック部材45とウエハWとの位置合わせ、ひいてはウエハWと検査部31のウエハ検査用インターフェース40に設けられたプローブカード43との位置合わせを行う。その後、チャック部材45は、プローブカード43に対して位置合わせされたウエハWをウエハ検査用インターフェース40の真下まで搬送し、リフター44によってプローブカード43に向かって上方向に移動し、これによって、該チャック部材45の上面をベローズ46の下部フランジ46bの下面に当接する。このとき、ウエハWに設けられた半導体デバイスの複数の電極とプローブカード43の複数のプローブ43bの先端部とがそれぞれ良好、且つ確実に当接する。   The chuck member 45 moves as the transport mechanism 32 (see FIG. 2) moves, receives the uninspected wafer W from the carry-in / out mechanism 21 (see FIG. 1), and moves to a position adjacent to the inspection unit 31, for example. Then, the wafer is transferred to the alignment device 49, where the chuck member 45 and the wafer W are aligned, and the wafer W and the probe card 43 provided in the wafer inspection interface 40 of the inspection unit 31 are aligned. Thereafter, the chuck member 45 transports the wafer W aligned with the probe card 43 to a position just below the wafer inspection interface 40, and moves upward toward the probe card 43 by the lifter 44. The upper surface of the chuck member 45 is brought into contact with the lower surface of the lower flange 46 b of the bellows 46. At this time, the plurality of electrodes of the semiconductor device provided on the wafer W and the tips of the plurality of probes 43b of the probe card 43 are in good and reliable contact with each other.

チャック部材45の上面がベローズ46の下部フランジ46bの下面に当接した状態で、チャック部材45の下部フランジ46bとの当接面に開口し、Oリング53によって囲まれた吸引経路52を介して下部フランジ46bが吸引され、これによって、チャック部材45とフランジ46bとが密着する。その後、ポゴフレーム42、チャック部材45及びベローズ46で囲まれた空間Sに開口する減圧経路51を介して減圧手段によって空間Sが減圧され、これによって、ウエハWに設けられた半導体デバイスの電極とプローブカード43のプローブ43bとの良好な当接状態が保持される。このときの空間Sの圧力は、例えば−3〜−15Paに調整される。   With the upper surface of the chuck member 45 in contact with the lower surface of the lower flange 46 b of the bellows 46, the chuck member 45 opens to the contact surface with the lower flange 46 b of the chuck member 45 and passes through the suction path 52 surrounded by the O-ring 53. The lower flange 46b is sucked, whereby the chuck member 45 and the flange 46b are brought into close contact with each other. Thereafter, the space S is depressurized by the depressurization means via the depressurization path 51 that opens to the space S surrounded by the pogo frame 42, the chuck member 45, and the bellows 46, and thereby the semiconductor device electrodes provided on the wafer W A good contact state of the probe card 43 with the probe 43b is maintained. At this time, the pressure in the space S is adjusted to, for example, −3 to −15 Pa.

ウエハWに設けられた半導体デバイスの複数の電極とプローブカード43の複数のプローブ43bの先端部とが確実に当接した当接状態が保持された後、検査部31は、ウエハWに設けられた複数の半導体デバイスの電気的特性検査を行う。   After the contact state in which the plurality of electrodes of the semiconductor device provided on the wafer W and the tips of the plurality of probes 43b of the probe card 43 are securely contacted is maintained, the inspection unit 31 is provided on the wafer W. In addition, electrical characteristic inspection of a plurality of semiconductor devices is performed.

以下に、このような構成のウエハ検査用インターフェースを備えたウエハ検査装置を用いたウエハに形成された半導体デバイスの電気的特性検査について具体的に説明する。   Hereinafter, the electrical characteristic inspection of the semiconductor device formed on the wafer using the wafer inspection apparatus having the wafer inspection interface having the above configuration will be described in detail.

図4は、図3のウエハ検査用インターフェースを備えたウエハ検査装置を用いたウエハに形成された半導体デバイスの電気的特性検査の工程を示す図である。   FIG. 4 is a diagram showing a process of inspecting electrical characteristics of a semiconductor device formed on a wafer using a wafer inspection apparatus having the wafer inspection interface of FIG.

図4において、このウエハ検査用インターフェース40は、後述する図5におけるウエハ検査用インターフェースに比べて、比較的長いプローブを有するプローブカードを備えたものである。   In FIG. 4, the wafer inspection interface 40 includes a probe card having a relatively long probe as compared with a wafer inspection interface in FIG.

ウエハに設けられた半導体デバイスの電気的特性検査を実施するに際し、先ず、電気的特性検査の対象となる半導体デバイスの電極に対応して所定長さのプローブ43bが複数設けられたプローブカード43を有するウエハ検査用インターフェース40において(図4(A))、ベローズ46の長さを調整する。   When performing electrical characteristic inspection of a semiconductor device provided on a wafer, first, a probe card 43 provided with a plurality of probes 43b having a predetermined length corresponding to the electrode of the semiconductor device to be subjected to electrical characteristic inspection is provided. In the wafer inspection interface 40 (FIG. 4A), the length of the bellows 46 is adjusted.

すなわち、ウエハ検査用インターフェース40におけるガイド部材47を下部フランジ46bと共に、図示省略した駆動手段(ベローズの長さ調節機構)によって、図3中、上下方向に移動させてベローズ46の長さを、プローブカード43の厚さとウエハWの厚さとの和からオーバードライブ量として、例えば100μmを差し引いた長さL1に調整する(図4(B))。   That is, the guide member 47 in the wafer inspection interface 40 is moved up and down in FIG. 3 by the driving means (bellows length adjusting mechanism) (not shown) together with the lower flange 46b, so that the length of the bellows 46 is changed. The overdrive amount is adjusted to a length L1 obtained by subtracting, for example, 100 μm from the sum of the thickness of the card 43 and the thickness of the wafer W (FIG. 4B).

次いで、チャック部材45が、搬送機構32によって移動して搬出入機構21から未検査のウエハWを受け取り、該ウエハWをウエハ検査用インターフェース40を備えた検査部31に隣接する位置まで移動した位置合わせ装置49(図3参照)まで搬送し、チャック部材45に対するウエハWの位置合わせ、ひいてはウエハ検査用インターフェース40のプローブカード43に対するウエハWの位置合わせを行い、その後、チャック部材45は、ウエハWを載置したままウエハ検査用インターフェース40の下方まで移動する(図4(C))。   Next, the chuck member 45 is moved by the transport mechanism 32 to receive the uninspected wafer W from the carry-in / out mechanism 21, and the position where the wafer W is moved to a position adjacent to the inspection unit 31 having the wafer inspection interface 40. The wafer W is conveyed to the aligning device 49 (see FIG. 3), and the wafer W is aligned with the chuck member 45, and the wafer W is aligned with the probe card 43 of the wafer inspection interface 40. Is moved below the wafer inspection interface 40 (FIG. 4C).

次いで、リフター44が、プローブカード40に対して位置合わせされたウエハWを載置したチャック部材45を上方に向かって移動させ、チャック部材45の上面をベローズ46の下部フランジ46bに当接させる。このとき、ウエハWに設けられた半導体デバイスの複数の電極とプローブカード43の複数のプローブ43bの先端部がそれぞれ当接し、且つ、ウエハWがプローブカード43に向かって、例えば100μmだけオーバードライブされることによって、ウエハWに設けられた半導体デバイスの複数の電極とプローブカード43に設けられた複数のプローブ43bとがそれぞれ確実に当接する(図4(D))。   Next, the lifter 44 moves upward the chuck member 45 on which the wafer W aligned with the probe card 40 is placed, and brings the upper surface of the chuck member 45 into contact with the lower flange 46 b of the bellows 46. At this time, the plurality of electrodes of the semiconductor device provided on the wafer W and the tips of the plurality of probes 43b of the probe card 43 are in contact with each other, and the wafer W is overdriven toward the probe card 43 by, for example, 100 μm. As a result, the plurality of electrodes of the semiconductor device provided on the wafer W and the plurality of probes 43b provided on the probe card 43 are reliably brought into contact with each other (FIG. 4D).

次いで、ベローズ46の下部フランジ46bとチャック部材45との当接部が吸引経路52を介して図示省略した、例えばバキュームポンプによって吸引され、下部フランジ46bとチャック部材45とを密着させ、その後、ポゴフレーム42、チャック部材45及びベローズ46で囲まれた空間Sを、チャック部材45の上面に開口する減圧経路51を介して図示省略した減圧手段によって減圧し、ウエハWに設けられた半導体デバイスの複数の電極とプローブカード43の複数のプローブ43bの先端部との良好な接触状態を保持する。   Next, a contact portion between the lower flange 46b of the bellows 46 and the chuck member 45 is sucked by, for example, a vacuum pump (not shown) via the suction path 52, and the lower flange 46b and the chuck member 45 are brought into close contact with each other. A space S surrounded by the frame 42, the chuck member 45, and the bellows 46 is decompressed by decompression means (not shown) via a decompression path 51 that opens to the upper surface of the chuck member 45, and a plurality of semiconductor devices provided on the wafer W are provided. The electrodes are in good contact with the tips of the plurality of probes 43b of the probe card 43.

このようにしてウエハ検査用インターフェース40に支持されたプローブカード43にウエハWを接触させた後、検査部31がウエハWに設けられた半導体デバイスの電気的特性検査を行う。   After the wafer W is brought into contact with the probe card 43 supported by the wafer inspection interface 40 in this way, the inspection unit 31 performs an electrical characteristic inspection of the semiconductor device provided on the wafer W.

本実施の形態によれば、チャック部材45とポゴフレーム42との間の空間Sを密封し、ポゴフレーム42に一端が固定され、他端がチャック部材45に当接する筒状の部材としてベローズ46を用い、該ベローズの長さを調節する長さ調節機構を設けたので、ベローズ46の長さを、プローブカード43の厚さとウエハWの厚さとの和から所定のオーバードライブ量を差し引いた最適長さに調節することができるので、ベローズ46の長さをプローブカード43のプローブ43bの長さに応じて変更することができ、プローブカード43におけるプローブ43bの長さの影響を受けることなく、ウエハに設けられた半導体デバイスの電極とプローブカードのプローブとを適正状態で当接させ、良好に接触させることができ、もって、半導体デバイスの電気的特性の検査の精度を向上させることができる。   According to the present embodiment, the space S between the chuck member 45 and the pogo frame 42 is sealed, one end is fixed to the pogo frame 42, and the other end is a bellows 46 as a cylindrical member that abuts the chuck member 45. And a length adjusting mechanism for adjusting the length of the bellows is provided. Therefore, the length of the bellows 46 is optimally obtained by subtracting a predetermined overdrive amount from the sum of the thickness of the probe card 43 and the thickness of the wafer W. Since the length can be adjusted, the length of the bellows 46 can be changed according to the length of the probe 43b of the probe card 43, and without being affected by the length of the probe 43b in the probe card 43, The electrodes of the semiconductor device provided on the wafer and the probe of the probe card can be brought into contact with each other in an appropriate state, so that the semiconductor can be satisfactorily contacted. It is possible to improve the inspection accuracy of the electrical characteristics of devices.

また、ウエハWをプローブカード43に当接させた後、更に所定のオーバードライブ量だけオーバードライブさせるので、半導体デバイスの電極とプローブカード43のプローブ43bとが確実に接触して電気的接触抵抗を低減することができる。   Further, after the wafer W is brought into contact with the probe card 43, it is further overdriven by a predetermined overdrive amount, so that the electrode of the semiconductor device and the probe 43b of the probe card 43 are surely in contact with each other to reduce the electrical contact resistance. Can be reduced.

また、本実施の形態によれば、ベローズと該ベローズの下部フランジの移動をガイドするガイド部材47を設けたので、ベローズが伸長又は短縮する際のブレを防止することができる。   Moreover, according to this Embodiment, since the guide member 47 which guides the movement of a bellows and the lower flange of this bellows was provided, the blurring at the time of a bellows extending | stretching or shortening can be prevented.

次に、短いプローブを有するプローブカードを適用したウエハ検査装置を用いたウエハに設けられた半導体デバイスの電気的特性検査について説明する。   Next, an electrical characteristic inspection of a semiconductor device provided on a wafer using a wafer inspection apparatus to which a probe card having a short probe is applied will be described.

図5は、図4におけるウエハ検査用インターフェースよりも短いプローブを有するプローブカードを適用したウエハ検査装置を用いたウエハに設けられた半導体デバイスの電気的特性検査の工程を示す図である。   FIG. 5 is a diagram showing an electrical characteristic inspection process of a semiconductor device provided on a wafer using a wafer inspection apparatus to which a probe card having a probe shorter than the wafer inspection interface in FIG. 4 is applied.

図5において、プローブカード43のプローブ43cの長さが、図4のプローブカード43におけるプローブ43bと比較して短い以外は、各構成部材の構成及び作用は図4と同様であり、それぞれ同様の符号を付して説明を省略する。   In FIG. 5, the configuration and operation of each component are the same as those in FIG. 4 except that the length of the probe 43c of the probe card 43 is shorter than that of the probe 43b in the probe card 43 of FIG. The reference numerals are attached and the description is omitted.

図5において、ベローズ46の長さL2を、プローブカード43の厚さとウエハWの厚さとの和から、所定のオーバードドライブ量(例えば、100μm)を差し引いた長さとしたが、ベローズ46の長さL2と、図4におけるベローズ46の長さL1との関係は、L1>L2である。これは、本実施の形態に係るウエハ検査装置におけるプローブカード43のプローブ43cの長さが、図4のプローブカード43のプローブ43bの長さに比べて短いことに起因している。   In FIG. 5, the length L2 of the bellows 46 is a length obtained by subtracting a predetermined overdrive amount (for example, 100 μm) from the sum of the thickness of the probe card 43 and the thickness of the wafer W. The relationship between the length L2 and the length L1 of the bellows 46 in FIG. 4 is L1> L2. This is because the length of the probe 43c of the probe card 43 in the wafer inspection apparatus according to the present embodiment is shorter than the length of the probe 43b of the probe card 43 in FIG.

しかしながら、図5において、プローブカード43のプローブ43cの先端部とベローズ46の下部フランジ46の下面との距離ΔL2(図5(B))は、図4におけるプローブカード43のプローブ43bの先端部とベローズ46の下部フランジ46の下面との距離ΔL1(図4(B))とが同じ長さに設定されている。距離ΔL2と、距離ΔL1は、共にウエハWの厚さから所定のオーバードライブ量、例えば100μmを差し引いた長さに設定されている。これによって、チャック部材45をベローズ46の下部フランジ46bに当接させた際、プローブの長さに拘わらず、ウエハWに設けられた半導体デバイスの電極とプローブカード43のプローブ43c(43b)とがそれぞれ良好、且つ確実に当接し、その後の半導体デバイスの電気的特性検査を高精度に行うことができる。   However, in FIG. 5, the distance ΔL2 (FIG. 5B) between the tip of the probe 43c of the probe card 43 and the lower surface of the lower flange 46 of the bellows 46 is the distance between the tip of the probe 43b of the probe card 43 in FIG. The distance ΔL1 (FIG. 4B) with the lower surface of the lower flange 46 of the bellows 46 is set to the same length. Both the distance ΔL2 and the distance ΔL1 are set to a length obtained by subtracting a predetermined overdrive amount, for example, 100 μm from the thickness of the wafer W. As a result, when the chuck member 45 is brought into contact with the lower flange 46b of the bellows 46, the electrodes of the semiconductor device provided on the wafer W and the probes 43c (43b) of the probe card 43 regardless of the length of the probe. Each of them is in good and reliable contact, and the subsequent electrical characteristic inspection of the semiconductor device can be performed with high accuracy.

図6は、本発明の第2の実施の形態に係るウエハ検査装置のウエハ検査用インターフェースの断面図である。このウエハ検査装置におけるウエハ検査用インターフェース40が、図4のウエハ検査用インターフェースと異なる点は、ベローズ46に代えて二重構造のベローズ56を適用した点である。   FIG. 6 is a cross-sectional view of the wafer inspection interface of the wafer inspection apparatus according to the second embodiment of the present invention. The wafer inspection interface 40 in this wafer inspection apparatus is different from the wafer inspection interface of FIG. 4 in that a double structure bellows 56 is used instead of the bellows 46.

本実施の形態に係るウエハ検査装置を用いたウエハWに設けられた半導体デバイスの電気的特性検査は、上述の図4の場合と同様に行われるが、二重構造のベローズ56のベローズ相互で囲まれた空間を図示省略した圧力調整装置を用いて加圧又は減圧することによって、ベローズ55の下部フランジ56bを変位させることができ、これによって、ベローズ56の長さ調整を行う。   The electrical characteristic inspection of the semiconductor device provided on the wafer W using the wafer inspection apparatus according to the present embodiment is performed in the same manner as in the case of FIG. 4 described above, but between the bellows 56 of the double structure bellows 56. The lower flange 56b of the bellows 55 can be displaced by pressurizing or depressurizing the enclosed space using a pressure adjusting device (not shown), whereby the length of the bellows 56 is adjusted.

本実施の形態によれば、ベローズ56を二重構造としたので、該二重構造のベローズ相互間の圧力を調整することによってベローズ56の長さを適正長さに調整することができるので、図4の実施の形態と同様、プローブカードにおけるプローブ長さの影響を受けることがなくウエハに設けられた半導体デバイスの電極とプローブカードのプローブとを良好に当接させることができ、もって、半導体デバイスの電気的特性の検査の精度を向上させることができる。   According to the present embodiment, since the bellows 56 has a double structure, the length of the bellows 56 can be adjusted to an appropriate length by adjusting the pressure between the bellows of the double structure. Similar to the embodiment of FIG. 4, the electrode of the semiconductor device provided on the wafer and the probe of the probe card can be satisfactorily brought into contact with each other without being affected by the probe length in the probe card. The accuracy of the inspection of the electrical characteristics of the device can be improved.

なお、本実施の形態において、ベローズの移動をガイドするガイド部材47を設けたので、ベローズに代えて断面リップ状のOリングを適用することもできる。   In the present embodiment, since the guide member 47 for guiding the movement of the bellows is provided, an O-ring having a cross-sectional lip shape can be applied instead of the bellows.

以上、本発明について、上記各実施の形態を用いて説明したが、本発明は上記実施の形態に限定されるものではない。   As mentioned above, although this invention was demonstrated using said each embodiment, this invention is not limited to the said embodiment.

W ウエハ
S 空間
32 搬送機構
40 ウエハ検査用インターフェース
42 ポゴフレーム
43 プローブカード
43b プローブ
44 昇降装置(リフター)
45 チャック部材
46 ベローズ
46b 下部フランジ
47 ガイド部材
W Wafer S Space 32 Transfer mechanism 40 Wafer inspection interface 42 Pogo frame 43 Probe card 43b Probe 44 Lifting device (lifter)
45 Chuck member 46 Bellows 46b Lower flange 47 Guide member

Claims (9)

ウエハとの対向面に該ウエハに形成された複数の半導体デバイスの電極に対応して設けられた複数のプローブを備えたプローブカードと、
該プローブカードの前記プローブが形成された面とは逆の面を支持する支持プレートと、
前記ウエハを挟んで前記プローブカードに対向する台状のチャック部材と、
該チャック部材と前記支持プレートとの間の空間を密封し、前記支持プレートに一端が固定され、他端が前記チャック部材に当接する筒状の蛇腹部材と、
該蛇腹部材の長さを調節する長さ調節機構と、
前記蛇腹部材の移動を案内する案内部材と、
前記空間を減圧する減圧経路と、
を有することを特徴とするウエハ検査用インターフェース。
A probe card comprising a plurality of probes provided on the surface facing the wafer corresponding to the electrodes of a plurality of semiconductor devices formed on the wafer;
A support plate for supporting a surface of the probe card opposite to the surface on which the probe is formed;
A table-like chuck member facing the probe card across the wafer;
A cylindrical bellows member that seals a space between the chuck member and the support plate, one end of which is fixed to the support plate, and the other end abuts the chuck member;
A length adjusting mechanism for adjusting the length of the bellows member;
A guide member for guiding the movement of the bellows member;
A decompression path for decompressing the space;
A wafer inspection interface characterized by comprising:
前記長さ調節機構は、前記蛇腹部材の長さを、前記プローブカードの厚さと前記ウエハの厚さとの和から所定のオーバードライブ量を差し引いた長さに調節することを特徴とする請求項1記載のウエハ検査用インターフェース。   The length adjustment mechanism adjusts the length of the bellows member to a length obtained by subtracting a predetermined overdrive amount from the sum of the thickness of the probe card and the thickness of the wafer. The described wafer inspection interface. 前記所定のオーバードライブ量は、10μm〜150μmであることを特徴とする請求項2記載のウエハ検査用インターフェース。   The wafer inspection interface according to claim 2, wherein the predetermined overdrive amount is 10 μm to 150 μm. 前記蛇腹部材は前記他端にフランジ部を有し、該フランジ部によって前記チャック部材に当接することを特徴とする請求項1乃至3の何れか1項に記載のウエハ検査用インターフェース。   4. The wafer inspection interface according to claim 1, wherein the bellows member has a flange portion at the other end, and contacts the chuck member by the flange portion. 5. 前記フランジ部と、前記チャック部材との当接面を吸引して前記フランジ部と前記チャック部材とを密着させる吸引経路を有することを特徴とする請求項4記載のウエハ検査用インターフェース。   5. The wafer inspection interface according to claim 4, further comprising a suction path for sucking a contact surface between the flange portion and the chuck member to bring the flange portion and the chuck member into close contact with each other. 前記蛇腹部材は、同心状に2つの蛇腹部材が配置された二重構造を呈していることを特徴とする請求項1乃至5の何れか1項に記載のウエハ検査用インターフェース。   6. The wafer inspection interface according to claim 1, wherein the bellows member has a double structure in which two bellows members are arranged concentrically. 前記二重構造の蛇腹部材における蛇腹部材相互間の圧力を調整する圧力調整機構を有することを特徴とする請求項6記載のウエハ検査用インターフェース。   7. The wafer inspection interface according to claim 6, further comprising a pressure adjusting mechanism that adjusts a pressure between the bellows members in the double bellows member. 前記蛇腹部材は、金属製又は合成樹脂性のベローズであることを特徴とする請求項1乃至7の何れか1項に記載のウエハ検査用インターフェース。   The wafer inspection interface according to any one of claims 1 to 7, wherein the bellows member is a metal or synthetic resin bellows. ウエハに形成された半導体デバイスの電気的特性を検査する検査室と、該検査室への前記ウエハの搬出入を行う搬送機構とを備えるウエハ検査装置において、
前記検査室はウエハ検査用インターフェースを有し、
該ウエハ検査用インターフェースは、
ウエハとの対向面に該ウエハに形成された複数の半導体デバイスの電極に対応して設けられた複数のプローブを備えたプローブカードと、
該プローブカードの前記プローブが形成された面とは逆の面を支持する支持プレートと、
前記ウエハを挟んで前記プローブカードに対向する台状のチャック部材と、
該チャック部材と前記支持プレートとの間の空間を密封し、前記支持プレートに一端が固定され、他端が前記チャック部材に当接する筒状の蛇腹部材と、
該蛇腹部材の長さを調節する長さ調節機構と、
前記蛇腹部材の移動を案内する案内部材と、
前記空間を減圧する減圧経路と、
を有することを特徴とするウエハ検査装置。
In a wafer inspection apparatus comprising an inspection room for inspecting electrical characteristics of a semiconductor device formed on a wafer, and a transport mechanism for carrying the wafer into and out of the inspection room,
The inspection room has a wafer inspection interface;
The wafer inspection interface is:
A probe card comprising a plurality of probes provided on the surface facing the wafer corresponding to the electrodes of a plurality of semiconductor devices formed on the wafer;
A support plate for supporting a surface of the probe card opposite to the surface on which the probe is formed;
A table-like chuck member facing the probe card across the wafer;
A cylindrical bellows member that seals a space between the chuck member and the support plate, one end of which is fixed to the support plate, and the other end abuts the chuck member;
A length adjusting mechanism for adjusting the length of the bellows member;
A guide member for guiding the movement of the bellows member;
A decompression path for decompressing the space;
A wafer inspection apparatus comprising:
JP2012128712A 2012-06-06 2012-06-06 Wafer inspection interface and wafer inspection apparatus Active JP5952645B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2012128712A JP5952645B2 (en) 2012-06-06 2012-06-06 Wafer inspection interface and wafer inspection apparatus
CN201380029802.9A CN104380449B (en) 2012-06-06 2013-05-31 Wafer inspection interface and wafer inspector
PCT/JP2013/065766 WO2013183740A1 (en) 2012-06-06 2013-05-31 Wafer inspection interface and wafer inspection device
US14/405,601 US9689894B2 (en) 2012-06-06 2013-05-31 Wafer inspection interface and wafer inspection apparatus
KR1020147034173A KR101658816B1 (en) 2012-06-06 2013-05-31 Wafer inspection interface and wafer inspection device
TW102120161A TWI593981B (en) 2012-06-06 2013-06-06 Wafer inspection interface and wafer inspection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012128712A JP5952645B2 (en) 2012-06-06 2012-06-06 Wafer inspection interface and wafer inspection apparatus

Publications (2)

Publication Number Publication Date
JP2013254812A JP2013254812A (en) 2013-12-19
JP5952645B2 true JP5952645B2 (en) 2016-07-13

Family

ID=49712126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012128712A Active JP5952645B2 (en) 2012-06-06 2012-06-06 Wafer inspection interface and wafer inspection apparatus

Country Status (6)

Country Link
US (1) US9689894B2 (en)
JP (1) JP5952645B2 (en)
KR (1) KR101658816B1 (en)
CN (1) CN104380449B (en)
TW (1) TWI593981B (en)
WO (1) WO2013183740A1 (en)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5952645B2 (en) * 2012-06-06 2016-07-13 東京エレクトロン株式会社 Wafer inspection interface and wafer inspection apparatus
JP6099347B2 (en) 2012-10-03 2017-03-22 東京エレクトロン株式会社 Wafer mounting method and wafer inspection apparatus
JP6423660B2 (en) * 2014-09-09 2018-11-14 東京エレクトロン株式会社 Method for determining pressure setting value for inspection in wafer inspection apparatus
JP6400412B2 (en) 2014-09-29 2018-10-03 東京エレクトロン株式会社 Conveying method and inspection system
JP6300136B2 (en) * 2015-07-23 2018-03-28 株式会社東京精密 Prober
JP6615698B2 (en) 2016-06-20 2019-12-04 東京エレクトロン株式会社 Conveying device, conveying method, and inspection system
JP6832654B2 (en) 2016-09-09 2021-02-24 東京エレクトロン株式会社 Inspection system adjustment method and auxiliary elements used for it
JP6655514B2 (en) * 2016-09-21 2020-02-26 東京エレクトロン株式会社 Substrate inspection method and substrate inspection device
JP6655516B2 (en) 2016-09-23 2020-02-26 東京エレクトロン株式会社 Board inspection equipment
JP6823986B2 (en) * 2016-09-28 2021-02-03 東京エレクトロン株式会社 Board inspection equipment and board inspection method
JP6895772B2 (en) 2017-03-07 2021-06-30 東京エレクトロン株式会社 Inspection equipment and contact method
JP6785186B2 (en) * 2017-05-18 2020-11-18 東京エレクトロン株式会社 Inspection system and temperature measurement method in inspection system
JP6869123B2 (en) * 2017-06-23 2021-05-12 東京エレクトロン株式会社 Probe device and needle trace transfer method
JP6827380B2 (en) 2017-07-11 2021-02-10 東京エレクトロン株式会社 Inspection equipment and maintenance guidance method
JP6887332B2 (en) * 2017-07-19 2021-06-16 東京エレクトロン株式会社 Inspection system
JP6827385B2 (en) 2017-08-03 2021-02-10 東京エレクトロン株式会社 Inspection system
US10388579B2 (en) * 2017-09-21 2019-08-20 Texas Instruments Incorporated Multi-plate semiconductor wafer testing systems
US11619652B2 (en) 2018-10-31 2023-04-04 Unitechno Inc. Inspection socket
JP6647379B2 (en) * 2018-12-18 2020-02-14 東京エレクトロン株式会社 Inspection system
CN111951878A (en) * 2019-05-16 2020-11-17 第一检测有限公司 Detection equipment, chip bearing device and electric connection unit
CN113495178B (en) 2020-04-07 2024-11-15 迪科特测试科技(苏州)有限公司 Shielding for detection systems
JP7706331B2 (en) * 2021-10-19 2025-07-11 東京エレクトロン株式会社 Inspection device and inspection method

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3172760B2 (en) * 1997-03-07 2001-06-04 東京エレクトロン株式会社 Vacuum contactor
JP2000164647A (en) * 1998-11-24 2000-06-16 Matsushita Electric Ind Co Ltd Inspection device for wafer cassette and semiconductor integrated circuit
JP2001203244A (en) * 2000-01-19 2001-07-27 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit inspection method, semiconductor integrated circuit inspection apparatus, and alignment apparatus
JP4088401B2 (en) * 2000-05-29 2008-05-21 松下電器産業株式会社 Wafer cassette device
JP3891798B2 (en) * 2001-06-19 2007-03-14 松下電器産業株式会社 Probe device
JP4782953B2 (en) * 2001-08-06 2011-09-28 東京エレクトロン株式会社 Probe card characteristic measuring device, probe device, and probe method
JP4173306B2 (en) 2001-11-30 2008-10-29 東京エレクトロン株式会社 Reliability evaluation test apparatus, reliability evaluation test system, and reliability evaluation test method
JP4548817B2 (en) 2002-10-18 2010-09-22 東京エレクトロン株式会社 Probe device
US7098650B2 (en) * 2003-07-28 2006-08-29 Nextest Systems Corporation Apparatus for planarizing a probe card and method using same
CN101133338A (en) * 2004-12-02 2008-02-27 Sv探针私人有限公司 Probe card with segmented substrate
JP2009130114A (en) * 2007-11-22 2009-06-11 Tokyo Electron Ltd Inspecting apparatus
JP2009133722A (en) * 2007-11-30 2009-06-18 Tokyo Electron Ltd Probe device
JP5222038B2 (en) 2008-06-20 2013-06-26 東京エレクトロン株式会社 Probe device
JPWO2010007653A1 (en) 2008-07-14 2012-01-05 株式会社アドバンテスト Socket guide, socket, pusher and electronic component testing equipment
JP5427536B2 (en) 2009-10-01 2014-02-26 東京エレクトロン株式会社 Probe card
JP5436146B2 (en) 2009-10-23 2014-03-05 パナソニック株式会社 Wafer inspection equipment
JP5675239B2 (en) 2010-09-15 2015-02-25 東京エレクトロン株式会社 Wafer inspection interface and wafer inspection apparatus
JP5952645B2 (en) * 2012-06-06 2016-07-13 東京エレクトロン株式会社 Wafer inspection interface and wafer inspection apparatus

Also Published As

Publication number Publication date
CN104380449A (en) 2015-02-25
CN104380449B (en) 2016-12-14
KR20150022807A (en) 2015-03-04
JP2013254812A (en) 2013-12-19
KR101658816B1 (en) 2016-09-22
US9689894B2 (en) 2017-06-27
TWI593981B (en) 2017-08-01
WO2013183740A1 (en) 2013-12-12
US20150168449A1 (en) 2015-06-18
TW201415050A (en) 2014-04-16

Similar Documents

Publication Publication Date Title
JP5952645B2 (en) Wafer inspection interface and wafer inspection apparatus
JP6031292B2 (en) Board contact method to probe card
JP7245984B2 (en) prober
TWI756377B (en) Inspection device and contact method
US9638745B2 (en) Wafer mounting method and wafer inspection device
JP5664938B2 (en) Prober and probe inspection method
JP5987967B2 (en) Probing apparatus and probe contact method
WO2016024346A1 (en) Prober and probe testing method
JP2013191737A (en) Wafer inspection device
JP5941713B2 (en) Wafer inspection interface and wafer inspection apparatus
JP2015097292A (en) Positioning and fixing device
KR101744055B1 (en) Device for causing substrate to contact probe card, and substrate inspection apparatus provided with same
JP2010016053A (en) Transfer mechanism for target object to be inspected
KR20230055953A (en) Inspection apparatus and inspection method
KR102413393B1 (en) Inspection apparatus
JP5692621B1 (en) Measuring apparatus and measuring method
JP2023082554A (en) Case and prober

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160610

R150 Certificate of patent or registration of utility model

Ref document number: 5952645

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250