JP5950226B2 - 静電容量型圧力センサおよびその製造方法、圧力センサパッケージ - Google Patents

Description

本発明は、静電容量型圧力センサおよびその製造方法、ならびに静電容量型圧力センサを備えるパッケージに関する。

近年、スマートフォン（Smartphone）等の普及によって、高さ方向のセンシングを可能にする圧力センサの利用が増加している。圧力センサとして、ピエゾ抵抗素子の抵抗値の変化量を圧力の変化量として検出するピエゾ抵抗型圧力センサが提案されている。
たとえば、特許文献１は、ベース基板と、凹部が形成され、ベース基板に貼り合わせられることによって当該凹部とベース基板との間に空間を区画するキャップ基板と、ベース基板の一部を利用して空間内に形成されたメンブレンと、メンブレンに形成された圧力センサ素子として機能する不純物拡散領域とを含む、圧力センサを開示している。この圧力センサでは、メンブレンが印加された圧力に応じて変位し、当該変位に伴う不純物拡散領域の抵抗値の変化を測定して圧力を検出する。

特開２０１１−１４６６８７号公報

しかしながら、ピエゾ抵抗素子は周囲温度の変化に依存しやすく、周囲温度が多様に変化する状況の中では検出精度にばらつきが生じやすい。そのため、ピエゾ抵抗素子を用いた圧力センサでは、圧力検出の際に補正が欠かせない。
そこで、本発明の目的は、検出精度のばらつきを小さくでき、さらに、差動出力によって微小な圧力変化にも対応可能な検出精度を備える静電容量型の圧力センサおよびこれを備えるパッケージを提供することである。

また、本発明の他の目的は、検出精度のばらつきを小さくでき、さらに、差動出力によって微小な圧力変化にも対応可能な検出精度を備える静電容量型の圧力センサを簡単に製造することができる製造方法を提供することである。

本発明の静電容量型圧力センサは、内部に絶縁層を有する半導体基板と、前記半導体基板における前記絶縁層の内方領域を取り囲み、前記半導体基板の一部からなるセンサ領域を、前記絶縁層と共に前記半導体基板の表面部に区画する第１絶縁部と、前記センサ領域の表面部の下方の領域を、前記第１絶縁部を横切る方向に沿って選択的に分断し、底部が前記絶縁層で画成された基準圧室と、前記基準圧室の上方にある前記センサ領域の前記表面部を、前記第１絶縁部を横切る方向に沿って選択的に分断する第２絶縁部と、前記センサ領域を前記半導体基板の表面から前記絶縁層に達するまで、前記第１絶縁部を横切る方向に沿って選択的に分断し、前記表面側が開放されたトレンチとを含み、前記センサ領域は、前記基準圧室、前記第２絶縁部および前記トレンチによって、前記半導体基板の前記表面に沿う横方向に順に配置され、互いに絶縁された少なくとも３つの半導体部分に区画されており、当該３つの半導体部分は、前記基準圧室と前記トレンチとの間に配置されたメンブレンと、前記メンブレンに対して前記基準圧室を隔てて対向する第１電極と、前記メンブレンに対して前記トレンチを隔てて対向する第２電極とを含み、み、
前記第１電極と前記メンブレンによって構成された第１キャパシタの静電容量の変化量と、前記メンブレンと前記第２電極によって構成された第２キャパシタの静電容量の変化量との差分に基づいて、前記メンブレンに作用した圧力を検出する（請求項１）。

この構成によれば、基準圧室を挟んで互いに対向する第１電極とメンブレンによって第１キャパシタが構成されている。また、トレンチを挟んで互いに対向するメンブレンと第２電極によって第２キャパシタが構成されている。つまり、メンブレンを共通の可動電極として、当該メンブレンの一方側および他方側（一方側の反対側）に、固定電極が１つずつ配置されている。したがって、メンブレンが圧力を受け、たとえばメンブレンが第１電極に近づく方向に距離α変位すると、第１電極とメンブレンとの間の距離が（−α）となる一方で、メンブレンと第２電極との距離が（＋α）となる。そのため、第１キャパシタの静電容量の変化量と第２キャパシタの静電容量の変化量との差分を取ることによって、２つのキャパシタの静電容量の変化量の合計を検出値として得ることができる。たとえば、メンブレンの変位量による第１キャパシタの静電容量の変化量を（＋ΔＣ_１）とし、第２キャパシタの静電容量の変化量を（−ΔＣ_２）とした場合、ΔＣ_１＋ΔＣ_２を入力圧力に基づく検出値として得ることができる。その結果、メンブレンに微小な圧力が受けた場合でも、その圧力を精度よく検出することができる。

また、圧力を静電容量の変化量に基づいて検出するので、ピエゾ素子を圧力検出のための素子として用いる場合に比べて、周囲温度が多様に変化する状況の中でも検出精度のばらつきを小さくすることができる。
前記半導体基板は、下部半導体層と上部半導体層との間に前記絶縁層が挟まれた構造を有していることが好ましい（請求項２）。

この構成では、上部半導体層の厚さの設計値を変更することによって、メンブレンの面積を簡単に調節することができる。そのため、センサの設計寸法に納まる範囲で上部半導体層をできる限り厚くすることによって、メンブレンの有効面積を広くすることができ、検出精度を向上させることができる。たとえば、前記上部半導体層は、１５μｍ〜３０μｍの厚さを有していてもよい（請求項４）。

前記半導体基板は、前記下部半導体層および前記上部半導体層がシリコンからなり、前記絶縁層が酸化シリコンからなるＳＯＩ基板であることが好ましい（請求項３）。
ＳＯＩ基板は簡単に調達することができるため、半導体基板の準備に要する手間を省くことができる。
前記基準圧室は、前記横方向に沿って一定の幅を有していることが好ましい（請求項５）。

この構成によって、初期状態において第１キャパシタの電極間距離が一定になるので、第１キャパシタを平行板キャパシタとみなすことができる。その結果、第１キャパシタの静電容量を、公式：Ｃ＝（εＳ）／ｄを用いて簡単に求めることができる。
前記トレンチは、前記横方向に沿って一定の幅を有していることが好ましい（請求項６）。

この構成によって、初期状態において第２キャパシタの電極間距離が一定になるので、第２キャパシタを平行板キャパシタとみなすことができる。その結果、第２キャパシタの静電容量を、公式：Ｃ＝（εＳ）／ｄを用いて簡単に求めることができる。
前記メンブレンは、０．５μｍ〜５μｍの厚さを有していてもよい（請求項７）。
前記センサ領域は、前記半導体基板上にマトリクス状に複数配列されていてもよいし（請求項８）、前記半導体基板上にストライプ状に複数配列されていてもよい（請求項９）。

センサ領域を複数配列することによって、より精度よく圧力を検出することができる。
前記第１絶縁部は、前記半導体基板に選択的に埋め込まれた絶縁材料からなる第１絶縁層を含んでいてもよい（請求項１０）。また、前記第２絶縁部は、前記半導体基板に選択的に埋め込まれた絶縁材料からなる第２絶縁層を含んでいてもよい（請求項１１）。
前記静電容量型圧力センサは、前記センサ領域の内側と外側との間に跨って配置された複数の配線を含み、前記複数の配線は、前記第１電極に接続された第１配線と、前記第２電極に接続された第２配線と、前記メンブレンに接続された第３配線とを含むことが好ましい（請求項１２）。

前記基準室内は、密閉された空間であることが好ましい（請求項１３）。
基準圧室内が密閉されていれば、周囲温度の変化による基準圧室内の圧力変化を防止することができる。その結果、圧力の検出精度を向上させることができる。
本発明の圧力センサパッケージは、前記第１電極と前記メンブレンによって構成された第１キャパシタの静電容量の変化量と、前記メンブレンと前記第２電極によって構成された第２キャパシタの静電容量の変化量との差分に基づいて、前記メンブレンに作用した圧力を検出する差動回路を有する回路チップと、前記トレンチの開放面が上方に向く姿勢で前記回路チップ上に配置された、本発明の静電容量型圧力センサと、前記回路チップおよび前記静電容量型圧力センサを収容するケースとを含む（請求項１４）。

この構成によれば、本発明の静電容量型圧力センサを備えているので、検出精度のばらつきを小さくでき、さらに、差動出力によって微小な圧力変化にも対応可能な検出精度を備える圧力センサパッケージを実現することができる。
本発明の静電容量型圧力センサの製造方法は、内部に絶縁層を有する半導体基板における前記絶縁層の内方領域を取り囲むように、前記半導体基板の表面から前記絶縁層に達する周囲トレンチを形成する工程と、前記周囲トレンチを埋め戻す第１絶縁層を形成し、前記絶縁層および前記第１絶縁層によって前記半導体基板の表面部にセンサ領域を区画する工程と、前記センサ領域に複数の凹部を選択的に形成する工程と、前記複数の凹部の各内面に保護膜を形成する工程と、前記保護膜における前記凹部の底面上の部分を選択的に除去する工程と、異方性エッチングによって前記凹部を前記絶縁層へ向かって掘り下げた後、等方性エッチングによって前記複数の凹部の下方部を互いに連続させることによって、前記センサ領域の表面部の下方の領域を、前記第１絶縁層を横切る方向に沿って選択的に分断する基準圧室を形成する工程と、熱酸化処理により、前記半導体基板の前記表面と前記基準圧室との間を貫通している前記凹部からなる貫通孔を酸化シリコン膜で埋め戻すとともに、隣り合う前記貫通孔中の酸化シリコン膜が互いに繋がるように、隣り合う前記貫通孔で挟まれた部分も酸化シリコン膜に変質させることによって、前記基準圧室の上方にある前記センサ領域の前記表面部を、前記第１絶縁層を横切る方向に沿って選択的に分断する第２絶縁層を形成する工程と、前記センサ領域を前記半導体基板の前記表面から前記絶縁層に達するまでエッチングすることによって、前記センサ領域を、前記第１絶縁層を横切る方向に沿って選択的に分断するトレンチを形成する工程とを含む（請求項１５）。

この方法によって製造された圧力センサでは、センサ領域が、基準圧室、第２絶縁層およびトレンチによって、半導体基板の表面に沿う横方向に順に配置された、互いに絶縁された少なくとも３つの半導体部分に区画される。そして、当該３つの半導体部分は、基準圧室とトレンチとの間に配置されたメンブレンと、メンブレンに対して基準圧室を隔てて対向する第１電極と、メンブレンに対してトレンチを隔てて対向する第２電極とを含む。したがって、前述のように、検出精度のばらつきを小さくでき、さらに、差動出力によって微小な圧力変化にも対応可能な検出精度を備える静電容量型圧力センサを実現することができる。

また、メンブレン、第１電極および第２電極を形成にあたって、半導体基板に対してエッチングや熱酸化処理などの加工を施すだけでよいので、当該静電容量型圧力センサを簡単に製造することができる。
前記半導体基板が、下部半導体層と上部半導体層との間に前記絶縁層が挟まれた構造を有する場合、前記静電容量型圧力センサの製造方法は、前記下部半導体層上に前記絶縁層を形成した後、エピタキシャル成長によって、前記絶縁層上に前記上部半導体層を形成する工程をさらに含むことが好ましい（請求項１６）。

エピタキシャル成長の条件を調整することによって、メンブレンとなる上部半導体層の厚さを簡単に制御することができる。
前記静電容量型圧力センサの製造方法は、前記第２絶縁層の形成に先立って、前記貫通孔にエッチングガスを供給することによって、前記貫通孔の内面に残っている前記保護膜を除去する工程をさらに含むことが好ましい（請求項１７）。

たとえば保護膜をプラズマＣＶＤ（Chemical Vapor Deposition）によって形成していた場合、熱酸化膜に比べて膜質が低いものとなる。そこで、この方法では、保護膜を除去することによって貫通孔の内面を一旦清浄化した後、半導体基板を熱酸化することによって、貫通孔に熱酸化膜からなる第２絶縁層を形成する。これにより、第２絶縁層の膜質を良好なものにすることができる。

前記第２絶縁層を形成する工程では、真空中で熱酸化処理を行うことが好ましい（請求項１８）。

図１（ａ）（ｂ）は、本発明の一実施形態に係る圧力センサの構造を説明するための図である。 図２（ａ）（ｂ）は、前記圧力センサが有するキャパシタを説明するための図である。 図３（ａ）（ｂ）は、前記圧力センサのレイアウトを説明するための図である。 図４は、前記圧力センサを用いた圧力検出のための回路図である。 図５は、前記圧力センサを備えるセンサパッケージの概略図である。 図６（ａ）（ｂ）は、前記圧力センサの製造工程の一部を示す図である。 図７（ａ）（ｂ）は、図６（ａ）（ｂ）の次の工程を示す図である。 図８（ａ）（ｂ）は、図７（ａ）（ｂ）の次の工程を示す図である。 図９（ａ）（ｂ）は、図８（ａ）（ｂ）の次の工程を示す図である。 図１０（ａ）（ｂ）は、図９（ａ）（ｂ）の次の工程を示す図である。 図１１（ａ）（ｂ）は、図１０（ａ）（ｂ）の次の工程を示す図である。 図１２（ａ）（ｂ）は、図１１（ａ）（ｂ）の次の工程を示す図である。 図１３（ａ）（ｂ）は、図１２（ａ）（ｂ）の次の工程を示す図である。 図１４（ａ）（ｂ）は、図１３（ａ）（ｂ）の次の工程を示す図である。 図１５（ａ）（ｂ）は、図１４（ａ）（ｂ）の次の工程を示す図である。 図１６（ａ）（ｂ）は、図１５（ａ）（ｂ）の次の工程を示す図である。 図１７（ａ）（ｂ）は、図１６（ａ）（ｂ）の次の工程を示す図である。

以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１（ａ）（ｂ）は、本発明の一実施形態に係る圧力センサの構造を説明するための図である。図１（ａ）は平面図であり、図１（ｂ）は図１（ａ）の切断面線Iｂ−Iｂから見た断面図である。なお、図１（ａ）では、明瞭化のために、圧力センサの構成要素の一部を省略している。

圧力センサ１は、静電容量の変化量に基づいて圧力の変化量を検出する静電容量型圧力センサであって、製造過程において、１枚のＳＯＩウエハ２に縦横規則的に配列されて多数形成される。本発明の半導体基板の一例としてのＳＯＩウエハ２（以下「ＳＯＩ基板２」ともいう）は、この実施形態では、共にシリコンからなる下部半導体層２０１と上部半導体層２０２（ＳＯＩ基板２の表面部を構成する部分）との間に、酸化シリコンからなる絶縁層２０３が挟まれた構造を有する。ＳＯＩウエハ２の下部半導体層２０１および上部半導体層２０２は、たとえば、比抵抗が５ｍΩ・ｃｍ〜２５ｍΩ・ｃｍの低抵抗シリコンからなることが好ましい。また、上部半導体層２０２は、１５μｍ〜３０μｍの厚さを有していることが好ましい。

ＳＯＩ基板２には、その表面２Ａ（上部半導体層２０２の上面）から絶縁層２０３に達する環状の周囲トレンチ３が選択的に形成されている。周囲トレンチ３は、この実施形態では、平面視で四角環状（具体的には、長方形状）である。周囲トレンチ３には、第１絶縁層４が埋め込まれている。第１絶縁層４は、この実施形態では酸化シリコン（ＳｉＯ_２）からなるが、その他の絶縁材料からなっていてもよい。これにより、上部半導体層２０２における第１絶縁層４の内方領域は、側方から第１絶縁層４によって区画され、下方から絶縁層２０３によって区画されることによって、上部半導体層２０２の他の部分から絶縁分離されたセンサ領域５をなしている。なお、センサ領域５は、第１絶縁層４が埋め込まれていない周囲トレンチ３によって、その側方に配置された上部半導体層２０２から絶縁分離されていてもよい。つまり、本発明の第１絶縁部の一例は、周囲トレンチ３であってもよいし、第１絶縁層４であってもよい。

センサ領域５の内部には、基準圧室６（空洞）が形成されている。基準圧室６は、センサ領域５の表面部の下方の領域に選択的に配置されており、その底部が絶縁層２０３で画成されている。具体的には、基準圧室６は、この実施形態では、センサ領域５の表面部の下方の領域を、第１絶縁層４を横切る方向に沿って選択的に分断している。第１絶縁層４が、平面視において互いに対向する二対の辺を有する四角環状である場合、基準圧室６は、一対の辺の間に跨って１つ形成されていることが好ましい。この場合、基準圧室６は、直方体形状（平面視で四角形状）であってもよい。つまり、基準圧室６は、互いに対向する一対の側面が第１絶縁層４によって形成され、他の一対の側面が上部半導体層２０２によって形成されている。また、基準圧室６の天面は上部半導体層２０２によって形成され、基準圧室６の底面は絶縁層２０３によって形成されている。また、基準圧室６は、その内部圧力が圧力検出の際の基準とされる空洞として密閉されている。基準圧室６は、この実施形態では、真空もしくは減圧状態（たとえば、１０^−５Ｔｏｒｒ）に保持されている。

基準圧室６の上方にあるセンサ領域５の表面部（基準圧室６の上壁６Ａ）には、ＳＯＩ基板２の表面２Ａと基準圧室６との間を貫通する貫通孔７が形成されている。具体的には、貫通孔７は、この実施形態では、基準圧室６の上壁６Ａを、第１絶縁層４を横切る方向に沿って選択的に分断している。第１絶縁層４が、平面視において互いに対向する二対の辺を有する四角環状である場合、貫通孔７は、一対の辺の間に跨って基準圧室６と平行に形成されたライン状トレンチであることが好ましい。ライン状の貫通孔７は、上部半導体層２０２で形成された基準圧室６の両側面に対して間隔を空けた上壁６Ａの内方領域（たとえば、上壁６Ａの幅方向中央）に形成されていてもよい。これにより、上壁６Ａを選択的に残すことができるので、メンブレン１０（上部半導体層２０２）に対する第３配線１６（後述）のコンタクト領域を確保することができる。

貫通孔７には、第２絶縁層８が埋め込まれている。第２絶縁層８は、この実施形態では酸化シリコン（ＳｉＯ_２）からなるが、その他の絶縁材料からなっていてもよい。第２絶縁層８および基準圧室６によって、センサ領域５は、ＳＯＩ基板２の表面２Ａに沿う横方向（この実施形態では、基準圧室６を横切る方向）に沿って、互いに絶縁された２つの半導体部分に区画されている。各半導体部分は、側面が第１絶縁層４もしくは第２絶縁層８で画成され、底面が絶縁層２０３で画成されている。

センサ領域５にはさらに、センサ領域５をＳＯＩ基板２の表面２Ａから絶縁層２０３に達するまでトレンチ９が形成されている。具体的には、トレンチ９は、この実施形態では、互いに絶縁分離されたセンサ領域５の２つの半導体部分の一方を、第１絶縁層４を横切る方向に沿って選択的に分断している。第１絶縁層４が、平面視において互いに対向する二対の辺を有する四角環状である場合、トレンチ９は、ライン状の貫通孔７に平行なライン状トレンチであることが好ましい。つまり、平面視において、第１絶縁層４の共通の一対の辺の間に跨って、互いに平行なライン状トレンチ（貫通孔７およびトレンチ９）が形成されていることが好ましい。トレンチ９は、互いに対向する一対の側面が第１絶縁層４によって形成され、他の一対の側面が上部半導体層２０２によって形成されている。また、トレンチ９の表面２Ａ側は開放され、トレンチ９の底面は絶縁層２０３によって形成されている。トレンチ９によって、当該半導体部分（センサ領域５の一部）はさらに、基準圧室６を横切る方向に沿って、互いに絶縁された２つの半導体部分に区画されている。

以上をまとめると、センサ領域５は、基準圧室６およびその上方の第２絶縁層８と、トレンチ９とによって、基準圧室６を横切る方向に順に配置された、互いに絶縁された３つの半導体部分に区画されている。そして、当該３つの半導体部分はそれぞれ、基準圧室６とトレンチ９との間に配置されたメンブレン１０と、メンブレン１０に対して基準圧室６（空洞）を隔てて対向する第１電極１１と、メンブレン１０に対してトレンチ９（空洞）を隔てて対向する第２電極１２とをなしている。なお、図１では、明瞭化のため、第１電極１１および第２電極１２に対して、メンブレン１０を相対的に厚く表している。

第１電極１１とメンブレン１０との間の基準圧室６は、前記横方向に沿って一定の幅Ｗ_１を有していることが好ましい。幅Ｗ_１は、たとえば、５００μｍ〜１０００μｍである。また、メンブレン１０と第２電極１２との間のトレンチ９は、前記横方向に沿って一定の幅Ｗ_２を有していることが好ましい。幅Ｗ_２は、たとえば、５００μｍ〜１０００μｍである。また、第１電極１１と第２電極１２との間に配置されたメンブレン１０は、０．５μｍ〜５μｍの厚さを有していることが好ましい。なお、幅Ｗ_１および幅Ｗ_２は、同じであっても互いに異なっていてもよいが、同じであることが好ましい。Ｗ_１＝Ｗ_２であれば、後述する第１キャパシタ２２（図２（ａ）（ｂ）参照）の静電容量Ｃ_１の変化量の絶対値と、第２キャパシタ２３（図２（ａ）（ｂ）参照）の静電容量Ｃ_２の変化量の絶対値とを等しくすることができる。

ＳＯＩ基板２の表面２Ａは、酸化シリコン（ＳｉＯ_２）等の絶縁材料からなる層間膜１３で被覆されている。層間膜１３の厚さは、たとえば、５０００Å〜１００００Åである。層間膜１３は、この実施形態では単層構造であるが、多層構造であってもよい。また、ＳＯＩ基板２の裏面２Ｂ（下部半導体層２０１の下面）は、露出面である。
層間膜１３上には、第１配線１４、第２配線１５および第３配線１６が形成されている。第１配線１４、第２配線１５および第３配線１６は、この実施形態ではアルミニウム（Ａｌ）からなる。第１配線１４は、層間膜１３を通って第１電極１１に接続されている。第２配線１５は、層間膜１３を通って第２電極１２に接続されている。第３配線１６は、層間膜１３を通ってメンブレン１０に接続されている。これらの配線１４〜１６は、第１絶縁層４を横切って、センサ領域５の内側と外側との間に跨っている。

層間膜１３上には、窒化シリコン（ＳｉＮ）等の絶縁材料からなる表面保護膜１７が形成されている。第１配線１４、第２配線１５および第３配線１６は、表面保護膜１７によって被覆されている。表面保護膜１７には、センサ領域５の外側において第１配線１４、第２配線１５および第３配線１６の一部を、第１パッド１８、第２パッド１９および第３パッド２０としてそれぞれ露出させる開口が形成されている。第１パッド１８、第２パッド１９および第３パッド２０は、たとえば、第１絶縁層４の或る一辺に沿って互いに間隔を空けて配置されている。また、第１絶縁層４の周囲には、第１パッド１８、第２パッド１９および第３パッド２０の他に、複数のパッド２１が配置されている。

図２（ａ）（ｂ）は、前記圧力センサが有するキャパシタを説明するための図であって、図２（ａ）はキャパシタの概略図であり、図２（ｂ）はキャパシタの動作を説明するための図である。
前述したように、圧力センサ１は、振動可能なメンブレン１０と、メンブレン１０に対して所定の間隔（幅Ｗ_１および幅Ｗ_２）を空けて対向する第１電極１１および第２電極１２を備えている。これにより、第１電極１１およびメンブレン１０は、メンブレン１０の振動によって静電容量が変化する第１キャパシタ２２を形成している。一方、第２電極１２およびメンブレン１０は、メンブレン１０の振動によって静電容量が変化する第２キャパシタ２３を形成している。つまり、圧力センサ１には、メンブレン１０を共通の可動電極として、当該メンブレン１０の一方側および他方側（一方側の反対側）に、固定電極（第１電極１１および第２電極１２）が１つずつ配置されている。

したがって、メンブレン１０が圧力を受け、図２（ｂ）に示すように、たとえばメンブレン１０が第１電極１１に近づく方向に距離α変位すると、第１電極１１とメンブレン１０との間の距離が（Ｗ_１−α）となる一方で、メンブレン１０と第２電極１２との距離が（Ｗ_２＋α）となる。そのため、第１キャパシタ２２の静電容量Ｃ_１の変化量と第２キャパシタ２３の静電容量Ｃ_２の変化量との差分を取ることによって、２つのキャパシタ２２，２３の静電容量Ｃ_１，Ｃ_２の変化量の合計を検出値として得ることができる。たとえば、メンブレン１０の変位量による第１キャパシタ２２の静電容量の変化量を（Ｃ_１＋ΔＣ_１）とし、第２キャパシタ２３の静電容量の変化量を（Ｃ_２−ΔＣ_２）とした場合、ΔＣ_１＋ΔＣ_２を入力圧力に基づく検出値として得ることができる。その結果、メンブレン１０に微小な圧力が受けた場合でも、その圧力を精度よく検出することができる。

また、圧力を２つのキャパシタ２２，２３の静電容量Ｃ_１，Ｃ_２の変化量に基づいて検出するので、ピエゾ素子を圧力検出のための素子として用いる場合に比べて、周囲温度が多様に変化する状況の中でも検出精度のばらつきを小さくすることができる。
また、前述のように、基準圧室６の幅Ｗ_１およびトレンチ９の幅Ｗ_２が共に一定であるので、初期状態において、第１キャパシタ２２の電極間距離Ｗ_１および第２キャパシタ２３の電極間距離Ｗ_２が共に一定となる。そのため、第１キャパシタ２２および第２キャパシタ２３を平行板キャパシタとみなすことができる。その結果、第１キャパシタ２２および第２キャパシタ２３の静電容量Ｃ_１，Ｃ_２を、公式：Ｃ＝（εＳ）／ｄを用いて簡単に求めることができる。

また、圧力センサ１では、ＳＯＩ基板２の上部半導体層２０２を利用してメンブレン１０を形成しているので、上部半導体層２０２の厚さの設計値を変更することによって、メンブレン１０の面積を簡単に調節することができる。そのため、圧力センサ１の設計寸法に納まる範囲で上部半導体層２０２をできる限り厚くすることによって、メンブレン１０の有効面積を広くすることができ、検出精度を向上させることができる。さらに、ＳＯＩ基板２は簡単に調達することができるため、半導体基板の準備に要する手間を省くことができる。

また、基準圧室６内が真空に保持されるため、外部環境の温度変化による基準圧室６内の圧力変化を防止することができる。その結果、圧力センサ１の圧力検出精度を向上させることができる。
なお、図１では、ＳＯＩ基板２上に形成されたセンサ領域５を１つのみ表しているが、センサ領域５は、ＳＯＩ基板２上に複数個形成されていてもよい。複数個のセンサ領域５のレイアウトは、特に制限されず、様々なものを採用することができる。

たとえば、図３（ａ）に示すように、複数のセンサ領域５は、マトリクス状に配列されていてもよい。また、複数のセンサ領域５は、メンブレン１０の面内方向に沿って延びるストライプ状に配列されていてもよい。ストライプ状の各センサ領域５は、たとえば、その長さＬ_１が５０μｍ〜５００μｍであり、その深さ（上部半導体層２０２の厚さ）が１０μｍ〜１００μｍであることが好ましい。

このような構成では、複数のセンサ領域５で圧力を検出することができるので、圧力の検出精度を一層向上させることができる。
次に、圧力センサ１による圧力の検出方法を具体的に説明する。
図４は、前記圧力センサを用いた圧力検出のための回路図である。
本発明の差動回路の一例としての圧力検出回路２４は、２つのＣ／Ｖ変換回路２５Ａ，２５Ｂと、１つの差動アンプ２６とを備えている。

２つのＣ／Ｖ変換回路２５Ａ，２５Ｂの入力端は、それぞれ、第１配線１４および第２配線１５を介して、第１キャパシタ２２の第１電極１１および第２キャパシタ２３の第２電極１２に接続されている。２つのＣ／Ｖ変換回路２５Ａ，２５Ｂの出力端は、差動アンプ２６の入力端に接続されている。差動アンプ２６の出力端は、データ処理回路２７に接続されている。

第１配線１４の途中部には、接続配線２８の一端が接続されている。接続配線２８の他端は、第２配線１５の途中部に接続されている。第１配線１４には、接続配線２８の接続点２９とＣ／Ｖ変換回路２５Ａとの間に、スイッチＳＡが介在されている。第２配線１５には、接続配線２８の接続点３０とＣ／Ｖ変換回路２５Ｂとの間に、スイッチＳＢが介在されている。また、接続配線２８の途中部には、スイッチＳが介在されている。

メンブレン１０には、所定の電圧（たとえば、３Ｖ）が印加されている。圧力の検出時には、スイッチＳＡ，ＳＢがオンにされるとともに、スイッチＳがオフにされる。このとき、メンブレン１０に圧力が作用してメンブレン１０が振動すると、第１キャパシタ２２および第２キャパシタ２３の静電容量Ｃ_１，Ｃ_２がそれぞれ変化する。第１キャパシタ２２の静電容量Ｃ_１の変化に伴い、第１キャパシタ２２の第１電極１１に接続された第１配線１４には、その静電容量の変化量（ΔＣ_１）に応じた電流が流れる。第１配線１４を流れる電流は、Ｃ／Ｖ変換回路２５Ａに入力される。Ｃ／Ｖ変換回路２５Ａでは、入力電流に応じた電圧信号が生成される。一方、第２キャパシタ２３の静電容量Ｃ_２の変化に伴い、第２キャパシタ２３の第２電極１２に接続された第２配線１５には、その静電容量の変化量（ΔＣ_２）に応じた電流が流れる。第２配線１５を流れる電流は、Ｃ／Ｖ変換回路２５Ｂに入力される。Ｃ／Ｖ変換回路２５Ｂでは、入力電流に応じた電圧信号が生成される。Ｃ／Ｖ変換回路２５Ａ，２５Ｂで生成された各電圧信号は、差動アンプ２６に入力される。差動アンプ２６では、Ｃ／Ｖ変換回路２５Ａ，２５Ｂで生成された各電圧信号の差に適当なゲインを乗じることにより差動増幅信号が生成される。こうして生成される差動増幅信号は、第１キャパシタ２２および第２キャパシタ２３に生じた静電容量の変化量の差に対応する。したがって、データ処理回路２７では、差動アンプ２６から入力される差動増幅信号に基づいて、メンブレン１０に作用した圧力の大きさを求めることができる。

図５は、前記圧力センサを備えるセンサパッケージの概略図である。
以上説明した圧力センサ１は、たとえば、図５に示すセンサパッケージに収納して使用することができる。
このセンサパッケージ３１は、回路チップ（ＡＳＩＣ：Application Specific Integrated Circuit）３２と、トレンチ９の開放面が上方に向く姿勢で回路チップ３２上に配置された圧力センサ１と、回路チップ３２および圧力センサ１を収容するケース３３とを含む。回路チップ３２には、圧力検出回路２４が組み込まれている。

センサパッケージ３１は、前記圧力センサ１を備えているので、検出精度のばらつきを小さくでき、さらに、差動出力によって微小な圧力変化にも対応可能な検出精度を備える圧力センサパッケージを実現することができる。
図６（ａ）（ｂ）〜図１７（ａ）（ｂ）は、前記圧力センサの製造工程の一部を工程順に示す図である。なお、図６（ａ）（ｂ）〜図１７（ａ）（ｂ）において、（ａ）は平面図であり、（ｂ）は（ａ）の切断面線Ｙｂ−Ｙｂ（Ｙ＝XI〜XVII）から見た断面図である。なお、各図の（ａ）では、明瞭化のために、圧力センサの構成要素の一部を省略している。

図６（ａ）（ｂ）に示すように、熱酸化によって、下部半導体層２０１の上面に絶縁層２０３を形成した後、エピタキシャル成長によって、絶縁層２０３上に上部半導体層２０２を形成する。この際、エピタキシャル成長の条件を調整することによって、メンブレン１０となる上部半導体層２０２の厚さを簡単に制御することができる。これにより、ＳＯＩ基板２が形成される。なお、ＳＯＩ基板２を市場から調達できるのであれば、ＳＯＩ基板２を形成する手間を省くことができる。

次に、異方性のディープＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）によって、具体的にはボッシュプロセスにより、ＳＯＩ基板２の上部半導体層２０２を選択的に掘り下げる。エッチングは、エッチングによって形成される周囲トレンチ３の底面が絶縁層２０３に達するまで行われ、絶縁層２０３に達した時点で、この絶縁層２０３がエッチングストップ層として機能して終了する。つまり、シリコンからなる上部半導体層２０２と、酸化シリコンからなる絶縁層２０３とのエッチング選択比の差を利用して、絶縁層２０３をエッチングストップ層として利用することができる。

次に、図７（ａ）（ｂ）に示すように、たとえば真空中で、ＳＯＩ基板２を熱酸化（たとえば、１１００℃〜１１５０℃で２４時間）することによって、周囲トレンチ３を酸化シリコン膜で埋め戻す。これにより、第１絶縁層４が形成されて、上部半導体層２０２にセンサ領域５が区画される。なお、センサ領域５は、図６（ａ）（ｂ）に示す工程の終了時点においても上部半導体層２０２の他の部分から絶縁分離されているので、図６（ａ）（ｂ）に示す工程の終了を以って、センサ領域５が区画されたとしてもよい。

次に、図８（ａ）（ｂ）に示すように、異方性のディープＲＩＥによって、センサ領域５においてＳＯＩ基板２の上部半導体層２０２を掘り下げる。エッチングは、エッチングによって形成される凹部３４の底面が上部半導体層２０２の厚さ方向途中部に留まる深さまで行われる。このエッチングによって、センサ領域５に複数の凹部３４が形成される。凹部３４は、具体的には、図８（ａ）に示すように、ドット状の凹部３４を水玉模様パターン（たとえば、直線状等）に配列されるように形成する。

次に、図９（ａ）（ｂ）に示すように、凹部３４の内面全域（つまり、凹部３４の内周面および底面）およびＳＯＩ基板２の表面２Ａに、酸化シリコン（ＳｉＯ_２）等の絶縁材料からなる保護膜３５を形成する。保護膜３５が酸化シリコンからなる場合、保護膜３５は、ＳＯＩ基板２の熱酸化、プラズマＣＶＤのいずれの方法でも形成することができる。
次に、図１０（ａ）（ｂ）に示すように、エッチバックによって、保護膜３５における凹部３４の底面上の部分を選択的に除去する。これにより、凹部３４の底面に上部半導体層２０２が露出した状態となる。

次に、図１１（ａ）（ｂ）に示すように、保護膜３５をマスクとする異方性のディープＲＩＥによって、凹部３４の底面をさらに掘り下げる。これにより、凹部３４の底面および側面に、上部半導体層２０２の結晶面が露出した露出空間３６が形成される。
次に、図１２（ａ）（ｂ）に示すように、等方性のＲＩＥによって、凹部３４の露出空間３６に反応性イオンおよびエッチングガスを供給する。そして、その反応性イオン等の作用によって、上部半導体層２０２が、露出空間３６を起点にＳＯＩ基板２の厚さ方向にエッチングされつつ、ＳＯＩ基板２の表面２Ａに平行な方向にエッチングされる。これにより、互いに隣接する全ての露出空間３６が一体化して、ＳＯＩ基板２の内部に基準圧室６が形成され、同時に、第１電極１１が形成される。また、基準圧室６の形成を以って、凹部３４は、ＳＯＩ基板２の表面２Ａと基準圧室６との間を貫通する貫通孔３７となる。

次に、貫通孔３７にエッチングガスを供給することによって、貫通孔３７の内面に残っている保護膜３５を除去してもよい。この実施形態では、エッチングガスとして、たとえばフッ酸（ＨＦ）を用い、そのエッチングガスを貫通孔３７に対して斜めに供給する。これにより、保護膜３５を除去して貫通孔３７の内面に上部半導体層２０２の結晶面を露出させることができる。たとえば保護膜３５がプラズマＣＶＤによって形成されている場合、熱酸化膜に比べて膜質が低いものとなる。そこで、保護膜３５を除去しておくことによって貫通孔３７の内面を一旦清浄化しておけば、後述する工程において、貫通孔３７内に、熱酸化膜からなる第２絶縁層８を形成することができる。これにより、第２絶縁層８の膜質を良好なものにすることができる。

次に、図１３（ａ）（ｂ）に示すように、たとえば真空中で、ＳＯＩ基板２を熱酸化（たとえば、１１００℃〜１１５０℃で２４時間）することによって、第２絶縁層８を形成する。具体的には、ＳＯＩ基板２を熱酸化すると、図１３（ａ）に示すように、上部半導体層２０２の一部が、各貫通孔３７の外周から同心円状に酸化シリコン膜に変質するとともに、当該酸化シリコン膜が熱膨張して各貫通孔３７を埋める。図１３（ａ）において、破線で示した円が、第２絶縁層８の形成前に存在していた貫通孔３７の輪郭である。そして、この熱酸化の際、隣り合う貫通孔３７で挟まれた半導体部分３８も酸化シリコン膜に変質し、隣り合う貫通孔３７中の酸化シリコン膜を互いに繋がる。その結果、複数のドットの周面が互いに繋がって形成された波状の輪郭を有するスリット状の貫通孔７および第２絶縁層８が形成される。また、当該熱酸化の際、ＳＯＩ基板２の表面２Ａ上の保護膜３５が厚膜化して、層間膜１３となる。

次に、図１４（ａ）（ｂ）に示すように、たとえばプラズマエッチングによって、層間膜１３を選択的に除去して、第１電極１１を露出させるコンタクトホール３９、およびメンブレン１０および第２電極１２が形成される部分をそれぞれ露出させるコンタクトホール４０，４１が同時に形成される。次に、層間膜１３上に、第１配線１４、第２配線１５および第３配線１６を形成する。

次に、図１５（ａ）（ｂ）に示すように、たとえばプラズマＣＶＤ法によって、層間膜１３上に表面保護膜１７を形成する。次に、表面保護膜１７に選択的に開口を形成することによって、第１パッド１８、第２パッド１９、第３パッド２０およびパッド２１が形成される。
次に、図１６（ａ）（ｂ）に示すように、層間膜１３および表面保護膜１７におけるトレンチ９に対応する領域が選択的に除去される。

次に、図１７（ａ）（ｂ）に示すように、層間膜１３および表面保護膜１７をマスクとする異方性のディープＲＩＥによって、ＳＯＩ基板２の上部半導体層２０２を選択的に掘り下げる。エッチングは、エッチングによって形成されるトレンチ９の底面が絶縁層２０３に達するまで行われ、絶縁層２０３に達した時点で、この絶縁層２０３がエッチングストップ層として機能して終了する。これにより、トレンチ９が形成され、同時に、メンブレン１０および第２電極１２が形成される。以上の工程を経て、図１等に示す構造の圧力センサ１が得られる。

以上の方法によれば、メンブレン１０、第１電極１１および第２電極１２の形成にあたって、ＳＯＩ基板２のみに対してディープＲＩＥ、熱酸化などの各種処理を施すだけでよい。したがって、検出精度のばらつきを小さくでき、さらに、差動出力によって微小な圧力変化にも対応可能な検出精度を備える圧力センサ１を簡単に製造することができる。しかも、使用される基板がＳＯＩ基板２といった安価な材料であるため、基板に要するコストを一層低減することができる。

また、メンブレン１０の面外方向（メンブレン１０の厚さ方向）がＳＯＩ基板２の表面２Ａに沿う方向に平行なので、トレンチ９のエッチング時の位置合わせによって、メンブレン１０の厚さを簡単に設定することができる。
また、表面２Ａ側が開放されたトレンチ９を最後に形成することによって、それ以降に、表面２Ａにレジスト等が塗布されることをなくすことができる。そのため、トレンチ９内部に空間を確保することができる。

以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。
本発明は、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。

１ 圧力センサ
２ ＳＯＩ基板
２Ａ 表面
２０１ 下部半導体装置
２０２ 上部半導体層
２０３ 絶縁層
３ 周囲トレンチ
４ 第１絶縁層
５ センサ領域
６ 基準圧室
７ 貫通孔
８ 第２絶縁層
９ トレンチ
１０ メンブレン
１１ 第１電極
１２ 第２電極
１４ 第１配線
１５ 第２配線
１６ 第３配線
２２ 第１キャパシタ
２３ 第２キャパシタ
２４ 圧力検出回路
３１ センサパッケージ
３２ 回路チップ
３３ ケース
３４ 凹部
３５ 保護膜
３７ 貫通孔
３８ 半導体部分

Claims (18)

1. 内部に絶縁層を有する半導体基板と、
   前記半導体基板における前記絶縁層の内方領域を取り囲み、前記半導体基板の一部からなるセンサ領域を、前記絶縁層と共に前記半導体基板の表面部に区画する第１絶縁部と、
   前記センサ領域の表面部の下方の領域を、前記第１絶縁部を横切る方向に沿って選択的に分断し、底部が前記絶縁層で画成された基準圧室と、
   前記基準圧室の上方にある前記センサ領域の前記表面部を、前記第１絶縁部を横切る方向に沿って選択的に分断する第２絶縁部と、
   前記センサ領域を前記半導体基板の表面から前記絶縁層に達するまで、前記第１絶縁部を横切る方向に沿って選択的に分断し、前記表面側が開放されたトレンチとを含み、
   前記センサ領域は、前記基準圧室、前記第２絶縁部および前記トレンチによって、前記半導体基板の前記表面に沿う横方向に順に配置された、互いに絶縁された少なくとも３つの半導体部分に区画されており、
   当該３つの半導体部分は、
   前記基準圧室と前記トレンチとの間に配置されたメンブレンと、
   前記メンブレンに対して前記基準圧室を隔てて対向する第１電極と、
   前記メンブレンに対して前記トレンチを隔てて対向する第２電極とを含み、
   前記第１電極と前記メンブレンによって構成された第１キャパシタの静電容量の変化量と、前記メンブレンと前記第２電極によって構成された第２キャパシタの静電容量の変化量との差分に基づいて、前記メンブレンに作用した圧力を検出する、静電容量型圧力センサ。
2. 前記半導体基板は、下部半導体層と上部半導体層との間に前記絶縁層が挟まれた構造を有している、請求項１に記載の静電容量型圧力センサ。
3. 前記半導体基板は、前記下部半導体層および前記上部半導体層がシリコンからなり、前記絶縁層が酸化シリコンからなるＳＯＩ基板である、請求項２に記載の静電容量型圧力センサ。
4. 前記上部半導体層は、１５μｍ〜３０μｍの厚さを有している、請求項２または３に記載の静電容量型圧力センサ。
5. 前記基準圧室は、前記横方向に沿って一定の幅を有している、請求項１〜４のいずれか一項に記載の静電容量型圧力センサ。
6. 前記トレンチは、前記横方向に沿って一定の幅を有している、請求項１〜５のいずれか一項に記載の静電容量型圧力センサ。
7. 前記メンブレンは、０．５μｍ〜５μｍの厚さを有している、請求項１〜６のいずれか一項に記載の静電容量型圧力センサ。
8. 前記センサ領域は、前記半導体基板上にマトリクス状に複数配列されている、請求項１〜７のいずれか一項に記載の静電容量型圧力センサ。
9. 前記センサ領域は、前記半導体基板上にストライプ状に複数配列されている、請求項１〜８のいずれか一項に記載の静電容量型圧力センサ。
10. 前記第１絶縁部は、前記半導体基板に選択的に埋め込まれた絶縁材料からなる第１絶縁層を含む、請求項１〜９のいずれか一項に記載の静電容量型圧力センサ。
11. 前記第２絶縁部は、前記半導体基板に選択的に埋め込まれた絶縁材料からなる第２絶縁層を含む、請求項１〜１０のいずれか一項に記載の静電容量型圧力センサ。
12. 前記静電容量型圧力センサは、前記センサ領域の内側と外側との間に跨って配置された複数の配線を含み、
    前記複数の配線は、
    前記第１電極に接続された第１配線と、
    前記第２電極に接続された第２配線と、
    前記メンブレンに接続された第３配線とを含む、請求項１〜１１のいずれか一項に記載の静電容量型圧力センサ。
13. 前記基準室内は、密閉された空間である、請求項１〜１２のいずれか一項に記載の静電容量型圧力センサ。
14. 前記第１電極と前記メンブレンによって構成された第１キャパシタの静電容量の変化量と、前記メンブレンと前記第２電極によって構成された第２キャパシタの静電容量の変化量との差分に基づいて、前記メンブレンに作用した圧力を検出する差動回路を有する回路チップと、
    前記トレンチの開放面が上方に向く姿勢で前記回路チップ上に配置された、請求項１〜１２のいずれか一項に記載の静電容量型圧力センサと、
    前記回路チップおよび前記静電容量型圧力センサを収容するケースとを含む、圧力センサパッケージ。
15. 内部に絶縁層を有する半導体基板における前記絶縁層の内方領域を取り囲むように、前記半導体基板の表面から前記絶縁層に達する周囲トレンチを形成する工程と、
    前記周囲トレンチを埋め戻す第１絶縁層を形成し、前記絶縁層および前記第１絶縁層によって前記半導体基板の表面部にセンサ領域を区画する工程と、
    前記センサ領域に複数の凹部を選択的に形成する工程と、
    前記複数の凹部の各内面に保護膜を形成する工程と、
    前記保護膜における前記凹部の底面上の部分を選択的に除去する工程と、
    異方性エッチングによって前記凹部を前記絶縁層へ向かって掘り下げた後、等方性エッチングによって前記複数の凹部の下方部を互いに連続させることによって、前記センサ領域の表面部の下方の領域を、前記第１絶縁層を横切る方向に沿って選択的に分断する基準圧室を形成する工程と、
    熱酸化処理により、前記半導体基板の前記表面と前記基準圧室との間を貫通している前記凹部からなる貫通孔を酸化シリコン膜で埋め戻すとともに、隣り合う前記貫通孔中の酸化シリコン膜が互いに繋がるように、隣り合う前記貫通孔で挟まれた部分も酸化シリコン膜に変質させることによって、前記基準圧室の上方にある前記センサ領域の前記表面部を、前記第１絶縁層を横切る方向に沿って選択的に分断する第２絶縁層を形成する工程と、
    前記センサ領域を前記半導体基板の前記表面から前記絶縁層に達するまでエッチングすることによって、前記センサ領域を、前記第１絶縁層を横切る方向に沿って選択的に分断するトレンチを形成する工程とを含む、静電容量型圧力センサの製造方法。
16. 前記半導体基板は、下部半導体層と上部半導体層との間に前記絶縁層が挟まれた構造を有しており、
    前記静電容量型圧力センサの製造方法は、前記下部半導体層上に前記絶縁層を形成した後、エピタキシャル成長によって、前記絶縁層上に前記上部半導体層を形成する工程をさらに含む、請求項１５に記載の静電容量型圧力センサの製造方法。
17. 前記静電容量型圧力センサの製造方法は、前記第２絶縁層の形成に先立って、前記貫通孔にエッチングガスを供給することによって、前記貫通孔の内面に残っている前記保護膜を除去する工程をさらに含む、請求項１５または１６に記載の静電容量型圧力センサの製造方法。
18. 前記第２絶縁層を形成する工程では、真空中で熱酸化処理を行う、請求項１５〜１７のいずれか一項に記載の静電容量型圧力センサの製造方法。

Images