JP5906551B2 - 補助蓄積コンデンサを有するｃｍｏｓ技術における透過型液晶ディスプレイ - Google Patents

Description

本発明は、能動マトリックスの液晶ディスプレイによる画像表示に関する。それはとりわけ、例えば（ＬＣＯＳ、すなわちＬｉｑｕｉｄ Ｃｒｙｓｔａｌ ｏｎ Ｓｉｌｉｃｏｎ技術＝シリコン上の液晶技術により、）単結晶シリコン基板上に作られる小さい透過型ディスプレイに適用可能である。

能動マトリックスのディスプレイは、画素の行と列のマトリックスを備え、各画素は画素電極と全画素に共通の対電極との間に液晶を含む。画素電極と共通電極との間に加えられる電圧は、電界の絶対値に応じて液晶の分子を方向付ける電界を生み出す。この方向付けは、偏光子の使用と組み合わせて、加えられる電界に応じた光透過率のレベルを定義するように、結晶を通過する光の偏光に影響する。駆動トランジスタ（画素の能動素子）は、所与の列の全画素の画素電極をそれぞれの列導体に接続する。列導体は、与えられた瞬間に画素に加えられるグレースケールを定義するアナログ電圧を受ける。トランジスタがオン（導通状態）の場合、この電圧は画素電極に加えられ、オフの場合、画素は絶縁されたコンデンサとして機能し、以前に受けた電圧レベルを保つ。画素の所与の行における駆動トランジスタは、それぞれの行導体により制御される。従って、画像の走査線が描かれるとき、与えられた瞬間に、アドレス指定された行の中の画素中へ、列導体によってこの瞬間に加えられた情報を書き込むように、マトリックスの様々な行は連続的にアドレス指定される。

図１はそのようなマトリックスの一般的構造を示し、ここでＣＬは液晶セル、Ｑはこのセルと関連するトランジスタを示し、そのセルとトランジスタは一緒に画素を形成する。共通の対電極はＣＥで表わされ、画素の電極はＥｐで表わされる。ｎ行のマトリックスに対して、行制御導体はＬ_１〜Ｌ_ｎで表わされる。ｍ列のマトリックスに対して、列導体はＣ_１〜Ｃ_ｍである。行のデコーダＤＥＣは様々な行を連続的にアドレス指定する。或る行がアドレス指定されるとき、デジタル／アナログ変換回路ＤＡＣは列導体に一組のアナログ電圧を加え、その電圧はこの行によって表示される画像を表わす。変換回路はデジタル信号に基づきこれらのアナログ電圧を生成する。シーケンス回路ＳＥＱは、行デコーダと変換回路ＤＡＣの同期動作を確実にする。

対電極の極性を周期的に反転させる回路のような、別の回路が存在し得る。それらは示されていない。

２つの電極間の液晶はコンデンサとして機能する。対応する行が書かれる間、端子がそれらに与えられる電圧を保ち得るようにするのは、この容量性の挙動である。しかしこのコンデンサは低い値を持ち、そして一般に補助の蓄積コンデンサでそれを補うことが望ましい。これは駆動トランジスタの漏れ電流が、画素のコンデンサ内に蓄積された電荷の損失をもたらし、それにより液晶の電極間で電圧変化を生じるためである。さらに、液晶が加えられる電圧に応じて、それに与えられる分子の向きをとるに従い、液晶の静電容量もまた徐々に変化する。

この補助蓄積コンデンサは、それが液晶の固有の静電容量値を増すように作用するため、基本的に液晶の複数の電極と並列に接続される。

しかしながら、問題の静電容量は比較的小さいため、駆動トランジスタＱのゲート−ソースの静電容量は無視出来ず、書き込み電圧の印加が中断されたとき、液晶の端子間をわたる電圧の好ましくない変更を生じることが観察されている。これは所与の行のトランジスタＱのゲートへの制御パルスを介して、書き込み電圧が印加されるためである。このパルスは所要の書き込み電圧をトランジスタのソースに移動させ、液晶のコンデンサ及び補助蓄積コンデンサをこの値まで充電する。しかしながら、ゲート端子に加えられる電圧パルスが終了するとき、これら２つのコンデンサはトランジスタのゲート−ソース静電容量値に比例して、そのゲート−ソース静電容量へと部分的に放電する。そのとき液晶に残る電圧は正確には所要とされるものと異なる。

この影響を取り除くために、次の解決策を想定することが可能である：
―補助蓄積コンデンサを液晶の電極Ｅｐと対電極ＣＥとの間ではなく、電極Ｅｐと次の行の制御導体との間に接続すること。図２は対応する回路図を示し、そこでは各画素に対して、トランジスタＱ、この画素の液晶のコンデンサＣ_ｃ?、及び補助蓄積コンデンサＣ_ｓｔが示され、後者は（それ自体が、対応するトランジスタＱのソースに接続される）画素の電極と、次の行の制御導体Ｌ_ｉ＋１との間に接続される。駆動トランジスタをオン（導通）させるパルスが終了する（立ち下がりエッジ）時の、液晶の端子を横切る電圧損失は、次の行のトランジスタをオン（導通）させるパルスの始動（立ち上がりエッジ）の際の、対応する電圧増加によって補償される。この補償は補助蓄積コンデンサの値（キャパシタンス）が、駆動トランジスタのゲート−ソース静電容量値と等しい場合に有効である。
―補助蓄積コンデンサ又は追加の補償コンデンサを、行の全画素に共通の補助行導体に接続し、書き込み制御パルスと同期して調整可能な振幅の異極性の補償パルスを供給すること。従って、書き込み制御パルスの立ち下がりエッジは画素電極における電圧を低下させる傾向がある一方で、補償パルスの立ち上がりエッジは、その補償パルスの振幅に比例してこの電圧を増加させる傾向がある。補償パルスの振幅レベルを調整することにより、書き込み制御パルスの終了の影響を補償することが可能である。図３は各画素がそのときｉ番目の行に対する、それぞれＬ_ｉとＬ’_ｉの２つの行導体により制御されることを示す。第２の行導体Ｌ’_ｉは蓄積コンデンサＣ_ｓｔの第２の端子に接続され、第１の端子は液晶の画素電極及びトランジスタＱのソースに接続されている。その行の全画素は、このようにして導体Ｌ’_ｉに接続される。代わりに補助蓄積コンデンサＣ_ｓｔを、単純に液晶及び補償コンデンサＣ_ｃｏｍｐの両方と並列に用意することが可能であり、補償コンデンサはそのとき画素電極と行導体Ｌ’_ｉとの間に接続される。これら２つの解決策は図３に示されている。

いずれの場合も、少なくとも１つのコンデンサ（補助蓄積コンデンサ及び／又は補償コンデンサ）が画素ごとに必要とされる。

トランジスタが非晶質シリコンで作られる、ガラス板上の能動マトリックス表示技術において、画素は最も一般的に図４に示すような構成で作られる。画素は長方形又は正方形であり、２つの連続する行導体Ｌ_ｉ及びＬ_ｉ＋１と、２つの連続する列導体Ｃ_ｊ及びＣ_ｊ＋１との間の面積を占める。透明画素電極Ｅｐはこの矩形の大部分を占め、矩形のコーナー部は、そのゲートが行導体Ｌ_ｉに接続され、そのソースが電極Ｅｐに接続され、そのドレインが列導体Ｃ_ｊに接続される、非晶質シリコン・トランジスタＱにより占められる。

補助蓄積コンデンサＣ_ｓｔは、この場合全く単純に画素電極Ｅｐの横方向の延長部と、この延長部の上方を通り、そこから絶縁層によって分離された次の行導体Ｌ_ｉ＋１によって形成される。これは図２に示す構成であるが、非晶質シリコン技術に適合させられている。画素電極は、透明な特性を持つインジウムスズ酸化物（ＩＴＯ）で作られる。

このタイプの画素構造は、非晶質シリコンで作られるトランジスタのマトリックスを含む、透過型ディスプレイにおいて使用され得る。

ＬＣＯＳ技術において、すなわち単結晶シリコン基板上で作られる小型ディスプレイは、画素の電極Ｅｐが透明ではなく反射するように、一般的に反射型である。この電極は、図４に示されている非晶質シリコンディスプレイ用のように、駆動トランジスタＱの側に横方向には置かれておらず、完全にトランジスタを覆っている。トランジスタは当然、画素の電極による光から保護される。

ＬＣＯＳ技術で透過型ディスプレイを作ることが要望される場合、反射型金属は光の通過を阻むため、画素の電極をもはや反射型金属で作ることは不可能である。透過型ディスプレイにおいては、光源により生み出される光は、観察されるか又は画面上に投影される前に一旦液晶及び、画素を制御する電子回路の層を通過するのに対し、反射型ディスプレイでは、光は反射型電極により反射される前に一旦液晶を通過し、そして再度液晶を通過する。

透過型ディスプレイにおいては、従って画素電極が（ＩＴＯで作られ）透明なことが必要である。しかし、そのときトランジスタは光に曝されて、大きな漏れ電流が誘発される危険性があり、これらの電流は画素の照度の関数として変化する。これらの漏れ電流は、画素に印加される電圧が、書き込みの瞬間に続く時間枠にわたって存続すべきであるのに対して、その電圧が書き込み中に容量的に正しく維持されることを妨げる。

さらに、単結晶シリコン基板上におけるＬＣＯＳ技術のディスプレイでは画素が非常に小さく、それにより十分な値の静電容量を各画素に与えることを困難にしている。

こうした理由から、本発明は、以下に記載する画素の行と列のマトリックスを含む透過型液晶ディスプレイを提供する。本ディスプレイにおいて、各画素が、透明画素電極と全画素に共通の透明な対電極との間の液晶、駆動トランジスタ、及び補助蓄積コンデンサを備え、トランジスタのゲートが、第１の行導体から書き込み制御パルスを受けるように、与えられた行の全画素に共通の第１の行導体に接続され、トランジスタのドレインが、表示されるべきグレースケールを表わすアナログ電圧を列導体から受けるように、与えられた列の全画素に共通の列導体に接続され、そしてトランジスタのソースが、画素の電極と補助蓄積コンデンサの端子とに接続される。本ディスプレイは、トランジスタが液晶と補助蓄積コンデンサとの間に位置し、その蓄積コンデンサが、相互に入り込んだ平行な極板を有する不透明の金属で作られた、少なくとも２つの構造の堆積で構成され、各構造がそれぞれの金属化階層内に作られ、相互に入り込んだ極板構造がそれぞれの構造内に平行な指を備え、１つの構造の指が他の構造の指に対して直角であることを特徴とする。

コンデンサはそのとき液晶、駆動トランジスタ、及び補助蓄積コンデンサにより形成される堆積の上流側（照明に関して上流）に位置する。動作において、ディスプレイの光源はそれゆえコンデンサを照らすが、トランジスタは照らさないか、殆ど照らさず、後者はコンデンサによってマスキングされる。画素の残りはコンデンサによってマスキングされず、光が液晶に到達する可能性があり、そこではコンデンサは障害物でない（すなわち透明電極を通る）。

トランジスタ及び補助蓄積コンデンサは画素面積の（５０％よりも小さく、極力小さい）小部分を占める。具体的にコンデンサの横方向の占有寸法は、画素の開口、すなわちそれを通って光が全体の画素面積まで通り得る画素面積の比率が、出来る限り大きく保たれるように、最小化されねばならない。

可能な限り大きな静電容量と、可能な限り小さな横方向の占有寸法を有する補助蓄積コンデンサを得るため、コンデンサは各構造がそれぞれの不透明な金属化階層で作られる、少なくとも２つの相互に入り込んだ極板構造の堆積で構成される。金属化はアルミニウム及び／又は銅で作られることが望ましい。相互に入り込んだ構造は絶縁層により分離され、導電性のビア・ホールにより互いに接続される。

例えば、６つの金属化階層を有するディスプレイにおいて、４つの重ねられた階層が、各々２つの電極を持つ４つの相互に入り込んだ極板構造を作るために使用され得る。様々な階層の対応する電極は、ビア・ホールにより全て相互に接続される。２つの異なる階層における２つの相互に入り込んだ構造の指の方向は、光をより良く阻止するように（互いに直角に）交代している。

１つの実施形態において、コンデンサはトランジスタ全体を覆う連続した不透明な面積を占める極板を備える。

補償コンデンサは更に、補助蓄積コンデンサと同じ金属層の堆積内に作られ得る。このコンデンサは、画素電極と補償電圧の印加を可能にする導電線との間に電気接続されている。このコンデンサは、光からのトランジスタの保護に役立ち、それは連続的に不透明でトランジスタ全体を覆う極板を有し得る。

トランジスタと補助蓄積コンデンサは“ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ”（ＳＯＩ＝シリコン・オン・インシュレータ）基板の単結晶表面層の上に作られることが望ましい。

本発明の別の特徴及び利点は添付図に関連して与えられる、以下の詳細記述を読むことにより明らかになるであろう。

マトリックス液晶ディスプレイの構造を示す。 次の行に接続されている、各画素において補助蓄積コンデンサを有する等価回路図を示す。 制御導体につながれた補償コンデンサを任意に有する、補助導電線に接続された補助蓄積コンデンサを伴う別の回路図を示す。 非晶質シリコンの能動マトリックス・ディスプレイ用の、従来の画素構造の一例を示す。 ＬＣＯＳ技術における、本発明による透過型画素構造を通した断面の図を示す。 交差した方向に向いている指を有する、本発明において用いられ得る２つの容量性の相互に入り込んだ構造を概略的に示す。 ３つの金属化階層を用いた、別の画素構造を通した断面の図を示す。 図７の３つの階層の各々に対する金属化のエッチング用の例示的パターンの上面図を示す。

透過性液晶ディスプレイは、例えば図１〜３に示すうちの１つのように組織された画素の行と列のマトリックスを含む。図５の断面には１つの画素のみが示されている。各画素は、画素電極Ｅｐと全画素に共通の対電極ＣＥとの間に液晶セルＣＬを含む。駆動トランジスタＱは液晶セルに接着された単結晶シリコンに基づく、ＣＭＯＳ技術構造１０から作られる。共通の電極ＣＥと画素電極Ｅｐは（ＩＴＯで作られて）透明であるが、しかし（例えばアルミニウムで作られる）不透明のシールドＢＣＬは、反射効果を用いて液晶セルを経由して到達し得る光からトランジスタを保護するように、画素電極とトランジスタとの間に局部的に介在する。

ＣＭＯＳ構造１０を作るために様々な技術が存在する。例として示される技術において、構造１０はＳＯＩ（シリコン・オン・インシュレータ）基板から形成される。この基板は画素電極Ｅｐに隣接するシリコン酸化物の絶縁層１２と、そこに駆動トランジスタが形成されている単結晶シリコン１４の層との重ね合わせを含む。示されているトランジスタは、多結晶シリコンで作られた絶縁ゲートＧにより覆われている、ｐ型トレンチ（溝）により分離されたｎ^＋型ドーピングされたソース及び、ｎ^＋型ドーピングされたドレインを備えるｎＭＯＳトランジスタである。そのトランジスタは代わりにｐＭＯＳトランジスタであり得る。トランジスタは、シリコン酸化物で満たされたＳＴＩ（ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ＝浅いトレンチ絶縁）により、隣接する画素のトランジスタから分離される。

トランジスタは、画素のマトリックス用回路図を確立するために必要な相互接続の形成と、補助蓄積コンデンサＣ_ｓｔ及び任意選択的には、補償コンデンサＣ_ｃｏｍｐの形成とを可能にする、絶縁層と金属層の交番により覆われている。金属層は相互に接続され、そして絶縁層を貫通する導電性ビア・ホールにより、トランジスタに接続される。絶縁層１２内に形成される導電性ビア・ホール１６は、さらにトランジスタのソースと画素電極Ｅｐとの間の接続を確立出来るようにする。

金属層はアルミニウム及び／又は銅で作られることが望ましい。それらは光に対して不透明であり、とりわけ、示されている堆積の上方に置かれるディスプレイの（図示されていない）光源からの光に対して不透明である。

（トランジスタが図４で非晶質シリコン技術において画素面積の小部分を占めるのが示されているのと同様に、）トランジスタは画素面積の小部分を占め、図５に主として示されているのは画素のこの部分である。

図５に示す例において、それぞれ参照記号Ｍ１〜Ｍ６で示される６つの重ね合わせられた金属化階層が存在する。階層の数は異なり得る。各種の階層の機能は変わる可能性があり、その一例のみが下記に与えられているが、いずれの場合も、それらは蓄積コンデンサＣ_ｓｔ及び任意選択的に、補償コンデンサＣ_ｃｏｍｐを生成するために使用される。それらは更に画素内部の相互接続、及びマトリックスの動作に必要とされる相互接続（制御線、接地線、列導体、等）の全てを形成する。金属化階層は太い水平方向の線で象徴的に示され、ビア・ホールは太い垂直方向の線で象徴的に示されている。階層を分離する（シリコン酸化物で作られる）絶縁層は、連続的に堆積されている金属化階層同士間に、連続して堆積されるが、しかしそれらは、その中に複数の金属化階層が組み込まれている単一の絶縁層２０として示されている。

図５の例において：
―階層Ｍ１は２つの機能を有する。それはビア・ホールによりトランジスタのゲートに接続された行導体Ｌ_ｉを形成し、同時にそれはビア・ホール１６を用いてトランジスタのソースを画素電極に接続し、
―階層Ｍ２は、そこに画素が接続されている列導体Ｃ_１を生み出すために使用され、これはビア・ホールによりトランジスタのドレインに接続され、同時にそれは補助蓄積コンデンサＣ_ｓｔの一部分を生み出すために使用され、
―階層Ｍ３は全マトリックスに共通の接地面への接続に使われ、同時にそれは補助蓄積コンデンサＣ_ｓｔの別の部分を生み出すために使用され、
―階層Ｍ４及びＭ５もまた補助蓄積コンデンサＣ_ｓｔの一部分を生み出すために使用され、そして最後に
―階層Ｍ６は、この例において補償コンデンサが蓄積コンデンサと異なる場合に、補償コンデンサＣ_ｃｏｍｐの極板を作るために使用されるか、あるいは補償コンデンサが存在しない場合に、補助蓄積コンデンサＣ_ｓｔの一部分を生み出すために使用される。階層Ｍ６はまた、回路が図３に示すように配置される場合、補償列導体Ｌ’_ｉを形成するために使用される。堆積の最終階層Ｍ６内に作られるコンデンサの極板は、蓄積コンデンサＣ_ｓｔを生み出すために用いられる全ての金属部分を覆う、連続的な（不透明の）金属領域であることが望ましい。

様々な金属化階層における導体の配置は、上記に示すものと異なり得る：例えば階層Ｍ３よりもむしろ階層Ｍ１が、接地された相互接続の形成に使用されることができ、階層Ｍ３がＬ’_ｉを補償コンデンサに接続するため、及び補償コンデンサが１つの場合はその補償コンデンサ自体を形成するために用いられ得る、等。

補助蓄積コンデンサＣ_ｓｔはトランジスタを完全に覆い、それを透過する光の殆どを出来る限り防ぐ。トランジスタ上方の金属化階層数が多い程、光の障壁は良好である。不透明な遮蔽ＢＣＬもまた下方から到達しやすい光からトランジスタを保護する。

横方向の占有寸法を制限しながら蓄積コンデンサの値を最大化するために、それを相互に入り込んだ極板を有する構造で構成することが望ましく、そして電気的に並列接続された、相互に入り込んだ極板を有する幾つかの構造の重ね合わせで構成することが望ましい。

例として示される場合の、階層Ｍ２〜Ｍ５の各々は、相互に入り込んだ極板を有する部分的なコンデンサを含み、すなわち部分的なコンデンサの２つの極板が同じ金属化階層内に形成される。各極板は、他の極板に属する別の一連の導体の内の導体近くに位置する、互いに電気接続された一連の導体（又はその構造の指）を含む。その中に金属化階層が組み込まれている絶縁層２０は、２つの極板に属する指同士の間に誘電体を形成する。点線の円で囲まれている図は、階層４におけるそのような部分的コンデンサの原理と一般的外観を示す上面図である。その他の階層は同様に作られる。本図は２つの極板の平行な指を示すが、実際には極板の正確なレイアウトは、必要とされる相互接続及び、とりわけ金属化階層間に作られるべき接触ビア・ホールに関連する制約を考慮した、各階層において利用可能なスペースに依存する。

２２及び２４のような導電性ビア・ホールは、階層の重ね合わせが並列につながれた部分的コンデンサを形成するように、様々な階層間の対応する極板を接続する。

相互に入り込んだ極板の指は、そこを通過する光をより適切に阻止するため、１つの階層から別の階層へと交差するように方向付けられることが望ましい。図６は指が全て並行で直線である単純化された構成で、この交差した向きを示す。実際にはコンデンサの極板の指はもっと湾曲し得る。

（例えばＭ３とＭ５のような）２つの隣接しない階層に対応する櫛が平行な指を持つ場合、再び光の透過を減らす目的で１つの階層の指を、他の階層の指間の隙間に対向して置こうと試みることが可能だと付け加えられるべきである。

相互に入り込んだ構造により形成されるコンデンサの静電容量は、絶縁層により分離された２つの連続する金属層間の静電容量よりも、高くなり得ることが理解されるであろう。これはその構造の指から生じる静電容量が、それらの全長にわたり向き合っているためである。指は細長く、それらの数は多く、それらの幅と間隔は数μｍであり得る。

最後に、各種の金属化階層間の導電性ビア・ホールは、トランジスタを光から保護するのを助ける。それらは任意の横方向に伝播する光を捉える傾向がある。それゆえ電気接続されるべき２つの導電素子を接続するためには、１つだけよりも複数のビア・ホールを用意することが有利である。

図５の例において、補償コンデンサが連続的な不透明の極板を含むが、蓄積コンデンサＣ_ｓｔ（又は２つの蓄積コンデンサ）が、連続的な不透明の極板を持つのが代替的に可能であることが理解されるであろう。

図７は別の画素構造の例を示す。この例において、３つの金属化階層Ｍ１、Ｍ２、及びＭ３だけが用いられる。これは製作費用の理由で、金属化階層の数を最小限にすることが有利であり得るためである。しかしながら光の防御の有効性は低下する。実際には少なくとも３つの金属化階層が存在するであろう。図７の例において：
―階層Ｍ１は、ビア・ホール１６を用いてトランジスタのソースを画素電極に接続するために用いられる。それはまた、それに画素がつながれており、ビア・ホールによってトランジスタのドレインに接続されている、列導体Ｃ_１を生み出すためにも使用される。それはさらに接地導体ＧＮＤを作るためにも用いられ、最後にそれは補助蓄積コンデンサＣ_ｓｔの一部分を作り上げる、相互に入り込んだコンデンサを形成するために用いられることができ、
―階層Ｍ２は、金属化階層Ｍ１内に形成されるコンデンサ部分と並列に接続される、行導体Ｌ_ｉ及び、蓄積コンデンサＣ_ｓｔの別の（相互に入り込んだ）部分を作り出すために使用され、最後に
―階層Ｍ３は本例において、補償コンデンサが蓄積コンデンサと異なる場合か、あるいは補償コンデンサが無い時は補助蓄積コンデンサＣ_ｓｔの一部分である場合に、補償コンデンサＣ_ｃｏｍｐの極板を作るために使用される。階層Ｍ３はまた、回路が図３に示すように配置される場合に、補償行導体Ｌ’_ｉを形成するために使用される。堆積の最後の階層Ｍ３内に作られるコンデンサの極板は、蓄積コンデンサＣ_ｓｔを作るために使用される金属部分の全てを覆う、連続的な（不透明）金属領域であることが望ましい。コンデンサＣ_ｃｏｍｐの別の極板は、階層Ｍ２の相互に入り込んだ蓄積コンデンサの極板の１つにより形成される。

図８は上に示される素子を形成するための、３つの金属化階層Ｍ１、Ｍ２、及びＭ３に対する可能な構成を示す。本図は（より暗くハッチングされた領域としての）階層間の接続ビア・ホール及び、トランジスタのソース、ゲート、及びドレインを接続するビア・ホールを示す。

補助蓄積コンデンサＣ_ｓｔはトランジスタを覆い、殆どの光がそれを透過するのを出来る限り防ぐ。トランジスタ上方の金属化階層の数が多い程、光に対する障壁はより良くなる。

図８の構成において、トランジスタを光からより良く保護するように、トランジスタを完全に覆う、連続した不透明な極板を持つのは補償コンデンサＣ_ｃｏｍｐである。従ってトランジスタは、透過性ディスプレイの光源による照明から、蓄積コンデンサ及び補償コンデンサを含む集合体により、非常にうまく保護される。

１０ ＣＭＯＳ構造
１２ 絶縁層
１４ 単結晶シリコン
１６ ビア・ホール
２０ 絶縁層
２２ 導電性ビア・ホール
２４ 導電性ビア・ホール

Claims (7)

1. 画素の行と列のマトリックスを含む透過型液晶ディスプレイであって、各画素が、透明画素電極（Ｅｐ）と全画素に共通の透明な対電極（ＣＥ）との間の液晶（ＣＬ）、駆動トランジスタ（Ｑ）、及び補助蓄積コンデンサ（Ｃ_ｓｔ）を備え、前記駆動トランジスタのゲートが、第１の行導体から書き込み制御パルスを受けるように、与えられた行の全画素に共通の第１の行導体（Ｌ_ｉ）に接続され、前記駆動トランジスタのドレインが、表示されるべきグレースケールを表わすアナログ電圧を列導体から受けるように、与えられた列の全画素に共通の列導体（Ｃ_１）に接続され、そして前記駆動トランジスタのソースが、前記画素の前記透明画素電極と前記補助蓄積コンデンサの端子とに接続され、前記駆動トランジスタが前記液晶と前記補助蓄積コンデンサとの間に位置し、その前記補助蓄積コンデンサが、相互に入り込んだ平行な極板を有する不透明の金属で作られた、少なくとも２つの構造の堆積で構成され、各構造がそれぞれの金属化階層（Ｍ２〜Ｍ５）内に作られ、前記相互に入り込んだ極板構造がそれぞれの構造内に平行な指を備え、１つの構造の指が他の構造の指に対して直角であることを特徴とするディスプレイ。
2. 前記駆動トランジスタ及び前記補助蓄積コンデンサが画素面積の５０％よりも小さい面積を占めることを特徴とする、請求項１に記載のディスプレイ。
3. 前記補助蓄積コンデンサが、設けられるべき相互接続に応じて各種の前記金属化階層を接続する導電性ビア・ホール（２２、２４）を有する、絶縁層によって分離された少なくとも３つの前記金属化階層の堆積から成ることを特徴とする、請求項２に記載のディスプレイ。
4. 前記補助蓄積コンデンサが、前記駆動トランジスタ全体を覆う連続的な不透明の面を形成する極板を備えることを特徴とする、請求項１〜３のいずれか一項に記載のディスプレイ。
5. 補償コンデンサＣ_ｃｏｍｐが、与えられた行の中の全画素を接続する補助行導体（Ｌ’_ｉ）に接続され、前記補償コンデンサが前記駆動トランジスタの上方に位置することを特徴とする、請求項１〜４のいずれか一項に記載のディスプレイ。
6. 前記補償コンデンサが、前記トランジスタ全体を覆う連続的な不透明の面を有する極板を備えることを特徴とする、請求項５に記載のディスプレイ。
7. 前記駆動トランジスタと前記補助蓄積コンデンサが単結晶シリコン・オン・インシュレータ（ＳＯＩ）基板の単結晶表面層の上にあることを特徴とする、請求項１〜６のいずれか一項に記載のディスプレイ。

Images