[go: up one dir, main page]

JP5873998B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5873998B2
JP5873998B2 JP2012526567A JP2012526567A JP5873998B2 JP 5873998 B2 JP5873998 B2 JP 5873998B2 JP 2012526567 A JP2012526567 A JP 2012526567A JP 2012526567 A JP2012526567 A JP 2012526567A JP 5873998 B2 JP5873998 B2 JP 5873998B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
notch
resin material
exterior body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012526567A
Other languages
English (en)
Other versions
JPWO2012111254A1 (ja
Inventor
南尾　匡紀
匡紀 南尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2012526567A priority Critical patent/JP5873998B2/ja
Publication of JPWO2012111254A1 publication Critical patent/JPWO2012111254A1/ja
Application granted granted Critical
Publication of JP5873998B2 publication Critical patent/JP5873998B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体装置及びその製造方法に関する。
制御機器（例えば、インバータ制御機器）は、小型化が要望されている。その要望に応え、制御機器の内部に組み込まれる半導体装置（例えば、パワーモジュール）も、小型化及び軽量化を図っている。
半導体装置は、例えば、パワー素子と該パワー素子を制御する制御素子とをそれぞれリードフレームに搭載し、これらリードフレームを電気的に接合して、樹脂材から構成される外装体の内部に封止して形成される。パワー素子を有する半導体装置は、高電位となる外部端子同士の間に絶縁距離を確保する必要がある。そこで、例えば特許文献１には、外部端子同士の間の領域に凹状の沿面構造（凹状構造）を設け、この凹状の沿面構造によって沿面距離を確保した、半導体装置が記載されている。
図１１（ａ）〜図１１（ｃ）は、一般的な沿面構造を設けた従来の半導体装置を示している。従来の沿面構造を設けた半導体装置は、リードフレーム１０３と、ダイパッド１０９Ａの上に保持されたパワー素子１０１と、ダイパッド１０９Ｂの上に保持された制御素子１１１と、樹脂材から構成される外装体１０６とから構成されている。リードフレーム１０３は、複数のリード（外部端子）１０５及び複数のダイパッド１０９Ａ、１０９Ｂを有する。外装体１０６は、パワー素子１０１及び制御素子１１１を含め、ダイパッド１０９Ａ、１０９Ｂ及び各リード１０５のダイパッド１０９Ａ、１０９Ｂ側の端部を封止する。パワー素子１０１とリード１０５のダイパッド１０９Ａ側の端部とは、金属部材１２１により電気的に接続されている。また、制御素子１１１とパワー素子１０１、及びリード１０５のダイパッド１０９Ｂ側の端部は、金（Ａｕ）ワイヤ１２２により電気的に接続されている。
ここで、従来の半導体装置は、図１１（ａ）の領域Ｃを拡大した図１１（ｂ）に示すように、外装体１０６における複数のリード１０５同士の間の領域に、それぞれ凹状構造１０６ａが形成されている。
このように、従来の半導体装置は、各凹状構造１０６ａによって、互いに隣接するリード１０５同士の間の沿面距離を確保して、リード１０５同士の間隔を縮めることにより、半導体装置の小型化を図っている。
特開２００３−１２４４３７号公報
従来の半導体装置は、沿面距離を確保するため、外装体に凹状構造を設ける必要がある。しかしながら、この凹状構造は、半導体装置の小型化に対して沿面距離を確保するための制約となる。また、この凹状構造のような複雑な外形状を有する外装体を形成するには、封止用金型の構造が複雑になってしまうという問題がある。
これらの問題は、半導体装置の小型化が進み、また、電流量及び電圧が増大していくことを考えると、さらに大きな問題となることが懸念される。
本発明は、外装体に凹状構造を設けることなく、沿面距離が確保された半導体装置を実現することを目的とする。
前記の目的を達成するため、本発明に係る半導体装置は、切り欠き部が形成されたリードと、ダイパッド部と、ダイパッド部に保持された第１素子と、第１素子を含むダイパッド部及びリードの内側の端部を封止する樹脂材から構成される外装体とを備え、切り欠き部は、リードにおける外装体との境界部分を含む領域に配置されると共に、樹脂材が充填され、境界部分を含んで切り欠き部にのみ充填された樹脂材と、外装体を構成する樹脂材とは一体に形成された。
また、本発明に係る半導体装置の製造方法は、第１素子を保持するダイパッド部と、切り欠き部を有するリードとを用意し、リードの切り欠き部を金型のクランプ位置に配置して封止用の樹脂材を金型に注入することで、樹脂材を、第１素子を含むダイパッド部及びリードの切り欠き部にのみ充填することにより、ダイパッド部及びリードの内側の端部を一体に封止する。
本発明に係る半導体装置及びその製造方法によると、外装体に凹状構造を形成することなく、沿面距離が確保された半導体装置を実現できる。
図１（ａ）は本発明の一実施形態に係る半導体装置を示す平面図である。図１（ｂ）は図１（ａ）における領域Ａを拡大した平面図である。図１（ｃ）は領域Ａにおける詳細な平面図である。 図２（ａ）は別形態の一工程に係る領域Ａを拡大した平面図である。図２（ｂ）は別形態の一工程に係る領域Ａを拡大した平面図である。図２（ｃ）は別形態に係る半導体装置の領域Ａを拡大した平面図である。 図３（ａ）は本発明の一実施形態に係る半導体装置を示す底面図である。図３（ｂ）は図３（ａ）における領域Ｂを拡大した底面図である。 図４（ａ）は本発明の一実施形態に係る半導体装置の内部構造を示す平面図である。図４（ｂ）及び図４（ｃ）は一実施形態に係る切り欠き部の形状の変形例を示す部分的な平面図である。 図５は図４のＶ−Ｖ線における断面図である。 図６は本発明の一実施形態に係る半導体装置の製造方法の一工程を示す模式的な断面図である。 図７は本発明の一実施形態に係る半導体装置の製造方法の一工程を示す模式的な断面図である。 図８は本発明の一実施形態に係る半導体装置の製造方法の一工程を示す模式的な断面図である。 図９は本発明の一実施形態に係る半導体装置の製造方法の一工程を示す模式的な断面図である。 図１０は本発明の一実施形態に係る半導体装置の製造方法の一工程を示す模式的な断面図である。 図１１（ａ）は従来の半導体装置を示す平面図である。図１１（ｂ）は図１１（ａ）における領域Ｃを拡大した平面図である。図１１（ｃ）は従来の半導体装置の内部構造を示す模式的な平面図である。
本発明の一実施形態について、図面を参照しながら説明する。
なお、本発明は、本明細書に記載された基本的な特徴に基づく限り、以下に記載の内容に限定されない。
図１（ａ）は、本発明の一実施形態に係る半導体装置を示す平面図である。図１（ｂ）は、図１（ａ）における領域Ａを拡大した平面図である。図１（ｃ）は、領域Ａにおける詳細な平面図である。図３（ａ）は、本発明の一実施形態に係る半導体装置を示す底面図である。図３（ｂ）は、図３（ａ）における領域Ｂを拡大した底面図である。図４（ａ）は、本発明の一実施形態に係る半導体装置の内部構造を示す平面図である。図４（ｂ）及び図４（ｃ）は、一実施形態に係る切り欠き部の形状の変形例を示す部分的な平面図である。図５は、図４のＶ−Ｖ線における断面図である。
図１及び図３〜図５に示すように、本実施形態に係る半導体装置１５は、パワー素子１と、放熱板２と、リードフレーム３と、制御素子４と、外装体６とを備えている。リードフレーム３は、第１ダイパッド部９、第２ダイパッド部１１及び外部端子となる複数のリード５を有する。外装体６は、パワー素子１、制御素子４及び複数のリード５の内側の端部を一体に封止する。外装体６は、封止用の樹脂材から構成される。パワー素子１は、第１素子の一例である。制御素子４は、第２素子の一例である。
本実施形態の半導体装置１５の一例として、例えばパワーモジュール（パワー半導体）がある。本実施形態の半導体装置１５は、例えば制御機器に組み込まれて使用される。
リードフレーム３は、例えば銅（Ｃｕ）等の導電性に優れた材料により構成される。リードフレーム３は、外装体６の側面から突き出したリード５が外部端子を構成し、本半導体装置１５の実装端子としてインバータ制御機器等の回路と接続される。
パワー素子１は、例えば、ろう材８又は銀（Ａｇ）ペースト材により、リードフレーム３の第１ダイパッド部９の上面９ａに固着され保持されている。パワー素子１のボンディングパッド（図示せず）とリードフレーム３の複数のリード５とは、金属部材２１により相互に電気的に接続されている。パワー素子１には、例えば、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）又はＭＯＳＦＥＴ（金属酸化膜型電界効果トランジスタ）を用いることができる。金属部材２１には、例えば、アルミニウム（Ａｌ）ワイヤ、金（Ａｕ）又は銅（Ｃｕ）等から構成される金属ワイヤ、アルミニウム（Ａｌ）リボン又は銅（Ｃｕ）クリップを用いることができる。アルミニウムリボン又は銅クリップは、アルミニウムワイヤと比べて断面積が大きく配線の抵抗値が小さくなるため、金属部材２１でのパワー損失を低減することができる。本実施形態においては、パワー素子１の一例として、ダイオードが内蔵された横型パワーＭＯＳＦＥＴを用い、金属部材２１の一例として、アルミニウムワイヤを用いて説明する。
図５に示すように、リードフレーム３における第１ダイパッド部９の下面９ｂには、絶縁シート１０を介して放熱板２が固着されている。放熱板２には、例えば銅（Ｃｕ）又はアルミニウム（Ａｌ）等の熱伝導性に優れた金属を用いることができる。
絶縁シート１０は、熱伝導性絶縁材料からなり、例えば絶縁層を接着層で挟む３層構造を有する。絶縁シート１０は、パワー素子１が発生する熱を、放熱板２に効率良く伝導するために設けられている。
制御素子４は、例えば、駆動回路及び過電流防止回路を内蔵する。制御素子４は、リードフレーム３における第２ダイパッド部１１の上面１１ａに、例えば銀（Ａｇ）ペースト材１６により固着され保持されている。制御素子４のボンディングパッド（図示せず）とリードフレーム３の複数のリード５とは、金（Ａｕ）ワイヤ２２により相互に電気的に接続されている。さらに、パワー素子１のボンディングパッド（図示せず）と制御素子４のボンディングパッド（図示せず）とは、金ワイヤ２２によって電気的に接続されている。この金ワイヤ２２により、パワー素子１は、制御素子４による制御が可能である。
外装体６は、パワー素子１、第１ダイパッド部９、制御素子４、第２ダイパッド部１１及び各リード５の内側の端部、並びに放熱板２の上面及び側面２ｃを覆っている。従って、放熱板２の下面２ｂは、外装体６の下面６ｂから露出している。
図５に示すように、放熱板２の下面２ｂは、外装体６の下面６ｂから露出している。そのため、パワー素子１で生じる熱を、放熱板２の下面２ｂから外部に効率的に伝導することができる。また、放熱板２の側面２ｃは外装体６により覆われているため、放熱板２とリードフレーム３との接合は強固である。
図４に示すように、本実施形態に係る半導体装置は、外装体６の側面から突き出した外部端子となるリード５の側面に、切り欠き部（凹状部）５ａを予め形成しておくことを特徴とする。従って、本実施形態に係る半導体装置１５では、図１（ｂ）及び図３（ｂ）に示すように、リード５の側面に形成された切り欠き部５ａに、外装体６を構成する樹脂材が充填されてなる樹脂充填部６ｃが形成される。
すなわち、本実施形態に係る半導体装置１５では、予めリード５に形成された切り欠き部５ａに対し、外装体６を封止する工程で樹脂材を同時に充填して、樹脂充填部６ｃを形成している。このため、樹脂充填部６ｃは、外装体６との間に界面が存在しない一体構造となる。
ここでは、切り欠き部５ａを設けるリード５は、制御素子４と直接接続されるリードとしている。これは、一般に、制御素子４に必要な入出力信号が、パワー素子１に必要な入出力信号よりも多いためである。このため、半導体装置自体の小型化を図るには、図１（ａ）に示すように、制御素子４と直接接続されるリード５同士の間隔を小さくする必要がある。なお、パワー素子１と直接接続されるリード５において、設計上で隣接するリード間の耐圧等を高める必要がある場合には、パワー素子１と接続されるリード５に対して、切り欠き部５ａを予め設けて樹脂充填部６ｃを形成すればよい。
ここで、本実施形態に係る半導体装置１５のリード５について、図１（ｂ）の要部を拡大した図１（ｃ）を用いて、より具体的に説明する。本実施形態に係る半導体装置１５では、図１（ｃ）に示すように、複数のリード５の各側面にダムバー５ｂがそれぞれ残るように、ダムバー５ｂを切断すると共に、樹脂充填部６ｃのバリ取りを行なっている。本実施形態に係る半導体装置１５の樹脂充填部６ｃ及び切り欠き部５ａは、図１（ｃ）に示すように、このダムバー５ｂに接しない位置で、且つ、このダムバー５ｂよりも内側（外装体６側）に設けられている。これは、ダムバー５ｂの切断時に、ダムバー切断用刃１４で樹脂充填部６ｃを切断しないようにするためである。
また、図１（ｂ），図１（ｃ）の別形態として、図２（ｃ）の構造とすることも可能である。図２（ｃ）は、図２（ａ）及び図２（ｂ）の工程により構成される。
図２（ａ）は、別形態において、切り欠き部５ａ同士の間に樹脂を充填した状態を示す図である。図２（ｂ）は、別形態において、切り欠き部５ａ同士の間に充填された樹脂を、ダムバー切断用刃１４で切断して、溝６ｄを形成した図である。
前述の図１（ｃ）では、ダムバー切断用刃１４が樹脂充填部６ｃを切断しないようにしていたが、別形態の図２（ａ）〜図２（ｃ）では、ダムバー切断用刃１４が別形態の樹脂充填部６ｃを切断して溝６ｄを形成するようにしている。このように、別形態の樹脂充填部６ｃにリード５の突出方向と平行な溝６ｄを形成することにより、リード５間に溝６ｄが形成された樹脂充填部６ｃを構成することができる。図２（ａ）〜図２（ｃ）に示すように溝６ｄを形成することにより、沿面距離を長くすることができる。
ここで、さらに、沿面距離を長くしたい場合は、図２（ｃ）に示すように、ダムバー切断用刃１４を外装体６にめり込ませて、外装体６に凹みを設けることが望ましい。このとき、外装体６の高さ（図の紙面垂直方向の幅）は、リード５よりも十分に大きいため、外装体６が割れることなどはない。このようにダムバー切断用刃１４で外装体６に凹みを設けることによって、樹脂充填部６ｃに形成された溝６ｄの一部を外装体６内に配置することができる。
外装体６は、例えばエポキシ系樹脂等の熱硬化型の樹脂材から構成される。外装体６及び樹脂充填部６ｃを構成する樹脂材には、例えばエポキシ系樹脂に破砕フィラー又は球形フィラーを混錬した材料を用いることが望ましい。球形フィラーとして、例えばアルミナ（酸化アルミニウム）を用いることにより、樹脂充填部６ｃの熱伝導性を向上させることができる。
本実施形態の半導体装置１５では、リード５に切り欠き部５ａを設けているため、樹脂充填部６ｃを含むリード５に、所定の強度を持たせる必要がある。そのため、本実施形態の半導体装置１５では、図１（ｂ）において、１つのリード５における樹脂充填部６ｃ同士の間隔Ｌ２を、Ｌ２≧０．４ｍｍとしている。この樹脂充填部６ｃ同士の間隔Ｌ２は、リード５の材質、幅及び長さによって異なるが、少なくともＬ２≧０．４ｍｍであることが望ましい。ここで、間隔Ｌ２は、リード５における切り欠き部５ａが設けられた部分の幅とほぼ等しい。Ｌ２≧０．４ｍｍとすることにより、リード５に所定の強度を持たせることができると共に、切り欠き部５ａが設けられたリード５の高抵抗化を抑制することができる。ここで、一般に、リード５の幅Ｌ１は、Ｌ１＝０．５ｍｍ以上且つ２．０ｍｍ以下である。
また、本実施形態の半導体装置１５では、隣接するリード５同士の沿面距離をできる限り長くするために、樹脂充填部６ｃの長さＬ４を、リード５の突き出し長さＬ３＝２．０ｍｍ以上且つ５．０ｍｍ以下に対して、最大でＬ４＝２．０ｍｍとしている。
なお、樹脂充填部６ｃは、リード５が充分な強度を持っていれば、図１（ｂ）に示すように、リード５の両側面に設けることができる。樹脂充填部６ｃは、隣接するリード５の少なくとも一方に設ければ、リード５同士の間の沿面距離を長くすることができる。しかしながら、沿面距離をできる限り長くしたい場合は、樹脂充填部６ｃを１つのリード５の両側面に設けることが望ましい。
なお、外装体６内に配置される切り欠き部５ａの長さＬ５（図４（ａ）を参照）は、樹脂材に混錬されるフィラーの径よりも大きければよい。本実施形態では、一例として、Ｌ５≧２０μｍに設定している。
また、外装体６内に配置される切り欠き部５ａの壁面形状を、図４（ｂ）に示すように外装体６の内側に傾斜させて傾斜状としてもよい。また、図４（ｃ）に示すように階段状としてもよい。壁面形状を図４（ｂ）又は図４（ｃ）に示す形状にすることで、樹脂充填部６ｃを形成するための樹脂材が充填され易くなる。
以上のように、本実施形態の半導体装置１５は、外部端子となるリード５において、外装体６との境界部分に、切り欠き部５ａを予め形成している。そして、この切り欠き部５ａに、外装体６を構成する樹脂材が充填された樹脂充填部６ｃを設けている。これにより、半導体装置における電気的絶縁性を向上させるために、従来の構造では必要であった外装体の外周部の凹状構造が不要となる。このため、半導体装置を構成する外装体の外形サイズを小型化することもできる。
さらに、本実施形態に係る半導体装置１５は、外装体６の形状が単純であるため、外装体６を製作するための金型の構造を単純化することができる。
なお、本実施形態においては、樹脂充填部６ｃに充填される樹脂材は、外装体６を構成する樹脂材が注入される際に充填される。従って、外装体６を構成する樹脂材と樹脂充填部６ｃを構成する樹脂材とは、組成が同一となる。
しかしながら、本実施形態の半導体装置１５の一変形例として、外装体６を構成する樹脂材を注入するよりも前に、各切り欠き部５ａに予め樹脂材を充填しておくことも可能である。このようにすれば、各切り欠き部５ａに、外装体６を構成する樹脂材とは異なる組成を持つ樹脂材、例えば、低誘電率な絶縁性樹脂材、又は放熱性が高い絶縁性樹脂材を充填することも可能となる。低誘電率な絶縁性樹脂材が切り欠き部５ａに充填されることで、樹脂充填部６ｃの絶縁性を高めることができる。また、放熱性が高い絶縁性樹脂材が切り欠き部５ａに充填されることで、樹脂充填部６ｃの放熱性を高めることができる。
（製造方法）
以下、図６〜図１０を参照しながら、本実施形態に係る半導体装置の製造方法の一例について説明する。
まず、図６に示すように、上面に絶縁シート１０を仮接着した放熱板２を、絶縁シート１０を上にして下金型１２の底面上に載置する。続いて、パワー素子１及び制御素子４がそれぞれ固着され、金属部材及び金ワイヤによって接続されたリードフレーム３を、第１ダイパッド部９の下面９ｂが絶縁シート１０と接するように、下金型１２に載置する。このとき、図４に示すように、制御素子４と直接接続されるリード５に、切り欠き部５ａを予め形成しておく。切り欠き部５ａを形成するには、例えば、機械的なプレス法、又は化学的なエッチング法を用いることができる。なお、図６〜図１０は、図５と同等の断面図であり、金属部材２１及び金ワイヤ２２の図示は、省略している。
下金型１２に対応する上金型１３には、図６に示すように、金型挿入ピン１３Ａが形成されている。
ここで、樹脂材を流し込んで充填したときに、切り欠き部５ａからこの樹脂材があふれ出さないように、本実施形態では、外部端子となるリード５の側面側の切り欠き部５ａの端が、上金型１３と下金型１２とのクランプ位置に配置されるようにしている。すなわち、切り欠き部５ａが上金型１３と下金型１２とに囲まれる空間内に配置されるようにしている。このように配置することで、樹脂材の充填時に、切り欠き部５ａからこの樹脂材があふれ出すことがなく、樹脂充填部６ｃを所望の位置に形成することができる。
次に、図７に示すように、上金型１３を下金型１２に向けて下降させて、リードフレーム３を、上金型１３と下金型１２とによって上下方向からクランプする。ここで、上金型１３に設けられた複数の金型挿入ピン１３Ａは、リードフレーム３における第１ダイパッド部９の上方に配置される。従って、上金型１３を下降させ、上金型１３と下金型１２とにより上下方向からリードフレーム３をクランプすると、各金型挿入ピン１３Ａによって、放熱板２の上に載置されたリードフレーム３の第１ダイパッド部９が下方に押圧される。その結果、リードフレーム３の第１ダイパッド部９の下面９ｂに貼り付けた放熱板２が下金型１２に押圧される。
これにより、図７に示すように、複数の金型挿入ピン１３Ａのうちの少なくとも１つの金型挿入ピン１３Ａは、平面視において、パワー素子１と制御素子４の間に配置されることになる。このとき、パワー素子１と制御素子４との間に設けられた金型挿入ピン１３Ａは、リードフレーム３の第１ダイパッド部９との接触面から上方に向かって広がる円錐台形状を有している。なお、金型挿入ピン１３Ａの形状は、角錐台形状であってもよい。
次に、樹脂注入工程として、トランスファモールド法により、例えばエポキシ樹脂からなる封止用の樹脂材を上金型１３と下金型１２との間に注入する。樹脂材を注入することにより、図８に示すように、リードフレーム３の金型の内側部分を含め、パワー素子１、制御素子４、及び放熱板２の側面を覆うように封止する外装体６を、形成する。このとき、放熱板２は、金型挿入ピン１３Ａにより下金型１２に押圧されているため、注入された樹脂材が放熱板２の下面２ｂ側に入り込むことはない。この樹脂注入工程において、外装体６の側面から突き出した所定のリード５に予め形成された切り欠き部５ａに、注入された樹脂材が充填されて、外装体６と組成が同一の樹脂充填部６ｃが、外装体６と一体に形成される。
なお、本実施形態の製造方法においては、樹脂封止後の放熱板２の下面２ｂには、注入された樹脂材が存在しない。その結果、パワー素子１から放熱板２を介して外装体６の外側への放熱が効果的に行われる。
なお、第１ダイパッド部９の上面９ａが各金型挿入ピン１３Ａによって押圧されることで、各金型挿入ピン１３Ａが、第１ダイパッド部９の上面９ａに僅かに突入する。このため、各金型挿入ピン１３Ａと第１ダイパッド部９との接触面には、樹脂材は流入しない。
また、本実施形態の製造方法では、樹脂封止工程において、下金型１２及び上金型１３から伝播する熱により、リードフレーム３の第１ダイパッド部９と放熱板２との間に配置した絶縁シート１０の接着層（図示せず）が溶融し、さらに硬化する。このため、絶縁シート１０とリードフレーム３の第１ダイパッド部９の下面９ｂ及び放熱板２との接着は、より強固となる。
次に、図９に示すように、樹脂材を硬化させて樹脂封止をした後に、上金型１３を上昇させると、外装体６における各金型挿入ピン１３Ａが挿入された位置に、リードフレーム３の第１ダイパッド部９から上方に向かって広がる開口部６Ａがそれぞれ形成される。各金型挿入ピン１３Ａが円錐台形状であるため、各開口部６Ａも円錐台形状となるので、各金型挿入ピン１３Ａは、外装体６から抜き易い。このとき、各開口部６Ａの底面は、封止用の樹脂材が付着せずに、リードフレーム３の第１ダイパッド部９が露出している。各開口部６Ａは、その用途や目的に応じて樹脂材を容易に充填することができ、樹脂材を充填して各開口部６Ａを閉じることも可能である。
このようにして、図１０に示す半導体装置１５を製造することができる。
以上のように、本実施形態においては、外装体６の側面から突き出した外部端子であるリード５に予め切り欠き部５ａを設けておき、この切り欠き部５ａに封止用の樹脂材と同一の樹脂材を充填して樹脂充填部６ｃを形成する。このように、リード５に樹脂充填部６ｃを形成することにより、近接して配置されたリード５同士の電気的絶縁性が向上すると共に、外装体６の外形サイズを小型化することができる。さらに、外装体６を作製する金型の構造を簡素化することができる。
本発明に係る半導体装置及びその製造方法は、ＩＧＢＴモジュール又はインテリジェントパワーモジュール（ＩＰＭ）等の半導体装置に適用することができる。
１ パワー素子
２ 放熱板
２ｂ 下面
２ｃ 側面
３ リードフレーム
４ 制御素子
５ リード
５ａ 切り欠き部
５ｂ ダムバー
６ 外装体
６ａ 上面
６ｂ 下面
６ｃ 樹脂充填部
６ｄ 溝
６Ａ 開口部
８ ろう材
９ 第１ダイパッド部
９ａ 上面
９ｂ 下面
１０ 絶縁シート
１１ 第２ダイパッド部
１１ａ 上面
１２ 下金型
１３ 上金型
１３Ａ 金型挿入ピン
１４ ダムバー切断用刃
２１ 金属部材
２２ 金ワイヤ

Claims (14)

  1. 切り欠き部が形成されたリードと、
    ダイパッド部と、
    前記ダイパッド部に保持された第１素子と、
    前記第１素子を含むダイパッド部及び前記リードの内側の端部を封止する樹脂材から構成される外装体と、を備え、
    前記切り欠き部は、前記リードにおける前記外装体との境界部分を含む領域に配置されると共に、樹脂材が充填され、
    前記境界部分を含んで前記切り欠き部にのみ充填された樹脂材と、前記外装体を構成する樹脂材とは一体に形成された半導体装置。
  2. 請求項１において、
    前記切り欠き部に充填された樹脂材は、前記外装体を構成する樹脂材と組成が同一である半導体装置。
  3. 請求項１又は２において、
    前記切り欠き部は、隣り合うリード同士の少なくとも一方に形成された半導体装置。
  4. 請求項１〜３のいずれか１項において、
    前記切り欠き部は、１つのリードの両側面に形成された半導体装置。
  5. 請求項１〜４のいずれか１項において、
    前記第１素子は、パワー素子である半導体装置。
  6. 請求項５において、
    前記パワー素子を制御する第２素子である制御素子をさらに備え、
    前記切り欠き部が形成されたリードは、前記制御素子と接続された半導体装置。
  7. 請求項１〜６のいずれか１項において、
    前記切り欠き部は、前記リードにおいて、前記リードに形成されたダムバーよりも内側に形成された半導体装置。
  8. 切り欠き部が形成されたリードと、
    ダイパッド部と、
    前記ダイパッド部に保持された第１素子と、
    前記第１素子を含むダイパッド部及び前記リードの内側の端部を封止する樹脂材から構成される外装体と、を備え、
    前記切り欠き部は、前記リードにおける前記外装体との境界部分を含む領域に配置されると共に、樹脂材が充填され、
    前記境界部分を含んで前記切り欠き部に充填された樹脂材と、前記外装体を構成する樹脂材とは一体に形成され、
    前記切り欠き部間に充填された樹脂材に、前記リードの突出方向と平行な溝が形成されている半導体装置。
  9. 請求項８において、
    前記溝の一部が、前記外装体の内部に配置された半導体装置。
  10. 請求項１〜９のいずれか１項において、
    １つのリードにおいて、前記切り欠き部に充填された樹脂材による樹脂充填部同士の間隔が０．４ｍｍ以上である半導体装置。
  11. 請求項１〜１０のいずれか１項において、
    前記切り欠き部の一部が、前記外装体内に配置された半導体装置。
  12. 請求項１１において、
    前記外装体内に配置された前記切り欠き部の長さが、前記樹脂材に混錬されたフィラーの径よりも大きい半導体装置。
  13. 請求項１〜１２のいずれか１項において、
    前記切り欠き部の内側の形状が、傾斜状又は階段状である半導体装置。
  14. 第１素子を保持するダイパッド部と、切り欠き部を有するリードとを用意し、
    前記リードの切り欠き部を金型のクランプ位置に配置して封止用の樹脂材を前記金型に注入することで、前記樹脂材を、前記第１素子を含むダイパッド部及び前記リードの切り欠き部にのみ充填することにより、前記ダイパッド部及び前記リードの内側の端部を一体に封止する半導体装置の製造方法。
JP2012526567A 2011-02-15 2012-01-19 半導体装置及びその製造方法 Expired - Fee Related JP5873998B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012526567A JP5873998B2 (ja) 2011-02-15 2012-01-19 半導体装置及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011029362 2011-02-15
JP2011029362 2011-02-15
PCT/JP2012/000313 WO2012111254A1 (ja) 2011-02-15 2012-01-19 半導体装置及びその製造方法
JP2012526567A JP5873998B2 (ja) 2011-02-15 2012-01-19 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2012111254A1 JPWO2012111254A1 (ja) 2014-07-03
JP5873998B2 true JP5873998B2 (ja) 2016-03-01

Family

ID=46672203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012526567A Expired - Fee Related JP5873998B2 (ja) 2011-02-15 2012-01-19 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US8772923B2 (ja)
EP (1) EP2677539B1 (ja)
JP (1) JP5873998B2 (ja)
CN (1) CN102934225B (ja)
WO (1) WO2012111254A1 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5863599B2 (ja) * 2012-08-21 2016-02-16 三菱電機株式会社 パワーモジュール
JP5776707B2 (ja) * 2013-02-27 2015-09-09 株式会社デンソー 半導体装置
EP2797111A1 (en) 2013-04-24 2014-10-29 Nxp B.V. Electrical component packaging
JP2015065339A (ja) 2013-09-25 2015-04-09 三菱電機株式会社 半導体装置
KR101938949B1 (ko) * 2013-12-23 2019-01-15 인텔 코포레이션 패키지 온 패키지 아키텍처 및 그 제조 방법
CN104952825B (zh) 2014-03-31 2019-01-08 恩智浦美国有限公司 包含具有槽口内引线的引线框架的半导体器件
JP6354285B2 (ja) * 2014-04-22 2018-07-11 オムロン株式会社 電子部品を埋設した樹脂構造体およびその製造方法
JP6382348B2 (ja) 2014-05-15 2018-08-29 インテル コーポレイション 集積回路アセンブリ用の成形コンポジットエンクロージャ
EP3223308A4 (en) * 2014-11-20 2018-08-29 NSK Ltd. Heat dissipation substrate for mounting electric component
JP6266168B2 (ja) * 2015-04-15 2018-01-24 三菱電機株式会社 半導体装置
EP3285289A4 (en) * 2015-04-15 2018-11-07 Mitsubishi Electric Corporation Semiconductor device
US10529643B2 (en) * 2015-09-29 2020-01-07 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
WO2017154198A1 (ja) * 2016-03-11 2017-09-14 新電元工業株式会社 半導体装置及びその製造方法、リードフレーム
US10504827B2 (en) * 2016-06-03 2019-12-10 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
JP6358296B2 (ja) * 2016-08-05 2018-07-18 トヨタ自動車株式会社 半導体モジュールの製造方法
DE102017202770B4 (de) 2016-08-31 2023-06-07 Infineon Technologies Austria Ag Halbleiterchipgehäuse mit einem sich wiederholenden Grundflächenmuster
JP6648000B2 (ja) * 2016-10-26 2020-02-14 日立オートモティブシステムズ株式会社 回路体および回路体の製造方法
US10832994B2 (en) 2016-12-13 2020-11-10 Shindengen Electric Manufacturing Co., Ltd. Electronic module
US10483178B2 (en) * 2017-01-03 2019-11-19 Infineon Technologies Ag Semiconductor device including an encapsulation material defining notches
JP6803814B2 (ja) * 2017-07-20 2020-12-23 日立オートモティブシステムズ株式会社 パワー半導体装置、それを用いた電力変換装置及びパワー半導体装置の製造方法
CN109473414B (zh) * 2017-09-08 2022-11-11 万国半导体(开曼)股份有限公司 模制智能功率模块及其制造方法
JP6423127B1 (ja) * 2017-11-10 2018-11-14 新電元工業株式会社 電子モジュール
US10685909B2 (en) * 2017-11-17 2020-06-16 Infineon Technologies Ag Power package having multiple mold compounds
NL2020161B1 (en) * 2017-12-22 2019-07-01 Shindengen Electric Mfg Electronic module
CN112400229B (zh) * 2018-07-12 2023-12-19 罗姆股份有限公司 半导体器件
JP7046200B2 (ja) 2018-08-20 2022-04-01 三菱電機株式会社 半導体モジュール
CN113316845A (zh) * 2018-12-27 2021-08-27 三菱电机株式会社 半导体装置及半导体装置的制造方法
EP3699956A1 (en) * 2019-02-25 2020-08-26 Infineon Technologies AG Package for a multi-chip power semiconductor device
CN110930879B (zh) * 2019-11-25 2020-11-10 武汉华星光电半导体显示技术有限公司 一种显示装置
JP2021145036A (ja) * 2020-03-12 2021-09-24 富士電機株式会社 半導体装置の製造方法及び半導体装置
JP7308793B2 (ja) * 2020-05-28 2023-07-14 三菱電機株式会社 半導体装置
US11348866B2 (en) * 2020-06-16 2022-05-31 Infineon Technologies Austria Ag Package and lead frame design for enhanced creepage and clearance
US20220157681A1 (en) * 2020-11-17 2022-05-19 Stmicroelectronics Sdn Bhd Integrated circuit package with v-shaped notch creepage structure
EP4318562A4 (en) * 2021-04-02 2024-07-31 Mitsubishi Electric Corporation Power semiconductor device
CN117501459A (zh) * 2021-06-14 2024-02-02 罗姆股份有限公司 绝缘组件
DE102023126119A1 (de) * 2023-09-26 2025-03-27 Infineon Technologies Ag Halbleitervorrichtungen und Verfahren zu deren Herstellung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0595079A (ja) * 1991-10-02 1993-04-16 Ibiden Co Ltd リードフレーム、半導体集積回路搭載用基板及び半導体装置並びにそれらの製造方法
JPH08236687A (ja) * 1994-12-26 1996-09-13 Dainippon Printing Co Ltd ダムバーレスリードフレーム
JP2007103597A (ja) * 2005-10-03 2007-04-19 Sharp Corp リードフレーム、樹脂封止型半導体装置および電子機器

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4345300A (en) * 1980-04-07 1982-08-17 Cts Corporation Recessed circuit module
JP3328547B2 (ja) * 1997-06-16 2002-09-24 株式会社日立製作所 熱式空気流量センサ
JP3285815B2 (ja) * 1998-03-12 2002-05-27 松下電器産業株式会社 リードフレーム，樹脂封止型半導体装置及びその製造方法
TW428295B (en) * 1999-02-24 2001-04-01 Matsushita Electronics Corp Resin-sealing semiconductor device, the manufacturing method and the lead frame thereof
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
JP3429246B2 (ja) * 2000-03-21 2003-07-22 株式会社三井ハイテック リードフレームパターン及びこれを用いた半導体装置の製造方法
US6400004B1 (en) * 2000-08-17 2002-06-04 Advanced Semiconductor Engineering, Inc. Leadless semiconductor package
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
US6720207B2 (en) * 2001-02-14 2004-04-13 Matsushita Electric Industrial Co., Ltd. Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
US6882048B2 (en) * 2001-03-30 2005-04-19 Dainippon Printing Co., Ltd. Lead frame and semiconductor package having a groove formed in the respective terminals for limiting a plating area
JP3879452B2 (ja) * 2001-07-23 2007-02-14 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
US6611047B2 (en) * 2001-10-12 2003-08-26 Amkor Technology, Inc. Semiconductor package with singulation crease
JP2003124437A (ja) 2001-10-19 2003-04-25 Mitsubishi Electric Corp 半導体装置
JP4009097B2 (ja) * 2001-12-07 2007-11-14 日立電線株式会社 発光装置及びその製造方法、ならびに発光装置の製造に用いるリードフレーム
US6777788B1 (en) * 2002-09-10 2004-08-17 National Semiconductor Corporation Method and structure for applying thick solder layer onto die attach pad
KR100958422B1 (ko) * 2003-01-21 2010-05-18 페어차일드코리아반도체 주식회사 고전압 응용에 적합한 구조를 갖는 반도체 패키지
US7405468B2 (en) * 2003-04-11 2008-07-29 Dai Nippon Printing Co., Ltd. Plastic package and method of fabricating the same
JP2005159296A (ja) * 2003-11-06 2005-06-16 Sharp Corp オプトデバイスのパッケージ構造
TWI317991B (en) * 2003-12-19 2009-12-01 Advanced Semiconductor Eng Semiconductor package with flip chip on leadframe
JP2006179760A (ja) * 2004-12-24 2006-07-06 Yamaha Corp 半導体パッケージ、および、これに使用するリードフレーム
JP4530863B2 (ja) * 2005-01-20 2010-08-25 日本インター株式会社 樹脂封止型半導体装置
JP4860939B2 (ja) * 2005-04-08 2012-01-25 ローム株式会社 半導体装置
JP5091421B2 (ja) * 2006-04-07 2012-12-05 株式会社東芝 半導体発光装置
JP4800141B2 (ja) * 2006-08-07 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7741704B2 (en) * 2006-10-18 2010-06-22 Texas Instruments Incorporated Leadframe and mold compound interlock in packaged semiconductor device
US20080122049A1 (en) * 2006-11-28 2008-05-29 Texas Instruments Incorporated Leadframe finger design to ensure lead-locking for enhanced fatigue life of bonding wire in an overmolded package
EP2109157B1 (en) * 2006-12-28 2018-11-28 Nichia Corporation Light emitting device and method for manufacturing the same
US7550828B2 (en) * 2007-01-03 2009-06-23 Stats Chippac, Inc. Leadframe package for MEMS microphone assembly
US7777310B2 (en) * 2007-02-02 2010-08-17 Stats Chippac Ltd. Integrated circuit package system with integral inner lead and paddle
KR100811723B1 (ko) * 2007-03-30 2008-03-11 서울반도체 주식회사 Ｌｅｄ 패키지
US7821111B2 (en) * 2007-10-05 2010-10-26 Texas Instruments Incorporated Semiconductor device having grooved leads to confine solder wicking
WO2009069308A1 (ja) * 2007-11-30 2009-06-04 Panasonic Corporation 放熱構造体基板とこれを用いたモジュール及び放熱構造体基板の製造方法
US8258526B2 (en) * 2008-07-03 2012-09-04 Samsung Led Co., Ltd. Light emitting diode package including a lead frame with a cavity
JP5168184B2 (ja) * 2009-02-23 2013-03-21 株式会社デンソー センサ装置およびその製造方法
CN102054717A (zh) * 2009-11-10 2011-05-11 飞思卡尔半导体公司 半导体芯片栅格阵列封装及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0595079A (ja) * 1991-10-02 1993-04-16 Ibiden Co Ltd リードフレーム、半導体集積回路搭載用基板及び半導体装置並びにそれらの製造方法
JPH08236687A (ja) * 1994-12-26 1996-09-13 Dainippon Printing Co Ltd ダムバーレスリードフレーム
JP2007103597A (ja) * 2005-10-03 2007-04-19 Sharp Corp リードフレーム、樹脂封止型半導体装置および電子機器

Also Published As

Publication number Publication date
WO2012111254A1 (ja) 2012-08-23
US8772923B2 (en) 2014-07-08
CN102934225A (zh) 2013-02-13
JPWO2012111254A1 (ja) 2014-07-03
EP2677539A1 (en) 2013-12-25
EP2677539B1 (en) 2017-07-05
EP2677539A4 (en) 2016-03-30
CN102934225B (zh) 2016-05-04
US20120326289A1 (en) 2012-12-27

Similar Documents

Publication Publication Date Title
JP5873998B2 (ja) 半導体装置及びその製造方法
US9171773B2 (en) Semiconductor device
JP5339800B2 (ja) 半導体装置の製造方法
KR101915873B1 (ko) 전력용 반도체 장치 및 그 제조 방법
US8987877B2 (en) Semiconductor device
US8203848B2 (en) Circuit device and method of manufacturing the same
CN102473700B (zh) 树脂封装型半导体装置及其制造方法
US7957158B2 (en) Circuit device
JP6115738B2 (ja) 半導体装置およびその製造方法
JP3737673B2 (ja) 半導体装置
JP4254527B2 (ja) 半導体装置
JP2005109100A (ja) 半導体装置およびその製造方法
KR20150060036A (ko) 전력 반도체 모듈 및 그 제조 방법
US20230215788A1 (en) Power module and manufacturing method thereof, converter, and electronic device
JP6149932B2 (ja) 半導体装置
JP5341339B2 (ja) 回路装置
CN111095537A (zh) 半导体装置及具备该半导体装置的功率转换装置
JP2009194212A (ja) パワーモジュール構造
JP4100332B2 (ja) 電子装置およびその製造方法
US9721863B2 (en) Printed circuit board including a leadframe with inserted packaged semiconductor chips
JP2004048084A (ja) 半導体パワーモジュール
JP2008112928A (ja) 回路装置の製造方法
JP2013187268A (ja) 半導体モジュール
JP2014120619A (ja) 半導体装置及びその製造方法
JP2022044158A (ja) 半導体モジュールの製造方法

Legal Events

Date Code Title Description
A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A527

Effective date: 20120607

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140423

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150826

R151 Written notification of patent or utility model registration

Ref document number: 5873998

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees